

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3588022号

(P3588022)

(45) 発行日 平成16年11月10日(2004.11.10)

(24) 登録日 平成16年8月20日(2004.8.20)

(51) Int.Cl.<sup>7</sup>

A63F 7/02

F I

A63F 7/02 3O4Z

A63F 7/02 3O4B

A63F 7/02 334

請求項の数 8 (全 38 頁)

(21) 出願番号 特願平11-335151  
 (22) 出願日 平成11年11月25日(1999.11.25)  
 (65) 公開番号 特開2001-149535(P2001-149535A)  
 (43) 公開日 平成13年6月5日(2001.6.5)  
 審査請求日 平成14年8月9日(2002.8.9)

早期審査対象出願

(73) 特許権者 000144153  
 株式会社三共  
 群馬県桐生市境野町6丁目460番地  
 (74) 代理人 100103090  
 弁理士 岩壁 冬樹  
 (74) 代理人 100114720  
 弁理士 須藤 浩  
 (74) 代理人 100124501  
 弁理士 塩川 誠人  
 (74) 代理人 100103090  
 弁理士 岩壁 冬樹  
 (72) 発明者 鶴川 詔八  
 群馬県桐生市相生町1丁目164番地の5

最終頁に続く

(54) 【発明の名称】 遊技機

(57) 【特許請求の範囲】

【請求項1】

遊技者が所定の遊技を行い、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に賞球を払い出す遊技機であって、  
 遊技機に設けられる電気部品を制御するための処理を行うとともに、電力供給開始時に、電力供給停止直前の内容を保持することが可能な記憶手段に保持されている保持データにもとづいて制御を再開させることが可能な複数のマイクロコンピュータと、  
 遊技球が前記入賞領域に入賞したことを検出し、賞球を払い出すために前記マイクロコンピュータに検出出力する遊技球検出スイッチと、  
 交流電源からの交流電圧を直流電圧に変換する整流手段と、  
 前記整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる前記遊技球検出スイッチに供給される直流電圧および該遊技球検出スイッチに供給される直流電圧よりもさらに低い電圧であって前記マイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、  
 前記遊技球検出スイッチに供給される直流電圧よりも高い電圧であって前記整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が前記遊技球検出スイッチに供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第1の電源監視手段と、  
 前記第1の電源監視手段が監視する直流電圧と同一の直流電圧を監視し、該監視している直流電圧が前記第1の電源監視手段の検出電圧よりも低く、前記マイクロコンピュータの

10

20

駆動電源の電圧より高い検出電圧に低下したときに検出信号を出力する第２の電源監視手段とを備え、

前記第１の電源監視手段は、前記監視している直流電圧が前記所定の検出電圧に低下したときに、１つの第１の電源監視手段から前記複数のマイクロコンピュータに検出信号を出力し、

前記マイクロコンピュータは、前記第１の電源監視手段からの検出信号により前記記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、

前記第２の電源監視手段は、前記監視する直流電圧が前記第１の電源監視手段が検出信号を出力したあと前記第２の電源監視手段が検出信号を出力するまでの所定期間内に、前記電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、

前記マイクロコンピュータは、

前記第２の電源監視手段からの検出信号の入力に応じて非動作状態とされ、

電力供給開始時にチェックデータにもとづいて前記記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、

前記判定手段の判定結果が正常であるときには前記記憶手段に保持されている保持データにもとづいて制御を再開させ、前記判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有する

ことを特徴とする遊技機。

#### 【請求項２】

遊技者が所定の遊技を行い、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に賞球を払い出す遊技機であって、

遊技機に設けられる電気部品を制御するための処理を行うとともに、電力供給開始時に、電力供給停止直前の内容を保持することが可能な記憶手段に保持されている保持データにもとづいて制御を再開させることが可能な複数のマイクロコンピュータと、

遊技球が前記入賞領域に入賞したことを検出し、賞球を払い出すために前記マイクロコンピュータに検出出力する遊技球検出スイッチと、

交流電源からの交流電圧を直流電圧に変換する整流手段と、

前記整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる前記遊技球検出スイッチに供給される直流電圧および該遊技球検出スイッチに供給される直流電圧よりもさらに低い電圧であって前記マイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、

前記遊技球検出スイッチに供給される直流電圧よりも高い電圧であって前記整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が前記遊技球検出スイッチに供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第１の電源監視手段と、

前記第１の電源監視手段が監視する直流電圧より低い直流電圧である前記マイクロコンピュータの駆動電源を監視し、該監視している直流電圧が検出電圧に低下したときに検出信号を出力する第２の電源監視手段とを備え、

前記第１の電源監視手段は、前記監視している直流電圧が前記所定の検出電圧に低下したときに、１つの第１の電源監視手段から前記複数のマイクロコンピュータに検出信号を出力し、

前記マイクロコンピュータは、前記第１の電源監視手段からの検出信号により前記記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、

前記第２の電源監視手段は、前記監視する直流電圧が前記第１の電源監視手段が検出信号を出力したあと前記第２の電源監視手段が検出信号を出力するまでの所定期間内に、前記

10

20

30

40

50

電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに前記第２検出条件が成立したとして検出信号を出力し、  
前記マイクロコンピュータは、  
前記第２の電源監視手段からの検出信号の入力に応じて非動作状態とされ、  
電力供給開始時にチェックデータにもとづいて前記記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、  
前記判定手段の判定結果が正常であるときには前記記憶手段に保持されている保持データにもとづいて制御を再開させ、前記判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有する  
ことを特徴とする遊技機。

10

**【請求項３】**

第１の電源監視手段からの検出信号は、マイクロコンピュータの割込端子に入力され、  
前記マイクロコンピュータは、割込端子への入力にもとづいて電力供給停止時処理を実行する  
請求項１または請求項２記載の遊技機。

**【請求項４】**

電力供給停止直前の内容を保持することが可能な記憶手段は、マイクロコンピュータに内蔵されている  
請求項１ないし請求項３記載の遊技機。

**【請求項５】**

電力供給停止時処理には記憶手段へのアクセスを防止する処理が含まれる  
請求項１ないし請求項４記載の遊技機。

20

**【請求項６】**

少なくとも第２の電源監視手段はマイクロコンピュータが搭載されている基板にある  
請求項１ないし請求項５記載の遊技機。

**【請求項７】**

第１の電源監視手段は、マイクロコンピュータが搭載されている基板の外部にあり、  
マイクロコンピュータは、入力バッファを介して前記第１の電源監視手段の検出信号を入力する  
請求項１ないし請求項６記載の遊技機。

30

**【請求項８】**

前記入力バッファは、マイクロコンピュータが搭載されている基板の外部側から内部側への方向にのみ信号を伝達可能な不可逆性手段である  
請求項７記載の遊技機。

**【発明の詳細な説明】****【０００１】****【発明の属する技術分野】**

本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。

40

**【０００２】****【従来の技術】**

遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。

**【０００３】**

なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるため

50

の権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることである。

【 0 0 0 4 】

パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば 10 個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば 16 ラウンド）に固定されている。なお、各開放について開放時間（例えば 29.5 秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられている V ゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。

10

【 0 0 0 5 】

また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。

【 0 0 0 6 】

20

そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段を、それぞれ電気部品制御手段と呼ぶことがある。

【 0 0 0 7 】

【発明が解決しようとする課題】

以上のように、遊技機には、遊技制御手段を初めとする種々の電気部品制御手段が搭載されている。一般に、各電気部品制御手段はマイクロコンピュータで構成される。すなわち、ROM等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがRAMに格納される。すると、遊技機に停電等による電源断状態が発生すると、RAM内のデータは失われてしまう。よって、停電等からの復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電源断が発生し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。

30

【 0 0 0 8 】

そのような事態を回避するには、停電等の不測の電源断が生じたときに、必要なデータをバックアップ電源によって内容保持されるRAMに保存し、電源が復旧したときに保存されていたデータを復元して遊技を再開させればよい。しかし、保存の仕方が適切でないと、誤った保存データにもとづく状態回復がなされる場合がある。誤った保存データにもとづく状態回復がなされたのでは、やはり、遊技者に不利益を与えることになりかねない。

40

【 0 0 0 9 】

そこで、本発明は、電力供給開始時に、電力供給停止直前の内容を保持することが可能な記憶手段に保持されている保持データにもとづいて制御を再開させることが可能な遊技機において、制御の再開に必要なデータを確実に保存することができる遊技機を提供することを目的とする。

【 0 0 1 0 】

【課題を解決するための手段】

本発明による遊技機は、遊技者が所定の遊技を行い、遊技領域に設けられている入賞領域

50

に遊技球が入賞したことに応じて遊技者に賞球を払い出す遊技機であって、遊技機に設けられる電気部品を制御するための処理を行うとともに、電力供給開始時に、電力供給停止直前の内容を保持することが可能な記憶手段に保持されている保持データにもとづいて制御を再開させることが可能な複数のマイクロコンピュータと、遊技球が入賞領域に入賞したことを検出し、賞球を払い出すためにマイクロコンピュータに検出出力する遊技球検出スイッチと、交流電源からの交流電圧を直流電圧に変換する整流手段と、整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる遊技球検出スイッチに供給される直流電圧および該遊技球検出スイッチに供給される直流電圧よりもさらに低い電圧であってマイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、遊技球検出スイッチに供給される直流電圧よりも高い電圧であって整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が遊技球検出スイッチに供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第1の電源監視手段と、第1の電源監視手段が監視する直流電圧と同一の直流電圧を監視し、該監視している直流電圧が第1の電源監視手段の検出電圧よりも低く、マイクロコンピュータの駆動電源の電圧より高い検出電圧に低下したときに検出信号を出力する第2の電源監視手段とを備え、第1の電源監視手段は、監視している直流電圧が所定の検出電圧に低下したときに、1つの第1の電源監視手段から複数のマイクロコンピュータに検出信号を出力し、マイクロコンピュータは、第1の電源監視手段からの検出信号により記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、第2の電源監視手段は、監視する直流電圧が第1の電源監視手段が検出信号を出力したあと第2の電源監視手段が検出信号を出力するまでの所定期間内に、電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、マイクロコンピュータは、第2の電源監視手段からの検出信号の入力に応じて非動作状態とされ、電力供給開始時にチェックデータにもとづいて記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、判定手段の判定結果が正常であるときには記憶手段に保持されている保持データにもとづいて制御を再開させ、判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有することを特徴とする。なお、マイクロコンピュータの例として、遊技進行を制御する遊技制御マイクロコンピュータや、遊技媒体の払出制御を行う払出制御マイクロコンピュータがある。

#### 【0011】

また、本発明による遊技機は、遊技者が所定の遊技を行い、遊技領域に設けられている入賞領域に遊技球が入賞したことに応じて遊技者に賞球を払い出す遊技機であって、遊技機に設けられる電気部品を制御するための処理を行うとともに、電力供給開始時に、電力供給停止直前の内容を保持することが可能な記憶手段に保持されている保持データにもとづいて制御を再開させることが可能な複数のマイクロコンピュータと、遊技球が入賞領域に入賞したことを検出し、賞球を払い出すためにマイクロコンピュータに検出出力する遊技球検出スイッチと、交流電源からの交流電圧を直流電圧に変換する整流手段と、整流手段によって変換された直流電圧から該変換された直流電圧よりも低い電圧であって遊技機で用いられる遊技球検出スイッチに供給される直流電圧および該遊技球検出スイッチに供給される直流電圧よりもさらに低い電圧であってマイクロコンピュータの駆動電源である直流電圧を生成する直流電圧生成手段と、遊技球検出スイッチに供給される直流電圧よりも高い電圧であって整流手段によって交流から直流に変換された直後の直流電圧を監視し、該監視している直流電圧が遊技球検出スイッチに供給される直流電圧よりも高い所定の検出電圧に低下したときに検出信号を出力する第1の電源監視手段と、第1の電源監視手段が監視する直流電圧より低い直流電圧であるマイクロコンピュータの駆動電源を監視し、該監視している直流電圧が検出電圧に低下したときに検出信号を出力する第2の電源監視手段とを備え、第1の電源監視手段は、監視している直流電圧が所定の検出電圧に低下したときに、1つの第1の電源監視手段から複数のマイクロコンピュータに検出信号を出力

10

20

30

40

50

し、マイクロコンピュータは、第1の電源監視手段からの検出信号により記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、第2の電源監視手段は、監視する直流電圧が第1の電源監視手段が検出信号を出力したあと第2の電源監視手段が検出信号を出力するまでの所定期間内に、電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに第2検出条件が成立したとして検出信号を出力し、マイクロコンピュータは、第2の電源監視手段からの検出信号の入力に応じて非動作状態とされ、電力供給開始時にチェックデータにもとづいて記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、判定手段の判定結果が正常であるときには記憶手段に保持されている保持データにもとづいて制御を再開させ、判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有することを特徴とする。

10

#### 【0014】

第1の電源監視手段からの検出信号はマイクロコンピュータの割込端子に入力され、マイクロコンピュータが割込端子への入力にもとづいて電力供給停止時処理を実行するように構成されていてもよい。

#### 【0015】

電力供給停止直前の内容を保持することが可能な記憶手段は、マイクロコンピュータに内蔵されている構成であつてもよい。すなわち、記憶手段は、例えば、マイクロコンピュータに内蔵されているメモリ(RAM)であつてもよい。

20

#### 【0016】

電力供給停止時処理には記憶手段へのアクセスを防止する処理が含まれるように構成されていてもよい。

#### 【0020】

少なくとも第2の電源監視手段はマイクロコンピュータが搭載されている基板にあるように構成されていてもよい。

#### 【0021】

第1の電源監視手段は、マイクロコンピュータが搭載されている基板の外部にあり、マイクロコンピュータは、入力バッファを介して第1の電源監視手段の検出信号を入力するように構成されていてもよい。

30

#### 【0022】

入力バッファは、マイクロコンピュータが搭載されている基板の外部側から内部側への方向にのみ信号を伝達可能な不可逆性手段であることが好ましい。

#### 【0023】

#### 【発明の実施の形態】

以下、本発明の一実施形態を図面を参照して説明する。

まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図、図2はパチンコ遊技機1の内部構造を示す全体背面図、図3はパチンコ遊技機1の遊技盤を背面からみた背面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、例えばコイン遊技機等であつてもよい。また、画像式の遊技機やスロット機に適用することもできる。

40

#### 【0024】

図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた景品玉を貯留する余剰玉受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。

#### 【0025】

遊技領域7の中央付近には、複数種類の図柄を可変表示するための可変表示部9と7セグ

50

メントLEDによる可変表示器10とを含む可変表示装置8が設けられている。この実施の形態では、可変表示部9には、「左」、「中」、「右」の3つの図柄表示エリアがある。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、玉出口13を経て始動入賞口14の方に導かれる。通過ゲート11と玉出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートスイッチ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口スイッチ17によって検出される。また、始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。

#### 【0026】

10

可変入賞球装置15の下部には、特定遊技状態(大当たり状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。この実施の形態では、開閉板20が大入賞口を開閉する手段となる。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はVカウントスイッチ22で検出される。また、開閉板20からの入賞球はカウントスイッチ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つつ増やす。そして、可変表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。

#### 【0027】

20

遊技盤6には、複数の入賞口19, 24が設けられ、遊技球の入賞口19, 24への入賞は入賞口スイッチ19a, 24aによって検出される。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果LED28aおよび遊技効果ランプ28b, 28cが設けられている。

#### 【0028】

そして、この例では、一方のスピーカ27の近傍に、景品玉払出時に点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給玉が切れたときに点灯する球切れランプ52が設けられている。さらに、図1には、パチンコ遊技台1に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット50も示されている。

30

#### 【0029】

カードユニット50には、使用可能状態であるか否かを示す使用可表示ランプ151、カード内に記録された残額情報に端数(100円未満の数)が存在する場合にその端数を打球供給皿3の近傍に設けられる度数表示LEDに表示させるための端数表示スイッチ152、カードユニット50がいずれの側のパチンコ遊技機1に対応しているのかを示す連結台方向表示器153、カードユニット50内にカードが投入されていることを示すカード投入表示ランプ154、記録媒体としてのカードが挿入されるカード挿入口155、およびカード挿入口155の裏面に設けられているカードリーダーライトの機構を点検する場合にカードユニット50を解放するためのカードユニット錠156が設けられている。

40

#### 【0030】

打球発射装置から発射された打球は、打球レールを通過して遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通過してゲートスイッチ12で検出されると、可変表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口スイッチ17で検出されると、図柄の変動を開始できる状態であれば、可変表示部9内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を1増やす。

#### 【0031】

可変表示部9内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組

50

み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板 20 が、一定時間経過するまで、または、所定個数（例えば 10 個）の打球が入賞するまで開放する。そして、開閉板 20 の開放中に打球が特定入賞領域に入賞し V カウントスイッチ 22 で検出されると、継続権が発生し開閉板 20 の開放が再度行われる。継続権の発生は、所定回数（例えば 15 ラウンド）許容される。

#### 【0032】

停止時の可変表示部 9 内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、可変表示器 10 における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置 15 が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器 10 における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置 15 の開放時間と開放回数が高められる。

10

#### 【0033】

次に、パチンコ遊技機 1 の裏面の構造について図 2 を参照して説明する。

可変表示装置 8 の背面では、図 2 に示すように、機構板 36 の上部に景品玉タンク 38 が設けられ、パチンコ遊技機 1 が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク 38 に供給される。景品玉タンク 38 内の景品玉は、誘導樋 39 を通って玉払出装置に至る。

#### 【0034】

機構板 36 には、中継基板 30 を介して可変表示部 9 を制御する可変表示制御ユニット 29、基板ケース 32 に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）31、可変表示制御ユニット 29 と遊技制御基板 31 との間の信号を中継するための中継基板 33、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板 37 が設置されている。さらに、機構板 36 の下部には、モータの回転力を利用して打球を遊技領域 7 に発射する打球発射装置 34 と、遊技効果ランプ・LED 28a、28b、28c、賞球ランプ 51 および球切れランプ 52 に信号を送るためのランプ制御基板 35 が設置されている。

20

#### 【0035】

また、図 3 はパチンコ遊技機 1 の遊技盤を背面からみた背面図である。誘導樋 39 を通った玉は、図 3 に示されるように、球切れ検出器 187a、187b を通過して玉供給樋 186a、186b を経て玉払出装置 97 に至る。玉払出装置 97 から払い出された景品玉は、連絡口 45 を通ってパチンコ遊技機 1 の前面に設けられている打球供給皿 3 に供給される。連絡口 45 の側方には、パチンコ遊技機 1 の前面に設けられている余剰玉受皿 4 に連通する余剰玉通路 46 が形成されている。入賞にもとづく景品玉が多数払い出されて打球供給皿 3 が満杯になり、ついには景品玉が連絡口 45 に到達した後さらに景品玉が払い出されると景品玉は、余剰玉通路 46 を経て余剰玉受皿 4 に導かれる。さらに景品玉が払い出されると、感知レバー 47 が満タンスイッチ 48 を押圧して満タンスイッチ 48 がオンする。その状態では、玉払出装置 97 内のステッピングモータの回転が停止して玉払出装置 97 の動作が停止するとともに、必要に応じて打球発射装置 34 の駆動も停止する。なお、この実施の形態では、電氣的駆動源の駆動によって遊技球を払い出す玉払出装置として、ステッピングモータの回転によって遊技球が払い出される玉払出装置 97 を例示するが、その他の駆動源によって遊技球を送り出す構造の玉払出装置を用いてもよいし、電氣的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の玉払出装置を用いてもよい。

30

40

#### 【0036】

賞球払出制御を行うために、入賞口スイッチ 19a、24a、始動口スイッチ 17 および V カウントスイッチ 22 からの信号が、主基板 31 に送られる。主基板 31 の CPU 56 は、始動口スイッチ 17 がオンすると 6 個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ 23 がオンすると 15 個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると 10 個の賞球払出に対応した入賞が

50

発生したことを知る。なお、この実施の形態では、例えば、入賞口 2 4 に入賞した遊技球は、入賞口 2 4 からの入賞球流路に設けられている入賞口スイッチ 2 4 a で検出され、入賞口 1 9 に入賞した遊技球は、入賞口 1 9 からの入賞球流路に設けられている入賞口スイッチ 1 9 a で検出される。

#### 【 0 0 3 7 】

図 4 は、主基板 3 1 における回路構成の一例を示すブロック図である。なお、図 4 には、賞球制御基板 3 7、ランプ制御基板 3 5、音制御基板 7 0、発射制御基板 9 1 および表示制御基板 8 0 も示されている。主基板 3 1 には、プログラムに従ってパチンコ遊技機 1 を制御する基本回路 5 3 と、ゲートスイッチ 1 2、始動口スイッチ 1 7、V カウントスイッチ 2 2、カウントスイッチ 2 3 および入賞口スイッチ 1 9 a, 2 4 a からの信号を基本回路 5 3 に与えるスイッチ回路 5 8 と、可変入賞球装置 1 5 を開閉するソレノイド 1 6 および開閉板 2 0 を開閉するソレノイド 2 1 を基本回路 5 3 からの指令に従って駆動するソレノイド回路 5 9 と、始動記憶表示器 1 8 の点灯および滅灯を行うとともに 7 セグメント L E D による可変表示器 1 0 と装飾ランプ 2 5 とを駆動するランプ・L E D 回路 6 0 とが搭載されている。

10

#### 【 0 0 3 8 】

また、基本回路 5 3 から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部 9 の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路 6 4 を含む。

20

#### 【 0 0 3 9 】

基本回路 5 3 は、ゲーム制御用のプログラム等を記憶する R O M 5 4、ワークメモリとして使用される記憶手段の一例である R A M 5 5、制御用のプログラムに従って制御動作を行う C P U 5 6 および I / O ポート部 5 7 を含む。この実施の形態では、R O M 5 4, R A M 5 5 は C P U 5 6 に内蔵されている。すなわち、C P U 5 6 は、1 チップマイクロコンピュータである。なお、1 チップマイクロコンピュータは、少なくとも R A M 5 5 が内蔵されていればよく、R O M 5 4 および I / O ポート部 5 7 は外付けであっても内蔵されていてもよい。また、I / O ポート部 5 7 は、マイクロコンピュータにおける情報入出力可能な端子である。

#### 【 0 0 4 0 】

さらに、主基板 3 1 には、電源投入時に基本回路 5 3 をリセットするための初期リセット回路 6 5 と、基本回路 5 3 から与えられるアドレス信号をデコードして I / O ポート部 5 7 のうちのいずれかの I / O ポートを選択するための信号を出力するアドレスデコード回路 6 7 とが設けられている。

30

なお、玉払出装装置 9 7 から主基板 3 1 に入力されるスイッチ情報もあるが、図 4 ではそれは省略されている。

#### 【 0 0 4 1 】

遊技球を打撃して発射する打球発射装置は発射制御基板 9 1 上の回路によって制御される駆動モータ 9 4 で駆動される。そして、駆動モータ 9 4 の駆動力は、操作ノブ 5 の操作量に従って調整される。すなわち、発射制御基板 9 1 上の回路によって、操作ノブ 5 の操作量に応じた速度で打球が発射されるように制御される。

40

#### 【 0 0 4 2 】

図 5 は、賞球制御基板 3 7 および玉払出装装置 9 7 の構成要素などの賞球に関連する構成要素を示すブロック図である。図 5 に示すように、満タンスイッチ 4 8 からの検出信号は、中継基板 7 1 を介して主基板 3 1 の I / O ポート 5 7 に入力される。満タンスイッチ 4 8 は、余剰玉受皿 4 の満タンを検出するスイッチである。

#### 【 0 0 4 3 】

球切れ検出スイッチ 1 6 7 および球切れスイッチ 1 8 7 ( 1 8 7 a, 1 8 7 b ) からの検出信号は、中継基板 7 2 および中継基板 7 1 を介して主基板 3 1 の I / O ポート 5 7 に入力される。球切れ検出スイッチ 1 6 7 は景品玉タンク 3 8 内の補給玉の不足を検出するス

50

イッチであり、球切れスイッチ 187 は、景品玉通路内の景品玉の有無を検出するスイッチである。

【0044】

主基板 31 の CPU 56 は、球切れ検出スイッチ 167 または球切れスイッチ 187 からの検出信号が球切れ状態を示しているか、または、満タンスイッチ 48 からの検出信号が満タン状態を示していると、玉貸し禁止を指示する賞球制御コマンドを送出する。玉貸し禁止を指示する賞球制御コマンドを受信すると、賞球制御基板 37 の賞球制御用 CPU 371 は、玉貸し処理を停止する。

【0045】

さらに、賞球カウントスイッチ 301A および玉貸しカウントスイッチ 301B からの検出信号も、中継基板 72 および中継基板 71 を介して主基板 31 の I/O ポート 57 に入力される。また、賞球カウントスイッチ 301A および玉貸しカウントスイッチ 301B は、玉払出装 10置 97 の賞球機構部分に設けられ、実際に払い出された賞球を検出する。

【0046】

入賞があると、賞球制御基板 37 には、主基板 31 の出力ポート (ポート G, H) 577, 578 から賞球個数を示す賞球制御コマンドが入力される。出力ポート 577 は 8 ビットのデータを出力し、出力ポート 578 は 1 ビットのストローブ信号 (INT 信号) を出力する。賞球個数を示す賞球制御コマンドは、入力バッファ回路 373 を介して I/O ポート 372a に入力される。賞球制御用 CPU 371 は、I/O ポート 372a を介して賞球制御コマンドを入力し、賞球制御コマンドに応じて玉払出装 20置 97 を駆動して賞球払出を行う。なお、この実施の形態では、賞球制御用 CPU 371 は、1 チップマイクロコンピュータであり、少なくとも RAM が内蔵されている。

【0047】

賞球制御用 CPU 371 は、出力ポート 372g を介して、貸し玉数を示す玉貸し個数信号をターミナル基板 160 に出力し、ブザー駆動信号をブザー基板 75 に出力する。ブザー基板 75 にはブザーが搭載されている。さらに、出力ポート 372e を介して、エラー表示用 LED 374 にエラー信号を出力する。

【0048】

さらに、賞球制御基板 37 の入力ポート 372b には、中継基板 72 を介して、賞球カウントスイッチ 301A の検出信号の検出信号が入力される。賞球制御基板 37 からの払出 30モータ 289 への駆動信号は、出力ポート 372c および中継基板 72 を介して玉払出装 置 97 の賞球機構部分における払出モータ 289 に伝えられる。

【0049】

カードユニット 50 には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット 50 には、端数表示スイッチ 152、連結台方向表示器 153、カード投入表示ランプ 154 およびカード挿入口 155 が設けられている (図 1 参照)。残高表示基板 74 には、打球供給皿 3 の近傍に設けられている度数表示 LED、玉貸しスイッチおよび返却スイッチが接続される。

【0050】

残高表示基板 74 からカードユニット 50 には、遊技者の操作に応じて、玉貸しスイッチ 40信号および返却スイッチ信号が賞球制御基板 37 を介して与えられる。また、カードユニット 50 から残高表示基板 74 には、プリペイドカードの残高を示すカード残高表示信号および玉貸し可表示信号が賞球制御基板 37 を介して与えられる。カードユニット 50 と賞球制御基板 37 の間では、ユニット操作信号 (BRDY 信号)、玉貸し要求信号 (BRQ 信号)、玉貸し完了信号 (EXS 信号) およびパチンコ機動作信号 (PRDY 信号) が I/O ポート 372f を介してやりとりされる。

【0051】

パチンコ遊技機 1 の電源が投入されると、賞球制御基板 37 の賞球制御用 CPU 371 は、カードユニット 50 に PRDY 信号を出力する。カードユニット 50 においてカードが受け付けられ、玉貸しスイッチが操作され玉貸しスイッチ信号が入力されると、カードユ 50

ニット制御用マイクロコンピュータは、賞球制御基板 37 に B R D Y 信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、賞球制御基板 37 に B R Q 信号を出力する。そして、賞球制御基板 37 の賞球制御用 C P U 371 は、払出モータ 289 を駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、賞球制御用 C P U 371 は、カードユニット 50 に E X S 信号を出力する。

#### 【0052】

以上のように、カードユニット 50 からの信号は全て賞球制御基板 37 に入力される構成になっている。従って、玉貸し制御に関して、カードユニット 50 から主基板 31 に信号が入力されることはなく、主基板 31 の基本回路 53 にカードユニット 50 の側から不正に信号が入力される余地はない。なお、主基板 31 および賞球制御基板 37 には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図 5 では、それらの回路は省略されている。

10

#### 【0053】

なお、この実施の形態ではカードユニット 50 が設けられている場合を例にするが、コイン投入に応じてその金額に応じた遊技球を貸し出す場合にも本発明を適用できる。

#### 【0054】

図 6 は、電源監視および電源バックアップのための C P U 56 周りの一構成例を示すブロック図である。図 6 に示すように、電源基板に搭載されている第 1 の電源監視回路（第 1 の電源監視手段）からの電圧低下信号が、C P U 56 のマスク不能割込端子（N M I 端子）に接続されている。第 1 の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。従って、C P U 56 は、割込処理によって電源断の発生を確認することができる。

20

#### 【0055】

主基板 31 において、第 1 の電源監視手段からの電圧低下信号は、入力バッファ回路 900 を介して C P U 56 側に入力されている。ここでは、入力バッファ回路 900 として 74HC244 を例示するが、入力バッファ機能を有する回路であるならばどのような回路を用いてもよい。また、入力バッファ回路 900 は、電源基板側から主基板 31 の内部側への方向にのみ信号を通過させる不可逆性素子である。

#### 【0056】

主基板 31 には、第 2 の電源監視回路 903 が搭載されている。この例では、第 2 の電源監視回路 903 において、電源監視用 I C 904 が、第 1 の電源監視回路が監視する電源電圧と等しい電源電圧である + 30 V 電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。そして、例えば、電源基板に搭載される第 1 の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を + 21 V とし、第 2 の電源監視回路 903 の検出電圧を + 9 V とする。

30

#### 【0057】

よって、この例では、第 1 の電源監視手段が検出信号を出力することになる第 1 検出条件は + 30 V 電源電圧が + 21 V にまで低下したことであり、第 2 の電源監視手段が検出信号を出力することになる第 2 検出条件は + 30 V 電源電圧が + 9 V にまで低下することになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。

40

#### 【0058】

そのように構成した場合には、同一の電圧を監視するので、第 1 の電圧監視回路が電圧低下信号を出力するタイミングと第 2 の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第 1 の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。

#### 【0059】

第 2 の電源監視回路 903 からの電圧低下信号は、初期リセット回路 65 からの初期リセット信号と論理和をとられた後に、C P U 56 のリセット端子に入力される。従って、C

50

P U 5 6 は、初期リセット回路 6 5 からの初期リセット信号がローレベルを呈しているとき、または、第 2 の電源監視回路 9 0 3 からの電圧低下信号がローレベルを呈しているときに、リセット状態（非動作状態）になる。

#### 【 0 0 6 0 】

なお、初期リセット回路 6 5 のリセット I C 6 5 1 は、遊技機に電源が投入され + 5 V 電源の電圧が上昇していくときに、+ 5 V 電源電圧が所定値以上になると、出力信号をハイレベルにする。すなわち、初期リセット信号をオフ状態にする。

#### 【 0 0 6 1 】

C P U 5 6 等の駆動電源である + 5 V 電源から電力が供給されていない間、R A M の少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+ 5 V 電源が復旧すると、初期リセット回路 6 5 からリセット信号が発せられるので、C P U 5 6 は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の遊技状態に復帰することができる。

10

#### 【 0 0 6 2 】

図 7 は、遊技機の電源基板 9 1 0 の一構成例を示すブロック図である。電源基板 9 1 0 は、主基板 3 1、表示制御基板 8 0、音制御基板 7 0、ランプ制御基板 3 5 および賞球制御基板 3 7 等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、A C 2 4 V、D C + 3 0 V、D C + 2 1 V、D C + 1 2 V および D C + 5 V を生成する。また、バックアップ電源となるコンデンサ 9 1 6 は、D C + 5 V すなわち各基板上の I C 等を駆動する電源のラインから充電される。

20

#### 【 0 0 6 3 】

トランス 9 1 1 は、交流電源からの交流電圧を 2 4 V に変換する。A C 2 4 V 電圧は、コネクタ 9 1 5 に出力される。また、整流回路 9 1 2 は、A C 2 4 V から + 3 0 V の直流電圧を生成し、D C - D C コンバータ 9 1 3 およびコネクタ 9 1 5 に出力する。D C - D C コンバータ 9 1 3 は、+ 2 1 V、+ 1 2 V および + 5 V を生成してコネクタ 9 1 5 に出力する。コネクタ 9 1 5 は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。なお、トランス 9 1 1 の入力側には、遊技機に対する電源供給を停止したり開始させたりするための電源スイッチ 9 1 8 が設置されている。

30

#### 【 0 0 6 4 】

D C - D C コンバータ 9 1 3 からの + 5 V ラインは分岐してバックアップ + 5 V ラインを形成する。バックアップ + 5 V ラインとグラウンドレベルとの間には大容量のコンデンサ 9 1 6 が接続されている。コンデンサ 9 1 6 は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップ R A M（電源バックアップされている R A M すなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、+ 5 V ラインとバックアップ + 5 V ラインとの間に、逆流防止用のダイオード 9 1 7 が挿入される。

#### 【 0 0 6 5 】

なお、バックアップ電源として、+ 5 V 電源から充電可能な電池を用いてもよい。電池を用いる場合には、+ 5 V 電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電電池が用いられる。

40

#### 【 0 0 6 6 】

また、電源基板 9 1 0 には、上述した第 1 の電源回路を構成する電源監視用 I C 9 0 2 が搭載されている。電源監視用 I C 9 0 2 は、+ 3 0 V 電源電圧を導入し、+ 3 0 V 電源電圧を監視することによって電源断の発生を検出する。具体的には、+ 3 0 V 電源電圧が所定値（この例では + 2 1 V）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では + 5 V）よりも高い電圧であることが好ましい。この例では、交流か

50

ら直流に変換された直後の電圧である + 3 0 V が用いられている。電源監視用 I C 9 0 2 からの電圧低下信号は、主基板 3 1 や賞球制御基板 3 7 等に供給される。

【 0 0 6 7 】

電源監視用 I C 9 0 2 が電源断を検知するための所定値は、通常時の電圧より低い、各電気部品制御基板上の C P U が暫くの間動作しうる程度の電圧である。また、電源監視用 I C 9 0 2 が、C P U 等の回路素子を駆動するための電圧（この例では + 5 V ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、C P U が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧として + 3 0 V を用いる場合には、遊技機の各種スイッチに供給される電圧が + 1 2 V であることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、+ 3 0 V 電源の電圧を監視すると、+ 3 0 V 作成の以降に作られる + 1 2 V が落ち始める以前の段階でその低下を検出できる。よって、+ 1 2 V 電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、+ 1 2 V より早く低下する + 3 0 V 電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。

10

【 0 0 6 8 】

また、電源監視用 I C 9 0 2 は、電気部品制御基板とは別個の電源基板 9 1 0 に搭載されているので、第 1 の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第 1 の電源監視手段は 1 つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する電源復帰制御を行っても、遊技機のコストはさほど上昇しない。

20

【 0 0 6 9 】

なお、図 7 に示された構成では、電源監視用 I C 9 0 2 の検出出力（電圧低下信号）は、バッファ回路 9 1 8 , 9 1 9 を介してそれぞれの電気部品制御基板に伝達されるが、例えば、1 つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。

【 0 0 7 0 】

次に遊技機の動作について説明する。

図 8 は、主基板 3 1 における C P U 5 6 が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、C P U 5 6 は、まず、停電からの復旧時であったか否か確認する（ステップ S 1 ）。停電からの復旧時であったか否かは、例えば、電源断時にバックアップ R A M 領域に設定される電源断フラグによって確認される。

30

【 0 0 7 1 】

停電からの復旧時であった場合には、バックアップ R A M 領域のデータチェック（この例ではパリティチェック）を行う（ステップ S 3 ）。不測の電源断が生じた後に復旧した場合には、バックアップ R A M 領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップ S 4 , S 2 ）。

40

【 0 0 7 2 】

チェック結果が正常であれば、C P U 5 6 は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行うとともに（ステップ S 5 ）、電源断フラグをクリアする（ステップ S 6 ）。

【 0 0 7 3 】

停電からの復旧時でない場合には、C P U 5 6 は、通常の初期化処理を実行する（ステップ S 1 , S 2 ）。その後、メイン処理では、タイマ割込フラグの監視（ステップ S 6 ）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップ S 7 ）も実行される。

50

## 【0074】

なお、ここでは、ステップS1で停電からの復旧か否かを確認し、停電からの復旧時であればパリティチェックを行ったが、最初に、パリティチェックを実行し、チェック結果が正常でなければ停電からの復旧ではないと判断してステップS2の初期化処理を実行し、チェック結果が正常であれば遊技状態復帰処理を行ってもよい。すなわち、パリティチェックの結果をもって停電からの復旧であるか否かを判断してもよい。

## 【0075】

また、停電復旧処理を実行するか否か判断する場合に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたRAMデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態（図柄変動中でなく、大当り遊技中でなく、確変中でなく、また、始動入賞記憶がない状態）であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。

10

## 【0076】

通常の初期化処理では、図9に示すように、レジスタおよびRAMのクリア処理（ステップS2a）と、必要な初期値設定処理（ステップS2b）が行われた後に、2ms毎に定期的にタイマ割込がかかるようにCPU56に設けられているタイマレジスタの初期設定（タイムアウトが2msであることと繰り返しタイマが動作する設定）が行われる（ステップS2c）。すなわち、ステップS2cで、タイマ割込を能動化する処理と、タイマ割込インタバルを設定する処理とが実行される。

## 【0077】

20

従って、この実施の形態では、CPU56の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は2msに設定される。そして、図10に示すように、タイマ割込が発生すると、CPU56は、タイマ割込フラグをセットする（ステップS11）。

## 【0078】

CPU56は、ステップS8において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップS9）、遊技制御処理を実行する（ステップS10）。以上の制御によって、この実施の形態では、遊技制御処理は2ms毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。

30

## 【0079】

図11は、ステップS10の遊技制御処理を示すフローチャートである。遊技制御処理において、CPU56は、まず、表示制御基板80に送出される表示制御コマンドをRAM55の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップS21）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップS22）。

## 【0080】

次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップS23）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップS24）。さらに、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップS25）。

40

## 【0081】

次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップS26）。

## 【0082】

さらに、CPU56は、特別図柄プロセス処理を行う（ステップS27）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図

50

柄プロセスフラグに従って該当する処理が選出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップS28）。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。

#### 【0083】

さらに、CPU56は、スイッチ回路58を介して、ゲートセンサ12、始動口センサ17、カウントセンサ23および入賞口スイッチ19a, 24aの状態を入力し、各入賞口や入賞装置に対する入賞があったか否かを判定する（スイッチ処理：ステップS29）。CPU56は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップS30）。

10

#### 【0084】

また、CPU56は、賞球制御基板37との間の信号処理を行う（ステップS31）。すなわち、所定の条件が成立すると賞球制御基板37に賞球制御コマンドを出力する。賞球制御基板37に搭載されている賞球制御用CPUは、賞球制御コマンドに応じて玉払出装置97を駆動する。

#### 【0085】

以上のように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、CPU56の内部タイマが定期的発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。

20

#### 【0086】

従来の一般的な遊技制御処理は、定期的発生する外部割込によって、強制的に最初の状態に戻されていた。図11に示された例に則して説明すると、例えば、ステップS31の処理中であっても、強制的にステップS21の処理に戻されていた。つまり、遊技制御処理中の全ての各処理が実行完了する前に、次の遊技制御処理が開始されてしまう可能性があった。

30

#### 【0087】

なお、ここでは、主基板31のCPU56が実行する遊技制御処理は、CPU56の内部タイマが定期的発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的（例えば2ms毎）信号を発生するハードウェア回路を設け、その回路からの信号をCPU56の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。

#### 【0088】

そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。

#### 【0089】

40

図12は、電源基板910の第1の電源監視回路からの電圧低下信号にもとづくNMIに応じて実行される停電発生NMI処理の一例を示すフローチャートである。停電発生NMI処理において、CPU56は、まず、割込禁止に設定する（ステップS41）。停電発生NMI処理ではRAM内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにCPUが動作し得ない電圧にまで低下してしまうことがことも考えられるので、まず、他の割込が生じないような設定がなされる。なお、停電発生NMI処理におけるステップS43～S49は、電力供給停止時処理の一例である。

#### 【0090】

なお、割込処理中では他の割込がかからないような仕様のCPUを用いている場合には、

50

ステップ S 4 1 の処理は不要である。

【 0 0 9 1 】

次いで、C P U 5 6 は、電源断フラグが既にセットされているか否か確認する（ステップ S 4 2 ）。電源断フラグが既にセットされていれば、以後の処理を行わない。電源断フラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップ S 4 3 からステップ S 4 9 の処理を実行する。

【 0 0 9 2 】

まず、全ての出力ポートをオフ状態にする（ステップ S 4 3 ）。そして、必要ならば各レジスタの内容をバックアップ R A M 領域に格納する（ステップ S 4 4 ）。さらに、バックアップ R A M 領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップ S 4 5 ）、初期値およびバックアップ R A M 領域のデータについて順次排他的論理和をとって（ステップ S 4 6 ）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップ S 4 7 ）。その後、電源断フラグをセットする（ステップ S 4 8 ）。また、R A M アクセス禁止状態にする（ステップ S 4 9 ）。電源電圧が低下していくときには、各種信号線のレベルが不安定になって R A M 内容が化ける可能性があるが、このように R A M アクセス禁止状態にしておけば、バックアップ R A M 内のデータが化けることはない。

【 0 0 9 3 】

次いで、C P U 5 6 は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図 6 に示された電源監視用 I C 9 0 4 からのリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に C P U 5 6 は動作停止する。その結果、上述した R A M アクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因する R A M の内容破壊等を確実に防止することができる。

【 0 0 9 4 】

なお、この実施の形態では、停電発生 N M I 処理では最終部でプログラムをループ状態にしたが、ホールド（H A L T）命令を発行するように構成してもよい。

【 0 0 9 5 】

また、R A M アクセス禁止にする前にセットされる電源断フラグは、上述したように、電源投入時において停電からの復旧か否かを判断する際に使用される。また、ステップ S 4 1 から S 4 9 の処理は、第 2 の電源監視手段が電圧低下信号を発生する前に完了する。換言すれば、第 2 の電源監視手段が電圧低下信号を発生する前に完了するように、第 1 の電圧監視手段および第 2 の電圧監視手段の検出電圧の設定が行われている。

【 0 0 9 6 】

この実施の形態では、電力供給停止時処理開始時に、電源断フラグの確認が行われる。そして、電源断フラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、電源断フラグは、電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度 N M I が発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。

【 0 0 9 7 】

ただし、割込処理中では他の割込がかからないような仕様の C P U を用いている場合には、ステップ S 4 2 の判断は不要である。

【 0 0 9 8 】

図 1 3 は、バックアップパリティデータ作成方法を説明するための説明図である。ただし、図 1 3 に示す例では、簡単のために、バックアップデータ R A M 領域のデータのサイズを 3 バイトとする。電源電圧低下にもとづく停電発生処理において、図 1 3（A）に示すように、バックアップチェックデータ領域に、初期データ（この例では 0 0 H）が設定される。次に、「0 0 H」と「F 0 H」の排他的論理和がとられ、その結果と「1 6 H」の排他的論理和がとられる。さらに、その結果と「D F H」の排他的論理和がとられる。そして、その結果（この例では「3 9 H」）がバックアップパリティデータ領域に設定される。

10

20

30

40

50

## 【 0 0 9 9 】

電源が再投入されたときには、停電復旧処理においてパリティ診断が行われるが、図 1 3 ( B ) はパリティ診断の例を示す説明図である。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図 1 3 ( A ) に示すようなデータがバックアップ領域に設定されている。

## 【 0 1 0 0 】

ステップ S 5 1 の処理において、C P U 5 6 は、バックアップ R A M 領域のバックアップパリティデータ領域に設定されていたデータ（この例では「 3 9 H 」）を初期データとして、バックアップデータ領域の各データについて順次排他的論理和をとる処理を行う。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「 0 0 H 」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップ R A M 領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「 0 0 H 」にならない。

10

## 【 0 1 0 1 】

よって、C P U 5 6 は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。

## 【 0 1 0 2 】

以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる記憶手段（この例ではバックアップ R A M ）が設けられ、電源投入時に、C P U 5 6 （具体的には C P U 5 6 が実行するプログラム）は、記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップ S 5 ）を行うように構成される。

20

## 【 0 1 0 3 】

この実施の形態では、図 7 に示されたように電源基板 9 1 0 に第 1 の電源監視手段が搭載され、図 6 に示されたように主基板 3 1 に第 2 の電源監視手段が搭載されている。そして、電源電圧が低下していくときに、第 2 の電源監視手段（この例では電源監視用 I C 9 0 4 ）が電圧低下信号を発生する時期は、第 1 の電源監視手段（この例では電源監視用 I C 9 0 2 ）が電圧低下信号を発生する時期よりも遅くなるように設定されている。さらに、第 2 の電源監視手段からの電圧低下信号は、C P U 5 6 のリセット端子に入力されている。

30

## 【 0 1 0 4 】

すると、C P U 5 6 は、第 1 の電源監視手段（電源監視用 I C 9 0 2 ）からの電圧低下信号にもとづいて停電発生処理（電力供給停止時処理）を実行した後にループ状態に入るのであるが、ループ状態において、リセット状態に入ることになる。すなわち、C P U 5 6 の動作が完全に停止する。ループ状態においては + 5 V 電源電圧値が徐々に低下するので入出力状態が不定になるが、C P U 5 6 はリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。

## 【 0 1 0 5 】

このように、この実施の形態では、C P U 5 6 が、第 1 の電源監視手段からの検出出力の入力に応じてループ状態に入るとともに、第 2 の電源監視手段からの検出出力の入力に応じてシステムリセットされるように構成したので、電源断時に確実なデータ保存を行うことができ、遊技者に不利益がもたらされることを防止することができる。

40

## 【 0 1 0 6 】

なお、この実施の形態では、電源監視用 I C 9 0 2 , 9 0 4 は、同一の電源電圧を監視しているが、異なる電源電圧を監視してもよい。例えば、電源基板 9 1 0 の第 1 の電源監視回路が + 3 0 V 電源電圧を監視し、主基板 3 1 の第 2 の電源監視回路が + 5 V 電源電圧を監視してもよい。そして、第 2 の電源監視回路がローレベルの電圧低下信号を発生するタイミングは第 1 の電源監視回路が電圧低下信号を発生するタイミングに対して遅くなるように、主基板 3 1 の電源監視用 I C 9 0 4 のしきい値レベル（電圧低下信号を発生する電

50

圧レベル)が設定される。例えば、しきい値は4.25Vである。4.25Vは、通常時の電圧より低い、CPU56が暫くの間動作しうる程度の電圧である。

【0107】

また、上記の実施の形態では、CPU56は、マスク不能割込端子(NMI端子)を介して電源基板からの第1の電圧低下信号(第1の電源監視手段からの電圧低下信号)を検知したが、第1の電圧低下信号をマスク可能割込割込端子(I R Q端子)に導入してもよい。その場合には、割込処理(I R Q処理)で電力供給停止時処理が実行される。また、入力ポートを介して電源基板からの第1の電圧低下信号を検知してもよい。その場合には、メイン処理において入力ポートの監視が行われる。

【0108】

また、I R Q端子を介して電源基板からの第1の電圧低下信号を検知する場合に、メイン処理のステップS10の遊技制御処理の開始時にI R Q割込マスクをセットし、遊技制御処理の終了時にI R Q割込マスクを解除するようにしてもよい。そのようにすれば、遊技制御処理の開始前および終了後に割込がかかることになって、遊技制御処理が途中で中断されることはない。従って、賞球制御コマンドを賞球制御基板37に送出しているときなどにコマンド送出が中断されてしまうようなことはない。よって、停電が発生するときでも、賞球制御コマンド等は確実に送出完了する。

【0109】

以下、遊技状態復旧処理について説明する。

まず、この実施の形態において、主基板31のCPU56が、表示制御基板80、音制御基板70およびランプ制御基板35に送出する表示制御コマンド、音制御コマンドおよびランプ制御コマンドについて説明する。各制御コマンドは、図11に示された遊技制御処理における特別図柄プロセス処理(ステップS27)で遊技進行に応じて送出することが決定され、表示制御データ設定処理(ステップS21)で具体的なデータが設定され、表示制御データ出力処理(ステップS22)で出力ポートから出力されることによって送出される。

【0110】

図14(A)は、可変表示部9における図柄変動に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板31のCPU56は、図柄変動を開始させるときに、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して変動開始コマンドを送出する。表示制御基板80に対しては、さらに、左右中図柄の確定図柄を示す図柄指定コマンドを送出する。

【0111】

そして、図柄変動を確定させるときに、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して変動停止コマンドを送出する。表示制御基板80、音制御基板70およびランプ制御基板35に搭載されている各CPUは、変動開始コマンドで指定された変動態様に応じた表示制御、音発生制御およびランプ点灯制御を行う。なお、変動開始コマンドには変動時間を示す情報が含まれている。

【0112】

図14(B)は、可変表示部9の表示結果が所定の大当たり図柄であった場合に実行される大当たり遊技に関する各制御コマンドの送出タイミング例を示す説明図である。この実施の形態では、主基板31のCPU56は、大当たり遊技開始時に、表示制御基板80、音制御基板70およびランプ制御基板35のそれぞれに対して大当たり開始コマンドを送出する。また、所定時間経過後に、1ラウンド(1R)指定コマンドを送出する。表示制御基板80、音制御基板70およびランプ制御基板35に搭載されている各CPUは、大当たり開始コマンドを受信すると、大当たり開始時の表示制御、音発生制御およびランプ点灯制御を行う。また、1ラウンド指定コマンドを受信すると、大当たり中の表示制御、音発生制御およびランプ点灯制御を行う。ただし、表示制御基板80のCPUは、1ラウンド目の表示を行う。

【0113】

10

20

30

40

50

その後、主基板 31 の CPU 56 は、表示制御基板 80 に対して各ラウンドを示すコマンド等を順次送出する。表示制御基板 80 の CPU は、それらのコマンドに応じて対応する表示制御を行う。

【0114】

また、大当り遊技終了時に、主基板 31 の CPU 56 は、表示制御基板 80、音制御基板 70 およびランプ制御基板 35 のそれぞれに対して大当り終了コマンドを送出する。そして、所定時間経過後に、通常画面表示コマンドを送出する。各電気部品制御手段は、通常画面表示コマンドを受信すると、制御状態を遊技待ちの状態にする。

【0115】

図 15 は、図 12 に示された停電復旧処理で行われる遊技状態復旧処理の一例を示すフローチャートである。この例では、CPU 56 は、レジスタ内容を復元する必要があるれば、バックアップ RAM に保存されていた値をレジスタに復元する（ステップ S61）。そして、バックアップ RAM に保存されていたデータにもとづいて停電時の遊技状態を確認する。例えば、特別図柄プロセス処理の進行状況に対応した特別図柄プロセスフラグの値によって遊技状態を確認することができる。

10

【0116】

遊技状態が図柄変動中であつた場合には（ステップ S62）、変動開始コマンドを表示制御基板 80、音制御基板 70 およびランプ制御基板 35 に送出する制御を行う（ステップ S63）。また、遊技状態が大当り遊技中であつた場合には（ステップ S64）、停電前に最後の送出された制御コマンドを表示制御基板 80、音制御基板 70 およびランプ制御基板 35 に送出する制御を行う（ステップ S65）。そして、それ以外の遊技状態であつた場合には、例えば、通常画面表示コマンドを制御コマンドを表示制御基板 80、音制御基板 70 およびランプ制御基板 35 に送出する制御を行う（ステップ S66）。また、例えば、大当り中であつた場合の可変入賞球装置 15 の状態復帰は、RAM のデータが保存されているため、後の遊技制御処理内で自動的に行われる。

20

【0117】

なお、ここでは、遊技状態復旧処理が終了するとメイン処理にリターンするように遊技状態復旧処理プログラムが構成されているが、電力供給停止時処理において保存されているスタックポインタが指すスタックエリア（バックアップ RAM 領域にある）に記憶されているアドレス（電源断時の NMI 割込発生時に実行されていたアドレス）に戻るよう

30

【0118】

図 16 は、停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。図 16 において、可変表示の状態は表示制御基板 80 の CPU（表示制御手段）によって実現され、音の状態は音制御基板 70 の CPU（音制御手段）によって実現され、ランプの状態はランプ制御基板 35 の CPU（ランプ制御手段）によって実現される。

【0119】

図 16（A）は、図柄変動中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板 31 から変動開始コマンドが送出される（図 16 におけるステップ S63）。変動開始コマンドは、図柄変動開始時に送出されるコマンドであるから、可変表示制御、音制御およびランプ制御の状態は、変動開始時の状態に戻る。この実施の形態では、変動開始コマンドには変動時間を指定する情報を含まれ、主基板 31 の CPU 56 は変動開始コマンド送出後では変動終了時の確定コマンド（変動停止コマンド）まで何も送出しない（図柄指定コマンドを除く）。従って、図柄変動中に停電が生じた場合には、変動途中の状態から変動を再開することはできないが、変動開始コマンドを再送出することによって、表示制御、音制御およびランプ制御は同期した状態に戻る。

40

【0120】

なお、主基板 31 において、変動開始時に使用した各種パラメータはバックアップ RAM に保存されている。従って、電源復旧後の変動における表示結果（確定図柄）等は、停電によって中断した変動においてなされるはずであつた表示結果等と同じである。従って、

50

遊技者に不利益が与えられるということはない。

【0121】

図16(B)は、大当り遊技中に停電が生じた後に復旧した場合の例を示す。この場合には、電源復旧時に、主基板31から停電前の最後に表示制御基板80、音制御基板70およびランプ制御基板35に送出されたコマンドが再送出される(図15におけるステップS65)。従って、音制御およびランプ制御は、大当り遊技中の制御状態に戻る。また、表示制御も、停電時に行われていた状態に戻る。

【0122】

なお、主基板31において、大当り遊技中の各種パラメータ(大入賞口開放回数、大入賞口入賞球数等)はバックアップRAMに保存されている。従って、遊技者にとっての遊技状態も停電前の状態に戻るので、遊技者に不利益が与えられるということはない。

10

【0123】

なお、上記の実施の形態では、遊技制御手段において、データ保存処理および復旧処理が行われる場合について説明したが、賞球制御手段、音声制御手段、ランプ制御手段および表示制御手段におけるRAMの一部も電源バックアップされ、賞球制御手段、表示制御手段、音制御手段およびランプ制御手段も、上述したような処理を行ってもよい。ただし、賞球制御手段、表示制御手段、音制御手段およびランプ制御手段は、復旧時にコマンド送出处理を行う必要はない。

【0124】

この実施の形態では、停電発生処理(電力供給停止時処理)において、電力供給停止時処理が既に行われたことを示す電源断時フラグがセットされている場合には電力供給停止時処理を実行しないように構成されている。電源が断する過程では一般に電源電圧が不安定になるので、再度NMIが発生する可能性がある。すると、停電発生処理において電源断時フラグの確認を行わない場合には、再度発生したNMIによって再度電力供給停止時処理が実行される。

20

【0125】

最初に行われた正規の電力供給停止時処理では、例えばレジスタの内容をバックアップRAMに格納する処理が行われる(図12におけるステップS44参照)。最初に行われた正規の電力供給停止時処理後のリセット待ちの状態では電源電圧は徐々に低下していくので、レジスタの内容が破壊される可能性もある。すなわち、レジスタ値は、電源断が検出されたときの状態(最初にNMIが発生したとき)から変化している可能性がある。そのような状態で再度電力供給停止時処理が実行されると、電源断が検出されたときの状態のレジスタ値とは異なる値がバックアップRAMに格納されてしまう。すると、電源復旧時に実行される停電復旧処理において、電源断が検出されたときの状態のレジスタ値とは異なる値がレジスタに復旧されてしまう。その結果、電源断時の遊技状態とは異なる遊技状態が再現されてしまう可能性が生ずる。

30

【0126】

次に、賞球制御手段の停電発生時の動作について説明する。

図17は、電源監視および電源バックアップのための賞球制御用CPU371周りの一構成例を示すブロック図である。図17に示すように、電源基板910に搭載されている第1の電源監視回路(第1の電源監視手段)からの電圧低下信号が、賞球制御用CPU371のマスク不能割込端子(NMI端子)に入力されている。従って、賞球制御用CPU371は、NMI処理によって電源断の発生を確認することができる。

40

【0127】

賞球制御用CPU371等の駆動電源である+5V電源から電力が供給されていない間、賞球制御用CPU371の内蔵RAMの少なくとも一部は、電源基板910から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、+5V電源が復旧すると、初期リセット回路935からリセット信号が発せられるので、賞球制御用CPU371は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電

50

等からの復旧時には停電発生時の状態から払出制御を再開することができる。

#### 【0128】

賞球制御基板37において、第1の電源監視手段からの電圧低下信号は、入力バッファ回路930を介して賞球制御CPU371側に入力されている。ここでは、入力バッファ回路930として74HC244を例示するが、入力バッファ機能を有する回路であるならばどのような回路を用いてもよい。また、入力バッファ回路930は、電源基板側から賞球制御基板37の内部側への方向にのみ信号を通過させる不可逆性素子である。

#### 【0129】

図17に示す構成では、賞球制御基板37には、第2の電源監視回路933が搭載されている。この例では、第2の電源監視回路933において、電源監視用IC934が、電源基板910の第1の電源監視回路が監視する電源電圧と等しい電圧である+30V電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。第2の電源監視回路933が設けられている場合には、第2の電源監視回路933の検出電圧(電圧低下信号を出力することになる電圧)を、電源基板910に搭載されている第1の電源監視回路の検出電圧よりも低くする。

10

#### 【0130】

第2の電源監視回路933からの電圧低下信号は、初期リセット回路935からの初期リセット信号と論理和をとられた後に、賞球制御用CPU371のリセット端子に入力される。従って、賞球制御用CPU371は、初期リセット回路935からの初期リセット信号がローレベルを呈しているとき、または、第2の電源監視回路933からの電圧低下信号がローレベルを呈しているときに、リセット状態(非動作状態)になる。

20

#### 【0131】

図18は、主基板31から賞球制御基板37に送信される賞球制御コマンドのビット構成の一例を示す説明図である。図18に示すように、1バイト中の上位4ビットが制御指定部として使用され、下位4ビットが賞球数を示す領域として用いられる。

#### 【0132】

図19に示すように、制御指定部において、ビット7, 6, 5, 4が「0, 1, 0, 0」であれば払出個数指定コマンドであることを示し、「0, 1, 0, 1」であれば払出指定コマンドであることを示す。払出個数指定コマンドは、主基板31のCPU56が入賞を検出すると直ちに賞球制御基板37に送出される。

30

#### 【0133】

ビット7, 6, 5, 4が「1, 0, 0, 0」である球切れ指定コマンドは、補給玉がなくなったことが検出されたときに主基板31から送信される。また、ビット7, 6, 5, 4が「1, 0, 0, 1」である発射停止指定コマンドは、余剰玉受皿4が満タンになって満タンスイッチ48がオンしたとき(満タン状態フラグがオンしたとき)に主基板31から送信される。

#### 【0134】

賞球制御コマンドは、主基板31から賞球制御基板37に、1バイト(8ビット:賞球制御コマンドD7~D0)のデータとして出力される。賞球制御コマンドD7~D0は正論理で出力される。また、賞球制御コマンドD7~D0が出力されたときには、負論理の賞球制御INT信号が出力される。

40

#### 【0135】

この実施の形態では、図20に示すように、主基板31から賞球制御コマンドD7~D0が出力されるときに、賞球制御INT信号が5 $\mu$ s以上ローレベルになる。賞球制御INT信号は、賞球制御基板37において、賞球制御用CPU371の割込端子に接続されている。よって、賞球制御用CPU371は、割り込みがあると、賞球制御コマンドD7~D0が主基板31から送出されたことを認識でき、割込処理において賞球制御コマンド受信処理を行う。

#### 【0136】

なお、図18に示されたコマンド構成は一例であって、他の構成にしてもよい。例えば、

50

1 バイト中の上位下位を、図 18 に示された構成とは逆にしてもよい。また、コマンド構成は 1 バイト構成でなく複数バイト構成であってもよい。

#### 【0137】

図 21 は、賞球制御用 CPU 371 のメイン処理を示すフローチャートである。メイン処理では、賞球制御用 CPU 371 は、まず、RAM 領域をクリアする等の初期値設定処理を行う（ステップ S701）。なお、内蔵 RAM の電源バックアップされた RAM 領域（バックアップ RAM 領域）にデータが設定されている場合には、それらの領域のクリア処理はなされない。その後、この実施の形態では、賞球制御用 CPU 371 は、タイマ割込フラグの監視（ステップ S702）の確認を行うループ処理に移行する。

#### 【0138】

ステップ S701 の初期化処理では、後述する総合個数記憶の値が 0 でない場合には、非バックアップ RAM 領域をクリアする。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う。なお、バックアップ RAM 領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。さらに、それら処理の他に、2 ms 毎に定期的にタイマ割込がかかるように賞球制御用 CPU 371 に設けられているタイマレジスタの初期設定（タイムアウトが 2 ms であることと繰り返しタイマが動作する設定）が行われる。すなわち、タイマ割込を能動化する処理と、タイマ割込インターバルを設定する処理とが実行される。

#### 【0139】

従って、この実施の形態では、賞球制御用 CPU 371 の内部タイマが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は 2 ms に設定される。そして、図 22 に示すように、タイマ割込が発生すると、賞球制御用 CPU 371 は、タイマ割込フラグをセットする（ステップ S711）。

#### 【0140】

賞球制御用 CPU 371 は、ステップ S702 において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップ S703）、賞球制御処理および玉貸し制御処理を実行する（ステップ S705、S706）。以上の制御によって、この実施の形態では、賞球制御処理および玉貸し制御処理は 2 ms 毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、賞球制御処理等はメイン処理において実行されるが、タイマ割込処理で賞球制御処理等を実行してもよい。

#### 【0141】

図 23 は、賞球制御用 CPU 371 が内蔵する RAM の使用例を示す説明図である。この例では、バックアップ RAM 領域に総合個数記憶（例えば 2 バイト）および貸し玉個数記憶が形成されている。総合個数記憶は、主基板 31 の側から指示された払出個数の総数を記憶するものである。貸し玉個数記憶は、未払出の玉貸し個数を記憶するものである。

#### 【0142】

図 24 は、割込処理による賞球制御コマンド受信処理を示すフローチャートである。主基板 31 からの賞球制御 INT 信号は賞球制御用 CPU 371 の割込端子に入力されている。よって、主基板 31 からの賞球制御 INT 信号がオン状態になると、賞球制御用 CPU 371 に割込がかかり、図 24 に示す賞球制御コマンドの受信処理が開始される。

#### 【0143】

賞球制御コマンドの受信処理において、賞球制御用 CPU 371 は、まず、賞球制御コマンドデータの入力に割り当てられている入力ポートから 1 バイトのデータを読み込む（ステップ S852）。読み込んだデータが払出個数指示コマンドであれば（ステップ S853）、払出個数指示コマンドで指示された個数を総合個数記憶に加算する（ステップ S855）。そうでなければ、通信終了フラグをセットする（ステップ S854）。なお、通信終了フラグは、この例では、払出個数指示コマンド以外のコマンドを受信したことを示すフラグである。

#### 【0144】

10

20

30

40

50

以上のように、賞球制御基板 37 に搭載された賞球制御用 CPU 371 は、主基板 31 の CPU 56 から送られた払出個数指示コマンドに含まれる賞球数をバックアップ RAM 領域（総合個数記憶）に記憶する。

#### 【0145】

図 25 は、賞球制御処理（ステップ S 711）を示すフローチャートである。賞球制御処理において、賞球制御用 CPU 371 は、総合個数記憶が 0 でないか否かの確認を行う（ステップ S 511）。総合個数記憶が 0 でなければ、賞球制御用 CPU 371 は、賞球払出処理を行う（ステップ S 512）。賞球払出処理では、払出モータ 289 がオンしていなければオンするとともに、賞球カウントスイッチ 301A の検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、1 個の払出が行われたことを確認したら（ステップ S 513）、総合個数記憶の値を - 1 する（ステップ S 514）。また、総合個数記憶の値が 0 になったら（ステップ S 515）、払出モータ 289 をオフする（ステップ S 516）。

10

#### 【0146】

総合個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板 910 のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用 CPU 371 は、総合個数記憶の内容にもとづいて賞球払出処理を継続することができる。

#### 【0147】

賞球制御用 CPU 371 は、電源投入時に、バックアップ RAM 領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。

20

#### 【0148】

なお、賞球制御用 CPU 371 は、主基板 31 から指示された賞球個数を総合個数記憶で総数として管理したが、賞球数毎（例えば 15 個、10 個、6 個）に管理してもよい。例えば、賞球数毎に対応した個数カウンタを設け、払出個数指定コマンドを受信すると、そのコマンドで指定された個数に対応する個数カウンタを + 1 する。そして、賞球数毎の賞球払出が終了すると、対応する個数カウンタを - 1 する。その場合にも、各個数カウンタはバックアップ RAM 領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用 CPU 371 は、各個数カウンタの内容にもとづいて賞球払出処理を継続することができる。

30

#### 【0149】

図 26 は、玉貸し制御処理（ステップ S 706）を示すフローチャートである。玉貸し制御処理において、賞球制御用 CPU 371 は、賞球払出中であるか否かをチェックする（ステップ S 531）。賞球払出中でなければ、貸し玉個数記憶が 0 でないか否かの確認を行う（ステップ S 532）。貸し玉個数記憶が 0 でなければ、賞球制御用 CPU 371 は、玉貸し処理を行う（ステップ S 533）。玉貸し処理では、払出モータ 289 がオンしていなければオンするとともに、玉貸しカウントスイッチ 301B の検出出力によって遊技球の払出がなされたか否かの確認を行う。そして、1 個の払出が行われたことを確認したら（ステップ S 534）、貸し玉個数記憶の値を - 1 する（ステップ S 535）。また、貸し玉個数記憶の値が 0 になったら（ステップ S 536）、払出モータ 289 をオフする（ステップ S 537）。なお、この実施の形態では、賞球も玉貸しも同じ払出装置で行われる。

40

#### 【0150】

次に、カードユニット 50 から玉貸し要求があったか否かを確認し（ステップ S 538）、要求があれば要求単位数に応じた個数を貸し玉個数記憶の値に加算する（ステップ S 539）。

#### 【0151】

貸し玉個数記憶の内容は、遊技機の電源が断しても、所定期間電源基板 910 のバックアップ電源によって保存される。従って、所定期間中に電源が回復すると、賞球制御用 CPU 371 は、貸し玉個数記憶の内容にもとづいて玉貸し処理を継続することができる。

50

## 【 0 1 5 2 】

なお、賞球制御用CPU371は、カードユニット50から単位数（例えば100円単位）で要求された玉貸し個数を貸し玉個数記憶で総数として管理したが、単位数で管理してもよい。例えば、玉貸し回数カウンタを設け、玉貸し要求があると、玉貸し回数カウンタを+1する。そして、単位数の払出が終了すると、玉貸し回数カウンタを-1する。その場合にも、玉貸し回数カウンタはバックアップRAM領域に形成される。よって、遊技機の電源が断しても、所定期間中に電源が回復すれば、賞球制御用CPU371は、玉貸し回数カウンタの内容にもとづいて玉貸し処理を継続することができる。

## 【 0 1 5 3 】

図27は、賞球制御用CPU371が第1の電源監視手段からの割込に応じて実行される停電発生割込処理を示すフローチャートである。電源基板910の電源監視用IC902が電源電圧の低下を検出すると電圧低下信号が電圧低下を示す状態となり、停電発生割込処理が開始される。停電発生割込処理において、賞球制御用CPU371は、割込禁止に設定し（ステップS801）、RAMアクセス禁止状態に設定して（ステップS802）、ループ処理に入る。すなわち、何らの処理もしない状態になる。

10

## 【 0 1 5 4 】

従って、図17に示された電源監視用IC934からのリセット信号によって外部から動作禁止状態（システムリセット）にされる前に、内部的に動作停止状態になる。よって、電源断時に確実に賞球制御用CPU371は動作停止する。その結果、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するRAMの内容破壊等を確実に防止することができる。

20

## 【 0 1 5 5 】

なお、この実施の形態では、停電発生NMI処理では最終部でプログラムをループ状態にしたが、ホールト（HALT）命令を発行するように構成してもよい。また、割込処理中には他の割込がかからないような仕様のCPUを用いた場合にはステップS801の処理は不要である。

## 【 0 1 5 6 】

図28は、賞球制御用CPU371が電源投入時に実行する初期化处理（ステップS701）の一部を示すフローチャートである。電源が投入され、または、電源が復旧したときには、賞球制御用CPU371は、まず、バックアップRAM領域に形成されている総合個数記憶または貸し玉個数記憶の値が0でないかどうか確認する（ステップS901）。0である場合には、前回の電源オフ時に未払出賞球はなかったことになるので、通常の初期設定処理を行う。すなわち、レジスタおよび全RAM領域をクリアして（ステップS903）、スタックポインタの初期設定を行う（ステップS904）。

30

## 【 0 1 5 7 】

総合個数記憶または貸し玉個数記憶の値が0でない場合には、アドレスを指定してレジスタと非バックアップRAM領域をクリアする（ステップS905）。そして、賞球再開のための設定を行う。例えば、賞球中処理中フラグのセット等を行う（ステップS906）。なお、バックアップRAM領域であっても、賞球個数に関わらない領域であるならば、それらのアドレスを指定してクリアするようにしてもよい。

40

## 【 0 1 5 8 】

このように、賞球制御用CPU371は、電源投入時に、バックアップRAM領域のデータを確認するだけで、通常の初期設定処理を行うのか賞球中の状態を復元するのか決定できる。すなわち、簡単な判断によって、未払出賞球について賞球処理再開を行うことができる。

## 【 0 1 5 9 】

なお、賞球制御用CPU371も、主基板31のCPU56と同様に、電源断フラグによって初期化处理を行うか否が決定してもよい。また、主基板31のCPU56と同様に、パリティチェックコードによって記憶内容保存の確実化を図ってもよい。

## 【 0 1 6 0 】

50

また、この実施の形態では、賞球制御用CPU371は、マスク不能外部割込端子(NMI端子)を介して電源基板からの第1の電圧低下信号(第1の電源監視手段からの電圧低下信号)を検知したが、第1の電圧低下信号をマスク可能割込端子(IRQ端子)に導入してもよい。その場合には、IRQ処理によって図27に示された停電発生割込処理が実行される。また、入力ポートを介して第1の電圧低下信号を検知してもよい。その場合には、賞球制御用CPU371が実行するメイン処理において、入力ポートの監視が行われる。

#### 【0161】

上記の実施の形態では、第1の電源監視手段は電源基板910に設けられ、第2の電源監視手段は電気部品制御基板に設けられたが、第1の電源監視手段および第2の電源監視手段がともに電気部品制御基板に設けられていてもよい。

10

#### 【0162】

図29は、主基板31に第1の電源監視手段および第2の電源監視手段が設けられた構成を示すブロック図である。図29に示すように、第1の電源監視手段を構成する電源監視用IC902からの第1の電圧低下信号がCPU56のNMI端子に接続される。また、第2の電源監視手段を構成する電源監視用IC904からの第2の電圧低下信号は、図6に示された構成と同様に、CPU56のリセット端子に入力される。

#### 【0163】

例えば、電源監視用IC902は+30V電源電圧が+21Vにまで低下すると第1の電圧低下信号を発生し、電源監視用IC904は+30V電源電圧が+9Vにまで低下すると第2の電圧低下信号を発生する。

20

#### 【0164】

このような構成でも、第1の電圧低下信号および第2の電圧低下信号に応じたCPU56の動作は、図6に示された構成の場合と同様である。

#### 【0165】

図30は、賞球制御基板37に第1の電源監視手段および第2の電源監視手段が設けられた構成を示すブロック図である。図30に示すように、第1の電源監視手段を構成する電源監視用IC932からの第1の電圧低下信号が賞球制御用CPU371のNMI端子に接続される。また、第2の電源監視手段を構成する電源監視用IC934からの第2の電圧低下信号は、図17に示された構成と同様に、賞球制御用CPU371のリセット端子に入力される。

30

#### 【0166】

例えば、電源監視用IC932は+30V電源電圧が+21Vにまで低下すると第1の電圧低下信号を発生し、電源監視用IC934は+30V電源電圧が+9Vにまで低下すると第2の電圧低下信号を発生する。

#### 【0167】

このような構成でも、第1の電圧低下信号および第2の電圧低下信号に応じた賞球制御用CPU371の動作は、図17に示された構成の場合と同様である。

#### 【0168】

図29や図30に例示されたように電気部品制御基板が構成される場合には、電源基板には、第1の電源監視手段は搭載されない。すなわち、図31に示すように、第1の電源監視手段および第2の電源監視手段が設けられていない電源基板910Bが使用される。

40

#### 【0169】

上記の各実施の形態では、第1の電源監視手段は電源基板910または電気部品制御基板に搭載され、第2の電源監視手段は電気部品制御基板に搭載されたが、第1の電源監視手段および第2の電源監視手段をともに電源基板に搭載してもよい。

#### 【0170】

図32は、電源基板に第1の電源監視手段および第2の電源監視手段が搭載された場合の電源監視および電源バックアップのためのCPU56周りの一構成例を示すブロック図である。図32に示すように、電源基板に搭載されている第1の電源監視手段からの第1の

50

電圧低下信号は、主基板 3 1 の CPU 5 6 の NMI 端子に至る。また、電源基板に搭載されている第 2 の電源監視手段からの第 2 の電圧低下信号は、CPU 5 6 のリセット端子に至る。

【0171】

ただし、この例では、図 6 に示された入力バッファ回路 9 0 0 に代えて、ノイズ除去機能も考慮されたバッファ回路が用いられている。ノイズ除去のためのバッファ回路構成は、この例では、フェライトビーズ 9 0 6 A、シュミットトリガタイプの 2 つの反転回路 9 0 7 A、9 0 9 A および反転回路 9 0 7 A、9 0 9 A の間に設置されたコンデンサ 9 0 8 A からなっている。フェライトビーズ 9 0 6 A は、主として電磁波ノイズを除去する。また、シュミットトリガタイプの反転回路 9 0 7 A、9 0 9 A は、なまった波形を整形するの 10  
に効果的である。そして、コンデンサ 9 0 8 A は、なまった波形を整形するとともに瞬時的なパルス状のノイズを吸収する。

【0172】

また、第 2 の電圧低下信号についても、ノイズ除去機能が考慮されたバッファ回路が用いられている。ノイズ除去のためのバッファ回路構成は、この例では、フェライトビーズ 9 0 6 B、シュミットトリガタイプの 2 つの反転回路 9 0 7 B、9 0 9 B および反転回路 9 0 7 B、9 0 9 B の間に設置されたコンデンサ 9 0 8 B からなっている。

【0173】

なお、図 3 2 に示すノイズ除去のためのバッファ回路構成ではなく、図 6 に示されたタイプの入力バッファ回路を用いてもよく、逆に、図 6 に示された構成において、ノイズ除去 20  
のためのバッファ回路構成を採用してもよい。

【0174】

このような構成でも、第 1 の電圧低下信号および第 2 の電圧低下信号に応じた CPU 5 6 の動作は、図 6 に示された構成の場合と同様である。

【0175】

図 3 3 は、電源基板に第 1 の電源監視手段および第 2 の電源監視手段が搭載された場合の電源監視および電源バックアップのための賞球制御用 CPU 3 7 1 周りの一構成例を示すブロック図である。図 3 3 に示すように、電源基板に搭載されている第 1 の電源監視手段からの第 1 の電圧低下信号は、賞球制御用 CPU 3 7 1 の NMI 端子に至る。また、電源 30  
基板に搭載されている第 2 の電源監視手段からの第 2 の電圧低下信号は、賞球制御用 CPU 3 7 1 のリセット端子に至る。

【0176】

ただし、この例では、図 1 7 に示された入力バッファ回路 9 3 0 に代えて、ノイズ除去機能も考慮されたバッファ回路が用いられている。ノイズ除去のためのバッファ回路構成は、この例では、フェライトビーズ 9 3 6 A、シュミットトリガタイプの 2 つの反転回路 9 3 7 A、9 3 9 A および反転回路 9 3 7 A、9 3 9 A の間に設置されたコンデンサ 9 3 8 A からなっている。

【0177】

なお、図 3 3 に示すノイズ除去のためのバッファ回路構成ではなく、図 1 7 に示されたタイプの入力バッファ回路を用いてもよく、逆に、図 1 7 に示された構成において、ノイズ 40  
除去のためのバッファ回路構成を採用してもよい。

【0178】

また、第 2 の電圧低下信号についても、ノイズ除去機能が考慮されたバッファ回路が用いられている。ノイズ除去のためのバッファ回路構成は、この例では、フェライトビーズ 9 3 6 B、シュミットトリガタイプの 2 つの反転回路 9 3 7 B、9 3 9 B および反転回路 9 3 7 B、9 3 9 B の間に設置されたコンデンサ 9 3 8 B からなっている。

【0179】

このような構成でも、第 1 の電圧低下信号および第 2 の電圧低下信号に応じた賞球制御用 CPU 3 7 1 の動作は、図 1 7 に示された構成の場合と同様である。

【0180】

図 3 2 や図 3 3 に例示されたように電気部品制御基板が構成される場合には、電源基板には、図 3 4 に例示するように、第 1 の電源監視手段および第 2 の電源監視手段が搭載される。

【 0 1 8 1 】

例えば、電源監視用 I C 9 0 2 は + 3 0 V 電源電圧が + 2 1 V にまで低下すると第 1 の電圧低下信号を発生し、電源監視用 I C 9 2 2 は + 3 0 V 電源電圧が + 9 V にまで低下すると第 2 の電圧低下信号を発生する。

【 0 1 8 2 】

図 3 4 に示された構成では、第 1 の電源監視手段を構成する電源監視用 I C 9 0 2 の検出出力（第 1 の電圧低下信号）は、バッファ回路 9 1 8 , 9 1 9 を介してそれぞれの電気部品制御基板に伝達され、第 2 の電源監視手段を構成する電源監視用 I C 9 2 2 の検出出力（第 2 の電圧低下信号）は、バッファ回路 9 2 8 , 9 2 9 を介してそれぞれの電気部品制御基板に伝達されるが、例えば、それぞれ 1 つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。

10

【 0 1 8 3 】

以上のように、本発明では、電気部品制御基板に搭載された遊技装置制御マイクロコンピュータに電力供給停止時処理を開始させるための第 1 の電圧低下信号を発生する第 1 の電源監視手段と、電力供給停止時処理の最後のループ部分（または H A L T 状態に入った後）で遊技装置制御マイクロコンピュータをリセット状態にするための第 2 の電圧低下信号を発生する第 2 の電源監視手段とを遊技機に設けたので、確実な電力供給停止時処理が行われるとともに、電源断中に保存されるべきデータが確実に保存される。

20

【 0 1 8 4 】

なお、上記の各実施の形態では、第 1 の電源監視手段と第 2 の電源監視手段とは、電源基板および電気部品制御基板のいずれかに設置されたが、それらはどこに設置されていてもよく、遊技機の構造上の都合等に応じて任意の位置に設置することができる。

【 0 1 8 5 】

また、上記の各実施の形態では、第 1 の電源監視手段と第 2 の電源監視手段とは別個のものとしたが、上述した第 1 の電圧低下信号と第 2 の電圧低下信号を発生することができれば一体の構成であってもよい。

【 0 1 8 6 】

そして、上記の各実施の形態では、記憶手段として R A M を用いた場合を示したが、記憶手段として、電氣的に書き換えが可能な記憶手段であれば R A M 以外のものを用いてもよい。

30

【 0 1 8 7 】

さらに、ここでは、遊技制御手段以外の他の電気部品制御手段として賞球制御手段を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、上述した制御を行うように構成してもよい。

【 0 1 8 8 】

上記の各実施の形態のパチンコ遊技機 1 は、始動入賞にもとづいて可変表示部 9 に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第 1 種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第 2 種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第 3 種パチンコ遊技機であっても、本発明を適用できる。

40

【 0 1 8 9 】

さらに、パチンコ遊技機に限られず、スロット機等においても、停電等による電源断時に、電源断直前のデータをバックアップ R A M 等に保存し、電源復旧時に保存データにもとづく制御再開処理を行うように構成されている場合には本発明を適用することができる。

【 0 1 9 0 】

50

## 【発明の効果】

以上のように、本発明によれば、遊技機を、第1の電源監視手段は、監視している直流電圧が所定の検出電圧に低下したときに、1つの第1の電源監視手段から複数のマイクロコンピュータに検出信号を出力し、マイクロコンピュータは、第1の電源監視手段からの検出信号により記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、第2の電源監視手段は、監視する直流電圧が第1の電源監視手段が検出信号を出力したあと第2の電源監視手段が検出信号を出力するまでの所定期間内に、電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに検出信号を出力し、マイクロコンピュータは、第2の電源監視手段からの検出信号の入力に応じて非動作状態とされ、電力供給開始時にチェックデータにもとづいて記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、判定手段の判定結果が正常であるときには記憶手段に保持されている保持データにもとづいて制御を再開させ、判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有する構成としたので、遊技状態回復に必要なデータを確実に保存することができるという効果がある。また、同一の電源電圧を監視することから、第1の電圧監視手段が電圧低下信号を出力するタイミングと第2の電圧監視手段が電圧低下信号を出力するタイミングの差である所定期間を所望の値に確実に設定することができる。また、電源復旧時にチェックデータにもとづいてデータが破壊されていないかどうかチェックすることができ、保存されるデータの信頼性を向上させることができる。さらに、異常なデータにもとづいて遊技状態が復旧されてしまうことが防止される。また、マイクロコンピュータが必要とする電圧に対して監視範囲を広げることができ、より精密な監視を行うことができる。さらに、電圧低下を示す検出出力を必要とするマイクロコンピュータが幾つあっても第1の電源監視手段は1つ設けられていればよいので、各マイクロコンピュータが電源復帰制御を行っても遊技機のコストはさほど上昇しない。また、電圧低下を示す検出出力の出力制御が容易である。

10

20

## 【0191】

また、本発明によれば、遊技機を、第1の電源監視手段は、監視している直流電圧が所定の検出電圧に低下したときに、1つの第1の電源監視手段から複数のマイクロコンピュータに検出信号を出力し、マイクロコンピュータは、第1の電源監視手段からの検出信号により記憶手段の記憶内容が正常であるか否かを電力供給開始時に判定するためのチェックデータを生成して記憶手段に保存する処理を含む電力供給停止時処理を実行する電力供給停止時処理実行手段を有し、第2の電源監視手段は、監視する直流電圧が第1の電源監視手段が検出信号を出力したあと第2の電源監視手段が検出信号を出力するまでの所定期間内に、電力供給停止時処理実行手段により電力供給停止時処理が完了するように設定された検出電圧に低下したときに第2検出条件が成立したとして検出信号を出力し、マイクロコンピュータは、第2の電源監視手段からの検出信号の入力に応じて非動作状態とされ、電力供給開始時にチェックデータにもとづいて記憶手段の記憶内容が正常であるか否かの判定を行う判定手段と、判定手段の判定結果が正常であるときには記憶手段に保持されている保持データにもとづいて制御を再開させ、判定手段の判定結果が正常でないときには初期化処理を実行する電力供給開始時処理手段とを有する構成としたので、遊技状態回復に必要なデータを確実に保存することができるという効果がある。また、電源復旧時にチェックデータにもとづいてデータが破壊されていないかどうかチェックすることができ、保存されるデータの信頼性を向上させることができる。さらに、異常なデータにもとづいて遊技状態が復旧されてしまうことが防止される。また、マイクロコンピュータが必要とする電圧に対して監視範囲を広げることができ、より精密な監視を行うことができる。電圧低下を示す検出出力を必要とするマイクロコンピュータが幾つあっても第1の電源監視手段は1つ設けられていればよいので、各マイクロコンピュータが電源復帰制御を行っても遊技機のコストはさほど上昇しない。また、電圧低下を示す検出出力の出力制御が容易である。

30

40

50

## 【 0 1 9 4 】

第 1 の電源監視手段からの検出信号が電気部品制御手段のマイクロコンピュータの割込端子に入力され、マイクロコンピュータが割込端子への入力にもとづいて電力供給停止時処理を実行するように構成されている場合には、ソフトウェアの負担を増大させることなく所定の電力供給停止時処理を開始することができる。

## 【 0 1 9 5 】

電力供給停止直前の内容を保持することが可能な記憶手段がマイクロコンピュータに内蔵されている場合には、記憶手段がマイクロコンピュータと一体化されることによって、マイクロコンピュータのコストを低減することができる。

## 【 0 1 9 6 】

電力供給停止時処理には記憶手段へのアクセスを防止する処理が含まれるように構成されている場合には、電源断時に、保存されるべきデータが破壊されることがないという効果がある。

## 【 0 2 0 0 】

第 2 の電源監視手段はマイクロコンピュータが搭載されている基板にあるように構成されている場合には、それぞれのマイクロコンピュータにふさわしいタイミングで検出出力を発生する制御を容易に実現することができる。

## 【 0 2 0 1 】

第 1 の電源監視手段はマイクロコンピュータが搭載されている基板の外部にあり、マイクロコンピュータが、入力バッファを介して第 1 の電源監視手段の検出信号を入力するように構成されている場合には、第 1 の電源監視手段の検出信号が基板間を伝達されるときでも、マイクロコンピュータに入力される検出信号の安定化を図ることができる。

## 【 0 2 0 2 】

入力バッファは、マイクロコンピュータが搭載されている基板の外部側から内部側への方向にのみ信号を伝達可能な不可逆性手段である場合には、検出信号の入力部はマイクロコンピュータに対して常に入力状態にあるので、マイクロコンピュータが搭載されている基板の側で、第 1 の電源監視手段の検出出力を容易に取り込むことができる。

## 【図面の簡単な説明】

【図 1】パチンコ遊技機を正面からみた正面図である。

【図 2】パチンコ遊技機の遊技盤を正面からみた正面図である。

【図 3】パチンコ遊技機を背面からみた背面図である。

【図 4】遊技制御基板（主基板）の回路構成例を示すブロック図である。

【図 5】賞球制御基板の回路構成例を示すブロック図である。

【図 6】電源監視および電源バックアップのための CPU 周りの一構成例を示すブロック図である。

【図 7】電源基板の一構成例を示すブロック図である。

【図 8】主基板における CPU が実行するメイン処理を示すフローチャートである。

【図 9】初期化処理を示すフローチャートである。

【図 10】2 m s タイマ割込処理を示すフローチャートである。

【図 11】遊技制御処理を示すフローチャートである。

【図 12】停電発生 N M I 処理を示すフローチャートである。

【図 13】バックアップパリティデータ作成方法を説明するための説明図である。

【図 14】主基板からの各制御コマンドの送出タイミング例を示す説明図である。

【図 15】遊技状態復旧処理の一例を示すフローチャートである。

【図 16】停電が発生した後に復旧した場合の制御状態の一例を示す説明図である。

【図 17】電源監視および電源バックアップのための賞球制御用 CPU 周りの一構成例を示すブロック図である。

【図 18】賞球制御コマンドの構成例を示す説明図である。

【図 19】賞球制御コマンドのビット構成を示す説明図である。

【図 20】賞球制御コマンドデータの出力の様子を示すタイミング図である。

10

20

30

40

50

【図 2 1】賞球制御用 C P U が実行するメイン処理を示すフローチャートである。

【図 2 2】賞球制御用 C P U のタイマ割込処理を示すフローチャートである。

【図 2 3】賞球制御手段における R A M の一構成例を示す説明図である。

【図 2 4】賞球制御用 C P U のコマンド受信処理を示すフローチャートである。

【図 2 5】賞球制御処理を示すフローチャートである。

【図 2 6】賞球制御用 C P U が実行する停電発生処理を示すフローチャートである。

【図 2 7】玉貸し制御処理を示すフローチャートである。

【図 2 8】賞球制御用 C P U の初期化処理の一例を示すフローチャートである。

【図 2 9】電源監視および電源バックアップのための C P U 周りの他の構成例を示すブロック図である。

10

【図 3 0】電源監視および電源バックアップのための賞球制御用 C P U 周りの他の構成例を示すブロック図である。

【図 3 1】電源基板の他の構成例を示すブロック図である。

【図 3 2】電源監視および電源バックアップのための C P U 周りのさらに他の構成例を示すブロック図である。

【図 3 3】電源監視および電源バックアップのための賞球制御用 C P U 周りのさらに他の構成例を示すブロック図である。


【図 3 4】電源基板のさらに他の構成例を示すブロック図である。

【符号の説明】


1           パチンコ遊技機  
3 1       主基板  
3 7       賞球制御基板  
5 3       基本回路  
5 6       C P U  
3 7 1    賞球制御用 C P U  
9 0 2 , 9 0 4 , 9 3 2 , 9 3 4   電源監視用 I C  
9 0 3 , 9 3 3   第 2 の電源監視回路  
9 1 0 , 9 1 0 B , 9 1 0 C   電源基板

20


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】






【図 14】




【図 15】



【図 16】



【図 17】



【図 18】


BIT	7	6	5	4	3	2	1	0
賞球制御コマンド	A	A	A	A	B	B	B	B

A (B7-B4) : 制御指定部 B (B3-B0) : データ部


【図 19】

制御指定	7	6	5	4
払出個数指定	0	1	0	0
球切れ指定	1	0	0	0
発射停止指定	1	0	0	1
球切れ解除指定	1	0	1	0
発射停止解除指定	1	0	1	1


【図 20】




【 図 2 3 】




【 图 2 4 】



【 图 2 6 】



【 图 2 9 】




```

graph TD
    S901([初期化処理]) --> S902{総合値記憶・貸し三個数記憶あり?}
    S902 -- N --> S903[レジスタ・RAM全クリア]
    S902 -- Y --> S904[レジスタ・非バックアップRAM領域をクリア]
    S903 --> S905[初期値設定]
    S904 --> S906[賞球処理中フラグ等セット]
    S905 --> S907[スタックポインタ設定]
    S906 --> S907
    S907 --> RET([RET])
  
```


Flowchart illustrating the initialization process (S901 to S904):

- S901** (Initial Processing): Start of the initialization routine.
- S902** (Decision): Check if "総合値記憶・貸し三個数記憶あり?" (Are there total value memory and borrowed three-number memory?).
  - If **N** (No), proceed to **S903**.
  - If **Y** (Yes), proceed to **S904**.
- S903** (Process): **レジスタ・RAM全クリア** (Clear all registers and RAM).
- S904** (Process): **レジスタ・非バックアップアップRAM領域をクリア** (Clear register and non-backup RAM area).
- S905** (Process): **初期値設定** (Set initial values).
- S906** (Process): **賞球処理中フラグ等セット** (Set flag during ball award processing, etc.).
- S907** (Process): **スタックポインタ設定** (Set stack pointer).
- RET** (End): End of the initialization routine.


【 図 3 1 】




【図 3 2】



【図 3 3】



【図 3 4】



---

フロントページの続き

(72)発明者 関根 史高  
群馬県桐生市境野町6丁目460番地 株式会社三共内

審査官 土屋 保光

(56)参考文献 特開平10-085421(JP,A)  
特開平10-179862(JP,A)  
特開平10-260912(JP,A)  
実開平04-067733(JP,U)  
特開2001-104610(JP,A)

(58)調査した分野(Int.Cl.<sup>7</sup>, DB名)  
A63F 7/02  
G06F 1/00 330 - 335  
G06F 1/00 341