

發明專利說明書

公告本

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：97150456

H01L 23/28 (2006.01)

※申請日期：97年12月24日

※IPC分類：

H01L 21/70 (2006.01)

一、發明名稱：

H01L 27/02 (2006.01)

(中) 半導體裝置以及半導體裝置的製造方法

(英) Semiconductor device and method of manufacturing semiconductor device

二、申請人：(共 1 人)

1. 姓名：(中) 半導體能源研究所股份有限公司

(英) SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

代表人：(中) 1. 山崎 舜平

(英) 1. YAMAZAKI, SHUNPEI

地址：(中) 日本國神奈川縣厚木市長谷三九八番地

(英) 398, Hase, Atsugi-shi, Kanagawa-ken 243-0036 Japan

國籍：(中英) 日本 JAPAN

三、發明人：(共 5 人)

1. 姓名：(中) 山崎 舜平

(英) YAMAZAKI, SHUNPEI

國籍：(中) 日本

(英) JAPAN

2. 姓名：(中) 高橋 秀和

(英) TAKAHASHI, HIDEKAZU

國籍：(中) 日本

(英) JAPAN

3. 姓名：(中) 山田 大幹

(英) YAMADA, DAIKI

國籍：(中) 日本

(英) JAPAN

4. 姓名：(中) 門馬 洋平

國籍：(英) MONMA, YOHEI
(中) 日本
(英) JAPAN

5. 姓名：(中) 安達 廣樹
(英) ADACHI, HIROKI
國籍：(中) 日本
(英) JAPAN

四、聲明事項：

◎本案申請前已向下列國家（地區）申請專利 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 日本 ; 2007/12/28 ; 2007-339385 有主張優先權

五、中文發明摘要

發明之名稱：半導體裝置以及半導體裝置的製造方法

本發明的目的之一在於減少起因於外部應力的半導體積體電路的破損。此外，本發明還有一個目的是提高薄型化半導體積體電路的製成品率。使用從單晶半導體基板分離的單晶半導體層作為半導體積體電路所具有的半導體元件。此外，以樹脂層覆蓋設置有半導體積體電路形成為薄形的基板。在分離步驟中，在支撐基板上形成用來分離半導體元件層的槽並在形成有槽的支撐基板上設置樹脂層。然後將樹脂層以及支撐基板在槽中進行切斷以將其切割成多個半導體積體電路。

六、英文發明摘要

發明之名稱：

SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

Objects are to reduce damage to a semiconductor integrated circuit by external stress and to increase the manufacturing yield of a thinned semiconductor integrated circuit. A single crystal semiconductor layer separated from a single crystal semiconductor substrate is used for a semiconductor element included in the semiconductor integrated circuit. Moreover, a substrate which is formed into a thin shape and provided with the semiconductor integrated circuit is covered with a resin layer. In a separation step, a groove for separating a semiconductor element layer is formed in the supporting substrate, and a resin layer is provided over the supporting substrate in which the groove is formed. After that, the resin layer and the supporting substrate are cut in the groove so as to be divided into a plurality of semiconductor integrated circuits.

七、指定代表圖：

(一)、本案指定代表圖為：第(1F)圖

(二)、本代表圖之元件代表符號簡單說明：

112a：半導體積體電路

112b：半導體積體電路

112c：半導體積體電路

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

九、發明說明

【發明所屬之技術領域】

本發明關於安裝有半導體積體電路的半導體裝置以及半導體裝置的製造方法。

【先前技術】

作為具有矩陣型顯示功能的半導體裝置，現知的有被動矩陣型和主動矩陣型結構。在具有矩陣型顯示功能的半導體裝置中，一般需要設置有用於驅動像素矩陣的半導體積體電路。但是，因為矩陣的規模為大至數百行的大規模的緣故，需要使用用於將長方形的IC封裝、半導體晶片等的積體電路的端子與基板上的電佈線連接的佈線，所以相對於顯示畫面周圍部分的面積變得不可忽視的大。

作為解決該問題的辦法，公開有一種可以進一步減小周圍部分面積的半導體積體電路的安裝方法（例如，參照專利文獻1至3。）。例如，在專利文獻1中，公開了一種將半導體積體電路形成在與像素矩陣的一邊幾乎相同長度的細長的基板（稱為棒（stick）、或棒晶（stick crystal））上，並將其與端子部相連接的方法。

[專利文獻1]日本專利申請公開H7-14880號公報

[專利文獻2]日本專利申請公開H8-250745號公報

[專利文獻3]日本專利申請公開H8-264796號公報

但是，在半導體裝置的製造程序中，當進行半導體積體電路的安裝時，有施加有如壓力等的外部應力的情況。

有可能發生起因於該種外部應力的半導體積體電路的破損。

【發明內容】

鑒於上述問題，本發明的目的在於：減少起因於外部應力的半導體積體電路的破損；薄化設置有半導體積體電路的基板；提高薄型化半導體積體電路的製造成品率；以及，降低薄型化半導體積體電路的製造成本。

在本發明中，將具有另行形成在支撐基板上的半導體元件層的半導體積體電路用作驅動電路（驅動器）而安裝在具有絕緣表面的基板上。半導體積體電路與形成在具有絕緣表面的基板上的像素部電連接而用作驅動電路。半導體積體電路所含有的半導體元件使用從單晶半導體基板分離的單晶半導體層。

在本發明中，藉由對支撐基板進行分離，可以將多個半導體積體電路以晶片（或細長的棒）狀取出。在本發明中，作為分離方法，首先對支撐基板的厚度進行減薄處理，由此縮短用於分離的程序時間以及減輕用於分離的如切割器等處理用具的磨損。並且不是直接進行分離步驟，而是首先在支撐基板上形成用來分離半導體元件層的槽，並在形成有槽的支撐基板上設置樹脂層。然後，將樹脂層以及支撐基板在槽中進行切斷，以將其切斷（切割）成多個半導體積體電路。在本發明中，槽還指包括槽周圍凹部區域的槽部。

藉由將對樹脂層以及支撐基板進行切斷的切斷面的寬度窄於槽的寬度，可以使形成在槽中的樹脂層殘存在支撐基板側面上。由此，在半導體積體電路中，沒有設置半導體元件層的面以及側面的一部分成爲被樹脂層覆蓋的結構。

因此，在本發明的半導體裝置所包括的半導體積體電路中，支撐基板的側面具有臺階，且基板的寬度尺寸與臺階相比其前端部分要小，所以也可以稱爲凸字形狀。另外，在支撐基板的截面上，側面爲階梯狀的梯形，並且該階梯狀的梯形其上部的厚度比下部的厚度要厚。根據槽的形狀，梯形的上部變成朝向下部彎曲的形狀，且樹脂層接觸的支撐基板的側面具有向下面擴展的曲面。另外，基板的底面以及上面爲四邊形，且底面的面積比上面的面積大。

如上所述，由於本發明的半導體裝置的形狀複雜，所以容易辨別半導體裝置的上下，還可以減少機械自動操作時的誤識。

半導體積體電路可以藉由COG（玻璃上晶片）方式、TAB（捲帶自動接合）方式安裝到形成有像素部的具有絕緣表面的基板上。

由於形成爲薄形並設置有半導體積體電路的基板被樹脂層覆蓋，所以在製程上較易處理且不易發生破損等的問題。所以，可以高成品率地生產更薄型的具有高性能的半導體裝置。

在本發明中，作爲安裝半導體積體電路作爲驅動電路

(驅動器) 並具有顯示功能的半導體裝置，既可以是被動矩陣型也可以是主動矩陣型。還可以安裝半導體積體電路作為記憶元件的驅動電路，從而製造具有記憶功能的半導體裝置。

本發明之一的一種半導體裝置，包括：設置有包括形成在支撐基板上的單晶半導體層的半導體元件層的半導體積體電路，其中支撐基板的與半導體元件層的形成面相反的面以及其側面的一部分被樹脂層覆蓋。

本發明之一的一種半導體裝置，包括：具有絕緣表面的基板上的像素部；與像素部電連接並且安裝在具有絕緣表面的基板上的半導體積體電路，其中，半導體積體電路具有包括設置在支撐基板上的單晶半導體層的半導體元件層，並且支撐基板的與半導體元件層的形成面相反的面以及其側面的一部分被樹脂層覆蓋。由於支撐基板藉由磨削、研磨處理減薄了厚度，所以可以使具有絕緣表面的基板的厚度更薄。

本發明之一的一種半導體裝置的製造方法，包括如下步驟：從單晶半導體基板的一面進行離子添加，以在離單晶半導體基板的該面預定的深度中形成脆化層；在單晶半導體基板的該面上或者在支撐基板上形成絕緣層，在單晶半導體基板與支撐基板以夾著絕緣層的方式重疊的狀態下，使脆化層中產生裂縫，並進行使單晶半導體基板沿著脆化層分離的熱處理，從單晶半導體基板將單晶半導體層形成在支撐基板上；在支撐基板上形成含有單晶半導體層的

多個半導體元件層；將支撐基板的厚度減薄；在支撐基板的多個半導體元件層之間形成槽；在形成有槽的支撐基板上形成樹脂層；對支撐基板的槽以及樹脂層進行切斷而形成多個半導體積體電路。並且，例如，將半導體積體電路安裝在設置有像素部的具有絕緣表面的基板（例如玻璃基板）上。

當對形成有槽的支撐基板以及樹脂層進行切斷時，可以從支撐基板或樹脂層一側進行切斷。當在支撐基板上形成對準標記的情況，若從支撐基板一側使用如切割器等切割工具進行切斷，則可以提高切斷位置的準確性。

根據本發明，可以高成品率地製造薄型且具有高性能的半導體裝置。

另外，還可以提供即使薄型也較易處理且可靠性高的半導體裝置。

【實施方式】

下面，關於本發明的實施方式將參照圖式給予詳細說明。但是，本發明不局限於下述說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施方式所記載的內容中。注意，在以下說明的本發明的結構中，在不同圖式中使用相同的圖式元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明

實施方式 1

在本實施方式中，參照圖 1A 至圖 5C 對以使其具有更為薄型化以及小型化為目的的半導體裝置、以及高成品率地製造該半導體裝置的方法進行詳細說明。

在本實施方式中，將具有另行形成在支撐基板上的半導體元件層的半導體積體電路用作驅動電路（驅動器），而安裝在具有絕緣表面的基板上。半導體積體電路與形成在具有絕緣表面的基板上的像素部電連接，並用作驅動電路。半導體積體電路所含有的半導體元件使用從單晶半導體基板分離的單晶半導體層。

圖 1A 示出具有設置在支撐基板 100 上的單晶半導體層的半導體元件層 101a、101b、101c。半導體元件層 101a、101b、101c 所含有的單晶半導體層是從單晶半導體基板分離的單晶半導體層。

接下來，進行藉由磨削、研磨處理減薄支撐基板 100 的厚度的步驟。在用來固定進行步驟時的支撐基板 100 的固定膠帶 103 上，以面向半導體元件層 101a、101b、101c 的方式固定支撐基板 100，並對支撐基板 100 進行處理，以作為厚度較薄的支撐基板 102（參照圖 1B）。假設支撐基板 100 是厚度為 0.5mm 的玻璃基板時，較佳將支撐基板 102 薄型化為其一半的 0.25mm 至 0.3mm 左右。藉由進行用來減薄支撐基板的厚度的處理，可以縮短用來分離支撐基板的

程序時間，以及減少用於分離的如切割器等的處理用具的磨損。可以適當的組合磨削處理以及研磨處理而使用，在本實施方式中，首先使用磨削設備進行磨削，然後使用研磨設備進行研磨處理而使表面平坦。作為研磨處理，還可以進行化學機械研磨。

在本發明中，藉由對支撐基板進行分離，將多個半導體積體電路以晶片（或細長的棒）狀取出。作為分離步驟，不是直接進行，而是首先使用切割器104的切割刀片，在支撐基板102上形成用來分離半導體元件層101a、101b、101c的槽106a、106b、106c、106d（參照圖1C）。當在支撐基板105中形成槽106a、106b、106c、106d時意圖性地使支撐基板105殘留。將殘留的支撐基板105的厚度形成為30 μ m至50 μ m左右即可。

接下來，在形成有槽106a、106b、106c、106d的支撐基板105上形成樹脂層107（參照圖1D）。將樹脂層107的膜厚度形成為1 μ m至20 μ m即可。作為樹脂層的材料，在形成樹脂層之後的步驟中（例如，安裝半導體積體電路時）進行加熱處理的情況下，使用可以承受其加熱溫度的樹脂材料。

若形成用作吸收衝擊材料的樹脂層，則可以進一步使半導體積體電路賦予耐壓性。例如，在本發明的設置有樹脂層的半導體積體電路中，即使對其施加大約20N的壓力也可以承受而不會發生破損。

作為樹脂層，可以使用乙烯樹脂、環氧樹脂、酚醛樹

脂、酚醛清漆樹脂、丙烯酸樹脂、三聚氰胺樹脂、氨基樹脂、矽氧烷樹脂等的樹脂材料。作為樹脂層的製造方法，可以使用旋塗法等塗敷法，另外還可以使用滴噴射法、印刷法、浸漬法、分散器法、刷塗法、噴塗法、流塗法等。

然後，將樹脂層107以及支撐基板105在槽106a、106b、106c、106d處進行切斷以切斷（切割）成多個半導體積體電路。在本實施方式中，將支撐基板105以及樹脂層107固定在固定膠帶111上，從支撐基板105一側藉由切割器108對槽106a、106b、106c、106d上殘留的支撐基板105以及樹脂層107進行切斷。藉由切割器108，支撐基板105以及樹脂層107被切割成支撐基板109a、109b、109c以及樹脂層110a、110b、110c（參照圖1E）。在本實施方式中，使用切割膠帶作為固定膠帶103、111。

當對形成有槽的支撐基板105以及樹脂層107進行切斷時，既可以從支撐基板105一側進行切斷也可以從樹脂層107一側進行切斷。當在支撐基板105上形成對準標記的情況下，若從支撐基板105一側使用如切割器等切割工具進行切斷，則可以提高切斷位置的準確性。

根據以上步驟，可以形成半導體積體電路112a、112b、112c（參照圖1F）。藉由將對樹脂層107以及支撐基板105進行切斷的切斷面的寬度窄於槽的寬度，可以將形成在槽上的樹脂層殘存在支撐基板側面上。

在本實施方式中，切割器104以及切割器108的寬度是

指決定處理區域（使用切割器處理的區域）的切割刀片的厚度。

由於可以藉由切割器 104 的切割刀片的寬度 a_1 對槽的寬度進行控制並藉由切割器 108 的切割刀片的寬度 a_2 對切斷面的寬度進行控制，所以使切割器 108 的切割刀片的寬度 a_2 小於切割器 104 的切割刀片的寬度 a_1 即可。例如，在本實施方式中，將切割器 104 的切割刀片的寬度 a_1 設定為 0.16 mm，將切割器 108 的切割刀片的寬度 a_2 設定為 0.1 mm。

由此，在半導體積體電路 112a、112b、112c 中，沒有設置半導體元件層 101a、101b、101c 的面以及側面的一部分成為被樹脂層 110a、110b、110c 覆蓋的結構。

形成在支撐基板上的槽的形狀依據處理方法。在本實施方式中切割器 104 的略帶有圓度的切割刀片的形狀反映出槽的形狀，槽 106a、106b、106c、106d 也在圖 1C 的截面上成為帶有圓度（具有曲度）的形狀。當切割刀片的形狀為矩形時，槽的形狀也成為矩形，可以使分離後的半導體積體電路的支撐基板的端部也成為具有矩形的形狀。

圖 18A 至 18E 示出使用矩形切割刀片進行處理的例子。圖 18A 對應於圖 1B，在固定膠帶 103 上對設置有半導體元件層 101a、101b、101c 的支撐基板 102 進行磨削、研磨處理。

使用切割器 124 在支撐基板 102 上形成用來分離半導體元件層 101a、101b、101c 的槽 126a、126b、126c、126d

(參照圖 18B)。由於切割器 124 使用矩形的切割刀片，所以支撐基板 125 的槽 126a、126b、126c、126d 在截面圖上為矩形。

接下來，在形成有槽 126a、126b、126c、126d 的支撐基板 125 上形成樹脂層 127 (參照圖 18C)。

然後，對樹脂層 127 以及支撐基板 125 在槽 126a、126b、126c、126d 處進行切斷，而切斷 (切割) 成多個半導體積體電路。在本實施方式中，將支撐基板 125 以及樹脂層 127 固定在固定膠帶 131 上，使用切割器 128 從支撐基板 125 一側對殘留在槽 126a、126b、126c、126d 上的支撐基板 125 以及樹脂層 127 進行切斷。藉由切割器 128 支撐基板 125 以及樹脂層 127 被切割而成為支撐基板 129a、129b、129c 以及樹脂層 130a、130b、130c (參照圖 18D)。

可以藉由上述步驟形成半導體積體電路 132a、132b、132c (參照圖 18E)。由於半導體積體電路 132a、132b、132c 中的支撐基板的形狀反映矩形形狀的槽 126a、126b、126c、126d 的形狀，所以在截面圖中成為側面具有臺階的形狀。

另外，與樹脂層相比，基板的厚度較厚，爲了提高在基板端部的覆蓋性，較佳將樹脂層形成爲較厚。爲了將樹脂層形成爲厚也可以採用疊層結構。還可以根據樹脂層的結構、膜厚度、或者切斷位置自由地改變 (使其相異) 形成的半導體積體電路的形狀。圖 17A 至 17D 示出層疊樹脂層的例子。

圖 17A 對應於圖 1D，在支撐基板 105 的設置半導體元件層 101a、101b、101c 的相反的面上形成有樹脂層 107。然後，在樹脂層 107 上進一步形成樹脂層，形成樹脂層 113。在本實施方式中，層疊與樹脂層 107 相同材料的樹脂層（參照圖 17B）。與圖 1E 相同地，使用切割器 118 對藉由設置固定膠帶 111 固定的樹脂層 113 以及支撐基板 105 進行切斷，成為支撐基板 109a、109b、109c、樹脂層 114a、114b、114c（參照圖 17C）。由於藉由上述步驟形成的半導體積體電路 115a、115b、115c 比圖 1F 樹脂層形成得厚，所以在各半導體積體電路 115a、115b、115c 中，支撐基板 109a、109b、109c 與樹脂層 114a、114b、114c 的端部成為相一致的形狀（參照圖 17D）。

當使用切割刀片的寬度窄的切割器進行切斷時，可以在支撐基板的槽的區域中將樹脂較多地殘留在形成的半導體積體電路中。若層疊用作吸收衝擊材料的樹脂層，則可以進一步使半導體積體電路賦予耐壓性。

另外，由於在本發明中形成槽，並在槽上形成樹脂層，所以可以在槽底面較厚地形成樹脂層。再者由於在形成樹脂層之後將樹脂層和支撐基板層疊而進行切割，所以從側面來看樹脂層的端部和支撐基板的端部一致。由於在側面上支撐基板的與半導體元件層的形成面相反的一側的端部沒有露出，所以可以防止支撐基板的端部的破損、缺口。另外，由於藉由層疊將樹脂層較厚地形成，可以在半導體積體電路的側面上拉長支撐基板的端部與樹脂層的端部

之間的距離，所以可以進一步減輕對支撐基板端部的損傷。

半導體積體電路可以藉由 COG（玻璃上晶片）方式、TAB（捲帶自動接合）方式安裝到形成有像素部的具有絕緣表面的基板上。如本實施方式所示，由於在半導體積體電路中樹脂層沒有露出在半導體元件層一側，所以還可以使具有對當使用焊料、各向異性導電膜安裝半導體積體電路時進行的加熱處理的耐熱性。

圖 2 示出將形成在固定膠帶 111 上的半導體積體電路 112a 以 COG 方式安裝在形成有像素部 156 的具有絕緣表面的基板 155 上的例子。

由於在半導體積體電路 112a、112b、112c 中，形成為薄形的支撐基板 109a、109b、109c 被樹脂層 110a、110b、110c 覆蓋，所以在製程上較易處理且不易發生破損等的問題。所以，可以高成品率地生產更薄型的具有高性能的半導體裝置。

在半導體積體電路 112a、112b、112c 中，在半導體元件層表面上設置安裝時用作進行電連接的端子的導電層。

例如，當使用絲網印刷法形成導電層時，可以藉由選擇性地印刷將粒徑為幾 nm 至幾十 μm 的導電體粒子溶解或分散在有機樹脂中的導電膠來設置。作為導電體粒子，可以使用銀（Ag）、金（Au）、銅（Cu）、鎳（Ni）、鉑（Pt）、鈀（Pd）、鉭（Ta）、鉬（Mo）和鈦（Ti）等中的任何一種以上的金屬粒子、鹵化銀的微粒子。此外，作

為包含在導電膏中的有機樹脂可以使用選自用作金屬粒子的結合劑、溶劑、分散劑和覆蓋劑的有機樹脂中的一種或多種。典型為諸如環氧樹脂和矽樹脂等的有機樹脂。此外，當形成導電層時，較佳在擠出導電膏之後進行焙燒。另外，也可利用以焊料或無鉛焊料為主要成分的微粒子。

另外，作為半導體積體電路和與設置在像素部上的元件電連接的佈線的連接部分的結構，可以使基板上的佈線與設置在半導體積體電路的電極上的為導電突起物的凸塊接觸，並將基板和半導體積體電路之間使用樹脂固定。另外，還可以在基板上的佈線和半導體積體電路的電極端子之間設置分散導電粒子的樹脂，使用該導電粒子進行半導體積體電路和基板上的佈線的連接，並使用分散導電粒子的有機樹脂來進行黏合、固定。另外，可以使用光固化樹脂或者熱固化樹脂或自然固化樹脂等作為黏合用樹脂。

在現有的半導體裝置中，掃描用、信號用之驅動器分別需要6個至10個的驅動IC。為此在半導體裝置的周圍有很多佈線複雜地形成。但是，藉由安裝本實施方式所示的棒狀的驅動，不但半導體裝置的周圍變得十分緊湊，設計上也變得洗練。

另外，由於可以使用相同的材料形成形成有像素部的具有絕緣表面的基板和半導體積體電路的支撐基板，所以可以防止起因於後面的熱處理的熱膨脹係數的差異導致的剝離等的缺陷。再者，現有的驅動IC不透明並在尺寸上有限制，若是使用透光玻璃基板的半導體積體電路，實質上

為透明（雖然電路部不透明，但是肉眼無法判斷），並可以較自由地設定其尺寸。

在本發明的半導體裝置中，圖3A至3C示出安裝半導體積體電路的其他的實例。

如圖3A所示，可以藉由COG（玻璃上晶片）方式將為驅動IC的另行形成的半導體積體電路6013安裝到形成像素部6012的基板6011上。另外作為其他的安裝方式，可以使用如圖3B所示的TAB（捲帶自動接合）方式將半導體積體電路6023以與基板6021上形成的像素部6022電連接的方式安裝。在圖3A至3C中，半導體積體電路6013、6023分別與FPC（撓性印刷電路）6015、6025連接；6033a半導體積體電路與FPC 6035連接。注意，雖然圖3C中沒有圖示，但半導體積體電路6033a和6033b電連接。

由於本發明的半導體積體電路可以自由地選擇形狀、設置區域，所以既可以如圖3A那樣將短的多個半導體積體電路6013與基板6011的一個邊相鄰地設置，也可以如圖3C那樣在基板6031的兩個邊上一邊一個地設置長的半導體積體電路6033a、6033b。

另外，還可以將周圍驅動電路的一部分直接形成在基板上。例如，將掃描線側驅動電路形成在基板上，並另行將信號線側驅動電路用作半導體積體電路來安裝。

半導體積體電路所具有的半導體元件使用從單晶半導體基板分離的單晶半導體層。再者由於設置有半導體積體電路的被形成為薄形的基板被樹脂層覆蓋，所以在製程上

較易處理且不易發生破損等的問題。所以，可以高成品率地生產更薄型的具有高性能的半導體裝置。

注意，對於另行形成的基板的連接方法沒有特別的限制，可以使用COG方法、引線鍵合方法、或TAB方法等。此外，若是能夠電連接，則連接位置不局限於圖3A至3C所示的位置。另外，也可以另行形成控制器、CPU、記憶體等而連接。

此外，在本發明中使用的半導體積體電路不局限於僅具有移位暫存器和類比開關的方式。除了移位暫存器和類比開關之外，也可以具有其他電路如緩衝器、位準轉移器、源極跟隨器等。此外，不需要一定設置移位暫存器和類比開關，例如既可以使用如解碼器電路的能夠選擇信號線的其他電路代替移位暫存器，又可以使用鎖存器等代替類比開關。

在本發明中，作為安裝半導體積體電路作為驅動電路（驅動器）並具有顯示功能的半導體裝置，既可以是被動矩陣型也可以是主動矩陣型。還可以安裝半導體積體電路作為記憶元件的驅動電路，從而製造具有記憶功能的半導體裝置。

另外，在本發明中可以使用非晶半導體、微晶半導體、多晶半導體等作為直接形成在設置像素部的基板上的電晶體所具有的半導體層。

以下，使用圖4A至4D及圖5A至5C對將單晶半導體層從單晶半導體基板設置在作為具有絕緣表面的基板的支撐

基板上，以形成半導體積體電路所包括的半導體元件的方法進行說明。

圖4A所示的單晶半導體基板1108被清洗，從其表面將在電場加速了的離子添加到預定深度處，以形成脆化層1110。考慮到轉置到支撐基板上的單晶半導體層的厚度而進行離子的添加。藉由考慮這種厚度來設定對單晶半導體基板1108添加離子時的加速電壓。在本發明中，將對單晶半導體基板添加離子而形成為具有微小的空洞的脆弱化了的區域稱為脆化層。

作為單晶半導體基板1108可以使用市場上出售的單晶半導體基板，例如，可以使用單晶矽基板、單晶鍺基板、單晶矽鍺基板等的由第4族元素構成的單晶半導體基板。另外，也可以使用鎵砷或銾磷等的化合物半導體基板。作為半導體基板也可以使用多晶半導體基板。當然，單晶半導體基板不局限於圓形薄片，可以使用各種形狀的單晶半導體基板。例如，可以使用長方形、五角形、六角形等的多角形基板。當然，也可以將市場上出售的圓形單晶半導體薄片用作單晶半導體基板。圓形單晶半導體薄片包括矽或鍺等的半導體薄片、鎵砷或銾磷等的化合物半導體薄片等。單晶半導體薄片的代表例子為單晶矽薄片，可以使用直徑為5英寸（125mm）、直徑為6英寸（150mm）、直徑為8英寸（200mm）、直徑為12英寸（300mm）、直徑為400mm、直徑為450mm的圓形薄片。另外，長方形單晶半導體基板可以藉由切斷市場上出售的圓形單晶半導體薄片

來形成。當切斷基板時可以使用切割器或線鋸等的切斷裝置、雷射切斷、電漿切斷、電子束切斷、其他任意切斷單元。另外，藉由以使其截面成爲長方形的方式將作爲基板還沒有薄片化的半導體基板製造用錠（ingot）處理成長方體，並使該長方體錠薄片化，也可以製造長方形單晶半導體基板。另外，單晶半導體基板的厚度沒有特別限定，但是，在考慮到再利用單晶半導體基板時，厚度大的單晶半導體基板是較佳的。這是因爲若厚則可以從一個原料薄片形成更多的單晶半導體層的緣故。市場上流通的單晶矽薄片的厚度和尺寸按照SEMI規格，例如，直徑爲6英寸的薄片的厚度爲 $625\mu\text{m}$ ，直徑爲8英寸的薄片的厚度爲 $725\mu\text{m}$ ，直徑爲12英寸的薄片的厚度爲 $775\mu\text{m}$ 。注意，SEMI規格的薄片的厚度包括公差 $\pm 25\mu\text{m}$ 。當然，作爲原料的單晶半導體基板的厚度不局限於SEMI規格，當切錠時可以適當地調節其厚度。當然，當使用再利用的單晶半導體基板1108時，其厚度比SEMI規格薄。在支撐基板上獲得的單晶半導體層可以藉由選擇作爲母體的半導體基板而決定。

另外，半導體基板1108根據製造的半導體元件（本實施方式中的場效應電晶體）選擇晶面取向即可。例如，可以使用作爲晶面取向具有 $\{100\}$ 面、 $\{110\}$ 面等的單晶半導體基板。

在本實施方式中採用如下離子添加剝離法，即，將氫離子、氮離子、或者氟離子添加到單晶半導體基板的預定深度處，然後進行熱處理來剝離表層的單晶半導體層。但

是，也可以採用如下方法，即，在多孔矽上使單晶矽外延成長，然後藉由水射流劈開多孔矽層來剝離。

將單晶矽基板用作單晶半導體基板108，使用稀氫氟酸對其表面進行處理，並且去除自然氧化膜及附著在表面的塵埃等雜質來對單晶半導體基板1108表面進行清洗。

脆化層1110藉由離子摻雜法（簡稱為ID法）或離子植入法（簡稱為II法）添加（引入）離子來形成即可。脆化層1110藉由添加氫離子、氦離子、或者以氟離子為代表的鹵素離子而形成。在作為鹵素元素添加氟離子的情況下，使用 BF_3 作為源氣體即可。離子植入法是指對離子化了的氣體進行質量分離並將它添加到半導體中的方法。

例如，可以利用離子植入法對離子化了的氫氣體進行質量分離並只將 H^+ 離子（或 H_2^+ 離子）選擇性地加速來添加。

離子摻雜法為如下方法，即不對離子化了的氣體進行質量分離，在電漿中生成多種離子種類，並將它們加速來摻雜到單晶半導體基板中。例如，在使用包含 H^+ 、 H_2^+ 、 H_3^+ 離子的氫時，有代表性地說， H_3^+ 離子在被摻雜的離子中占50%以上。例如，一般為， H_3^+ 離子占80%，其他離子（ H^+ 離子、 H_2^+ 離子）占20%。在此，只添加 H_3^+ 離子的離子種類的方法也視為離子摻雜法。

此外，也可以添加由一個或多個同一原子構成的質量不同的離子。例如，當添加氫離子時，較佳在其中包含 H^+ 、 H_2^+ 、 H_3^+ 離子的同時提高 H_3^+ 離子的比率。當添加氫離

子時，若在其中包含 H^+ 、 H_2^+ 、 H_3^+ 離子的同時提高 H_3^+ 離子的比率，則可以提高添加效率，而可以縮短添加時間。藉由採用這種結構，可以容易進行剝離。

在下文中，對離子摻雜法和離子植入法進行詳細說明。在用於離子摻雜法的離子摻雜裝置（也稱為ID裝置）中，由於電漿空間大，所以可以將大量離子添加到單晶半導體基板中。另一方面，用於離子植入法的離子植入裝置（也稱為II裝置）的特徵在於對從電漿取出的離子進行質量分離並只將特定離子種類引入到半導體基板中，並且通常使用掃描點光束來進行處理。

作為電漿產生方法，離子摻雜裝置和離子植入裝置都利用加熱細絲而產生的熱電子形成電漿狀態。然而，離子摻雜法和離子植入法的當所產生的氫離子（ H^+ 、 H_2^+ 、 H_3^+ ）被添加（引入）到半導體基板中時的氫離子種類的比率大為不同。

從更多地引入 H_3^+ 的角度來看，與離子注入裝置相比，最好使用離子摻雜裝置。

在對單晶矽基板添加氫離子、鹵素離子如氟離子的情況下，藉由添加了的氟等清除（驅逐）矽晶格內的矽原子來有效地形成空白部分，使得脆化層中形成微小空洞。在此情況下，藉由進行比較低溫度的熱處理發生形成在脆化層中的微小空洞的體積變化，並且沿著脆化層劈開，來可以形成薄的單晶半導體層。也可以在添加氟離子之後添加氫離子，以使空洞內包含氫。由於為從單晶半導體基板剝

離薄的單晶半導體層而形成的脆化層是藉由利用形成在脆化層中的微小空洞的體積變化而劈開，所以如上那樣較佳有效地利用氟離子或氫離子的作用。

另外，也可以在單晶半導體基板和接合到上述單晶半導體層的絕緣層之間形成保護層。保護層可以由選自氮化矽層、氧化矽層、氮氧化矽層、或氧氮化矽層中的單層或多個層的疊層結構形成。這些層可以在單晶半導體基板中形成脆化層之前形成在單晶半導體基板上。另外，也可以在單晶半導體基板中形成脆化層之後形成在單晶半導體基板上。

當形成脆化層時需要高劑量條件下添加離子，有時單晶半導體基板 1108 的表面會變得粗糙。因此，也可以在添加離子的表面利用氮化矽膜、氮氧化矽膜、或者氧化矽膜等設置對於離子添加的保護層，其厚度為 50 nm 至 200 nm。

例如，在單晶半導體基板 1108 上藉由電漿 CVD 法形成氧氮化矽膜（厚度為 5 nm 至 300 nm，較佳為 30 nm 至 150 nm（例如 50 nm））和氮氧化矽膜（厚度為 5 nm 至 150 nm，較佳為 10 nm 至 100 nm（例如 50 nm））的疊層作為保護層。作為一例，在單晶半導體基板 1108 上以 50 nm 的厚度形成氧氮化矽膜，並且在該氧氮化矽膜上以 50 nm 的厚度形成氮氧化矽膜來層疊。氧氮化矽膜也可以是使用有機矽烷氣體藉由化學氣相成長法製造的氧化矽膜。

此外，也可以對單晶半導體基板 1108 進行脫脂清洗來

去除其表面的氧化膜，然後進行熱氧化。作為熱氧化，雖然可以進行一般的乾式氧化，但是較佳在添加有鹵素的氧化氣氛中進行氧化。例如，在相對於氧包含0.5體積%至10體積%（較佳為3體積%）的比率的HCl的氣氛中，在700℃以上的溫度下進行熱處理。較佳在950℃至1100℃的溫度下進行熱氧化。處理時間為0.1小時至6小時，較佳為0.5小時至3.5小時。所形成的氧化膜的厚度為10nm至1000nm（較佳為50nm至200nm），例如為100nm。

作為包含鹵素的物質，除了使用HCl以外，還可以使用選自HF、NF₃、HBr、Cl₂、ClF₃、BCl₃、F₂、Br₂中的一種或多種。

藉由在這樣的溫度範圍內進行熱處理，可以得到由鹵素元素帶來的吸雜效應。吸雜具有特別去除金屬雜質的效應。換言之，藉由氯的作用，金屬等雜質變成揮發性氯化物且脫離到氣相中而被去除。這對藉由化學機械研磨（CMP）來處理其表面的單晶半導體基板1108很有效。此外，氯起到補償單晶半導體基板1108和所形成的絕緣層的介面的缺陷來降低該介面的局域態密度的作用，以使單晶半導體基板1108和絕緣層的介面惰性化，從而實現電特性的穩定化。

可以使藉由所述熱處理而形成的氧化膜中包含鹵素。鹵素元素藉由以 1×10^{17} atoms/cm³至 5×10^{20} atoms/cm³的濃度包含在氧化膜中，可以使該氧化膜呈現捕獲金屬等雜質來防止單晶半導體基板1108的污染的保護層的功能。

當形成脆化層 1110 時，根據沉積在單晶半導體基板上的膜的厚度、從作為目的物的單晶半導體基板分離而轉置支撐基板上的單晶半導體層的厚度、以及所添加的離子種類，可以調整加速電壓和全部離子數量。

例如，可以藉由離子摻雜法使用氫氣體作為原料，以 40kV 的加速電壓、 2×10^{16} ions/cm² 的全部離子數量添加離子來形成脆化層。如果形成較厚的保護層，則在以同一條件添加離子來形成脆化層的情況下，作為從目的物的單晶半導體基板分離而轉置（轉載）在支撐基板上的單晶半導體層，可以形成較薄的單晶半導體層。例如，雖然根據離子種類（H⁺、H₂⁺、H₃⁺離子）的比率，但是在以上述條件形成脆化層並且作為保護層在單晶半導體基板上層疊氧氮化矽膜（厚度為 50nm）和氮氧化矽膜（厚度為 50nm）的情況下，轉置在支撐基板上的單晶半導體層的厚度大約為 120nm，而作為保護層在單晶半導體基板上層疊氧氮化矽膜（厚度為 100nm）和氮氧化矽膜（厚度為 50nm）的情況下，轉置在支撐基板上的單晶半導體層的厚度大約為 70nm。

在使用氦（He）或氫作為原料氣體的情況下，以 10kV 至 200kV 的加速電壓、 1×10^{16} ions/cm² 至 6×10^{16} ions/cm² 的劑量進行添加，可以形成脆化層。藉由使用氦作為原料氣體，即使不進行質量分離也可以以 He⁺ 離子作為主要離子來進行添加。此外，藉由使用氫作為原料氣體，可以 H₃⁺ 離子或 H₂⁺ 離子作為主要離子來進行添加。離子種類還根

據電漿的生成方法、壓力、原料氣體供應量、加速電壓而改變。

形成脆化層的例子如下所述，即，在單晶半導體基板上層疊氧氮化矽膜（厚度為50nm）、氮氧化矽膜（厚度為50nm）、以及氧化矽膜（厚度為50nm）作為保護層，以40kV的加速電壓、 2×10^{16} ions/cm²的劑量添加氫而在單晶半導體基板中形成脆化層。然後，在作為保護層的最上層的上述氧化矽膜上作為具有接合面的絕緣層形成氧化矽膜（厚度為50nm）。形成脆化層的另一個例子如下所述，即，在單晶半導體基板上層疊氧化矽膜（厚度為100nm）及氮氧化矽膜（厚度為50nm）作為保護層，以40kV的加速電壓、 2×10^{16} ions/cm²的劑量添加氫而在單晶半導體基板中形成脆化層。然後，在作為保護層的最上層的上述氮氧化矽膜上形成氧化矽膜（厚度為50nm）作為具有接合面的絕緣層。上述氧氮化矽膜及氮氧化矽膜藉由電漿CVD法形成即可，而上述氧化矽膜藉由CVD法使用有機矽烷氣體形成即可。

另外，還可以在支撐基板和單晶半導體基板之間形成絕緣層。絕緣層既可以在支撐基板一側或單晶半導體基板一側的任一者形成，又可以在兩者形成。形成在形成接合的面上的絕緣層具有平滑面且形成親水性的表面。可以使用氧化矽膜作為該絕緣層。作為氧化矽膜，使用有機矽烷氣體藉由化學氣相成長法來製造的氧化矽膜是較佳的。另外，也可以採用使用矽烷氣體藉由化學氣相成長法來製造

的氧化矽膜。

作為有機矽烷氣體，可以使用含有矽的化合物，如正矽酸乙酯（TEOS：化學式為 $\text{Si}(\text{OC}_2\text{H}_5)_4$ ）、三甲基矽烷（TMS：化學式為 $(\text{CH}_3)_3\text{SiH}$ ）、四甲基矽烷（化學式為 $\text{Si}(\text{CH}_3)_4$ ）、四甲基環四矽氧烷（TMCTS）、八甲基環四矽氧烷（OMCTS）、六甲基二矽氮烷（HMDS）、三乙氧基矽烷（化學式為 $\text{SiH}(\text{OC}_2\text{H}_5)_3$ ）、三（二甲氨基）矽烷（化學式為 $\text{SiH}(\text{N}(\text{CH}_3)_2)_3$ ）等。另外，在使用有機矽烷作為原料氣體藉由化學氣相成長法形成氧化矽層的情況下，較佳混合給予氧的氣體。作為給予氧的氣體，可以使用氧、一氧化二氮、二氧化氮等。另外，也可以混合氬、氮、氮或氬等惰性氣體。

此外，作為形成在形成接合的面上的絕緣層，還可採用以甲矽烷、乙矽烷、或者丙矽烷等的矽烷作為原料氣體藉由化學氣相成長法形成的氧化矽膜。在此情況下，也較佳混合給予氧的氣體或惰性氣體等。另外，成為與單晶半導體層接合的絕緣層的氧化矽膜也可以包含氟。注意，在本說明書中，化學氣相成長（CVD；Chemical Vapor Deposition）法在其範疇中包括電漿CVD法、熱CVD法、光CVD法。

另外，作為形成在形成接合的面上的絕緣層，也可以使用藉由在氧化性氣氛中進行熱處理來形成的氧化矽、藉由氧自由基的反應而成長的氧化矽、由氧化性藥液形成的化學氧化物等。作為絕緣層，也可以使用包含矽氧烷（Si-

O-Si) 鍵的絕緣層。此外，也可以使上述有機矽烷氣體與氧自由基或氮自由基起反應來形成絕緣層。

作為絕緣層，形成接合的面的表面較佳算術平均粗度 R_a 不足 0.8nm ，均方根粗度 R_{ms} 不足 0.9nm ，更較佳的是， R_a 為 0.4nm 以下， R_{ms} 為 0.5nm 以下，進一步較佳的是， R_a 為 0.3nm 以下， R_{ms} 為 0.4nm 以下。例如， R_a 為 0.27nm ， R_{ms} 為 0.34nm 。在本說明書中， R_a 是算術平均粗度， R_{ms} 是均方根粗度，測定範圍是 $2\mu\text{m}^2$ 或 $10\mu\text{m}^2$ 。

也可以將支撐基板與單晶半導體基板互相接合時，藉由在形成相互接合的面的一面或兩面設置較佳由以有機矽烷為原材料形成的氧化矽膜構成的絕緣層，可以形成堅固的接合。

在本實施方式中，如圖 4B 所示在與支撐基板形成接合的面上形成氧化矽膜作為絕緣層 1104。作為氧化矽膜，使用有機矽烷氣體藉由化學氣相成長法來製造的氧化矽膜是較佳的。另外，也可以採用使用矽烷氣體藉由化學氣相成長法來製造的氧化矽膜。在利用化學氣相成長法的成膜中，使用例如 350°C 以下（具體實例是 300°C ）的成膜溫度，該成膜溫度是不從形成於單晶半導體基板的脆化層 1110 發生脫氣的溫度。此外，在從單晶半導體基板剝離單晶半導體層的熱處理中，採用比成膜溫度高的熱處理溫度。

在支撐基板上也可以設置防止雜質元素的擴散的氮化矽膜或氮氧化矽膜作為阻擋層。而且，也可以組合使用氧氮化矽膜作為起到緩和應力的作用的絕緣膜。

圖 4C 表示使設置在支撐基板 1101 上的阻擋層 1109 與單晶半導體基板 1108 的形成有絕緣層 1104 的面密接，使該兩者接合的形態。對形成接合的面預先進行充分清洗。對設置在支撐基板 1101 上的阻擋層 1109 與單晶半導體基板 1108 的形成有絕緣層 1104 的面藉由兆聲清洗等進行清洗即可。此外，也可以在進行兆聲清洗之後使用臭氧水清洗來去除有機物並提高表面的親水性。

如果使支撐基板 1101 上的阻擋層 1109 和絕緣層 1104 相對，並且從外部按住其一部分，則由於藉由接合面之間的距離局部縮短而引起的范德華力的增大和氫鍵的影響，使得它們彼此吸引。而且，由於在鄰接的區域中相對的支撐基板 1101 上的阻擋層 1109 和絕緣層 1104 之間的距離也縮短，所以范德華力強烈作用的區域和氫鍵影響的區域擴展，藉此接合（也稱為鍵合）發展到接合面整體。例如，按壓力是 100kPa 至 5000kPa 左右即可。另外，也可以藉由將支撐基板和半導體基板重疊地佈置，而利用重疊的基板的重量來使接合發展。

爲了形成良好的接合，也可以預先使表面活化。例如，對形成接合的面照射原子束或離子束。利用原子束或離子束時，可以使用氬等惰性氣體中性原子束或惰性氣體離子束。另外，進行電漿照射或自由基處理。藉由這種表面處理，即使在 200℃ 至 400℃ 的溫度下，也可以容易地形成異種材料之間的接合。

此外，爲了提高支撐基板和絕緣層之間的接合介面的

接合強度，較佳進行加熱處理。例如，藉由烘箱或爐等在 70°C 至 350°C（例如，200°C、2小時）的溫度條件下進行熱處理。

在圖 4D 中，在貼合支撐基板 1101 和單晶半導體基板 1108 之後，進行加熱處理，以脆化層 1110 為劈開面從支撐基板 1101 剝離單晶半導體基板 1108。例如，藉由進行 400°C 至 700°C 的熱處理，發生形成在脆化層 1110 中的微小空洞的體積變化，從而可以沿著脆化層 1110 劈開。因為絕緣層 1104 隔著阻擋層 1109 與支撐基板 1101 接合，所以在支撐基板 1101 上殘存與單晶半導體基板 1108 相同的結晶性的單晶半導體層 1102。

400°C 至 700°C 的溫度區域的熱處理既可在與上述爲了提高接合強度的熱處理相同的裝置內連續地進行，又可在不同的裝置內進行。例如，在爐中進行 200°C、2 小時的熱處理，然後將該溫度上升到 600°C 附近，該狀態保持 2 小時，再使溫度在 400°C 至室溫的溫度區域下降後從爐中取出。此外，當熱處理時，也可以從室溫上升溫度。此外，也可以在爐中進行 200°C、2 小時的熱處理，然後使用快熱退火（RTA）裝置在 600°C 至 700°C 的溫度區域進行 1 分鐘至 30 分鐘（例如，在 600°C 的溫度下進行 7 分鐘，在 650°C 的溫度下進行 7 分鐘）的熱處理。

藉由 400°C 至 700°C 的溫度區域的熱處理，絕緣層和支撐基板之間的接合從氫鍵轉移爲共價鍵，添加到脆化層中的元素析出，壓力上升，可以從單晶半導體基板剝離單晶

半導體層。在進行熱處理之後，支撐基板和單晶半導體基板處於其中一者負載於另一者的狀態，因此不需要很大的力量就可以分開支撐基板和單晶半導體基板。例如，使用真空吸盤拿起上方的基板，藉此可以容易地分離。此時，如果藉由使用真空吸盤或機械吸盤固定下側的基板，則可以在不向水準方向錯開的狀態下分開支撐基板和單晶半導體基板雙方。

雖然圖 4A 至 4D 和圖 5A 至 5C 示出單晶半導體基板 1108 的尺寸小於支撐基板 1101 的尺寸的例子，但是本發明不局限於此，既可以是單晶半導體基板 1108 的尺寸和支撐基板 1101 的尺寸彼此相同，又可以是單晶半導體基板 1108 的尺寸大於支撐基板 1101 的尺寸。

圖 5A 至 5C 示出藉由在支撐基板側設置絕緣層來形成單晶半導體層的步驟。圖 5A 示出將在電場加速了的離子添加到形成有氧化矽膜作為保護層 1121 的單晶半導體基板 1108 的預定深度處，以形成脆化層 1110 的步驟。離子的添加與圖 4A 的情況相同。藉由預先在單晶半導體基板 1108 的表面上形成保護層 1121，可以防止因離子添加而造成的表面受損及平坦性惡化。此外，保護層 1121 發揮對使用單晶半導體基板 1108 形成的單晶半導體層 1102 的雜質擴散的防止效應。

圖 5B 示出將形成有阻擋層 1109 及絕緣層 1104 的支撐基板 1101 和單晶半導體基板 1108 的形成有保護層 1121 的面密接來形成接合的步驟。藉由使支撐基板 1101 上的絕緣層

1104和單晶半導體基板1108的保護層1121密接來形成接合。

然後，如圖5C所示，剝離單晶半導體基板1108。與圖4D的情況同樣地進行剝離單晶半導體層的熱處理。如此可以獲得圖5C所示的半導體基板，該半導體基板具有在支撐基板上隔著絕緣層具有單晶半導體層的本發明的SOI結構。

此外，從單晶半導體基板分離，且轉置到支撐基板上的單晶半導體層有因為分離步驟及離子植入步驟發生結晶缺陷，而且其表面的平坦性被損壞並形成凹凸的情況。在使用單晶半導體層製造電晶體作為半導體元件的情況下，在這樣具有凹凸的單晶半導體層的上表面形成厚度薄且絕緣耐壓性高的閘極絕緣層是困難的。另外，當單晶半導體層具有結晶缺陷時，與閘極絕緣層的局部介面態密度提高等，導致對於電晶體的性能及可靠性的影響。

因此，較佳對單晶半導體層照射電磁波如雷射，而減少結晶缺陷。藉由照射電磁波，可以使單晶半導體層的至少一部分的區域溶化，並且減少單晶半導體層中的結晶缺陷。另外，較佳在照射電磁波之前用稀氫氟酸去除形成在單晶半導體層的表面上的氧化膜（自然氧化膜或化學氧化膜）。

電磁波能夠將高能量供給給單晶半導體層即可，較佳使用雷射。

另外，也可以主要利用熱傳導的方法進行能量的供給

，藉由將具有高能量的粒子藉由照射等碰撞到單晶半導體層來實現。作為提供具有高能量的粒子的熱源，可以使用電漿如常壓電漿、高壓電漿、熱電漿噴射、煤氣灶等的火焰，或者作為其他熱源可以使用電子束等。

電磁波的波長為被單晶半導體層吸收的波長。可以考慮電磁波的趨膚深度 (skin depth) 等而決定該波長。例如，電磁波波長可以為 190nm 至 600nm。另外，可以考慮電磁波的波長、電磁波的趨膚深度、照射的單晶半導體層的厚度等而決定電磁波能量。

作為振盪雷射的雷射器，可以使用連續振盪雷射器、準連續振盪雷射器以及脈衝振盪雷射器。為了實現部分熔化，而較佳使用脈衝振盪雷射器。例如可以舉出 KrF 雷射器等準分子雷射器、Ar 雷射器、Kr 雷射器等氣體雷射器。另外，作為固體雷射器，有 YAG 雷射器、YVO₄ 雷射器、YLF 雷射器、YAlO₃ 雷射器、GdVO₄ 雷射器、KGW 雷射器、KYW 雷射器、變石雷射器、Ti:藍寶石雷射器、Y₂O₃ 雷射器等。雖然準分子雷射器是脈衝振盪雷射器，但是在 YAG 雷射器等固體雷射器中，也有可以用作連續振盪雷射器、準連續振盪雷射器、以及脈衝振盪雷射器的雷射器。另外，作為固體雷射較佳使用基波的第二高次諧波至第五高次諧波。另外，也可以使用 GaN、GaAs、GaAlAs、InGaAsP 等的半導體雷射器。

此外，只要能夠將電磁波的能量照射到單晶半導體層，也可以使用燈光。例如，可以使用從紫外線燈、黑光燈

、鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈射出的光。也可以使用利用上述燈光的閃光退火。由於適當使用鹵素燈或氙燈等進行的閃光退火可藉由在極短時間內的處理完成，所以可以抑制支撐基板的溫度上升。

還可以設置由擋板（shutter）、反射鏡或半反射鏡等反射體、柱面透鏡或凸透鏡等構成的光學系統，以便調節電磁波的形狀或電磁波前進的路徑。

作為電磁波照射方法，既可選擇性地照射電磁波，又可將光（電磁波）在XY軸方向上掃描來照射。在此情況下，較佳使用多角鏡（polygon mirror）或檢流計鏡作為光學系統。

電磁波照射可以在大氣氣氛等包含氧的氣氛中或氮氣氣氛等惰性氣氛中進行。當在惰性氣氛中照射電磁波時，在具有氣密性的處理室內照射電磁波，並且控制該處理室內的氣氛即可。在不使用處理室的情況下，藉由對電磁波的被照射面噴射氮氣體等惰性氣體來可以形成氮氣氣氛。

再者，也可以對被供應電磁波照射等的高能量而結晶缺陷減少了的單晶半導體層表面進行研磨處理。由於研磨處理而可以提高單晶半導體層表面的平坦性。

作為研磨處理，可以使用化學機械研磨（Chemical Mechanical Polishing：CMP）法或噴液研磨法。在研磨處理之前清洗單晶半導體層表面來淨化。當清洗時，使用兆聲波清洗或二流體噴射清洗（two - fluid jet cleaning）等

即可，藉由清洗去除單晶半導體層表面的塵埃等。此外，較佳的是使用稀氫氟酸去除單晶半導體層表面上的自然氧化膜等，以使單晶半導體層露出。

另外，也可以在照射電磁波之前對單晶半導體層表面進行研磨處理（或者蝕刻處理）。

在本實施方式中，在使用單晶矽基板作為單晶半導體基板 1108 的情況下，作為單晶半導體層 1102 可以得到單晶矽層。此外，在本實施方式的半導體裝置的製造方法中，由於可以採用 700℃ 以下的處理溫度，因此可以使用玻璃基板作為支撐基板 1101。也就是說，與現有的薄膜電晶體同樣，可以在玻璃基板上形成，並且可以使用單晶矽層作為單晶半導體層。根據上述情況，可以在玻璃基板等支撐基板上製造具有高性能及高可靠性的電晶體，該電晶體能夠高速工作、亞臨界值低、場效應遷移度高、能夠以低耗電壓驅動等。

在本發明中，半導體裝置指的是能夠利用半導體特性來工作的裝置。藉由使用本發明，可以製造具有包括半導體元件（電晶體、記憶體元件、二極體等）的電路的裝置或具有處理器電路的晶片等半導體裝置。

另外，作為本發明的半導體積體電路，除了驅動電路之外還可以包括 CPU、緩衝電路、電源電路、放大電路、光電轉換元件等而製造。此外，可以使用本發明的半導體積體電路來製造具備微處理器及能夠以非接觸的方式進行資料收發的運算功能的半導體裝置。作為具有能夠以非接

觸的方式進行資料收發的運算功能的半導體裝置，例如可以將本發明的半導體積體電路用作具有諧振電容的諧振電路、整流電路、恆壓電路、重定電路、振盪電路、解調電路、調變電路、介面、暫存器、記憶體。

本發明可以用於作為具有顯示功能的裝置的半導體裝置（也稱為顯示裝置）。使用本發明的半導體裝置包括：在電極之間夾著包含被稱為電致發光（以下也稱為“EL”）的呈現發光的有機物、無機物、或者有機物和無機物的混合物的層的發光元件與電晶體彼此連接的半導體裝置（發光顯示裝置）；以及使用具有液晶材料的液晶元件（液晶顯示元件）作為顯示元件的半導體裝置（液晶顯示裝置）等。在本說明書中，顯示裝置是指具有顯示元件的裝置，並且顯示裝置包括在基板上形成有包含顯示元件的多個像素和驅動上述像素的週邊驅動電路的顯示面板主體。另外，還可以包括安裝有IC、電阻元件、電容元件、電感器、電晶體等的撓性印刷電路（FPC）或印刷線路板（PWB）。另外，也可以包括偏光板或相位差板等光學片。另外，也可以包括背光燈（也可以包括導光板、稜鏡片、漫射片、反射片、或者光源（LED、冷陰極管等））。

另外，顯示元件或半導體裝置可以採用各種方式及各種元件。例如，可以使用EL元件（有機EL元件、無機EL元件或包含有機物及無機物的EL元件）、電子發射元件、液晶元件、電子墨水、光柵閥（GLV）、電漿顯示器（PDP）、數位微鏡裝置（DMD）、壓電陶瓷顯示器、以及

碳奈米管等藉由電磁作用改變對比度的顯示媒體。另外，使用EL元件的半導體裝置包括EL顯示器；使用電子發射元件的半導體裝置包括場致發射顯示器（FED）、SED方式平面顯示器（SED；表面傳導電子發射顯示器）等；使用液晶元件的半導體裝置包括液晶顯示器（透射型液晶顯示器、半透射型液晶顯示器、以及反射型液晶顯示器）；使用電子墨水的半導體裝置包括電子紙張。

像這樣，可以成品率好地製造薄型的具有高性能的半導體裝置。

實施方式2

在本實施方式中示出在實施方式1中將單晶半導體層從單晶半導體基板接合到支撐基板上的步驟的不同例子。因此，省略與實施方式1相同的部分或具有相同功能的部分的重複說明。

首先，對單晶基板一側的處理進行說明。在本實施方式中，對單晶半導體基板進行脫脂清洗來除去其表面的氧化膜，然後進行熱氧化。作為熱氧化，較佳在添加有鹵素的氧化氣氛中進行氧化。例如，相對於氧包含0.5體積%至10體積%（較佳為3體積%）的比率的HCl的氣氛中，並且在700°C以上的溫度下進行熱處理。較佳在950°C至1100°C的溫度下進行熱處理。處理時間為0.1小時至6小時，較佳為0.5小時至3.5小時。所形成的氧化膜的厚度為10nm至1000nm（較佳為50nm至200nm），例如為100nm厚。

作為包含鹵素的物質，除了使用HCl以外，還可以使用選自HF、NF₃、HBr、Cl₂、ClF₃、BCl₃、F₂、Br₂等中的一種或多種物質。

藉由在這樣的溫度範圍內進行熱處理，可以得到由鹵素元素帶來的吸雜效應。吸雜具有特別去除金屬雜質的效應。換言之，藉由氫氣的作用，金屬等的雜質變成揮發性氯化物且脫離到氣相中而被除去。對藉由化學機械研磨（CMP）來處理其表面的單晶半導體基板很有效。此外，氫起到補償單晶半導體基板和形成在支撐基板上的絕緣層的介面的缺陷來降低該介面的局域態密度的作用，以使單晶半導體基板和絕緣層的介面惰性化，從而實現電特性的穩定化。

可以使藉由所述熱處理而形成的氧化膜包含鹵素。鹵素元素藉由以 1×10^{17} atoms/cm³至 5×10^{20} atoms/cm³的濃度包含在氧化膜中，可以使該氧化膜呈現捕獲金屬等雜質來防止單晶半導體基板的污染的保護層的功能。

向單晶半導體基板引入離子而形成脆化層。形成脆化層區域的深度可以根據引入的離子的加速能量和入射角而進行調節。加速能量可以根據加速電壓等進行調節。

作為在引入離子時使用的氣體，有氫氣體、稀有氣體等，但在本實施方式中較佳使用氫氣體。在藉由離子摻雜法使用氫氣體的情況下，生成的離子種為H⁺、H₂⁺、H₃⁺，但是較佳引入H₃⁺最多。H₃⁺與H⁺、H₂⁺相比離子的引入效率更好，可以縮短引入時間。另外，在後面的步驟中脆化

層容易產生裂縫。

下面，對支撐基板一側的處理進行說明。首先對支撐基板的表面進行清洗。作為清洗，可以使用鹽酸和過氧化氫以及純水的混合液（HPM）、硫酸和過氧化氫以及純水的混合液（SPM）、氨水和過氧化氫以及純水的混合液（APM）、稀氫氟酸（DHF）等進行超聲波清洗，在本實施方式中，使用鹽酸和過氧化氫以及純水的混合液進行超聲波清洗。

接下來，藉由電漿處理對藉由清洗去除了表面的塵埃等的雜質的支撐基板進行平坦化處理。在本實施方式中，電漿處理是在真空反應室內使用如氬（Ar）等的惰性氣體，對為被處理物的支撐基板施加偏壓作為電漿狀態而進行。還可以與惰性氣體一起引入氧（O₂）氣體、氮（N₂）氣體。

可以將支撐基板用作陰極方向，使電漿中的Ar的陽離子在陰極方向上加速而碰撞到支撐基板。藉由Ar的陽離子的碰撞到支撐基板表面被濺射蝕刻，對支撐基板的凸部進行蝕刻以使支撐基板的表面平坦化。反應氣體具有修復由於支撐基板表面的濺射蝕刻而產生的缺陷的效果。

接下來，在支撐基板上形成絕緣層。在本實施方式中，使用矽基的絕緣膜以外的為絕緣膜的以氧化鋁為主要成分的氧化膜。以氧化鋁為主要成分的氧化膜是指，當該氧化膜所含有的成分的總和為100重量%時，包含10重量%以上的氧化鋁的氧化膜。另外，作為絕緣層，還可以應用以

氧化鋁為主要成分，含有氧化鎂和氧化鋇的其中一者或兩者的膜。另外，還可以使用含有氮的氧化鋁。

作為絕緣層，可以使用濺射法形成。作為用於濺射法的靶，可以使用例如，含有鋁的金屬或者氧化鋁等的金屬氧化物。注意，對應於形成膜適當地選擇靶的材料即可。

在使用金屬作為靶的情況下，藉由邊引入反應氣體（例如，氧）邊進行濺射（反應性濺射法）來形成絕緣層。作為金屬，除了鋁之外，還可以使用鎂（Mg）、含有鋁和鎂的合金、含有鋁和鋇（Sr）的合金、含有鋁和鎂和鋇的合金。在該情況下，可以使用直流（DC）電源或高頻（RF）電源來進行濺射。

在使用金屬氧化物作為靶的情況下，用過使用高頻（RF）電源進行濺射（RF濺射法）來形成絕緣層。作為金屬氧化物，除了氧化鋁之外，還可以使用氧化鎂、氧化鋇、含有鋁和鎂的氧化物、含有鋁和鋇的氧化物、含有鋁和鎂和鋇的氧化物。

另外，還可以使用偏壓濺射法形成絕緣層。藉由使用偏壓濺射法可以進行膜的堆積和表面的平坦化兩者。

以鋁為主要成分的氧化膜可以防止支撐基板所含有的可動離子、水分等的雜質擴散到後面將形成在支撐基板上的單晶半導體層中。

接下來，使單晶半導體基板的表面和支撐基板的表面相對，並將單晶半導體基板和絕緣層鍵合。藉由將單晶半導體基板和形成在支撐基板上的絕緣層的表面密接來形成

接合。

注意，較佳在鍵合單晶半導體基板和支撐基板之前對形成在支撐基板上的絕緣層進行表面處理。

接下來，與實施方式1同樣地，可以藉由進行加熱處理在脆化層發生分離（劈開），在支撐基板上隔著絕緣層形成單晶半導體層。

可以使用設置在支撐基板上的單晶半導體層來形成半導體元件層。

接下來，對反復利用分離的單晶半導體基板的步驟（半導體基板再生處理）進行說明。

首先，取出分離的單晶半導體基板。由於塌邊（edge roll-off）的影響，有可能發生在單晶半導體基板的端部與支撐基板不能充分地進行接合的情況。其結果，有在端部單晶半導體基板在脆化層不被分離，而絕緣層等殘留的情況。

去除單晶半導體基板的端部的殘渣部分。可以藉由進行濕蝕刻來去除殘渣部分。具體而言，可以使用包含氟化氫酸和氟化銨和介面活性劑的混合溶液（例如，STELLA CHEMIFA CORPORATION製造，商品名LAL500）作為蝕刻劑進行濕蝕刻。

另外，還可以藉由以TMAH（四甲基氫氧化銨，Tetra Methyl Ammonium Hydroxide）為代表的有機鹼性水溶液的濕蝕刻，來去除引入氫離子的脆化層。藉由進行上述處理，單晶半導體基板的端部的起因於殘渣物的臺階得到緩

和。

接下來，藉由在鹵素氣氛中對單晶半導體基板進行氧化來形成氧化膜，然後去除該氧化膜。可以使用氯化氫（HCl）作為鹵素。由此可以得到由鹵素元素帶來的吸雜效應。吸雜具有特別除去金屬雜質的效應。換言之，藉由氯的作用，金屬等雜質變成揮發性氯化物且脫離到氣相中而被除去。

接下來，對單晶半導體基板進行CMP處理作為研磨處理。其結果，可以去除在單晶半導體基板的端部的臺階來使單晶半導體基板的表面平坦。然後，將得到的單晶半導體基板作為母體片進行再利用。

如本實施方式所示，可以藉由單晶半導體基板的再生處理步驟反復利用單晶半導體基板來實現低成本化。另外，由於藉由使用本實施方式中所示的單晶半導體基板的再生處理步驟，即使是在反復利用單晶半導體基板的情況下，也可以將單晶半導體基板的表面充分的平坦化，所以可以提高單晶半導體基板和支撐基板的密接性從而減少接合不良。

本實施方式可以與實施方式1適當地組合。

實施方式3

在本實施方式中示出在實施方式1中將單晶半導體層從單晶半導體基板接合到支撐基板上的步驟的不同例子。因此，省略與實施方式1相同的部分或具有相同功能的部

分的重複說明。

在本實施方式中，當從單晶半導體基板轉載單晶半導體層時，對單晶半導體基板選擇性地進行蝕刻，而在支撐基板上轉載其形狀被處理了的多個單晶半導體層。因此，可以在支撐基板上形成多個島狀單晶半導體層。由於先在單晶半導體基板上處理形狀並轉載，所以不受單晶半導體基板的尺寸或形狀的限制。因而，可以更高效地將單晶半導體層轉載到大型支撐基板上。

而且，可以對形成在支撐基板上的半導體層進行蝕刻，來處理半導體層的形狀並進行校正，來精密地控制。由此，可以處理為半導體元件的單晶半導體層的形狀，並且可以校正如下情況導致的單晶半導體層的形成位置的誤差或形狀不良，即由於形成抗蝕劑掩模時曝光的周圍傳播引起的圖像錯開，或由於轉載單晶半導體層時的接合步驟所造成的位置不一致等。

因此，可以在支撐基板上高成品率地形成所希望的形狀的多個單晶半導體層。因此，利用大面積基板可以高處理量且高生產率地製造具有更精密且高性能的半導體元件及積體電路的半導體裝置。

在圖 15A 中示出在單晶半導體基板 1158 上形成保護層 1154 和氮化矽膜 1152 的狀態。氮化矽膜 1152 用作對單晶半導體基板 1158 進行蝕刻的處理時的硬質掩模。氮化矽膜 1152 藉由使用矽烷和氨的氣相成長法而沉積來形成即可。

接著，添加離子在單晶半導體基板 1158 的整個面上形

成脆化層 1150（參照圖 15B）。顧及轉載到支撐基板上的單晶半導體層的厚度進行離子的添加。顧及上述厚度決定添加離子時的加速電壓，以使離子添加到單晶半導體基板 1158 的深部。藉由該處理在離單晶半導體基板 1158 的表面有一定深度處形成脆化層 1150。

顧及半導體元件的單晶半導體層的形狀進行蝕刻處理。就是說，對單晶半導體基板 1158 進行蝕刻處理，以便將半導體元件的單晶半導體層轉載到支撐基板上，並且使該部分殘留為凸狀部。

使用光抗蝕劑形成掩模 1153。藉由使用掩模 1153 蝕刻氮化矽膜 1152 及保護層 1154，而形成保護層 1162、以及氮化矽層 1163（參照圖 15C）。

接著，氮化矽層 1163 作為硬質掩模對單晶半導體基板 1158 進行蝕刻，而形成具有脆化層 1165、單晶半導體層 1166 的單晶半導體基板 1158（參照圖 15D）。在本發明中，如圖 15D 所示那樣，將在脆化層上藉由蝕刻處理被處理為凸狀的單晶半導體基板的一部分的半導體區域稱為單晶半導體層 1166。

顧及轉載到支撐基板上的單晶半導體層的厚度適當地設定蝕刻單晶半導體基板 1158 的深度。可以根據添加氫離子的深度來設定該單晶半導體層的厚度。形成在單晶半導體基板 1158 上的凹部的深度較佳形成為深於脆化層。在該蝕刻的處理中，藉由使凹部的深度比脆化層深，可以使脆化層只殘留在要剝離的單晶半導體層的區域。

去除表面的氮化矽層 1163 (參照圖 15E) 。然後，使單晶半導體基板 1158 上的保護層 1162 的表面和支撐基板 1151 接合 (參照圖 16A) 。

在支撐基板 1151 的表面形成有阻擋層 1159 及絕緣層 1157 。爲了防止鈉離子等雜質從支撐基板 1151 擴散且污染單晶半導體層，設置阻擋層 1159 。在不需要考慮從支撐基板 1151 擴散而對單晶半導體層導致不良影響的雜質時，也可以省略阻擋層 1159 。另一方面，爲了與保護層 1162 接合，設置絕緣層 1157 。

藉由密接其表面被清洗了的單晶半導體基板 1158 一側的保護層 1162 和支撐基板一側的絕緣層 1157 而形成接合。可以在室溫下進行該接合。該接合是原子級的接合，根據范德華力的作用，可以在室溫下形成堅固的接合。因爲單晶半導體基板 1158 被蝕刻處理，所以形成單晶半導體層的凸狀部與支撐基板 1151 上的絕緣層 1157 接觸。

在單晶半導體基板 1158 和支撐基板 1151 之間形成接合之後，藉由進行加熱處理，如圖 16B 所示那樣，可以從單晶半導體基板 1158 剝離單晶半導體層 1164，並且將它固定於支撐基板 1151 上。單晶半導體層的剝離是藉由在脆化層 1165 中形成的微小的空洞的體積變化而沿脆化層 1165 產生斷裂面來進行的。然後，爲了使接合更堅固，較佳進行加熱處理。藉由上述步驟，在絕緣表面上形成單晶半導體層。圖 16B 示出單晶半導體層 1164 被接合在支撐基板 1151 上的狀態。

在本實施方式中，由於先對單晶半導體層的形狀進行處理並轉載，所以不受單晶半導體基板本身的尺寸或形狀的限制。因此，可以在基板上形成各種各樣的形狀的單晶半導體層。例如，根據蝕刻時使用的曝光裝置的掩模、爲了形成該掩模圖形的曝光裝置所具有的分檔器、斷開大型基板來獲得的半導體裝置的面板尺寸或晶片尺寸，可以自由地形成單晶半導體層。

根據製造的半導體元件，在單晶半導體層 1164 上選擇性地形成掩模 1167（參照圖 16C）。

使用掩模 1167 對單晶半導體層 1164 進行蝕刻形成單晶半導體層 1169。在本實施方式中，一起蝕刻單晶半導體層下方的保護層 1162 和單晶半導體層，作爲保護層 1168（參照圖 16D）。如此，藉由在轉載到支撐基板上之後對形狀進行處理，可以只使用高結晶性及平坦性高的單晶半導體層來製造半導體元件的單晶半導體層，並且可以校正單晶半導體層的在製造程序中產生的形成區域的誤差或形狀不良等。

藉由使用設置在支撐基板上的單晶半導體層 1169 製造電晶體等的半導體元件，可以高成品率地製造薄型的高性能的半導體基板及半導體裝置。

本實施方式可以與實施方式 1 或實施方式 2 適當地組合。

實施方式 4

在本實施方式中示出在實施方式1中將單晶半導體層從單晶半導體基板接合到支撐基板的步驟不同的實例。因此，省略與實施方式1相同部分或具有相同功能的部份的重複說明。

在本實施方式中，示出將單晶半導體層從單晶半導體基板分離之後接合到支撐基板的實例。

在實施方式3中參照圖15A至5E所示那樣，在單晶半導體基板中形成脆化層並形成凸部。該蝕刻處理顧及半導體元件的單晶半導體層的形狀而進行。也就是，以可以將半導體元件的單晶半導體層轉載到支撐基板的方式對單晶半導體基板401進行蝕刻處理，使該部位殘留成爲凸狀部。在圖12A中，形成有單晶半導體基板401、脆化層402、單晶半導體基板的一部份的單晶半導體層408、絕緣膜404。在本實施方式中，氧化矽用作絕緣膜404。

接下來，藉由進行熱處理，在脆化層402中相鄰的微孔互相結合而微孔的體積增大。其結果，在脆化層402處單晶半導體基板401分離，並且單晶半導體層408與絕緣膜404一起從單晶半導體基板401分離。熱處理可以如在400℃至600℃的溫度範圍內進行即可。

注意，熱處理可以藉由利用高頻率如微波等的介電加熱而進行。利用上述介電加熱的熱處理可以藉由在高頻發生裝置中生成的300MHz至3THz的高頻率照射到單晶半導體基板401而進行。具體而言，例如藉由2.45GHz的微波以900W照射14分鐘，可以使在脆化層中相鄰的微孔互相結

合，最終使單晶半導體基板401分離。

如圖12B所示那樣，藉由將套爪405固定於形成在單晶半導體層408上的絕緣膜404，將單晶半導體層408從單晶半導體基板401分離。即使在藉由上述熱處理的單晶半導體基板401的分離不完全的情況下，利用套爪405施加力量，來使單晶半導體層408從單晶半導體基板401完全分離，而獲得單晶半導體層403。作為套爪405使用可以選擇性地固定於單晶半導體層408中的一個的裝置，如真空吸盤或機械吸盤等的吸盤、其前端附著黏合劑的微針等。在圖12B中示出作為套爪405，使用真空吸盤的實例。

另外，作為附著於微針的黏合劑，可以使用環氧類黏合劑、陶瓷類黏合劑、矽酮類黏合劑、低溫凝固劑等。作為低溫凝固劑可以使用如MW-1（Eminent Supply Corporation製造）。MW-1的凝固點為17℃，在該溫度以下（較佳為10℃以下）具有黏合效應，在17℃以上（較佳為25℃左右）沒有黏合效應。

注意，也可以在使單晶半導體基板401分離之前對單晶半導體基板401進行氫化處理。例如，在氫氣氣分中進行350℃、兩個小時左右的氫化處理。

接著，如圖12C所示那樣，以由於單晶半導體層403的分離暴露的面朝向支撐基板410一側的方式，使單晶半導體層403和支撐基板410貼合。在本實施方式中，在支撐基板410上形成絕緣膜411，藉由絕緣膜411和單晶半導體層403接合，可以使單晶半導體層403和支撐基板410貼合。

在使單晶半導體層 403 和絕緣膜 411 接合之後，較佳進行 400°C 至 600°C 的熱處理，以便使該接合更堅固。

利用范德華力而形成接合，由此在室溫下形成強固的接合。另外，由於可以在低溫下進行上述接合，所以作為支撐基板 410 可以使用各種基板。例如，作為支撐基板 410，除了使用鋁矽酸鹽玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等的玻璃基板之外，還可以使用石英基板等的基板。

注意，還可以進一步在絕緣膜 411 和單晶半導體層 403 之間設置絕緣層。

注意，也可以在將單晶半導體層 403 貼合在支撐基板 410 上之前或貼合之後，對由於單晶半導體層 403 的分離暴露的面施加利用雷射光束的照射的熱退火。當在將單晶半導體層 403 貼合到支撐基板 410 上之前施加熱退火時，由於分離暴露的面被平坦化，可以進一步提高接合的強度。另外，當在將單晶半導體層 403 貼合到支撐基板 410 上之後施加熱退火時，單晶半導體層 403 的一部分溶解，可以進一步提高接合的強度。

另外，不是僅藉由將單晶半導體層 403 接合在支撐基板 410 上來進行貼合，還可以藉由對單晶半導體層 403 施加 10MHz 至 1THz 左右的高頻率的振動，而使單晶半導體層 403 和支撐基板 410 之間發生摩擦熱，因該熱使單晶半導體層 403 部分地溶解，來將單晶半導體層 403 貼合在支撐基板 410 上。

注意，在使用 MW-1 作為低溫凝固劑的情況下，首先

在低溫凝固劑沒有黏合效應的溫度（例如 25°C 左右）下，將附著於微針的前端的低溫凝固劑接觸於絕緣膜 404。接下來，藉由將溫度降低到低溫凝固劑具有黏合效應的溫度（例如 5°C 左右），而使低溫凝固劑凝固，來使微針和絕緣膜 404 固定。然後，在將從單晶半導體基板 401 拉開的單晶半導體層 403 貼合到支撐基板 410 上之後，再將低溫凝固劑的溫度提高到沒有黏合效應的溫度（例如 25°C 左右），可以將微針從單晶半導體層 403 拉開。

去除單晶半導體層 403 上的絕緣膜 404，在支撐基板 410 及絕緣膜 411 上形成島狀單晶半導體層 403（參照圖 12D）。也可以對單晶半導體層 403 進一步蝕刻而處理其形狀。

如圖 12C 所示那樣，當將由於劈開而暴露的單晶半導體層的表面朝向支撐基板一側時平坦性更高的一側的表面接觸於閘極絕緣膜，因此可以使單晶半導體層和閘極絕緣膜之間的介面能級密度低且均勻。從而，可以省略使接觸於閘極絕緣膜的單晶半導體層的表面平坦化的研磨，或者縮短研磨時間，可以提高生產率而抑制成本。

另外，可以以由於劈開而暴露的單晶半導體層的表面和閘極絕緣膜接觸的方式，將單晶半導體層貼合到支撐基板上。將參照圖 13A 至圖 14C，說明該實例。

與圖 12A 同樣，在圖 13A 中形成有單晶半導體基板 421、脆化層 422、單晶半導體基板的一部分的單晶半導體層 428、絕緣膜 424。在本實施方式中，氧化矽用作絕緣膜

424。

接下來，如圖 13B 所示那樣，將單晶半導體基板 421 固定於保持機構 425。以單晶半導體層 428 朝向保持機構 425 一側的方式進行單晶半導體基板 421 的固定。作為保持機構 425，可以使用大型的真空吸盤或機械吸盤，具體而言如多孔真空吸盤、非接觸式真空吸盤等，這種吸盤可以耐受後面的熱處理並且與多個單晶半導體層（在圖 13 中單晶半導體層 428）重疊地固定。在本實施方式中示出作為保持機構 425 使用真空吸盤的實例。

藉由進行熱處理，在脆化層 422 中，相鄰的微孔互相結合而微孔的體積增大。結果，如圖 13C 所示那樣，在脆化層 422 中單晶半導體基板 421 劈開，單晶半導體基板 421 的一部分的單晶半導體層 428 成為單晶半導體層 423，並且從單晶半導體基板 421 與絕緣膜 424 一起分離。熱處理在如 400℃ 至 600℃ 的溫度範圍內進行即可。

注意，熱處理也可以藉由利用高頻率如微波等的介電加熱而進行。

另外，也可以在使單晶半導體基板 421 劈開之前，對單晶半導體基板 421 進行氫化處理。

如圖 13D 及 14A 所示那樣，藉由將套爪 427 固定於由於單晶半導體層 423 的劈開而暴露的面，將單晶半導體層 423 從保持機構 425 拉開。作為套爪 427 使用可以選擇性地固定於單晶半導體層 423 的裝置，如真空吸盤或機械吸盤等的吸盤、其前端附著黏合劑的微針等。在圖 13D 及 14A 中示

出作為套爪 427，使用真空吸盤的實例。

注意，在本實施方式中示出套爪 427 固定於由於單晶半導體層 423 的劈開而暴露的面的實例，也可以形成絕緣膜等的保護膜，以便防止由於套爪 427 受傷。注意，在將單晶半導體層 423 貼合到支撐基板 430 之後，去除上述保護膜。

另外，作為附著於微針的黏合劑，可以使用環氧類黏合劑、陶瓷類黏合劑、矽酮類黏合劑、低溫凝固劑等。

接著，如圖 14B 所示那樣，以絕緣膜 424 朝向支撐基板 430 一側的方式，就是說以與由於劈開而暴露的面相反一側的面朝向支撐基板 430 一側的方式，使單晶半導體層 423 和支撐基板 430 貼合。在本實施方式中，在支撐基板 430 上形成絕緣膜 431，藉由絕緣膜 424 和絕緣膜 431 接合，可以使單晶半導體層 423 和支撐基板 430 貼合（參照圖 14C）。在使絕緣膜 424 和絕緣膜 431 接合之後，較佳進行 400℃ 至 600℃ 的熱處理，以便使該接合更堅固。

利用范德華力而形成接合，由此在室溫下形成強固的接合。另外，由於可以在低溫下進行上述接合，所以作為支撐基板 430 可以使用各種基板。

注意，單晶半導體基板有時具有翹曲或彎曲，有時其端部稍微帶有圓度。另外，當為了從單晶半導體基板剝離單晶半導體層，照射氫或稀有氣體，或者添加氫離子、稀有氣體離子時，對於單晶半導體基板的端部有時不能充分地進行上述氣體或離子的添加。因此，從位於單晶半導體

基板的端部的部分難以使單晶半導體層剝離，在將單晶半導體基板貼合在支撐基板上然後使單晶半導體基板劈開來形成單晶半導體層的情況下，單晶半導體層之間の間隔變為幾 mm 至幾 cm。然而，在本實施方式中，在將單晶半導體基板貼合在支撐基板之前使單晶半導體基板劈開來形成單晶半導體層。由此，當將單晶半導體基板貼合在支撐基板上時，可以將單晶半導體層之間の間隔控制為減少至約幾十 μm ，從而可以越過單晶半導體層之間の間隙容易地製造半導體裝置。

在本實施方式的半導體裝置的製造方法中，利用多個單晶半導體基板可以將多個單晶半導體層貼合到一個支撐基板，因此可以高生產率地進行處理。另外，根據半導體元件所具有的極性適當地選擇單晶半導體層的面方位，因此可以提高半導體元件的遷移率，而可以提供進一步高速工作的半導體裝置。

另外，因為可以藉由在單晶半導體基板的多個部分進行劈開來形成多個單晶半導體層，並將該多個單晶半導體層貼合在支撐基板上，因此，可以根據半導體裝置中的半導體元件的極性及佈置來選擇貼合多個各單晶半導體層的位置。

本實施方式可以與實施方式 1 以及實施方式 2 適當地組合而實施。

實施方式 5

在本實施方式中，參照圖 6A 至 6E 及圖 7A 至 7D 說明以高成品率地製造薄型的具有高性能的半導體元件的半導體積體電路為目的的半導體裝置的製造方法，作為其一個例子說明 CMOS（互補型金屬氧化物半導體；Complementary Metal Oxide Semiconductor）的製造方法。另外，這裏省略與實施方式 1 相同的部分或具有相同功能的部分的重複說明。

在圖 6A 中，在支撐基板 1101 上形成有阻擋層 1109、絕緣層 1104、保護層 1121、以及單晶半導體層 1102。單晶半導體層 1102、阻擋層 1109、絕緣層 1104、以及保護層 1121 與圖 5C 對應。雖然這裏示出使用圖 6A 所示的結構的半導體基板的例子，但是也可以使用本說明書所示的其他結構的半導體基板。另外，也可以將阻擋層 1109、絕緣層 1104、保護層 1121 稱為設置在支撐基板 1101 和單晶半導體層 1102 之間的緩衝層，並且緩衝層不局限於上述結構。

也可以根據分離了的單晶半導體基板的導電型（基板所包含的給予一導電型的雜質元素），對單晶半導體層 1102 以與 n 通道型場效應電晶體及 p 通道型場效應電晶體的形成區域對應的方式添加硼、鋁、鎵等給予 p 型的雜質元素；或者磷、砷等基於 n 型的雜質元素，以便控制臨界值電壓。雜質元素的劑量為 $1 \times 10^{12} \text{ ions/cm}^2$ 至 $1 \times 10^{14} \text{ ions/cm}^2$ 左右即可。

蝕刻單晶半導體層 1102 來形成根據半導體元件的配置分離為島狀的單晶半導體層 205、206（參照圖 6B）。

去除單晶半導體層上的氧化膜，形成覆蓋單晶半導體層 205、206 的閘極絕緣層 207。本實施方式中的單晶半導體層 205、206 由於平坦性高，所以即使形成在單晶半導體層 205、206 上的閘極絕緣層為薄膜閘極絕緣層的情況下，也可以高覆蓋性地覆蓋。因此，可以防止因為閘極絕緣層的覆蓋不良而導致的特性不良，從而可以高成品率地製造具有高可靠性的半導體裝置。閘極絕緣層 207 的薄膜化具有使電晶體以低電壓高速工作的效應。

閘極絕緣層 207 由氧化矽或氧化矽和氮化矽的疊層結構形成即可。閘極絕緣層 207 既可以藉由利用電漿 CVD 法或減壓 CVD 法沉積絕緣膜來形成，又可以利用電漿處理的固相氧化或固相氮化來形成。這是因為利用電漿處理進行氧化或氮化來形成的閘極絕緣層很緻密並且絕緣耐壓高且優越於可靠性的緣故。例如，使用 Ar 將氧化亞氮 (N_2O) 稀釋 1 倍至 3 倍 (流量比)，在 10 Pa 至 30 Pa 的壓力下施加 3 kW 至 5 kW 的微波 (2.45 GHz) 電力來使單晶半導體層 205、206 的表面氧化或氮化。藉由該處理形成 1 nm 至 10 nm (較佳為 2 nm 至 6 nm) 的絕緣膜。再者，引入氧化亞氮 (N_2O) 和矽烷 (SiH_4) 並在 10 Pa 至 30 Pa 的壓力下施加 3 kW 至 5 kW 的微波 (2.45 GHz) 電力藉由氣相成長法形成氧氮化矽膜，以形成閘極絕緣層。藉由組合固相反應和藉由氣相成長法的反應，可以形成介面態密度低且優越於絕緣耐壓的閘極絕緣層。

另外，作為閘極絕緣層 207，也可以使用高介電常數

材料如二氧化鋯、氧化鉛、二氧化鈦、五氧化鉬等。藉由使用高介電常數材料作為閘極絕緣層 207，可以降低閘極洩漏電流。

在閘極絕緣層 207 上形成閘極電極層 208 及閘極電極層 209（參照圖 6C）。閘極電極層 208 及 209 可以藉由濺射法、蒸鍍法、CVD 法等方法形成。閘極電極層 208 及 209 由選自鉭（Ta）、鎢（W）、鈦（Ti）、鉬（Mo）、鋁（Al）、銅（Cu）、鉻（Cr）、釷（Nd）的元素；或者以所述元素為主要成分的合金材料或者化合物材料形成即可。此外，作為閘極電極層 208 及 209 還可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜或 AgPdCu 合金。

形成覆蓋單晶半導體層 206 的掩模 211。將掩模 211 及閘極電極層 208 用作掩模添加給予 n 型的雜質元素 210 來形成第一 n 型雜質區域 212a、212b（參照圖 6D）。在本實施方式中，作為包含雜質元素的摻雜氣體使用磷化氫（ PH_3 ）。這裏，對第一 n 型雜質區域 212a、212b 添加給予 n 型的雜質元素，使其濃度達到 1×10^{17} atoms/cm³ 至 5×10^{18} atoms/cm³ 左右。在本實施方式中，使用磷（P）作為給予 n 型的雜質元素。

接下來，形成覆蓋單晶半導體層 205 的掩模 214。將掩模 214 及閘極電極層 209 用作掩模，添加給予 p 型的雜質元素 213 來形成第一 p 型雜質區域 215a、第一 p 型雜質區域 215b（參照圖 6E）。在本實施方式中，使用硼（B）作為雜質元素，因此使用乙硼烷（ B_2H_6 ）等作為包含雜質元素

的摻雜氣體。

去除掩模 214，並且在閘極電極層 208、209 的側面形成側壁結構的側壁絕緣層 216a 至 216d、閘極絕緣層 233a、233b（參照圖 7A）。在形成覆蓋閘極電極層 208、209 的絕緣層之後，藉由使用 RIE（反應離子刻蝕；Reactive ion etching）法的各向異性蝕刻對其進行處理，在閘極電極層 208、209 的側壁自對準地形成側壁結構的側壁絕緣層 216a 至 216d 即可。這裏，關於絕緣層沒有特別的限制，較佳為使 TEOS（Tetra-Ethyl-Ortho-Silicate；四乙氧基矽烷）或矽烷等與氧或氧化亞氮等起反應來形成的臺階覆蓋性良好的氧化矽。絕緣層可以藉由熱 CVD、電漿 CVD、常壓 CVD、偏壓 ECR CVD、濺射等方法形成。閘極絕緣層 233a、233b 可以藉由將閘極電極層 208、209 以及側壁絕緣層 216a 至 216d 用作掩模蝕刻閘極絕緣層 207 來形成。

此外，雖然在本實施方式中，當蝕刻絕緣層時去除閘極電極層上的絕緣層來使閘極電極層暴露，但是也可以將側壁絕緣層 216a 至 216d 形成為在閘極電極層上保留有絕緣層的形狀。另外，也可以在後面的步驟中在閘極電極層上形成保護膜。藉由像這樣保護閘極電極層，當蝕刻處理時可以防止閘極電極層減薄。此外，當在源區及汲區中形成矽化物時，由於在形成矽化物時形成的金屬膜和閘極電極層不接觸，所以即使在金屬膜的材料和閘極電極層的材料都為彼此容易起反應的材料的情況下，也可以防止化學反應和擴散等不良。作為蝕刻方法，可以為乾蝕刻法或濕蝕

刻法，可以使用各種蝕刻方法。在本實施方式中使用乾蝕刻法。作為蝕刻用氣體，可以適當地使用以 Cl_2 、 BCl_3 、 SiCl_4 或 CCl_4 等為代表的氯類氣體；以 CF_4 、 SF_6 或 NF_3 等為代表的氟類氣體；或 O_2 。

接下來，形成覆蓋單晶半導體層206的掩模218。將掩模218、閘極電極層208、側壁絕緣層216a、216b用作掩模添加給予n型的雜質元素217，藉此形成第二n型雜質區域219a、219b、第三n型雜質區域220a、220b。在本實施方式中，作為包含雜質元素的摻雜氣體使用 PH_3 。這裏，對第二n型雜質區域219a、219b添加給予n型的雜質元素，使其濃度達到 5×10^{19} atoms/cm³至 5×10^{20} atoms/cm³左右。此外，在單晶半導體層205中形成通道形成區域221（參照圖7B）。

第二n型雜質區域219a、第二n型雜質區域219b都是高濃度n型雜質區域，用作源極、汲極。另一方面，第三n型雜質區域220a、第三n型雜質區域220b都是低濃度雜質區域，成為LDD（Lightly Doped Drain，輕摻雜汲）區域。第三n型雜質區域220a、220b由於形成在不被閘極電極層208覆蓋的Loff區域中，所以具有降低截止電流的效應。結果，可以製造可靠性更高且低耗電量的半導體裝置。

去除掩模218，形成覆蓋單晶半導體層205的掩模223。將掩模223、閘極電極層209、側壁絕緣層216c、216d用作掩模添加給予p型的雜質元素222，藉此形成第二p型雜質區域224a、224b、第三p型雜質區域225a、225b。

對第二 p 型雜質區域 224a、224b 添加給予 p 型的雜質元素，使其濃度達到 1×10^{20} atoms/cm³ 至 5×10^{21} atoms/cm³ 左右。在本實施方式中，使用側壁絕緣層 216c、216d 以其濃度比第二 p 型雜質區域 224a、224b 低的方式自對準地形成第三 p 型雜質區域 225a、225b。此外，在單晶半導體層 206 中形成通道形成區域 226（參照圖 7C）。

第二 p 型雜質區域 224a、224b 都是高濃度 p 型雜質區域，用作源極、汲極。另一方面，第三 p 型雜質區域 225a、225b 都是低濃度雜質區域，成為 LDD（輕摻雜汲）區域。第三 p 型雜質區域 225a、225b 由於形成在不被閘極電極層 209 覆蓋的 Loff 區域中，所以具有降低截止電流的效應。結果，可以製造可靠性更高且低耗電量的半導體裝置。

去除掩模 223，為了啟動雜質元素，也可以進行加熱處理、強光照射或者雷射照射。在與啟動的同時，可以恢復對閘極絕緣層造成的電漿損壞及對閘極絕緣層和單晶半導體層之間的介面造成的電漿損壞。

接下來，形成覆蓋閘極電極層、閘極絕緣層的層間絕緣層。在本實施方式中，採用用作保護膜的包含氫的絕緣膜 227 和絕緣層 228 的疊層結構。絕緣膜 227 和絕緣層 228 可以是藉由濺射法或電漿 CVD 法形成的氮化矽膜、氮氧化矽膜、氧氮化矽膜、或者氧化矽膜，也可以使用由其他的含矽的絕緣膜構成的單層結構或三層以上的疊層結構。

然後，在 300℃ 至 550℃ 的氮氣氣氛中進行 1 小時至 12 小時的熱處理，使單晶半導體層氫化。該熱處理是較佳在

400°C 至 500°C 的溫度下進行的。這一步驟是由作為層間絕緣層的絕緣膜 227 所含的氫終止單晶半導體層中的懸空鍵的步驟。在本實施方式中，在 410°C 的溫度下進行 1 小時的加熱處理。

絕緣膜 227 和絕緣層 228 還可以使用選自氮化鋁 (AlN)、氧氮化鋁 (AlON)、氮的含量多於氧的含量的氮氧化鋁 (AlNO)、氧化鋁、類金剛石碳 (DLC)、含氮碳 (CN)、聚矽氮烷、以及含有無機絕緣材料的其他物質中的材料來形成。此外，還可以使用矽氧烷樹脂。矽氧烷樹脂相當於包含 Si-O-Si 鍵的樹脂。矽氧烷的骨架結構由矽 (Si) 和氧 (O) 鍵構成。可以使用有機基 (例如烷基、芳基)、氟基用作取代基。有機基也可以包含氟基。另外，也可以使用有機絕緣材料，作為有機材料，可以使用聚醯亞胺、丙烯酸、聚醯胺、聚醯亞胺醯胺、抗蝕劑或苯並環丁烯。也可以使用藉由塗敷法形成的平坦性良好的塗敷膜。

絕緣膜 227 和絕緣層 228 可以使用浸漬法、噴塗法、刮刀法、輥塗法、簾塗法、刮刀塗布法、CVD 法、或蒸鍍法等來形成。也可以藉由液滴噴射法形成絕緣膜 227 和絕緣層 228。當使用液滴噴射法時，可以節省材料液體。另外，還可以使用如液滴噴射法那樣能夠轉印或描繪圖形的方法，例如印刷法 (諸如絲網印刷或膠版印刷等的圖形形成方法) 等。

接著，藉由使用由抗蝕劑構成的掩模，在絕緣膜 227 和絕緣層 228 中形成到達單晶半導體層的接觸孔 (開口)

。根據所使用的材料的選擇比，可以進行一次或多次的蝕刻。藉由蝕刻去除絕緣膜 227 和絕緣層 228，形成到達作為源區或汲區的第二 n 型雜質區域 219a、219b、第二 p 型雜質區域 224a、224b 的開口。此外，蝕刻可以採用濕蝕刻及乾蝕刻中的其中一者或兩者。作為濕蝕刻的蝕刻劑，較佳使用包含氟化氫銨和氟化銨的混合溶液之類的氫氟酸類溶液。作為蝕刻用氣體，可以適當使用以 Cl_2 、 BCl_3 、 SiCl_4 或 CCl_4 等為代表的氯類氣體；以 CF_4 、 SF_6 或 NF_3 等為代表的氟類氣體；或者 O_2 。此外，也可以將惰性氣體添加到所使用的蝕刻用氣體。作為所添加的惰性元素，可以使用選自 He、Ne、Ar、Kr、Xe 中的一種或多種元素。

以覆蓋開口的方式形成導電膜，並且蝕刻該導電膜來形成用作與各源區或汲區的一部分分別電連接的源電極層或汲電極層的佈線層 229a、229b、230a、230b。佈線層可以藉由 PVD 法、CVD 法、蒸鍍法等形成導電膜，然後蝕刻為所希望的形狀來形成。另外，可以藉由使用液滴噴射法、印刷法、電鍍法等，在預定的部分上選擇性地形成導電層。還可以採用回流方法或鑲嵌方法。佈線層由 Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba 之類的金屬、Si、Ge、其合金或其氮化物來構成。此外，也可以採用它們的疊層結構。

藉由上述步驟，可以製造 CMOS 結構的半導體裝置，該半導體裝置包括作為 n 通道型薄膜電晶體的電晶體 231 及作為 p 通道型薄膜電晶體的電晶體 232（參照圖 7D）。雖然

未圖示，但由於本實施方式採用 CMOS 結構，所以電晶體 231 和電晶體 232 電連接。

電晶體可以是形成有一個通道形成區域的單閘極結構、形成有兩個通道形成區域的雙閘極結構或形成有三個通道形成區域的三閘極結構，而不局限於本實施方式。

如上所述，由於使用具有從單晶半導體基板轉載到支撐基板上的單晶半導體層的半導體基板，所以單晶半導體層的結晶缺陷減少而結晶性提高，並且平坦性也提高。

由此，可以高成品率地製造薄型的具有高性能的半導體裝置。

在本實施方式中，可以與實施方式 1 至 4 適當地組合。

實施方式 6

接下來，以下示出本發明的半導體裝置的一個方式的顯示面板的結構。在本實施方式中，將對具有液晶元件作為顯示元件的半導體裝置的一個方式的液晶顯示面板（也稱為液晶面板）進行說明。

使用圖 8A 和 8B 對相當於本發明的半導體裝置的一個方式的液晶顯示面板的外觀及截面進行說明。圖 8A 是藉由使用密封材料 4005 將形成在第一基板 4001 上的電晶體 4010 及液晶元件 4013 密封在第一基板 4001 與第二基板 4006 之間的面板的俯視圖，而圖 8B 相當於沿圖 8A 的 M-N 的截面圖。

以圍繞設置在第一基板 4001 上的像素部 4002 的方式設置有密封材料 4005。另外，在像素部 4002 上設置有第二基

板 4006。因此，像素部 4002 與液晶 4008 一起由第一基板 4001、密封材料 4005、以及第二基板 4006 密封。

另外，在第一基板 4001 上的與由密封材料 4005 圍繞的區域不同的區域中安裝有在另外準備的基板上由單晶半導體層形成的半導體積體電路 4003。半導體積體電路 4003 是用作掃描線驅動電路、以及信號線驅動電路的周圍驅動電路（驅動器）。與實施方式 1 同樣地製造半導體積體電路 4003，例示出的電晶體 4009 使用從單晶半導體基板分離的單晶半導體層。再者，由於設置有半導體積體電路的被形成為薄形的基板被樹脂層覆蓋，所以在製程上較易處理且不易發生破損等的問題。所以，可以高成品率地製造更薄型的具有高性能的半導體裝置。

注意，還可以將周圍驅動電路的一部分，例如將掃描線驅動電路與像素部一起直接形成在第一基板上。在這種情況下，還可以採用以圍繞像素部和掃描線驅動電路的方式形成密封材料，使用第二基板進行密封的結構。

設置在第一基板 4001 上的像素部 4002 具有多個電晶體，圖 8B 例示包含於像素部 4002 的電晶體 4010。在圖 8A 和 8B 的半導體裝置中，使用具有非晶半導體膜的通道蝕刻型反交錯電晶體作為電晶體 4010。作為反交錯電晶體還可以使用通道保護型。

液晶元件 4013 所具有的像素電極 4030 藉由佈線 4040 與薄膜電晶體 4010 電連接。液晶元件 4013 的相對電極 4031 形成在第二基板 4006 上。像素電極 4030、相對電極 4031、以

及液晶 4008 重疊的部分相當於液晶元件 4013。另外，接觸於像素電極 4030 形成取向膜 4037，接觸於相對電極 4031 形成取向膜 4036。

此外，作為第一基板 4001、第二基板 4006，可以使用玻璃、金屬（代表為不銹鋼）、陶瓷、塑膠。作為塑膠，可以使用 FRP（Fiberglass-Reinforced Plastics，即玻離纖維增強塑膠）板、PVF（聚氟乙烯）薄膜、聚酯薄膜或丙烯酸樹脂薄膜。另外，也可以採用由 PVF 薄膜或聚酯薄膜夾有鋁箔的薄片。但是，第一基板 4001 以及第二基板 4006 在透過型液晶顯示裝置的情況下，需要在其雙方使用具有透光性的基板，而在反射型液晶顯示裝置的情況下，至少要透過光的基板需要使用具有透光性的基板。

另外，4035 為球狀的隔離物是用來控制像素電極 4030 和相對電極 4031 之間的距離（單元間隙）而設置的。此外，也可以使用藉由選擇性地蝕刻絕緣膜而獲得的隔離物。

另外，另行形成的為周圍驅動電路的半導體積體電路 4003、或供給給像素部 4002 的各種信號以及電位是藉由連接端子 4016 和各向異性導電膜 4019 從 FPC4018 供給的。

作為半導體積體電路和與設置在像素部上的元件電連接的佈線的連接部分的結構，可以使基板上的佈線與設置在半導體積體電路的電極上的為導電突起物的凸塊接觸，並將基板和半導體積體電路之間使用樹脂固定。另外，還可以在基板上的佈線和半導體積體電路的電極端子之間設置分散導電粒子的樹脂，使用該導電粒子進行半導體積體

電路和基板上的佈線的電連接，並使用分散導電粒子的有機樹脂來進行黏合、固定。另外，可以使用光固化樹脂、熱固化樹脂或自然固化樹脂等作為黏合用樹脂。在本實施方式中，半導體積體電路4003和與像素部4002連接的佈線4014是藉由凸塊4015a（例如在本實施方式中使用金凸塊）以及各向異性導電膜4038電連接。

在本實施方式中，連接端子4016以及佈線4014是由與電晶體4010的閘極電極層同一個導電膜而形成。

另外，在本實施方式中，半導體積體電路4003是藉由連接端子4016、凸塊4015b（例如在本實施方式中使用金凸塊）以及各向異性導電膜4038與FPC4018電連接。

注意，雖然未圖示，本實施方式所示的半導體裝置具有偏光板，進而還可以具有顏色濾光片、遮罩膜。

注意，圖8A和8B示出另外形成半導體積體電路4003作為信號線驅動電路以及掃描線驅動電路並安裝到第一基板4001的一例，但是本實施方式不局限於該結構。既可以另外僅形成信號線驅動電路或掃描線驅動電路作為半導體積體電路並安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分作為半導體積體電路並安裝。

在本發明中，作為安裝半導體積體電路作為驅動電路（驅動器）並具有顯示功能的半導體裝置，既可以是被動矩陣型也可以是主動矩陣型。還可以安裝半導體積體電路作為記憶元件的驅動電路，從而製造具有記憶功能的半導

體裝置。

另外，在本發明中作為直接形成在設置像素部的基板上的電晶體所具有的半導體層的材料，可以使用：以矽烷或鍺烷為代表的半導體材料氣體藉由氣相成長法、濺射法製造的非晶半導體；微晶半導體；以及利用光能、熱能將非晶半導體晶化了的的多晶半導體等。

作為直接形成在設置像素部的基板上的半導體層的非晶半導體可以典型地舉出氫化非晶矽，而且作為晶體半導體可以典型地舉出多晶矽等。多晶矽（polysilicon）包括如下：以藉由800℃以上的處理溫度而形成的多晶矽為主要材料的所謂的高溫多晶矽；以藉由600℃以下的處理溫度而形成的多晶矽為主要材料的所謂的低溫多晶矽；使用促進晶化的元素等將非晶矽晶化的多晶矽；等等。

在將晶體半導體層用作直接形成在設置像素部的基板上的半導體層的情況下，作為該晶體半導體層的製造方法，可以採用各種方法（例如雷射結晶法、熱結晶法或利用諸如鎳之類的促進晶化的元素的熱結晶法等）。

另外，作為直接形成在設置像素部的基板上的半導體層的半導體材料，可以使用並五苯等的有機半導體材料、氧化物半導體材料等。

作為直接形成在像素部以及設置像素部的基板上的電晶體，可以使用形成有一個通道形成區域的單閘極結構、形成有兩個通道形成區域的雙閘極結構或形成有三個通道形成區域的三閘極結構。

另外，作為直接形成在像素部以及設置像素部的基板上的電晶體，可以使用頂柵型（例如正交錯型、共面型）、底柵型（例如，反交錯型、反共面型）、或者具有經由閘極絕緣膜配置在通道區域上下的兩個閘極電極層的雙閘極型、其他結構。

本實施方式可以適當地與其它的實施方式所記載的結構組合而實施。

實施方式 7

接下來，以下示出本發明的半導體裝置的一個方式的顯示面板的結構。在本實施方式中，將對具有發光元件作為顯示元件的半導體裝置的一個方式的發光顯示面板（也稱為發光面板）進行說明。

對相當於本發明的半導體裝置的一個方式的發光顯示面板的外觀及截面，使用圖 9A 和 9B 進行說明。圖 9A 是安裝使用本發明製造的半導體積體電路，並且藉由使用密封材料將形成在第一基板上的電晶體及發光元件密封在第一基板與第二基板之間的面板的俯視圖，圖 9B 相當於沿圖 9A 的 E-F 的截面圖。

作為具有顯示面板的發光元件，在此可以使用利用電致發光的發光元件。作為利用電致發光的發光元件，根據發光材料是有機化合物還是無機化合物被區分。一般地，前者稱為有機 EL 元件，而後者稱為無機 EL 元件。

作為有機 EL 元件，藉由對發光元件施加電壓，電子及

電洞從一對電極分別注入到包含發光性的有機化合物的層，由此電流通。並且，藉由那些載流子（電子和電洞）重新結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時發光。由於這種機理，上述發光元件被稱為電流激發型發光元件。

無機EL元件根據其元件結構被分為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有將發光材料的粒子分散在黏結劑中的發光層，其發光機理為利用施主能級和受主能級的施主-受主重新結复合型發光。薄膜型無機EL元件具有以電介質層夾住發光層再將它以電極夾住的結構，其發光機理為利用金屬離子的內殼層電子躍遷的局部存在型發光。

以圍繞設置在第一基板4501上的像素部4502的方式設置有密封材料4505。另外，在像素部4502上設置有第二基板4506。因此，像素部4502與填料4507一起由第一基板4501、密封材料4505、以及第二基板4506密封。

另外，在第一基板4501上的與由密封材料4505圍繞的區域不同的區域中安裝有在另外準備的基板上由單晶半導體層形成的半導體積體電路4503。半導體積體電路4503是用作掃描線驅動電路、以及信號線驅動電路的周圍驅動電路（驅動器）。與實施方式1同樣地製造半導體積體電路4503，例示出的電晶體4509使用從單晶半導體基板分離的單晶半導體層。再者，由於設置有半導體積體電路的被形成為薄形的基板被樹脂層覆蓋，所以在製程上較易處理且

不易發生破損等的問題。所以，可以高成品率地製造更薄型的具有高性能的半導體裝置。

注意，還可以將周圍驅動電路的一部分，例如將掃描線驅動電路與像素部一起直接形成在第一基板上。在這種情況下，還可以採用以圍繞像素部和掃描線驅動電路的方式形成密封材料，使用第二基板進行密封的結構。

設置在第一基板4501上的像素部4502具有多個薄膜電晶體，圖9B例示包含於像素部4502的電晶體4510、4520。此外，在本實施方式中，雖然假定了電晶體4510為驅動TFT，但是電晶體4510既可以為電流控制TFT，又可以為擦除TFT。在本實施方式中，示出電晶體4510、4520為使用有微晶半導體膜的薄膜電晶體為實例。

電晶體4510、4520包含用作閘極電極層、閘極絕緣層、微晶半導體膜的半導體層、緩衝層、源區或汲區、源電極或汲電極的佈線。緩衝層形成在半導體層和源區或汲區之間。

由於本實施方式的結構是在半導體層上設置緩衝層的結構，所以可以防止在進行程序時損壞半導體層（在進行蝕刻時發生的由電漿的自由基以及蝕刻劑所導致的膜厚降低和氧化等）。因此可以提高電晶體4510、4520的可靠性。

微晶半導體膜是包括具有非晶體和晶體結構（包括單晶、多晶）的中間結構的半導體的膜。該半導體是具有在自由能方面很穩定的第三狀態的半導體，並且是具有短程

有序且具有晶格畸變的結晶，從其膜表面看的粒徑為 0.5 nm 至 20 nm 的柱狀或針狀晶體對於基板表面以法線方向生長。另外，微晶半導體和非晶半導體混在一起。微晶半導體的典型例的微晶矽的拉曼光譜移動到比表示單晶矽的 521 cm^{-1} 低頻率一側。亦即，表示單晶矽的 521 cm^{-1} 和表示非晶矽的 480 cm^{-1} 之間有微晶矽的拉曼光譜的高峰。此外，使該半導體膜含有至少 1 原子% 或更多的氫或鹵素，以便終止懸空鍵。進而，藉由使該半導體包含氮、氫、氬、氖等稀有氣體元素而進一步助長其晶格畸變，可以獲得穩定性得到提高的良好的微晶半導體膜。

可以使用 SiH_4 、 Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 等的矽氣體（氫化矽氣體、鹵化矽氣體）並藉由電漿 CVD 法形成緩衝層。此外，可以對上述矽烷使用選自氮、氫、氬、氖中的一種或多種的稀有氣體元素進行稀釋來形成非晶半導體膜。例如，可以使用非晶矽膜作為緩衝層。

另外，4511 相當於發光元件，發光元件 4511 所具有的像素電極與薄膜電晶體 4510 的源電極或汲電極藉由佈線 4517 電連接。在本實施方式中，發光元件 4511 的共同電極與具有透光性的導電膜 4512 電連接。此外，發光元件 4511 的結構不局限於本實施方式所示的結構。根據從發光元件 4511 取出的光的方向或電晶體 4510 的極性等，可以適當地改變發光元件 4511 的結構。

此外，作為另外形成的周圍驅動電路的半導體積體電路 4503、或供給給像素部 4502 的各種信號以及電位，雖然

在圖9B所示的截面圖中未圖示，但是藉由連接端子4516從FPC4518供給。

作為半導體積體電路和與設置在像素部中的元件電連接的佈線的連接部分的結構，可以使基板上的佈線與設置在半導體積體電路的電極上的為導電突起物的凸塊接觸，並將基板和半導體積體電路之間使用樹脂固定。另外，還可以在基板上的佈線和半導體積體電路的電極端子之間設置分散導電粒子的樹脂，使用該導電粒子進行半導體積體電路和基板上的佈線的電連接，並使用分散導電粒子的有機樹脂來進行黏合、固定。另外，可以使用光固化樹脂或者熱固化樹脂或自然固化樹脂等作為黏合用樹脂。

另外，可以使用引線鍵合作為安裝方法。在本實施方式中，示出以半導體積體電路4503的樹脂層與設置有像素部的第一基板4501連接的方式安裝半導體積體電路4503的例子。半導體積體電路4503是與像素部4502連接的佈線4514藉由導電材料4540a、4540b、導電層4515a並通引線鍵合法電連接。

在本實施方式中，連接端子4516、佈線4514是由與發光元件4511所具有的像素電極同一個導電膜而形成。

另外，半導體積體電路4503與FPC4518藉由各異向性導電膜4519、連接端子4516、導電材料4540c、4540d、導電層4515b並藉由引線鍵合法電連接。

可以藉由黏合層將半導體積體電路4503黏合在第一基板4501上。

作為發光元件，為了取出發射的光至少一對電極中的一個是透明的即可。另外，存在藉由與形成有電晶體以及發光元件的元件的基板相反一側的表面（相對基板一側）取出發射的光的頂部發射、藉由元件基板一側的表面取出發射的光的底部發射、藉由元件基板一側以及與基板相反一側的表面（相對基板一側）取出發射的光的雙面發射結構的發光元件，本發明可以應用於任一種發射結構的發光元件。

作為發光元件的具有反射性的電極，只要是反射光的導電膜，就可以使用各種材料。例如，較佳使用Ca、Al、CaF、MgAg、AlLi等。作為發光元件的具有透光性的電極，使用至少在可見光的波長區域中具有透光性的導電性材料來形成，例如可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物（以下，記為ITO）、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。注意，在本發明中，透光性是指至少在可見光的波長區域中具有透過光的性質。

作為被夾在一對電極間的發光層，既可以由單獨層構成，又可以由多層的疊層構成。另外，還可以在發光層和電極之間設置功能層，可以使用電子注入層、電子傳輸層、電洞傳輸層、電洞注入層等作為功能層。

位於從發光元件取出光的方向的基板為透明。在此情況下，使用具有透光性的材料如玻璃板、塑膠板、聚

酯薄膜或丙烯酸薄膜。

另外，作為填料 4507 除了氮或氫等惰性的氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂，即可以使用 PVC（聚氯乙烯）、丙烯、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB（聚乙烯醇縮丁醛）、或 EVA（乙烯-醋酸乙烯酯）。在本實施方式中作為填料使用氮。

另外，若有需要，也可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板（包括橢圓偏光板）、相位差板（ $\lambda/4$ 片、 $\lambda/2$ 片）、以及顏色濾光片等的光學膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以執行抗眩光處理，該處理是利用表面的凹凸來可以擴散反射光並降低眩光的。

此外，圖 9A 和 9B 示出另外形成半導體積體電路 4503 作為掃描線驅動電路以及信號線驅動電路，並安裝到第一基板 4501 的一例，但是本實施方式不局限於該結構。既可以另外形成用作掃描線驅動電路的半導體積體電路並安裝，又可以僅將信號線驅動電路的一部分或掃描線驅動電路的一部分用作半導體積體電路另外僅形成並安裝。

在本發明中，作為安裝半導體積體電路作為驅動電路（驅動器）並具有顯示功能的半導體裝置，既可以是被動矩陣型也可以是主動矩陣型。還可以安裝半導體積體電路作為記憶元件的驅動電路，從而製造具有記憶功能的半導體裝置。

另外，在本發明中可以使用非晶半導體、微晶半導體

、多晶半導體等作為直接形成在設置像素部的基板上的電晶體所具有的半導體層。

另外，作為直接形成在像素部以及設置像素部的基板上的電晶體，也可以使用頂柵型（例如正交錯型、共面型）、底柵型（例如，反交錯型、反共面型）、或者具有經由閘極絕緣膜配置在通道區域上下的兩個閘極電極層的雙閘型、其他結構。

本實施方式可以適當地與其他實施方式所記載的結構組合而實施。

實施方式 8

根據本發明而獲得的半導體裝置等可以用於顯示模組（被動矩陣型 EL 模組或液晶模組、或主動矩陣型 EL 模組或液晶模組）。也就是說，其顯示部分安裝有上述模組的所有電子設備均可以實施本發明。

作為這種電子設備，可以舉出影像拍攝裝置如攝像機或數位照相機等、頭戴式顯示器（護目鏡型顯示器）、汽車導航、投影機、汽車音響、個人電腦、可攜式資訊終端（移動電腦、移動電話或電子書籍等）等。圖 11A 至 11D 示出了其一例。

圖 11A 表示電視裝置。如圖 11A 所示，可以將顯示模組組裝在框體中來完成電視裝置。將安裝了 FPC 的顯示面板還稱為顯示模組。由顯示模組形成主畫面 2003，作為其他附屬裝置還具有揚聲器部分 2009、操作開關等。如上所

述，可以完成電視裝置。

如圖 11A 所示，在框體 2001 中組裝利用了顯示元件的顯示用面板 2002，並且可以由接收機 2005 接收普通的電視廣播，而且藉由數據機 2004 連接到有線或無線方式的通訊網絡，從而還可以進行單向（從發送者到接收者）或雙向（在發送者和接收者之間，或者在接收者之間）的資訊通訊。電視裝置的操作可以由組裝在框體中的開關或另外提供的遙控單元 2006 進行，並且該遙控單元也可以設置有顯示輸出資訊的顯示部分 2007。

另外，電視裝置還可以附加有如下結構：除了主畫面 2003 以外，使用第二顯示用面板形成子畫面 2008，並顯示頻道或音量等。在這種結構中，可以使用視角優良的發光顯示面板形成主畫面 2003，使用能夠以低耗電量來顯示的液晶顯示面板形成子畫面。另外，爲了優先地減小耗電量，也可以採用如下結構：使用液晶顯示面板形成主畫面 2003，使用發光顯示面板形成子畫面，並且子畫面能夠點亮和熄滅。

圖 10 是電視裝置的主要結構的方塊圖。在顯示面板上形成有像素部 901。可以採用 COG 方法將信號線驅動電路 902 和掃描線驅動電路 903 安裝在本發明的半導體積體電路上而形成。

作爲其他外部電路的結構，在視頻信號的輸入一側具有視頻信號放大電路 905、視頻信號處理電路 906、控制電路 907 等。其中，視頻信號放大電路 905 放大調諧器 904 所

接收信號中的視頻信號，視頻信號處理電路906將從視頻信號放大電路905輸出的信號轉換成對應於紅、綠和藍各種顏色的顏色信號，控制電路907將該視頻信號轉換成驅動器IC的輸入規格。控制電路907將信號輸出到掃描線側和信號線側。在進行數位驅動的情況下，可以採用如下結構：在信號線一側設置信號分割電路908，並將輸入數位信號劃分成 m 個而供給。

由調諧器904接收的信號中的音頻信號被發送到音頻信號放大電路909，並經音頻信號處理電路910供給到揚聲器913。控制電路911從輸入部912接收接收站（接收頻率）或音量的控制資訊，並將信號傳送到調諧器904和音頻信號處理電路910。

當然，本發明不局限於電視裝置，還可以應用於各種用途如個人電腦的監視器、鐵路的車站或飛機場等中的資訊顯示幕、街頭上的廣告顯示幕等大面積顯示媒體。

圖11B表示移動電話機2301的一例。該移動電話機2301包括顯示部2302、操作部2303等而構成。在顯示部2302中，應用上述實施方式所說明的半導體裝置，而可以提高可靠性以及量產性。

另外，圖11C所示的便攜型電腦包括主體2401、顯示部2402等。藉由對顯示部2402應用上述實施方式所示的半導體裝置，可以提高可靠性以及量產性。

圖11D是桌照明燈，其包括照明部分2501、燈罩2502、可調整臂2503、支座2504、基座2505和電源2506。對於

照明部分 2501，使用本發明的半導體裝置來製造桌照明燈。此外，照明燈包括固定到天花板上的照明燈和壁掛照明燈等。藉由應用實施方式所示的半導體裝置，可以提高可靠性以及量產性。

本說明書根據 2007 年 12 月 28 日在日本專利局申請的日本專利申請編號 2007-339385 而製作，所述申請內容包括在本說明書中。

【圖式簡單說明】

在圖式中：

圖 1A 至 1F 是說明本發明的半導體積體電路的製造方法的圖；

圖 2 是說明本發明的半導體裝置的製造方法的圖；

圖 3A 至 3C 是說明本發明的半導體裝置的圖；

圖 4A 至 4D 是說明本發明的半導體積體電路的製造方法的圖；

圖 5A 至 5C 是說明本發明的半導體積體電路的製造方法的圖；

圖 6A 至 6E 是說明本發明的半導體積體電路的製造方法的圖；

圖 7A 至 7D 是說明本發明的半導體積體電路的製造方法的圖；

圖 8A 和 8B 是說明本發明的半導體裝置的圖；

圖 9A 和 9B 是說明本發明的半導體裝置的圖；

圖 10 是表示應用本發明的電子設備的主要結構的方塊圖；

圖 11A 至 11D 是表示應用本發明的電子設備的圖；

圖 12A 至 12D 是說明本發明的半導體積體電路的製造方法的圖；

圖 13A 至 13D 是說明本發明的半導體積體電路的製造方法的圖；

圖 14A 至 14C 是說明本發明的半導體積體電路的製造方法的圖；

圖 15A 至 15E 是說明本發明的半導體積體電路的製造方法的圖；

圖 16A 至 16D 是說明本發明的半導體積體電路的製造方法的圖；

圖 17A 至 17D 是說明本發明的半導體積體電路的製造方法的圖；

圖 18A 至 18E 是說明本發明的半導體積體電路的製造方法的圖。

【主要元件符號說明】

100：支撐基板

102：支撐基板

103：固定膠帶

104：切割器

105：支撐基板

- 107 : 樹脂層
- 108 : 切割器
- 111 : 固定膠帶
- 114a : 樹脂層
- 114b : 樹脂層
- 114c : 樹脂層
- 124 : 切割器
- 125 : 支撐基板
- 126a : 槽
- 126b : 槽
- 126c : 槽
- 126d : 槽
- 127 : 樹脂層
- 128 : 切割器
- 129a : 支撐基板
- 129b : 支撐基板
- 129c : 支撐基板
- 130a : 樹脂層
- 130b : 樹脂層
- 130c : 樹脂層
- 131 : 固定膠帶
- 132a : 半導體積體電路
- 132b : 半導體積體電路
- 132c : 半導體積體電路

- 155 : 基板
- 156 : 像素部
- 167 : 掩模
- 205 : 單晶半導體層
- 206 : 單晶半導體層
- 207 : 閘極絕緣層
- 208 : 閘極絕緣層
- 209 : 閘極絕緣層
- 210 : 雜質元素
- 211 : 掩模
- 213 : 雜質元素
- 214 : 掩模
- 217 : 雜質元素
- 218 : 掩模
- 221 : 通道形成區域
- 222 : 雜質元素
- 223 : 掩模
- 226 : 通道形成區域
- 227 : 絕緣膜
- 228 : 絕緣層
- 231 : 電晶體
- 232 : 電晶體
- 401 : 單晶半導體基板
- 402 : 脆化層

- 403 : 單晶半導體層
- 404 : 絕緣膜
- 405 : 套爪
- 408 : 單晶半導體層
- 410 : 支撐基板
- 411 : 絕緣膜
- 421 : 單晶半導體基板
- 422 : 脆化層
- 423 : 單晶半導體層
- 424 : 絕緣膜
- 425 : 保持機構
- 427 : 套爪
- 428 : 單晶半導體層
- 430 : 支撐基板
- 431 : 絕緣膜
- 901 : 像素部
- 902 : 信號線驅動電路
- 903 : 掃描線驅動電路
- 904 : 放大調諧器
- 905 : 視頻信號放大電路
- 906 : 視頻信號處理電路
- 907 : 控制電路
- 908 : 信號分割電路
- 909 : 音頻信號放大電路

- 910 : 音頻信號處理電路
- 911 : 控制電路
- 912 : 輸入部
- 913 : 揚聲器

- 101a : 半導體元件層
- 101b : 半導體元件層
- 101c : 半導體元件層

- 106a : 槽
- 106b : 槽
- 106c : 槽
- 106d : 槽

- 109a : 支撐基板
- 109b : 支撐基板
- 109c : 支撐基板

- 1101 : 支撐基板

- 1102 : 單晶半導體層

- 1104 : 絕緣層

- 1108 : 單晶半導體層

- 1109 : 阻擋層

- 110a : 樹脂層
- 110b : 樹脂層
- 110c : 樹脂層

- 1110 : 脆化層

- 1121 : 保護層

- 112a : 半導體積體電路
- 112b : 半導體積體電路
- 112c : 半導體積體電路
- 1150 : 脆化層
- 1151 : 支撐基板
- 1152 : 氮化矽膜
- 1153 : 掩模
- 1154 : 保護層
- 1157 : 絕緣層
- 1158 : 單晶半導體基板
- 1159 : 阻擋層
- 1162 : 保護層
- 1163 : 氮化矽層
- 1164 : 單晶半導體層
- 1165 : 脆化層
- 1166 : 單晶半導體層
- 1167 : 掩模
- 1168 : 保護層
- 1169 : 單晶半導體層
- 2001 : 框體
- 2002 : 顯示用面板
- 2003 : 主畫面
- 2004 : 數據機
- 2005 : 接收機

- 2006 : 遙控單元
- 2007 : 顯示部
- 2008 : 子畫面
- 2009 : 揚聲器部分
- 212a : n型雜質區域
- 212b : n型雜質區域
- 215a : p型雜質區域
- 215b : p型雜質區域
- 216a : 側壁絕緣層
- 216b : 側壁絕緣層
- 216c : 側壁絕緣層
- 216d : 側壁絕緣層
- 219a : n型雜質區域
- 219b : n型雜質區域
- 220a : n型雜質區域
- 220b : n型雜質區域
- 224a : p型雜質區域
- 224b : p型雜質區域
- 225a : p型雜質區域
- 225b : p型雜質區域
- 229a : 佈線層
- 229b : 佈線層
- 230a : 佈線層
- 230b : 佈線層

- 2301：移動電話機
- 2302：顯示部
- 2303：操作部
- 233a：閘極絕緣層
- 233b：閘極絕緣層
- 2401：主體
- 2402：顯示部
- 2501：照明部分
- 2502：燈罩
- 2503：可調整臂
- 2504：支座
- 2505：基座
- 2506：電源
- 4001：基板
- 4002：像素部
- 4003：半導體積體電路
- 4005：密封材料
- 4006：基板
- 4008：液晶
- 4009：電晶體
- 4010：電晶體
- 4013：液晶元件
- 4014：佈線
- 4015a：凸塊

- 4015b : 凸塊
- 4016 : 連接端子
- 4018 : FPC
- 4019 : 各向異性導電膜
- 4030 : 像素電極
- 4031 : 相對電極
- 4036 : 取向膜
- 4037 : 取向膜
- 4038 : 各向異性導電膜
- 4040 : 佈線
- 4501 : 基板
- 4502 : 像素部
- 4503 : 半導體積體電路
- 4505 : 密封材料
- 4506 : 基板
- 4507 : 填料
- 4509 : 電晶體
- 4510 : 電晶體
- 4511 : 發光元件
- 4512 : 導電膜
- 4514 : 佈線
- 4515a : 導電層
- 4515b : 導電層
- 4516 : 連接端子

- 4517 : 佈線
- 4518 : FPC
- 4519 : 各異向性導電膜
- 4538 : 各異向性導電膜
- 4540a : 導電材料
- 4540b : 導電材料
- 4540c : 導電材料
- 4540d : 導電材料
- 6011 : 基板
- 6012 : 像素部
- 6013 : 半導體積體電路
- 6015 : FPC
- 6021 : 基板
- 6022 : 像素部
- 6023 : 半導體積體電路
- 6025 : FPC
- 6031 : 基板
- 6033a : 半導體積體電路
- 6033b : 半導體積體電路
- 6035 : FPC
- 115a : 半導體積體電路
- 115b : 半導體積體電路
- 115c : 半導體積體電路
- 113 : 樹脂層

十、申請專利範圍

1. 一種半導體裝置，包括：

具有絕緣表面的基板上的像素部；以及

與該像素部電連接並且安裝在該具有絕緣表面的基板上的半導體積體電路，

其中，該半導體積體電路包括設置在支撐基板上的半導體元件層，並且

其中，該支撐基板的形成有該半導體元件層的面相反的面以及該支撐基板側面的一部分被樹脂層覆蓋。

2. 一種半導體裝置，包括：

具有絕緣表面的基板上的像素部；以及

與該像素部電連接並且安裝在該具有絕緣表面的基板上的半導體積體電路，

其中，該半導體積體電路包括設置在支撐基板上的半導體元件層，

其中，該支撐基板的形成有該半導體元件層的面相反的面以及該支撐基板的側面的一部分被樹脂層覆蓋，並且

其中，該支撐基板的厚度薄於該具有絕緣表面的基板的厚度。

3. 根據申請專利範圍第 1 或 2 項之半導體裝置，其中該支撐基板是玻璃基板。

4. 一種多個半導體積體電路的製造方法，包括如下步驟：

添加離子至單晶半導體基板，以在距該單晶半導體基

板的面預定的深度中形成脆化層；

設置支撐基板；

在該單晶半導體基板及該支撐基板其中之一上形成絕緣層；

在該單晶半導體基板與該支撐基板以夾著該絕緣層的方式彼此重疊的狀態下，進行使該脆化層中產生裂縫並使該單晶半導體基板沿著該脆化層分離的熱處理，以從該單晶半導體基板將單晶半導體層形成在該支撐基板上；

形成含有該支撐基板上的該單晶半導體層的多個半導體元件層；

減薄該支撐基板的厚度；

在該支撐基板中的該多個半導體元件層之間形成槽；

在形成有該槽的該支撐基板上形成樹脂層；以及

在該槽中對該支撐基板以及該樹脂層進行切斷。

5. 一種多個半導體積體電路的製造方法，包括如下步驟：

添加離子至單晶半導體基板，以在距該單晶半導體基板的面預定的深度中形成脆化層；

設置支撐基板；

在該單晶半導體基板及該支撐基板其中之一上形成絕緣層；

在該單晶半導體基板與該支撐基板以夾著該絕緣層的方式彼此重疊的狀態下，進行使該脆化層中產生裂縫並使該單晶半導體基板沿著該脆化層分離的熱處理，以從該單

晶半導體基板將單晶半導體層形成在該支撐基板上；

形成含有該支撐基板上的該單晶半導體層的多個半導體元件層；

減薄該支撐基板的厚度；

在該支撐基板中的該多個半導體元件層之間形成槽；

在形成有該槽的該支撐基板上形成樹脂層；以及

從該支撐基板一側對在該槽中的該支撐基板以及該樹脂層進行切斷。

6.根據申請專利範圍第4或5項之多個半導體積體電路的製造方法，其中該多個半導體積體電路中的至少一個安裝在具有絕緣表面的基板上。

7.根據申請專利範圍第6項之多個半導體積體電路的製造方法，其中使用玻璃基板作為該具有絕緣表面的基板。

8.根據申請專利範圍第4或5項之多個半導體積體電路的製造方法，其中該多個半導體積體電路中的至少一個安裝在具有絕緣表面並設置有像素部的基板上。

9.根據申請專利範圍第8項之多個半導體積體電路的製造方法，其中使用玻璃基板作為該具有絕緣表面的基板。

10.根據申請專利範圍第4或5項之多個半導體積體電路的製造方法，其中切斷在該槽中的該支撐基板以及該樹脂層的切斷面的寬度窄於該槽的寬度。

11.根據申請專利範圍第4或5項之多個半導體積體電

路的製造方法，其中該槽使用切割器形成。

12. 一種半導體裝置的製造方法，其中根據申請專利範圍第 4 或 5 項之多個半導體積體電路之一採用 COG（玻璃上晶片）方式安裝在該半導體裝置上。

13. 一種半導體裝置的製造方法，其中根據申請專利範圍第 4 或 5 項之多個半導體積體電路之一採用 TAB（捲帶自動接合）方式安裝在該半導體裝置上。

14. 根據申請專利範圍第 4 或 5 項之多個半導體積體電路的製造方法，其中使用玻璃基板作為該支撐基板。

圖 1A




圖 1B




圖 1C




圖 1D




圖 1E




圖 1F




圖2




圖 3A




圖 3B




圖 3C




圖 4A




圖 4B




圖 4C




圖 4D




圖 5A




圖 5B




圖 5C




圖 6A




圖 6B




圖 6C




圖 6D




圖 6E




圖 7A




圖 7B




圖 7C




圖 7D




圖 8A




圖 8B




圖 9A




圖 9B




圖 10




圖 11A




圖 11B




圖 11C




圖 11D




圖 12A




圖 12B




圖 12C




圖 12D




圖 13A




圖 13B




圖 13C




圖 13D




圖 14A




圖 14B




圖 14C




圖 15A




圖 15B




圖 15C




圖 15D




圖 15E




圖 16A




圖 16B




圖 16C




圖 16D




圖 17A




圖 17B




圖 17C




圖 17D




圖 18A




圖 18B




圖 18C




圖 18D




圖 18E

