

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-69765
(P2009-69765A)

(43) 公開日 平成21年4月2日(2009.4.2)

(51) Int.Cl.	F I	テーマコード (参考)
GO2F 1/133 (2006.01)	GO2F 1/133 505	2H091
GO2F 1/1343 (2006.01)	GO2F 1/133 550	2H092
GO2F 1/1368 (2006.01)	GO2F 1/1343	2H093
GO2F 1/1335 (2006.01)	GO2F 1/1368	2H191
	GO2F 1/1335 510	

審査請求 有 請求項の数 9 O L (全 16 頁)

(21) 出願番号 特願2007-240811 (P2007-240811)
(22) 出願日 平成19年9月18日 (2007.9.18)

(71) 出願人 000002185
ソニー株式会社
東京都港区港南1丁目7番1号
(74) 代理人 100098785
弁理士 藤島 洋一郎
(74) 代理人 100109656
弁理士 三反崎 泰司
(74) 代理人 100130915
弁理士 長谷部 政男
(72) 発明者 鎌田 豪
東京都港区港南1丁目7番1号 ソニー株式会社内
Fターム(参考) 2H091 FA08X FA08Z GA02 GA11 HA09 LA16

最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】 逆極駆動による狭スリット化を適用できるスリットの数を増やすことができる液晶表示装置を提供する。

【解決手段】 サブ画素電極 P x 1 の分割サブ画素電極 P x 1 1 ~ P x 1 4 は、サブ画素電極 P x 2 の分割サブ画素電極 P x 2 2 ~ P x 2 4 , P x 2 7 ~ P x 2 9 に隣接している。すなわち、分割サブ画素電極 P x 2 2 , P x 1 1 , P x 2 3 , P x 1 2 , P x 2 4 が交互に配置されると共に、分割サブ画素電極 P x 2 7 , P x 1 3 , P x 2 8 , P x 1 4 , P x 2 9 が交互に配置され、これらの間の8本のスリット 1 2 A の間隔を狭くすることが可能となる。この構成は、面積が小さいサブ画素電極 P x 1 が 8 ドメイン D 以上となったときに適用可能となるので、サブ画素電極 P x 1 は、電圧印加時の液晶の配向方向が同一であるドメイン D を (4 + 4 * n) (n は n > 0 である整数) 有していることが望ましい。

【選択図】 図 4



【特許請求の範囲】

【請求項 1】

複数の画素がマトリクス状に配置された液晶表示装置であって、
各画素は、駆動基板上に、複数の非線形素子と、前記複数の非線形素子にそれぞれ電氣的に接続された複数のサブ画素電極とを有し、

前記複数のサブ画素電極のうち少なくとも二つは、同一フレーム内において逆極性に電圧印加されると共に、各々 4 以上の分割サブ画素電極に分けられており、

一方の極性に電圧印加される前記サブ画素電極の分割サブ画素電極のうち少なくとも四つは、上下辺の両方において、他方の極性に電圧印加される前記サブ画素電極の分割サブ画素電極に隣接している

ことを特徴とする液晶表示装置。

10

【請求項 2】

前記一方の極性に電圧印加されるサブ画素電極は、電圧印加時の液晶の配向方向が同一であるドメインを $(4 + 4 * n)$ (n は $n > 0$ である整数) 有している

ことを特徴とする請求項 1 記載の液晶表示装置。

【請求項 3】

前記駆動基板に対向配置された対向基板と、前記駆動基板および前記対向基板の各々に設けられた偏光板とを備え、

前記分割サブ画素電極の上下辺は、前記偏光板の光学軸と 4 5 度の角度をなしている

ことを特徴とする請求項 1 または 2 記載の液晶表示装置。

20

【請求項 4】

前記複数のサブ画素電極は一つの画素電極を構成し、

前記画素電極の外形が、左右辺は前記偏光板の光学軸に対して平行であり、上下辺は前記偏光板の光学軸に対して 4 5 度、1 3 5 度、2 2 5 度または 3 1 5 度のいずれかに傾斜した台形である

ことを特徴とする請求項 3 記載の液晶表示装置。

【請求項 5】

前記画素電極は、上下または左右に隣接する画素電極とは、前記複数のサブ画素電極どうしの極性の関係が逆である

ことを特徴とする請求項 4 記載の液晶表示装置。

30

【請求項 6】

前記画素電極は、上下に隣接する画素電極とは点対称に配置されると共に、前記画素電極の上下辺と当該画素電極の上下に隣接する画素電極の上下辺とが互いに平行である

ことを特徴とする請求項 4 または 5 記載の液晶表示装置。

【請求項 7】

前記画素電極は、左右に隣接する画素電極とは、垂直軸に対して線対称である

ことを特徴とする請求項 4 ないし 6 のいずれか 1 項に記載の液晶表示装置。

【請求項 8】

前記複数のサブ画素電極は一つの画素電極を構成し、

前記画素電極の外形は、上下辺が前記偏光板の光学軸に対して 4 5 度、1 3 5 度、2 2 5 度または 3 1 5 度のいずれかに傾斜した形状である

ことを特徴とする請求項 3 記載の液晶表示装置。

40

【請求項 9】

前記画素電極の上下辺と当該画素電極の上下に隣接する画素電極の上下辺とが互いに平行である

ことを特徴とする請求項 8 記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、特に V A (Vertical Alignment ; 垂直配向) モードに好適な液晶表示装置に

50

関する。

【背景技術】

【0002】

近年、液晶テレビ等に用いられるVAモード用液晶表示装置には、中間調における視野角特性を改善するため、マルチ画素といわれる新技術が導入されている。各画素は、図9に示したように、複数のサブ画素A、Bに分けられ、入力階調に対してサブ画素Aが先に輝度を上げ、サブ画素Bは後から輝度を上げる。より優れた視野角特性を得るには、サブ画素A、Bの面積比が1:1よりも1:2程度となるようにサブ画素Aを小さくすることが望ましい。

【0003】

図10(A)、図10(B)は、各サブ画素A、Bの画素電極および共通電極の構成をそれぞれ表したものであり、図10(C)はその等価回路を表したものである。サブ画素A、Bに電位差をつける方法はいくつが存在するが、図10(A)~図10(C)では、例えば、各サブ画素A、Bに専用の薄膜トランジスタ(Thin Film Transistor)TFT1、TFT2をそれぞれ配置し、同じゲートバスラインGLに二本のソースバスラインSL1、SL2を配置してTFT1、TFT2を駆動するようにした場合を表している。

【0004】

このマルチ画素は、TFT1、TFT2と、サブ画素Aを構成する液晶素子Clc1と、サブ画素Bを構成する液晶素子Clc2と、容量素子Cst1、Cst2とを有している。TFT1、TFT2のゲートはゲートバスラインGLに接続されている。TFT1のソースはソースバスラインSL1に接続され、ドレインは液晶素子Clc1の一端および容量素子Cst1の一端に接続されている。TFT2のソースはソースバスラインSL2に接続され、ドレインは液晶素子Clc2の一端および容量素子Cst2の一端に接続されている。容量素子Cst1の他端および容量素子Cst2の他端は、容量素子バスラインCLに接続されている。

【0005】

サブ画素A用の画素電極Px1はTFT1に接続され、サブ画素B用の画素電極Px2はTFT2に接続されている。図10(C)の等価回路図に示したように、サブ画素A用の画素電極Px1と、サブ画素B用の画素電極Px2とは電氣的に独立しており、画素電極Px1、Px2にそれぞれどのような電圧を書き込むかは制御回路によって決定される。

【0006】

画素電極Px1、Px2には、VAモード特有の構成として、液晶分子を45度方向に傾斜させるためのスリット112が設けられている。これらのスリット112の一部は、画素電極Px1、Px2を分離するスリットと共用になっている。一方、対向基板に配置される共通電極121にも、液晶配向規制のためのスリット122が必要である。なお、対向基板側の液晶配向規制手段としては、共通電極121上に絶縁突起(図示せず)を形成する場合もある。図10(A)では、共通電極121のスリット122を破線で表している。

【0007】

図11および図12は、スリット112の幅を説明するためのものである。液晶表示装置のセル厚d、すなわちTFT基板110と対向基板120との間の間隔は、通常は約4μmである。セル厚dに対してスリット112の幅が十分に広い場合、図11(A)に示したように、スリット112の等電位面はTFT基板110のガラスの中に深く入り、スリット112では縦方向の電界が弱まる。そのため、図11(B)に示したように、スリット112の液晶分子131の垂直配向が保たれる一方、スリット112近傍の画素電極Px1、Px2上では十分に斜め方向の電界が発生し、液晶配向方向が安定する。

【0008】

スリット112では液晶分子131が倒れず透過率には寄与しないので、スリット112の幅を広げると実質的な開口率が低下して透過率が落ちる。一方、スリット112の幅

10

20

30

40

50

を狭くすると開口率は大きくなるが、図12(A)に示したように、スリット112近傍の電界が徐々に斜めではなくなり、図12(B)に示したように、液晶分子131の配向安定性が悪くなる。液晶分子131の方位角が45度からずれると、偏光に対する液晶分子131の効果が変化するので単位面積当たりの透過率が減少し、開口率は増加しても総合的な透過率は低下する。

【0009】

すなわち、図13に示したように、透過率に対するスリット112の幅には、最適値が存在し、通常は4 μ mのセル厚dに対してスリット112の幅は10 μ m程度で設計されている。

【0010】

図14は、二つの画素電極P \times 1, P \times 2に逆極性の電圧が印加された場合の、スリット112における液晶分子131の配向を表したものである。この場合、等電位面は図11(A)および図12(A)とは大きく異なり、画素電極P \times 1, P \times 2間にスリット112に垂直に等電位面が入ることになる。また、スリット112には、共通電極121と同電位の場所が必ず形成される。この同電位の場所では液晶分子131が倒れず垂直に極めて安定する。一方、斜め電界も強く、この結果、液晶分子131の配向は極めて安定する。しかも、この効果は、スリット112の幅が狭いほど高まることになる。

【0011】

図15は、この効果を考慮して図10のマルチ画素において二つの画素電極P \times 1, P \times 2に逆極性の電圧を印加することを前提に、画素電極P \times 1, P \times 2の間のスリット112Aを狭くしたものである。なお、画素の左下コーナーおよび左上コーナーのスリット112B、および対向基板120の共通電極121のスリット122については、電極P \times 1, P \times 2の間のスリットに該当しないので、従来どおりの設計となっている。

【0012】

図16は、図15のようにスリット112Aの間隔を狭くした場合の透過率を表したものである。二つの画素電極P \times 1, P \times 2に同極性の電圧を印加した場合(同極駆動)には、スリット112の間隔が10 μ m以下になると液晶配向悪化のため透過率が低下していたが、二つの画素電極P \times 1, P \times 2に逆極性の電圧を印加した場合(逆極駆動)には、スリット112Aを狭くすることで透過率を改善できることがわかる(例えば、特許文献1参照)。

【特許文献1】特開2005-316211号公報

【発明の開示】

【発明が解決しようとする課題】

【0013】

スリット112, 122間の距離xはVAモードの応答特性に大きく影響し、セル厚dが4 μ mの場合、およそ25 μ mが標準的な設計となっている。今後、高速化を志向すると、更にスリット112, 122間の距離xを狭くすることが必要となる。また、今後、液晶テレビの大画面化が進むと一画素が大きくなる。

【0014】

この二つの方向性は、画素の設計に対して同様の影響を与える。すなわち、高速化のためには、液晶の配向規制手段であるスリット112を、一つの画素の中により多く設ける必要が出てくる。図17は、図15に示した画素電極P \times 1, P \times 2のスリット112を増やしたものである。しかしながら、TFT基板110側の12本のスリット112のうち、逆極駆動による狭スリット設計が可能なスリット112Aは、4本に過ぎない。それ以外の8本のスリット112B、および対向基板120の共通電極121のスリット122については従来どおりの設計とせざるを得なかった。また、一画素が大きくなることにより、図17よりも更にスリット112の数が増える可能性も高く、逆極駆動による狭スリット化の効果をより高めることが重要になっていた。

【0015】

本発明はかかる問題点に鑑みてなされたもので、その目的は、逆極駆動による狭スリッ

10

20

30

40

50

ト化を適用できるスリットの数を増やすことができ、狭スリット化の効果をより高めることができる液晶表示装置を提供することにある。

【課題を解決するための手段】

【0016】

本発明による液晶表示装置は、複数の画素がマトリクス状に配置されたものであって、各画素は、駆動基板上に、複数の非線形素子と、複数の非線形素子にそれぞれ電氣的に接続された複数のサブ画素電極とを有し、複数のサブ画素電極のうち少なくとも二つは、同一フレーム内において逆極性に電圧印加されると共に、各々4以上の分割サブ画素電極に分けられており、一方の極性に電圧印加されるサブ画素電極の分割サブ画素電極のうち少なくとも四つは、上下辺の両方において、他方の極性に電圧印加されるサブ画素電極の分割サブ画素電極に隣接しているものである。

10

【0017】

本発明による液晶表示装置では、一方の極性に電圧印加されるサブ画素電極の分割サブ画素電極のうち少なくとも四つが、上下辺の両方において、他方の極性に電圧印加されるサブ画素電極の分割サブ画素電極に隣接しているので、一方の極性に電圧印加されるサブ画素電極の分割サブ画素電極と、他方の極性に電圧印加されるサブ画素電極の分割サブ画素電極とが交互に配置される。よって、両者の間のスリットには、逆極駆動による狭スリット化を適用することが可能となり、液晶配向の安定により透過率が向上する。

【発明の効果】

【0018】

本発明の液晶表示装置によれば、一方の極性に電圧印加されるサブ画素電極の分割サブ画素電極のうち少なくとも四つを、上下辺の両方において、他方の極性に電圧印加されるサブ画素電極の分割サブ画素電極に隣接させるようにしたので、より多くのスリットを、逆極駆動による狭スリットとすることができる。よって、液晶配向を安定させて透過率を向上させるという狭スリット化の効果をより高めることが可能となる。また、スリットを増やすことにより、VAモードの応答特性を高めることができ、高速化に有利であると共に、大画面化に伴う画素の大型化にも極めて好適である。

20

【発明を実施するための最良の形態】

【0019】

以下、本発明の実施の形態について図面を参照して詳細に説明する。

30

【0020】

(第1の実施の形態)

図1は、本発明の第1の実施の形態に係る液晶表示装置の構成を表したものである。この液晶表示装置は、液晶テレビ等に用いられるVAモード用液晶表示装置であり、例えば、液晶表示パネル1と、バックライト部2と、画像処理部3と、フレームメモリ4と、ゲートドライバ5と、データドライバ6と、タイミング制御部7と、バックライト駆動部8とを備えている。

【0021】

液晶表示パネル1は、ゲートドライバ5から供給される駆動信号によって、データドライバ6から伝達される映像信号Diに基づいて映像表示を行うものであり、マトリクス状に配置された複数の画素P1を有し、これらの画素P1ごとに駆動が行われるアクティブマトリクス方式の液晶表示パネルである。この画素P1の具体的な構成については後述する。

40

【0022】

バックライト部2は、液晶表示パネル1に光を照射する光源であり、例えば、CCFL(Cold Cathode Fluorescent Lamp:冷陰極傾向ランプ)や、LED(Light Emitting Diode:発光ダイオード)などを含んで構成されている。

【0023】

画像処理部3は、外部からの映像信号S1に対して所定の画像処理を施すことにより、RGB信号である映像信号S2を生成するものである。

50

【 0 0 2 4 】

フレームメモリ 4 は、画像処理部 3 から供給される映像信号 S 2 をフレーム単位で画素 P ごとに記憶するものである。

【 0 0 2 5 】

タイミング制御部 7 は、ゲートドライバ 5、データドライバ 6 およびバックライト駆動部 8 の駆動タイミングを制御するものである。また、バックライト駆動部 8 は、タイミング制御部 7 のタイミング制御に従って、バックライト部 2 の点灯動作を制御するものである。

【 0 0 2 6 】

以下、図 2 ないし図 4 を参照して、液晶表示パネル 1 の各画素 P 1 の具体的な構成について説明する。各画素 P 1 は、二つのサブ画素からなるマルチ画素構造を有するものであり、例えば、赤 (R ; Red)、緑 (G ; Green)、青 (B ; Blue) の基本色のいずれかを表示するようになっている。

10

【 0 0 2 7 】

図 2 は、画素 P 1 の等価回路を表したものである。画素 P 1 は、T F T 1 , T F T 2 と、一つのサブ画素 (以下、サブ画素 A という。) を構成する液晶素子 C 1 c 1 と、もう一つのサブ画素 (以下、サブ画素 B という。) を構成する液晶素子 C 1 c 2 と、容量素子 C s t 1 , C s t 2 とを有している。

【 0 0 2 8 】

T F T 1 , T F T 2 は、サブ画素 A , B に対して、映像信号 S 3 を供給するためのスイッチング素子としての機能を有するものであり、例えば M O S - F E T (Metal Oxide Semiconductor-Field Effect Transistor) により構成され、3つの電極、ゲート、ソースおよびドレインを有している。T F T 1 , T F T 2 のゲートは、左右方向に延在するゲートバスライン G L に接続されている。このゲートバスライン G L には、上下方向に延在する二本のソースバスライン S L 1 , S L 2 が直交している。T F T 1 のソースはソースバスライン S L 1 に接続され、ドレインは液晶素子 C 1 c 1 の一端および容量素子 C s t 1 の一端に接続されている。T F T 2 のソースはソースバスライン S L 2 に接続され、ドレインは液晶素子 C 1 c 2 の一端および容量素子 C s t 2 の一端に接続されている。

20

【 0 0 2 9 】

液晶素子 C 1 c 1 , C 1 c 2 は、T F T 1 , 2 を介して供給される信号電圧に応じて表示のための動作を行う表示素子としての機能を有するものである。液晶素子 C 1 c 1 の他端および液晶素子 C 1 c 2 の他端は液晶を挟んで対向する基板表面に形成された共通電極となる。

30

【 0 0 3 0 】

容量素子 C s t 1 , C s t 2 は、両端間に電位差を発生させるものであり、具体的には電荷を蓄積させる誘電体を含んで構成されている。容量素子 C s t 1 の他端および容量素子 C s t 2 の他端は、ゲートバスライン G L に平行すなわち左右方向に延在する容量素子バスライン C L に接続されている。

【 0 0 3 1 】

図 3 は液晶表示パネル 1 の断面構造を表したものである。液晶表示パネル 1 は、T F T 基板 (駆動基板) 1 0 と対向基板 2 0 との間に液晶層 3 0 を有している。T F T 基板 1 0 および対向基板 2 0 の各々には、偏光板 4 1 , 4 2 が、それらの光学軸 (図示せず) を直交させるように設けられている。

40

【 0 0 3 2 】

T F T 基板 1 0 は、ガラス基板 1 0 A に、各画素 P 1 ごとに、T F T 1 , T F T 2 と、層間絶縁層 1 0 B と、I T O (Indium Tin Oxide ; インジウムスズ酸化物) よりなるサブ画素電極 P x 1 , P x 2 とが形成されたものである。サブ画素電極 P x 1 はサブ画素 A を構成し、T F T 1 に電氣的に接続されている。サブ画素電極 P x 2 はサブ画素 B を構成し、T F T 2 に電氣的に接続されている。これらサブ画素電極 P x 1 , P x 2 により、一つの画素電極 1 1 が構成されている。サブ画素電極 P x 1 , P x 2 の間には、液晶配向制御

50

のためのスリット 1 2 が設けられている。なお、ガラス基板 1 0 A には、図示しないが、図 2 に示した容量素子 C 1 c 1 , C 1 c 2 等が設けられている。

【 0 0 3 3 】

図 2 の等価回路図に示したように、サブ画素電極 P x 1 と、サブ画素電極 P x 2 とは電氣的に独立しており、サブ画素電極 P x 1 , P x 2 は同一フレーム内において逆極性に電圧印加されている。これにより、画素 P 1 内のスリット 1 2 の幅を狭くし、透過率を改善することができる。

【 0 0 3 4 】

対向基板 2 0 は、ガラス基板 2 0 A に共通電極（コモン電極）2 1 が形成されたものである。ガラス基板 2 0 A には、図示しないが、カラーフィルタおよびブラックマトリクス等が形成されている。共通電極 2 1 には、液晶配向制御のためのスリット 2 1 が、画素電極 1 1 のスリット 1 2 とは重ならない位置に設けられている。

10

【 0 0 3 5 】

液晶層 3 0 は、V A モードの液晶層であり、液晶分子 3 1 により構成されている。

【 0 0 3 6 】

図 4 は、一つの画素 P 1 の画素電極 1 1 を表したものである。サブ画素電極 P x 1 は、四つの分割サブ画素電極 P x 1 1 , P x 1 2 , P x 1 3 , P x 1 4 に分けられている。これらの分割サブ画素電極 P x 1 1 ~ P x 1 4 の上下辺は、偏光板 4 1 , 4 2 の光学軸と 4 5 度の角度をなしている。また、分割サブ画素電極 P x 1 1 ~ P x 1 4 は、共通電極 2 1 のスリット 2 2 によって各々二つのドメイン D に分かれているので、サブ画素電極 P x 1 は 8 個のドメイン D を有している。ここで、ドメインとは、電圧印加時の液晶分子 3 1 の配向方向が同一である領域をいう。

20

【 0 0 3 7 】

サブ画素電極 P x 2 は、十個の分割サブ画素電極 P x 2 1 , P x 2 2 , P x 2 3 , P x 2 4 , P x 2 5 , P x 2 6 , P x 2 7 , P x 2 8 , P x 2 9 , P x 2 1 0 に分けられている。これらの分割サブ画素電極 P x 2 1 ~ P x 2 1 0 の上下辺は、偏光板 4 1 , 4 2 の光学軸と 4 5 度の角度をなしている。分割サブ画素電極 P x 2 1 ~ P x 2 1 0 も、同様に各々二つのドメイン D に分かれているので、サブ画素電極 P x 2 は 2 0 個のドメイン D を有している。

30

【 0 0 3 8 】

サブ画素電極 P x 1 の分割サブ画素電極 P x 1 1 ~ P x 1 4 は、その上下辺の両方で、サブ画素電極 P x 2 の分割サブ画素電極 P x 2 2 ~ P x 2 4 , P x 2 7 ~ P x 2 9 に隣接している。すなわち、分割サブ画素電極 P x 2 2 , P x 1 1 , P x 2 3 , P x 1 2 , P x 2 4 が交互に配置されると共に、分割サブ画素電極 P x 2 7 , P x 1 3 , P x 2 8 , P x 1 4 , P x 2 9 が交互に配置され、これらの間の 8 本のスリット 1 2 A の間隔を狭くすることが可能となり、残り 4 本のスリット 1 2 B のみが従来通りの間隔となる。これにより、この液晶表示装置では、逆極駆動による狭スリット化を適用可能なスリット 1 2 A の数を増やすことができるようになっている。

【 0 0 3 9 】

図 4 に示した構成は、面積が小さいサブ画素電極 P x 1 が 8 ドメイン以上となったときに適用可能となる。よって、サブ画素電極 P x 1 は、電圧印加時の液晶の配向方向が同一であるドメイン D を $(4 + 4 * n)$ (n は $n > 0$ である整数) 有していることが望ましい。

40

【 0 0 4 0 】

なお、飛び飛びになった分割サブ画素電極 P x 1 1 ~ P x 1 4 は、接続パターンにより電氣的に接続される必要があり、その分開口率が低下するおそれもある。しかし、本実施の形態では、より多くのスリット 1 2 A の間隔を狭くすることが可能となるので、それ以上の効果が得られる。分割サブ画素電極 P x 2 1 ~ P x 2 1 0 についても同様である。

【 0 0 4 1 】

この液晶表示装置は、サブ画素電極 P x 1 , P x 2 を図 4 に示した形状に形成すること

50

を除いては、通常の製造方法により製造することができる。

【0042】

この液晶表示パネル1では、図1に示したように、外部から供給された映像信号S1が画像処理部3により画像処理され、各画素P1用の映像信号S2が生成される。この映像信号S2は、フレームメモリ4において記憶され、映像信号S3として、データドライバ6へ供給される。このようにして供給された映像信号S3に基づいて、ゲートドライバ5およびデータドライバ6から出力される各画素P1内への駆動電圧によって、各画素P1ごとに線順次表示駆動動作がなされる。具体的には、ゲートドライバ5からゲートバスラインGLを介して供給される選択信号に応じて、TFT1, TFT2のオンオフが切り替えられ、ソースバスラインSLと画素P1を選択的に導通するようになっている。これにより、バックライト部2からの照明光が液晶表示パネル1により変調され、表示光として出力される。

10

【0043】

ここでは、サブ画素電極Px1の分割サブ画素電極Px11~Px14が、サブ画素電極Px2の分割サブ画素電極Px22~Px24, Px27~Px29に隣接しているので、分割サブ画素電極Px22, Px11, Px23, Px12, Px24が交互に配置されると共に、分割サブ画素電極Px27, Px13, Px28, Px14, Px29が交互に配置される。よって、これらの間の8本のスリット12Aの間隔を狭くすることが可能となり、図5に示したように、液晶配向の安定により透過率が向上するという狭スリット化の効果が更に高くなる。

20

【0044】

このように本実施の形態では、サブ画素電極Px1の分割サブ画素電極Px11~Px14を、サブ画素電極Px2の分割サブ画素電極Px22~Px24, Px27~Px29に隣接させるようにしたので、8本のスリット12Aを、逆極駆動による狭スリットとすることができる。よって、液晶配向を安定させて透過率を向上させるという狭スリット化の効果をより高めることが可能となる。また、スリット12を増やすことにより、VAモードの応答特性を高めることができ、高速化に有利であると共に、大画面化に伴う画素の大型化にも極めて好適である。

【0045】

(第2の実施の形態)

図6は、本発明の第2の実施の形態に係る液晶表示装置の四つの画素P1の画素電極11を並べて表したものであり、図7(A)は図6の左上および右下に示した画素電極11、図7(B)は図6の右上および左下に示した画素電極11をそれぞれ表したものである。本実施の形態の液晶表示装置は、画素電極11の外形を変えることにより画素P1のコーナーの透過率を改善するようにしたものであり、このことを除いては第1の実施の形態と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。

30

【0046】

図6の左上および右下に示した画素電極11では、図7(A)に示したように、サブ画素電極Px1は、四つの分割サブ画素電極Px11~Px14に分けられ、サブ画素電極Px2は、八個の分割サブ画素電極Px22~Px29に分けられている。一方、図6の右上および左下に示した画素電極11では、図7(B)に示したように、サブ画素電極Px2は、四つの分割サブ画素電極Px21~Px24に分けられ、サブ画素電極Px1は、八個の分割サブ画素電極Px12~Px19に分けられている。

40

【0047】

すなわち、本実施の形態では、画素P1のコーナーに位置していた三角形の分割サブ画素電極(第1の実施の形態における分割サブ画素電極Px21, Px210)が省略されており、画素電極11の外形が、90度縦になった台形となっている。画素電極11の左右辺は、台形の平行な辺であり、偏光板41, 42の光学軸に対して平行である。画素電極11の上下辺は、台形の傾斜する辺であり、偏光板41, 42の光学軸に対して45度

50

、135度、225度または315度のいずれかに傾斜している。これにより、本実施の形態では、画素P1のコーナーの透過率を改善することができるようになっている。

【0048】

画素電極11は、左右に隣接する画素電極11とは、垂直軸に対して線対称に配置されている。また、画素電極11は、上下に隣接する画素電極11とは点対称に配置されると共に、画素電極11の上下辺と当該画素電極11の上下に隣接する画素電極の上下辺とが互いに平行である。これにより、無駄なスペースをなくすることができる。

【0049】

また、図6の左上および右下に示した画素電極11では、図7(A)に示したように、サブ画素電極P×1の分割サブ画素電極P×11~P×14は、その上下辺の両方で、サブ画素電極P×2の分割サブ画素電極P×22~P×24、P×27~P×29に隣接している。すなわち、分割サブ画素電極P×22、P×11、P×23、P×12、P×24が交互に配置されると共に、分割サブ画素電極P×27、P×13、P×28、P×14、P×29が交互に配置され、これらの間の8本のスリット12Aの間隔を狭くすることが可能となり、残り2本のスリット12Bのみが従来通りの間隔となる。

10

【0050】

一方、図6の右上および左下に示した画素電極11では、図7(B)に示したように、サブ画素電極P×2の分割サブ画素電極P×21~P×24は、その上下辺の両方で、サブ画素電極P×1の分割サブ画素電極P×12~P×14、P×17~P×19に隣接している。すなわち、分割サブ画素電極P×12、P×21、P×13、P×22、P×14、P×19が交互に配置されると共に、分割サブ画素電極P×17、P×23、P×18、P×24が交互に配置され、これらの間の8本のスリット12Aの間隔を狭くすることが可能となり、残り2本のスリット12Bのみが従来通りの間隔となる。

20

【0051】

以上により、本実施の形態では、第1の実施の形態と同様に、逆極駆動による狭スリット化を適用可能なスリット12Aの割合を更に増やすことができるようになっている。

【0052】

更に、画素電極11は、上下または左右に隣接する画素電極11とは、複数のサブ画素電極P×1、P×2どうしの極性の関係が逆であることが好ましい。隣接する画素電極11間のスリット12Cを狭くすることが可能となり、透過率をより改善することができるからである。

30

【0053】

この液晶表示装置は、画素電極11を図6および図7に示したような外形で形成することを除いては、通常の製造方法により製造することができる。

【0054】

この液晶表示パネル1では、図1に示したように、第1の実施の形態と同様にして各画素P1ごとに線順次表示駆動動作がなされ、バックライト部2からの照明光が液晶表示パネル1により変調され、表示光として出力される。

【0055】

ここでは、画素電極11の外形が、左右辺は偏光板41、42の光学軸に対して平行であり、上下辺は偏光板41、42の光学軸に対して45度、135度、225度または315度のいずれかに傾斜した台形であるので、液晶分子31の配向方向と画素電極11の外形形状との矛盾が改善されている。よって、画素P1のコーナーの液晶分子の(方位角)プレが低減され、透過率が向上する。

40

【0056】

これに対して、図8(A)は、図15に示した従来の画素と同じものを表し、図8(B)は、図8(A)に示した画素の透過率をシミュレーションした結果を表したものであり、図8(A)に示した画素の左下コーナーの点線で囲まれた部分を拡大して表している。左上コーナーについては特に図示しないが、方位角が異なるだけで、結果はほぼ同様と考えてよい。

50

【 0 0 5 7 】

図 8 (B) から分かるように、従来では、特に画素のコーナーで透過率が非常に悪くなっていた。その原因として、画素の基本形状と液晶分子の配向方向との不一致が挙げられる。液晶分子は偏光板の光学軸との関係から 4 5 度方向に傾斜することで透過率が最大となる。そのためにスリット 1 1 2 は 4 5 度に配置されている。しかし、画素の基本形状は長方形であるので、画素のコーナーでは、縦横に切られた画素電極 $P \times 1$, $P \times 2$ のパターンの影響により液晶分子の方位角がずれてしまう (ブレ)。特に画素のコーナーでは、左右端と上下端の ブレが集中するので、透過率の悪化が著しくなっていた。

【 0 0 5 8 】

このように本実施の形態では、画素電極の外形を、左右辺は偏光板の光学軸に対して平行であり、上下辺は偏光板の光学軸に対して 4 5 度 , 1 3 5 度 , 2 2 5 度または 3 1 5 度のいずれかに傾斜した台形としたので、画素のコーナーの ブレを低減することができ、透過率を向上させることができる。

10

【 0 0 5 9 】

以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されず、種々の変形が可能である。例えば、上記第 1 の実施の形態では、サブ画素電極 $P \times 1$ が四つの分割サブ画素電極 $P \times 1 1 \sim P \times 1 4$ に分けられており、これら四つの分割サブ画素電極 $P \times 1 1 \sim P \times 1 4$ のすべてが、サブ画素電極 $P \times 2$ の分割サブ画素電極 $P \times 2 2 \sim P \times 2 4$, $P \times 2 7 \sim P \times 2 9$ に隣接している場合について説明したが、サブ画素電極 $P \times 1$ は、四つ以上の分割サブ画素電極に分けられていてもよい。この場合、それらの分割サブ画素電極のうち少なくとも四つが、サブ画素電極 $P \times 2$ の分割サブ画素電極に隣接していればよい。

20

【 0 0 6 0 】

また、例えば、上記第 2 の実施の形態では、画素電極 1 1 の外形が台形である場合について説明したが、本発明は、画素電極 1 1 の外形が台形である場合に限られず、平行四辺形など、上下辺が偏光板の光学軸に対して 4 5 度 , 1 3 5 度 , 2 2 5 度または 3 1 5 度のいずれかに傾斜した形状である場合に適用可能である。

【 0 0 6 1 】

また、例えば、上記実施の形態では、各画素が 2 つのサブ画素に分割される例について説明したが、本発明は、各画素が 3 つ以上のサブ画素に分割されるようにした場合にも適用可能である。

30

【 0 0 6 2 】

更に、サブ画素の形状は上記実施の形態に限定されず、他の形状、例えば正方形や長方形などでもよく、実質的に画素の平面積が分割されるような構成であればよい。

【 0 0 6 3 】

加えて、上記実施の形態では非線形素子として T F T 1 , T F T 2 を用いた場合を例として説明したが、非線形素子は T F D (Thin Film Diode ; 薄膜ダイオード) でもよい。

【 図面の簡単な説明 】

【 0 0 6 4 】

【 図 1 】本発明の第 1 の実施の形態に係る液晶表示パネルを備えた液晶表示装置の全体構成を示す図である。

40

【 図 2 】図 1 に示した液晶表示パネルの画素の等価回路図である。

【 図 3 】図 1 に示した液晶表示パネルの一部の構造を表す断面図である。

【 図 4 】図 3 に示した画素電極の平面図である。

【 図 5 】本実施の形態による透過率を表す図である。

【 図 6 】本発明の第 2 の実施の形態に係る液晶表示装置の画素電極の平面図である。

【 図 7 】図 7 (A) は図 6 の左上および右下に示した画素電極、図 7 (B) は図 6 の右上および左下に示した画素電極をそれぞれ表す平面図である。

【 図 8 】従来の画素の透過率のシミュレーション結果を表す図である。

【 図 9 】従来のマルチ画素による階調表示の一例を表した図である。

50

【図10】図9に示した各サブ画素の画素電極および共通電極の構成、並びにその等価回路図である。

【図11】図10に示したスリットの幅を説明するための図である。

【図12】図10に示したスリットの幅を説明するための図である。

【図13】スリットの幅と透過率との関係を表した図である。

【図14】図10に示した二つの画素電極に逆極性の電圧を印加した場合の、スリットにおける液晶分子の配向を説明するための図である。

【図15】逆極駆動の画素の構成を表す平面図である。

【図16】スリットの幅を狭くした場合の透過率を表す図である。

【図17】図15に示した画素においてスリットを増やした場合の問題点を説明するための平面図である。


10

【符号の説明】


【0065】

1...液晶表示パネル、10...TFT基板(駆動基板)、11...画素電極、12, 22...スリット、20...対向基板、21...共通電極、41, 42...偏光板、P1...画素、P×1, P×2...サブ画素電極、P×11~P×19, P×21~P×210...分割サブ画素電極。


【図1】




【図2】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【 図 1 1 】




【 図 1 2 】





【 図 1 3 】




【 図 1 5 】




【 図 1 4 】



【図 16】



【図 17】



フロントページの続き

Fターム(参考) 2H092 GA13 GA15 GA17 JA24 JB05 JB06 JB42 NA01 NA11 PA06
QA09
2H093 NA16 NA31 NB07 NC12 NC34 NC40 NC49 NC66 ND08 ND33
NE03 NF09
2H191 FA22X FA22Z GA04 GA17 HA08 LA21