

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-9933

(P2008-9933A)

(43) 公開日 平成20年1月17日(2008.1.17)

| | | | | | |
|-------------------|------------------|------------|------|--|-------------|
| (51) Int. Cl. | | F I | | | テーマコード (参考) |
| G06F 21/24 | (2006.01) | G06F 12/14 | 540A | | 5B017 |
| G06K 19/07 | (2006.01) | G06K 19/00 | N | | 5B035 |

審査請求 未請求 請求項の数 5 O L (全 9 頁)

| | | | |
|-----------|------------------------------|----------|--|
| (21) 出願番号 | 特願2006-182436 (P2006-182436) | (71) 出願人 | 000003078 株式会社東芝 東京都港区芝浦一丁目1番1号 |
| (22) 出願日 | 平成18年6月30日 (2006.6.30) | (71) 出願人 | 598010562 東芝エルエスアイシステムサポート株式会社 神奈川県川崎市幸区堀川町580番地 |
| | | (74) 代理人 | 100058479 弁理士 鈴江 武彦 |
| | | (74) 代理人 | 100091351 弁理士 河野 哲 |
| | | (74) 代理人 | 100088683 弁理士 中村 誠 |
| | | (74) 代理人 | 100108855 弁理士 蔵田 昌俊 |

最終頁に続く


(54) 【発明の名称】 記憶装置とその制御方法

(57) 【要約】

【課題】セキュア領域に記憶するデータに対応する識別データを1ページ内の特定の領域において集中管理することにより、記憶領域を削減することが可能な記憶装置とその制御方法を提供する。

【解決手段】記憶装置は、セキュア領域の1ページに、複数のデータ1-4を記憶するとともに、1ページの特定の位置に、複数のデータ1-4にそれぞれ対応し、各データを暗号化するためのキーデータを識別するための複数の識別データMKB ID1-4を記憶する記憶部を有している。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

セキュア領域の 1 ページに、複数のデータを記憶するとともに、前記 1 ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別するための複数の識別データを記憶する記憶部を有することを特徴とする記憶装置。

【請求項 2】

複数のデータを記憶するセキュア領域を有し、前記セキュア領域は複数のページにより構成された記憶部と、

前記セキュア領域の 1 ページに、複数のデータを記憶させるとともに、前記 1 ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別するための複数の識別データを記憶させるコントローラと
を具備することを特徴とする記憶装置。

10

【請求項 3】

前記コントローラは、前記 1 ページにデータを追記するとともに、前記識別データを追記することを特徴とする請求項 2 記載の記憶装置。

【請求項 4】

複数のデータをセキュア領域の 1 ページに記憶させ、

前記 1 ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別する複数の識別データを記憶させる
ことを特徴とする記憶装置の制御方法。

20

【請求項 5】

前記キーデータは M K B (Media Key Block) であり、前記識別データは、M K B を識別するための識別データであることを特徴とする請求項 1 乃至 3 記載の記憶装置又は請求項 4 記載の記憶装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば N A N D 型フラッシュメモリを有するメモリカードのような記憶装置に係わり、特に、暗号化されたデータを扱う記憶装置とその制御方法に関する。

【背景技術】

30

【0002】

例えば N A N D 型フラッシュメモリを用いたメモリカードにおいて、ホストデバイス(以下、単にホストと称す)とメモリカードとの間で暗号化されたデータを扱い、高度な秘密性を保持する技術が開発されている。この場合、メモリカード内に M K B (Media Key Block) と称するデータが記憶されている。ホストがこのメモリカードをアクセスする場合、この M K B により、アクセスが制御される。また、1 つのメモリカードには、複数の M K B が記憶されており、これら M K B を識別する識別データ(以下、M K B I D と称す)が使用される。

【0003】

ホストがメモリカードにデータを書き込む場合、一般に、512 バイト毎にデータがメモリカードに転送される。メモリカードのセキュア領域にデータを書き込む場合も同様であり、暗号化された 512 バイト毎のデータがメモリカードに転送される。セキュア領域に対するアクセスは、M K B により制御されるため、512 バイトのデータを書き込む毎に前記 M K B I D が割り当てられ、この M K B I D に対応する M K B がメモリカードからホストに転送される。この M K B に基づき所定の処理が行なわれてキーが生成され、このキーを用いてデータが暗号化されてメモリカードに転送される。メモリカードに転送されたデータとそのデータに対する M K B I D は、N A N D 型フラッシュメモリのセキュア領域内で管理される。

40

【0004】

従来、M K B I D を N A N D 型フラッシュメモリに書き込む場合、512 バイトのデ

50

ータ毎に1バイトの領域を付加し、この1バイトの領域にMKD IDを書き込んでいる。すなわち、NAND型フラッシュメモリの1ページ内に512バイトのデータと1バイトのMKB IDの対が4つ書き込まれることとなる。つまり、データとMKB IDが交互に記憶されている。

【0005】

また、MKB IDは、0～15のうちの1つのデータであるため、4ビットにより構成される。このため、MKB IDを記憶するためには、4ビットで十分であり、1バイトの領域のうち4ビットを無駄に使用していた。

【0006】

尚、低コストの記録媒体を用いて、記録媒体とこの記録媒体に複製コンテンツを記録する記録装置との間において、高い秘匿性を実現することが可能な技術が開発されている（例えば特許文献1参照）。

10

【特許文献1】特開2000-357213号公報

【発明の開示】

【発明が解決しようとする課題】

【0007】

本発明は、セキュア領域に記憶するデータに対応する識別データを1ページ内の特定の領域において集中管理することにより、記憶領域を削減することが可能な記憶装置とその制御方法を提供しようとするものである。

【課題を解決するための手段】

20

【0008】

本発明の記憶装置の第1の態様は、セキュア領域の1ページに、複数のデータを記憶するとともに、前記1ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別するための複数の識別データを記憶する記憶部を有することを特徴とする。

【0009】

本発明の記憶装置の第2の態様は、複数のデータを記憶するセキュア領域を有し、前記セキュア領域は複数のページにより構成された記憶部と、前記セキュア領域の1ページに、複数のデータを記憶させるとともに、前記1ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別するための複数の識別データを記憶させるコントローラとを具備することを特徴とする。

30

【0010】

本発明の記憶装置の制御方法の態様は、複数のデータをセキュア領域の1ページに記憶させ、前記1ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別する複数の識別データを記憶させることを特徴とする。

【発明の効果】

【0011】

本発明によれば、セキュア領域に記憶するデータに対応する識別データを1ページ内の特定の領域において集中管理することにより、記憶領域を削減することが可能な記憶装置とその制御方法を提供できる。

40

【発明を実施するための最良の形態】

【0012】

以下、本発明の実施の形態について、図面を参照して説明する。

【0013】

図2は、本実施形態が適用される記憶装置、例えばメモリカードの一例を示している。図2において、ホスト機器（以下、ホストと称す）10は、接続されるメモリカードをアクセスするためのハードウェア及びソフトウェア（システム）を備えている。このホスト10は、メモリカード1に対して、データの読み出し、データの書き込み、データの消去等のアクセスを行なう。

【0014】

50

メモリカード 1 は、ホスト 10 に接続されたとき、電源が供給されて動作し、ホスト 10 からのアクセスに応じた処理を行う。例えば、データの読み出し、データの書き込み、データの消去等のアクセスにおいて、メモリカード 1 は、物理アドレスと論理アドレスのマッピング、ECCエラー訂正、NAND型フラッシュメモリへのアクセス、NAND型フラッシュメモリのセキュア領域のデータに対する暗号化又は複合化処理などを行なう。

【0015】

コントローラ 3 は、メモリインタフェース部 (メモリ I/F) 4、ホストインタフェース部 (ホスト I/F) 5、バッファ 6、CPU 7、ROM (Read Only Memory) 8、及び RAM (Random Access Memory) 9 を有している。

【0016】

メモリインタフェース部 4 は、コントローラ 3 と NAND型フラッシュメモリ 2 との間のインタフェース処理を行う。ホストインタフェース部 5 は、コントローラ 3 とホスト 10 との間のインタフェース処理を行う。

【0017】

バッファ 6 は、ホスト 10 から送られてくるデータを NAND型フラッシュメモリ 2 へ書き込む際に、一定量 (例えば 1 ページ分) のデータを一時的に記憶したり、NAND型フラッシュメモリ 2 から読み出されるデータをホスト 10 へ送り出す際に、一定量のデータを一時的に記憶したりする。

【0018】

ROM 8 は、CPU 7 により使用される制御プログラムなどを格納するメモリである。RAM 9 は、CPU 7 の作業エリアとして使用され、各種のテーブル等を記憶する揮発性メモリである。

【0019】

CPU 7 は、メモリカード 1 全体の動作を司るものである。この CPU 7 は、例えばメモリカード 1 に電源が供給された場合、ROM 8 に格納されているファームウェア (制御プログラム) に従って処理を開始する。すなわち、CPU 7 は、処理に必要な各種テーブル (管理データ) を RAM 9 上に作成したり、ホスト 10 からの書き込みコマンド、読み出しコマンド、消去コマンドを受けて NAND型フラッシュメモリ 2 上の該当領域をアクセスしたり、NAND型フラッシュメモリ 2 をアクセスするにあたってホストからの論理アドレスと物理アドレスとを変換したり、バッファ 6 を介してデータ転送処理を制御したりする。

【0020】

図 3 は、NAND型フラッシュメモリ 2 を概略的に示している。NAND型フラッシュメモリ 2 は、消去時のブロックサイズ (消去ブロックサイズ) が例えば 256 k バイトに定められ、1 ページが例えば 2112 バイト (例えば 512 バイト分のデータ \times 4 + 10 バイト分の冗長部 \times 4 + 24 バイト分の管理情報) で構成されている。したがって、1 ブロックは例えば 128 ページにより構成されている。データの書き込み、読み出しはページ単位で行なわれる。

【0021】

NAND型フラッシュメモリ 2 は通常データ領域、システム領域とセキュア領域とを有している。システム領域には、例えばメディア固有の ID (MID) や 16 個の MKB などが記憶されている。セキュア領域には秘匿すべきデータ及び MKB ID などが記憶される。通常データ領域、システム領域及びセキュア領域とも、ブロックが満杯となった場合、空きブロックが割り当てられ、この空きブロックにデータが転送される。旧ブロックは、所定のタイミングで消去され、空きブロックとされる。

【0022】

図 1 は、本実施形態に係る NAND型フラッシュメモリ 2 に記憶されたセキュア領域の 1 ページの構成を示している。本実施形態において、セキュア領域の 1 ページには、4 つのデータ 1 ~ 4 が、例えば連続して記憶されている。各データ 1 ~ 4 はそれぞれ 512 バイトにより構成されている。識別データとしての MKB ID 1 ~ 4 は、1 ページ内の特

10

20

30

40

50

定のアドレスに集中して記憶される。すなわち、M K B I D 1 ~ 4 は、2 バイト、1 6 ビットにより構成された M K B I D 領域に記憶される。この M K B I D 領域において、各 4 ビットの M K B I D 1 ~ 4 がデータ 1 ~ 4 に対応して記憶される。また、1 ページ内の残りの領域には、他の管理データが記憶される。

【 0 0 2 3 】

図 4 は、メモリカード 1 のセキュア領域をアクセスする場合におけるホスト 1 0 とメモリカード 1 の動作を示すものであり、例えば書き込み動作について示している。

【 0 0 2 4 】

前述したように、ホスト 1 0 がメモリカード 1 のセキュア領域をアクセスする場合、M K B のデータを必要とする。このため、ホスト 1 0 は、まず、M K B の取得コマンドをメモリカードに転送する (S 1 1)。M K B の取得コマンドは、例えば 4 8 ビットにより構成される。コマンドフォーマットは、次のようである。スタート・ビット (1 ビット) + トランスミッション・ビット (コマンドかレスポンスかを示す) (1 ビット) + コマンド・インデックス (コマンド番号を示す) (6 ビット) + アーギュメント (引き数を示す) (3 2 ビット) + C R C 7 (巡回冗長検査コードを示す) (7 ビット) + エンド・ビット (1 ビット)。M K B I D は、例えばアーギュメント (3 2 ビット) のうちの 8 ビットを用いて指定される。M K B I D は前述したように、例えば “ 0 ” ~ “ 1 5 ” のデータであり、4 ビットにより構成されている。M K B の取得コマンドには、1 6 個の M K B I D のうちの 1 つが指定される。

10

【 0 0 2 5 】

メモリカード 1 において、転送されてきた M K B I D は、コントローラ 3 の例えば R A M 9 に記憶される。コントローラ 3 は、送られてきた M K B I D に対応する M K B データ (例えば最大 6 4 k バイトのデータ) を N A N D 型フラッシュメモリ 2 のシステム領域から読み出し、ホスト 1 0 に転送する (S 1 2)。

20

【 0 0 2 6 】

ホスト 1 0 は、この M K B とホスト 1 0 が有するデバイスキーとを用いてメディアキーを生成する (S 1 3)。次に、ホスト 1 0 より、メディア固有の I D (M I D) を取得するためのコマンドがメモリカード 1 に転送される (S 1 4)。

【 0 0 2 7 】

メモリカード 1 はこのコマンドに応じて、例えば 8 バイトの M I D データをホスト 1 0 に転送する (S 1 5)。ホスト 1 0 は、この M I D と前記メディアキーとからメディアユニークキー K m u を生成する (S 1 6)。

30

【 0 0 2 8 】

この後、ホスト 1 0 とメモリカード 1 との間において、メディアユニークキー K m u を使用して、チャレンジ・アンド・レスポンス・プロトコルに基づき認証処理が実行される (S 1 7)。

【 0 0 2 9 】

この認証処理が正常に終了した場合、ホスト 1 0 は、メディアユニークキー K m u と認証処理においてメモリカード 1 から得たデータに基づきタイトルキーを生成する (S 1 8)。このとき、メモリカード 1 においても、同様にして、ホスト 1 0 と共通のタイトルキーが生成される。ホスト 1 0 は、このタイトルキーに基づき転送すべきデータを暗号化する (S 1 9)。この暗号化されたデータは、ホスト 1 0 からメモリカード 1 に転送される (S 2 0)。

40

【 0 0 3 0 】

メモリカード 1 のコントローラ 3 は、転送されてきたデータをメモリカード 1 内で生成されたタイトルキーに基づき複合化し、この複合化されたデータと、予め送られてきたこのデータに対応する前記 M K B I D とを N A N D 型フラッシュメモリ 2 に書き込む (S 2 1)。すなわち、コントローラ 3 は、複合化されたデータをセキュア領域の 1 ページ内の空き領域に書き込むとともに、M K B I D を同じ 1 ページ内の M K B I D 領域に書き込む。

50

【0031】

図5は、NAND型フラッシュメモリ2の書き込み動作を示している。コントローラ3は、複合化されたデータをNAND型フラッシュメモリ2の例えばセキュア領域SR1内の1ページの空き領域に書き込む。これとともに、MKB IDの取得コマンドにより送られてきた4ビットのMKB IDをMKB ID領域の対応する領域に書き込む。すなわち、例えばデータ1を書き込む際のMKB IDが“1”である場合、1ページ内の空き領域にデータ1が書き込まれ、MKB ID = “1”が、MKB ID領域の対応箇所に書き込まれる。

【0032】

次に、例えばホスト10のセキュア領域に記憶されたデータ2とMKD ID = “2”を書き込む場合、図4に示す動作が実行され、メモリカード1のコントローラ3は、転送されてきたデータ2をNAND型フラッシュメモリ2のセキュア領域SR1の1ページの空き領域に書き込む。これとともに、MKB ID領域の対応箇所にMKD ID = “2”を書き込む。この書き込み動作は、通常の追記書き込みと同様である。すなわち、例えば先ず、書き込まれたデータ1、MKB ID = “1”を読み出し、このデータ1、MKB ID = “1”と追記されるデータ2、MKB ID = “2”をセキュア領域SR1内の別の空きページに書き込む。このような動作が書き込みデータに従って順次行なわれる。

10

【0033】

また、上記のようにして書き込まれたデータを読み出す場合、図4に示すステップS11～S18のような動作により、メモリカード1とホスト10において共通のタイトルキーが生成される。この後、例えばデータ1を読み出す場合、読み出し時にステップS11のようにして、ホスト10からメモリカード1に供給されたMKB ID = “1”に対応するデータ1が読み出される。この読み出されたデータは、タイトルキーにより暗号化され、ホストに転送される。

20

【0034】

また、メモリカード1に記憶されたデータ1を読み出す際、ホスト10からMKD ID = “2”がメモリカード1に供給された場合、メモリカード1のデータ1に対応してMKB ID領域に記憶されたMKB ID = “1”と不一致となる。この場合、メモリカード1からオール“1”のデータがホスト10に転送され、不正アクセスからデータが保護される。

30

【0035】

上記実施形態によれば、NAND型フラッシュメモリ2のセキュア領域の1ページに記憶される複数のデータに対して、これらデータに対応する複数のMKB IDを1つのMKB ID領域に集中して記憶している。しかも、このMKB ID領域に記憶される各MKB IDは、16個のMKB IDを記憶するために必要な4ビットにより構成されている。このため、MKB ID領域を従来に比べて削減することができる。

【0036】

尚、上記実施形態は、本発明を記憶装置としてのメモリカードに適用した場合を示した。しかし、メモリカードに限定されるものではなく、この種の暗号化されたデータを扱う装置に適用可能なことは言うまでもない。

40

【0037】

また、図1において、複数のデータ1-4は、1ページ内において連続して記憶しているが、これに限定されるものではなく、データとデータの間にも他の管理データを記憶することも可能である。

【0038】

その他、本発明は、上記実施形態に限定されるものではなく、発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。

【図面の簡単な説明】

【0039】

【図1】本実施形態に係る1ページ内におけるデータとMKB IDの配置の関係を示す

50

図。

【図2】本実施形態に適用されるメモリカードとホストを概略的に示す図。

【図3】本実施形態に適用されるメモリカードの構成を概略的に示す図。

【図4】本実施形態に係るデータの書き込み動作を概略的に示すフローチャート。

【図5】本実施形態に係るデータの書き込み動作を示すものであり、1ページ内に記憶されるデータとMKB IDの関係を示す図。


【符号の説明】

【0040】

1...メモリカード、2...NAND型フラッシュメモリ、3...コントローラ、10...ホスト、データ1~4...暗号化されたデータ、MKB ID 1~4...識別データ。


【図1】

図1




【図3】

図3




【図2】


図2



【 図 4 】



【 図 5 】



フロントページの続き

(74)代理人 100075672

弁理士 峰 隆司

(74)代理人 100109830

弁理士 福原 淑弘

(74)代理人 100084618

弁理士 村松 貞男

(74)代理人 100092196

弁理士 橋本 良郎

(72)発明者 中里 康明

神奈川県川崎市幸区堀川町5-8-0番地 東芝エルエスアイシステムサポート株式会社内

Fターム(参考) 5B017 AA03 BA07 CA14

5B035 AA00 BB09 BB11 CA11 CA29