

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2020 年 7 月 2 日 (02.07.2020)



(10) 国际公布号
WO 2020/133623 A1

(51) 国际专利分类号:
G09G 3/20 (2006.01)

(21) 国际申请号: PCT/CN2019/073132

(22) 国际申请日: 2019 年 1 月 25 日 (25.01.2019)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201811617081.4 2018 年 12 月 27 日 (27.12.2018) CN

(71) 申请人: 惠科股份有限公司(**HKC CORPORATION LIMITED**) [CN/CN]; 中国广东省深圳市宝安区石岩街道水田村民营工业园惠科工业园厂房 1、2、3 栋, 九州阳光 1 号厂房 5、7 楼, Guangdong 518000 (CN)。

(72) 发明人: 黄笑宇 (**HUANG, Xiaoyu**); 中国广东省深圳市宝安区石岩街道水田村民营工业园惠科工业园厂房 1、2、3 栋, 九州阳光 1 号厂房 5、7 楼, Guangdong 518000 (CN)。

(74) 代理人: 深圳市世纪恒程知识产权代理事务所 (**CENFO INTELLECTUAL PROPERTY AGENCY**); 中国广东省深圳市南山区粤海街道高新技术产业园北区松坪山路 3 号奥特讯电力大厦 201, Guangdong 518057 (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX,

(54) **Title:** DISPLAY PANEL DRIVING CIRCUIT AND DISPLAY DEVICE

(54) 发明名称: 显示面板驱动电路及显示装置




图 1

10 Storage
20 Control chip
30 Communication switching circuit
40 Timing controller
AA Display panel driving circuit

(57) **Abstract:** Disclosed are a display panel driving circuit and a display device. The display panel driving circuit comprises: a storage; a control chip; and a timing controller comprising a data transmission end and a control end, wherein the data transmission end is connected to a control signal output end of a communication switching circuit and a data output end of the storage, and the control end is connected to a controlled end of the communication switching circuit. The timing controller is configured to receive a control signal output by the control chip when the communication switching circuit is controlled to be closed and to read software data of the storage when the communication switching circuit is controlled to be opened.

(57) **摘要:** 本申请公开一种显示面板驱动电路及显示装置, 该显示面板驱动电路包括存储器; 控制芯片; 时序控制器, 包括数据传输端及控制端, 数据传输端与通讯切换电路的控制信号输出端及存储器的数据输出端连接, 控制端与通讯切换电路的受控端连接; 其中, 时序控制器被配置为, 控制通讯切换电路开启时, 接收控制芯片输出的控制信号, 控制通讯切换电路关闭时, 读取存储器的软体数据。

MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL,
PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区
保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ,
NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM,
AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG,
CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU,
IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT,
RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI,
CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告 (条约第21条(3))。

显示面板驱动电路及显示装置

[1] 相关专利

[2] 本申请要求2018年12月27日，申请号为201811617081.4，申请名称为“显示面板驱动电路及显示装置”的中国专利申请的优先权，在此将其全文引入作为参考。

[3] 技术领域

[4] 本申请涉及显示驱动技术领域，特别涉及一种显示面板驱动电路及显示装置。

[5] 背景技术

[6] 这里的陈述仅提供与本申请有关的背景信息，而不必然地构成现有技术。

[7] 显示装置中，时序控制器TCON IC内部静态只读存储器SRAM里的数据一般在掉电之后不能保存，而EEPROM(Electrically Erasable Programmable read only memory，可擦除存储器)或闪存器Flash里存储的数据即使掉电之后也能保存，所以会将时序控制器的控制程序储存在外部存储器EEPROM或Flash中。上电之后，时序控制器会进行初始化，通过总线从外部存储器中读取时序控制数据。随后再通过总线与控制芯片连接。

[8] 由于存储器和时序控制器均是通过通讯总线与时序控制器连接的，因此，在通过总线从外部存储器中读取时序控制数据时，控制芯片的控制信号可能会干扰时序控制器与存储器之间的数据读取，导致数据读取失败。

[9] 申请内容

[10] 本申请的主要目的是提出一种显示面板驱动电路及显示装置，旨在解决时序控制器软件读取错误的问题，提高了显示装置的可靠性。

[11] 为实现上述目的，本申请提出一种显示面板驱动电路，所述显示面板驱动电路包括：

[12] 存储器；

[13] 控制芯片，所述控制芯片连接至串行通讯总线；

[14] 通讯切换电路，包括受控端、控制信号输入端及控制信号输出端，所述控制信号输入端经所述串行通讯总线与所述控制芯片通讯连接；

- [15] 时序控制器，包括数据传输端及控制端，所述数据传输端与所述通讯切换电路的控制信号输出端及所述存储器的数据输出端连接，所述控制端与所述通讯切换电路的受控端连接；其中，
- [16] 所述时序控制器被配置为，控制所述通讯切换电路开启时，接收所述控制芯片输出的控制信号，控制通讯切换电路关闭时，读取所述存储器的软体数据。
- [17] 可选地，所述显示面板驱动电路还包括通讯隔离电路，所述通讯隔离电路串联设置于所述通讯切换电路与所述时序控制器之间，所述通讯隔离电路被配置为，在所述时序控制器控制所述通讯切换电路开启时，将所述控制芯片输出的控制信号进行隔离后输出。
- [18] 可选地，所述通讯隔离电路包括第一单向导通元件及第二单向导通元件，所述第一单向导通元件的输入端与所述第一选通支路的输出端连接，所述第一单向导通元件的输出端与所述时序控制器的数据传输端；
- [19] 所述第二单向导通元件的输入端与所述第二选通支路的输出端连接，所述第二单向导通元件的输出端与所述时序控制器的数据传输端。
- [20] 可选地，所述串行通讯总线包括数据线和时钟线，所述通讯切换电路包括第一选通支路、第二选通支路及D触发器，所述D触发器的时钟信号输入端与所述时序控制器的控制端连接，所述D触发器的数据输入端与第一直流电源连接，所述D触发器的数据输出端与所述第一选通支路和所述第二选通支路的受控端连接，所述第一选通支路串联设置于所述数据线与所述时序控制器的一数据传输端之间，所述第二选通支路串联设置于所述时钟线与所述时序控制器的另一数据传输端之间。
- [21] 可选地，所述第一选通支路包括第一电子开关和第一电阻，所述第一电子开关的受控端为所述第一选通支路的受控端，并经所述第一电阻的接地，所述第一电子开关的输入端与所数据线连接，所述第一电子开关的输出端与所述书序控制器的第二数据传输端连接。
- [22] 可选地，所述第一选通支路包括第二电子开关和第二电阻，所述第二电子开关的受控端为所述第二选通支路的受控端，并经所述第二电阻的接地，所述第二电子开关的输入端与所数据线连接，所述第二电子开关的输出端与所述时序控

制器的数据传输端连接。

[23] 可选地，所述显示面板驱动电路还包括第三单向导通元件，所述第三单向导通元件的输入端与所述存储器连接，所述第三单向导通元件的输出端与所述时序控制器连接。

[24] 可选地，所述显示面板驱动电路还包括栅极驱动电路及源极驱动电路，所述栅极驱动电路和所述源极驱动电路的受控端分别与所述时序控制器的输出端连接。

[25] 本申请还提出一种显示面板驱动电路，包括：

[26] 存储器；

[27] 多个控制芯片，各所述控制芯片连接至串行通讯总线；

[28] 通讯切换电路，包括受控端、控制信号输入端及控制信号输出端，所述通讯切换电路，所述控制信号输入端经所述串行通讯总线与各所述控制芯片通讯连接；

[29] 单向导通元件，所述单向导通元件的输入端与所述通讯切换电路的控制信号输出端连接；

[30] 时序控制器，包括数据传输端及控制端，所述数据传输端与所述单向导通元件的输出端及所述存储器的数据输出端连接，所述控制端与所述通讯切换电路的受控端连接；其中，

[31] 所述时序控制器被配置为，控制所述通讯切换电路开启时，接收所述控制芯片输出的控制信号，控制通讯切换电路关闭时，读取所述存储器的软体数据。

[32] 本申请还提出一种显示装置，其特征在于，包括显示面板及如上所述的显示面板驱动电路，所述显示面板的栅极驱动电路和所述源极驱动电路分别与所述显示面板电连接。

[33] 本申请通过设置控制芯片、时序控制器及存储器，并通过串行通讯总线进行通讯连接，并通过设置通讯切换电路串联设置于控制芯片与时序控制器之间，通讯切换电路基于时序控制电路的控制，并在时序控制器控制通讯切换电路关闭时，实现时序控制器与存储器通讯连接，以使时序控制器读取存储器的软体数据，进而完成时序控制器的初始设置。而在时序控制器控制通讯切换电路开启

时，实现时序控制器与控制芯片通讯连接，从而接收控制芯片输出的控制信号，并转换为对应的驱动信号后输出，完成显示面板的图像显示。本申请解决了在时序控制器读取存储器的数据时，存储器的数据可能窜入至控制芯片，而导致控制芯片的工作紊乱，或者控制芯片的数据信号输出至时序控制器或者存储器，而导致时序控制器读取存储器数据失败的问题。本申请有效的解决了时序控制器软件读取错误的问题，提高了显示装置的可靠性。

[34] 附图说明

[35] 为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

[36] 图1为本申请显示面板驱动电路一实施例的功能模块示意图；

[37] 图2为本申请显示面板驱动电路另一实施例的功能模块示意图；

[38] 图3为本申请显示面板驱动电路一实施例的电路结构示意图。

[39] 附图标号说明：

[40]

[表1]

标号	名称	标号	名称
10	存储器	31	第一选通支路
20	控制芯片	32	第二选通支路
30	通讯切换电路	33	D触发器
40	时序控制器	Q1	第一电子开关
50	通讯隔离电路	R1	第一电阻
SCL	时钟线	Q2	第二电子开关
SDA	数据线	R2	第二电阻
VDD	第一直流电源	C	时钟信号输入端
D1	第一单向导通元件	D	数据输入端
D2	第二单向导通元件	Q	数据输出端

[41] 本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

[42] 具体实施方式

[43] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

[44] 需要说明，若本申请实施例中有涉及方向性指示（诸如上、下、左、右、前、后……），则该方向性指示仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

[45] 另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指

明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

- [46] 本申请提出一种显示面板驱动电路。
- [47] 参照图1至图3，在本申请一实施例中，该显示面板驱动电路包括：
- [48] 存储器10；
- [49] 控制芯片20，所述控制芯片20连接至串行通讯总线；
- [50] 通讯切换电路30，包括受控端、控制信号输入端及控制信号输出端，所述控制信号输入端经所述串行通讯总线与所述控制芯片20通讯连接；
- [51] 时序控制器40，包括数据传输端及控制端，所述数据传输端与所述通讯切换电路30的控制信号输出端及所述存储器10的数据输出端连接，所述控制端与所述通讯切换电路30的受控端连接；其中，
- [52] 所述时序控制器40被配置为，控制所述通讯切换电路30开启时，接收所述控制芯片20输出的控制信号，控制通讯切换电路30关闭时，读取所述存储器10的软体数据。
- [53] 本实施例中，所述显示面板驱动电路还包括栅极驱动电路及源极驱动电路，所述栅极驱动电路和所述源极驱动电路的受控端分别与所述时序控制器40的输出端连接。
- [54] 存储器10和时序控制器40均可以设置于时序控制（Timing Controller， TCON）PCB板上，存储器10可以存储用于驱动栅极驱动集成电路和源极驱动集成电路工作的控制信号，并通过串行通讯总线与时序控制器40通讯连接，在显示装置上电工作时，时序控制器40读取存储器10里的控制信号，及其他设定数据进行初始设置，以产生对应的时序控制信号，从而驱动显示装置中的显示面板的源极驱动集成电路及栅极驱动集成电路工作。存储器10的数据在显示装置正常工作时是不能被修改的，一旦被修改，使得设定数据出错，将导致显示装置显示异常。因此，存储器10大多设置写保护引脚（WP pin），并

在输入高电平时，可以控制存储器10写入数据，而在低电平时，不能写入数据，此时存储器10仅供时序控制器40读取数据。时序控制板上还设置有电源处理电路，电源处理电路的输出端分别与存储器10及时序控制器40连接。上述实施例中，串行通讯总线可以采用（I²C-Integrated Circuit）通讯总线，当然也可以采用其他的通讯线路来实现，此处不做限制。

[55] 该控制芯片20可以设置于显示装置的主控板上，控制芯片20的数量可以是一个，也可以是多个，具体可以根据显示装置的功能进行设定，可以是显示装置的主控制器或者视频处理芯片，当控制芯片20的数量设置为多个时每一控制芯片20均通过串行通讯总线与时序控制器40连接。控制芯片20在显示装置工作时，将R/G/B压缩信号、控制信号经串行通讯总线输出至时序控制器40，电源则通过电源线及电源处理电路。电源处理电路将接收到的电源转换成对应的驱动电源后输出至时序控制板上的电路模块。在显示装置正常工作后，时序控制器40将接收到的R/G/B压缩信号、控制信号转换成适于显示装置中的源极驱动电路和栅极驱动电路的数据信号、控制信号及时钟信号，实现显示面板的图像显示。

[56] 需要说明的是，控制芯片20、时序控制器40及存储器10之间均通过串行通讯总线进行通讯连接，并且时序控制器40需要读取存储器10及控制芯片20的数据来实现显示面板的驱动。因此，在时序控制器40读取数据的过程中，可能对其他芯片产生影响，例如在时序控制器40读取存储器10的数据时，存储器10的数据可能窜入至控制芯片20，而导致控制芯片20的工作紊乱，或者在时序控制器40读取存储器10的数据时，控制芯片20的数据信号输出至时序控制器40或者存储器10，而导致时序控制器40读取存储器10数据失败。

[57] 为了解决上述问题，本实施例显示面板驱动电路可以设置通讯切换电路30来实现通讯电路的切换。具体地，通讯切换电路30接收时序控制器40输出的控制信号而开启/断开，在显示装置上电时，时序控制器40控制通讯切换电路30关闭，此时时序控制器40通过串行通讯总线与存储器10通讯连接，以读取所述存储器10的软体数据，实现对时序控制器40的初始设置，在这个过程中，通讯切换电路30处于断开状态，因此控制芯片20的数据不会经串行通讯总线输出至存储器10或者时序控制器40，而对时序控制器40读取存储器10数据产生干扰，同时，存

存储器10的数据也不会窜入至控制芯片20，而导致控制芯片20的功能紊乱。在初始化结束，显示装置进入正常工作状态时，时序控制器40控制通讯切换电路30开启，此时时序控制器40通过串行通讯总线与控制芯片20通讯连接，从而接收控制芯片20输出的控制信号、数据信号及时钟信号，并转换为对应的驱动信号后输出，完成显示面板的图像显示。

[58] 本申请通过设置控制芯片20、时序控制器40及存储器10，并通过串行通讯总线进行通讯连接，并通过设置通讯切换电路30串联设置于控制芯片20与时序控制器40之间，通讯切换电路30基于时序控制电路的控制，并在时序控制器40控制通讯切换电路30关闭时，实现时序控制器40与存储器10通讯连接，以使时序控制器40读取存储器10的软体数据，进而完成时序控制器40的初始设置。而在时序控制器40控制通讯切换电路30开启时，实现时序控制器40与控制芯片20通讯连接，从而接收控制芯片20输出的控制信号，并转换为对应的驱动信号后输出，完成显示面板的图像显示。本申请解决了在时序控制器40读取存储器10的数据时，存储器10的数据可能窜入至控制芯片20，而导致控制芯片20的工作紊乱，或者控制芯片20的数据信号输出至时序控制器40或者存储器10，而导致时序控制器40读取存储器10数据失败的问题。本申请有效的解决了时序控制器40软件读取错误的问题，提高了显示装置的可靠性。

[59] 参照图1至图3，在一可选实施例中，所述显示面板驱动电路还包括通讯隔离电路50，所述通讯隔离电路50串联设置于所述通讯切换电路30与所述时序控制器40之间，所述通讯隔离电路50被配置为，在所述时序控制器40控制所述通讯切换电路30开启时，将所述控制芯片20输出的控制信号进行隔离后输出。

[60] 需要说明的是，在存储器10与时序控制器40的PC总线上，一般产生有寄生电容、阻抗，而这些电阻及寄生电容会在显示装置上电工作后，产生电磁干扰，这些干扰信号在控制芯片20与时序控制器40通讯连接时，容易通过窜入I²C总线至控制芯片20。本实施例的通讯隔离电路50可以在控制芯片20与时序控制器40通讯连接时，对控制芯片20输出的控制信号进行通讯隔离后输出，以隔离存储器10与时序控制器40的I²C总线产生的干扰信号。

[61] 进一步地，上述实施例中，所述通讯隔离电路50包括第一单向导通元件D1及第

二单向导通元件D2，所述第一单向导通元件D1的输入端与所述第一选通支路31的输出端连接，所述第一单向导通元件D1的输出端与所述时序控制器40的第二数据传输端；

[62] 所述第二单向导通元件D2的输入端与所述第二选通支路32的输出端连接，所述第二单向导通元件D2的输出端与所述时序控制器40的第二数据传输端。本实施例中，第一单向导通元件D1和/或第二单向导通元件D2可以采用光耦、二极管等具有隔离特性的单向二极管来实现，本实施例可选采用二极管实现。利用单向导通特性，可以避免在时序控制器40读取存储器10的数据时，存储器10的数据窜入至控制芯片20，而导致控制芯片20的工作紊乱的问题发生，使得时序控制器40与存储芯片之间的通讯影响外部I²C总线上的其他芯片正常工作。

[63] 本实施例通过单向导通元件，还可以避免在通讯选通电路开启时，也即时序控制器40接收控制芯片20的控制信号时，用于连接存储器10与时序控制器40的I²C总线上的寄生电容、阻抗产生的干扰信号窜入至控制芯片20，而导致控制芯片20的工作紊乱的问题发生，使得时序控制器40与存储芯片之间的通讯影响外部I²C总线上的其他芯片正常工作。

[64] 参照图1至图3，在一可选实施例中，所述串行通讯总线包括数据线SDA和时钟线SCL，所述通讯切换电路30包括第一选通支路31、第二选通支路32及D触发器33，所述D触发器33的时钟信号输入端C与所述时序控制器40的控制端连接，所述D触发器33的数据输入端D与所述第一直流电源VDD连接，所述D触发器33的数据输出端Q与所述第一选通支路31和第二选通支路32的受控端连接，所述第一选通支路31串联设置于所述数据线SDA与所述时序控制器40的一数据传输端之间，所述第二选通支路32串联设置于所述时钟线SCL与所述时序控制器40的另一数据传输端之间。其中，第一直流电源VDD可以是时序控制器的供电电源。

[65] 本实施例中，D触发器33基于时序控制器40的控制，用于在接收到时序控制器40输出的上升沿触发信号的时候，将数据输入端D的逻辑准位赋值，也即高电平的第一直流电源VDD给数据输出端，以使数据输出端Q输出高电平的控制信号至第一选通支路31和第二选通支路32，从而控制第一选通支路31和第二选通支路32开启，并实现控制芯片20与时序控制器40的通讯连接。在接收到时序控制器40

输出的下降沿触发信号的时候，D触发器33不动作，从而控制第一选通支路31和第二选通支路32断开，以断开控制芯片20与时序控制器40的通讯连接。

[66] 参照图1至图3，在一可选实施例中，所述第一选通支路31包括第一电子开关Q1和第一电阻R1，所述第一电子开关Q1的受控端为所述第一选通支路31的受控端，并经所述第一电阻R1的接地，所述第一电子开关Q1的输入端与所数据线SDA连接，所述第一电子开关Q1的输出端与所述书序控制器的第二数据传输端连接。

[67] 本实施例中，第一电子开关Q1可以采用三极管、MOS管等开关管来实现，本实施例可选采用N-MOS管来实现。第一电阻R1为下拉电阻，用于输出低电平的控制信号至N-MOS管的栅极，从而使N-MOS管处于截止状态。在显示装置上电时，时序控制器40输出下降沿触发信号，D触发器33不动作，从而使N-MOS管保持截止状态，此时时序控制器40与存储器10通讯连接，实现时序控制器40的初始设置。在初始化结束，显示装置进入正常工作状态时，时序控制器40输出上升沿触发信号，从而触发D触发器33输出高电平的控制信号控制N-MOS管导通，时序控制器40与控制芯片20通讯连接，完成显示面板的图像显示。

[68] 参照图1至图3，在一可选实施例中，所述第二选通支路32包括第二电子开关Q2和第二电阻R2，所述第二电子开关Q2的受控端为所述第二选通支路32的受控端，并经所述第二电阻R2的接地，所述第二电子开关Q2的输入端与所数据线SDA连接，所述第二电子开关Q2的输出端与所述时序控制器40的第二数据传输端连接。

[69] 本实施例中，第二电子开关Q2可以采用三极管、MOS管等开关管来实现，本实施例可选采用N-MOS管来实现。第二电阻R2为下拉电阻，用于输出低电平的控制信号至N-MOS管的栅极，从而使N-MOS管处于截止状态。在显示装置上电时，时序控制器40输出下降沿触发信号，D触发器33不动作，从而使N-MOS管保持截止状态，此时时序控制器40与存储器10通讯连接，实现时序控制器40的初始设置。在初始化结束，显示装置进入正常工作状态时，时序控制器40输出上升沿触发信号，从而触发D触发器33输出高电平的控制信号控制N-MOS管导通，时序控制器40与控制芯片20通讯连接，完成显示面板的图像显示。

- [70] 参照图1至图3，在一可选实施例中，所述显示面板驱动电路还包括第三单向导通元件（图未示出），所述第三单向导通元件的输入端与所述存储器10连接，所述第三单向导通元件的输出端与所述时序控制器40连接。
- [71] 需要说明的是，存储器10的数据在显示装置正常工作时是不能被修改的，一旦被修改，使得设定数据出错，将导致显示装置显示异常。因此，存储器10大多设置写保护引脚（WP pin），并在输入高电平时，可以控制存储器10写入数据，而在低电平时，不能写入数据，而对存储器10进行写保护。而在时序控制板与外部的串行通讯总线上存在的寄生电容及阻抗，这样容易导致串行通讯总线上产生杂波串到写保护脚，而出现高电平，从而使存储器10进入写保护状态，此时，若通讯切换电路30接收时序控制器40输出的控制信号而开启，该控制信号将进入至存储器10，导致存储器10的数据被改写。
- [72] 为了解决上述问题，第三单向导通元件可以采用光耦、二极管等具有隔离特性的单向二极管来实现，本实施例可选采用二极管实现。第三单向导通元件用于防止时序控制器40读取控制芯片20的数据时，控制芯片20的数据窜入至存储器10，而导致存储器10的数据被改写。
- [73] 本申请还提出一种显示装置，包括显示面板及如上所述的显示面板驱动电路，所述显示面板的栅极驱动电路和所述源极驱动电路分别与所述显示面板电连接。该显示面板驱动电路的详细结构可参照上述实施例，此处不再赘述；可以理解的是，由于在本申请显示装置中使用了上述显示面板驱动电路，因此，本申请显示装置的实施例包括上述显示面板驱动电路全部实施例的全部技术方案，且所达到的技术效果也完全相同，在此不再赘述。
- [74] 本实施例中，显示装置可以是电视机、平板电脑、手机等具有显示面板的显示装置。
- [75] 以上所述仅为本申请的可选实施例，并非因此限制本申请的专利范围，凡是在本申请的申请构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

权利要求书

- [权利要求 1] 一种显示面板驱动电路，其特征在于，所述显示面板驱动电路包括：
存储器；
控制芯片，所述控制芯片连接至串行通讯总线；
通讯切换电路，包括受控端、控制信号输入端及控制信号输出端，所述控制信号输入端经所述串行通讯总线与所述控制芯片通讯连接；
时序控制器，包括数据传输端及控制端，所述数据传输端与所述通讯切换电路的控制信号输出端及所述存储器的数据输出端连接，所述控制端与所述通讯切换电路的受控端连接；其中，
所述时序控制器被配置为，控制所述通讯切换电路开启时，接收所述控制芯片输出的控制信号，控制通讯切换电路关闭时，读取所述存储器的软体数据。
- [权利要求 2] 如权利要求1所述的显示面板驱动电路，其特征在于，所述显示面板驱动电路还包括通讯隔离电路，所述通讯隔离电路串联设置于所述通讯切换电路与所述时序控制器之间，所述通讯隔离电路被配置为，在所述时序控制器控制所述通讯切换电路开启时，将所述控制芯片输出的控制信号进行隔离后输出。
- [权利要求 3] 如权利要求2所述的显示面板驱动电路，其特征在于，所述通讯隔离电路包括第一单向导通元件及第二单向导通元件，所述第一单向导通元件的输入端与所述第一选通支路的输出端连接，所述第一单向导通元件的输出端与所述时序控制器的数据传输端；
所述第二单向导通元件的输入端与所述第二选通支路的输出端连接，所述第二单向导通元件的输出端与所述时序控制器的数据传输端。
- [权利要求 4] 如权利要求3所述的显示面板驱动电路，其特征在于，所述第一单向导通元件和/或所述第二单向导通元件为二极管。
- [权利要求 5] 如权利要求1所述的显示面板驱动电路，其特征在于，所述串行通讯总线包括数据线和时钟线，所述通讯切换电路包括第一选通支路、第二选通支路及D触发器，所述D触发器的时钟信号输入端与所述时序

控制器的控制端连接，所述D触发器的数据输入端与第一直流电源连接，所述D触发器的数据输出端与所述第一选通支路和所述第二选通支路的受控端连接，所述第一选通支路串联设置于所述数据线与所述时序控制器的一数据传输端之间，所述第二选通支路串联设置于所述时钟线与所述时序控制器的另一数据传输端之间。

[权利要求 6] 如权利要求5所述的显示面板驱动电路，其特征在于，所述第一选通支路包括第一电子开关和第一电阻，所述第一电子开关的受控端为所述第一选通支路的受控端，并经所述第一电阻的接地，所述第一电子开关的输入端与所数据线连接，所述第一电子开关的输出端与所述时序控制器的第二数据传输端连接。

[权利要求 7] 如权利要求6所述的显示面板驱动电路，其特征在于，所述第一电子开关为三极管或MOS管。

[权利要求 8] 如权利要求5所述的显示面板驱动电路，其特征在于，所述第一选通支路包括第二电子开关和第二电阻，所述第二电子开关的受控端为所述第二选通支路的受控端，并经所述第二电阻的接地，所述第二电子开关的输入端与所数据线连接，所述第二电子开关的输出端与所述时序控制器的数据传输端连接。

[权利要求 9] 如权利要求8所述的显示面板驱动电路，其特征在于，所述第二电子开关为三极管或MOS管。

[权利要求 10] 如权利要求1所述的显示面板驱动电路，其特征在于，所述显示面板驱动电路还包括第三单向导通元件，所述第三单向导通元件的输入端与所述存储器连接，所述第三单向导通元件的输出端与所述时序控制器连接。

[权利要求 11] 如权利要求1所述的显示面板驱动电路，其特征在于，所述显示面板驱动电路还包括栅极驱动电路及源极驱动电路，所述栅极驱动电路和所述源极驱动电路的受控端分别与所述时序控制器的输出端连接。

[权利要求 12] 一种显示面板驱动电路，其特征在于，包括：
存储器；

多个控制芯片，各所述控制芯片连接至串行通讯总线；
通讯切换电路，包括受控端、控制信号输入端及控制信号输出端，所述通讯切换电路，所述控制信号输入端经所述串行通讯总线与各所述控制芯片通讯连接；
单向导通元件，所述单向导通元件的输入端与所述通讯切换电路的控制信号输出端连接；
时序控制器，包括数据传输端及控制端，所述数据传输端与所述单向导通元件的输出端及所述存储器的数据输出端连接，所述控制端与所述通讯切换电路的受控端连接；其中，
所述时序控制器被配置为，控制所述通讯切换电路开启时，接收所述控制芯片输出的控制信号，控制通讯切换电路关闭时，读取所述存储器的软体数据。

[权利要求 13]

一种显示装置，其特征在于，包括显示面板及如权利要求1所述的显示面板驱动电路，所述显示面板的栅极驱动电路和所述源极驱动电路分别与所述显示面板电连接；所述显示面板驱动电路包括：
存储器；
控制芯片，所述控制芯片连接至串行通讯总线；
通讯切换电路，包括受控端、控制信号输入端及控制信号输出端，所述控制信号输入端经所述串行通讯总线与所述控制芯片通讯连接；
时序控制器，包括数据传输端及控制端，所述数据传输端与所述通讯切换电路的控制信号输出端及所述存储器的数据输出端连接，所述控制端与所述通讯切换电路的受控端连接；其中，
所述时序控制器被配置为，控制所述通讯切换电路开启时，接收所述控制芯片输出的控制信号，控制通讯切换电路关闭时，读取所述存储器的软体数据。

[权利要求 14]

如权利要求13所述的显示装置，其特征在于，所述显示装置还包括通讯隔离电路，所述通讯隔离电路串联设置于所述通讯切换电路与所述时序控制器之间，所述通讯隔离电路被配置为，在所述时序控制器控

制所述通讯切换电路开启时，将所述控制芯片输出的控制信号进行隔离后输出。

[权利要求 15] 如权利要求14所述的显示装置，其特征在于，所述通讯隔离电路包括第一单向导通元件及第二单向导通元件，所述第一单向导通元件的输入端与所述第一选通支路的输出端连接，所述第一单向导通元件的输出端与所述时序控制器的数据传输端；
所述第二单向导通元件的输入端与所述第二选通支路的输出端连接，所述第二单向导通元件的输出端与所述时序控制器的数据传输端。

[权利要求 16] 如权利要求14所述的显示装置，其特征在于，所述串行通讯总线包括数据线和时钟线，所述通讯切换电路包括第一选通支路、第二选通支路及D触发器，所述D触发器的时钟信号输入端与所述时序控制器的控制端连接，所述D触发器的数据输入端与第一直流电源连接，所述D触发器的数据输出端与所述第一选通支路和所述第二选通支路的受控端连接，所述第一选通支路串联设置于所述数据线与所述时序控制器的一数据传输端之间，所述第二选通支路串联设置于所述时钟线与所述时序控制器的另一数据传输端之间。

[权利要求 17] 如权利要求16所述的显示装置，其特征在于，所述第一选通支路包括第一电子开关和第一电阻，所述第一电子开关的受控端为所述第一选通支路的受控端，并经所述第一电阻的接地，所述第一电子开关的输入端与所数据线连接，所述第一电子开关的输出端与所述书序控制器的第二数据传输端连接。

[权利要求 18] 如权利要求16所述的显示装置，其特征在于，所述第二选通支路包括第二电子开关和第二电阻，所述第二电子开关的受控端为所述第二选通支路的受控端，并经所述第二电阻的接地，所述第二电子开关的输入端与所数据线连接，所述第二电子开关的输出端与所述时序控制器的数据传输端连接。

[权利要求 19] 如权利要求13所述的显示装置，其特征在于，所述显示面板驱动电路还包括第三单向导通元件，所述第三单向导通元件的输入端与所述存

储器连接，所述第三导向导通元件的输出端与所述时序控制器连接。

[权利要求 20] 如权利要求13所述的显示装置，其特征在于，所述显示面板驱动电路还包括栅极驱动电路及源极驱动电路，所述栅极驱动电路和所述源极驱动电路的受控端分别与所述时序控制器的输出端连接。




图 1




图 2




图 3

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2019/073132

A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/20(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS; CNTXT; CNKI; VEN; USTXT; EPTXT; WOTXT: 时序控制器, 时序控制电路, 存储器, 存储单元, 可擦除存储, 闪存, 总线, 初始化, 干扰, 可靠, 开关, 切换, 断开, 隔离, EEPROM, SDA, SCL, flash, TCON, T-CON, switch, storage, memory

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 104599653 A (INFOVISION OPTOELECTRONICS (KUNSHAN) CO., LTD.) 06 May 2015 (2015-05-06) description, paragraphs [0018]-[0020] and [0025], and figures 1 and 2	1-20
A	CN 104217695 A (NANJING CEC PANDA LCD TECHNOLOGY CO., LTD.) 17 December 2014 (2014-12-17) entire document	1-20

☐ Further documents are listed in the continuation of Box C.☒ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

22 August 2019

Date of mailing of the international search report

17 September 2019

Name and mailing address of the ISA/CN

China National Intellectual Property Administration
No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing
100088
China

Authorized officer

Facsimile No. (86-10)62019451

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2019/073132

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
CN	104599653	A	06 May 2015	CN 104599653 B	13 June 2017
CN	104217695	A	17 December 2014	None	

国际检索报告

国际申请号

PCT/CN2019/073132

A. 主题的分类

G09G 3/20(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G09G

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNABS;CNTXT;CNKI;VEN;USTXT;EPTXT;WOTXT:时序控制器, 时序控制电路, 存储器, 存储单元, 可擦除存储, 闪存, 总线, 初始化, 干扰, 可靠, 开关, 切换, 断开, 隔离, EEPROM, SDA, SCL, flash, TCON, T-CON, switch, storage, memory

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	CN 104599653 A (昆山龙腾光电有限公司) 2015年 5月 6日 (2015 - 05 - 06) 说明书第[0018]-[0020]、[0025]段, 图1、2	1-20
A	CN 104217695 A (南京中电熊猫液晶显示科技有限公司) 2014年 12月 17日 (2014 - 12 - 17) 全文	1-20

☐ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2019年 8月 22日

国际检索报告邮寄日期

2019年 9月 17日

ISA/CN的名称和邮寄地址

中国国家知识产权局 (ISA/CN)
中国北京市海淀区蓟门桥西土城路6号 100088

受权官员

李玮

传真号 (86-10)62019451

电话号码 86-(0512)-88997313

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2019/073132

检索报告引用的专利文件			公布日 (年/月/日)	同族专利	公布日 (年/月/日)
CN	104599653	A	2015年 5月 6日	CN 104599653 B	2017年 6月 13日
CN	104217695	A	2014年 12月 17日	无	