

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 6 部門第 2 区分

【発行日】平成23年10月20日(2011.10.20)

【公開番号】特開2009-109988(P2009-109988A)

【公開日】平成21年5月21日(2009.5.21)

【年通号数】公開・登録公報2009-020

【出願番号】特願2008-233094(P2008-233094)

【国際特許分類】

G 0 9 C 1/00 (2006.01)

【F I】

G 0 9 C 1/00 6 1 0 A

【手続補正書】

【提出日】平成23年9月2日(2011.9.2)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

AESの暗号処理回路であって、

第 1 のAddRoundKey演算部と第 2 のAddRoundKey演算部とShiftRows演算部とSubBytes演算部とMixColumns演算部とデータ保持部を有し、

前記第 1 のAddRoundKey演算部と前記第 2 のAddRoundKey演算部と前記ShiftRows演算部と前記SubBytes演算部と前記MixColumns演算部と前記データ保持部を用いて、複数のクロックサイクルで暗号化処理を行い、

前記暗号化処理の 1 つのクロックサイクルでは、前記第 1 のAddRoundKey演算部と前記第 2 のAddRoundKey演算部を用い、

前記 1 つのクロックサイクルとは異なる、前記暗号化処理のクロックサイクルでは、前記第 1 のAddRoundKey演算部と前記第 2 のAddRoundKey演算部のうち、いずれか 1 つのAddRoundKey演算部を用いることを特徴とする暗号処理回路。

【請求項 2】

前記暗号化処理の最初のクロックサイクルでは、平文データを前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記SubBytes演算部に入力し、前記SubBytes演算部の出力を前記ShiftRows演算部に入力し、前記ShiftRows演算部の出力を前記MixColumns演算部に入力し、前記MixColumns演算部の出力を前記データ保持部に入力し、

前記暗号化処理の 2 クロックサイクル目からラウンド数Nr-1クロックサイクル目では、前記データ保持部の出力を前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記SubBytes演算部に入力し、前記SubBytes演算部の出力を前記ShiftRows演算部に入力し、前記ShiftRows演算部の出力を前記MixColumns演算部に入力し、前記MixColumns演算部の出力を前記データ保持部に入力し、

前記暗号化処理のラウンド数Nrクロックサイクル目では、前記データ保持部の出力を前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記SubBytes演算部に入力し、前記SubBytes演算部の出力を前記ShiftRows演算部に入力し、前記ShiftRows演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記データ保持部に入力することを特徴とする請求項 1 に記載の暗号処理回路。

【請求項 3】

前記暗号化処理の最初のクロックサイクルでは、平文データを前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記SubBytes演算部に入力し、前記SubBytes演算部の出力を前記ShiftRows演算部に入力し、前記ShiftRows演算部の出力を前記MixColumns演算部に入力し、前記MixColumns演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記データ保持部に入力し、

前記暗号化処理の2クロックサイクル目からラウンド数Nr-1クロックサイクル目では、前記データ保持部の出力を前記SubBytes演算部に入力し、前記SubBytes演算部の出力を前記ShiftRows演算部に入力し、前記ShiftRows演算部の出力を前記MixColumns演算部に入力し、前記MixColumns演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記データ保持部に入力し、

前記暗号化処理のラウンド数Nrクロックサイクル目では、前記データ保持部の出力を前記SubBytes演算部に入力し、前記SubBytes演算部の出力を前記ShiftRows演算部に入力し、前記ShiftRows演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記データ保持部に入力することを特徴とする請求項1に記載の暗号処理回路。

【請求項4】

前記暗号化処理の最初のクロックサイクルでは、平文データを前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記SubBytes演算部に入力し、前記SubBytes演算部の出力を前記ShiftRows演算部に入力し、前記ShiftRows演算部の出力を前記データ保持部に入力し、

前記暗号化処理の2クロックサイクル目からラウンド数Nr-1クロックサイクル目では、前記データ保持部の出力を前記MixColumns演算部に入力し、前記MixColumns演算部の出力を前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記SubBytes演算部に入力し、前記SubBytes演算部の出力を前記ShiftRows演算部に入力し、前記ShiftRows演算部の出力を前記データ保持部に入力し、

前記暗号化処理のラウンド数Nrクロックサイクル目では、前記データ保持部の出力を前記MixColumns演算部に入力し、前記MixColumns演算部の出力を前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記SubBytes演算部に入力し、前記SubBytes演算部の出力を前記ShiftRows演算部に入力し、前記ShiftRows演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記データ保持部に入力することを特徴とする請求項1に記載の暗号処理回路。

【請求項5】

CipherKeyからRoundKeyを生成し、前記生成したRoundKeyを前記第1のAddRoundKey演算部及び前記第2のAddRoundKey演算部に供給するための鍵拡張部と、

前記暗号化処理の開始からのクロックサイクルをカウントし、前記暗号化処理を行うための制御信号を生成する制御部を有することを特徴とする請求項1乃至4の何れか1項に記載の暗号処理回路。

【請求項6】

AESの暗号処理回路であって、

第1のAddRoundKey演算部と第2のAddRoundKey演算部とInvShiftRows演算部とInvSubBytes演算部とInvMixColumns演算部とデータ保持部を有し、

前記第1のAddRoundKey演算部と前記第2のAddRoundKey演算部と前記InvShiftRows演算部と前記InvSubBytes演算部と前記InvMixColumns演算部と前記データ保持部を用いて、複数のクロックサイクルで復号処理を行い、

前記復号処理の1つのクロックサイクルでは、前記第1のAddRoundKey演算部と前記第2のAddRoundKey演算部を用い、

前記1つのクロックサイクルとは異なる、前記復号処理のクロックサイクルでは、前記第1のAddRoundKey演算部と前記第2のAddRoundKey演算部のうち、いずれか一方のAddRoundKey演算部を用いることを特徴とする暗号処理回路。

【請求項7】

前記復号処理の最初のクロックサイクルでは、暗号文データを前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記InvShiftRows演算部に入力し、前記InvShiftRows演算部の出力を前記InvSubBytes演算部に入力し、前記InvSubBytes演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記データ保持部に入力し、

前記復号処理の2クロックサイクル目からラウンド数Nr-1クロックサイクル目では、前記データ保持部の出力を前記InvMixColumns演算部に入力し、前記InvMixColumns演算部の出力を前記InvShiftRows演算部に入力し、前記InvShiftRows演算部の出力を前記InvSubBytes演算部に入力し、前記InvSubBytes演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記データ保持部に入力し、

前記復号処理のラウンド数Nrクロックサイクル目では、前記データ保持部の出力を前記InvMixColumns演算部に入力し、前記InvMixColumns演算部の出力を前記InvShiftRows演算部に入力し、前記InvShiftRows演算部の出力を前記InvSubBytes演算部に入力し、前記InvSubBytes演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記データ保持部に入力することを特徴とする請求項6に記載の暗号処理回路。

【請求項 8】

前記復号処理の最初のクロックサイクルでは、暗号文データを、前記第 1 のAddRoundKey 演算部に入力し、前記第 1 のAddRoundKey 演算部の出力を前記InvShiftRows 演算部に入力し、前記InvShiftRows 演算部の出力を前記InvSubBytes 演算部に入力し、前記InvSubBytes 演算部の出力を前記データ保持部に入力し、

前記復号処理の2クロックサイクル目からラウンド数Nr-1クロックサイクル目では、前記データ保持部の出力を前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記InvMixColumns演算部に入力し、前記InvMixColumns演算部の出力を前記InvShiftRows演算部に入力し、前記InvShiftRows演算部の出力を前記InvSubBytes演算部に入力し、前記InvSubBytes演算部の出力を前記データ保持部に入力し、

前記復号処理のラウンド数Nrクロックサイクル目では、前記データ保持部の出力を前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記InvMixColumns演算部に入力し、前記InvMixColumns演算部の出力を前記InvShiftRows演算部に入力し、前記InvShiftRows演算部の出力を前記InvSubBytes演算部に入力し、前記InvSubBytes演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記データ保持部に入力することを特徴とする請求項6に記載の暗号処理回路。

【請求項 9】

前記復号処理の最初のクロックサイクルでは、暗号文データを、前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記InvShiftRows演算部に入力し、前記InvShiftRows演算部の出力を前記InvSubBytes演算部に入力し、前記InvSubBytes演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記InvMixColumns演算部に入力し、前記InvMixColumns演算部の出力を前記データ保持部に入力し、

前記復号処理の2クロックサイクル目からラウンド数Nr-1クロックサイクル目では、前記データ保持部の出力を前記InvShiftRows演算部に入力し、前記InvShiftRows演算部の出力を前記InvSubBytes演算部に入力し、前記InvSubBytes演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記InvMixColumns演算部に入力し、前記InvMixColumns演算部の出力を前記データ保持部に入力し、

前記復号処理のラウンド数Nrクロックサイクル目では、前記データ保持部の出力を前記InvShiftRows演算部に入力し、前記InvShiftRows演算部の出力を前記InvSubBytes演算部に入力し、前記InvSubBytes演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記データ保持部に入力することを特徴とする請求項6に記載の暗号処理回路。

【請求項 10】

CipherKeyからRoundKeyを生成し、前記第1のAddRoundKey演算部及び前記第2のAddRoundKey演算部にRoundKeyを供給するための鍵拡張部と、

前記復号処理の開始からのクロックサイクルをカウントし、前記復号処理を行うための制御信号を生成する制御部を有することを特徴とする請求項6乃至9の何れか1項に記載の暗号処理回路。

【請求項11】

AESの暗号処理回路であって、

第1のAddRoundKey演算部と第2のAddRoundKey演算部と第3のAddRoundKey演算部と第1のShiftRows演算部と第2のShiftRows演算部と第1のSubBytes演算部と第2のSubBytes演算部と第1のMixColumns演算部と第2のMixColumns演算部とデータ保持部を有し、

前記第1のAddRoundKey演算部と前記第2のAddRoundKey演算部と前記第3のAddRoundKey演算部と前記第1のShiftRows演算部と前記第2のShiftRows演算部と前記第1のSubBytes演算部と前記第2のSubBytes演算部と前記第1のMixColumns演算部と前記第2のMixColumns演算部と前記データ保持部を用いて、複数のクロックサイクルで暗号化処理を行い、

前記暗号化処理の1つのクロックサイクルでは、前記第1のAddRoundKey演算部と前記第2のAddRoundKey演算部と第3のAddRoundKey演算部を用い、

前記1つのクロックサイクルとは異なる、前記暗号化処理のクロックサイクルでは、前記第1のAddRoundKey演算部と前記第2のAddRoundKey演算部と前記第3のAddRoundKey演算部のうち、いずれか2つのAddRoundKey演算部を用いることを特徴とする暗号処理回路。

【請求項12】

前記暗号化処理の最初のクロックサイクルでは、平文データを、前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記第1のSubBytes演算部に入力し、前記第1のSubBytes演算部の出力を前記第1のShiftRows演算部に入力し、前記第1のShiftRows演算部の出力を前記第1のMixColumns演算部に入力し、前記第1のMixColumns演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記第2のSubBytes演算部に入力し、前記第2のSubBytes演算部の出力を前記第2のShiftRows演算部に入力し、前記第2のShiftRows演算部の出力を前記第2のMixColumns演算部に入力し、前記第2のMixColumns演算部の出力を前記データ保持部に入力し、

前記暗号化処理の2クロックサイクル目からラウンド数 $Nr/2 - 1$ クロックサイクル目では、前記データ保持部の出力を前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記第1のSubBytes演算部に入力し、前記第1のSubBytes演算部の出力を前記第1のShiftRows演算部に入力し、前記第1のShiftRows演算部の出力を前記第1のMixColumns演算部に入力し、前記第1のMixColumns演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記第2のSubBytes演算部に入力し、前記第2のSubBytes演算部の出力を前記第2のShiftRows演算部に入力し、前記第2のShiftRows演算部の出力を前記第2のMixColumns演算部に入力し、前記第2のMixColumns演算部の出力を前記データ保持部に入力し、

前記暗号化処理のラウンド数 $Nr/2$ クロックサイクル目では、前記データ保持部の出力を前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記第1のSubBytes演算部に入力し、前記第1のSubBytes演算部の出力を前記第1のShiftRows演算部に入力し、前記第1のShiftRows演算部の出力を前記第1のMixColumns演算部に入力し、前記第1のMixColumns演算部の出力を前記第2のAddRoundKey演算部に入力し、前記第2のAddRoundKey演算部の出力を前記第2のSubBytes演算部に入力し、前記第2のSubBytes演算部の出力を前記第2のShiftRows演算部に入力し、前記第2のShiftRows演算部の出力を前記第3のAddRoundKey演算部に入力し、前記第3のAddRoundKey演算部の出力を前記データ保持部に入力することを特徴とする暗号処理回路。

【請求項13】

CipherKeyからRoundKeyを生成し、前記第1のAddRoundKey演算部、前記第2のAddRoundKey演算部及び前記第3のAddRoundKey演算部に、前記生成したRoundKeyを供給するための

鍵拡張部と、

前記暗号化処理の開始からのクロックサイクルをカウントし、前記暗号化処理を行うための制御信号を生成する制御部を有することを特徴とする請求項 1 1 又は請求項 1 2 に記載の暗号処理回路。

【請求項 1 4】

AESの暗号処理回路であって、

第 1 のAddRoundKey演算部と第 2 のAddRoundKey演算部と第3のAddRoundKey演算部と第1のInvShiftRows演算部と第2のInvShiftRows演算部と第1のInvSubBytes演算部と第 2 のInvSubBytes演算部と第1のInvMixColumns演算部と第 2 のInvMixColumns演算部とデータ保持部を有し、

前記第 1 のAddRoundKey演算部と前記第 2 のAddRoundKey演算部と前記第3のAddRoundKey演算部と前記第1のInvShiftRows演算部と前記第2のInvShiftRows演算部と前記第1のInvSubBytes演算部と前記第 2 のInvSubBytes演算部と前記第1のInvMixColumns演算部と前記第 2 のInvMixColumns演算部と前記データ保持部を用いて、複数のクロックサイクルで復号処理を行い、

前記復号処理の 1 つのクロックサイクルでは、前記第 1 のAddRoundKey演算部と前記第 2 のAddRoundKey演算部と第3のAddRoundKey演算部を用い、

前記 1 つのクロックサイクルとは異なる、前記復号処理のクロックサイクルでは、前記第 1 のAddRoundKey演算部と前記第 2 のAddRoundKey演算部と第3のAddRoundKey演算部のうち、いずれか 2 つのAddRoundKey演算部を用いることを特徴とする暗号処理回路。

【請求項 1 5】

前記復号処理の最初のクロックサイクルでは、暗号文データを、前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記第1のInvSubBytes演算部に入力し、前記第1のInvSubBytes演算部の出力を前記第1のInvShiftRows演算部に入力し、前記第1のInvShiftRows演算部の出力を前記第1のInvMixColumns演算部に入力し、前記第1のInvMixColumns演算部の出力を前記第 2 のAddRoundKey演算部に入力し、前記第 2 のAddRoundKey演算部の出力を前記第 2 のInvSubBytes演算部に入力し、前記第 2 のInvSubBytes演算部の出力を前記第 2 のInvShiftRows演算部に入力し、前記第 2 のInvShiftRows演算部の出力を前記第 2 のInvMixColumns演算部に入力し、前記第 2 のInvMixColumns演算部の出力を前記データ保持部に入力し、

前記復号処理の 2 クロックサイクル目からラウンド数 $Nr/2 - 1$ クロックサイクル目では、前記データ保持部の出力を前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記第1の前記InvSubBytes演算部に入力し、前記第1の前記InvSubBytes演算部の出力を前記第1のInvShiftRows演算部に入力し、前記第1のInvShiftRows演算部の出力を前記第1のInvMixColumns演算部に入力し、前記第1のInvMixColumns演算部の出力を前記第 2 のAddRoundKey演算部に入力し、前記第 2 のAddRoundKey演算部の出力を前記第 2 のInvSubBytes演算部に入力し、前記第 2 のInvSubBytes演算部の出力を前記第 2 のInvShiftRows演算部に入力し、前記第 2 のInvShiftRows演算部の出力を前記第 2 のInvMixColumns演算部に入力し、前記第 2 のInvMixColumns演算部の出力を前記データ保持部に入力し、

前記復号処理のラウンド数 $Nr/2$ クロックサイクル目では、前記データ保持部の出力を前記第1のAddRoundKey演算部に入力し、前記第1のAddRoundKey演算部の出力を前記第1のInvSubBytes演算部に入力し、前記第1のInvSubBytes演算部の出力を前記第1のInvShiftRows演算部に入力し、前記第1のInvShiftRows演算部の出力を前記第1のInvMixColumns演算部に入力し、前記第1のInvMixColumns演算部の出力を前記第 2 のAddRoundKey演算部に入力し、前記第 2 のAddRoundKey演算部の出力を前記第2のInvSubBytes演算部に入力し、前記第2のInvSubBytes演算部の出力を前記第2のInvShiftRows演算部に入力し、前記第2のInvShiftRows演算部の出力を前記第 3 のAddRoundKey演算部に入力し、前記第 3 のAddRoundKey演算部の出力を前記データ保持部に入力することを特徴とする暗号処理回路。

【請求項 1 6】

CipherKeyからRoundKeyを生成し、前記第 1 のAddRoundKey演算部、前記第 2 のAddRoundKey演算部、前記第 3 のAddRoundKey演算部、前記第 1 のInvShiftRows演算部、前記第 2 のInvShiftRows演算部、前記第 1 のInvSubBytes演算部、前記第 2 のInvSubBytes演算部、前記第 1 のInvMixColumns演算部、前記第 2 のInvMixColumns演算部、前記データ保持部を用いて、複数のクロックサイクルで復号処理を行い、

dKey演算部及び前記第3のAddRoundKey演算部に、前記生成したRoundKeyを供給するための鍵拡張部と、

前記復号処理の開始からのクロックサイクルをカウントし、前記復号処理を行うための制御信号を生成する制御部を有することを特徴とする請求項14又は請求項15に記載の暗号処理回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正の内容】

【0012】

上記課題を解決するため、本発明はAESの暗号化処理、復号処理を行う際に、各クロックサイクル内で実行する処理の処理時間を均等化する。そのため、例えば本発明に係る暗号処理回路は、AESの暗号処理回路であって、

第1のAddRoundKey演算部と第2のAddRoundKey演算部とShiftRows演算部とSubBytes演算部とMixColumns演算部とデータ保持部を有し、

前記第1のAddRoundKey演算部と前記第2のAddRoundKey演算部と前記ShiftRows演算部と前記SubBytes演算部と前記MixColumns演算部と前記データ保持部を用いて、複数のクロックサイクルで暗号化処理を行い、

前記暗号化処理の1つのクロックサイクルでは、前記第1のAddRoundKey演算部と前記第2のAddRoundKey演算部を用い、

前記1つのクロックサイクルとは異なる、前記暗号化処理のクロックサイクルでは、前記第1のAddRoundKey演算部と前記第2のAddRoundKey演算部のうち、いずれか1つのAddRoundKey演算部を用いることを特徴とする。