

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4675584号
(P4675584)

(45) 発行日 平成23年4月27日 (2011. 4. 27)

(24) 登録日 平成23年2月4日 (2011. 2. 4)

(51) Int. Cl.

F I

G 0 9 G 3/30 (2006. 01)
 G 0 9 G 3/20 (2006. 01)
 H 0 1 L 29/786 (2006. 01)
 H 0 1 L 51/50 (2006. 01)

G 0 9 G 3/30 J
 G 0 9 G 3/20 6 1 1 H
 G 0 9 G 3/20 6 2 1 A
 G 0 9 G 3/20 6 2 1 J
 G 0 9 G 3/20 6 2 4 B

請求項の数 5 (全 36 頁) 最終頁に続く

(21) 出願番号 特願2004-183231 (P2004-183231)
 (22) 出願日 平成16年6月22日 (2004. 6. 22)
 (65) 公開番号 特開2005-37919 (P2005-37919A)
 (43) 公開日 平成17年2月10日 (2005. 2. 10)
 審査請求日 平成19年6月19日 (2007. 6. 19)
 (31) 優先権主張番号 特願2003-188746 (P2003-188746)
 (32) 優先日 平成15年6月30日 (2003. 6. 30)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷 3 9 8 番地
 (72) 発明者 小山 潤
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 納 光明
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 山崎 優
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 安西 彩
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内
 最終頁に続く

(54) 【発明の名称】 発光装置の駆動方法

(57) 【特許請求の範囲】

【請求項 1】

第 1 乃至第 3 のトランジスタと、発光素子とを各画素に有し、
 前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に形成
 された電界発光層とを有し、

前記第 2 のトランジスタのソースまたはドレインの一方は前記画素電極に電氣的に接続
 され、

前記第 2 のトランジスタのソースまたはドレインの他方は前記第 3 のトランジスタのソ
 ースまたはドレインの一方と電氣的に接続され、

前記第 3 のトランジスタのソースまたはドレインの他方は電源線と電氣的に接続され、

第 1 の期間では、前記第 1 のトランジスタがオンになることでビデオ信号の電位が前記
 第 3 のトランジスタのゲートに供給され、なおかつ前記電源線及び前記対向電極に第 1 の
 電位が供給されており、

第 2 の期間では、前記第 1 のトランジスタがオフになることで前記ビデオ信号の電位が
 前記第 3 のトランジスタのゲートにおいて保持され、なおかつ前記電源線に前記第 1 の電
 位が、前記対向電極に第 2 の電位が供給されており、

前記第 1 の期間及び前記第 2 の期間において、前記第 2 のトランジスタのゲートには、
 前記第 3 のトランジスタがオンのときに前記第 2 のトランジスタがオンになるような高さ
 の電位が与えられており、

前記第 1 の電位と前記第 2 の電位は、前記第 2 の期間において前記第 3 のトランジスタ

10

20

がオンのときに前記発光素子の順方向に電流を供給することができる高さであることを特徴とする発光装置の駆動方法。

【請求項 2】

第 1 乃至第 3 のトランジスタと、発光素子とを各画素に有し、

前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に形成された電界発光層とを有し、

前記第 2 のトランジスタのソースまたはドレインの一方は前記画素電極に電氣的に接続され、

前記第 2 のトランジスタのソースまたはドレインの他方は前記第 3 のトランジスタのソースまたはドレインの一方と電氣的に接続され、

前記第 3 のトランジスタのソースまたはドレインの他方は電源線と電氣的に接続され、

前記第 2 のトランジスタのゲートは前記電源線に接続されており、

第 1 の期間では、前記第 1 のトランジスタがオンになることでビデオ信号の電位が前記第 3 のトランジスタのゲートに供給され、なおかつ前記電源線及び前記対向電極に第 1 の電位が供給されており、

第 2 の期間では、前記第 1 のトランジスタがオフになることで前記ビデオ信号の電位が前記第 3 のトランジスタのゲートにおいて保持され、なおかつ前記電源線に前記第 1 の電位が、前記対向電極に第 2 の電位が供給されており、

前記第 1 の期間及び前記第 2 の期間において、前記第 2 のトランジスタのゲートには、前記第 3 のトランジスタがオンのときに前記第 2 のトランジスタがオンになるような高さの電位が与えられており、

前記第 1 の電位と前記第 2 の電位は、前記第 2 の期間において前記第 3 のトランジスタがオンのときに前記発光素子の順方向に電流を供給することができる高さであることを特徴とする発光装置の駆動方法。

【請求項 3】

請求項 1 または請求項 2 において、

前記第 1 のトランジスタは線形領域で動作することを特徴とする発光装置の駆動方法。

【請求項 4】

請求項 1 乃至請求項 3 のいずれかーにおいて、

前記第 2 のトランジスタは飽和領域で動作することを特徴とする発光装置の駆動方法。

【請求項 5】

請求項 1 乃至請求項 4 のいずれかーにおいて、

前記第 3 のトランジスタは線形領域で動作することを特徴とする発光装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置に関する。

【背景技術】

【0002】

発光素子は自ら発光するため視認性が高く、液晶表示装置（LCD）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため発光素子を用いた発光装置は、CRTやLCDに代わる表示装置として注目されており、近年では携帯電話やデジタルスチルカメラ等の電子機器に搭載されるなど、実用化が行なわれている。

【0003】

発光装置は、パッシブマトリクス型とアクティブマトリクス型とに分類できる。アクティブマトリクス型はビデオ信号の入力後も発光素子への電流の供給をある程度維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今後の主流となりつつある。具体的に提案されている、アクティブマトリクス型発光装置における画素の構成は、発光装置のメーカーによって異なっており、それぞれに特色のある技術的工夫

10

20

30

40

50

が凝らされているが、通常少なくとも、発光素子と、画素へのビデオ信号の入力を制御するトランジスタと、該発光素子に電流を供給するためのトランジスタとが各画素に設けられている。

【発明の開示】

【発明が解決しようとする課題】

【0004】

ところで、画素へのビデオ信号の入力を制御するトランジスタのオフ電流が大きいと、他の画素に入力されるビデオ信号の電位の変化に伴い、発光素子に供給する電流値を制御するトランジスタのゲート・ソース間電圧（以下、ゲート電圧とする） V_{gs} が変動しやすい。このゲート電圧 V_{gs} の変動を防ぐためには、該トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりする必要がある。しかし、容量素子の占有面積を大きくすることは、塵埃などに起因する電極間のリークの発生確率を高め、よって歩留まりの低下に繋がるので望ましくない。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えること、且つ、大きな容量を充電するためにオン電流を高くすることの両方を満たすように、トランジスタのプロセスを最適化するには、コストと時間を要し、困難な課題である。さらに発光素子に供給する電流を制御するトランジスタのゲート電圧 V_{gs} は、ゲートにつく寄生容量に起因して、他のトランジスタのスイッチングや信号線、走査線の電位の変動等に伴って、変動し易いという問題もある。

【0005】

本発明は上述した問題に鑑み、容量素子の面積を抑え、なおかつ既存のプロセスで作製されたトランジスタを用いつつ、発光素子に供給する電流を制御するトランジスタのゲート電圧 V_{gs} の変動によって引き起こされる発光素子の輝度のばらつきを抑えることができる発光装置の提案を課題とする。

【課題を解決するための手段】

【0006】

本発明では、発光素子に供給する電流の値を決めるトランジスタ（駆動用トランジスタ）に加え、スイッチング素子として機能するトランジスタ（電流制御用トランジスタ）を駆動用トランジスタに直列に接続する。そして少なくとも画像を表示するための期間においては、ゲートに固定の電位を与えて駆動用トランジスタをオンにし、常に電流を流せる状態にしておく。また、電流制御用トランジスタは線形領域で動作させ、そのゲートの電位を、画素に入力されるビデオ信号で制御する。

【0007】

電流制御用トランジスタを線形領域で動作させることで、そのソース・ドレイン間電圧（ドレイン電圧） V_{ds} は発光素子に加わる電圧 V_{el} に対して非常に小さくなり、ゲート電圧 V_{gs} の僅かな変動が、発光素子に流れる電流に影響しにくくなる。そして駆動用トランジスタのゲートの電位は、ビデオ信号によって制御されず、固定されている。よって、前記電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流が変動しにくくなる。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、駆動用トランジスタにより決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタの作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。

【0008】

なお本発明では、駆動用トランジスタを飽和領域で動作させるのが望ましいが、線形領域で動作させても良い。飽和領域では線形領域に比べて、ドレイン電流がゲート電圧 V_{g}

sの僅かな変動に対して、ドレイン電流が大きく影響しやすい。しかし本発明では、駆動用トランジスタを飽和領域で動作させても、駆動用トランジスタのゲートの電位が固定されているので、ゲート電圧 V_{gs} が変動しない。駆動用トランジスタを飽和領域で動作させることで、ドレイン電流がドレイン電圧 V_{ds} によって変化せず、 V_{gs} のみによって定まるようになるので、発光素子の劣化に伴って V_{el} が大きくなる代わりに V_{ds} が小さくなくても、ドレイン電流の値は比較的一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。

【0009】

なお、駆動用トランジスタの L を W より長く、電流制御用トランジスタの L を W と同じか、それより短くしてもよい。より望ましくは、駆動用トランジスタの W に対する L の比が5以上にするとよい。上記構成によって、駆動用トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきをさらに抑えることができる。また、駆動用トランジスタのチャネル長を L_1 、チャネル幅を W_1 、電流制御用トランジスタのチャネル長を L_2 、チャネル幅を W_2 とすると、 $L_1/W_1 : L_2/W_2 = X : 1$ のとき、 X は5以上6000以下とするのが望ましい。例としては、 $L_1/W_1 = 500 \mu\text{m} / 3 \mu\text{m}$ 、 $L_2/W_2 = 3 \mu\text{m} / 100 \mu\text{m}$ という場合が挙げられる。

【0010】

また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはOLED (Organic Light Emitting Diode) や、FED (Field Emission Display) に用いられているMIM型の電子源素子(電子放出素子)等が含まれる。

【0011】

また発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、発光素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。

【0012】

なお素子基板は、具体的には、発光素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、パターニングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

【0013】

発光素子の1つであるOLED (Organic Light Emitting Diode) は、電場を加えることで発生するルミネッセンス (Electroluminescence) が得られる電界発光材料を含む層(以下、電界発光層と記す)と、陽極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。

【0014】

なお本発明の発光装置において用いられるトランジスタとして、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタを用いることができるが、本発明の発光装置に用いられるトランジスタは薄膜トランジスタに限定されない。単結晶シリコンを用いて形成されたトランジスタであっても良いし、SOIを用いたトランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。

【発明の効果】

【0015】

本発明では、電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量

10

20

30

40

50

を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流が変動しにくくなる。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、駆動用トランジスタにより決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタの作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。

【0016】

10

また本発明では、駆動用トランジスタを飽和領域で動作させるのが望ましいが、線形領域で動作させても良い。飽和領域では線形領域に比べて、ドレイン電流がゲート電圧 V_{gs} の僅かな変動に対して、ドレイン電流が大きく影響しやすい。しかし本発明では、駆動用トランジスタを飽和領域で動作させても、駆動用トランジスタのゲートの電位が固定されているので、ゲート電圧 V_{gs} が変動しにくい。駆動用トランジスタを飽和領域で動作させることで、ドレイン電流がドレイン電圧 V_{ds} によって変化せず、 V_{gs} のみによって定まるようになるので、発光素子の劣化に伴って V_{el} が大きくなる代わりに V_{ds} が小さくなっても、ドレイン電流の値は一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。

【発明を実施するための最良の形態】

20

【0017】

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

【0018】

(実施の形態1)

図1に、本発明の発光装置が有する画素の一形態を示す。図1に示す画素は、発光素子101と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ(スイッチング用トランジスタ)102と、発光素子101に供給される電流の値を制御する駆動用トランジスタ103と、発光素子101への電流の供給の有無を選択する電流制御用トランジスタ104とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子105を画素に設けても良い。

30

【0019】

図1では、駆動用トランジスタ103及び電流制御用トランジスタ104は同じ極性であっても異なる極性であってもどちらでも良い。本実施の形態では、駆動用トランジスタ103を飽和領域で動作させる例について説明するが、線形領域で動作させても良い。また、スイッチング用トランジスタ102及び電流制御用トランジスタ104は線形領域で動作させる。駆動用トランジスタ103にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。スイッチング用トランジスタ102は、n型であってもp型であってもどちらでも良い。

40

【0020】

スイッチング用トランジスタ102のゲートは、走査線 G_j ($j = 1 \sim y$) に接続されている。スイッチング用トランジスタ102のソースとドレインは、一方が信号線 S_i ($i = 1 \sim x$) に、もう一方が電流制御用トランジスタ104のゲートに接続されている。駆動用トランジスタ103のゲートは第2の電源線 W_i ($i = 1 \sim x$) に接続されている。そして駆動用トランジスタ103及び電流制御用トランジスタ104は、第1の電源線 V_i ($i = 1 \sim x$) から供給される電流が、駆動用トランジスタ103及び電流制御用トランジスタ104のドレイン電流として発光素子101に供給されるように、第1の電源線 V_i ($i = 1 \sim x$)、発光素子101と接続されている。本実施の形態では、電流制御

50

用トランジスタ104のソースが第1の電源線 V_i ($i = 1 \sim x$) に接続され、駆動用トランジスタ103のドレインが発光素子101の画素電極に接続される。

【0021】

なお駆動用トランジスタ103のソースを第1の電源線 V_i ($i = 1 \sim x$) に接続し、電流制御用トランジスタ104のドレインを発光素子101の画素電極に接続してもよい。

【0022】

発光素子101は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。

【0023】

容量素子105が有する2つの電極は、一方は第1の電源線 V_i ($i = 1 \sim x$) に接続されており、もう一方は電流制御用トランジスタ104のゲートに接続されている。容量素子105は、電流制御用トランジスタ104のゲート電圧を保持するために設けられている。なお図1では容量素子105を設ける構成を示したが、本発明はこの構成に限定されず、容量素子105を設けない構成にしても良い。

【0024】

図1のように、駆動用トランジスタ103および電流制御用トランジスタ104をp型とする場合、駆動用トランジスタ103のドレインと発光素子101の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ103および電流制御用トランジスタ104をn型とするならば、駆動用トランジスタ103のソースと発光素子101の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。

【0025】

次に、図1に示した画素の駆動方法について説明する。図1に示す画素は、その動作を書き込み期間、保持期間とに分けて説明することができる。図2(A)に、書き込み期間において電流制御用トランジスタ104がオンの場合の動作を、図2(B)に、書き込み期間において電流制御用トランジスタ104がオフの場合の動作を示す。また図2(C)に、保持期間において電流制御用トランジスタ104がオンの場合の動作を、図2(D)に、保持期間において電流制御用トランジスタ104がオフの場合の動作を示す。なお、図2(A)～図2(D)では動作を分かり易くするために、スイッチング用トランジスタ102と、電流制御用トランジスタ104とを単にスイッチとして示す。

【0026】

まず書き込み期間において、電流制御用トランジスタのスイッチングに関わらず、発光素子101への電流の供給を止めておく。具体的には、発光素子101の対向電極と第1の電源線 V_i ($i = 1 \sim x$) の間の電位差を埋めれば良い。または、発光素子をダイオードに見立てたときに、発光素子が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第1の電源線 V_i ($i = 1 \sim x$) の間の電位差を設定すれば良い。或いは、発光素子に流れる電流の経路をスイッチ等で遮断しても良い。そして、走査線 G_j ($j = 1 \sim y$) が選択されると、走査線 G_j ($j = 1 \sim y$) にゲートが接続されているスイッチング用トランジスタ102がオンになる。そして、信号線 S_i ($i = 1 \sim x$) に入力されたビデオ信号が、スイッチング用トランジスタ102を介して電流制御用トランジスタ104のゲートに入力される。駆動用トランジスタ103のゲートには、電流制御用トランジスタがオンのときに駆動用トランジスタがオンになるような高さの電位が、第1の電源線 V_i ($i = 1 \sim x$) から常に与えられている。

【0027】

なお、ビデオ信号の電位に従って、電流制御用トランジスタ104が、図2(A)に示すようにオンになっても、図2(B)に示すようにオフになっても、書き込み期間においては発光素子101への電流の供給は停止している。よって書き込み期間において、全ての発光素子101は非発光の状態である。そして走査線 G_j ($j = 1 \sim y$) の電位を制御することでスイッチング用トランジスタ102をオフにし、書き込み期間におい

10

20

30

40

50

て書き込まれたビデオ信号の電位が保持される。

【 0 0 2 8 】

次に保持期間では、発光素子 1 0 1 の対向電極と、第 1 の電源線 V_i ($i = 1 \sim x$) の間には、発光素子 1 0 1 に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ 1 0 4 がオンであるならば発光素子 1 0 1 に流れる電流の経路が確保されている状態にする。

【 0 0 2 9 】

よって、ビデオ信号によって電流制御用トランジスタ 1 0 4 がオンになる場合は、図 2 (C) に示すように、第 1 の電源線 V_i ($i = 1 \sim x$) を介して電流が発光素子 1 0 1 に供給される。発光素子 1 0 1 に流れる電流は、駆動用トランジスタ 1 0 3 のドレイン電流と、発光素子 1 0 1 の電圧電流特性によって決まる。そして発光素子 1 0 1 は、供給される電流に見合った高さの輝度で発光する。逆に、書き込み期間において電流制御用トランジスタ 1 0 4 をオフにした場合、図 2 (D) に示すように、ビデオ信号の電位は容量素子 1 0 5 によって保持されているので、発光素子 1 0 1 への電流の供給は停止しており、発光素子 1 0 1 は非発光の状態を維持する。

【 0 0 3 0 】

なお図 1 に示した画素において、発光素子 1 0 1 の対向電極と第 1 の電源線 V_i ($i = 1 \sim x$) の間の電位差を埋めることで、発光素子 1 0 1 への電流の供給を止める場合のスイッチの構成の一例を、図 3 (A) に示す。図 3 (A) に示すように、スイッチ 1 1 0 を切り替えることで、書き込み期間においては第 1 の電源線 V_i と、発光素子 1 0 1 の対向電極とに電位 V_{dd} を与え、保持期間においては発光素子 1 0 1 に順方向バイアスの電流が供給されるように、発光素子 1 0 1 の対向電極に電位 V_{ss} を、第 1 の電源線 V_i に電位 V_{dd} を与えることができる。

【 0 0 3 1 】

また、図 1 に示した画素において、発光素子 1 0 1 に流れる電流の経路を遮断することで、発光素子 1 0 1 への電流の供給を止める場合のスイッチの構成を、図 3 (B) に示す。図 3 (B) に示すように、書き込み期間においてはスイッチ 1 1 1 をオフすることで、発光素子 1 0 1 に流れる電流の経路を遮断して対向電極をフローティングにし、保持期間においてはスイッチ 1 1 1 をオンにすることで、発光素子 1 0 1 に流れる電流の経路を確保し、発光素子 1 0 1 に順方向バイアスの電流が供給されるようにすることができる。

【 0 0 3 2 】

書き込み期間と保持期間のタイミングの一例を、図 4 を用いて説明する。

【 0 0 3 3 】

図 4 は時間階調方式を用い、4 ビット階調を表現する場合の例である。 $T_{s1} \sim T_{s4}$ は各ビットに対応する保持期間である。保持期間 $T_{s1} \sim T_{s4}$ は、その長さの比を $T_{s1} : T_{s2} : T_{s3} : T_{s4} = 2^3 : 2^2 : 2^1 : 2^0 = 8 : 4 : 2 : 1$ としている。 $T_{b1} \sim T_{b4}$ は、各ビットに対応する、走査線に沿って並ぶ 1 行の画素ごとの書き込み期間に相当する。また、 $T_{a1} \sim T_{a4}$ は、各ビットに対応する書き込みが開始されてから、全てのラインの画素において終了するまでのトータルの書き込み期間に相当する。

【 0 0 3 4 】

書き込み期間 T_{b1} において、画素の 1 行目から順に走査線が選択され、スイッチング用トランジスタがオンする。次に、信号線よりビデオ信号が各画素に入力される。ビデオ信号の入力が完了した行においては、書き込み期間 T_{b1} が終了し、該ビデオ信号の電位が保持される。上記動作が最終行まで行われ、期間 T_{a1} が終了する。次に、全ての行において保持期間 T_{s1} が開始される。保持期間では、書き込み期間 T_{a1} において入力されたビデオ信号の電位によって、各画素の発光、非発光が制御される。そして全ての画素において一斉に保持期間が終了し、再び 1 行目の画素から、次のビットに対応する書き込み期間 T_{b2} が開始される。

【 0 0 3 5 】

ここでは 4 ビット階調を表現する場合について説明したが、ビット数及び階調数はこれ

10

20

30

40

50

に限定されない。また、保持期間の順番は $T_{s1} \sim T_{s4}$ である必要はなく、ランダムでもよいし、各保持期間を複数に分割して表示を行なってもよい。

【0036】

本発明では、電流制御用トランジスタ104を線形領域で動作させることで、そのドレイン電圧 V_{ds} は発光素子101に加わる電圧 V_{el} に対して非常に小さくなり、ゲート電圧 V_{gs} の僅かな変動が、発光素子101に流れる電流に影響しにくくなる。そして駆動用トランジスタ103のゲートの電位は、ビデオ信号によって制御されず、固定されている。よって、前記電流制御用トランジスタ104のゲート・ソース間に設けられた容量素子105の容量を大きくしたり、スイッチング用トランジスタ102のオフ電流を低く抑えたりしなくても、発光素子101に流れる電流が変動しにくくなる。また発光素子101に流れる電流は、電流制御用トランジスタ104のゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタ104は発光素子101への電流の供給の有無を選択するのみであって、発光素子101に流れる電流の値は、駆動用トランジスタ103により決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、スイッチング用トランジスタ102のオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタの作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。

10

【0037】

なお駆動用トランジスタ103は飽和領域で動作させるのが望ましいが、線形領域で動作させても良い。飽和領域では線形領域に比べて、ドレイン電流がゲート電圧 V_{gs} の僅かな変動に対して、ドレイン電流が大きく影響しやすい。しかし本発明では、駆動用トランジスタ103を飽和領域で動作させても、駆動用トランジスタ103のゲートの電位が固定されているので、ゲート電圧 V_{gs} が変動しない。駆動用トランジスタ103を飽和領域で動作させることで、ドレイン電流がドレイン電圧 V_{ds} によって変化せず、 V_{gs} のみによって定まるようになるので、発光素子の劣化に伴って V_{el} が大きくなる代わりに V_{ds} が小さくなっても、ドレイン電流の値は一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。

20

【0038】

なおアクティブマトリクス型の発光装置は、ビデオ信号の入力後も発光素子への電流の供給をある程度維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今後の主流となりつつある。具体的に提案されている、アクティブマトリクス型発光装置における画素の構成は、発光装置のメーカーによって異なっており、それぞれに特色のある技術的工夫が凝らされている。図5に、アクティブマトリクス型の発光装置における駆動方法の分類を、体系的に示す。

30

【0039】

図5に示すように、アクティブマトリクス型の発光装置における駆動方法は、大まかに、ビデオ信号がデジタルのものと、アナログのものとに分類できる。そしてアナログに分類される発光装置は、さらに、発光素子に流す電流値をアナログ的に変調させる電流変調と、インバータのオンとオフの長さを変化させることで、階調を表現する時間変調とに分類される。電流変調の発光装置は、 T_r 特性補正回路ありのものと、なしのものとに分類できる。 T_r 特性補正回路とは、駆動用トランジスタの特性ばらつきを補正する回路であり、閾値電圧のみ補正する回路や電流値（閾値電圧、移動度等すべて含む）を補正する回路がある。

40

【0040】

電流変調に分類される T_r 特性補正回路ありの発光装置は、さらに電圧プログラミングで閾値電圧補正をするものと、電流プログラミングで電流値補正をするものとに分類される。電圧プログラミングは、ビデオ信号を電圧で入力し、駆動用トランジスタの閾値電圧のばらつきを補正するものである。一方、電流プログラミングは、駆動用トランジスタの電流値（閾値電圧、移動度もすべて含む）のばらつきを補正するものである。ビデオ信号は電流で入力する。発光素子は電流駆動素子であり、電流によって発光輝度が決まるので

50

データとして電流値を用いた方が直接的である。

【 0 0 4 1 】

そして、電流プログラミングで電流値補正をする発光装置は、さらに電流ミラー型と、電流ミラーを用いないタイプに分類される。電流ミラー型は、カレントミラー回路を利用したピクセル回路で、電流を設定するトランジスタと発光素子への電流供給を行なうトランジスタを別々に配置する。ミラーとなる2つのトランジスタの特性が揃っていることが大前提となる。電流ミラーを用いないタイプの発光装置は、カレントミラー回路を用いず、1つのトランジスタで電流設定と発光素子への電流供給を行なう。

【 0 0 4 2 】

一方、デジタルに分類される発光装置は、面積階調と時間階調に分類される。面積階調は画素内にサブピクセルを設け、その発光面積に1:2:4:8:...のように重みをつけて、その選択により階調表示を行なうものである。面積階調には、発光時ゲート電位固定法がある。発光時ゲート電位固定法は、発光素子の発光期間、駆動用トランジスタのゲートの電位を固定することで、駆動用トランジスタの V_{gs} を一定にし、表示不良を改善するものである。ビデオ信号は駆動用トランジスタと直列に配置された電流制御用トランジスタのゲートに入力される。

10

【 0 0 4 3 】

時間階調は、1フレームを幾つかのサブフレームに分け、それぞれの発光時間に1:2:4:8:...のように重みをつけ、その選択によって階調表示を行なうものである。時間階調は、DPS(Display Period Separated)駆動と、SES(Simultaneous Erasing Scan)駆動とに分類される。DPS駆動は、サブフレームがそれぞれ、データ書き込み期間(Addressing Period)と発光期間(Lighting Period)の2つの部分より構成される。DPS駆動については、"M. Mizukami, et al., 6-Bit Digital VGA OLED, SID00 Digest, p.912"に記載されている。DPS駆動には、上述したような発光時ゲート電位固定法がある。そして本発明の発光装置は、DPS駆動の発光時ゲート電位固定法に分類される。

20

【 0 0 4 4 】

SES駆動は、消去用トランジスタを用いることで、データ書き込み期間と発光期間を重ねることができ、発光素子の発光期間を長くすることができる。SES駆動については、"K. Inukai, et al., 4.0-in. TFT-OLED Displays and a Novel Digital Driving Method, SID00 Digest, p.924"に記載されている。SES駆動はさらに、定電流駆動と定電圧駆動とに分類される。定電流駆動は発光素子を一定電流で駆動するものであり、発光素子の抵抗変化によらず、一定電流が流れる。定電圧駆動は、発光素子を一定電圧で駆動するものである。定電圧駆動には、上述したような発光時ゲート電位固定法がある。

30

【 0 0 4 5 】

定電流駆動の発光装置は、さらに T_r 特性補正回路ありのものと、なしのものに分類される。 T_r 特性補正回路ありの発光装置は、国際公開番号WO03/027997に記載されている発光装置の駆動(CCT1)のものと、特開平2003-255896号公報に記載されている発光装置の駆動(CCSP)のものとがある。 T_r 特性補正回路なしの発光装置は、さらに、駆動 T_r ロングチャネル長のものと、発光時ゲート電位固定法のものに分類される。発光時ゲート電位固定法の発光装置の発光装置にも、駆動 T_r ロングチャネル長のものがある。駆動 T_r ロングチャネル長については、特開平2003-295793号公報に記載されている。駆動 T_r ロングチャネル長は、定電流駆動時の駆動用トランジスタの特性ばらつきを抑制するものである。ゲート長を超ロングにすることで、閾値電圧近傍の V_{gs} を使わないため各画素の発光素子に流れる電流値のばらつきを低減できる。

40

【 0 0 4 6 】

図6に、ビデオ信号がデジタルの発光装置において、ビデオ信号が電圧を用いているのか、電流を用いているのかで分類した、駆動方法の一覧を示す。図6に示すように、発光素子の発光時において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。

50

【 0 0 4 7 】

ビデオ信号が定電圧（ $C V$ ）のものには、発光素子に印加される電圧が一定のもの（ $C V C V$ ）と、発光素子に流れる電流が一定のもの（ $C V C C$ ）とがある。またビデオ信号が定電流（ $C C$ ）のものには、発光素子に印加される電圧が一定のもの（ $C C C V$ ）と、発光素子に流れる電流が一定のもの（ $C C C C$ ）とがある。

【 0 0 4 8 】

本発明の発光装置は、駆動用トランジスタを線形領域で動作させた場合は $C V C V$ に、飽和領域で動作させた場合は $C V C C$ に分類される。

【 0 0 4 9 】

（実施の形態 2）

本実施の形態では、実施の形態 1 とは異なる、本発明の発光装置における画素の一形態について説明する。

【 0 0 5 0 】

図 7（A）に、本実施の形態における画素の構成を示す。図 7（A）に示す画素は、発光素子 201 と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ 202 と、発光素子 201 に流れる電流値を制御する駆動用トランジスタ 203、発光素子 201 への電流の供給を制御する電流制御用トランジスタ 204 とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子 205 を画素に設けても良い。

【 0 0 5 1 】

駆動用トランジスタ 203 及び電流制御用トランジスタ 204 は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ 203 は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ 202 及び電流制御用トランジスタ 204 は線形領域で動作させる。駆動用トランジスタ 203 にはエンハンスメント型トランジスタを用いてもよいし、ディブリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ 202 は n 型であっても良いし、p 型であっても良い。

【 0 0 5 2 】

スイッチング用トランジスタ 202 のゲートは、第 1 の走査線 $G a j$ （ $j = 1 \sim y$ ）に接続されている。スイッチング用トランジスタ 202 のソースとドレインは、一方が信号線 $S i$ （ $i = 1 \sim x$ ）に、もう一方が電流制御用トランジスタ 204 のゲートに接続されている。駆動用トランジスタ 203 のゲートは第 2 の走査線 $G b j$ （ $j = 1 \sim y$ ）に接続されている。そして駆動用トランジスタ 203 及び電流制御用トランジスタ 204 は、電源線 $V i$ （ $i = 1 \sim x$ ）から供給される電流が、駆動用トランジスタ 203 及び電流制御用トランジスタ 204 のドレイン電流として発光素子 201 に供給されるように、電源線 $V i$ （ $i = 1 \sim x$ ）、発光素子 201 と接続されている。本実施の形態では、電流制御用トランジスタ 204 のソースが電源線 $V i$ （ $i = 1 \sim x$ ）に接続され、駆動用トランジスタ 203 のドレインが発光素子 201 の画素電極に接続される。

【 0 0 5 3 】

なお本実施の形態では、駆動用トランジスタ 203 のソースが電源線 $V i$ （ $i = 1 \sim x$ ）に接続され、電流制御用トランジスタ 204 のドレインが発光素子 201 の画素電極に接続されていても良い。

【 0 0 5 4 】

発光素子 201 は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。

【 0 0 5 5 】

容量素子 205 が有する 2 つの電極は、一方は電源線 $V i$ （ $i = 1 \sim x$ ）に接続されており、もう一方は電流制御用トランジスタ 204 のゲートに接続されている。容量素子 205 は、電流制御用トランジスタ 204 のゲート電圧を保持するために設けられている。なお図 7（A）では容量素子 205 を設ける構成を示したが、本発明はこの構成に限定さ

10

20

30

40

50

れず、容量素子 205 を設けない構成にしても良い。

【0056】

図7(A)のように、駆動用トランジスタ203および電流制御用トランジスタ204をp型とする場合、駆動用トランジスタ203のドレインと発光素子201の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ203および電流制御用トランジスタ204をn型とするならば、駆動用トランジスタ203のソースと発光素子201の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。

【0057】

次に、図7(A)に示した画素の駆動方法について説明する。図7(A)に示す画素は、実施の形態1の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。

10

【0058】

まず書き込み期間において、電流制御用トランジスタ204のスイッチングに関わらず、発光素子201への電流の供給を止めておく。具体的には、実施の形態1と同様に、発光素子201の対向電極と第1の電源線 V_i ($i = 1 \sim x$)の間の電位差を埋めれば良い。または、発光素子201をダイオードに見立てたときに、発光素子201が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第1の電源線 V_i ($i = 1 \sim x$)の間の電位差を設定すれば良い。或いは、発光素子201に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図3に示したような構成を有するスイッチを、用いることができる。また図7(A)に示す画素では、第2の走査線 G_{bj} の電位を制御することで、書き込み期間において駆動用トランジスタ203を強制的にオフし、発光素子に流れる電流の経路を遮断することができる。画素内の駆動用トランジスタ203を用いて発光素子201への電流の供給を止めることで、対向電極の電位を書き込み期間においても一定にしておける。したがって、書き込み期間から保持期間への移行の際と、保持期間から書き込み期間への移行の際において、対向電極への充放電に伴う消費電力を抑えることができる。

20

【0059】

そして、書き込み期間において第1の走査線 G_{aj} ($j = 1 \sim y$)が選択されると、第1の走査線 G_{aj} ($j = 1 \sim y$)にゲートが接続されているスイッチング用トランジスタ202がオンになる。そして、信号線 $S_1 \sim S_x$ に入力されたビデオ信号が、スイッチング用トランジスタ202を介して電流制御用トランジスタ204のゲートに入力される。該ビデオ信号の電位は、容量素子205によって保持される。

30

【0060】

第1の走査線 G_{aj} が順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。

【0061】

保持期間では、発光素子201の対向電極と、第1の電源線 V_i ($i = 1 \sim x$)の間には、発光素子201に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ204がオンであるならば発光素子201に流れる電流の経路が確保される状態とする。また、第2の走査線 G_{bj} ($j = 1 \sim y$)が選択され、駆動用トランジスタ203のゲートには、電流制御用トランジスタ204がオンのときに駆動用トランジスタ203がオンになるような高さの電位が与えられる。このとき容量素子205によって保持されたビデオ信号の電位により、電流制御用トランジスタ204がオンになっている場合は、電源線 V_i ($i = 1 \sim x$)を介して電流が発光素子201に供給される。電流制御用トランジスタ204は線形領域で動作しているため、発光素子201に流れる電流は、駆動用トランジスタ203と発光素子201の電圧電流特性によって決まる。そして発光素子201は、供給される電流に見合った高さの輝度で発光する。

40

【0062】

また容量素子205によって保持されたビデオ信号の電位によって電流制御用トランジ

50

スタ 204 がオフになる場合は、発光素子 201 への電流の供給は停止されており、発光素子 201 は非発光の状態のままである。

【0063】

なお、第2の走査線 G_{bj} のレイアウトは、図7(A)に示した構成に限定されない。例えば図7(B)に示すように、第2の走査線 G_{bi} ($i = 1 \sim y$) を第1の走査線 G_{aj} と交差させ、かつ信号線 S_i と並列に配置しても良い。また図7(C)に示すように、信号線 S_i を共有している画素間で、駆動用トランジスタ 203 のゲート電極を、複数の配線で電氣的に接続し、該複数の配線及び駆動用トランジスタ 203 のゲート電極を第2の走査線 G_{bi} ($i = 1 \sim y$) として機能させても良い。なお図7(C)の駆動用トランジスタ 203 を示す回路記号は、ゲート電極の異なる2点にコンタクト領域を設けたトランジスタを表したものであり、接続関係が通常と異なるため、特にこの様に表した。この場合、第2の走査線 G_{bi} ($i = 1 \sim y$) として機能する複数の配線を、信号線 S_i 側にレイアウトしてもよいが、図7(D)に示すように、電源線 V_i 側にレイアウトさせても良い。また、図7(E)に示すように、電源線 V_j を信号線 S_i と交差させ、かつ第1の走査線 G_{aj} と並列に配置し、第2の走査線 G_{bi} ($i = 1 \sim y$) を第1の走査線 G_{aj} と交差させ、かつ信号線 S_i と並列に配置しても良い。

10

【0064】

(実施の形態3)

本実施の形態では、実施の形態1、実施の形態2とは異なる、本発明の発光装置における、画素の構成について説明する。

20

【0065】

図8(A)に、本実施の形態における画素の構成を示す。図8(A)に示す画素は、発光素子 211 と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ 212 と、発光素子 211 に流れる電流値を制御する駆動用トランジスタ 213、発光素子 211 への電流の供給を制御する電流制御用トランジスタ 214 とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子 215 を画素に設けても良い。

【0066】

駆動用トランジスタ 213 及び電流制御用トランジスタ 214 は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ 213 は、飽和領域動作させても良いし、線形領域で動作させても良い。駆動用トランジスタ 213 にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。電流制御用トランジスタ 214 は線形領域で動作させる。また、スイッチング用トランジスタ 212 は n 型であっても良いし、 p 型であっても良い。

30

【0067】

スイッチング用トランジスタ 212 のゲートは、走査線 G_j ($j = 1 \sim y$) に接続されている。スイッチング用トランジスタ 212 のソースとドレインは、一方が信号線 S_i ($i = 1 \sim x$) に、もう一方が電流制御用トランジスタ 214 のゲートに接続されている。駆動用トランジスタ 213 のゲートは電源線 V_i ($i = 1 \sim y$) に接続されている。そして駆動用トランジスタ 213 及び電流制御用トランジスタ 214 は、電源線 V_i ($i = 1 \sim x$) から供給される電流が、駆動用トランジスタ 213 及び電流制御用トランジスタ 214 のドレイン電流として発光素子 211 に供給されるように、電源線 V_i ($i = 1 \sim x$)、発光素子 211 と接続されている。本実施の形態では、電流制御用トランジスタ 214 のソースが電源線 V_i ($i = 1 \sim x$) に接続され、駆動用トランジスタ 213 のドレインが発光素子 211 の画素電極に接続される。

40

【0068】

なお本実施の形態では、駆動用トランジスタ 213 のソースが電源線 V_i ($i = 1 \sim x$) に接続され、電流制御用トランジスタ 214 のドレインが発光素子 211 の画素電極に接続されていても良い。

【0069】

50

発光素子 211 は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。

【0070】

容量素子 215 が有する 2 つの電極は、一方は電源線 V_i ($i = 1 \sim x$) に接続されており、もう一方は電流制御用トランジスタ 214 のゲートに接続されている。容量素子 215 は、電流制御用トランジスタ 214 のゲート電圧を保持するために設けられている。なお図 8 (A) では容量素子 215 を設ける構成を示したが、本発明はこの構成に限定されず、容量素子 215 を設けない構成にしても良い。

【0071】

図 8 (A) のように、駆動用トランジスタ 213 および電流制御用トランジスタ 214 を p 型とする場合、駆動用トランジスタ 213 のドレインと発光素子 211 の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ 213 および電流制御用トランジスタ 214 を n 型とするならば、駆動用トランジスタ 213 のソースと発光素子 211 の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。

【0072】

次に、図 8 (A) に示した画素の駆動方法について説明する。図 8 (A) に示す画素は、実施の形態 1 の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。

【0073】

まず書き込み期間において、電流制御用トランジスタ 214 のスイッチングに関わらず、発光素子 211 への電流の供給を止めておく。具体的には、実施の形態 1 と同様に、発光素子 211 の対向電極と第 1 の電源線 V_i ($i = 1 \sim x$) の間の電位差を埋めれば良い。または、発光素子をダイオードに見立てたときに、発光素子 211 が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第 1 の電源線 V_i ($i = 1 \sim x$) の間の電位差を設定すれば良い。或いは、発光素子 211 に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図 3 に示したような構成を有するスイッチを、用いることができる。

【0074】

そして、書き込み期間において走査線 G_j ($j = 1 \sim y$) が選択されると、走査線 G_j ($j = 1 \sim y$) にゲートが接続されているスイッチング用トランジスタ 212 がオンになる。そして、信号線 $S_1 \sim S_x$ に入力されたビデオ信号が、スイッチング用トランジスタ 212 を介して、電流制御用トランジスタ 214 のゲートに入力される。該ビデオ信号の電位は、容量素子 215 によって保持される。なお、駆動用トランジスタ 213 のゲートには、電流制御用トランジスタ 214 がオンのときに駆動用トランジスタ 213 がオンになるような高さの電位が、第 1 の電源線 V_i ($i = 1 \sim x$) から常に与えられているが、上述したように書き込み期間においては発光素子 211 への電流の供給は停止しているので、電流制御用トランジスタ 214 のオン、オフに関わらず、発光素子 211 は非発光のままである。

【0075】

走査線 G_j が順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。

【0076】

保持期間では、発光素子 211 の対向電極と、第 1 の電源線 V_i ($i = 1 \sim x$) の間には、発光素子 211 に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ 214 がオンであるならば発光素子 211 に流れる電流の経路が確保される状態とする。また、駆動用トランジスタ 213 のゲートには、電流制御用トランジスタ 214 がオンのときに駆動用トランジスタ 213 がオンになるような高さの電位が、第 1 の電源線 V_i ($i = 1 \sim x$) から常に与えられている。このとき容量素子 215 によって保持されたビデオ信号の電位により、電流制御用トランジスタ 214 がオンに

10

20

30

40

50

なっている場合は、電源線 V_i ($i = 1 \sim x$) を介して電流が発光素子 211 に供給される。電流制御用トランジスタ 214 は線形領域で動作しているため、発光素子 211 に流れる電流は、駆動用トランジスタ 213 と発光素子 211 の電圧電流特性によって決まる。そして発光素子 211 は、供給される電流に見合った高さの輝度で発光する。

【0077】

また容量素子 215 によって保持されたビデオ信号の電位によって電流制御用トランジスタ 214 がオフになる場合は、発光素子 211 への電流の供給は停止されており、発光素子 211 は非発光のままである。

【0078】

(実施の形態 4)

本実施の形態では、実施の形態 1、実施の形態 2、実施の形態 3 とは異なる、本発明の発光装置における、画素の構成について説明する。

【0079】

図 8 (B) に、本実施の形態における画素の構成を示す。図 8 (B) に示す画素は、発光素子 221 と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ 222 と、発光素子 221 に流れる電流値を制御する駆動用トランジスタ 223 と、発光素子 221 への電流の供給を制御する電流制御用トランジスタ 224 と、書き込み期間中に発光素子 221 への電流の供給を停止するための遮断用トランジスタ 226 とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子 225 を画素に設けても良い。

【0080】

駆動用トランジスタ 223、電流制御用トランジスタ 224 及び遮断用トランジスタ 226 は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ 223 は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ 222、電流制御用トランジスタ 224 及び遮断用トランジスタ 226 は線形領域で動作させる。駆動用トランジスタ 223 にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ 222 は n 型であっても良いし、p 型であっても良い。

【0081】

スイッチング用トランジスタ 222 のゲートは、第 1 の走査線 G_{aj} ($j = 1 \sim y$) に接続されている。スイッチング用トランジスタ 222 のソースとドレインは、一方が信号線 S_i ($i = 1 \sim x$) に、もう一方が電流制御用トランジスタ 224 のゲートに接続されている。駆動用トランジスタ 223 のゲートは第 2 の電源線 W_i ($i = 1 \sim y$) に接続されている。そして駆動用トランジスタ 223、電流制御用トランジスタ 224 及び遮断用トランジスタ 226 は、第 1 の電源線 V_i ($i = 1 \sim x$) から供給される電流が、駆動用トランジスタ 223、電流制御用トランジスタ 224 及び遮断用トランジスタ 226 のドレイン電流として発光素子 221 に供給することができるように、第 1 の電源線 V_i ($i = 1 \sim x$)、発光素子 221 と接続されている。本実施の形態では、電流制御用トランジスタ 224 のソースが第 1 の電源線 V_i ($i = 1 \sim x$) に接続され、駆動用トランジスタ 223 のドレインが発光素子 221 の画素電極に接続され、遮断用トランジスタ 226 が駆動用トランジスタ 223 と電流制御用トランジスタ 224 との間に、直列に接続されている。

【0082】

なお、駆動用トランジスタ 223、電流制御用トランジスタ 224、遮断用トランジスタ 226 の接続は上記構成に限定されない。これら 3 つのトランジスタの並び順は設計者が適宜選択することができる。例えば、駆動用トランジスタ 223 のソースが第 1 の電源線 V_i ($i = 1 \sim x$) に接続され、電流制御用トランジスタ 224 のドレインが発光素子 221 の画素電極に接続され、遮断用トランジスタ 226 が駆動用トランジスタ 223 と電流制御用トランジスタ 224 との間に、直列に接続されていても良い。

【0083】

10

20

30

40

50

発光素子 221 は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。

【0084】

容量素子 225 が有する 2 つの電極は、一方は第 1 の電源線 V_i ($i = 1 \sim x$) に接続されており、もう一方は電流制御用トランジスタ 224 のゲートに接続されている。容量素子 225 は、電流制御用トランジスタ 224 のゲート電圧を保持するために設けられている。なお図 8 (B) では、容量素子 225 を設ける構成を示したが、本発明はこの構成に限定されず、容量素子 225 を設けない構成にしても良い。

【0085】

図 8 (B) のように、駆動用トランジスタ 223 および電流制御用トランジスタ 224 を p 型とする場合、駆動用トランジスタ 223 のドレインと発光素子 221 の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ 223 および電流制御用トランジスタ 224 を n 型とするならば、駆動用トランジスタ 223 のソースと発光素子 221 の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。

【0086】

次に、図 8 (B) に示した画素の駆動方法について説明する。図 8 (B) に示す画素は、実施の形態 1 の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。

【0087】

まず書き込み期間において、電流制御用トランジスタ 224 のスイッチングに関わらず、発光素子 221 への電流の供給を止めておく。具体的には、実施の形態 1 と同様に、発光素子 221 の対向電極と第 1 の電源線 V_i ($i = 1 \sim x$) の間の電位差を埋めれば良い。または、発光素子 221 をダイオードに見立てたときに、発光素子 221 が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第 1 の電源線 V_i ($i = 1 \sim x$) の間の電位差を設定すれば良い。或いは、発光素子 221 に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図 3 に示したような構成を有するスイッチを、用いることができる。なお図 8 (B) に示す画素では、第 2 の走査線 G_{bj} の電位を制御することで、書き込み期間において遮断用トランジスタ 226 を強制的にオフし、発光素子 221 に流れる電流の経路を遮断することができる。画素内の遮断用トランジスタ 226 を用いて発光素子 221 への電流の供給を止めることで、対向電極の電位を書き込み期間においても一定にしておける。したがって、書き込み期間から保持期間への移行の際と、保持期間から書き込み期間への移行の際において、対向電極への充放電に伴う消費電力を抑えることができる。また遮断用トランジスタ 226 は線形領域で動作しているので、飽和領域で動作するトランジスタに比べて、スイッチングさせる際に、ゲート電圧の変化を小さく抑えることができ、より消費電力を低減させることができる。

【0088】

そして、書き込み期間において第 1 の走査線 G_{aj} ($j = 1 \sim y$) が選択されると、第 1 の走査線 G_{aj} ($j = 1 \sim y$) にゲートが接続されているスイッチング用トランジスタ 222 がオンになる。そして、信号線 $S_1 \sim S_x$ に入力されたビデオ信号が、スイッチング用トランジスタ 222 を介して、電流制御用トランジスタ 224 のゲートに入力される。該ビデオ信号の電位は、容量素子 225 によって保持される。なお、駆動用トランジスタ 223 のゲートには、電流制御用トランジスタ 224 及び遮断用トランジスタ 226 がオンのときに駆動用トランジスタ 223 がオンになるような高さの電位が、第 2 の電源線 W_i ($i = 1 \sim x$) から常に与えられているが、上述したように書き込み期間においては遮断用トランジスタ 226 をオフするなどして発光素子 221 への電流の供給を停止しているので、電流制御用トランジスタ 224 のオン、オフに関わらず、発光素子 221 は非発光のままである。

【0089】

第 1 の走査線 G_{aj} が順に選択され、全ての画素において書き込み期間が終了すると、

10

20

30

40

50

次に全ての画素において一斉に保持期間が開始される。

【0090】

保持期間では、第2の走査線 G_{bj} ($j = 1 \sim y$) を選択し、第2の走査線 G_{bj} ($j = 1 \sim y$) にゲートが接続されている遮断用トランジスタ226をオンにする。さらに、発光素子221の対向電極と、第1の電源線 V_i ($i = 1 \sim x$) の間には、発光素子221に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ224がオンであるならば発光素子221に流れる電流の経路が確保される状態にする。また、駆動用トランジスタ223のゲートには、電流制御用トランジスタ224及び遮断用トランジスタ226がオンのときに駆動用トランジスタ223がオンになるような高さの電位が、第2の電源線 W_i ($i = 1 \sim x$) から常に与えられている。このとき容量素子225によって保持されたビデオ信号の電位により、電流制御用トランジスタ224がオンになっている場合は、第1の電源線 V_i ($i = 1 \sim x$) を介して電流が発光素子221に供給される。電流制御用トランジスタ224は線形領域で動作しているため、発光素子221に流れる電流は、駆動用トランジスタ223と発光素子221の電圧電流特性によって決まる。そして発光素子221は、供給される電流に見合った高さの輝度で発光する。

10

【0091】

また容量素子225によって保持されたビデオ信号の電位によって電流制御用トランジスタ224がオフになる場合は、発光素子221への電流の供給は停止されており、発光素子221は非発光のままである。

20

【0092】

(実施の形態5)

本実施の形態では、実施の形態1乃至実施の形態4とは異なる、本発明の発光装置における、画素の構成について説明する。

【0093】

図9(A)に、本実施の形態における画素の構成を示す。図9(A)に示す画素は、発光素子301と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ302と、発光素子301に流れる電流値を制御する駆動用トランジスタ303と、発光素子301への電流の供給を制御する電流制御用トランジスタ304とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子305を画素に設けても良い。

30

【0094】

駆動用トランジスタ303及び電流制御用トランジスタ304は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ303は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ302及び電流制御用トランジスタ304は、線形領域で動作させる。駆動用トランジスタ303にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ302はn型であっても良いし、p型であっても良い。

40

【0095】

スイッチング用トランジスタ302のゲートは、走査線 G_j ($j = 1 \sim y$) に接続されている。スイッチング用トランジスタ302のソースとドレインは、一方が信号線 S_i ($i = 1 \sim x$) に、もう一方が電流制御用トランジスタ304のゲートに接続されている。駆動用トランジスタ303のゲートは信号線 S_i ($i = 1 \sim y$) に接続されている。そして駆動用トランジスタ303及び電流制御用トランジスタ304は、電源線 V_i ($i = 1 \sim x$) から供給される電流が、駆動用トランジスタ303及び電流制御用トランジスタ304のドレイン電流として発光素子301に供給することができるように、電源線 V_i ($i = 1 \sim x$)、発光素子301と接続されている。本実施の形態では、電流制御用トランジスタ304のソースが電源線 V_i ($i = 1 \sim x$) に接続され、駆動用トランジスタ303のドレインが発光素子301の画素電極に接続されている。

50

【 0 0 9 6 】

なお、駆動用トランジスタ 3 0 3、電流制御用トランジスタ 3 0 4 の接続は上記構成に限定されない。例えば、駆動用トランジスタ 3 0 3 のソースが電源線 V_i ($i = 1 \sim x$) に接続され、電流制御用トランジスタ 3 0 4 のドレインが発光素子 3 0 1 の画素電極に接続されていても良い。

【 0 0 9 7 】

発光素子 3 0 1 は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。

【 0 0 9 8 】

容量素子 3 0 5 が有する 2 つの電極は、一方は電源線 V_i ($i = 1 \sim x$) に接続されており、もう一方は電流制御用トランジスタ 3 0 4 のゲートに接続されている。容量素子 3 0 5 は、電流制御用トランジスタ 3 0 4 のゲート電圧を保持するために設けられている。なお図 9 (A) では、容量素子 3 0 5 を設ける構成を示したが、本発明はこの構成に限定されず、容量素子 3 0 5 を設けない構成にしても良い。

10

【 0 0 9 9 】

図 9 (A) のように、駆動用トランジスタ 3 0 3 および電流制御用トランジスタ 3 0 4 を p 型とする場合、駆動用トランジスタ 3 0 3 のドレインと発光素子 3 0 1 の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ 3 0 3 及び電流制御用トランジスタ 3 0 4 を n 型とするならば、駆動用トランジスタ 3 0 3 のソースと発光素子 3 0 1 の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。

20

【 0 1 0 0 】

次に、図 9 (A) に示した画素の駆動方法について説明する。図 9 (A) に示す画素は、実施の形態 1 の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。

【 0 1 0 1 】

まず書き込み期間において、電流制御用トランジスタ 3 0 4 のスイッチングに関わらず、発光素子 3 0 1 への電流の供給を止めておく。具体的には、実施の形態 1 と同様に、発光素子 3 0 1 の対向電極と第 1 の電源線 V_i ($i = 1 \sim x$) の間の電位差を埋めれば良い。または、発光素子 3 0 1 をダイオードに見立てたときに、発光素子 3 0 1 が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第 1 の電源線 V_i ($i = 1 \sim x$) の間の電位差を設定すれば良い。或いは、発光素子 3 0 1 に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図 3 に示したような構成を有するスイッチを、用いることができる。

30

【 0 1 0 2 】

そして、書き込み期間において走査線 G_j ($j = 1 \sim y$) が選択されると、走査線 G_j ($j = 1 \sim y$) にゲートが接続されているスイッチング用トランジスタ 3 0 2 がオンになる。そして、信号線 $S_1 \sim S_x$ に入力されたビデオ信号が、スイッチング用トランジスタ 3 0 2 を介して、電流制御用トランジスタ 3 0 4 のゲートに入力される。該ビデオ信号の電位は、容量素子 3 0 5 によって保持される。なお、駆動用トランジスタ 3 0 3 のゲートには、電流制御用トランジスタ 3 0 4 がオンのときに駆動用トランジスタ 3 0 3 がオンになるような高さのビデオ信号の電位が、信号線 S_i ($i = 1 \sim x$) から与えられる場合もあるが、上述したように書き込み期間においては発光素子 3 0 1 への電流の供給を停止しているので、電流制御用トランジスタ 3 0 4 のオン、オフに関わらず、発光素子 3 0 1 は非発光のままである。

40

【 0 1 0 3 】

走査線 G_j が順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。

【 0 1 0 4 】

保持期間では、信号線 S_i ($i = 1 \sim x$) に固定の電位を与える。スイッチング用トラ

50

ンジスタ302は保持期間においてオフになっているので、信号線Siに与えられた固定の電位は駆動用トランジスタ303のゲートに与えられる。そして信号線Siに与えられた固定の電位は、電流制御用トランジスタ304がオンのときに駆動用トランジスタ303がオンになるような高さにする。さらに保持期間では、発光素子301の対向電極と、電源線Vi (i = 1 ~ x)の間には、発光素子301に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ304がオンであるならば発光素子301に流れる電流の経路が確保される状態にする。よって、容量素子305によって保持されたビデオ信号の電位により、電流制御用トランジスタ304がオンになっている場合は、電源線Vi (i = 1 ~ x)を介して電流が発光素子301に供給される。電流制御用トランジスタ304は線形領域で動作しているため、発光素子301に流れる電流は、駆動用トランジスタ303と発光素子301の電圧電流特性によって決まる。そして発光素子301は、供給される電流に見合った高さの輝度で発光する。

10

【0105】

また容量素子305によって保持されたビデオ信号の電位によって電流制御用トランジスタ304がオフになる場合は、発光素子301への電流の供給は停止されており、発光素子301は非発光のままである。

【0106】

なお本実施の形態では、信号線Siに、書き込み期間においてビデオ信号の電位を与え、保持期間においては、電流制御用トランジスタ304がオンのときに駆動用トランジスタ303がオンになるような高さの固定の電位を与える。上記信号線Siに与える電位の切り替えは、単数または複数のスイッチング素子等の回路素子を用いることで実現することができる。例えば図9(A)では、トランスミッションゲート306と、トランジスタ308と、インバータ307とを用い、信号線Siに与える電位の切り替えを行なう例を示している。

20

【0107】

具体的にトランスミッションゲート306は、ソースとドレインが互いに接続されたn型のトランジスタ306aとp型のトランジスタ306bとを有する。n型のトランジスタ306aのゲートとp型のトランジスタ306bのゲートとは、インバータ307を介して互いに反転した信号が入力されている。そしてn型のトランジスタ306aとp型のトランジスタ306bのいずれか一方は、ゲートがトランジスタ308のゲートに接続されており、他方は、信号線Siに与える電位の切り替えのタイミングを情報として有する信号(発光制御信号)の電位がゲートに与えられる。図9(A)では、p型のトランジスタ306bのゲートとトランジスタ308のゲートとが接続されており、n型のトランジスタ306aのゲートに発光制御信号の電位が与えられている例を示す。なお、トランジスタ308の極性は、トランスミッションゲート306が有する2つのトランジスタのうち、発光制御信号の電位がゲートに与えられている方のトランジスタと同じにする。よって図9(A)では、トランジスタ308の極性はn型とする。

30

【0108】

n型のトランジスタ306aのソースとp型のトランジスタ306bのソースにはビデオ信号の電位が与えられており、n型のトランジスタ306aのドレインとp型のトランジスタ306bのドレインの電位は、信号線Siに与えられる。またトランジスタ308のソースとドレインのうち、一方は、電流制御用トランジスタ304がオンのときに駆動用トランジスタ303がオンするような高さの固定の電位が与えられており、他方は信号線Siに接続されている。

40

【0109】

発光制御信号によってn型のトランジスタ306a及びp型のトランジスタ306bがオンし、トランジスタ308がオフすると、ビデオ信号の電位が信号線Siに与えられる。逆に、発光制御信号によってn型のトランジスタ306a及びp型のトランジスタ306bがオフし、トランジスタ308がオンすると、電流制御用トランジスタ304がオンのときに駆動用トランジスタ303がオンするような高さの固定の電位が、信号線Siに

50

与えられる。

【0110】

本実施の形態のように、信号線 S_i の電位を書き込み期間と保持期間とで切り替えることで、画素に信号または電位を供給するための配線の数を抑えることができる。

【0111】

(実施の形態6)

本実施の形態では、実施の形態1乃至実施の形態5とは異なる、本発明の発光装置における、画素の構成について説明する。

【0112】

図9(B)に、本実施の形態における画素の構成を示す。図9(B)に示す画素は、発光素子311と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ312と、発光素子311に流れる電流値を制御する駆動用トランジスタ313と、発光素子311への電流の供給を制御する電流制御用トランジスタ314とを有している。さらに、ビデオ信号の電位を保持するための容量素子を画素に設けても良い。

10

【0113】

駆動用トランジスタ313及び電流制御用トランジスタ314は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ313は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ312及び電流制御用トランジスタ314は、線形領域で動作させる。駆動用トランジスタ313にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ312はn型であっても良いし、p型であっても良い。

20

【0114】

スイッチング用トランジスタ312のゲートは、第1の走査線 G_{aj} ($j = 1 \sim y$) に接続されている。スイッチング用トランジスタ312のソースとドレインは、一方が信号線 S_i ($i = 1 \sim x$) に、もう一方が電流制御用トランジスタ314のゲートに接続されている。駆動用トランジスタ313のゲートは第2の走査線 G_{bi} ($i = 1 \sim x$) に接続されている。そして駆動用トランジスタ313及び電流制御用トランジスタ314は、信号線 S_i ($i = 1 \sim x$) から供給される電流が、駆動用トランジスタ313及び電流制御用トランジスタ314のドレイン電流として発光素子311に供給することができるように、信号線 S_i ($i = 1 \sim x$)、発光素子311と接続されている。本実施の形態では、電流制御用トランジスタ314のソースが信号線 S_i ($i = 1 \sim x$) に接続され、駆動用トランジスタ313のドレインが発光素子311の画素電極に接続されている。

30

【0115】

なお、駆動用トランジスタ313、電流制御用トランジスタ314の接続は上記構成に限定されない。例えば、駆動用トランジスタ313のソースが信号線 S_i ($i = 1 \sim x$) に接続され、電流制御用トランジスタ314のドレインが発光素子311の画素電極に接続されていても良い。

【0116】

発光素子311は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。

40

【0117】

図9(B)のように、駆動用トランジスタ313および電流制御用トランジスタ314をp型とする場合、駆動用トランジスタ313のドレインと発光素子311の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ313及び電流制御用トランジスタ314をn型とするならば、駆動用トランジスタ313のソースと発光素子311の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。

【0118】

50

次に、図 9 (B) に示した画素の駆動方法について説明する。図 9 (B) に示す画素は、実施の形態 1 の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。

【 0 1 1 9 】

まず書き込み期間において、電流制御用トランジスタ 3 1 4 のスイッチングに関わらず、発光素子 3 1 1 への電流の供給を止めておく。具体的には、実施の形態 1 と同様に、発光素子 3 1 1 の対向電極と第 1 の電源線 V_i ($i = 1 \sim x$) の間の電位差を埋めれば良い。または、発光素子 3 1 1 をダイオードに見立てたときに、発光素子 3 1 1 が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第 1 の電源線 V_i ($i = 1 \sim x$) の間の電位差を設定すれば良い。或いは、発光素子 3 1 1 に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図 3 に示したような構成を有するスイッチを用いることができる。なお図 9 (B) に示す画素では、第 2 の走査線 G_{bi} 電位を制御することで、書き込み期間において駆動用トランジスタ 3 1 3 を強制的にオフし、発光素子 3 1 1 に流れる電流の経路を遮断することができる。画素内の駆動用トランジスタ 3 1 3 を用いて発光素子 3 1 1 への電流の供給を止めることで、対向電極の電位を書き込み期間においても一定にしておける。したがって、書き込み期間から保持期間への移行の際と、保持期間から書き込み期間への移行の際において、対向電極への充放電に伴う消費電力を抑えることができる。

【 0 1 2 0 】

そして、書き込み期間において第 1 の走査線 G_{aj} ($j = 1 \sim y$) が選択されると、第 1 の走査線 G_{aj} ($j = 1 \sim y$) にゲートが接続されているスイッチング用トランジスタ 3 1 2 がオンになる。そして、信号線 $S_1 \sim S_x$ に入力されたビデオ信号が、スイッチング用トランジスタ 3 1 2 を介して、電流制御用トランジスタ 3 1 4 のゲートに入力される。

【 0 1 2 1 】

第 1 の走査線 G_{aj} が順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。

【 0 1 2 2 】

保持期間では、信号線 S_i ($i = 1 \sim x$) に固定の電位を与える。該固定の電位は、電流制御用トランジスタ 3 1 4 がオンのときに、発光素子 3 1 1 に順方向バイアスの電流が供給されるような高さとする。さらに保持期間では、電流制御用トランジスタ 3 1 4 がオンであるならば発光素子 3 1 1 に流れる電流の経路が確保される状態にする。よって、書き込み期間において入力されたビデオ信号の電位により、電流制御用トランジスタ 3 1 4 がオンになっている場合は、信号線 S_i ($i = 1 \sim x$) を介して電流が発光素子 3 1 1 に供給される。電流制御用トランジスタ 3 1 4 は線形領域で動作しているため、発光素子 3 1 1 に流れる電流は、駆動用トランジスタ 3 1 3 と発光素子 3 1 1 の電圧電流特性によって決まる。そして発光素子 3 1 1 は、供給される電流に見合った高さの輝度で発光する。

【 0 1 2 3 】

また、ビデオ信号の電位によって電流制御用トランジスタ 3 1 4 がオフになる場合は、発光素子 3 1 1 への電流の供給は停止されており、発光素子 3 1 1 は非発光のままである。

【 0 1 2 4 】

なお本実施の形態では、信号線 S_i に、書き込み期間においてビデオ信号の電位を与え、保持期間において発光素子 3 1 1 に順バイアス方向の電流を与えられるような高さの固定の電位を与える。上記信号線 S_i に与える電位の切り替えは、単数または複数のスイッチング素子等の回路素子を用いることで実現することができる。例えば図 9 (B) では、図 9 (A) と同様に、トランスミッションゲート 3 1 6 と、トランジスタ 3 1 8 と、インバータ 3 1 7 とを用い、信号線 S_i に与える電位の切り替えを行なう例を示している。

【 0 1 2 5 】

本実施の形態のように、信号線 S_i の電位を書き込み期間と保持期間とで切り替えるこ

とで、画素に信号または電位を供給するための配線の数を抑えることができる。

【 0 1 2 6 】

特に、駆動用トランジスタ 3 1 3 を飽和領域で動作させる場合、発光素子 3 1 1 に順バイアス方向の電流を与えられるような高さの固定の電位を、赤 (R)、緑 (G)、青 (B) に対応する画素ごとに变えることで、ホワイトバランスの調整を行なうことができる。

【 実施例 1 】

【 0 1 2 7 】

本実施例では、図 1 に示した画素の、上面図の一実施例について説明する。図 1 0 に本実施例の画素の上面図を示す。

【 0 1 2 8 】

5 0 0 1 は信号線、5 0 0 2 は第 1 の電源線、5 0 0 3 は第 2 の電源線に相当し、5 0 0 4 は走査線に相当する。本実施例では、信号線 5 0 0 1 と第 1 の電源線 5 0 0 2 と第 2 の電源線 5 0 0 3 は同じ導電膜で形成する。また 5 0 0 5 はスイッチング用トランジスタであり、走査線 5 0 0 4 の一部がそのゲート電極として機能する。5 0 0 7 は駆動用トランジスタ、5 0 0 8 は電流制御用トランジスタに相当する。駆動用トランジスタ 5 0 0 7 は、その L / W が電流制御用トランジスタ 5 0 0 8 よりも大きくなるように、活性層が曲がりくねっている。5 0 0 9 は画素電極に相当し、電界発光層や陰極 (共に図示せず) と重なる領域 (発光エリア) 5 0 1 0 において発光する。

【 0 1 2 9 】

なお本発明の上面図はほんの一実施例であり、本発明はこれに限定されないことは言うまでもない。

【 実施例 2 】

【 0 1 3 0 】

本実施例では、図 1 に示した画素の、図 1 0 とは異なる上面図の一実施例について説明する。図 1 1 に本実施例の画素の上面図を示す。

【 0 1 3 1 】

8 0 0 1 は信号線、8 0 0 2 は第 1 の電源線、8 0 0 3 は第 2 の電源線に相当し、8 0 0 4 は走査線に相当する。本実施例では、信号線 8 0 0 1 と第 1 の電源線 8 0 0 2 と第 2 の電源線 8 0 0 3 は同じ導電膜で形成する。また 8 0 0 5 はスイッチング用トランジスタであり、第 1 の走査線 8 0 0 4 の一部がそのゲート電極として機能する。8 0 0 7 は駆動用トランジスタ、8 0 0 8 は電流制御用トランジスタに相当する。駆動用トランジスタ 8 0 0 7 は、その L / W が電流制御用トランジスタ 8 0 0 8 よりも大きくなるように、活性層が曲がりくねっている。8 0 0 9 は画素電極に相当し、電界発光層や陰極 (共に図示せず) と重なる領域 (発光エリア) 8 0 1 0 において発光する。また、8 0 1 2 は容量素子に相当する。

【 0 1 3 2 】

なお本発明の上面図はほんの一実施例であり、本発明はこれに限定されないことは言うまでもない。

【 実施例 3 】

【 0 1 3 3 】

本発明で用いることができるトランジスタは、アモルファスシリコンで形成されていても良い。アモルファスシリコンでトランジスタを形成すると、結晶化のプロセスを設けずに済むので、作製方法を簡略化することができ、低コスト化が図れる。ただしアモルファスシリコンで形成されたトランジスタは p 型よりも n 型の方が、移動度は高く、発光装置の画素に用いるのにより適している。本実施例では、駆動用トランジスタが n 型の場合における、画素の断面構造について説明する。

【 0 1 3 4 】

図 1 2 (A) に、駆動用トランジスタ 6 0 0 1 が n 型で、発光素子 6 0 0 2 から発せられる光が陽極 6 0 0 5 側に抜ける場合の、画素の断面図を示す。図 1 2 (A) では、発光素子 6 0 0 2 の陰極 6 0 0 3 と駆動用トランジスタ 6 0 0 1 が電氣的に接続されており、

10

20

30

40

50

陰極 6 0 0 3 上に電界発光層 6 0 0 4、陽極 6 0 0 5 が順に積層されている。陰極 6 0 0 3 は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi 等が望ましい。そして電界発光層 6 0 0 4 は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極 6 0 0 3 上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極 6 0 0 5 は光を透過する透明導電膜、例えばITO、ITSO、酸化インジウムに 2 ~ 20 % の酸化亜鉛 (ZnO) を混合したIZO等の透明導電膜を用いることができる。

【0135】

10

陰極 6 0 0 3 と、電界発光層 6 0 0 4 と、陽極 6 0 0 5 とが重なっている部分が発光素子 6 0 0 2 に相当する。図 1 2 (A) に示した画素の場合、発光素子 6 0 0 2 から発せられる光は、白抜きの矢印で示すように陽極 6 0 0 5 側に抜ける。

【0136】

また、駆動用トランジスタ 6 0 0 1 の活性層の一部が抵抗 6 0 0 9 として機能する。

【0137】

図 1 2 (B) に、駆動用トランジスタ 6 0 1 1 が n 型で、発光素子 6 0 1 2 から発せられる光が陰極 6 0 1 3 側に抜ける場合の、画素の断面図を示す。図 1 2 (B) では、駆動用トランジスタ 6 0 1 1 と電氣的に接続された透明導電膜 6 0 1 7 上に、発光素子 6 0 1 2 の陰極 6 0 1 3 が成膜されており、陰極 6 0 1 3 上に電界発光層 6 0 1 4、陽極 6 0 1 5 が順に積層されている。そして陽極 6 0 1 5 を覆うように、光を反射または遮蔽するための遮蔽膜 6 0 1 6 が成膜されている。陰極 6 0 1 3 は、図 1 2 (A) の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば 20 nm の膜厚を有する Al を、陰極 6 0 1 3 として用いることができる。そして電界発光層 6 0 1 4 は、図 1 2 (A) と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極 6 0 1 5 は光を透過する必要はないが、図 1 2 (A) と同様に、透明導電膜を用いて形成することができるし、TiN または Ti を用いることもできる。そして遮蔽膜 6 0 1 6 は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。

20

30

【0138】

陰極 6 0 1 3 と、電界発光層 6 0 1 4 と、陽極 6 0 1 5 とが重なっている部分が発光素子 6 0 1 2 に相当する。図 1 2 (B) に示した画素の場合、発光素子 6 0 1 2 から発せられる光は、白抜きの矢印で示すように陰極 6 0 1 3 側に抜ける。

【0139】

また、駆動用トランジスタ 6 0 1 1 の活性層の一部が抵抗 6 0 1 9 として機能する。

【0140】

なお本実施例では、駆動用トランジスタと発光素子が電氣的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタまたは遮断用トランジスタが接続されている構成であってもよい。

40

【実施例 4】

【0141】

本実施例では、駆動用トランジスタが p 型の場合における、画素の断面構造について説明する。

【0142】

図 1 3 (A) に、駆動用トランジスタ 6 0 2 1 が p 型で、発光素子 6 0 2 2 から発せられる光が陽極 6 0 2 3 側に抜ける場合の、画素の断面図を示す。図 1 3 (A) では、発光素子 6 0 2 2 の陽極 6 0 2 3 と駆動用トランジスタ 6 0 2 1 が電氣的に接続されており、陽極 6 0 2 3 上に電界発光層 6 0 2 4、陰極 6 0 2 5 が順に積層されている。陰極 6 0 2 5 は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることが

50

できる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして電界発光層6024は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極6023上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極6023は光を透過する透明導電膜、例えばITO、ITSO、酸化インジウムに2~20%の酸化亜鉛(ZnO)を混合したIZO等の透明導電膜を用いても良い。

【0143】

陽極6023と、電界発光層6024と、陰極6025とが重なっている部分が発光素子6022に相当する。図13(A)に示した画素の場合、発光素子6022から発せられる光は、白抜きの矢印で示すように陽極6023側に抜ける。

10

【0144】

また、駆動用トランジスタ6021の活性層の一部が抵抗6029として機能する。

【0145】

図13(B)に、駆動用トランジスタ6031がp型で、発光素子6032から発せられる光が陰極6035側に抜ける場合の、画素の断面図を示す。図13(B)では、駆動用トランジスタ6031と電氣的に接続された配線6037上に、発光素子6032の陽極6033が成膜されており、陽極6033上に電界発光層6034、陰極6035が順に積層されている。上記構成によって、陽極6033において光が透過しても、該光は配線6037において反射される。陰極6035は、図13(A)の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極6035として用いることができる。そして電界発光層6034は、図13(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極6033は光を透過する必要はないが、図13(A)と同様に、透明導電膜を用いて形成することができるし、TiNまたはTiを用いることもできる。そして遮蔽膜6036は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。

20

【0146】

陽極6033と、電界発光層6034と、陰極6035とが重なっている部分が発光素子6032に相当する。図13(B)に示した画素の場合、発光素子6032から発せられる光は、白抜きの矢印で示すように陰極6035側に抜ける。

30

【0147】

また、駆動用トランジスタ6031の活性層の一部が抵抗6039として機能する。

【0148】

なお本実施例では、駆動用トランジスタと発光素子が電氣的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタまたは遮断用トランジスタが接続されている構成であってもよい。

【実施例5】

【0149】

本実施例では、駆動用トランジスタと電流制御用トランジスタが共にボトムゲート型の場合の、画素の断面構造について説明する。

40

【0150】

なお本発明で用いることができるトランジスタは、アモルファスシリコンで形成されていても良い。アモルファスシリコンでトランジスタを形成すると、結晶化のプロセスを設けずに済むので、作製方法を簡略化することができ、低コスト化が図れる。ただしアモルファスシリコンで形成されたトランジスタはp型よりもn型の方が移動度は高く、発光装置の画素に用いるのにより適している。本実施例では、駆動用トランジスタがn型の場合における、画素の断面構造について説明する。

【0151】

50

図14に、本実施例の画素の断面図を示す。6501は駆動用トランジスタ、6502は電流制御用トランジスタに相当する。駆動用トランジスタ6501は、絶縁表面を有する基板6500上に形成されたゲート電極6503と、ゲート電極6503を覆うように基板6500上に形成されたゲート絶縁膜6504と、ゲート絶縁膜6504を間に挟んでゲート電極6503と重なる位置に形成された半導体膜6505とを有している。半導体膜6505は、ソース又はドレインとして機能する、導電性を付与する不純物が添加された2つの不純物領域6506a、6506bを有している。そして不純物領域6506aは配線6508と接続されている。

【0152】

電流制御用トランジスタ6502は、駆動用トランジスタ6501と同様に、絶縁表面を有する基板6500上に形成されたゲート電極6510と、ゲート電極6510を覆うように基板6500上に形成されたゲート絶縁膜6504と、ゲート絶縁膜6504を間に挟んでゲート電極6510と重なる位置に形成された半導体膜6511とを有している。半導体膜6511は、ソース又はドレインとして機能する、導電性を付与する不純物が添加された2つの不純物領域6512a、6512bを有している。そして不純物領域6512aは、配線6513を介して駆動用トランジスタ6501が有する不純物領域6506bと接続されている。

【0153】

駆動用トランジスタ6501及び電流制御用トランジスタ6502は、共に絶縁膜で形成された保護膜6507で覆われている。そして、保護膜6507に形成されたコンタクトホールを介して、配線6508が陽極6509と接続されている。また、駆動用トランジスタ6501及び電流制御用トランジスタ6502と、保護膜6507は層間絶縁膜6520で覆われている。層間絶縁膜6520は開口部を有しており、該開口部において陽極6509が露出している。陽極6509上には電界発光層6521と、陰極6522が形成されている。

【0154】

なお、図14では、駆動用トランジスタと電流制御用トランジスタが共にn型である場合について説明したが、p型であってもよい。この場合、駆動用トランジスタの閾値電圧を制御するための不純物はp型を用いる。なお、遮断用トランジスタが、駆動用トランジスタ6501と陽極6509の間に設けられていても良いし、駆動用トランジスタ6501と電流制御用トランジスタ6502の間に設けられていても良いし、電流制御用トランジスタ6502のソースの電位を制御できるような位置に設けられていても良い。また駆動用トランジスタ6501のドレインが陽極6509に接続されている例を示したが、電流制御用トランジスタ6502のドレインが陽極6509に接続されていても良い。

【実施例6】

【0155】

図15を用いて、本発明の発光装置の、画素の断面構造について説明する。図15に、基板7000上に形成されているトランジスタ7001を示す。なお本実施例ではトランジスタ7001が駆動用トランジスタであると仮定するが、トランジスタ7001は電流制御用トランジスタであっても良いし、遮断用トランジスタであっても良い。駆動用トランジスタ7001は第1の層間絶縁膜7002で覆われており、第1の層間絶縁膜7002上には樹脂等で形成されたカラーフィルタ7003と、コンタクトホールを介して駆動用トランジスタ7001のドレインと電氣的に接続されている配線7004が形成されている。なお、駆動用トランジスタ7001と配線7004の間に電流制御用トランジスタが設けられていても良い。

【0156】

そしてカラーフィルタ7003及び配線7004を覆うように、第1の層間絶縁膜7002上に、第2の層間絶縁膜7005が形成されている。なお、第1の層間絶縁膜7002または第2の層間絶縁膜7005は、プラズマCVD法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。また

酸素よりも窒素のモル比率が高い酸化窒化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第1の層間絶縁膜7002または第2の層間絶縁膜7005として用いても良い。或いは第1の層間絶縁膜7002または第2の層間絶縁膜7005として、有機樹脂膜を用いても良いし、有機ポリシロキサンを用いても良い。

【0157】

第2の層間絶縁膜7005上には、コンタクトホールを介して配線7004に電氣的に接続されている配線7006が形成されている。配線7006の一部は発光素子の陽極として機能している。配線7006は、第2の層間絶縁膜7005を間に挟んで、カラーフィルタ7003と重なる位置に形成する。

【0158】

また第2の層間絶縁膜7005上には有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成された隔壁7008が形成されている。隔壁7008は開口部を有しており、該開口部において陽極として機能する配線7006と電界発光層7009と陰極7010が重なり合うことで発光素子7011が形成されている。電界発光層7009は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。なお、隔壁7008及び陰極7010上に、保護膜を成膜しても良い。この場合、保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。

【0159】

また隔壁7008は、電界発光層7009が成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておく。具体的には、100～200、0.5～1時間程度、真空雰囲気下で加熱処理を行なう。望ましくは 3×10^{-7} Torr以下とし、可能であるならば 3×10^{-8} Torr以下とするのが最も望ましい。そして、有機樹脂膜に真空雰囲気下で加熱処理を施した後に電界発光層7009を成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。

【0160】

また隔壁7008の開口部における端部は、隔壁7008上に一部重なって形成されている電界発光層7009に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、0.2～2 μm程度であることが望ましい。

【0161】

上記構成により、電界発光層7009や陰極7010のカバレッジを良好とすることができ、配線7006と陰極7010が電界発光層7009に形成された穴においてショートするのを防ぐことができる。また電界発光層7009の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。

【0162】

なお図15では、隔壁7008として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて隔壁7008を形成しても良い。ネガ型のアクリルを用いて隔壁7008を形成した場合、開口部における端部が、S字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、0.2～2 μmとすることが望ましい。

【0163】

配線7006は透明導電膜を用いることができる。ITOの他、ITO、酸化インジウムに2～20%の酸化亜鉛(ZnO)を混合したIZO等の透明導電膜を用いても良い

10

20

30

40

50

。図 15 では配線 7006 とし ITO を用いている。配線 7006 は、その表面が平坦化されるように、CMP 法、ポリビニルアルコール系の多孔質体で拭浄して研磨しても良い。また CMP 法を用いた研磨後に、配線 7006 の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。

【0164】

また陰極 7010 は、光が透過する程度の膜厚とし、仕事関数の小さい導電膜であれば公知の他の材料を用いる。例えば、Ca、Al、CaF、MgAg、AlLi 等が望ましい。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Li を添加することで仕事関数が小さくなった ITO を用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。

10

【0165】

なお、実際には図 15 まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のカバー材 7012 でパッケージング（封入）することが好ましい。その際、カバー材の内部を不活性雰囲気にしたたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりすると発光素子の信頼性が向上する。そして本発明では、カバー材 7012 にカラーフィルタ 7013 を設けても良い。

【0166】

なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。

20

【実施例 7】

【0167】

本実施例では、本発明の発光装置の構成と、駆動の仕方について説明する。図 16 に、IC に含まれる外部回路のブロック図とパネルの概略図を示す。

【0168】

図 16 に示すように、本発明の発光装置の一形態に相当するモジュールは、外部回路 3004 及びパネル 3010 を有する。外部回路 3004 は A/D 変換部 3001、電源部 3002 及び信号生成部 3003 を有する。A/D 変換部 3001 はアナログ信号で入力された映像データ信号をデジタル信号（ビデオ信号）に変換し、信号線駆動回路 3006 へ供給する。電源部 3002 は、バッテリーやコンセントなどの電源より供給された電位から、所望の高さの電位を幾つか生成し、それぞれ信号線駆動回路 3006、走査線駆動回路 3007、発光素子 3011、信号生成部 3003 等に供給する。信号生成部 3003 には、電源からの電位、映像信号及び同期信号等が入力され、各種信号の変換を行なう他、信号線駆動回路 3006 及び走査線駆動回路 3007 を駆動するためのクロック信号等を生成する。

30

【0169】

外部回路 3004 からの信号及び電源は、FPC を通し、パネル 3010 内の FPC 接続部 3005 からパネル 3010 の内部回路等に入力される。

【0170】

また、パネル 3010 は、基板 3008 上に FPC 接続部 3005、内部回路が形成されている。内部回路には、信号線駆動回路 3006、走査線駆動回路 3007 及び画素部 3009 等が含まれる。画素部 3009 には発光素子 3011 が設けられている。図 16 には例として実施の形態 1 に記載の画素を採用しているが、画素部 3009 には、本発明の実施の形態に挙げたいずれかの画素構成を採用することができる。

40

【0171】

図 17 に、信号線駆動回路 3006 の構成をブロック図で示す。

【0172】

信号線駆動回路 3006 は D-フリップフロップ 4101 を複数段用いたシフトレジスタ 4102、データラッチ回路 4103、ラッチ回路 4104、レベルシフタ 4105 及びバッファ 4106 等を有する。入力される信号はクロック信号（SCK）、反転クロ

50

ック信号 (S - C K B)、スタートパルス (S - S P)、ビデオ信号 (D A T A) 及びラッチパルス (L a t c h P u l s e) とする。

【 0 1 7 3 】

まず、クロック信号、反転クロック信号及びスタートパルスのタイミングに従って、シフトレジスタ 4 1 0 2 より、順次サンプリングパルスが出力される。サンプリングパルスはデータラッチ回路 4 1 0 3 へ入力され、そのタイミングで、ビデオ信号を取り込み、保持する。この動作が一行目から順に行われる。最終段のデータラッチ回路 4 1 0 3 においてビデオ信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、データラッチ回路 4 1 0 3 において保持されているビデオ信号は一斉にラッチ回路 4 1 0 4 へと転送される。その後、レベルシフタ 4 1 0 5 においてレベルシフトされ、バッファ 4 1 0 6 において整形された後、信号線 S 1 から S n へ一斉に出力される。その際、走査線駆動回路 3 0 0 7 によって選択された行の画素へ、H レベル、L レベルを含むビデオ信号が入力され、発光素子 3 0 1 1 の発光、非発光を制御する。

10

【 0 1 7 4 】

本実施例にて示した発光装置は、外部回路 3 0 0 4 がパネル 3 0 1 0 から独立しているが、これらを同一基板上に一体形成して作製してもよい。また、信号線駆動回路 3 0 0 6 内にレベルシフタ 4 1 0 5 及びバッファ 4 1 0 6 が無くてもよい。

【 0 1 7 5 】

本実施例は、実施例 1 ~ 実施例 6 と組み合わせて実施することができる。

20

【 実施例 8 】

【 0 1 7 6 】

本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図 1 8 を用いて説明する。図 1 8 は、第 1 の基板上に形成されたトランジスタ及び発光素子を、第 2 の基板との間にシール材によって封止した、パネルの上面図であり、図 1 8 (B) は、図 1 8 (A) の A - A ' における断面図に相当する。

【 0 1 7 7 】

第 1 の基板 4 0 0 1 上に設けられた画素部 4 0 0 2 と、信号線駆動回路 4 0 0 3 と、走査線駆動回路 4 0 0 4 とを囲むようにして、シール材 4 0 0 5 が設けられている。また画素部 4 0 0 2 と、信号線駆動回路 4 0 0 3 と、走査線駆動回路 4 0 0 4 の上に第 2 の基板 4 0 0 6 が設けられている。よって画素部 4 0 0 2 と、信号線駆動回路 4 0 0 3 と、走査線駆動回路 4 0 0 4 とは、第 1 の基板 4 0 0 1 とシール材 4 0 0 5 と第 2 の基板 4 0 0 6 とによって、充填材 4 0 0 7 と共に密封されている。

30

【 0 1 7 8 】

また第 1 の基板 4 0 0 1 上に設けられた画素部 4 0 0 2 と、信号線駆動回路 4 0 0 3 と、走査線駆動回路 4 0 0 4 は、トランジスタを複数有しており、図 1 8 (B) では、信号線駆動回路 4 0 0 3 に含まれるトランジスタ 4 0 0 8、4 0 0 9 と、画素部 4 0 0 2 に含まれるトランジスタ 4 0 1 0 とを例示している。なお本実施例では、トランジスタ 4 0 1 0 が駆動用トランジスタであると仮定するが、トランジスタ 4 0 1 0 は電流制御用トランジスタであっても良いし、遮断用トランジスタであっても良い。

40

【 0 1 7 9 】

また 4 0 1 1 は発光素子に相当し、発光素子 4 0 1 1 が有する画素電極は、駆動用トランジスタ 4 0 1 0 のドレインと、配線 4 0 1 7 を介して電氣的に接続されている。そして本実施例では、発光素子 4 0 1 1 の対向電極と透明導電膜 4 0 1 2 が電氣的に接続されている。なお発光素子 4 0 1 1 の構成は、本実施例に示した構成に限定されない。発光素子 4 0 1 1 から取り出す光の方向や、駆動用トランジスタ 4 0 1 0 の極性などに合わせて、発光素子 4 0 1 1 の構成は適宜変えることができる。

【 0 1 8 0 】

また信号線駆動回路 4 0 0 3、走査線駆動回路 4 0 0 4 または画素部 4 0 0 2 に与えられる各種信号及び電位は、図 1 8 (B) に示す断面図では図示されていないが、引き返し配線 4 0 1 4 及び 4 0 1 5 を介して、接続端子 4 0 1 6 から供給されている。

50

【0181】

本実施例では、接続端子4016が、発光素子4011が有する画素電極と同じ導電膜から形成されている。また、引き回し配線4014は、配線4017と同じ導電膜から形成されている。また引き回し配線4015は、駆動用トランジスタ4010、トランジスタ4008、4009がそれぞれ有するゲート電極と、同じ導電膜から形成されている。

【0182】

接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電氣的に接続されている。

【0183】

なお、第1の基板4001、第2の基板4006としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、FRP（Fiberglass-Reinforced Plastics）板、PVF（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。

【0184】

但し、発光素子4011からの光の取り出し方向に位置する基板は、第2の基板は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

【0185】

また、充填材4007としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、PVB（ポリビニルブチラル）またはEVA（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。

【0186】

また発光素子4011の劣化を抑制できるように、充填材4007内に、水分または酸素を吸着しうる物質（例えば酸化バリウム）を配置しておいても良い。

【0187】

本実施例は、実施例1～実施例7と自由に組み合わせて実施することができる。

【実施例9】

【0188】

発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。

【0189】

本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDVD：Digital Versatile Disc）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図19に示す。

【0190】

図19（A）は携帯情報端末であり、本体2001、表示部2002、操作キー2003、モデム2004等を含む。図19（A）ではモデム2004が取り外し可能な形態の携帯情報端末を示しているが、モデムが本体2001に内蔵されていても良い。本発明の発光装置は、表示部2002に用いることができる。

【0191】

図19(B)は携帯電話であり、本体2101、表示部2102、音声入力部2103、音声出力部2104、操作キー2105、外部接続ポート2106、アンテナ2107等を含む。なお、表示部2102は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の発光装置は、表示部2102に用いることができる。

【0192】

図19(C)は電子カードであり、本体2201、表示部2202、接続端子2203等を含む。本発明の発光装置は、表示部2202に用いることができる。なお図19(C)では接触型の電子カードを示しているが、非接触型の電子カードや、接触型と非接触型の機能を持ち合わせた電子カードにも、本発明の発光装置を用いることができる。

10

【0193】

図19(D)は電子ブックであり、本体2301、表示部2302、操作キー2303等を含む。またモデムが本体2301に内蔵されていても良い。表示部2302には本発明の発光装置が用いられている。

【0194】

図19(E)はシート型のパーソナルコンピュータであり、本体2401、表示部2402、キーボード2403、タッチパッド2404、外部接続ポート2405、電源プラグ2406等を含む。表示部2402には、本発明の発光装置が用いられている。

【0195】

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1～8に示したいずれの構成の発光装置を用いても良い。

20

【図面の簡単な説明】

【0196】

【図1】本発明の発光装置における画素の回路図。

【図2】図1に示した発光装置の駆動方法を示す図。

【図3】図1に示した発光装置の駆動方法を示す図。

【図4】本発明の発光装置において、書き込み期間と保持期間のタイミングを示す図。

【図5】アクティブマトリクス型の発光装置の駆動方法を示す図。

【図6】ビデオ信号が電圧を用いているのか、電流を用いているのかで分類した、駆動方法の一覧。

30

【図7】本発明の発光装置における画素の回路図。

【図8】本発明の発光装置における画素の回路図。

【図9】本発明の発光装置における画素の回路図。

【図10】図1に示した発光装置の画素の上面図。

【図11】図1に示した発光装置の画素の上面図

【図12】本発明の発光装置における、画素の断面構造の一例を示す図。

【図13】本発明の発光装置における、画素の断面構造の一例を示す図。

【図14】本発明の発光装置における、画素の断面構造の一例を示す図。

【図15】本発明の発光装置における、画素の断面構造の一例を示す図。

40

【図16】外部回路とパネルの構成を示す図。

【図17】信号線駆動回路の一実施例を示す図。

【図18】本発明の発光装置の上面図及び断面図。

【図19】本発明の発光装置を用いた電子機器の図。

【符号の説明】

【0197】

101 発光素子

102 スイッチング用トランジスタ


103 駆動用トランジスタ

104 電流制御用トランジスタ


50

1 0 5	容量素子	
1 1 0	スイッチ	
1 1 1	スイッチ	
2 0 1	発光素子	
2 0 2	スイッチング用トランジスタ	
2 0 3	駆動用トランジスタ	
2 0 4	電流制御用トランジスタ	
2 0 5	容量素子	
2 1 1	発光素子	
2 1 2	スイッチング用トランジスタ	10
2 1 3	駆動用トランジスタ	
2 1 4	電流制御用トランジスタ	
2 1 5	容量素子	
2 2 1	発光素子	
2 2 2	スイッチング用トランジスタ	
2 2 3	駆動用トランジスタ	
2 2 4	電流制御用トランジスタ	
2 2 5	容量素子	
2 2 6	遮断用トランジスタ	
3 0 1	発光素子	20
3 0 2	スイッチング用トランジスタ	
3 0 3	駆動用トランジスタ	
3 0 4	電流制御用トランジスタ	
3 0 5	容量素子	
3 0 6	トランスミッションゲート	
3 0 6 a	トランジスタ	
3 0 6 b	トランジスタ	
3 0 7	インバータ	
3 0 8	トランジスタ	
3 1 1	発光素子	30
3 1 2	スイッチング用トランジスタ	
3 1 3	駆動用トランジスタ	
3 1 4	電流制御用トランジスタ	
3 1 6	トランスミッションゲート	
3 1 7	インバータ	
3 1 8	トランジスタ	


【図 1】




【図 2】




【図 3】




【図 4】




【 図 5 】




【 図 6 】




【圖 7】




【 圖 8 】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】



【図 15】




【図 16】




- 3001 : A/D変換部
- 3002 : 電源部
- 3003 : 信号生成部
- 3004 : 外部回路
- 3005 : FPC接続部
- 3006 : 信号線駆動回路
- 3007 : 走査線駆動回路
- 3008 : 基板
- 3009 : 画素部
- 3010 : パネル
- 3011 : 発光素子

【図 17】




4101 : D-フリップフロップ
 4102 : シフトレジスタ
 4103 : データラッチ回路
 4104 : ラッチ回路
 4105 : レベルシフタ
 4106 : バッファ

【図 18】



【図 19】



フロントページの続き

(51)Int.Cl. F I
G 0 9 G 3/20 6 2 4 D
G 0 9 G 3/20 6 2 4 E
G 0 9 G 3/20 6 4 1 C
G 0 9 G 3/20 6 4 1 E
G 0 9 G 3/20 6 4 2 A
G 0 9 G 3/20 6 7 0 K
H 0 1 L 29/78 6 1 4
H 0 5 B 33/14 A

(72)発明者 福本 良太
神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

審査官 堀部 修平

(56)参考文献 特開 2 0 0 2 - 1 4 9 1 1 2 (J P , A)
特開 2 0 0 2 - 3 5 8 0 3 1 (J P , A)
特開 2 0 0 2 - 2 7 8 4 9 7 (J P , A)
特開平 0 9 - 1 6 2 4 1 4 (J P , A)
特表 2 0 0 3 - 5 3 4 5 7 4 (J P , A)
特開 2 0 0 4 - 3 4 7 6 2 6 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)
G 0 9 G 3 / 0 0 - 3 / 3 8