

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6237570号
(P6237570)

(45) 発行日 平成29年11月29日 (2017.11.29)

(24) 登録日 平成29年11月10日 (2017.11.10)

(51) Int. Cl.	F I
H02M 1/08 (2006.01)	H02M 1/08 A
H03K 17/04 (2006.01)	H03K 17/04 Z
H01L 21/336 (2006.01)	H01L 29/78 301D
H01L 29/78 (2006.01)	H01L 29/78 652F
	H01L 29/78 657F
請求項の数 6 (全 16 頁) 最終頁に続く	

(21) 出願番号	特願2014-219348 (P2014-219348)	(73) 特許権者	000004260
(22) 出願日	平成26年10月28日 (2014.10.28)		株式会社デンソー
(65) 公開番号	特開2015-195700 (P2015-195700A)		愛知県刈谷市昭和町1丁目1番地
(43) 公開日	平成27年11月5日 (2015.11.5)	(74) 代理人	100106149
審査請求日	平成29年2月23日 (2017.2.23)		弁理士 矢作 和行
(31) 優先権主張番号	特願2014-66595 (P2014-66595)	(74) 代理人	100121991
(32) 優先日	平成26年3月27日 (2014.3.27)		弁理士 野々部 泰平
(33) 優先権主張国	日本国 (JP)	(74) 代理人	100145595
			弁理士 久保 貴則
		(72) 発明者	赤間 貞洋
			愛知県刈谷市昭和町1丁目1番地 株式会
			社デンソー内
		(72) 発明者	山本 聖
			愛知県刈谷市昭和町1丁目1番地 株式会
			社デンソー内
最終頁に続く			

(54) 【発明の名称】 駆動装置

(57) 【特許請求の範囲】

【請求項1】

パワースイッチング素子 (200) のオンオフを制御する駆動装置であって、
前記パワースイッチング素子のオン動作を行うオン側回路 (110) と、前記パワース
イッチング素子のオフ動作を行うオフ側回路 (120) と、を備え、

前記オン側回路および前記オフ側回路の少なくとも一方の回路は、

出力トランジスタとしての複数のメインMOSトランジスタ (Tr10 ~ Tr15, Tr50 ~ Tr55) と、

複数の前記メインMOSトランジスタとゲートが共通し、複数の前記メインMOSトランジスタに対してカレントミラーを構成することによって、前記メインMOSトランジスタのドレイン電流を規定するセンスMOSトランジスタ (Tr20, Tr60) と、

前記センスMOSトランジスタのドレイン電流を一定に制御するセンス電流制御回路 (SC) と、を有し、

さらに、前記オン側回路および前記オフ側回路の少なくとも一方の回路は、

前記メインMOSトランジスタのゲートに接続され、前記メインMOSトランジスタのオンオフを制御することにより前記パワースイッチング素子におけるゲート電流を切り替える複数のスイッチ回路 (SW) を有し、

前記スイッチ回路のそれぞれは、対応する前記メインMOSトランジスタのゲートに接続されることを特徴とする駆動装置。

【請求項2】

前記センス電流制御回路は、
 参照電位（ V_{ref} ）を発生させる参照電源（１１３，１２３）と、
 前記センスＭＯＳトランジスタに直列接続された基準抵抗（１１２，１２２）と、
 前記基準抵抗と前記センスＭＯＳトランジスタとの間の電位が前記参照電位に近づくように前記センスＭＯＳトランジスタのゲートに出力を発生させるオペアンプ（１１１，１２１）と、を有して、
 前記センスＭＯＳトランジスタのドレイン電流として前記基準抵抗の抵抗値と前記参照電位とによって決まる電流を流すように構成されることを特徴とする請求項１に記載の駆動装置。

【請求項３】

10

前記センス電流制御回路は、
 前記センスＭＯＳトランジスタのゲートに出力を発生させるオペアンプ（１６１）と、
 所定の電流を前記オペアンプの一方の入力端子に供給する電流源（Ｐ２）と、
 前記オペアンプに対して前記電流源と感温素子（１６４）とが並列に接続され、
 温度に依存する前記感温素子の電圧降下に基づいて、前記センスＭＯＳトランジスタのドレイン電流を変化させるように構成されることを特徴とする請求項１に記載の駆動装置。

【請求項４】

前記メインＭＯＳトランジスタおよび前記センスＭＯＳトランジスタを構成する単位ＭＯＳトランジスタ（ $Tr16$ ）は、チャンネル長（ L ）およびチャンネル幅（ W ）がすべて同一に構成されることを特徴とする請求項１～３のいずれか１項に記載の駆動装置。

20

【請求項５】

前記メインＭＯＳトランジスタおよび前記センスＭＯＳトランジスタを構成する単位ＭＯＳトランジスタは、隣接する素子との間にトレンチ（４００）を有して素子分離されるＬＤＭＯＳにより構成され、

前記トレンチは、隣り合う素子において互いに共有されるように形成されることを特徴とする請求項４に記載の駆動装置。

【請求項６】

前記パワースイッチング素子のコレクタ電流を検出する電流検出部（１５０）を備え、
 前記電流検出部は、前記パワースイッチング素子のコレクタ電流が所定の閾値を超える場合において、前記パワースイッチング素子のコレクタ電流が所定の閾値を超えない場合に較べて前記センスＭＯＳトランジスタのゲート電圧を小さく設定することを特徴とする請求項１～５のいずれか１項に記載の駆動装置。

30

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、パワースイッチング素子のオンオフ動作を行う駆動装置に関する。

【背景技術】

【０００２】

インバータやコンバータ等の半導体電力変換装置を構成するパワースイッチング素子について、スイッチング動作時のサージ電圧とスイッチング損失とのトレードオフを解消する技術として、ゲート電圧あるいはゲート電流を動的に制御するアクティブゲートコントロール（ＡＧＣ）が用いられている。

40

【０００３】

例えば、パワースイッチング素子として絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を用いる場合、ターンオフ時のコレクタ－エミッタ間電圧（以降、コレクタ電圧 V_{ce} という）の時間変化 dV/dt をフィードバックして、ＩＧＢＴのゲート電荷の放電速度を制御する。具体的には、特許文献１において、ＩＧＢＴのゲートに注入するゲート電流の電流量を切り替えることによって、ゲート電荷の放電速度を、放電の途中で切り替える技術が提案されている。しかしながら、特許文献１の技術は、切り替え段数に対応する数

50

のゲートオフ回路が必要となるため、回路規模、すなわちレイアウト面積が大きくなってしまふ。

【 0 0 0 4 】

一方、特許文献 2 では、広い出力電流を有する、換言すれば、出力電流を幅広く切り替えることのできる半導体装置において、レイアウト面積を抑えることのできる回路が提案されている。具体的には、この半導体装置は、出力電流をリファレンス電流のカレントミラーによって生成する。そして、カレントミラーを多段とすることによって、出力電流の広いダイナミックレンジを実現している。

【 先行技術文献 】

【 特許文献 】

10

【 0 0 0 5 】

【 特許文献 1 】 特許第 3 8 8 5 5 6 3 号公報

【 特許文献 2 】 特開 2 0 0 6 - 2 0 0 9 8 号公報

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 6 】

しかしながら、特許文献 2 の技術は、出力トランジスタをオンするためのゲートへの電流供給をリファレンス電流によって行うため、カレントミラーを構成する出力トランジスタの段数が増加するほどリファレンス電流が変化してしまう。すなわち、出力トランジスタをオンするごとに出力電流が変動してしまう。

20

【 0 0 0 7 】

また、特許文献 2 のような回路構成では、一般に、リファレンス電流をできるだけ小さくすることが望ましいが、カレントミラーを構成する出力トランジスタのゲートへの電荷の注入速度がリファレンス電流に依存するため、リファレンス電流が小さいと出力トランジスタがオンするまでの時間が長くなってしまふ。つまり、特許文献 2 の技術をパワースイッチング素子のオフ用回路に適用する場合、パワースイッチング素子をオフする旨の指示を受けてから出力トランジスタがオンするまでの応答速度が確保できない虞がある。

【 0 0 0 8 】

本発明は、上記問題点を鑑みてなされたものであり、ゲート電流を高精度で制御しつつ、ゲート電流の切り替え速度の高速化することを目的とする。

30

【 課題を解決するための手段 】

【 0 0 0 9 】

ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。

【 0 0 1 0 】

上記目的を達成するために、本発明は、パワースイッチング素子 (2 0 0) のオンオフを制御する駆動装置であって、パワースイッチング素子のオン動作を行うオン側回路 (1 1 0) と、パワースイッチング素子のオフ動作を行うオフ側回路 (1 2 0) と、を備え、オン側回路およびオフ側回路の少なくとも一方の回路は、出力トランジスタとしての複数のメイン MOS トランジスタ ($Tr10 \sim Tr15$, $Tr50 \sim Tr55$) と、複数のメイン MOS トランジスタとゲートが共通し、複数のメイン MOS トランジスタに対してカレントミラーを構成することによって、メイン MOS トランジスタのドレイン電流を規定するセンス MOS トランジスタ ($Tr20$, $Tr60$) と、センス MOS トランジスタのドレイン電流を一定に制御するセンス電流制御回路 (SC) と、を有し、さらに、オン側回路およびオフ側回路の少なくとも一方の回路は、メイン MOS トランジスタのゲートに接続され、メイン MOS トランジスタのオンオフを制御することによりパワースイッチング素子におけるゲート電流を切り替える複数のスイッチ回路 (SW) を有し、各々のスイッチ回路は、それぞれが対応するメイン MOS トランジスタのゲートに接続されることを

40

50

特徴としている。

【0011】

これによれば、センスMOSトランジスタとカレントミラーを構成するメインMOSトランジスタが複数形成され、これらの有効／無効がスイッチ回路のオンオフ制御によって制御されている。このため、有効とされるメインMOSトランジスタの数を切り替えることによって、出力電流を切り替えることができる。

【0012】

また、カレントミラーによってメインMOSトランジスタのドレイン電流を規定するセンスMOSトランジスタのドレイン電流が、参照電位と基準抵抗の抵抗値によって規定される。このため、本発明に係る駆動装置に電力を供給する電源電圧や、オフ側回路の出力電流の電流値に依らず、出力電流を高精度に制御することができる。さらに、センスMOSトランジスタのドレイン電流はスイッチ回路のオンオフに依らず一定であるから、有効とされるメインMOSトランジスタの数に依らず、出力電流を高精度に制御することができる。

10

【0013】

また、出力トランジスタとしてのメインMOSトランジスタを駆動させるためのゲートへの電圧印加がオペアンプの出力によって制御されるため、リファレンス電流によって制御される場合に較べて、スイッチング速度を高速化することができる。

【図面の簡単な説明】

【0014】

20

【図1】第1実施形態に係る駆動装置の概略構成を示す回路図である。

【図2】駆動装置による駆動を示すタイミングチャートである。

【図3】スイッチ回路の詳細な構成を示す回路図である。

【図4】NMOSトランジスタのレイアウトを示す上面図である。

【図5】図4に示す領域Vの拡大図である。

【図6】変形例1に係る駆動装置の概略構成を示す回路図である。

【図7】第2実施形態に係る駆動装置の概略構成を示す回路図である。

【図8】第3実施形態に係る駆動装置の概略構成を示す回路図である。

【図9】変形例2に係る駆動装置の概略構成を示す回路図である。

【図10】変形例3に係る駆動装置の概略構成を示す回路図である。

30

【発明を実施するための形態】

【0015】

以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。

【0016】

(第1実施形態)

最初に、図1を参照して、本実施形態に係る駆動装置について説明する。

【0017】

図1に示すように、この駆動装置100は、負荷500を駆動するパワースwitchング素子としての絶縁ゲートバイポーラトランジスタ(IGBT)200の駆動を制御するものである。

40

【0018】

この駆動装置100は、オン側回路110と、オフ側回路120と、 dV/dt 検出回路130と、遅延回路140と、を備えている。

【0019】

オン側回路110およびオフ側回路120は電源とGNDとの間で直列に接続され、その中間点にIGBT200のゲートが接続されている。オン側回路110は、PMOSトランジスタにより構成され、このPMOSトランジスタがオン状態のときにはIGBT200のゲートに電源電圧 V_{cc} が印加される。これによりIGBT200がオン状態になり、IGBT200のコレクタ-エミッタ間に電流が流れ、負荷500に電力が供給され

50

る。

【0020】

オフ側回路120は、複数のNMOSトランジスタ($Tr10 \sim Tr15$, $Tr20$)を有している。これらNMOSトランジスタは、出力トランジスタとしてのメインMOSトランジスタ($Tr10 \sim Tr15$)と、メインMOSトランジスタのドレイン電流を規定するセンスMOSトランジスタ $Tr20$ とから構成されている。本実施形態では、6つのメインMOSトランジスタ($Tr10 \sim Tr15$)が、センスMOSトランジスタ $Tr20$ に対してカレントミラーを構成するようになっている。具体的には、各メインMOSトランジスタ($Tr10 \sim Tr15$)のゲートはセンスMOSトランジスタ $Tr20$ のゲートと共通とされ、ソースが共通してGNDに接続されている。各メインMOSトランジスタ($Tr10 \sim Tr15$)のドレインはIGBT200のゲート接続されている。

10

【0021】

このような構成では、各メインMOSトランジスタ($Tr10 \sim Tr15$)には、それぞれ、センスMOSトランジスタ $Tr20$ のサイズ比と同一の電流比でドレイン電流が流れる。つまり、本実施形態では、IGBT200のゲートに注入する電流の電流経路が6つ存在している。なお、サイズとはMOSトランジスタにおけるチャネル幅 W とチャネル長 L のアスペクト比(W/L)である。

【0022】

また、オフ側回路120は、センスMOSトランジスタ $Tr20$ のドレイン電流を制御するためのオペアンプ121と、該オペアンプ121の出力を規定するための基準抵抗122と、該オペアンプ121の一つの入力端子に参照電位 V_{ref} を与える参照電源123と、を有している。オペアンプ121は、図示しないマイコンなどからIGBT200をオフさせることを示す制御信号が入力されると、センスMOSトランジスタ $Tr20$ のゲートに電圧を印加することで、IGBT200のゲートに定電流が注入されるようにする。

20

【0023】

基準抵抗122は、シャント抵抗であり、センスMOSトランジスタ $Tr20$ のドレイン電流の電流値を規定する。ひいては、IGBT200のゲートに注入される電流の電流値を規定する。IGBT200のゲートに注入される電流は、メインMOSトランジスタ($Tr10 \sim Tr15$)に流れるドレイン電流の合計である。そして、メインMOSトランジスタ($Tr10 \sim Tr15$)はセンスMOSトランジスタ $Tr20$ とともにカレントミラーを構成しているので、IGBT200のゲートに注入される電流はセンスMOSトランジスタ $Tr20$ のドレイン電流に依存する。

30

【0024】

このような構成では、IGBT200をオフさせることを示す信号が入力されると、オペアンプ121が駆動されてセンスMOSトランジスタ $Tr20$ にゲート電圧が印加される。このときのドレイン電流は基準抵抗122の抵抗値 R により規定される。そして、その電流値は、基準抵抗122とセンスMOSトランジスタ $Tr20$ との間の中間電位が、参照電位 V_{ref} に近づくように、オペアンプ121の出力が調整されることによりフィードバック制御される。これにより、センスMOSトランジスタ $Tr20$ のドレイン電流が高精度に一定の値($= (V_{cc} - V_{ref}) / R$)に制御される。よって、IGBT200のゲートに注入される電流も、高精度に一定電流とされる。なお、本実施形態において、特許請求の範囲に記載のセンス電流制御回路SCは、オペアンプ121と基準抵抗122および参照電源123とにより構成される回路に相当する。

40

【0025】

さらに、オフ側回路120は、IGBT200のゲートに注入される電流の電流値、すなわちドライブ能力を切り替えるためのスイッチ回路($SW1 \sim SW5$)を有している。このスイッチ回路($SW1 \sim SW5$)は、6つのメインMOSトランジスタ($Tr10 \sim Tr15$)のうち5つのメインMOSトランジスタ($Tr11 \sim Tr15$)のゲートにそれぞれ接続されている。例えば、スイッチ回路 $SW1$ が有効とされ、その他のスイッチ回

50

路 (SW2 ~ SW5) が無効の状態であれば、IGBT200のゲート電荷は、メインMOSトランジスタTr10およびTr11により規定される電流により引き抜かれる。つまり、スイッチ回路 (SW1 ~ SW5) のうち、どのスイッチ回路が有効となっているかによってオフ側回路120のドライブ能力を制御することができる。なお、5つのスイッチ回路 (SW1 ~ SW5) は互いに等価であり、以降、個々のスイッチ回路について述べる場合を除き、符号SWと総称する。本実施形態におけるスイッチ回路SWの詳しい回路構成は追って説明する。

【0026】

駆動装置100における dV/dt 検出回路130は、IGBT200のコレクタ電圧 V_{ce} の時間変化 dV/dt を検出する回路である。具体的には、 dV/dt 検出回路130は、IGBT200のコレクタとGNDとの間に直列接続されて微分器を構成するコンデンサC1と抵抗器R1の中間点に接続されている。オペアンプ121にIGBT200をオフさせることを示す信号が入力されると、IGBT200のゲート電荷が引き抜かれてコレクタ電圧 V_{ce} が上昇するため、 dV/dt がゼロでない値をとる。 dV/dt 検出回路130はこれを検出し、その旨を遅延回路140に出力する。

10

【0027】

遅延回路140は、 dV/dt が上昇を開始した時点から所定の遅延時間だけ遅れてスイッチ回路SWを動作させる回路である。5つのスイッチ回路 (SW1 ~ SW5) のうち、どのスイッチ回路SWを動作させるかについては、予め決めておくこともできるし、 dV/dt の値等に応じて決定されてもよい。

20

【0028】

次に、本実施形態に係る駆動装置100における、IGBT200のゲート電荷の放電期間中の放電速度を切り替える駆動について、図2を参照して説明する。

【0029】

時刻 t_1 において、オペアンプ121にIGBT200をオフさせることを示す制御信号が入力される。これにより、図2に示すように、オペアンプ121が駆動してIGBT200のゲートに電流が注入される。この説明において、時刻 t_1 におけるスイッチ回路SWは、SW1が有効(オン)とされ、SW2 ~ SW5は無効(オフ)であるとする。つまり、ゲートに注入される電流は、メインMOSトランジスタTr10のドレイン電流 I_1 と、メインMOSトランジスタTr11のドレイン電流 I_2 との合計値 $I_1 + I_2$ である。

30

【0030】

IGBT200のゲートに電流が注入されて電荷の引き抜きが行われ始めると、ゲート電圧は低下していく。そして、時刻 t_2 において、ゲート電圧が所定の電位(ミラー電圧)まで低下し一定時間が経過すると、コレクタ電圧 V_{ce} が上昇を始める。すなわち、時刻 t_2 の時点で、 dV/dt がほぼゼロの状態から、 dV/dt が正の値をとる。 dV/dt 検出回路130はこれを検出して、その旨を遅延回路140に対して出力する。

【0031】

そして、遅延回路140により予め規定された遅延時間後の時刻 t_3 において、スイッチ回路SW1がオフされることによって、メインMOSトランジスタTr11のオフ動作が開始される。メインMOSトランジスタTr11は瞬時にオフされるのではなく、素子に規定された立ち下がり時間を要してオフ(時刻 t_4)に至る。このため、ゲートに注入される電流は、時刻 t_3 から時刻 t_4 に至る間に、 $I_1 + I_2$ から I_1 へ変化する。そして、この期間において、IGBT200のコレクタ電圧 V_{ce} の変化 dV/dt は、徐々に小さくなっていく。時刻 t_4 に至ると、メインMOSトランジスタTr11はオフ状態となり、IGBT200のゲート電流は、 $I_1 + I_2$ から I_1 に切り替わる。

40

【0032】

このため、オフ側回路120のドライブ能力、換言すればゲート電荷の放電速度、は、時刻 t_3 の時点に較べて時刻 t_4 の時点のほうが小さくなる。したがって、時刻 t_3 直前の dV/dt に比べて、時刻 t_4 直後の dV/dt は小さくなる。その結果、コレクタ電

50

圧 V_{ce} のオーバーシュートが抑制され、サージ電圧を低減する効果を発揮することができる。その後、時刻 t_6 において、コレクタ電圧 V_{ce} が定常値に収束してIGBT200のオフ動作は終了する。

【0033】

なお、メインMOSトランジスタ Tr_{11} のオフ開始のタイミング(時刻 t_3)は、メインMOSトランジスタ Tr_{11} が完全にオフになる時刻 t_4 が、想定されるコレクタ電圧 V_{ce} の定常値に至る時刻 t_5 よりも早い時期に設定されることが好ましい。

【0034】

また、時刻 t_6 以降において、再びメインMOSトランジスタ Tr_{11} をオンしてオフ側回路120のドライブ能力を向上させることによって、IGBT200の確実なオフを

10

【0035】

次に、図3を参照して、本実施形態におけるスイッチ回路SWの具体的な構成について説明する。なお、図3に示す回路は、各スイッチ回路(SW1~SW5)いずれも同一の構成である。

【0036】

スイッチ回路SWは、主回路125と、主回路125に一定の電流 I_3 を供給する定電流回路126とを有している。

【0037】

主回路125は、遅延回路140からの信号に基づいて入力端子INと出力端子OUTの間における電流の通電および遮断を担っている。主回路125は、図3に示すように、遅延回路140からの信号によりオンオフ動作するMOSトランジスタ Tr_{30} を有している。また、定電流回路126に対して、MOSトランジスタ Tr_{30} と並列に接続され、定電流回路126から入力される電流 I_3 をミラーするようにカレントミラーを構成する2つのNPNトランジスタ Q_1 、 Q_2 を有している。また、ゲートに注入される電流に基づいて入力端子INと出力端子OUTの間における電流の通電および遮断を行うMOSトランジスタ Tr_{40} を有している。さらに、スイッチ回路SWをオン状態とする場合にMOSトランジスタ Tr_{40} のゲートに電流を注入する電流源P1を有している。なお、本実施形態では、図3に示す入力端子INがオペアンプ121の出力端子に接続されており、出力端子OUTがメインMOSトランジスタ(Tr_{11} ~ Tr_{15})のゲートに接続

20

30

【0038】

主回路125の動作について説明する。スイッチ回路SWをオン状態とする場合、遅延回路からMOSトランジスタ Tr_{30} をオン状態とする旨の信号が入力される。この状態では、定電流回路126から供給される電流 I_3 は、MOSトランジスタ Tr_{30} のドレイン電流として流れ、カレントミラーを成すNPNトランジスタ Q_1 、 Q_2 に電流が流れない。すなわち、図3に示す電流 I_4 は流れない。このため、電流源P1からの電流 I_5 がMOSトランジスタ Tr_{40} のゲートに注入されてオンとなり、入力端子INと出力端子OUTの間が通電される。すなわち、スイッチ回路SWがオン状態となる。なお、電流源P1とGNDとの間に挿入された抵抗器R1は、MOSトランジスタ Tr_{40} の定常状態におけるゲート電圧を規定するための抵抗である。

40

【0039】

一方、スイッチ回路SWをオフ状態とする場合、遅延回路からMOSトランジスタ Tr_{30} をオフ状態とする旨の信号が入力される。この状態では、MOSトランジスタ Tr_{30} のドレイン電流は流れず、定電流回路126から主回路125に入力される電流 I_3 は、NPNトランジスタ Q_1 、 Q_2 によりミラーされて図3に示す電流 I_4 が流れる。この電流 I_4 は、電流源P1による電流 I_5 およびMOSトランジスタ Tr_{40} のゲート電荷を引き抜くように流れるため、MOSトランジスタ Tr_{40} がオフする。よって、入力端子INと出力端子OUTの間の電流が遮断されてスイッチ回路SWがオフ状態となる。なお、スイッチ回路SWがオフすると、対応するメインMOSトランジスタのゲートがハイ

50

インピーダンスとなる。本実施形態におけるスイッチ回路SWは、スイッチ回路SWのオフ動作を確実にするため、出力端子OUTとGNDとの間にプルダウン抵抗器R2が挿入されている。

【0040】

前述の定電流回路126は、主回路125に一定の電流I3を供給するための回路である。この定電流回路126は、一定の電流を与えるための一般的に知られた回路を採用することができるため、回路の詳細な説明を割愛する。

【0041】

次に、図4および図5を参照して、センスMOSトランジスタTr20およびメインMOSトランジスタ(Tr10~Tr15)のレイアウトについて説明する。便宜上、図4に示すように、X方向と、X方向に直交するY方向と、X方向とY方向により規定されるXY平面に直交するZ方向を定義する。これらNMOSトランジスタは半導体基板300の表層において、XY平面に沿って形成されている。

【0042】

図4に示すように、メインMOSトランジスタTr10~Tr15およびセンスMOSトランジスタTr20を構成するNMOSトランジスタは、X方向およびY方向に沿って、単位MOSトランジスタTr16が7×7の格子状に並んで形成されたLD MOS(横方向拡散MOS)である。本実施形態では、49個の単位MOSトランジスタTr16のうち、1個がセンスMOSトランジスタTr20に相当し、残りの48個がメインMOSトランジスタ(Tr10~Tr15)に相当する。なお、図4に示すように、メインMOSトランジスタ(Tr10~Tr15)は、それぞれ8個の単位MOSトランジスタTr16から構成されている。

【0043】

これらNMOSトランジスタのレイアウトについてより詳しく説明する。図5は図4に示す領域Vを拡大した図である。図5に示すように、各単位MOSトランジスタTr16には、それぞれ複数のソース領域Sとドレイン領域Dが格子状に形成されている。本実施形態では、4×4で1つのセルを形成している。そして、1つのセルを形成するソース領域Sおよびドレイン領域Dを取り囲むように、ゲート領域Gが形成されている。このゲート領域Gと、4×4の格子を成すソース領域Sおよびドレイン領域Dと、により一つの単位MOSトランジスタTr16を構成している。なお、センスMOSトランジスタTr20、メインMOSトランジスタ(Tr10~Tr15)は、すべて同一の単位MOSトランジスタTr16から構成されている。

【0044】

さらに、図5に示すように、単位MOSトランジスタTr16は、互いに電氣的に素子分離するためのトレンチ400を有している。トレンチ400は、半導体基板300の表層からZ方向に沿って形成されるとともに、各単位MOSトランジスタTr16をそれぞれ取り囲んで形成されている。換言すれば、トレンチ400は、各単位MOSトランジスタTr16におけるゲート領域Gを取り囲むように、柵状に形成されている。そして、本実施形態では、隣り合うNMOSトランジスタ、例えば、X方向において隣り合う単位MOSトランジスタTr16の間に形成されたトレンチ400の一边410が、双方のトレンチ400を共有している。なお、本実施形態では、Y方向において隣り合う単位MOSトランジスタTr16の間のトレンチ400の一边は共有されていない。

【0045】

また、図5に示すように、本実施形態における各単位MOSトランジスタTr16は、ソース領域Sやドレイン領域Dの一部配置を除き、ソース領域Sの形状および面積、ドレイン領域Dの形状および面積、ゲート領域Gの形状および面積が、互いに等価に形成されている。すなわち、メインMOSトランジスタ(Tr10~Tr15)およびセンスMOSトランジスタTr20を構成する単位MOSトランジスタTr16は、チャンネル長Lとチャンネル幅Wがすべて同一に形成されている。

【0046】

次に、本実施形態に係る駆動装置 100 の作用効果について説明する。

【0047】

図 1 に示すように、センス MOS トランジスタ Tr_{20} とカレントミラーを構成するメイン MOS トランジスタ ($Tr_{10} \sim Tr_{15}$) が複数形成され、これらの有効 / 無効がスイッチ回路 SW のオンオフ制御によって制御されている。このため、有効とされるメイン MOS トランジスタ ($Tr_{10} \sim Tr_{15}$) の数を切り替えることによって、出力電流を切り替えることができる。

【0048】

また、カレントミラーによってメイン MOS トランジスタ ($Tr_{10} \sim Tr_{15}$) のドレイン電流を規定するセンス MOS トランジスタ Tr_{20} のドレイン電流が、参照電位 V_{ref} と基準抵抗 122 の抵抗値 R によって規定される。このため、本発明に係る駆動装置 100 に電力を供給する電源電圧 V_{cc} や、オフ側回路 120 の出力電流の電流値に依らず、出力電流を高精度に制御することができる。さらに、センス MOS トランジスタ Tr_{20} のドレイン電流は、スイッチ回路 SW のオンオフに依らず一定であるから、有効とされるメイン MOS トランジスタ ($Tr_{10} \sim Tr_{15}$) の数に依らず、出力電流を高精度に制御することができる。

10

【0049】

また、出力トランジスタとしてのメイン MOS トランジスタ ($Tr_{10} \sim Tr_{15}$) を駆動させるためのゲートへの電圧印加がオペアンプ 121 の出力によって制御されるため、リファレンス電流によって制御される場合に較べて、スイッチング速度を高速化することができる。

20

【0050】

さらには、センス MOS トランジスタ Tr_{20} のドレイン電流が、参照電位 V_{ref} と基準抵抗 122 の抵抗値 R によって規定されるため、センス MOS トランジスタ Tr_{20} のドレイン - ソース間電圧 V_{ds} を閾値電圧 (いわゆる V_{th}) よりも十分大きく保つことができる。これにより、基準抵抗 122 の抵抗値 R を小さくできるから、基準抵抗 122 となる抵抗器をディスクリート部品として別途用意することなく、メイン MOS トランジスタ ($Tr_{10} \sim Tr_{15}$) やセンス MOS トランジスタ Tr_{20} と同一の半導体基板 300 上に集積化することができる。

【0051】

30

さらに、図 5 に示すように、各 NMOS トランジスタ ($Tr_{20}, Tr_{10} \sim Tr_{15}$) を構成する単位 MOS トランジスタ Tr_{16} を互いに素子分離するトレンチ 400 が、隣り合う単位 MOS トランジスタ Tr_{16} の間で一部共有化されている。本実施形態においては、X 方向に隣り合う単位 MOS トランジスタ Tr_{16} において、桁状のトレンチ 400 の一辺 410 が共有化されている。したがって、トレンチ 400 が共有化されない構成に較べて、X 方向のレイアウト面積を小さくすることができる。

【0052】

また、図 5 に示すように、メイン MOS トランジスタ ($Tr_{10} \sim Tr_{15}$) およびセンス MOS トランジスタ Tr_{20} は、それらを構成する単位 MOS トランジスタ Tr_{16} チャネル長 L とチャネル幅 W がすべて同一に形成されている。各単位 MOS トランジスタ Tr_{16} がすべて等価に形成されているから、駆動装置 100 の製造が容易になり、ゲートに印加される電圧に対するドレイン電流の特性も均一化することができる。また、図 4 に示すように、単位 MOS トランジスタ Tr_{16} を格子状に配置することができるため、半導体基板 300 の表層面積に対する NMOS トランジスタの占める割合を小さくすることができる。すなわち、レイアウト面積を小さくすることができる。

40

【0053】

(変形例 1)

上記した実施形態における構成に加えて、本変形例では、図 6 に示すように、駆動装置 100 が電流検出部 150 を備えている。また、参照電源 123 は参照電位 V_{ref} が可変になっている。なお、図 6 では、オン側回路 110、各 NMOS トランジスタ ($Tr_{10} \sim Tr_{15}$)

50

0 ~ Tr 15, Tr 20)、スイッチ回路SW、基準抵抗122、 dV/dt 検出回路130および遅延回路140の図示を省略している。

【0054】

電流検出部150はIGBT200のコレクタ電流を検出して、過電流から保護する回路である。この電流検出部150は、コンパレータ151と、コンパレータ151の一方の入力端子に閾値となる電圧を与える電圧源152と、IGBT200のコレクタ電流を電圧に変換するための抵抗器R3とを有している。

【0055】

前述のように、コンパレータ151の一方の入力端子Aには電圧源152が接続されている。そして、他方の入力端子Bは、IGBT200のセンスエミッタ端子SEとGNDとの間に接続された抵抗器R3との中間点に接続されている。すなわち、コンパレータ151における入力端子Bには、IGBT200のセンスエミッタ端子SEからGNDに向かって流れる電流と抵抗器R3の抵抗値に対応した電圧が印加されている。入力端子Bに印加される電圧は、センスエミッタ端子SEからGNDに向かって流れる電流に比例する。つまり、この電圧はIGBT200のコレクタ電流が大きくなるほど高電圧となる。

【0056】

コンパレータ151は、センスエミッタ端子SEを流れる電流に対応した電圧が、電圧源152の電圧を超えた場合、すなわち、コレクタ電流が所定の閾値を超えた場合に、参照電源123に対して、参照電位Vrefを大きくするように制御する。

【0057】

これによれば、IGBT200に過度のコレクタ電流（過電流）が流れている場合に、参照電位Vrefが大きくなることによって、センスMOSトランジスタTr20のドレイン電流が小さくなる。このため、オフ側回路120のドライブ能力が抑制され、IGBT200を緩やかにオフすることができる。したがって、過電流発生時において、サージ電圧を抑制することができ、IGBT200を保護することができる。

【0058】

（第2実施形態）

上記した実施形態では、オフ側回路120において、IGBT200の温度に基づく制御を可能にした例について示したが、これはオン側回路110についても適用することができる。

【0059】

具体的には、図7に示すように、オン側回路110は、複数のPMOSトランジスタ(Tr50~Tr55, Tr60)を有している。これらPMOSトランジスタは、出力トランジスタとしてのメインMOSトランジスタ(Tr50~Tr55)と、メインMOSトランジスタのドレイン電流を規定するセンスMOSトランジスタTr60とから構成されている。本実施形態では、6つのメインMOSトランジスタ(Tr50~Tr55)が、センスMOSトランジスタTr60に対してカレントミラーを構成するようになっている。具体的には、各メインMOSトランジスタ(Tr50~Tr55)のゲートはセンスMOSトランジスタTr60のゲートと共通とされ、ドレインが共通して電源Vccに接続されている。各メインMOSトランジスタ(Tr50~Tr55)のソースはIGBT200のゲート接続されている。

【0060】

また、オン側回路110は、センスMOSトランジスタTr60のドレイン電流を制御するためのオペアンプ111と、該オペアンプ111の出力を規定するための基準抵抗112と、該オペアンプ111の一つの入力端子に参照電位Vrefを与える参照電源113と、を有している。オペアンプ111は、図示しないマイコンなどからIGBT200をオンさせることを示す制御信号が入力されると、センスMOSトランジスタTr60のゲートに電圧を印加することで、IGBT200のゲートへ定電流が供給されるようにする。

【0061】

10

20

30

40

50

さらに、オン側回路110は、IGBT200のゲートへ供給される電流の電流値、すなわちドライブ能力を切り替えるためのスイッチ回路(SW6~SW10)を有している。このスイッチ回路(SW6~SW10)は、6つのメインMOSトランジスタ(Tr50~Tr55)のうち5つのメインMOSトランジスタ(Tr51~Tr55)のゲートにそれぞれ接続されている。これらスイッチ回路(SW6~SW10)は、第1実施形態に記載のスイッチ回路SWと等価であり、その回路構成は、図3に示す回路構成を採用することができる。

【0062】

本実施形態における構成要素である、メインMOSトランジスタ(Tr50~Tr55)、センスMOSトランジスタTr60、オペアンプ111、基準抵抗112、参照電源113、およびスイッチ回路(SW6~SW10)は、それぞれ、第1実施形態におけるメインMOSトランジスタ(Tr10~Tr15)、センスMOSトランジスタTr20、オペアンプ121、基準抵抗122、参照電源123、およびスイッチ回路(SW1~SW5)に相当する要素である。よって、各構成要素の動作および作用効果は、第1実施形態およびその変形例に準じるものである。すなわち、オン側回路110の出力電流を高精度に制御することができ、また、リファレンス電流によって制御される場合に較べて、スイッチング速度を高速化することができる。

【0063】

なお、本実施形態における参照電位Vrefは、第1実施形態における参照電位Vrefと必ずしも一致している必要はない。

【0064】

(第3実施形態)

センス電流制御回路SCは、オペアンプ111, 121と基準抵抗112, 122および参照電源113, 123とにより構成される回路に限定されない。

【0065】

上記した各実施形態におけるセンス電流制御回路SCでは、基準抵抗112, 122の抵抗値Rと参照電源113, 123の参照電位Vrefとによって規定される電流値になるようにフィードバック制御されるよう構成されていた。これに対して、本実施形態におけるセンス電流制御回路SCは、フィードバック制御を行わない構成となっている。

【0066】

具体的には、本実施形態におけるオフ側回路160のセンス電流制御回路SCは、図8に示すように、センスMOSトランジスタTr20のゲートに出力端子が接続されたオペアンプ161と、オペアンプ161の一方の入力端子に所定の電圧を印加する参照電源162と、を有している。他方の入力端子には、オペアンプ161の出力が負帰還されており、参照電源162により規定される電圧がセンスMOSトランジスタTr20に印加されるようになっている。このような構成であっても、有効とされるメインMOSトランジスタ(Tr10~Tr15)の数を切り替えることによって、出力電流を切り替えることができる。なお、本実施形態に較べて第1および第2実施形態のようなセンス電流制御回路SCを採用したほうが、センスMOSトランジスタTr20のドレイン電流を高精度に維持できるが、高精度を要しない負荷500を駆動する場合には本実施形態に係るセンス電流制御回路SCを採用することによって部品点数や製造コストを低減することができる。

【0067】

(変形例2)

第3実施形態におけるセンス電流制御回路SCの、センスMOSトランジスタTr20およびメインMOSトランジスタ(Tr10~Tr15)へ供給するゲート電流を高精度に制御するために、図9に示すように、Vds調整回路163を採用することができる。

【0068】

本変形例におけるVds調整回路163は、例えばウィルソン型のカレントミラー回路であり、2つの電流経路がセンスMOSトランジスタTr20およびメインMOSトラン

10

20

30

40

50

ジスタ (Tr10 ~ Tr15) のドレインにそれぞれ接続されている。これにより、各 NMOS トランジスタのドレイン - ソース間電圧 V_{ds} が一定に調整されるため、より精度良く各 NMOS トランジスタのドレイン電流を制御することができる。

【0069】

(変形例3)

センス MOS トランジスタ Tr20 およびメイン MOS トランジスタ (Tr10 ~ Tr15) の閾値電圧や電荷の移動度は一般に温度特性を有しているため、温度の変化とともに IGBT200 のゲート電圧が変化する虞がある。本変形例では、これを抑制するため、センス電流制御回路 SC として、第3実施形態および変形例2に示した参照電源162に適切な温度特性を持たせた構成を採用している。

10

【0070】

具体的には、本実施形態におけるオフ側回路160のセンス電流制御回路 SC は、図10に示すように、オペアンプ161と、所定の電流をオペアンプ161の一方の入力端子に供給する電流源 P2 と、オペアンプ161に対して電流源 P2 と並列接続された感温素子164と、を有している。本変形例における感温素子164は、例えば感温ダイオードである。各 NMOS トランジスタの閾値電圧や電荷の移動度は一般に負の温度特性を有し、また、感温ダイオードの電圧降下量 (V_f) も負の温度特性を有する。このため、図10に示すように、オペアンプ161の非反転入力端子に電流源 P2 および感温ダイオードを接続し、反転入力端子にオペアンプ161の出力を負帰還させる。これによって、駆動装置100の温度上昇に合わせて、センス MOS トランジスタ Tr20 およびメイン MOS トランジスタ (Tr10 ~ Tr15) のゲート電圧を低下させることができる。すなわち、温度による IGBT200 のゲート電圧の変化を抑制することができる。なお、感温素子164としては、感温ダイオードに限定されるものではない。

20

【0071】

(その他の実施形態)

以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

【0072】

上記した実施形態および変形例では、パワースイッチング素子として IGBT200 を例示したが、この例に限定されない。例えば、パワースイッチング素子として、パワー MOS トランジスタ等についても本発明を適用することができる。

30

【0073】

また、スイッチ回路 SW として、図3に示すような回路構成を例示したが、これに限定されない。すなわち、遅延回路140の出力に基づいて、入力端子 IN と出力端子 OUT 間における電流の通電および遮断を制御できればよい。

【0074】

また、上記した実施形態および変形例では、駆動装置100が、一つのセンス MOS トランジスタ Tr20 を有する例について示したが、センス MOS トランジスタ Tr20 は複数形成されてもよい。この場合、各センス MOS トランジスタそれぞれに対応したメイン MOS トランジスタが複数形成される。また、メイン MOS トランジスタの数についても上記例に限定されない。

40

【0075】

さらに、上記した実施形態および変形例では、センス MOS トランジスタ Tr20 を構成する単位 MOS トランジスタ Tr16 が1個である例を示したがこの数についても限定されない。また、メイン MOS トランジスタ (Tr10 ~ Tr15) を構成する単位 MOS トランジスタ Tr16 が8個である例を示したが、この数についても限定されるものではない。

【0076】

上記した第3実施形態、変形例2および変形例3の説明は、オフ側回路に対してセンス

50

電流制御回路SCのバリエーションを記載したものであるが、オン側回路110に適用することもできる。

【符号の説明】

【0077】

100・・・駆動装置

110・・・オン側回路

120・・・オフ側回路

130・・・ dV/dt 検出回路

140・・・遅延回路

200・・・パワースwitchング素子(IGBT)


Tr10~Tr15, Tr50~Tr55・・・メインMOSトランジスタ

Tr20, Tr60・・・センスMOSトランジスタ


SW(SW1~SW5, SW6~SW10)・・・スイッチ回路

10


【図1】




【図2】




【 図 3 】




【圖 4】




【圖 5】




【 図 6 】




【圖 7】



【 図 9 】



【 図 1 0 】



フロントページの続き

(51)Int.Cl. F I
H 0 1 L 29/78 6 5 6 C

(72)発明者 小林 敦
愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内
(72)発明者 金森 淳
愛知県刈谷市昭和町1丁目1番地 株式会社デンソー内

審査官 小林 秀和

(56)参考文献 米国特許出願公開第2013/0169322(US,A1)
特開2012-098220(JP,A)
特開2012-249357(JP,A)
特開2014-054019(JP,A)
特開2010-283973(JP,A)
特許第4954290(JP,B2)
特開平11-299221(JP,A)
国際公開第2007/138929(WO,A1)

(58)調査した分野(Int.Cl.,DB名)
H 0 2 M 1 / 0 8
H 0 1 L 2 1 / 3 3 6
H 0 1 L 2 9 / 7 8
H 0 3 K 1 7 / 0 4