

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2011 年 1 月 13 日(13.01.2011)

PCT

(10) 国際公開番号
WO 2011/004423 A1

- (51) 国際特許分類:
H03H 7/21 (2006.01) H04B 1/26 (2006.01)
- (21) 国際出願番号: PCT/JP2009/003131
- (22) 国際出願日: 2009 年 7 月 6 日(06.07.2009)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人 (米国を除く全ての指定国について): 富士通株式会社 (FUJITSU LIMITED) [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号 Kanagawa (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 大石和明 (OISHI, Kazuaki) [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号富士通株式会社内 Kanagawa (JP).
- (74) 代理人: 土井健二, 外 (DOI, Kenji et al.); 〒2220033 神奈川県横浜市港北区新横浜 3-9-5 第三東昇ビル 3 階林・土井国際特許事務所 Kanagawa (JP).

- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).


添付公開書類:

— 国際調査報告 (条約第 21 条(3))

(54) Title: POLYPHASE FILTER AND SINGLE SIDE BAND MIXER COMPRISING THE POLYPHASE FILTER

(54) 発明の名称: ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ

[図10]



(57) Abstract: Disclosed is a four-phase filter. The four-phase filter comprises four unit filters that each comprise a resistor and a main capacitor into which an input signal is inputted. An input signal is supplied through a switch buffer into a subcapacitor provided in parallel with the main capacitor in each unit filter. Shifting in an operating frequency band is made possible depending upon whether or not the switch buffer is in an output high impedance state.

(57) 要約: それぞれ入力信号が入力される抵抗と主容量を有する4つの単位フィルタを有し、各単位フィルタの主容量と並列に設けた副容量にスイッチバッファを介して入力信号を供給し、スイッチバッファの出力ハイインピーダンス状態か否かにより動作周波数帯域のシフトを可能にした4相フィルタ。

明 細 書

発明の名称：

ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ 技術分野

[0001] 本発明は、ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサに関する。

背景技術

[0002] 通信システムの受信装置は、アンテナで受信した高周波信号をダウンコンバートすると共に復調する受信回路を有する。一方、通信システムの送信装置は、送信データを変調するとともに高周波信号にアップコンバートする送信回路を有する。

[0003] たとえば、受信回路は、受信した高周波信号を第1のローカル周波数でダウンコンバートするダウンコンバートミキサと、ダウンコンバートされた信号を互いに位相が異なる第2のローカル周波数で直交復調する直交復調ミキサとを有する。また、送信回路は、送信データを互いに位相が異なる第3のローカル周波数で直交変調する直交変調ミキサと、直交変調された信号を第4のローカル周波数でアップコンバートするアップコンバートミキサとを有する。

[0004] シングルサイドバンドミキサは、上記のアップコンバートミキサやダウンコンバートミキサのローカル周波数信号として、互いに位相が90°ずつ異なる4相のローカル信号を使用する。そして、それを利用する受信回路は、受信した高周波信号と第1のローカル周波数の反対側に存在する不要波信号を除去することができ、一方、送信回路は、送信する高周波信号と第4のローカル周波数の反対側に発生する不要波信号を除去することができる。このような不要波信号を除去するミキサとして、シングルサイドバンドミキサが利用される。

[0005] この4相のローカル信号を生成するローカル信号生成回路として、ポリフ

エーズフィルタを利用することができる。ポリフェーズフィルタについては、例えば、特許文献1や非特許文献1に記載されている。ポリフェーズフィルタは、高周波入力信号から、互いに位相が 90° ずつ異なる4相の高周波出力信号を生成する。ただし、その高周波出力信号の位相精度は、フィルタのカットオフ周波数帯域に制限される。

先行技術文献

特許文献

[0006] 特許文献1：特開2006-121665号公報，図10

非特許文献

[0007] 非特許文献1：The Design of CMOS Radio-Frequency Integrated Circuits, SECOND EDITION, Thomas H. Lee, Pages 705-706, FIGURES 19.8, 19.9

発明の概要

発明が解決しようとする課題

[0008] そこで、本発明の目的は、広い周波数帯域において多相の出力信号を生成するポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサを提供することにある。

課題を解決するための手段

[0009] 実施の形態の第1の側面によれば、入力信号を入力し、4相の第1～第4の出力信号を出力するポリフェーズフィルタであって、
入力端と出力端とをそれぞれ有する第1～第4の抵抗と、
前記第1の抵抗の出力端と前記第4の抵抗の入力端との間に設けられた第1の主容量と、
前記第2の抵抗の出力端と前記第1の抵抗の入力端との間に設けられた第2の主容量と、
前記第3の抵抗の出力端と前記第2の抵抗の入力端との間に設けられた第3の主容量と、
前記第4の抵抗の出力端と前記第3の抵抗の入力端との間に設けられた第

4の主容量と、

前記入力信号を入力し前記第1～第4の抵抗の入力端にそれぞれ出力する入力バッファと、

前記第1の抵抗の出力端に前記第1の主容量と並列に接続された第1の副容量と、前記第4の抵抗の入力端に入力される前記入力信号を入力し前記第1の副容量に出力する第1のスイッチバッファと、

前記第2の抵抗の出力端に前記第2の主容量と並列に接続された第2の副容量と、前記第1の抵抗の入力端に入力される前記入力信号を入力し前記第2の副容量に出力する第2のスイッチバッファと、

前記第3の抵抗の出力端に前記第3の主容量と並列に接続された第3の副容量と、前記第2の抵抗の入力端に入力される前記入力信号を入力し前記第3の副容量に出力する第3のスイッチバッファと、

前記第4の抵抗の出力端に前記第4の主容量と並列に接続された第4の副容量と、前記第3の抵抗の入力端に入力される前記入力信号を入力し前記第4の副容量に出力する第4のスイッチバッファと、

を有し、

前記第1～第4の抵抗の出力端からそれぞれ前記第1～第4の出力信号が出力され、

前記第1～第4のスイッチバッファはスイッチ信号に応答して出力ハイインピーダンス状態か否かに制御される。

[0010] 実施の形態の第2の側面によれば、上記のポリフェーズフィルタを有するシングルサイドバンドミキサである。

発明の効果

[0011] 広い周波数帯域において多相の出力信号を生成するポリフェーズフィルタを提供することができる。

図面の簡単な説明

[0012] [図1]通信システムの受信回路の構成図である。

[図2]図1の受信回路の信号の周波数を示す図である。

- [図3] シングルサイドバンドミキサによる受信回路の構成図である。
- [図4] 図3の受信回路の信号の周波数を示す図である。
- [図5] シングルサイドバンドミキサの構成と各ミキサに入力されるローカル周波数信号を示す図である。
- [図6] 図5のシングルサイドミキサのミキサの乗算演算を説明する図である。
- [図7] ポリフェーズフィルタの回路図である。
- [図8] 2段（2次）のポリフェーズフィルタの構成図である。
- [図9] 図8の周波数特性を示す図である。
- [図10] 本実施の形態のポリフェーズフィルタの回路図である。
- [図11] 本実施の形態におけるポリフェーズフィルタのバッファとスイッチバッファの回路図である。
- [図12] 本実施の形態のポリフェーズフィルタの別の回路図である。
- [図13] 本実施の形態におけるポリフェーズフィルタの回路図である。
- [図14] 図13のポリフェーズフィルタを高周波モードと低周波モードとで使用する場合の図である。
- [図15] 図13のポリフェーズフィルタの周波数特性を示す図である。
- [図16] 本発明者らによる本実施の形態のシミュレーション結果を示す図である。
- [図17] 本実施の形態における別のポリフェーズフィルタの回路図である。
- [図18] 本実施の形態における別のポリフェーズフィルタの回路図である。
- [図19] 図18のポリフェーズフィルタの周波数特性を示す図である。
- [図20] 本実施の形態におけるシングルサイドバンドミキサの受信回路の図である。
- [図21] 本実施の形態におけるシングルサイドバンドミキサの送信回路の図である。

発明を実施するための形態

- [0013] 以下、図面にしたがってポリフェーズフィルタとそれを有するシングルサイドバンドミキサの実施の形態について説明する。

[0014] 図1は、通信システムの受信回路の構成図である。この受信回路は、無線伝送されてきた高周波の入力信号RFを受信するアンテナATと、受信した高周波信号RFを増幅するローノイズアンプLNAと、増幅された高周波信号に第1のローカル周波数信号LO(DMX)を乗算するダウンコンバートミキサDMIXと、ダウンコンバートミキサDMIXの出力に位相が $\pi/2$ ずれた第2のローカル周波数信号LO(QDEM)をそれぞれ乗算する2つのミキサを有する直交復調回路QDEMと、その2つのミキサの出力の高周波成分を除去するローパスフィルタLPFと、その出力を増幅する可変増幅器VGAとを有し、可変増幅器VGAがベースバンドのI信号とQ信号を出力する。

[0015] 受信回路が差動信号を処理する場合は、第1のローカル周波数信号LO(DMX)は2相のローカル信号であり、第2のローカル周波数信号LO(QDEM)は4相のローカル信号である。

[0016] 図2は、図1の受信回路の信号の周波数を示す図である。受信した高周波信号RFは、ダウンコンバートミキサDMIXにより高周波信号RFと第1のローカル周波数信号LO(DMX)の周波数差に対応する中間周波数IFを有する中間周波数信号にダウンコンバートされ、さらに、直交復調回路QDEMにより、ベースバンドBBの信号にダウンコンバートされる。

[0017] ただし、第1のローカル周波数信号LO(DMX)を中心とする高周波信号RFとは反対側にある不要波信号UDも、同様に中間周波数IFにダウンコンバートされ、さらにベースバンドBBの信号にダウンコンバートされる。そのため、I、Qのベースバンド信号には、不要波信号UDの成分が含まれ受信品質を劣化させる。

[0018] 図3は、シングルサイドバンドミキサによる受信回路の構成図である。この受信回路では、ダウンミキサDMIXは、発振器10が生成する第1のローカル周波数信号LO(DMX)を入力して4相(互いに位相が $\pi/2$ ずつずれた4相)のローカル信号を生成するポリフェーズフィルタPPFと、受信した高周波信号にポリフェーズフィルタPPFが生成した位相が $\pi/2$

ずれた第1のローカル周波数信号を乗算する2つのミキサM1, M2とを有する。さらに、直交復調回路QDEMは、発振器11が生成した第2の周波数信号を2分周する分周器DIVと、その分周器DIVが生成する4相の第2の周波数信号LO (DEM) と、ミキサM1, M2がそれぞれ出力する中間周波数信号とをそれぞれ乗算する4つのミキサM3~M6と、加算器12と、減算器13とを有する。

[0019] 加算器12の出力はローパスフィルタLPFと可変増幅器VGAを経由してI信号となり、一方、減算器13の出力はローパスフィルタLPFと可変増幅器VGAを経由してQ信号となる。

[0020] 図3中には、各ミキサへの乗算信号として余弦波信号(cos信号)と正弦波信号(sin信号)が示されている。ただし、受信回路が差動信号を処理する場合は、正相側の信号に対しては+cos, +sin, 逆相(または負相)側の信号に対しては-cos, -sinが乗算される。したがって、第1, 第2のローカル周波数信号はともに4相信号である。

[0021] 図4は、図3の受信回路の信号の周波数を示す図である。図2と同様に、ダウンコンバートミキサDMI Xで、受信した高周波信号RFと共に不要波信号UDも中間周波数IFにダウンコンバートされる。しかし、直交復調回路QDEMでは、不要波信号UDの成分は除去され、高周波信号RFの成分のみベースバンドBBに周波数変換される。つまり、第1のローカル周波数LO (QDEM) のシングルサイドの信号RFのみをダウンコンバートすることができる。その理由は簡単に説明すると次の通りである。

[0022] 図5は、シングルサイドバンドミキサの構成と各ミキサに入力されるローカル周波数信号を示す図である。図5には、図3と同様に、ミキサM1~M6と加算器12と減算器13とが示されている。ただし、差動回路の正相側のみ示されている。したがって、逆相側にも同じ回路構成を有する。

[0023] 第1のローカル周波数信号LO (DMI X) の角周波数を ω_{lo1} , 第2のローカル周波数信号LO (DMI X) の角周波数を ω_{lo2} として、各ミキサM1~M6には、 $\cos(\omega_{lo1}t)$, $\sin(\omega_{lo1}t)$, $\cos(\omega_{lo2}t)$, $\sin(\omega_{lo2}t)$ が、図示の

とおり供給され、受信信号RFに乗算される。

[0024] 図6は、図5のシングルサイドミキサのミキサの乗算演算を説明する図である。図5の経路R t 1では、入力される高周波信号RFにミキサM1で第1のローカル周波数信号 $\cos(w_{l01}t)$ が、ミキサM3で第2のローカル周波数信号 $\cos(w_{l02}t)$ が乗算される。したがって、これらの乗算される信号 $\cos(w_{l01}t) \cdot \cos(w_{l02}t)$ は、図6中の式(1)のとおりである。

[0025] 同様に、図5の経路R t 3では、高周波信号RFにミキサM2で第1のローカル周波数信号 $\sin(w_{l01}t)$ が、ミキサM3で第2のローカル周波数信号 $\sin(w_{l02}t)$ が乗算される。したがって、これらの乗算される信号 $\sin(w_{l01}t) \cdot \sin(w_{l02}t)$ は、図6中の式(2)のとおりである。

[0026] そして、加算器12では、式(1)(2)が加算されて、式(3)のようになる。したがって、I信号は、式(4)のように、

$$I = RF \cdot \cos(w_{l01}t + w_{l02}t)$$

になる。

[0027] ここで、角周波数 $w_{l01}t$ は第1のローカル周波数信号LO(DMIX)の周波数であり、角周波数 $w_{l02}t$ は第2のローカル周波数LO(QDEM)の周波数であり且つRFとLO(QDEM)の周波数差であることから、上記の式の角周波数 $(w_{l01}t + w_{l02}t)$ は、高周波信号RFの周波数に対応する。よって、図4において、入力高周波信号RFに $\cos(w_{l01}t + w_{l02}t)$ を乗算すると、入力高周波信号RFのみがベースバンドBBにダウンコンバートされ、不要波信号UDはベースバンドBBにダウンコンバートされない。つまり、不要波信号UDは除去される。

[0028] 図5の経路R t 2とR t 4により生成されるQ信号も上記と同様に、図6中の式(5)のとおり、

$$Q = RF \cdot \sin(w_{l01}t + w_{l02}t)$$

になる。よって、Q信号側も入力高周波信号RFのみがベースバンドBBにダウンコンバートされ、不要波信号UDはベースバンドBBにダウンコンバートされず、不要波信号UDは除去される。

- [0029] 以上の通り、シングルサイドバンドミキサは、受信回路では、受信すべき高周波信号RFに対するイメージ信号である不要波信号UDを除去することができる。また、送信回路に採用すれば、不要波信号UDを除去することができ、出力信号として高周波信号のみを生成することができる。
- [0030] 前述したとおり、第1のローカル周波数信号LO（DMI X）は、第2のローカル周波数信号LO（QDEM）に比較するとその周波数が高いため、4相の信号を生成するために、分周器ではなくポリフェーズフィルタPPFが使用される。
- [0031] 図7は、ポリフェーズフィルタの回路図である。ポリフェーズフィルタは、抵抗R10～R40と容量C10～C40とで構成されるRCフィルタを4組並列して設け、抵抗R10～R40の入力側端子（左側端子）に4相の入力信号lin, Qin, lin_b, Qin_bを入力し、出力側端子（右側端子）に4相の出力信号lout, Qout, lout_b, Qout_bを出力する。lin_bはlinの逆相信号（位相が π 異なる）であり、Qin_bはQinの逆相信号である。また、linとQinとは位相が $\pi/2$ 異なる。出力信号も同様である。さらに、各容量C10～C40がそれぞれ抵抗R40, R10, R20, R30の入力側に接続され、4組のフィルタが時計回り（または反時計回り）に接続される。抵抗R10～R40は等しい抵抗値を有し、容量C10～C40も等しい容量値を有する。
- [0032] 4相の入力信号の位相関係は精度が低く、ポリフェーズフィルタを通過すると4相の出力信号の位相関係は高精度になる。その原理は、前述の非特許文献1に記載されているが、RCフィルタは、ローパスフィルタまたはハイパスフィルタとみなすことができる。かかるフィルタは、そのカットオフ周波数帯域で位相が 90° （ $\pi/2$ ）ずれるため、4組のRCフィルタを時計回りに接続することで、RCフィルタの出力である抵抗Rの右側端子には、高精度に位相が 90° （ $\pi/2$ ）ずれた4相の出力信号が生成されることになる。そして、高精度に 90° の位相関係が形成される周波数帯域は、RCフィルタのカットオフ周波数Fcであり、それは、

$$F_c = 1 / (2 \pi R C)$$

である。

[0033] つまり、ポリフェーズフィルタPPFは、4相の第1のローカル周波数信号LO(DMIX)を、ポリフェーズフィルタを構成する4組のフィルタのカットオフ周波数 F_c の近辺に限り生成することができる。

[0034] 以上の原理から、入力信号は必ずしも4相の入力信号である必要はなく、2相の入力信号lin, lin_bを、抵抗R10, R20と、抵抗R30, R40にそれぞれ入力してもよい。さらに、単相の入力信号をすべての抵抗R10～R40に入力してもよい。特に、図7に示した単位ポリフェーズフィルタを複数段設けることで、4つの出力信号の位相関係は徐々に90°ずれた関係に高い精度で形成される。ただし、段数を経ることにより信号が減衰するため、あまり多くの段数は好ましくない。

[0035] 図8は、2段(2次)のポリフェーズフィルタの構成図である。この例は、初段のポリフェーズフィルタPPF1と、2段目のポリフェーズフィルタPPF2とを有する。そして、初段のポリフェーズフィルタPPF1には、2相の入力信号L0in, L0in_bが入力され、初段の4つの出力が2段目の4つの入力に接続され、2段目の4つの出力端子から4相の出力信号L0out(0)～L0out(3 π /2)が出力される。1段目は、すべて抵抗R1、容量C1でフィルタが構成され、2段目は、すべて抵抗R2、容量C2でフィルタが構成されている。

[0036] そして、初段の抵抗R1と容量C1によるカットオフ周波数 F_{c1} を2.5GHzに設定し、2段目の抵抗R2と容量C2によるカットオフ周波数 F_{c2} を3.5GHzに設定している。これにより、初段のフィルタPPF1は周波数 F_{c1} =2.5GHzの帯域で高精度の4相信号を生成し、2段目のフィルタPPF2は周波数 F_{c2} =3.5GHzの帯域で高精度の4相信号を生成する。

[0037] 図9は、図8の周波数特性を示す図である。横軸が周波数、縦軸が4相出力の精度に対応する。図9に示されるとおり、2段構成のポリフェーズフィルタでは、各段のカットオフ周波数 F_{c1} , F_{c2} で高精度の4相信号を生成するので、その周波数帯域は、 F_{c1} ～ F_{c2} と広くすることができる。ただし、ポリフ

エーズフィルタは、段数が増加すると信号減衰量が大きいため、段数を増やすことは実用的ではないので、単に段数を増加することで周波数帯域を広くすることは限界がある。

[0038] 図3に示したシングルサイドバンドミキサによる受信回路は、広い周波数帯域の受信信号RFを処理することが望ましい。一方で、上記したとおり、ポリフェーズフィルタは、カットオフ周波数帯域に限って高精度の4相の第1のローカル周波数信号L0(DMX)を生成する。したがって、ポリフェーズフィルタの周波数帯域を広くできれば、それを利用したシングルバンドミキサの周波数帯域も広くすることができる。

[0039] 図10は、本実施の形態におけるポリフェーズフィルタの回路図である。この例は、2相の入力信号L0i, L0i_bを入力し、4相の出力信号L0out(0)~L0out(3 π /2)を出力する、単段数のフィルタである。4組のフィルタは、同じ抵抗値の抵抗R10~R40と、同じ容量値の主容量C10~C40を有する。ここまでの構成は、図7と同じである。

[0040] 図10の実施の形態では、さらに、4組のフィルタが、主容量C10~C40に並列に副容量C10a~C40aを有する。そして、2相の入力信号L0in(0), L0in(π)は、バッファB1, B2を介して、抵抗R10, R20の入力端（左側端子）に供給される。また、副容量C10aは、一方の端子が抵抗R10の出力端（右側端子）に接続され、他方の端子にはスイッチバッファSB1を介して入力信号L0i_bが供給される。同様に、副容量C20aは、一方の端子が抵抗R20の出力端（右側端子）に接続され、他方の端子にはスイッチバッファSB2を介して入力信号L0iが供給される。副容量C30aは、一方の端子が抵抗R30の出力端（右側端子）に接続され、他方の端子にはスイッチバッファSB3を介して入力信号L0iが供給される。最後に、副容量C40aは、一方の端子が抵抗R40の出力端（右側端子）に接続され、他方の端子にはスイッチバッファSB4を介して入力信号L0i_bが供給される。

[0041] 図11は、本実施の形態におけるポリフェーズフィルタの入力バッファとスイッチバッファの回路図である。スイッチバッファSBiは、Pチャネルトラン

ジスタP1とNチャネルトランジスタN1とによるインバータ回路と、逆相のスイッチ信号XS, Sによりそれぞれ制御されるPチャネルトランジスタP3とNチャネルトランジスタN4とを有する。したがって、スイッチバッファSB1は、スイッチ信号XS, SがそれぞれHレベル, Lレベルになると、トランジスタP3, N4がオフになり、出力ハイインピーダンス状態になる（オフ状態）。また、スイッチ信号XS, SがそれぞれLレベル, Hレベルになると、トランジスタP3, N4がオンになり、通常のインバータ回路になる（オン状態）。

[0042] 一方、入力バッファBは、トランジスタP1, N2からなるインバータ回路である。ただし、入力バッファBをスイッチバッファSBと同じ回路構成にして、常時スイッチ信号XS, SをLレベル, Hレベルに維持して、インバータ回路として使用してもよい。その場合は、バッファBとスイッチバッファSBとの動作が同等になり、バランスがとれてむしろ好ましい。

[0043] 図10に戻り、主容量C10と副容量C10aとは、共に、入力信号L0i_bが入力バッファB3、スイッチバッファSB1を介して入力される。したがって、スイッチバッファSB1がオン状態（非ハイインピーダンス状態）の場合は、副容量C10aの左側端子と主容量C10の左側端子とは、同じ信号状態になり、実質的に短絡されたことになる。その結果、主容量C10と副容量C10aとは、並列接続された構成と実質的に同じになる。一方、スイッチバッファSB1がオフ状態（ハイインピーダンス状態）の場合は、副容量C10aは存在しない場合と実質的に同じである。

[0044] つまり、スイッチバッファSB1がオン状態（非ハイインピーダンス状態）の場合は、カットオフ周波数Fcは、

$$F_c = 1 / (2 \pi R_{10} \cdot (C_{10} + C_{10a}))$$

になるのに対して、スイッチバッファSB1がオフ状態（ハイインピーダンス状態）の場合は、カットオフ周波数Fcは、

$$F_c = 1 / (2 \pi R_{10} \cdot C_{10})$$

になる。

[0045] したがって、主容量C10と副容量C10aの容量値を調整することで、図10の

ポリフェーズフィルタのカットオフ周波数を2種類の所望の周波数にすることができる。その結果、図10の1段構成のポリフェーズフィルタの動作周波数帯域を、スイッチ信号XS,Sを切り替えて高い帯域と低い帯域とに制御することで、動作周波数帯域を実質的に広げることができる。

[0046] 図12は、本実施の形態のポリフェーズフィルタの別の回路図である。この例は、4相の入力信号 $L0in(0)$, $L0in(\pi/2)$, $L0in(\pi)$, $L0in(3\pi/2)$ を入力する例であり、それぞれの入力信号が入力バッファB1~B4を介して抵抗R10~R40に供給される。これに伴い、副容量C10a~C40aには、スイッチバッファSB1~SB4を介して入力信号 $L0in(3\pi/2)$, $L0in(0)$, $L0in(\pi/2)$, $L0in(\pi)$ がそれぞれ供給される。その動作原理は、図10と同じである。

[0047] さらに、ポリフェーズフィルタは、単一の入力信号を一つの入力バッファBを介して抵抗R10~R40の入力端にそれぞれ供給する場合にも適用できる。その場合には、単一の入力信号を4つのスイッチバッファSB1~SB4を介して、4つの副容量C10a~C40aに供給すればよい。

[0048] 図10、図12のポリフェーズフィルタにおいて、副容量C10a~C40aとスイッチバッファSB1~SB4に加えて、さらに第2の副容量C10b~C40bと第2のスイッチバッファSB1b~SB4b（図示せず）を同様に設け、スイッチバッファSB1~SB4と、第2のスイッチバッファSB1b~SB4bとを、異なるスイッチ信号で制御するようにしてもよい。その結果、主容量C10~C40だけでフィルタを構成する場合の第1のカットオフ周波数と、主容量と第1の副容量C10a~C40aだけでフィルタを構成する場合の第2のカットオフ周波数と、主容量と第2の副容量C10b~C40bだけでフィルタを構成する場合の第3のカットオフ周波数と、主容量と第1、第2の副容量C10a~C40a, C10b~C40bでフィルタを構成する場合の第4のカットオフ周波数とに切り替えることができる。その結果、より広い周波数帯域を実現できる。

[0049] 図13は、本実施の形態におけるポリフェーズフィルタの回路図である。この例は、2段構成のフィルタの初段に、主容量C1と副容量C1aとを並列に設けた例である。つまり、初段のポリフェーズフィルタPPF1の構成は、図10

と同じであり、２段目のポリフェーズフィルタPPF2の構成は、図７と同じである。２相の入力信号 $L0in(0)$ 、 $L0in(\pi)$ が入力される初段の４組のRCフィルタには、抵抗 $R1$ 、主容量 $C1$ 、副容量 $C1a$ が設けられ、２段目の４組のRCフィルタには、抵抗 $R2$ 、容量 $C2$ が設けられている。図示を簡略化しているが、４組のフィルタには同じ抵抗 $R1$ 、 $R2$ 、容量 $C1$ 、 $C1a$ 、 $C2$ が設けられているものとする。そして、スイッチバッファSB1～SB4には、スイッチ信号XS、Sが供給されている。

- [0050] 初段のポリフェーズフィルタPPF1のカットオフ周波数は、スイッチ信号XS、SがH、Lレベルの時に、スイッチバッファSB1～SB4がハイインピーダンス状態になるので、抵抗 $R1$ と主容量 $C1$ とによる高いカットオフ周波数 $Fc1$ になり、逆に、スイッチ信号XS、SがL、Hレベルの時に、スイッチバッファSB1～SB4が非ハイインピーダンス状態（導通状態）になるので、抵抗 $R1$ と主容量 $C1$ と副容量 $C1a$ とによる低いカットオフ周波数 $Fc1a$ になる。つまり、

$$Fc1 = 1 / 2 \pi R1 C1$$

$$Fc1a = 1 / 2 \pi R1 (C1 + C1a)$$

となる。図中の $Fc1=3.5\text{GHz}$ 、 $Fc1a=1\text{GHz}$ は、一例である。

- [0051] さらに、２段目のポリフェーズフィルタPPF2のカットオフ周波数 $Fc2$ は、抵抗 $R2$ と容量 $C2$ とによる周波数になり、

$$Fc2 = 1 / 2 \pi R2 C2$$

になる。図中では、 $Fc2=2\text{GHz}$ が一例として示されている。

- [0052] 図１４は、図１３のポリフェーズフィルタを高周波モードと低周波モードとで使用する場合の図である。図１４（a）の場合は、スイッチ信号XS、SがH、Lレベルになり、スイッチバッファSB1～SB4がハイインピーダンス状態になっている。その結果、図中で破線で示すとおり、入力信号 $L0in(0)$ 、 $L0in(\pi)$ は、副容量 $C1a$ には供給されない。よって、初段は高いカットオフ周波数 $Fc1$ になっている。

- [0053] 一方、図１４（b）の場合は、スイッチ信号XS、SがL、Hレベルになり、スイッチバッファSB1～SB4が非ハイインピーダンス状態（導通状態）になってい

る。その結果、入力信号 $L0in(0)$ 、 $L0in(\pi)$ は、副容量 $C1a$ に供給される。よって、初段は低いカットオフ周波数 $Fc1a$ になっている。

- [0054] 図15は、図13のポリフェーズフィルタの周波数特性を示す図である。図14(a)の場合のポリフェーズフィルタは、初段のカットオフ周波数 $Fc1=3.5\text{GHz}$ と2段目のカットオフ周波数 $Fc2=2\text{GHz}$ とを合成した周波数特性になる。したがって、図15の実線で示した約 3GHz を中心にした高い周波数帯域 $L0(H)$ になる。一方、図14(b)の場合のポリフェーズフィルタは、初段のカットオフ周波数 $Fc1a=1\text{GHz}$ と2段目のカットオフ周波数 $Fc2=2\text{GHz}$ とを合成した周波数特性になる。したがって、図15の破線で示した約 1.5GHz を中心にした低い周波数帯域 $L0(L)$ になる。

- [0055] このように、スイッチ信号 XS, S を制御することで、ポリフェーズフィルタの周波数帯域を高い周波数帯域 $L0(H)$ と低い周波数帯域 $L0(L)$ とに切り替えることができる。よって、シングルサイドバンドミキサが処理する入力信号 RF の周波数帯域に応じて、スイッチ信号を制御すれば、実質的に広い周波数帯域の入力信号 RF を処理することができる。

- [0056] 図16は、本発明者らによる本実施の形態のシミュレーション結果を示す図である。本発明らは、図13のポリフェーズフィルタについてシミュレーションを行い、高い周波数帯域 $L0(H)$ の場合と、低い周波数帯域 $L0(L)$ の場合の出力信号間の位相関係を調べた。図16(A)は、横軸が出力周波数、縦軸が位相に対応し、2つの周波数対位相の関係が示されている。これによれば、スイッチ信号 XS, S を H, L レベルにしてスイッチバッファ $SB1\sim SB4$ をハイインピーダンス状態にすると、周波数 3GHz を中心とする帯域で2つの出力信号の位相差が高精度に 90° ($\pi/2$)になることが確認された。一方、図16(B)に示されるように、スイッチ信号 XS, S を L, H レベルにしてスイッチバッファ $SB1\sim SB4$ を非ハイインピーダンス状態にすると、周波数 1.5GHz を中心とする帯域で2つの出力信号の位相差が高精度に 90° ($\pi/2$)になることが確認された。

[0057] 図17は、本発明者らによる図8のポリフェーズフィルタについてのシミュレーション結果を示す図である。この場合は、周波数3GHzを中心とする帯域では2つの出力信号の位相差は高精度に90°になっているが、1.5GHz近傍では位相差は90°より小さくなっている。したがって、このポリフェーズフィルタは、1.5GHz帯域で使用することは好ましくなく、周波数帯域は狭くなっている。

[0058] 図13のポリフェーズフィルタにおいて、3種類のカットオフ周波数 F_{c1} , F_{c1a} , F_{c2} ,

$$F_{c1} = 1 / 2 \pi R1 C1$$

$$F_{c1a} = 1 / 2 \pi R1 (C1 + C1a)$$

$$F_{c2} = 1 / 2 \pi R2 C2$$

を、次の関係,

$$F_{c2} - F_{c1a}$$

$$= F_{c1} - F_{c2}$$

になるように抵抗 $R1$, $R2$ や容量 $C1$, $C1a$, $C2$ を設定することが好ましい。このよう設定することで、図15の周波数特性は、高い周波数帯域 $L0(H)$ の場合の特性と、低い周波数帯域 $L0(L)$ の場合の特性とを、周波数 F_{c2} を中心として左右対称にすることができる。それにより、ポリフェーズフィルタが、高い周波数帯域モードと低い周波数帯域モードとで、同等の特性を持つことができる。

[0059] 図18は、本実施の形態における別のポリフェーズフィルタの回路図である。このポリフェーズフィルタは、初段のフィルタPPF1に加えて、2段目のフィルタPPF2からN段目のフィルタPPFnまでを有し、全体でN段(N次)構成になっている。初段のフィルタPPF1は、図13の初段のフィルタPPF1と同じ構成であり、2段目～N段目のフィルタPPF2～PPFnは、図13の2段目のフィルタPPF2と同じ構成であり、ただし抵抗値と容量値が異なる。

[0060] そして、初段のポリフェーズフィルタPPF1のみ、抵抗 $R1$ と共に主容量 $C1$ と副容量 $C1a$ を有し、スイッチ信号 XS , S により、高いカットオフ周波数 F_{c1} にし

たり、低いカットオフ周波数 F_{c1a} にしたり切り替えることができる。また、
2 段目～N 段目のフィルタ $PPF2 \sim PPFn$ は、それぞれの抵抗値または容量値が異
なり、それぞれ少しずつずれたカットオフ周波数 $F_{c2} \sim F_{cn}$ を有する。そして
、図 13 と同様に、2 相の入力信号を入力し、4 相の出力信号が生成される
。

[0061] 図 19 は、図 18 のポリフェーズフィルタの周波数特性を示す図である。
初段のフィルタ $PPF1$ の 2 つのカットオフ周波数 F_{c1} 、 F_{c1a} がそれぞれ最大周波
数と最小周波数になり、2 段目～N 段目のフィルタ $PPF2 \sim PPFn$ のカットオフ周
波数 $F_{c2} \sim F_{cn}$ が、その間の周波数領域に分散するように、各フィルタの抵抗
値と容量値とが設定される。

[0062] 初段のフィルタ $PPF1$ の 2 つのカットオフ周波数は、

$$F_{c1} = 1 / 2 \pi R1 C1$$

$$F_{c1a} = 1 / 2 \pi R1 (C1 + C1a)$$
 となる。さらに、2 段目～N 段目のフィルタ $PPF2 \sim PPFn$ のカットオフ周波数 $F_{c2} \sim F_{cn}$ の平均周波数は、

$$F_{o2} = (1 / (2 \pi R2 C2) + \dots + 1 / (2 \pi Rn Cn)) / (n - 1)$$
 となる。

[0063] そして、初段のフィルタをスイッチ信号で切り替えることで、ポリフェー
ズフィルタの動作周波数帯域を、図 19 中の実線の高い周波数帯域と破線の
低い周波数帯域とに切り替えることができる。その場合、

$$F_{c1} - F_{o2} = F_{o2} - F_{c1a}$$

の関係が満たされるように、各フィルタ段での抵抗値、容量値が設定される
ことが望ましい。そのように設定することで、ポリフェーズフィルタが、高
い周波数帯域モードと低い周波数帯域モードとで、同等の特性を持つことが
できる。

[0064] 図 20 は、本実施の形態におけるシングルサイドバンドミキサの受信回路
の図である。この受信回路は、アンテナ AT で受信した受信信号 RF をローノイ
ズアンプ LNA で増幅し、増幅された信号は、ダウンコンバートミキサ $DMIX$ の 2

つのミキサM1, M2で第1のローカル周波数信号L0I, L0Qを乗算される。この第1のローカル周波数信号L0I, L0Qは、位相が 90° ずれた余弦波と正弦波である。差動構成の場合は、ダウンコンバートミキサDMIXは、正相側の2つのミキサM1, M2と逆相側（負相側）の2つのミキサM1, M2を有する。そして、正相側の第1のローカル周波数信号L0I, L0Qと、逆相側の第1のローカル周波数信号-L0I, -L0Qとが、それぞれ対応する2つのミキサM1, M2に供給される。

[0065] ポリフェーズフィルタPPFは、前述の実施の形態と同じ構成を有し、発振器10が生成する信号（例えば単相、2相または4相の信号）を入力し、上記の4相の第1のローカル周波数信号L0I, L0Q, -L0I, -L0Qを生成する。そして、周波数制御回路FCONは、スイッチ信号XS, SをポリフェーズフィルタPPFに供給し、スイッチ信号XS, Sを切り替えることで、その周波数帯域を高周波側と低周波側とに切り替える。

[0066] ダウンコンバートミキサDMIXの後段の直交復調回路QDEMは、4つのミキサM3, M4, M5, M6と加算器12と減算器13とを有する。ミキサM3, M6には第2のローカル周波数信号LOBIが、ミキサM4, M5には、第2のローカル周波数信号LOBQがそれぞれ供給される。これらの信号LOBI, LOBQは互いに位相が 90° 異なる余弦波と正弦波である。そして、直交復調回路QDEMが差動構成の場合は、4つのミキサM3~M6が、正相側と逆相側にそれぞれ設けられ、正相側のミキサに第2のローカル周波数信号LOBI, LOBQが供給され、逆相側のミキサに逆相の第2のローカル周波数信号-LOBI, -LOBQが供給される。

[0067] これらの4相の第2のローカル周波数信号は、分周器DIVにより生成される。また、分周器DIVには、発振器11が生成した信号が供給され、分周器は4相の信号を生成する。

[0068] また、周波数制御回路FCONは、受信信号RFの周波数帯域に対応して、スイッチ信号XS, Sを切り替え、その周波数帯域を高周波側と低周波側とに切り替える。

[0069] 加算器12の出力と減算器13の出力とは、ローパスフィルタLPF、可変増幅器、AD変換器ADCを経由して、デジタルプロセッサ14に供給される。デ

デジタルプロセッサ 14 により、受信回路に必要な復号処理などが行われる。

[0070] 上記の加算器 12 は減算器であってもよく、その場合は、減算器 13 は加算器になる。

[0071] 図 21 は、本実施の形態におけるシングルサイドバンドミキサの送信回路の図である。I 信号成分と、Q 信号成分とが、可変増幅器 VGA とローパスフィルタ LPF とを経由して、直交変調回路 QMOD に供給される。直交変調回路 QMOD は、4 つのミキサ M13~M16 を有し、分周器 DIV が生成する位相が 90° ずれた 2 つのローカル周波数信号 L0 (QMOD) (余弦波と正弦波) が図示のように供給される。そして、ミキサ M13, M15 の出力を加算する加算器 22 と、ミキサ M14, M16 の出力を減算する減算器 23 とが設けられる。直交変調回路 QMOD が差動構成の場合は、正相側と逆相側にそれぞれ 4 つのミキサ M13~M16 が設けられ、正相、逆相それぞれの 2 つのローカル周波数信号 L0 (QMOD) が供給される。上記の加算器 22 は減算器でもよく、その場合は減算器 23 は加算器になる。

[0072] さらに、アップコンバートミキサ MIX は、2 つのミキサ M11, M12 を有し、ポリフェーズフィルタ PPF が生成する位相が 90° ずれた 2 つのローカル周波数信号を供給される。差動構成の場合は、正相側と逆相側にそれぞれ 2 つのミキサ M11, M12 が設けられ、ポリフェーズフィルタ PPF から 4 相のローカル周波数信号が対応するミキサに供給される。

[0073] そして、加算器 24 でミキサ M11, M12 の出力が加算され、パワーアンプ PAMP を介して、アンテナ AT から出力信号 RF が送出される。このアンテナ AT から送出される信号からは、上記のシングルサイドバンドミキサにより不要波が除去されている。この加算器 24 は、減算器になる場合もある。

[0074] この受信回路においても、周波数制御回路 FCON が、送信信号 RF の周波数帯域に対応して、スイッチ信号 XS, S を切り替え、その周波数帯域を高周波側と低周波側とに切り替える。

[0075] 以上説明したとおり、本実施の形態のポリフェーズフィルタ PPF は、広い周波数帯域において、 90° の位相差を有する 4 相信号を高い精度で生成することができる。また、そのポリフェーズフィルタ PPF をローカル周波数信号の

生成手段に利用したシングルサイドバンドミキサは、広い周波数帯域の受信信号を受信または送信信号を送信することができる。

産業上の利用可能性

[0076] 本実施の形態のポリフェーズフィルタPPFはそれを有するシングルサイドバンドミキサは、たとえば、通信装置などに使用することができる。

符号の説明

[0077] $L0in(0)$, $L0in(\pi)$: 入力信号

$L0out(0)$,

$L0out(\pi/2)$, $L0out(\pi)$ $L0out(3\pi/2)$: 4相の出力信号

$R10 \sim R40$: 抵抗

$C10 \sim C40$: 主容量

$C10a \sim C40a$: 副容量

$B1, B3$: 入力バッファ

$SB1 \sim SB4$: 第1～第4のスイッチバッファ（トライステートバッファ）

XS, S : スイッチ信号

請求の範囲

- [請求項1] 入力信号を入力し、4相の第1～第4の出力信号を出力するポリフェーズフィルタであって、
- 入力端と出力端とをそれぞれ有する第1～第4の抵抗と、
- 前記第1の抵抗の出力端と前記第4の抵抗の入力端との間に設けられた第1の主容量と、
- 前記第2の抵抗の出力端と前記第1の抵抗の入力端との間に設けられた第2の主容量と、
- 前記第3の抵抗の出力端と前記第2の抵抗の入力端との間に設けられた第3の主容量と、
- 前記第4の抵抗の出力端と前記第3の抵抗の入力端との間に設けられた第4の主容量と、
- 前記入力信号を入力し前記第1～第4の抵抗の入力端にそれぞれ出力する入力バッファと、
- 前記第1の抵抗の出力端に前記第1の主容量と並列に接続された第1の副容量と、前記第4の抵抗の入力端に入力される前記入力信号を入力し前記第1の副容量に出力する第1のスイッチバッファと、
- 前記第2の抵抗の出力端に前記第2の主容量と並列に接続された第2の副容量と、前記第1の抵抗の入力端に入力される前記入力信号を入力し前記第2の副容量に出力する第2のスイッチバッファと、
- 前記第3の抵抗の出力端に前記第3の主容量と並列に接続された第3の副容量と、前記第2の抵抗の入力端に入力される前記入力信号を入力し前記第3の副容量に出力する第3のスイッチバッファと、
- 前記第4の抵抗の出力端に前記第4の主容量と並列に接続された第4の副容量と、前記第3の抵抗の入力端に入力される前記入力信号を入力し前記第4の副容量に出力する第4のスイッチバッファと、
- を有し、
- 前記第1～第4の抵抗の出力端からそれぞれ前記第1～第4の出力

信号が出力され、

前記第 1 ～第 4 のスイッチバッファはスイッチ信号に応答して出力ハイインピーダンス状態か否かに制御されるポリフェーズフィルタ。

[請求項2]

入力信号を入力し、4 相の第 1 ～第 4 の出力信号を出力するポリフェーズフィルタであって、

前記入力信号を入力し 4 相の信号を出力する第 1 段のフィルタ単位回路と、

前記第 1 段のフィルタ単位回路が出力する 4 相の信号を入力する第 2 段のフィルタ単位回路とを有し、

前記第 1 段、第 2 段のフィルタ単位回路は、それぞれ、

入力端と出力端とをそれぞれ有する第 1 ～第 4 の抵抗と、

前記第 1 の抵抗の出力端と前記第 4 の抵抗の入力端との間に設けられた第 1 の主容量と、

前記第 2 の抵抗の出力端と前記第 1 の抵抗の入力端との間に設けられた第 2 の主容量と、

前記第 3 の抵抗の出力端と前記第 2 の抵抗の入力端との間に設けられた第 3 の主容量と、

前記第 4 の抵抗の出力端と前記第 3 の抵抗の入力端との間に設けられた第 4 の主容量とを有し、

前記第 1 段のフィルタ単位回路において、

前記入力信号を入力し前記第 1 ～第 4 の抵抗の入力端にそれぞれ出力する入力バッファと、

前記第 1 の抵抗の出力端に前記第 1 の主容量と並列に接続された第 1 の副容量と、前記第 4 の抵抗の入力端に入力される前記入力信号を入力し前記第 1 の副容量に出力する第 1 のスイッチバッファと、

前記第 2 の抵抗の出力端に前記第 2 の主容量と並列に接続された第 2 の副容量と、前記第 1 の抵抗の入力端に入力される前記入力信号を入力し前記第 2 の副容量に出力する第 2 のスイッチバッファと、

前記第 3 の抵抗の出力端に前記第 3 の主容量と並列に接続された第 3 の副容量と、前記第 2 の抵抗の入力端に入力される前記入力信号を入力し前記第 3 の副容量に出力する第 3 のスイッチバッファと、

前記第 4 の抵抗の出力端に前記第 4 の主容量と並列に接続された第 4 の副容量と、前記第 3 の抵抗の入力端に入力される前記入力信号を入力し前記第 4 の副容量に出力する第 4 のスイッチバッファと、
を有し、

前記第 2 段の単位フィルタ回路の前記第 1 ～第 4 の抵抗の出力端からそれぞれ前記第 1 ～第 4 の出力信号が出力され、

前記第 1 ～第 4 のスイッチバッファはスイッチ信号に応答して出力ハイインピーダンス状態か否かに制御されるポリフェーズフィルタ。

[請求項3]

請求項 1 または 2 において、

前記入力信号は、互いに位相が異なる第 1、第 2 の入力信号を有し

、
前記入力バッファは、前記第 1 の入力信号を入力し前記第 1 及び第 2 の抵抗の入力端子に出力する第 1 の入力バッファと、前記第 2 の入力信号を入力し前記第 3 及び第 4 の抵抗の入力端子に出力する第 2 の入力バッファとを有するポリフェーズフィルタ。

[請求項4]

請求項 1 または 2 において、

前記入力信号は、互いに位相が異なる第 1 ～第 4 の入力信号を有し

、
前記入力バッファは、
前記第 1 ～第 4 の入力信号をそれぞれ入力し、前記第 1 ～第 4 の抵抗の入力端子にそれぞれ出力する第 1 ～第 4 の入力バッファを有するポリフェーズフィルタ。

[請求項5]

請求項 2 において、

前記第 1 段の単位フィルタ回路の前記抵抗と主容量とに対応する第 1 の周波数と、前記第 2 段の単位フィルタ回路の前記抵抗と主容量と

に対応する第2の周波数との差が、前記第1段の単位フィルタ回路の前記抵抗と主容量及び副容量とに対応する第3の周波数と、前記第2の周波数との差と等しくなるように、前記第1段の単位フィルタ回路の前記主容量と副容量の容量が設定されているポリフェーズフィルタ。

[請求項6]

請求項2において、

さらに、前記第2段の単位フィルタ回路の出力に接続された第3段～第N段の単位フィルタ回路を有し、

前記第1～第4の出力信号が、前記第N段の単位フィルタ回路の前記第1～第4の抵抗の出力端からそれぞれ出力され、

前記第1段の単位フィルタ回路の前記抵抗と主容量とに対応する第1の周波数と、前記第2段～第N段の単位フィルタ回路の前記抵抗と主容量とに対応する第2～第Nの周波数の平均周波数との差が、前記第1段の単位フィルタ回路の前記抵抗と主容量及び副容量とに対応する第3の周波数と、前記平均周波数との差と等しくなるように、前記第1段の単位フィルタ回路の前記主容量と副容量の容量が設定されているポリフェーズフィルタ。

[請求項7]

請求項1または2において、

前記入力バッファの駆動能力と前記第1～第4のスイッチバッファの駆動能力との比が、前記主容量と前記副容量との容量比に等しいポリフェーズフィルタ。

[請求項8]

互いに位相が異なる第1、第2の入力信号を入力し、4相の第1～第4の出力信号を出力するポリフェーズフィルタにおいて、

入力端と出力端とをそれぞれ有する第1～第4の抵抗と、

前記第1の抵抗の出力端と前記第4の抵抗の入力端との間に設けられた第1の主容量と、

前記第2の抵抗の出力端と前記第1の抵抗の入力端との間に設けられた第2の主容量と、

前記第 3 の抵抗の出力端と前記第 2 の抵抗の入力端との間に設けられた第 3 の主容量と、

前記第 4 の抵抗の出力端と前記第 3 の抵抗の入力端との間に設けられた第 4 の主容量と、

前記第 1 の入力信号を入力し前記第 1 及び第 2 の抵抗の入力端に出力する第 1 のバッファと、

前記第 2 の入力信号を入力し前記第 3 及び第 4 の抵抗の入力端に出力する第 2 のバッファと、

前記第 1 の抵抗の出力端に前記第 1 の主容量と並列に接続された第 1 の副容量と、前記第 2 の入力信号を入力し前記第 1 の副容量に出力する第 1 のスイッチバッファと、

前記第 2 の抵抗の出力端に前記第 2 の主容量と並列に接続された第 2 の副容量と、前記第 1 の入力信号を入力し前記第 2 の副容量に出力する第 2 のスイッチバッファと、

前記第 3 の抵抗の出力端に前記第 3 の主容量と並列に接続された第 3 の副容量と、前記第 1 の入力信号を入力し前記第 3 の副容量に出力する第 3 のスイッチバッファと、

前記第 4 の抵抗の出力端に前記第 4 の主容量と並列に接続された第 4 の副容量と、前記第 2 の入力信号を入力し前記第 4 の副容量に出力する第 4 のスイッチバッファと、

を有し、

前記第 1 ～第 4 の抵抗の出力端からそれぞれ前記第 1 ～第 4 の出力信号が出力され、

前記第 1 ～第 4 のスイッチバッファはスイッチ信号に応答して出力ハイインピーダンス状態か否かに制御されるポリフェーズフィルタ。

[請求項9]

互いに位相が異なる第 1 ～第 4 の入力信号を入力し、4 相の第 1 ～第 4 の出力信号を出力するポリフェーズフィルタにおいて、

入力端と出力端とをそれぞれ有する第 1 ～第 4 の抵抗と、

前記第 1 の抵抗の出力端と前記第 4 の抵抗の入力端との間に設けられた第 1 の主容量と、

前記第 2 の抵抗の出力端と前記第 1 の抵抗の入力端との間に設けられた第 2 の主容量と、

前記第 3 の抵抗の出力端と前記第 2 の抵抗の入力端との間に設けられた第 3 の主容量と、

前記第 4 の抵抗の出力端と前記第 3 の抵抗の入力端との間に設けられた第 4 の主容量と、

前記第 1 ～第 4 の入力信号をそれぞれ入力し前記第 1 ～第 4 の抵抗の入力端にそれぞれ出力する第 1 ～第 4 のバッファと、

前記第 1 の抵抗の出力端に前記第 1 の主容量と並列に接続された第 1 の副容量と、前記第 4 の入力信号を入力し前記第 1 の副容量に出力する第 1 のスイッチバッファと、

前記第 2 の抵抗の出力端に前記第 2 の主容量と並列に接続された第 2 の副容量と、前記第 1 の入力信号を入力し前記第 2 の副容量に出力する第 2 のスイッチバッファと、

前記第 3 の抵抗の出力端に前記第 3 の主容量と並列に接続された第 3 の副容量と、前記第 2 の入力信号を入力し前記第 3 の副容量に出力する第 3 のスイッチバッファと、

前記第 4 の抵抗の出力端に前記第 4 の主容量と並列に接続された第 4 の副容量と、前記第 3 の入力信号を入力し前記第 4 の副容量に出力する第 4 のスイッチバッファと、

を有し、

前記第 1 ～第 4 の抵抗の出力端からそれぞれ前記第 1 ～第 4 の出力信号が出力され、

前記第 1 ～第 4 のスイッチバッファはスイッチ信号に応答して出力ハイインピーダンス状態か否かに制御されるポリフェーズフィルタ。

[請求項10]

請求項 1, 2, 5, 6, 8, 9 のいずれかに記載のポリフェーズフ

フィルタであって、前記入力信号として第1のローカル周波数信号が入力されるポリフェーズフィルタと、

高周波入力信号と前記ポリフェーズフィルタの第1または第3、または第1及び第3の出力信号とを乗算する第1のミキサと、前記高周波入力信号と前記ポリフェーズフィルタの第2または第4、または第2及び第4の出力信号とを乗算する第2のミキサとを有するダウンコンバートミキサと、

前記第1、第2のミキサの出力と第2のローカル周波数信号とをそれぞれ乗算する第3、第4のミキサと、当該第3、第4のミキサの出力を加算または減算してI信号を出力する第1の加減算器と、前記第1、第2のミキサの出力と前記第2のローカル周波数信号とをそれぞれ乗算する第5、第6のミキサと、当該第5、第6のミキサの出力を減算または加算してQ信号を出力する第2の加減算器とを有する直交復調回路とを有する受信側シングルバンドミキサ。

[請求項11] 請求項10において、さらに、

受信周波数帯域に応じて、前記スイッチ信号を前記第1～第4のスイッチバッファに供給し、前記ハイインピーダンス状態か否かに制御する周波数帯域制御ユニットを有する受信側シングルバンドミキサ。

[請求項12] I信号と第2のローカル周波数信号とをそれぞれ乗算する第3、第4のミキサと、Q信号と前記第2のローカル周波数信号とをそれぞれ乗算する第5、第6のミキサと、前記第3と第5のミキサの出力を加算または減算する第1の加減算器と、前記第4と第6のミキサの出力を減算または加算する第2の加減算器とを有する直交変調回路と、

請求項1、2、5、6、8、9のいずれかに記載のポリフェーズフィルタであって、前記入力信号として第1のローカル周波数信号が入力されるポリフェーズフィルタと、

前記第1の加減算器の出力信号と前記ポリフェーズフィルタの第1または第3、または第1及び第3の出力信号とを乗算する第1のミキサ


サと、前記第 2 の加減算器の出力信号と前記ポリフェーズフィルタの第 2 または第 4、または第 2 及び第 4 の出力信号とを乗算する第 2 のミキサとを有するアップコンバートミキサとを有する送信側シングルバンドミキサ。

[請求項 13]


請求項 1 2 において、さらに、

送信周波数帯域に応じて、前記スイッチ信号を前記第 1 ～第 4 のスイッチバッファに供給し、前記ハイインピーダンス状態か否かに制御する周波数帯域制御ユニットを有する送信側シングルバンドミキサ。


[図1]




[図2]




[図3]



[図4]



[図5]



[図6]

Rt1の経路:

$$\begin{aligned} \cos(wl_1t) \cdot \cos(wl_2t) &= \frac{e^{jwl_1t} + e^{-jwl_1t}}{2} \cdot \frac{e^{jwl_2t} + e^{-jwl_2t}}{2} \\ &= \frac{1}{4} \cdot (e^{j(wl_1t+wl_2t)} + e^{j(wl_1t-wl_2t)} + e^{(-jwl_1t+jwl_2t)} + e^{(-jwl_1t-jwl_2t)}) \end{aligned} \quad \dots (1)$$

Rt3の経路:

$$\begin{aligned} \sin(wl_1t) \cdot \sin(wl_2t) &= \frac{e^{j(wl_1t)} - e^{-j(wl_1t)}}{2} \cdot \frac{e^{j(wl_2t)} - e^{-j(wl_2t)}}{2} \\ &= \frac{1}{4} \cdot (e^{j(wl_1t+wl_2t)} - e^{j(wl_1t-wl_2t)} - e^{(-jwl_1t+jwl_2t)} + e^{-j(wl_1t+jwl_2t)}) \end{aligned} \quad \dots (2)$$


Rt1+Rt3:

$$= \frac{1}{2} \cdot (e^{j(wl_1t+wl_2t)} + e^{-j(wl_1t+wl_2t)}) = \cos(wl_1 + wl_2) \quad \dots (3)$$


$$I = RF \cdot \cos(wl_1t + wl_2t) \quad \dots (4)$$

$$Q = RF \cdot \sin(wl_1t + wl_2t) \quad \dots (5)$$


[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]



[図14]




(a) 高周波(3GHz)モード




(b) 低周波(1.5GHz)モード


[図15]




[図16]




[図17]




[図18]




[図19]



[図20]



[図21]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/003131

A. CLASSIFICATION OF SUBJECT MATTER

H03H7/21(2006.01) i, H04B1/26(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03H7/21, H04B1/26

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2009

Kokai Jitsuyo Shinan Koho 1971-2009 Toroku Jitsuyo Shinan Koho 1994-2009

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2004/0116096 A1 (IRF SEMICONDUCTOR INC., US), 17 June, 2004 (17.06.04), Full text; all drawings (Family: none)	1-13
A	JP 2001-45080 A (Nippon Telegraph And Telephone Corp.), 16 February, 2001 (16.02.01), Full text; all drawings (Family: none)	1-13
A	WO 2008/126360 A1 (Panasonic Corp.), 23 October, 2008 (23.10.08), Full text; all drawings & EP 2003785 A2	1-13



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

16 July, 2009 (16.07.09)

Date of mailing of the international search report

28 July, 2009 (28.07.09)

Name and mailing address of the ISA/

Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/003131

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2006-121665 A (Matsushita Electric Industrial Co., Ltd.), 11 May, 2006 (11.05.06), Full text; all drawings & US 2006/0068740 A1	1-13

A. 発明の属する分野の分類（国際特許分類（I P C）） Int.Cl. H03H7/21(2006.01)i, H04B1/26(2006.01)i			
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（I P C）） Int.Cl. H03H7/21, H04B1/26			
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1 9 2 2 - 1 9 9 6 年 日本国公開実用新案公報 1 9 7 1 - 2 0 0 9 年 日本国実用新案登録公報 1 9 9 6 - 2 0 0 9 年 日本国登録実用新案公報 1 9 9 4 - 2 0 0 9 年			
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）			
C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号	
A	US 2004/0116096 A1 (IRF SEMICONDUCTOR INC, US) 2004.06.17, 全文、全図（ファミリーなし）	1-13	
A	JP 2001-45080 A (日本電信電話株式会社) 2001.02.16, 全文、全図（ファミリーなし）	1-13	
A	WO 2008/126360 A1 (パナソニック株式会社) 2008.10.23, 全文、全図 & EP 2003785 A2	1-13	
A	JP 2006-121665 A (松下電器産業株式会社) 2006.05.11, 全文、全図 & US 2006/0068740 A1	1-13	
☐ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。			
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献			
国際調査を完了した日 1 6 . 0 7 . 2 0 0 9		国際調査報告の発送日 2 8 . 0 7 . 2 0 0 9	
国際調査機関の名称及びあて先 日本国特許庁（I S A / J P） 郵便番号 1 0 0 - 8 9 1 5 東京都千代田区霞が関三丁目4番3号		特許庁審査官（権限のある職員） 野元 久道 電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 7 6	5 W 9 1 8 4