(19) 日本国特許庁(JP)

# (12) 特 許 公 報(B2)

(11)特許番号

特許第4349136号 (P4349136)

(45) 発行日 平成21年10月21日(2009.10.21)

(24) 登録日 平成21年7月31日 (2009.7.31)

(51) Int. CL. F. L.

HO3F 1/00 (2006.01) HO3K 5/135 (2006.01) HO3F 1/00 HO3K 5/135

請求項の数 5 (全 13 頁)

(21) 出願番号

特願2004-18765 (P2004-18765)

(22) 出願日 (65) 公開番号 平成16年1月27日 (2004.1.27) 特開2005-217528 (P2005-217528A)

(43) 公開日

審查請求日

平成17年8月11日 (2005.8.11) 平成18年6月15日 (2006.6.15)

||(73)特許権者 000006220

ミツミ電機株式会社

C

東京都多摩市鶴牧2丁目11番地2

|(74)代理人 100070150

弁理士 伊東 忠彦

(72) 発明者 稲垣 靖彦

神奈川県厚木市酒井1601 ミツミ電機

株式会社厚木事業所内

審査官 畑中 博幸

最終頁に続く

(54) 【発明の名称】信号出力回路

## (57)【特許請求の範囲】

## 【請求項1】

入力信号を増幅して出力する信号出力回路であって、

前記入力信号を増幅して出力する第1の増幅回路と、

前記第1の増幅回路の出力を反転増幅する第2の増幅回路と、

前記第1の増幅回路及び前記第2の増幅回路の機能制御する制御パルスが供給される一つの制御端子と、

前記一つの制御端子から供給される前記制御パルスに基づいて前記第1の増幅回路及び前記第2の増幅回路の機能を切り替える機能制御信号及び前記第1の増幅回路及び前記第 2の増幅回路に供給する基準電圧を生成する機能制御回路とを有し、

前記第1の増幅回路と前記第2の増幅回路とは、各々第1の増幅状態で増幅を行う第1の出力回路と、

前記第1の増幅状態とは異なる第2の増幅状態で増幅を行う第2の出力回路と、

前記機能制御回路から供給される機能制御信号により前記第1の出力回路と前記第2の 出力回路とを切り換える切換回路とを有し、

前記機能制御回路は、前記一つの制御端子から供給される前記制御パルスを遅延させる遅延回路と、

前記遅延回路の出力信号の積分波形を前記機能制御信号として出力する積分回路と、

前記一つの制御端子から供給される前記制御パルス及び前記積分回路から出力される前記機能制御信号に応じて前記第1の増幅回路及び前記第2の増幅回路に供給する前記基準

電圧を生成する基準電圧生成回路とを有し、

前記基準電圧生成回路は、前記制御パルスに応じて前記基準電圧を出力する基準電圧出力回路と、

前記基準電圧出力回路から前記第1の増幅回路及び前記第2の増幅回路に供給される前記基準電圧の応答の時定数を、前記制御パルスがローレベルからハイレベルに切り替わった時点から所定時間内の時定数よりも、該所定時間経過後の時定数を長くするように切り換える時定数切換回路とを有する信号出力回路。

## 【請求項2】

前記切換回路は、前記機能制御回路の前記積分回路からの前記機能制御信号を所定の基準電圧と比較して、前記機能制御信号と所定の基準電圧との大小関係に基づいて前記第1の出力回路と前記第2の出力回路とを切り換える請求項1記載の信号出力回路。

【請求項3】

前記第1の出力回路及び前記第2の出力回路は、ともに、差動回路から構成されている 請求項1又は2記載の信号出力回路。

## 【請求項4】

前記第1の出力回路は、前記入力信号を増幅する増幅回路から構成され、

前記第2の出力回路は、出力信号をミュートするミュート回路から構成されている請求項1万至3のいずれか一項記載の信号出力回路。

## 【請求項5】

前記第1の増幅回路の出力と前記第2の増幅回路の出力との間に外部出力デバイスが接続される請求項1乃至4のいずれか一項記載の信号出力回路。

【発明の詳細な説明】

## 【技術分野】

#### [0001]

本発明は信号出力回路に係り、特に、入力信号の出力動作を切り換える信号出力回路に 関する。

## 【背景技術】

#### [00002]

従来よりオーディオ信号を増幅して、ヘッドフォンやスピーカなどに出力するオーディオアンプ回路が知られている。

[0003]

このようなオーディオアンプ回路には、電源の投入時や切断時のノイズをカットするためにシャットダウン機能及びミュート機能が内蔵されている。

[0004]

図7はオーディオアンプ回路のブロック構成図を示す。

## [0005]

オーディオアンプ回路 1 0 1 の入力端子 T inには、信号源 1 0 2 から直流カット用のコンデンサ C 41を介して入力信号が供給される。入力端子 T inに供給された入力信号は、増幅回路 1 1 1 に供給される。増幅回路 1 1 1 は、差動増幅回路 1 2 1、入力抵抗 R 31、帰還抵抗 R 32、スイッチ 1 2 2 から構成され、基準電圧生成回路 1 1 2 から基準電圧が印加されており、反転増幅回路を構成している。

[0006]

増幅回路111は、基準電圧生成回路112からの基準電圧と入力端子 Tinに供給された入力信号との差に応じた信号を出力する。増幅回路111で増幅された信号は、出力端子 Toutから出力され、スピーカ103を駆動する。

## [0007]

スイッチ122は、入力抵抗R31と帰還抵抗R32との接続点と差動増幅回路121の反転入力端子との間に設けらており、制御端子Tcnt1にコントローラ104から供給されるミュート信号に応じてスイッチングされる。スイッチ122は、ミュート信号がハイレベルのときには、入力抵抗R31と帰還抵抗R32との接続点と差動増幅回路121の反転入力

10

20

30

40

端子とを短絡状態として、入力信号が反転増幅されて、出力端子Toutから出力されるようにする。

## [00008]

また、スイッチ122は、ミュート信号がローレベルのときには、差動増幅回路121の出力とその反転入力端子とを短絡状態として、入力信号が出力端子 Tout から出力されないようにミュート状態とする。このように、コントローラ104から制御端子 Tcnt1に供給されるミュート信号に応じてスイッチ122がスイッチングされ、入力信号の差動増幅回路121への供給が制御され、ミュート機能が制御される。

## [0009]

また、基準電圧生成回路112は、スイッチ131、抵抗R41、R42、コンデンサC51から構成される。基準電圧生成回路112には、定電圧Vddが印加されている。定電圧Vddは、スイッチ131を介して抵抗R41、R42から構成される直列回路に印加される。スイッチ131は、コントローラ104から制御端子Tcnt2に供給されるシャットダウン信号がハイレベルのときにはオンし、定電圧Vddを抵抗R41、R42から構成される直列回路に印加し、シャットダウン信号がローレベルのときにはオフし、抵抗R41、R42から構成される直列回路への定電圧Vddの印加を停止させる。

## [0010]

抵抗R41、R42は、スイッチ131がオンのときに定電圧Vddを分圧して、基準電圧を生成し、差動増幅回路121の非反転入力端子に供給する。これにより、増幅回路111が動作状態となる。このとき、抵抗R41と抵抗R42との接続点には、端子Tcが接続されており、また、この端子Tcには、コンデンサC51が外付けされている。端子Tcに接続されたコンデンサC51は、基準電圧のリプルを吸収し、基準電圧を安定化させる。

#### [0011]

次にオーディオアンプ回路101の動作を説明する。

#### [0012]

図8はオーディオアンプ回路101の動作説明図を示す。図8(A)はコントローラ104から出力されるシャットダウン信号、図8(B)はスイッチ131のスイッチング状態、図8(C)は差動増幅回路121に供給される基準電圧、図8(D)はコントローラ104から出力されるミュート信号、図8(E)はスイッチ122のスイッチング状態を示す。

## [0013]

図8(A)に示すように時刻 t 10でシャットダウン信号がローレベルからハイレベルになると、図8(B)に示すようにスイッチ131がオフ状態からオン状態になる。スイッチ131がオンすることにより、抵抗R41、R42により基準電圧が生成される。このとき、図8(C)に示すように外付けコンデンサC51により基準電圧は徐々に立ち上がり、時刻 t 11で所定のレベルになる。時刻 t 11で基準電圧が所定レベルに達すると、差動増幅回路121のシャットダウン状態が解除され、動作状態となる。

## [0014]

コントローラ104は、シャットダウン信号をハイレベルにする時刻 t 10から所定の時間をカウントしており、予め設定された所定時間経過した時刻 t 12で図 8 (D)に示すようにミュート信号を出力する。図 8 (E)に示すようにミュート信号により増幅回路 1 1 のスイッチ122がオンし、入力信号のミュート状態が解除され、入力信号が増幅回路111で増幅され、スピーカ103に供給される。

## [0015]

このように、従来はコントローラ104からのシャットダウン信号に基づいて、基準電圧生成回路112での基準電圧の生成が制御され、増幅回路111の動作が制御され、シャットダウン機能が制御され、また、コントローラ104からのミュート信号に基づいて、増幅回路111のミュート機能が制御されている。

#### [0016]

従来のオーディオアンプ回路では、シャットダウン信号とミュート信号とを別々に集積

10

20

30

40

回路に入力する必要があるため、集積回路の外部ピン数が増加し、小型化が困難となる。

## [0017]

このため、外部ピン数を減らすため、シャットダウン信号のレベルに応じてシャットダウン機能及びミュート機能の両方を制御するオーディオアンプ回路が提案されている(特許文献 1 参照)。

## [0018]

【特許文献1】USP5,642,074号(図2)

## 【発明の開示】

【発明が解決しようとする課題】

## [0019]

しかるに、従来のオーディオアンプ回路は、シャットダウン機能を制御するためのシャットダウン信号及びミュート機能を制御するためのミュート信号が外部のコントローラから別々に供給され、シャットダウン機能及びミュート機能が制御されていた。よって、外部コントローラでシャットダウン信号及びミュート信号を生成する必要があり、また、生成時にこれらのタイミングを制御する必要があった。このため、コントローラの処理に負担がかかるなどの課題があった。

## [0020]

また、シャットダウン信号のレベルに応じてシャットダウン機能とミュート機能との両方の機能の動作を制御すると、シャットダウン機能の制御のタイミングと、ミュート機能の制御のタイミングとを正確に規定できず。場合によってはアンプ立ち上がり時にノイズが出力されるなどの課題があった。

#### [0021]

本発明は上記の点に鑑みてなされたもので、入力信号の出力動作をノイズの発生なくスムーズに切り換えることができる信号出力回路を提供することを目的とする。

#### 【課題を解決するための手段】

## [0022]

本発明は、入力信号を増幅して出力する信号出力回路であって、制御パルスが供給され る一つの制御端子(Tsd)と、前記入力信号を増幅して出力する第1の増幅回路(11) と、前記第1の増幅回路(11)の出力を反転増幅する第2の増幅回路(12)と、前記 一つの制御端子(Tsd)に供給される前記制御パルスに応じて前記第1の増幅回路(11 )及び前記第2の増幅回路(12)の機能を切り替える機能制御信号及び前記第1の増幅 回路及び前記第2の増幅回路に供給する基準電圧を生成する機能制御回路(13)を有し 、前記第1の増幅回路(11)と前記第2の増幅回路(12)とは、各々第1の増幅状態 で増幅を行う第1の出力回路(Q11、Q12、Q13、Q14)と、前記第1の増幅状態とは異 なる第 2 の増幅状態で増幅を行う第 2 の出力回路( Q 11、 Q 12、 Q 15、 Q 16)と、前記機 能制御回路(13)から供給される機能制御信号により前記第1の出力回路(Q11、Q12 、 Q 13、 Q 14)と前記第 2 の出力回路( Q 11、 Q 12、 Q 15、 Q 16)とを切り換える切換回 路(113)とを有し、前記機能制御回路(13)は、前記一つの制御端子に供給される 前記制御パルスを遅延させる遅延回路(42)と、前記遅延回路(42)の出力信号の積 分波形を前記機能制御信号として前記切換回路(113)に供給する積分回路(43)と 、前記一つの制御端子(Tsd)から供給される前記制御パルス及び前記積分回路(43) から出力される前記機能制御信号に応じて前記第1の増幅回路(11)及び前記第2の増 幅回路(12)に供給する前記基準電圧を生成する基準電圧生成回路(41)とを有し、 前記基準電圧生成回路(41)は、前記制御パルスに応じて前記基準電圧を出力する基準 電圧出力回路(51、R21~R23)と、前記基準電圧出力回路(51、R21~R23)から 前記第1の増幅回路(11)及び前記第2の増幅回路(12)に供給される前記基準電圧 の応答の時定数を、前記制御パルスがローレベルからハイレベルに切り替わった時点から 所定時間内の時定数よりも、該所定時間経過後の時定数を長くするように切り換える時定 数切換回路(52、R24、C2)とを有する。

10

20

30

#### [0023]

また、本発明の前記切換回路(1 1 3 ) は、前記積分回路(4 3 ) の出力信号を所定の基準電圧と比較して、前記積分回路(4 3 ) の出力信号と所定の基準電圧との大小関係に基づいて前記第 1 の出力回路(Q11、Q12、Q13、Q14)及び前記第 2 の出力回路(Q11、Q12、Q12、Q15、Q16)を信号出力状態又は信号遮断状態に切り換える。

## [0024]

また、前記第1の出力回路(Q11、Q12、Q13、Q14)は、前記入力信号を増幅して増幅回路から構成され、前記第2の出力回路(Q11、Q12、Q15、Q16)は、出力信号をミュートするミュート回路から構成されている。

#### [0025]

前記第1の出力回路(Q11、Q12、Q13、Q14)及び前記第2の出力回路(Q11、Q12 Q15、Q16)は、ともに、差動回路から構成されている。

#### [0026]

前記第1の増幅回路(11)の出力と前記第2の増幅回路(12)の出力との間に外部出力デバイス(3)が接続される。

## [0027]

なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。

## 【発明の効果】

[0028]

本発明によれば、遅延回路により、外部から供給された制御パルスを遅延させ、積分回路により、遅延回路で遅延された制御パルスの積分波形を生成し、積分回路の出力波形に応じて出力動作切換回路の入力信号の出力動作を切り換えることにより、出力動作切換回路の起動時の出力の大幅な変動を防止でき、スムーズな起動が可能となる。

【発明を実施するための最良の形態】

### [0029]

〔システム構成〕

図1は本発明の一実施例のブロック構成図を示す。

## [0030]

本実施例では信号出力回路としてオーディオアンプ回路を例として説明を行う。本実施例のオーディオアンプ回路1は、1チップの半導体集積回路から構成され、増幅回路11、12、機能制御回路13が搭載された構成とされ、外部端子として、入力端子Tin、出力端子Tout-、Tout+、シャットダウン制御端子Tsd、端子Tcを有する構成とされている。入力端子Tinには、信号源2からコンデンサC1を介して入力信号が供給され、シャットダウン制御端子Tsdには、コントローラ4からシャットダウン信号が供給される。また、出力端子Tout-とTout+との間には、スピーカ3が接続される。さらに、端子Tcには、コンデンサC2が接続される。

## [0031]

入力端子Tinに供給された入力信号は、オーディオアンプ1内で、まず、増幅回路11に供給される。増幅回路11は、入力端子Tinから供給された入力信号を反転増幅して、出力端子Tout-に供給するとともに、増幅回路12に供給する。増幅回路12は、増幅回路11の出力信号を反転増幅して、出力端子Tout+に供給する。出力端子Tout-と出力端子Tout+との間には、スピーカ3が接続されており、スピーカ3は入力信号に応じて駆動され、入力信号に応じた音声を出力する。

## [0032]

なお、増幅回路11、12には、ミュート機能が内蔵されており、機能制御回路13によりその機能が制御される。

## [0033]

〔増幅回路11〕

10

20

30

40

図2は増幅回路11の回路構成図を示す。

## [0034]

増幅回路 1 1 は、抵抗 R 11、 R 12、差動回路部 1 1 1 、出力増幅回路 1 1 2 、切換回路 1 1 3 から構成されている。

## [0035]

端子 Tin11には、入力端子 Tinが接続され、オーディオ回路 1 から入力信号が供給される。また、端子 Tin11は、増幅回路 1 1 の内部で抵抗 R 11の一端に接続されている。抵抗 R 11の他端は、抵抗 R 12の他端及び差動回路部 1 1 1 に接続されている。

## [0036]

抵抗 R 12の他端は、端子 T out 11に接続されている。端子 T out 11は、外部で出力端子 T out - 及び増幅回路 1 2 の端子 T in11に接続される。

#### [0037]

また、差動回路部111は、トランジスタQ11~Q16から構成されている。トランジスタQ11~Q14は、MOS電界効果トランジスタから構成されており、抵抗R11、R12とともに、反転回路を構成しており、端子Tin11から供給された入力信号と機能制御回路13から供給される基準電圧との差に応じた信号を反転出力する。差動回路部111から出力された信号は、出力増幅回路112に供給される。また、トランジスタQ11、Q12、Q15、Q16は、MOS電界効果トランジスタから構成されており、トランジスタQ11~Q14と同じ素子構成によりミュート回路を構成しており、動作時には入力信号がミュートされる

## [0038]

差動回路部111の出力は、出力増幅回路112に供給される。出力増幅回路112は、差動回路部111の出力信号を増幅して端子Tout11から出力する。

## [0039]

また、トランジスタQ11~Q14からなる差動回路は、切換回路113から供給される第1の駆動電流I11によって駆動され、トランジスタQ11、Q12、Q15、Q16からなる差動回路は、切換回路113から供給される第2の駆動電流I12によって駆動される構成とされている。

## [0040]

切換回路 1 1 3 は、MOS電界効果トランジスタQ21~Q26、電流源 1 1 3 a、電圧源 1 1 3 b から構成されている。

## [0041]

トランジスタQ22、Q23は、カレントミラー回路を構成しており、第1の駆動電流 I 11を生成する。また、トランジスタQ25、Q26は、カレントミラー回路を構成しており、第2の駆動電流 I 12を生成する。

#### [0042]

トランジスタQ22のドレインは、トランジスタQ21のドレインに接続されており、トランジスタQ25のドレインは、トランジスタQ24に接続されている。

## [0043]

トランジスタQ21、Q24のソースは、ともに電流源113aに共通に接続されており、 差動動作するように構成されている。また、トランジスタQ21のゲートは端子 T cnt 11に 接続されている。さらに、トランジスタQ24のゲートには、電圧源113bから基準電圧 が印加されている。

## [0044]

端子 T cnt11の出力が基準電圧より小さくなると、トランジスタ Q 21がオフし、トランジスタ Q 24がオンして、トランジスタ Q 25からトランジスタ Q 24を介して電流源 1 1 3 a に電流が引き込まれ、トランジスタ Q 26から差動回路部 1 1 1 に第 2 の駆動電流 I 12が供給され、第 1 の駆動電流 I 11の供給が停止される。これによって、トランジスタ Q 11、 Q 12、 Q 15、 Q 16から構成されるミュート回路が駆動され、トランジスタ Q 11~ Q 14から構成される差動回路はその動作が停止される。

20

10

30

40

#### [0045]

端子 T cnt11の出力が基準電圧より大きくなると、トランジスタQ21がオンし、トランジスタQ24がオフして、トランジスタQ22からトランジスタQ21を介して電流源 1 1 3 a に電流が引き込まれ、トランジスタQ23から差動回路部 1 1 1 に第 1 の駆動電流 I 11が供給され、第 2 の駆動電流 I 12の供給が停止される。これによって、トランジスタQ11~Q14から構成される差動回路が駆動され、トランジスタQ11、Q12、Q15、Q16から構成されるミュート回路の動作が停止される。

## [0046]

なお、増幅回路 1 2 は、増幅回路 1 1 と同一の構成であり、同一の動作をするので、その説明は省略する。

10

## [0047]

#### 〔機能制御回路13〕

機能制御回路13は、基準電圧生成回路41、遅延回路42、積分回路43から構成される。基準電圧生成回路41は、シャットダウン機能を実現するための回路であり、スイッチ51、抵抗R21~R24、バイパス回路52から構成されている。また、基準電圧生成回路41には、端子TcにコンデンサC2が外付けされる。

#### [0048]

スイッチ 5 1 は、シャットダウン信号がハイレベルのときにオンし、ローレベルのときオフする。スイッチ 5 1 がオンすると、定電圧 V ddが抵抗 R 21、 R 22からなる直列回路に印加される。抵抗 R 21、 R 22には、定電圧 V ddを抵抗 R 21と抵抗 R 22とで分圧した電圧を抵抗 R 21と抵抗 R 22との接続点から出力する。

20

30

#### [0049]

抵抗 R 21と抵抗 R 22との接続点は、直列接続された抵抗 R 23、 R 24を介して増幅回路 1 1 及び増幅回路 1 2 の端子 T sh11に接続されている。また、抵抗 R 24と、増幅回路 1 1 及び増幅回路 1 2 の端子 T sh11との接続点は、端子 T cに接続されている。

## [0050]

端子 T cには、コンデンサ C 2 が接続されている。コンデンサ C 2 は増幅回路 1 1 及び 増幅回路 1 2 の端子 T sh11に印加される電圧の変動を吸収する。

## [0051]

スイッチ 5 1 がオンすると、抵抗 R 23、 R 24及びコンデンサ C 2 により決定される時定数だけ遅延して、増幅回路 1 1、 1 2 の端子 T sh11の印加電圧が立ち上がる。これによって、増幅回路 1 1、 1 2 の起動が遅延することになる。このため、増幅回路 1 1、 1 2 の起動を速くするために、スイッチ 5 1 がオンするときに、抵抗 R 24をバイパスするバイパス回路 5 2 を設けている。

## [0052]

バイパス回路52は、CMOS (complementary metal oxide

semi conductor)構造とされたMOS電界効果トランジスタQ1及びQ2並びに反転アンプ61により抵抗R24をバイパスする伝達経路を構成するトランスファゲートを構成している。MOS電界効果トランジスタQ1及びQ2は、ゲートに遅延回路42の出力が印加されており、遅延回路42の出力がローレベルのとき共にオンし、遅延回路42の出力が所定時間遅延してハイレベルになったとき、オフする。

40

50

#### [0053]

このため、バイパス回路 5 2 は、シャットダウン信号が供給され、スイッチ 5 1 がオンすると、抵抗 R 24をバイパスする。抵抗 R 24がバイパス回路 5 2 によりバイパスされることにより、抵抗が小さくなるので、端子 T cに接続されたコンデンサ C 2 の充電電流が大きくなり、コンデンサ C 2 が高速で充電される。よって、増幅回路 1 1、 1 2 の端子 T sh 11の印加電圧の立ち上がりが速くなり、増幅回路 1 1、 1 2 を早く動作させることができる。

## [0054]

なお、遅延回路42は、ミュート機能を制御するための回路であり、シャットダウン信

号を所定に遅延時間だけ遅延させ、ミュート信号として出力する。所定の遅延時間は、シャットダウン信号に応じて増幅回路11、12が起動してから増幅回路11、12が確実に動作するまでに要する時間に設定されている。

#### [0055]

図3は遅延回路42のブロック構成図を示す。

#### [0056]

遅延回路42は、発振回路71、インバータ72、フリップフロップ73-1~73nから構成されたロジックタイマから構成されている。

## [0057]

発振回路 7 1 は、シャットダウン制御端子 T sdに供給されるシャットダウン信号がローレベルからハイレベルになると、起動して発振を開始し、発振出力をインバータ 7 2 及びフリップフロップ 7 3 - 1 に供給する。インバータ 7 2 は、発振回路 7 1 の発振出力を反転出力する。

## [0058]

フリップフロップ73・1~73・nは、Dフリップフロップから構成されており、リセット端子Rには、シャットダウン信号が供給され、シャットダウン信号により出力Qがローレベルにリセットされる。フリップフロップ73・1は、クロック端子Cに発振回路71の発振出力が供給され、反転クロック端子NCにインバータ72により反転された反転発振出力が供給され、データ端子Dには、反転出力端子NQが接続されている。また、反転出力端子NCは次段のフリップフロップ73・2のクロック端子Cに接続され、非反転出力端子Qは反転クロック端子NCに接続されている。

#### [0059]

上記のようなフリップフロップ73-1とフリップフロップ73-2との接続を、n個のフリップフロップ73-1~73-nに対して行う。これにより、いわゆる、アップカウンタを構成している。最終段のフリップフロップ73-nの非反転出力端子Qから出力は、シャットダウン信号を発振回路71の発振出力をnの2剰回カウントアップした後に、ハイレベルに立ち上がる。これによって、シャットダウン信号を遅延した出力が得られる。

#### [0060]

このように、遅延回路42は、ロジックタイマを構成しており、ディジタル処理により 遅延を行うため、コンデンサなどを用いて遅延時間を設定する場合に比べて、正確に遅延 時間を設定できる。

### [0061]

なお、本実施例では、遅延回路 4 2 をロジックタイマで構成したが、これに限定される ものではなく、ディジタル処理により遅延時間を設定できる構成であればよい。

#### [0062]

遅延回路42の遅延出力は、積分回路43に供給される。

## [0063]

〔 看分回路43〕

図4は機能制御回路13の要部のブロック構成図を示す。

#### [0064]

積分回路43は、抵抗R41、演算増幅器431、電圧源432、キャパシタC41から構成される。

## [0065]

遅延回路42の遅延出力は、抵抗R41を介して演算増幅器431の反転入力端子に接続されている。演算増幅器431は出力端子と反転入力端子との間にキャパシタC41が接続され、非反転入力端子に電圧源432から基準電圧が印加された構成とされている。

#### [0066]

積分回路43は、遅延回路42からの遅延出力を積分した波形の信号を出力する。

## [0067]

50

10

20

30

図5は積分回路43の動作説明図を示す。図5(A)はシャットダウン信号、図5(B)は遅延回路42の遅延出力、図5(C)は積分回路43の積分出力波形を示す。

#### [0068]

図5(A)に示すように時刻 t 1 でシャットダウン信号が立ち上がると、図5(B)に示すように遅延回路42により所定の遅延時間 T1だけ遅延した時刻 t 2 で遅延回路42の遅延出力が立ち上がる。遅延回路42の遅延出力は、図5(C)に示すように積分回路43により積分され、その立ち上がりが鈍った波形となる。この鈍った波形が増幅回路11、12の端子Tcnt11及び基準電圧生成回路41に供給され、機能の切換が行われる

[0069]

なお、積分回路43は、抵抗とキャパシタから構成される1次パッシブフィルタから構成するようにしてもよい。

#### [0070]

積分回路43で積分された信号は、増幅回路11及び増幅回路12の端子Tcnt11並びに基準電圧生成回路41のバイパス回路52に供給される。

#### [0071]

増幅回路11、12の端子Tcnt11に供給された積分回路43から積分出力は切換回路113に供給される。切換回路113は差動回路を構成しており、積分回路43からの積分出力により切換が行われた場合、第1の駆動電流 I 11と第2の駆動電流 I 12との切換が徐々に行われることになる。このため、差動回路部111のトランジスタQ11~Q14から構成される差動回路とトランジスタQ11、Q12、Q15、Q16から構成されるミュート回路との切換がスムーズに行われ、ノイズなどの発生を抑制できる。

## [0072]

なお、本実施例では、切換回路 1 1 3 を差動回路として積分回路 4 3 の積分出力に応じた機能のスムーズな切換を実現しているが、一般のアナログスイッチなどにより機能の切り換えを行うことも可能である。

## [0073]

〔バイパス回路52〕

バイパス回路 5 2 は、CMOS (complementary metal oxide

semi conductor)構造とされたMOS電界効果トランジスタQ1及びQ2並びに反転アンプ61により抵抗R24をバイパスする伝達経路を構成するトランスファゲートを構成している。反転アンプ61は、抵抗R61、R62、演算増幅器611から構成された反転増幅回路から構成されおり、積分回路43の積分出力を反転した信号を出力する。

## [0074]

反転アンプ61の出力信号は、MOS電界効果トランジスタQ1のゲートに接続される。また、MOS電界効果トランジスタQ2のゲートには、積分回路43の積分出力が直接印加されている。バイパス回路52は、積分回路43の積分出力がオンレベル以下となったときにオンし、オフレベル以上となったときにオフする。これによって、トランジスタQ1、Q2は、積分回路43の積分出力によりスイッチング動作が行われるので、急峻なスイッチングが行われず、生成させる基準電圧の変動を鈍く、よって、ノイズなどの発生を抑制できる。

#### [0075]

〔動作〕

次に本実施例の動作を説明する。

#### [0076]

図6は本発明の一実施例の動作説明図を示す。図6(A)はコントローラ4から端子Tsdに供給されるシャットダウン信号、図6(B)はスイッチ51のスイッチング状態、図6(C)は基準電圧生成回路41の出力基準電圧、図6(D)は遅延回路42の出力、図6(E)は増幅回路11、12のミュートの状態を示す。

## [0077]

50

10

20

30

## [0078]

その後、時刻 t 0 から所定の遅延時間 T 経過した時刻 t 2 (> t 1)で、遅延回路 4 2 の出力がハイレベルに立ち上がり、増幅回路 1 1、 1 2 のミュートが解除され、入力信号が増幅回路 1 1、 1 2 で増幅され、スピーカ 3 に供給される。

[0079]

本実施例によれば、端子 T sdからシャットダウン信号を供給するだけで、シャットダウン状態の解除後、徐々にミュート状態を解除できるため、外部端子数を低減できる。また、コントローラ 4 はシャットダウン信号だけを生成すればよいので、コントローラ 4 の処理負担を低減できる。

### [0800]

また、シャットダウン信号を遅延させ、さらに、それを積分した波形によりミュート状態を制御するミュート信号を生成することにより、シャットダウン状態の解除が終了した後に、徐々にミュート状態を解除することができる。このため、増幅回路11、12の起動前は入力信号をミュート状態にすることができ、増幅回路11、12の起動時の出力の大幅な変動を防止でき、スムーズな起動が可能となる。

【図面の簡単な説明】

[0081]

- 【図1】本発明の一実施例のブロック構成図である。
- 【図2】増幅回路11の回路構成図である。
- 【図3】遅延回路42のブロック構成図である。
- 【図4】機能制御回路13の要部のブロック構成図である。
- 【図5】積分回路43の動作説明図である。
- 【図6】本発明の一実施例の動作説明図である。
- 【図7】オーディオアンプ回路のブロック構成図である。
- 【図8】オーディオアンプ回路101の動作説明図である。

【符号の説明】


[0082]

- 1 オーディオアンプ回路、2 信号源、3 スピーカ、4 コントローラ
- 11、12 增幅回路、13 機能制御回路
- 4 1 機能制御回路、4 2 遅延回路、4 3 積分回路
- 5 1 スイッチ、5 2 バイパス回路
- 6 1 反転アンプ
- 71 発振回路、72 インバータ、73-1~73-n フリップフロップ


10

20


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



## フロントページの続き

## (56)参考文献 米国特許第05642074(US,A)

特開昭64-017510(JP,A)

特開平06-053746(JP,A)

特開昭57-129005(JP,A)

特開昭56-123110(JP,A)

特開昭55-165012(JP,A)

特開昭60-206307(JP,A)

特開昭61-048296(JP,A)

実開昭58-003610(JP,U)

実開昭59-177210(JP,U)

特開2003-188650(JP,A)

特開平05-325405(JP,A)

## (58)調査した分野(Int.CI., DB名)

H03F 1/00

H03K 5/135