

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-294547

(P2005-294547A)

(43) 公開日 平成17年10月20日(2005. 10. 20)

(51) Int. Cl.⁷

H01L 23/12

F I

H01L 23/12 501P

テーマコード (参考)

審査請求 有 請求項の数 15 O L (全 18 頁)

(21) 出願番号 特願2004-107799 (P2004-107799)
 (22) 出願日 平成16年3月31日 (2004. 3. 31)

(71) 出願人 000001443
 カシオ計算機株式会社
 東京都渋谷区本町 1 丁目 6 番 2 号
 (74) 代理人 100073221
 弁理士 花輪 義男
 (72) 発明者 定別当 裕康
 東京都青梅市今井 3 丁目 1 〇 番地 6
 カシオ計算機株式会
 社青梅事業所内


(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【要約】

【課題】 上層配線を有する半導体装置において、それが搭載される回路基板を含む全体としての小型化を図る。

【解決手段】 ベース板 1 の上面にはグランド層 2 が設けられ、その上面には C S P と呼ばれる半導体構成体 3 が設けられ、その周囲には方形枠状の絶縁層 2 1 が設けられ、それらの上面には上層絶縁膜 1 5 が設けられ、その上面には上層配線 2 5 が半導体構成体 3 の柱状電極 1 6 に接続されて設けられている。グランド層 2 は、上下導通部 3 2 を介してグランド用の上層配線 2 5 に接続されている。そして、半導体装置の内部にグランド層 2 を設けていることにより、半導体装置が搭載される回路基板を含む全体としての小型化を図ることができる。

【選択図】 図 1



【特許請求の範囲】

【請求項 1】

グランド層としての機能を有するベース部材と、前記ベース部材上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも 1 つの半導体構成体と、前記半導体構成体の周囲における前記ベース部材上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられた少なくとも 1 層の上層配線と、少なくとも前記絶縁層に設けられた貫通孔内に前記ベース部材のグランド層として機能する部分とグランド用の前記上層配線とを接続するように設けられた上下導通部と、前記ベース部材下に設けられた下層オーバーコート膜とを備えていることを特徴とする半導体装置。

10

【請求項 2】

請求項 1 に記載の発明において、前記ベース部材は、絶縁性のベース板と、前記ベース板の上下面のうちの少なくとも一方の面に設けられたグランド層とからなることを特徴とする半導体装置。

【請求項 3】

請求項 1 に記載の発明において、前記ベース部材はグランド層を兼ねた金属箔からなることを特徴とする半導体装置。

【請求項 4】

請求項 3 に記載の発明において、前記金属箔の下面にメッキ層が設けられていることを特徴とする半導体装置。

20

【請求項 5】

請求項 1 に記載の発明において、前記半導体構成体の半導体基板は S O I 基板からなることを特徴とする半導体装置。

【請求項 6】

請求項 1 に記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う上層オーバーコート膜を有することを特徴とする半導体装置。

【請求項 7】

請求項 6 に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。

【請求項 8】

グランド層としての機能を有するベース部材上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、

30

前記半導体構成体の周囲における前記ベース部材上に絶縁層を形成する工程と、

前記半導体構成体および前記絶縁層上に少なくとも 1 層の上層配線を前記半導体構成体の外部接続用電極に接続させて形成する工程と、

少なくとも前記絶縁層に形成された貫通孔内に前記ベース部材のグランド層として機能する部分とグランド用の前記上層配線とを接続する上下導通部を形成する工程と、

前記ベース部材下に下層オーバーコート膜を形成する工程と、

前記半導体構成体間における前記絶縁層、前記ベース部材および前記下層オーバーコート膜を切断して前記半導体構成体が少なくとも 1 つ含まれる半導体装置を複数個得る工程と、

40

を有することを特徴とする半導体装置の製造方法。

【請求項 9】

請求項 8 に記載の発明において、前記ベース部材は、ベース板と、前記ベース板の上下面のうちの少なくとも一方の面に設けられたグランド層とからなることを特徴とする半導体装置の製造方法。

【請求項 10】

請求項 8 に記載の発明において、前記ベース部材はグランド層を兼ねた金属箔からなることを特徴とする半導体装置の製造方法。

50

【請求項 1 1】

請求項 1 0 に記載の発明において、前記金属箔は当初ベース板の上面にラミネートされ、前記半導体構成体配置工程および前記絶縁層形成工程後に前記金属箔から前記ベース板を剥離する工程を有することを特徴とする半導体装置の製造方法。

【請求項 1 2】

請求項 1 1 に記載の発明において、前記金属箔の下面にメッキ層を形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項 1 3】

請求項 8 に記載の発明において、前記半導体構成体の半導体基板は S O I 基板からなることを特徴とする半導体装置の製造方法。

10

【請求項 1 4】

請求項 8 に記載の発明において、前記最上層の上層配線の接続パッド部を除く部分を覆う上層オーバーコート膜を形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項 1 5】

請求項 1 4 に記載の発明において、前記最上層の上層配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

20

この発明は半導体装置およびその製造方法に関する。

【背景技術】

【0 0 0 2】

近年、携帯電話に代表されるような携帯型電子機器の小型化に相俟って C S P (chip size package) と呼ばれる半導体装置が開発されている。この C S P は、複数の外部接続用の接続パッドが形成されたベアの半導体装置の上面にパッシベーション膜（中間絶縁膜）を設け、このパッシベーション膜の各接続パッドの対応部に開口部を形成し、該開口部を介して各接続パッドに接続される配線を形成し、各配線他端部側に柱状の外部接続用電極を形成するとともに、各外部接続用電極間に封止材を充填したものである。

【0 0 0 3】

30

このような、C S P によれば、各柱状の外部接続用電極上に半田ボールを形成しておくことにより、接続端子を有する回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能である。

【0 0 0 4】

このような、C S P において、生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、配線、外部接続用電極および封止材を形成し、さらに、封止材で覆われずに露出された外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断するようにしたものがある（例えば、特許文献 1 参照）。

40

【0 0 0 5】

【特許文献 1】特開 2 0 0 1 - 1 6 8 1 2 8 号公報

【発明の開示】

【発明が解決しようとする課題】

【0 0 0 6】

ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、C S P は、ベアの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまふ欠点を有しており、このため、ベアの

50

半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。

【0007】

すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。

【0008】

また、上記従来の半導体装置では、上述の如く、回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能であるが、それでも小型化に限界があった。

【0009】

すなわち、回路基板にフェースダウン方式でボンディングするので、ベアーの半導体装置の接続パッド形成面とは反対側の面が上面となり、この面を回路基板のグランドに接続する場合には、それ専用の接続部品をCSPの外部に配置することとなり、小型化に限界があった。また、当該接続部品がCSPの外部に配置される関係から、配線長が増大し、インピーダンス（浮遊容量等）の増加等の問題が生じ、回路特性が劣化することがあった。

【0010】

そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となり、且つ、電子機器のより一層の小型化が可能で、配線長を最短として回路特性劣化を抑制することが可能となる新規な半導体装置およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0011】

この発明は、上記目的を達成するため、グランド層としての機能を有するベース部材と、前記ベース部材上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも1つの半導体構成体と、前記半導体構成体の周囲における前記ベース部材上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に前記半導体構成体の外部接続用電極に接続されて設けられた少なくとも1層の上層配線と、少なくとも前記絶縁層に設けられた貫通孔内に前記ベース部材のグランド層として機能する部分とグランド用の前記上層配線とを接続するように設けられた上下導通部と、前記ベース部材下に設けられた下層オーバーコート膜とを備えていることを特徴とするものである。

【発明の効果】

【0012】

この発明によれば、半導体構成体およびその周囲に設けられた絶縁層上に上層配線を配置しているので、上層配線の接続パッド部（外部接続用電極）の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。また、少なくとも絶縁層に設けられた貫通孔内に設けられた上下導通部を介して、ベース部材のグランド層として機能する部分とグランド用の上層配線とを接続しているので、電子機器のより一層の小型化が可能で、且つ、配線長を最短として回路特性を向上させることが可能となる。

【発明を実施するための最良の形態】

【0013】

（第1実施形態）

図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等の絶縁材料からなる平面矩形形状のベース板1を備えている。ベース板1の上面には銅箔からなるべたパターンのグランド層2が設けられている。

ここで、ベース板 1 およびその上に設けられたグラウンド層 2 は、グラウンド層としての機能を有するベース部材を構成している。

【0014】

グラウンド層 2 の上面には、ベース板 1 のサイズよりもある程度小さいサイズの平面矩形形状の半導体構成体 3 の下面がダイボンド材からなる接着層 4 を介して接着されている。この場合、半導体構成体 3 は、後述する配線、柱状電極、封止膜を有しており、一般的には C S P と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体 3 を得る方法を採用しているため、特に、ウエハレベル C S P (W-C S P) とも言われている。以下に、半導体構成体 3 の構成について説明する。

10

【0015】

半導体構成体 3 は S O I (silicon on insulator) 基板 5 を備えている。S O I 基板 5 は、シリコン基板 6 の上面に酸化シリコン膜 7 が設けられ、酸化シリコン膜 7 の上面に薄膜トランジスタを形成してなる S O I 集積回路部 8 が設けられた構造となっている。この場合、S O I 集積回路部 8 の薄膜トランジスタのソース・ドレイン領域は、酸化シリコン膜 7 に設けられた上下導通部 (図示せず) を介してシリコン基板 6 に接続されている。

【0016】

そして、シリコン基板 6 の下面は接着層 4 を介してグラウンド層 2 の上面に接着されている。ここで、グラウンド層 2 は、電気的な外部ノイズのシールドと電位の安定化を図るためのものであり、シリコン基板 6 の下面に電氣的に接続されていてもよく、接続されていなくてもよい。したがって、接着層 4 は、銀ペースト等からなる導電性材料、ダイボンド材等からなる非導電性材料のいずれであってもよく、この実施形態の場合、上述の如く、ダイボンド材を用いている。

20

【0017】

S O I 集積回路部 8 の上面周辺部にはアルミニウム系金属等からなる複数の接続パッド 9 が集積回路に接続されて設けられている。接続パッド 9 の中央部を除く S O I 集積回路部 8 の上面には酸化シリコン等からなる絶縁膜 10 が設けられ、接続パッド 9 の中央部は絶縁膜 10 に設けられた開口部 11 を介して露出されている。

【0018】

絶縁膜 10 の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜 12 が設けられている。この場合、絶縁膜 10 の開口部 11 に対応する部分における保護膜 12 には開口部 13 が設けられている。保護膜 12 の上面には銅等からなる下地金属層 14 が設けられている。下地金属層 14 の上面全体には銅からなる配線 15 が設けられている。下地金属層 14 を含む配線 15 の一端部は、両開口部 11、13 を介して接続パッド 9 に接続されている。

30

【0019】

配線 15 の接続パッド部上面には銅からなる柱状電極 (外部接続用電極) 16 が設けられている。配線 15 を含む保護膜 12 の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜 17 がその上面が柱状電極 16 の上面と面一となるように設けられている。このように、W-C S P と呼ばれる半導体構成体 3 は、S O I 基板 5、接続パッド 9、絶縁膜 10 を含み、さらに、保護膜 12、配線 15、柱状電極 16、封止膜 17 を含んで構成されている。

40

【0020】

半導体構成体 3 の周囲における、グラウンド層 2 を含むベース板 1 の上面には方形枠状の絶縁層 21 がその上面が半導体構成体 3 の上面とほぼ面一となるように設けられている。絶縁層 21 は、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。

【0021】

半導体構成体 3 および絶縁層 21 の上面には上層絶縁膜 22 がその上面を平坦とされて

50

設けられている。上層絶縁膜 22 は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。

【0022】

柱状電極 16 の上面中央部に対応する部分における上層絶縁膜 22 には開口部 23 が設けられている。上層絶縁膜 22 の上面には銅等からなる上層下地金属層 24 が設けられている。上層下地金属層 24 の上面全体には銅からなる上層配線 25 が設けられている。上層下地金属層 24 を含む上層配線 25 の一端部は、上層絶縁膜 22 の開口部 23 を介して柱状電極 16 の上面に接続されている。

【0023】

上層配線 25 を含む上層絶縁膜 22 の上面にはソルダーレジスト等からなる上層オーバーコート膜 26 が設けられている。上層配線 25 の接続パッド部に対応する部分における上層オーバーコート膜 26 には開口部 27 が設けられている。開口部 27 内およびその上方には半田ボール 28 が上層配線 25 の接続パッド部に接続されて設けられている。複数の半田ボール 28 は、上層オーバーコート膜 26 上にマトリクス状に配置されている。

【0024】

上層絶縁膜 22、絶縁層 21、グランド層 2 およびベース板 1 の所定の箇所には貫通孔 31 が設けられている。貫通孔 31 の内壁面には銅からなる下地金属層 32a と銅層 32b とからなる上下導通部 32 がグランド層 2 に接続されて設けられている。この場合、上下導通部 32 の上部はグランド用の上層配線 24 に接続されている。

【0025】

上下導通部 32 の下部は、貫通孔 31 の周囲におけるベース板 1 の下面に島状に設けられた下層下地金属層 33 および下層配線 34 に接続されている。この場合、下層下地金属層 33 を含む下層配線 34 は、島状であるため、上下導通部 32 以外はどことも電氣的に接続されていない。上下導通部 32 内にはソルダーレジスト等からなる充填材 35 が充填されている。下層配線 34 を含むベース板 1 の下面にはソルダーレジスト等からなる下層オーバーコート膜 36 が設けられている。

【0026】

ところで、ベース板 1 のサイズを半導体構成体 3 のサイズよりもある程度大きくしているのは、SOI 基板 5 上の接続パッド 9 の数の増加に応じて、半田ボール 28 の配置領域を半導体構成体 3 のサイズよりもある程度大きくし、これにより、上層配線 25 の接続パッド部（上層オーバーコート膜 26 の開口部 27 内の部分）のサイズおよびピッチを柱状電極 16 のサイズおよびピッチよりも大きくするためである。

【0027】

このため、マトリクス状に配置された上層配線 25 の接続パッド部は、半導体構成体 3 に対応する領域のみでなく、半導体構成体 3 の周側面の外側に設けられた絶縁層 21 に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール 28 のうち、少なくとも最外周の半田ボール 28 は半導体構成体 3 よりも外側に位置する周囲に配置されている。

【0028】

また、この半導体装置では、SOI 基板 5 を有する半導体構成体 3 下におけるベース板 1 の上面にグランド層 2 を設け、上層絶縁膜 22、絶縁層 21、グランド層 2 およびベース板 1 に設けられた貫通孔 31 内に設けられた上下導通部 32 を介して、グランド層 2 をグランド用の上層配線 25 に接続しているので、電子機器のより一層の小型化が可能となるとともに、配線長を最短として回路特性を向上させることができる。

【0029】

次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体 3 の製造方法の一例について説明する。この場合、まず、図 2 に示すように、ウエハ状態のシリコン基板 6 上に酸化シリコン膜 7、薄膜トランジスタを形成してなる SOI 集積回路部 8、アルミニウム系金属等からなる接続パッド 9、酸化シリコン等からなる絶縁膜 10 お

10

20

30

40

50

よびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜 12 が設けられ、接続パッド 9 の中央部が絶縁膜 10 および保護膜 12 に形成された開口部 11、13 を介して露出されたものを用意する。

【0030】

この場合、SOI 集積回路部 8 の薄膜トランジスタのソース・ドレイン領域は、酸化シリコン膜 7 に設けられた上下導通部（図示せず）を介してシリコン基板 6 に接続されている。また、接続パッド 9 は、それぞれ、対応する領域に形成された SOI 集積回路部 8 の集積回路に接続されている。

【0031】

次に、図 3 に示すように、両開口部 11、13 を介して露出された接続パッド 9 の上面を含む保護膜 12 の上面全体に下地金属層 14 を形成する。この場合、下地金属層 14 は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。

【0032】

次に、下地金属層 14 の上面にメッキレジスト膜 41 をパターン形成する。この場合、配線 15 形成領域に対応する部分におけるメッキレジスト膜 41 には開口部 42 が形成されている。次に、下地金属層 14 をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜 41 の開口部 42 内の下地金属層 14 の上面に配線 15 を形成する。次に、メッキレジスト膜 41 を剥離する。

【0033】

次に、図 4 に示すように、配線 15 を含む下地金属層 14 の上面にメッキレジスト膜 43 をパターン形成する。この場合、柱状電極 16 形成領域に対応する部分におけるメッキレジスト膜 43 には開口部 44 が形成されている。次に、下地金属層 14 をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜 43 の開口部 44 内の配線 15 の接続パッド部上面に柱状電極 16 を形成する。次に、メッキレジスト膜 43 を剥離し、次いで、配線 15 をマスクとして下地金属層 14 の不要な部分をエッチングして除去すると、図 5 に示すように、配線 15 下にのみ下地金属層 14 が残存される。

【0034】

次に、図 6 に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極 16 および配線 15 を含む保護膜 12 の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜 17 をその厚さが柱状電極 16 の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極 16 の上面は封止膜 17 によって覆われている。

【0035】

次に、封止膜 17 および柱状電極 16 の上面側を適宜に研磨し、図 7 に示すように、柱状電極 16 の上面を露出させ、且つ、この露出された柱状電極 16 の上面を含む封止膜 17 の上面を平坦化する。ここで、柱状電極 16 の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極 16 の高さにばらつきがあるため、このばらつきを解消して、柱状電極 16 の高さを均一にするためである。

【0036】

次に、図 8 に示すように、シリコン基板 6 の下面全体に接着層 4 を接着する。接着層 4 は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板 6 に固着する。次に、シリコン基板 6 に固着された接着層 4 をダイシングテープ（図示せず）に貼り付け、図 9 に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図 1 に示すように、シリコン基板 6 の下面に接着層 4 を有する半導体構成体 3 が複数個得られる。

【0037】

このようにして得られた半導体構成体 3 では、シリコン基板 6 の下面に接着層 4 を有するため、ダイシング工程後に各半導体構成体 3 のシリコン基板 6 の下面にそれぞれ接着層

10

20

30

40

50

を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体 3 のシリコン基板 6 の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。

【0038】

次に、このようにして得られた半導体構成体 3 を用いて、図 1 に示す半導体装置を製造する場合の一例について説明する。まず、図 10 に示すように、図 1 に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板 1 を用意する。ベース板 1 は、限定する意味ではないが、例えば、平面方形形状である。この場合、ベース板 1 の上面には、ベース板 1 の上面にラミネートされた銅箔をフォトリソグラフィ法によりパターンニングすることにより、べたパターンのグラウンド層 2 が形成されている。

10

【0039】

次に、グラウンド層 2 の上面の所定の複数箇所にそれぞれ半導体構成体 3 のシリコン基板 6 の下面に接着された接着層 4 を接着する。ここでの接着は、加熱加圧により、接着層 4 を本硬化させる。次に、半導体構成体 3 の周囲における、グラウンド層 2 を含むベース板 1 の上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層 2 1 a を形成する。絶縁層形成用層 2 1 a は、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものである。

【0040】

次に、半導体構成体 3 および絶縁層形成用層 2 1 a の上面に上層絶縁膜形成用シート 2 2 a を配置する。上層絶縁膜形成用シート 2 2 a は、限定する意味ではないが、シート上のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。なお、上層絶縁膜形成用シート 2 2 a として、ガラス布にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、半硬化状態の熱硬化性樹脂のみからなるシート上のものを用いるようにしてもよい。

20

【0041】

次に、図 1 1 に示すように、一对の加熱加圧板 4 5、4 6 を用いて上下から絶縁層形成用層 2 1 a および上層絶縁膜形成用シート 2 2 a を加熱加圧する。すると、半導体構成体 3 の周囲における、グラウンド層 2 を含むベース板 1 の上面に絶縁層 2 1 が形成され、半導体構成体 3 および絶縁層 2 1 の上面に上層絶縁膜 2 2 が形成される。この場合、上層絶縁膜 2 2 の上面は、上側の加熱加圧板 4 5 の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜 2 2 の上面を平坦化するための研磨工程は不要である。

30

【0042】

次に、図 1 2 に示すように、レーザビームを照射するレーザ加工により、柱状電極 1 6 の上面中央部に対応する部分における上層絶縁膜 2 2 に開口部 2 3 を形成する。また、メカニカルドリルを用いて、上層絶縁膜 2 2、絶縁層 2 1、グラウンド層 2 およびベース板 1 の所定の箇所に貫通孔 3 1 を形成する。次に、必要に応じて、開口部 2 3 内および貫通孔 3 1 内等に発生したエポキシスミア等をデスミア処理により除去する。

40

【0043】

次に、図 1 3 に示すように、開口部 2 3 を介して露出された柱状電極 1 6 の上面を含む上層絶縁膜 2 2 の上面全体、ベース板 1 の下面全体および貫通孔 3 1 の内壁面に、銅の無電解メッキにより、上層下地金属層 2 4、下層下地金属層 3 3、下地金属層 3 2 a を形成する。次に、上層下地金属層 2 4 の上面に上層メッキレジスト膜 4 7 をパターン形成し、また、下層下地金属層 3 3 の下面に下層メッキレジスト膜 4 8 をパターン形成する。この場合、貫通孔 3 1 を含む上層配線 2 5 形成領域に対応する部分における上層メッキレジスト膜 4 7 には開口部 4 9 が形成されている。また、貫通孔 3 1 を含む下層配線 3 4 形成領域に対応する部分における下層メッキレジスト膜 4 8 には開口部 5 0 が形成されている。

【0044】

50

次に、下地金属層 24、33、32a をメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜 47 の開口部 49 内の上層下地金属層 24 の上面に上層配線 25 を形成し、また、下層メッキレジスト膜 48 の開口部 50 内の下層下地金属層 33 の下面に下層配線 34 を形成し、さらに、貫通孔 31 内の下地金属層 32a の表面に銅層 32b を形成する。

【0045】

次に、両メッキレジスト膜 47、48 を剥離し、次いで、上層配線 25 および下層配線 34 をマスクとして下地金属層 24、33 の不要な部分をエッチングして除去すると、図 14 に示すように、上層配線 25 下にのみ上層下地金属層 24 が残存され、また、下層配線 34 上にのみ下層下地金属層 33 が残存される。この状態では、貫通孔 31 の内壁面には下地金属層 32a と銅層 32b とからなる上下導通部 32 がグランド層 2 に接続されて設けられている。

10

【0046】

次に、図 15 に示すように、スクリーン印刷法やスピンコーティング法等により、上層配線 25 を含む上層絶縁膜 22 の上面に溶剤レジスト等からなる上層オーバーコート膜 26 を形成し、また、下層配線 34 を含むベース板 1 の下面に溶剤レジスト等からなる下層オーバーコート膜 36 を形成し、同時に、上下導通部 32 内に溶剤レジスト等からなる充填材 35 を充填する。この場合、上層配線 25 の接続パッド部に対応する部分における上層オーバーコート膜 26 には開口部 27 が形成されている。

【0047】

次に、開口部 27 内およびその上方に半田ボール 28 を上層配線 25 の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体 3 間において、上層オーバーコート膜 26、上層絶縁膜 22、絶縁層 21、ベース板 1 および下層オーバーコート膜 36 を切断すると、図 1 に示す半導体装置が複数個得られる。

20

【0048】

以上のように、上記製造方法では、ベース板 1 上に複数の半導体構成体 3 を接着層 4 を介して配置し、複数の半導体構成体 3 に対して、特に、上層配線 25、上下導通部 32 および半田ボール 28 の形成を一括して行い、その後に分断して複数個の半導体装置を得るので、製造工程を簡略化することができる。また、図 11 に示す製造工程以降では、ベース板 1 と共に複数の半導体構成体 3 を搬送することができるので、これによっても製造工程を簡略化することができる。

30

【0049】

(第 2 実施形態)

図 16 はこの発明の第 2 実施形態としての半導体装置の断面図を示す。この半導体装置において、図 1 に示す半導体装置と異なる点は、グランド層 2 を上下導通部 32 に直接接続させずに、ベース板 1 の下面に上下導通部 32 に接続されて設けられた下層下地金属層 33 を含む下層配線 34 をベース板 1 に形成された貫通孔 61 を介してグランド層 2 の下面に接続させた点である。この場合、ガラス布基材エポキシ樹脂等からなるベース板 1 への貫通孔 61 の形成は、レーザビームを照射するレーザ加工により行なう。

【0050】

(第 3 実施形態)

図 17 はこの発明の第 3 実施形態としての半導体装置の断面図を示す。この半導体装置において、図 1 に示す半導体装置と異なる点は、ベース板 1 の上面にグランド層 2 を設けた上に、ベース板の下面に下層下地金属層 33 を含む下層配線 34 をべた状に設け、このべたパターンからなる下層配線 34 にグランド層としての機能を持たせた点である。

40

【0051】

(第 4 実施形態)

図 18 はこの発明の第 4 実施形態としての半導体装置の断面図を示す。この半導体装置において、図 1 に示す半導体装置と異なる点は、ベース板 1 の上面にグランド層 2 を設けずに、ベース板の下面に下層下地金属層 33 を含む下層配線 34 をべた状に設け、このべ

50

たパターンからなる下層配線 3 4 にグランド層としての機能を持たせた点である。

【0052】

(第5実施形態)

図19はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、ガラス布基材エポキシ樹脂等の絶縁材料からなるベース板1を有せず、銅箔等からなる金属箔（ベース部材）2Aの上面に半導体構成体3および絶縁層21を設け、金属箔2Aの下面全体に下層下地金属層33を含む下層配線34を設け、下層配線34の下面全体に下層オーバーコート膜36を設けた点である。この場合、下層配線34を含む金属箔2Aは、グランド層としての機能を有する。

【0053】

この半導体装置を製造する場合には、図10に示す工程において、図20に示すように、ガラス布基材エポキシ樹脂やアルミニウム等からなるベース板1の上面にラミネートされた銅箔等からなる金属箔2Aの上面に半導体構成体3の下面を接着層4を介して接着する。次に、半導体構成体3の周囲における金属箔2Aの上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層21aを形成する。次に、半導体構成体3および絶縁層形成用層21aの上面に上層絶縁膜形成用シート22aを配置する。

【0054】

次に、一对の加熱加圧板（図示せず）を用いて上下から絶縁層形成用層21aおよび上層絶縁膜形成用シート22aを加熱加圧する。すると、半導体構成体3の周囲における金属箔2Aの上面に絶縁層21が形成され、半導体構成体3および絶縁層21の上面に上層絶縁膜22が形成される。次に、金属箔2Aからベース板1を剥離すると、図21に示すように、金属箔2Aが露出される。

【0055】

この状態では、銅箔等からなる金属箔2A上に半導体構成体3および絶縁層21が設けられ、その上に上層絶縁膜22が設けられているので、銅箔等からなる金属箔2Aの腰が弱くても、強度的に何ら支障はない。以下の工程は、上記第1実施形態の場合とほぼ同じであるので、その説明を省略する。ところで、図19に示す半導体装置では、ベース板1を備えていないため、その分だけ、薄型化することができる。

【0056】

(第6実施形態)

図22はこの発明の第6実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、半導体構成体3として、柱状電極16および封止膜17を有せず、下地金属層14を含む配線15が露出された構造のものをを用い、上層下地金属層24を含む上層配線25の一端部を上層絶縁膜22の開口部23を介して配線15の接続パッド（外部接続用電極）に接続させた点である。

【0057】

この半導体装置を製造する場合には、図10に示す工程において、図23に示すように、半導体構成体3の周囲における、グランド層2を含むベース板1の上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層21aを形成する。次に、半導体構成体3の配線15の上面に上層絶縁膜形成用シート22aを配置する。そして、この状態において、一对の加熱加圧板（図示せず）を用いて上下から絶縁層形成用層21aおよび上層絶縁膜形成用シート22aを加熱加圧すればよい。

【0058】

(第7実施形態)

上記第1実施形態では、図1に示すように、上層絶縁膜22上に上層配線25を1層だけ形成した場合について説明したが、これに限らず、2層以上としてもよく、例えば、図24に示すこの発明の第7実施形態のように、2層としてもよい。すなわち、上層絶縁膜22と上層オーバーコート膜26との間に第2の上層絶縁膜62を設け、第2の上層絶縁膜62の上面に設けられた第2の上層下地金属層63を含む第2の上層配線64の一端部を第2の上層絶縁膜62の開口部65を介して上層配線25の接続パッド部に接続し、第

10

20

30

40

50

2の上層配線64の接続パッド部上に半田ボール28を設けるようにしてもよい。この場合、グラウンド層2は、上下導通部32を介して、グラウンド用の第2の上層配線64に接続されている。

【0059】

(その他の実施形態)

上記第1実施形態には、互いに隣接する半導体構成体3間において切断したが、これに限らず、2個またはそれ以上の半導体構成体3を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、2個で1組の半導体構成体3は同種、異種のいずれであってもよい。

【0060】

また、上記第1実施形態では、図1に示すように、半導体構成体3はSOI基板5を有するものとしたが、これに限らず、シリコン基板の上面に所定の機能の集積回路が形成され、シリコン基板の上面周辺部に複数の接続パッドが集積回路に接続されて設けられた構造の通常のベアチップを有するものであってもよい。

【図面の簡単な説明】

【0061】

【図1】この発明の第1実施形態としての半導体装置の断面図。

【図2】図1に示す半導体装置の製造方法の一例において、当初用意したものの断面図。

【図3】図2に続く工程の断面図。

【図4】図3に続く工程の断面図。

【図5】図4に続く工程の断面図。

【図6】図5に続く工程の断面図。

【図7】図6に続く工程の断面図。

【図8】図7に続く工程の断面図。

【図9】図8に続く工程の断面図。

【図10】図9に続く工程の断面図。

【図11】図10に続く工程の断面図。

【図12】図11に続く工程の断面図。

【図13】図12に続く工程の断面図。

【図14】図13に続く工程の断面図。

【図15】図14に続く工程の断面図。

【図16】この発明の第2実施形態としての半導体装置の断面図。

【図17】この発明の第3実施形態としての半導体装置の断面図。

【図18】この発明の第4実施形態としての半導体装置の断面図。

【図19】この発明の第5実施形態としての半導体装置の断面図。

【図20】図19に示す半導体装置の製造に際し、所定の工程の断面図。

【図21】図20に続く工程の断面図。

【図22】この発明の第6実施形態としての半導体装置の断面図。

【図23】図22に示す半導体装置の製造に際し、所定の工程の断面図。

【図24】この発明の第7実施形態としての半導体装置の断面図。

【符号の説明】

【0062】

- 1 ベース板
- 2 グラウンド層
- 3 半導体構成体
- 4 接着層
- 5 SOI基板
- 6 シリコン基板
- 7 酸化シリコン膜
- 8 SOI集積回路部

10

20

30


40

50


- 9 接続パッド
- 10 絶縁膜
- 12 保護膜
- 15 配線
- 16 柱状電極
- 17 封止膜
- 21 絶縁層
- 22 上層絶縁膜
- 25 上層配線
- 26 上層オーバーコート膜
- 28 半田ボール
- 31 貫通孔
- 32 上下導通部
- 34 下層配線
- 36 下層オーバーコート膜

10


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【图 1 5】




【 図 1 6 】




【图 17】




【 図 1 8 】




【 図 1 9 】




【 図 2 0 】




【图 2 1】



【 図 2 2 】



【図 2 3】



【図 2 4】

