

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-234001
(P2007-234001A)

(43) 公開日 平成19年9月13日(2007.9.13)

| (51) Int. Cl. | F I | テーマコード (参考) |
|------------------------------|-----------------|-------------|
| G06K 19/073 (2006.01) | G06K 19/00 P | 5B017 |
| G06K 19/07 (2006.01) | G06K 19/00 H | 5B035 |
| G06F 21/06 (2006.01) | G06K 19/00 N | |
| | G06F 12/14 560E | |

審査請求 未請求 請求項の数 8 O L (全 33 頁)

(21) 出願番号 特願2007-20267 (P2007-20267)
 (22) 出願日 平成19年1月31日 (2007.1.31)
 (31) 優先権主張番号 特願2006-23675 (P2006-23675)
 (32) 優先日 平成18年1月31日 (2006.1.31)
 (33) 優先権主張国 日本国 (JP)

(71) 出願人 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷398番地
 (72) 発明者 傳保 洋樹
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 Fターム(参考) 5B017 AA03 CA14
 5B035 AA13 BB09 CA23 CA38


(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 ICカードが電力解析攻撃や電磁波解析攻撃を受けた際に、傍受された電力変化およびEM放射から秘密鍵をとりだすことを困難にすることを目的とする。

【解決手段】 演算回路及び外部との信号の送受信を行うための回路を有し、演算回路は中央処理装置102、補助演算装置124、乱数生成器125、読み出し専用メモリ103が含まれている。読み出し専用メモリ103には、外部との信号の送受信におけるサイドチャネル攻撃を阻止する処理をおこなうためのプログラムが記録されている。乱数生成器125と補助演算装置124を加えることにより、ICチップから漏れる物理的情報の時間変化をより複雑にすることができる。この動作は前記プログラムが実行する。そのため、第3者が傍受した物理的情報から内部情報を取り出すことに時間がかかり、セキュリティを高めることができる。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

外部との信号の送受信を行う回路と、

外部との信号の送受信におけるサイドチャネル攻撃を阻止する処理を行う演算回路と、
を有し、

前記演算回路は、前記外部との信号の送受信におけるサイドチャネル攻撃を阻止する処理を行うプログラムが記憶された第 1 のメモリと、

前記第 1 のメモリより前記プログラムを読み出して当該プログラムを実行する中央処理装置と、

前記プログラムの命令に従って、前記信号に基づいたデータの逆変換処理を行う補助演算装置と、

前記逆変換処理の演算時間を設定するための乱数を生成する乱数生成器と、

前記逆変換処理されたデータを記憶する第 2 のメモリと、を有することを特徴とする半導体装置。

【請求項 2】

外部との信号の送受信を行う回路と、

外部との信号の送受信におけるサイドチャネル攻撃を阻止する処理を行う演算回路と、
を有し、

前記演算回路は、前記外部との信号の送受信におけるサイドチャネル攻撃を阻止する処理を行うプログラムが記憶された第 1 のメモリと、

前記第 1 のメモリより前記プログラムを読み出して当該プログラムを実行することにより、前記外部からの信号に基づいたデータの逆変換処理を行う中央処理装置と、

前記逆変換処理の演算時間を設定するための乱数を生成する乱数生成器と、

前記逆変換処理されたデータを記憶する第 2 のメモリと、を有することを特徴とする半導体装置。

【請求項 3】

請求項 1 または請求項 2 において、

前記外部より受信される信号は、フレーム開始のコード、フラグのコード、コマンドのコード、データのコード、巡回冗長検査のコード、及びフレーム終了のコードにより構成される信号であることを特徴とする半導体装置。

【請求項 4】

請求項 1 乃至請求項 3 のいずれか 1 項において、

前記プログラムは、前記外部より受信される信号の種類を判断する第 1 のルーチンと、前記逆変換処理の演算回数を判断する第 2 のルーチンにより構成されることを特徴とする半導体装置。

【請求項 5】

請求項 1 乃至請求項 4 のいずれか 1 項において、

前記演算回路は、インターフェース、制御レジスタ、コード抽出回路、及び符号化回路を含むコントローラを有することを特徴とする半導体装置。

【請求項 6】

請求項 1 乃至請求項 5 のいずれか 1 項において、

前記外部との信号の送受信を行う回路は、アンテナ、共振回路、電源回路、リセット回路、クロック生成回路、復調回路、変調回路、及び電源管理回路を有することを特徴する半導体装置。

【請求項 7】

請求項 1 乃至請求項 6 のいずれか 1 項において、

前記乱数生成器は、第 1 のメモリセルを有する読み出し回路とデコーダにより制御されるメモリセルアレイを有し、

前記乱数の値は、前記第 1 のメモリセルの閾値電圧と前記メモリセルアレイより選択された第 2 のメモリセルの閾値電圧の差により決定されることを特徴とする半導体装置。

10

20

30

40

50

【請求項 8】

請求項 1 乃至請求項 7 のいずれか 1 項に記載の半導体装置を備えたことを特徴とする R F I D 用 I C チップ、I D チップ、I C タグ、I D タグ、R F タグ、無線タグ、電子タグ、またはトランスポンダ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体装置に関する。特に外部器機との信号の送受信を無線通信で行う半導体装置に関する。なお、ここでいう半導体装置とは、半導体特性を利用することで機能する装置全般を指すものとする。例えば、R F I D (R a d i o F r e q u e n c y I d e n t i f i c a t i o n) 用 I C チップ (I D チップ、I C タグ、I D タグ、R F タグ、無線タグ、電子タグ、トランスポンダともいう) も本発明の範疇に属する。

10

【背景技術】

【0002】

コンピュータ技術の発展や、画像認識技術の向上によって、バーコードなどの媒体を用いた情報認識が広く普及し、商品データの認識などに用いられている。今後はさらに多量の情報認識が実施されると予想される。その一方、バーコードによる情報読み取りなどでは、バーコードリーダーがバーコードとの接触を必要とすることや、バーコードに記録される情報量があまり多くできないという欠点があり、非接触の情報認識および媒体の記憶容量増大が望まれている。

20

【0003】

このような要望から、非接触型の R F I D 用 I C チップ (以下、I C チップという)、及びリーダ/ライタ装置 (質問器ともいう ; 以下、リーダライタという) が開発されている。I C チップとは I C チップ内のメモリ回路に必要な情報を記憶し、非接触手段、一般的には無線手段を用い、リーダライタにより内部の情報を読み取るものである。このような I C チップに記憶された情報を読み取る情報処理装置の実用化によって、商品流通などの簡素化、低コスト化、高いセキュリティの確保が可能になるものと期待されている。

【0004】

近年、クレジットカード、キャッシュカードなど、高いセキュリティが必要とされる分野を対象に、非接触でデータの授受が行える I C チップを搭載したカードの普及が始まっている。このような I C チップを搭載したカードは、データの授受を行う際に使用する周波数帯に適應した形状のアンテナを介して、外部の機器と非接触でデータの読み書きをするようになされる。また、データの授受を第三者に傍受された際に解読を困難にするため、外部の機器とデータの読み書きする際にデータを暗号にして読み書きするようになされる。

30

【0005】

このような I C チップを搭載したカードは、D E S (D a t a E n c r y p t i o n S t a n d a r d) の暗号アルゴリズムに対応した暗号計算を行うための専用のハードウェアとソフトウェアを合わせて搭載することで、暗号を処理している。例えば、D E S の暗号アルゴリズムを高速に処理するための方法について文献に開示されている (特許文献 1 参照) 。

40

【0006】

この文献によれば、D E S (D a t a E n c r y p t i o n S t a n d a r d) を解読するために、I C チップに記録されている秘密鍵を使用している。しかし、秘密鍵を解読できる方法として、サイドチャネル攻撃が挙げられる。サイドチャネル攻撃 (s i d e - c h a n n e l a t t a c k) とは、暗号装置の動作状況を様々な物理的手段で観察することにより、装置内部の重要な情報を取得しようとする攻撃方法である。具体的な攻撃方法としては、電力解析攻撃と電磁波解析攻撃がある。電力解析攻撃とは、I C カードの消費電力と処理内容と相関があることを利用し、消費電力を測定して統計処理することで処理内容に関する情報 (秘密鍵) を取り出すという攻撃方法である。具体的には、攻

50

撃者がICカードに測定プローブを当て、消費電力の変化を測定することで秘密鍵を取り出す。

【0007】

電力解析攻撃を利用することで、秘密鍵を解読した例として、複数の報告がされている(例えば、非特許文献1~3参照)。

【0008】

電磁波解析攻撃とは、ICカードが暗号演算中に周囲に発するEM(Electromagnetic)放射とデバイスの処理内容と相関があることを利用し、EM放射の時間変化を測定して統計処理することで処理内容に関する通信情報を取り出すという攻撃方法である。具体的には、攻撃者がICカードのEM放射を測定器によって傍受することで秘密鍵を取り出す。

10

【0009】

電磁波解析攻撃を利用することで、秘密鍵を解読した例としては以下の報告がある(例えば、非特許文献4参照)。このような、電力解析攻撃や電磁波解析攻撃を利用すると、秘密鍵が短時間でわかってしまうため、クレジットカードやキャッシュカードとして要求される高いセキュリティが確保できない。

【特許文献1】特開平11-212451号公報

【非特許文献1】Paul Kocher, Joshua Jaffe, Benjamin Jun, "Introduction to Differential Power Analysis and Related Attacks", 1998

20

【非特許文献2】Bruce Schneier, "Side-Channel Attacks Against Cryptosystems", Crypto-Gram Newsletter, 15 June 1998.

【非特許文献3】Paul Kocher, Joshua Jaffe, Benjamin Jun, "Differential Power Analysis", CRYPTO'99, pp.388-397, 1999.

【非特許文献4】K. Gandolfi, C. Mourtel, F. Olivier, "Electromagnetic analysis: concrete results", CHES2001, pp.251-261, 13-16 May 2001.

30

【発明の開示】

【発明が解決しようとする課題】

【0010】

そこで、本発明はICカードが電力解析攻撃や電磁波解析攻撃を受けた際に、傍受された電力変化およびEM放射から秘密鍵をとりだすことに、より時間がかかる半導体装置を提供することを課題とする。

【課題を解決するための手段】

【0011】

本発明の一は、外部との信号の送受信を行う回路と、外部との信号の送受信におけるサイドチャネル攻撃を阻止する処理を行う演算回路と、を有し、演算回路は、外部との信号の送受信におけるサイドチャネル攻撃を阻止する処理を行うプログラムが記憶された第1のメモリと、第1のメモリよりプログラムを読み出して当該プログラムを実行する中央処理装置と、プログラムの命令に従って、信号に基づいたデータの逆変換処理を行う補助演算装置と、逆変換処理の演算時間を設定するための乱数を生成する乱数生成器と、逆変換処理されたデータを記憶する第2のメモリと、を有することを特徴とする半導体装置である。

40

【0012】

本発明の一は、外部との信号の送受信を行う回路と、外部との信号の送受信におけるサイドチャネル攻撃を阻止する処理を行う演算回路と、を有し、演算回路は、外部との信号

50

の送受信におけるサイドチャネル攻撃を阻止する処理を行うプログラムが記憶された第1のメモリと、第1のメモリよりプログラムを読み出して当該プログラムを実行することにより、外部からの信号に基づいたデータの逆変換処理を行う中央処理装置と、逆変換処理の演算時間を設定するための乱数を生成する乱数生成器と、逆変換処理されたデータを記憶する第2のメモリと、を有することを特徴とする半導体装置である。

【0013】

本発明において、外部より受信される信号は、フレーム開始のコード、フラグのコード、コマンドのコード、データのコード、巡回冗長検査のコード、及びフレーム終了のコードにより構成される信号であってもよい。

【0014】

本発明において、プログラムは、外部より受信される信号の種類を判断する第1のルーチンと、逆変換処理の演算回数を判断する第2のルーチンにより構成されていてもよい。

【0015】

本発明において、演算回路は、インターフェース、制御レジスタ、コード抽出回路、及び符号化回路を含むコントローラを有する構成であってもよい。

【0016】

本発明において、外部との信号の送受信を行う回路は、アンテナ、共振回路、電源回路、リセット回路、クロック生成回路、復調回路、変調回路、及び電源管理回路を有する構成であってもよい。

【0017】

本発明において、乱数生成器は、第1のメモリセルを有する読み出し回路とデコーダにより制御されるメモリセルアレイを有し、乱数の値は、第1のメモリセルの閾値電圧とメモリセルアレイより選択された第2のメモリセルの閾値電圧の差により決定される構成であってもよい。

【0018】

本発明の一は、上記本発明の半導体装置を備えたことを特徴とするRFID用ICチップ、IDチップ、ICタグ、IDタグ、RFタグ、無線タグ、電子タグ、またはトランスポンダである。

【発明の効果】

【0019】

サイドチャネル攻撃を阻止する機能を有するICチップにおいて、乱数生成器と補助演算装置を加えることにより、ICチップから漏れる物理的情報の時間変化をより複雑にすることができる。そのため、第三者が傍受した物理的情報から内部情報を取り出すことに時間がかかり、セキュリティを高めることができる。また、サイドチャネル攻撃を阻止する機能を有するICチップにおいて、サイドチャネル攻撃を阻止する方法が変更になることに伴う仕様の変更により、ICチップのマスク設計の段階から作り直す必要ない。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直したICチップに不具合が生じているといった懸念もない。

【0020】

また従来においては、サイドチャネル攻撃を阻止する機能を有するICチップを製造する際には、サイドチャネル攻撃を阻止する回路を搭載することもあった。しかしながら、本発明を採用することで、サイドチャネル攻撃を阻止する機能を読み出し専用メモリにプログラムとして格納することにより、別途サイドチャネル攻撃を阻止する機能を備えた回路を設ける場合より、ICチップを小型化することができる。そのため、ICチップの軽量化、1枚の基板から作製できるICチップの数の増加に伴うコストの削減、またサイドチャネル攻撃を阻止する機能を備えた回路の分だけ、トランジスタ数が減少することによる歩留まりの向上に貢献することができる。

【発明を実施するための最良の形態】

【0021】

以下、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態

10

20

30

40

50

様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

【0022】

(実施の形態1)

本実施の形態では、本発明におけるサイドチャネル攻撃を阻止する機能を実現するための装置構成及び、フローチャートについて説明する。

【0023】

図1に本発明におけるサイドチャネル攻撃を阻止する機能を搭載する対象であるICチップのブロック図を示す。

【0024】

図1において、ICチップ101は、演算回路106、アナログ部115を有する。演算回路106は、CPU102(Central Processing Unit; 中央処理装置ともいう。またMPU(microprocessor)ともいう。)、ROM103(Read Only Memory; 読み出し専用メモリともいう)、RAM104(Random Access Memory; ランダムアクセスメモリともいう)、補助演算装置124、乱数生成器125、コントローラ105を有する。また、アナログ部115は、アンテナ107、共振回路108、電源回路109、リセット回路110、クロック生成回路111、復調回路112、変調回路113、電源管理回路114を有する。また、コントローラ105は、CPUインターフェース116(CPUIF)、制御レジスタ117、コード抽出回路118、符号化回路119より構成される。なお、図1では、説明の簡略化のため通信信号として、受信信号120と送信信号121とに分けて示したが、実際には両者は重ね合わされており、ICチップ101及びリーダライタ装置の間で同時に送受信される。受信信号120は、アンテナ107と共振回路108とで受信された後、復調回路112により復調される。また、送信信号121は、変調回路113により変調された後、アンテナ107より送信される。なお、受信信号及び送信信号とは、ICチップ側を主体とした表現であり、ICチップが外部からの信号を受信、外部に信号を送信するものであることを付記する。本明細書においては、リーダライタよりICチップが受信する信号、換言すればリーダライタが送信する信号のことを外部からの信号といい、外部からの信号をICチップが受信及びリーダライタが送信することを外部からの信号の送受信という。

【0025】

なお、ROMは、リーダライタから受信した受信データを処理する際に機能するプログラム(以下、サイドチャネル攻撃阻止プログラムという)のデータが格納され、RAMにはプログラムが機能した際の処理データが格納される。ROMにはマスクROM等があり、RAMにはスタティック型メモリ(SRAM)やダイナミック型メモリ(DRAM)等がある。具体的には、サイドチャネル攻撃阻止プログラムのデータにはICチップの消費電力の変化を測定するサイドチャネル攻撃の複数のサイドチャネル攻撃阻止のためのルーチン(以下、サイドチャネル攻撃阻止ルーチン)が含まれる。

【0026】

また図2には、ROM103、RAM104のアドレス空間を示す。ROM103には、サイドチャネル攻撃阻止プログラム201、秘密鍵202が格納されている。サイドチャネル攻撃阻止プログラム201は、コマンド判断ルーチン201A、ラウンド判断ルーチン201Bを有する。コマンド判断ルーチン201Aとは、特定のコマンドの判断の処理を実行する機能をもったプログラムコードのことをいう。ラウンド判断ルーチン201Bとは、暗号解読処理におけるラウンド数を判断するための処理を実行する機能をもったプログラムコードのことをいう。これらの複数のルーチンについては、後述することさらに詳細に説明することにする。

10

20

30

40

50

【0027】

RAM104は、送信データレジスタ203、受信データレジスタ204を有する。送信データレジスタ203は、ICチップが送信するデータを格納する機能を有する。受信データレジスタ204は、ICチップが受信したデータを格納する機能を有する。RAM104は、ROM103に比べて情報量が少ないため、その面積は小さい。

【0028】

また図3には、リーダライタからICチップに送信される信号、換言するとICチップが受信する信号の構成について示す。受信信号は、SOF301(Start Of Frame; フレームの開始)、フラグ302、コマンド303、データ304、CRC(cyclic redundancy check、巡回冗長検査ともいう)305、EOF306(End Of Frame; フレームの終了)を有する信号である。SOF301, EOF306は単に信号の開始と終了を示すものである。フラグ302はASK、FSK等の変調の種類の情報をも有する。コマンド303は、リーダライタがICチップを読み取るか否かを規定する信号であり、信号が読み取られる場合には「インベントリ(Inventory) = 1」、それ以外の状態(読み取りを休止する等の命令)では、「インベントリ(Inventory) 1」との情報をも有する。データ304には、暗号解読するデータが含まれる。CRC305はデータの誤認を防止するためにデータより生成される固有のコードの情報をも有する。

10

【0029】

乱数生成器125は、乱数を生成する機能を有する。具体的には、製造する半導体装置の特性ばらつきを利用することでそのような機能を実現する。なお、半導体装置の特性ばらつきとしては、製造プロセスに起因する種々のばらつき(膜の厚さ、膜の性質、不純物濃度など)を利用する。乱数生成器によるデータは、電気的な読み出し以外の方法で解読することが困難であることから、高いセキュリティを確保する。

20

【0030】

また図10には、補助演算装置124の構成を示す。補助演算装置124は複数のスイッチマトリクスによって構成され、入力データ1101を鍵1102を使って演算し、出力データ1103として出力する機能を有する。補助演算装置124が演算する時間は、スイッチパラメータ1104の値を元に決まる。具体的には、スイッチパラメータ1104の値を元に複数のスイッチマトリクスを切り替えることでそのような機能を実現する。

30

【0031】

次に、図1におけるICチップでのサイドチャネル攻撃を阻止する機能をもつプログラムの動作を、図4のフローチャートと対応させながら説明する。

【0032】

まず、ICチップが有するリセット回路110は、受信信号120を受けて演算回路106にリセットをかける(初期リセット401)。復調回路112はリセットがかかると受信信号120の復調を開始し、コード抽出回路118へ復調された受信データ122を出力する。コード抽出回路118は復調された受信データ122から制御コードを抽出し制御レジスタ117へ書き込む。

【0033】

ICチップが有するCPU102は、制御レジスタ117にコード抽出回路からの信号の書き込みがあると動作を開始する(開始402)。CPU102は、制御レジスタ117内の制御コードにSOF(Start Of Frame)が含まれていれば(制御レジスタ判断403)、ROM103からサイドチャネル攻撃阻止プログラムを読み込み(プログラム読み込み404)、サイドチャネル攻撃阻止プログラム内のサイドチャネル攻撃阻止ルーチンを実行する(ルーチン実行409)。一方、制御レジスタ117の制御コードにSOFが含まれていなければ初期リセット401後の状態に戻る。なお、CPU102は、サイドチャネル攻撃阻止ルーチンの実行終了後、初期リセット401後の状態に戻る。

40

【0034】

50

次に、図1におけるICチップでのサイドチャンネル攻撃を阻止する機能を実現するためのサイドチャンネル攻撃阻止プログラム内のサイドチャンネル攻撃阻止ルーチンを図5～図9を用いて説明する。

【0035】

まず、図5に示すフローチャートと対応させながらサイドチャンネル攻撃阻止ルーチンの動作を説明する。CPU102は、ROM103からサイドチャンネル攻撃阻止プログラムを読み込み、サイドチャンネル攻撃阻止ルーチンを開始する(ルーチン開始501)。CPU102は、制御レジスタ117の命令コードを読み込み、RAM104へ書き込む(命令取得503)。CPU102は、命令コードの種類によって処理を暗号解読と暗号解読以外に分岐させ(命令判断509)、さらに複数のルーチンを実行させることができる。最後に、CPU102はサイドチャンネル攻撃を阻止するための複数のルーチンを終了する(終了504)。

10

【0036】

次に図6のフローチャートと対応させながら図1におけるICチップでの命令コード別処理の詳細を説明する。

【0037】

図6に暗号解読命令のフローチャートを示す(図5における(A))。CPU102は、制御レジスタ117のデータコードを読み込み、受信データレジスタ204へ書き込む(データ取得601)。CPU102は、第一の逆変換処理(図6における(D))を実行する。

20

【0038】

次に図7にラウンド判断のフローチャートを示す(図6における(B))。CPU102は、ラウンド(ROUND)フラグ値をN(本実施形態では8)にする。CPU102は、ラウンドフラグ値によって処理を分岐させる(ラウンド判断612)。CPU102は、ラウンドフラグ値が0以外の時には、ラウンド処理(図7における(C))を実行する。CPU102は、ラウンドフラグ値が0の時には、サイドチャンネル攻撃阻止ルーチンを終了させる(終了504)。

【0039】

図8にラウンド処理のフローチャートを示す(図7における(C))。CPU102は、受信データレジスタ204の値を読み出し、第二の逆変換(本実施の形態ではPseudo-Hadamard変換の逆変換)を施し、再び受信データレジスタ204に格納する(第二の逆変換613)。CPU102は、受信データレジスタ204の値を読み出し、逆転置を施し、再び受信データレジスタ204に格納する(逆転置614)。CPU102は、第二の逆変換615を第二の逆変換613、と同じ方法で行う。CPU102は、逆転置616を逆転置614と同じ方法で行う。CPU102は、第二の逆変換617を第二の逆変換613、と同じ方法で行う。CPU102は、第一の逆変換処理(図8における(D))を実行する。CPU102は、ラウンドフラグ値を1減らす。

30

【0040】

図9に第一の逆変換処理のフローチャートを示す(図6、図8における(D))。CPU102は、補助演算装置124へ受信データレジスタ204の値を逆変換前データとして送信する(逆変換前データ送信621)。補助演算装置124は、CPU102から逆変換前データを受信すると動作を開始する(開始622)。補助演算装置124は、乱数生成器125から乱数値をスイッチパラメータ1104として読み込む(乱数値読み込み623)。補助演算装置124は、スイッチパラメータ1104の値を元に補助演算装置内のスイッチマトリクスを切り替える(スイッチマトリクス切り替え624)。補助演算装置124は、秘密鍵202を鍵1102として読み込む(鍵読み込み625)。補助演算装置124は、逆変換前データを入力データ1101として入力する(データ入力626)。補助演算装置124は、鍵を用いて入力データに逆変換(本実施の形態では45を底とする指数・対数演算と257を基数とする剰余処理の逆変換)を施し(逆変換628)、出力データ1103として出力する(データ出力629)。補助演算装置124は、

40

50

出力データ 1103 を逆変換後データとして CPU 102 へ送信し動作を終了する (終了 630)。CPU 102 は、補助演算装置 124 が動作を終了すると逆変換後データを受信し、受信データレジスタ 204 に格納する (逆変換後データ受信 631)。データ入力 626 からデータ出力 629 までの時間を補助演算時間 T とする。補助演算装置 124 では、乱数生成器 125 から読み込んだ乱数値を元に補助演算時間 T が変化する。

【0041】

以上のような形態とすることで、サイドチャネル攻撃を阻止する機能を有する IC チップにおいて、乱数生成器と補助演算装置を加えることにより、IC チップから漏れる物理的情報の時間変化をより複雑にする。そのため、第三者が傍受した物理的情報から内部情報を取り出すことに時間がかかり、セキュリティを高めることが出来る。また、サイドチャネル攻撃を阻止する機能を有する IC チップにおいて、サイドチャネル攻撃を阻止する方法が変更になることに伴う仕様の変更により、IC チップのマスク設計の段階から作り直す必要がない。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直した IC チップに不具合が生じているといった懸念もない。

10

【0042】

また従来においては、サイドチャネル攻撃を阻止する機能を有する IC チップを製造する際においては、サイドチャネル攻撃を阻止する回路を搭載することもあった。しかしながら、本発明を採用することで、サイドチャネル攻撃を阻止する機能を読み出し専用メモリにプログラムとして格納することにより、別途サイドチャネル攻撃を阻止する機能を備えた回路を設ける場合より、IC チップを小型化することができる。そのため、IC チップの軽量化、1枚の基板から作製できる IC チップの数の増加に伴うコストの削減、またサイドチャネル攻撃を阻止する機能を備えた回路の分だけ、トランジスタ数が減少することによる歩留まりの向上に貢献することができる。

20

【0043】

なお、本実施の形態は、本明細書中の他の実施の形態の記載とも適宜組み合わせて実施することが可能である。

【0044】

(実施の形態 2)

実施の形態 1 においては、複数のサイドチャネル攻撃阻止ルーチンを有するサイドチャネル攻撃阻止プログラムを ROM に格納することにより IC チップがサイドチャネル攻撃を阻止する機能を取りうる構成について示した。本実施の形態においては、実施の形態 1 とは異なる形態のサイドチャネル攻撃を阻止する機能を実現するための装置構成について説明する。フローチャートについては実施の形態 1 と同様であるため、必要に応じて実施の形態 1 で述べた図を用いて説明する。

30

【0045】

図 12 に本発明におけるサイドチャネル攻撃を阻止する機能を搭載する対象である IC チップのブロック図を示す。図 12 は実施の形態 1 における図 1 の IC チップのブロック図から補助演算装置 124 をのぞいたものであり、図 1 と同様に CPU 102 と、ROM 103 と、RAM 104 と、乱数生成器 125 と、からなる演算回路 106 と、アンテナ 107 と、共振回路 108 と、電源回路 109 と、リセット回路 110 と、クロック生成回路 111 と、復調回路 112 と、変調回路 113 と、電源管理回路 114 とからなるアナログ部 115 と、を有する。コントローラ 105 は、CPU インターフェース (CPU I/F) 116 と、制御レジスタ 117 と、コード抽出回路 118 と、符号化回路 119 と、から構成される。

40

【0046】

このような IC チップにおけるサイドチャネル攻撃を阻止する機能の処理は、実施の形態 1 と同じであるが、実施の形態 1 における図 9 の第一の逆変換処理を補助演算装置 124 の代わりに CPU 102 が行う。

【0047】

50

次に、図12におけるICチップでの第一の逆変換処理の動作を、図11のフローチャートと対応させながら説明する。

【0048】

図11においてCPU102は、乱数生成器125の出力値を元に、後述する逆変換1003で使用する逆変換パターンを選択する(逆変換パターン選択1001)。CPU102は、逆変換を開始する(逆変換開始1002)。CPU102は、逆変換パターン選択1001で選択された逆変換パターンと秘密鍵202を用いて受信データレジスタ204の値に逆変換(本実施の形態では45を底とする指数・対数演算と257を基数とする剰余処理の逆変換)を施す(逆変換1003)。CPU102は、逆変換を終了する(逆変換終了1004)。逆変換開始1002から逆変換終了1004までの時間を演算時間Tとする。CPU102では、乱数生成器125から読み込んだ乱数値を元に演算時間Tを変化する。

10

【0049】

これら機能を有するプログラムをROMに含み、CPU102の命令によって処理することで、補助演算装置124の必要が無くなり、補助演算装置124の分だけ回路を小さくすることが可能になる。

【0050】

以上のような形態とすることで、サイドチャネル攻撃を阻止する機能を有するICチップにおいて、ICチップから漏れる物理的情報の時間変化をより複雑にする。そのため、第三者が傍受した物理的情報から内部情報を取り出すことに時間がかかり、セキュリティを高めることが出来る。また、サイドチャネル攻撃を阻止する機能を有するICチップにおいて、サイドチャネル攻撃を阻止する方法が変更になることに伴う仕様の変更により、ICチップのマスク設計の段階から作り直す必要ない。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直したICチップに不具合が生じているといった懸念もない。

20

【0051】

また従来においては、サイドチャネル攻撃を阻止する機能を有するICチップを製造する際においては、サイドチャネル攻撃を阻止する回路を搭載することもあった。しかしながら、本発明を採用することで、サイドチャネル攻撃を阻止する機能を読み出し専用メモリにプログラムとして格納することにより、別途サイドチャネル攻撃を阻止する機能を備えた回路を設ける場合より、ICチップを小型化することができる。そのため、ICチップの軽量化、1枚の基板より作製できるICチップの数の増加に伴うコストの削減、またサイドチャネル攻撃を阻止する機能を備えた回路の分だけ、トランジスタ数が減少することによる歩留まりの向上に貢献することができる。

30

【0052】

なお、本実施の形態は、本明細書中の他の実施の形態の記載とも適宜組み合わせて実施することが可能である。

【0053】

(実施の形態3)

本実施の形態では、絶縁基板上に形成された薄膜トランジスタによりICチップを形成する形態について説明する。

40

【0054】

図13(A)に示すように、絶縁基板1300を用意する。絶縁基板1300には、ガラス基板、石英基板、プラスチック基板等が挙げられる。また、これら基板において、その裏面を研磨する等の手法によって薄くすることができる。さらに、金属元素等の導電性基板や、シリコン等の半導体性基板上に絶縁性を有する材料を用いて層を形成した基板を用いることも可能である。ICチップを、例えばプラスチック基板に形成することにより、柔軟性が高く、軽量で薄型な装置を作製することができる。

【0055】

絶縁基板1300上に剥離層1301を選択的に形成する。勿論、剥離層1301を絶

50

縁基板 1300 全面に形成しても良い。剥離層 1301 はスパッタリング法やプラズマ CVD 法等により、タングステン (W)、モリブデン (Mo)、チタン (Ti)、タンタル (Ta)、ニオブ (Nb)、ニッケル (Ni)、コバルト (Co)、ジルコニウム (Zr)、亜鉛 (Zn)、ルテニウム (Ru)、ロジウム (Rh)、パラジウム (Pd)、オスミウム (Os)、イリジウム (Ir)、珪素 (Si) から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。

【0056】

剥離層 1301 上に下地層 1302 を形成する。下地層 1302 は、酸化珪素、窒化珪素、または酸化窒化珪素等の絶縁性を有する材料を用い、単層構造または積層構造で形成することができる。積層構造を用いる場合、下地層 1302 の一層目として、膜厚 10 nm 以上 200 nm 以下 (好ましくは 50 nm 以上 100 nm 以下) の酸化窒化珪素層を形成する。当該酸化窒化珪素層は、プラズマ CVD 法を用い、 SiH_4 、 NH_3 、 N_2O 及び H_2 を反応ガスとして形成することができる。次いで下地層 1302 の二層目として、膜厚 50 nm 以上 200 nm 以下 (好ましくは 100 nm 以上 150 nm 以下) の酸化窒化珪素層を形成する。当該酸化窒化珪素層は、プラズマ CVD 法を用い、 SiH_4 及び N_2O を反応ガスとして形成することができる。

10

【0057】

下地層 1302 上に半導体層 1304 を形成する。半導体層 1304 は、シリコン材料、又はシリコンとゲルマニウムからなる材料等、シリコン半導体層を用いて形成することができる。半導体層 1304 の結晶構造は非晶質、微結晶、多結晶のいずれでもよい。

20

【0058】

多結晶の半導体層を形成するには、非晶質半導体層に対して加熱処理を行う手法がある。加熱処理には、レーザ照射、加熱炉、ランプ照射等が挙げられ、これらのいずれか一又は複数を用いることができる。

【0059】

レーザ照射には、連続発振型のレーザビーム (CWレーザ) やパルス発振型のレーザビーム (パルスレーザ) を用いることができる。レーザビームとしては、Arレーザ、Krレーザ、エキシマレーザ、YAGレーザ、 Y_2O_3 レーザ、 YVO_4 レーザ、YLFレーザ、 YA_1O_3 レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波と、当該基本波の第 2 高調波から第 4 高調波といった高調波のレーザビームのいずれかを照射することで、粒径の大きな結晶を有するシリコン層を得ることができる。高調波には、Nd:YVO₄レーザ (基本波 1064 nm) の第 2 高調波 (532 nm) や第 3 高調波 (355 nm) を用いることができる。レーザ照射におけるエネルギー密度は 0.01 ~ 100 MW/cm² 程度 (好ましくは 0.1 ~ 10 MW/cm²) が必要である。そして、走査速度を 10 ~ 2000 cm/sec 程度として照射する。

30

【0060】

なお、基本波の CWレーザと高調波の CWレーザとを照射するようにしてもよいし、基本波の CWレーザと高調波のパルスレーザとを照射するようにしてもよい。複数のレーザ光を照射することにより、広範囲のエネルギー領域を補うことができる。

40

【0061】

また、パルスレーザであって、非晶質状態を有するシリコン層がレーザによって熔融してから固化するまでに、次のパルスのレーザを照射できるような発振周波数でレーザを発振させるレーザビームを用いることもできる。このような周波数でレーザを発振させることで、走査方向に向かって連続的に成長した結晶粒を有するシリコン層を得ることができる。このようなレーザの発振周波数は 10 MHz 以上であり、通常用いられている数十 Hz ~ 数百 Hz の周波数帯よりも著しく高い。

50

【0062】

加熱処理として加熱炉を用いる場合には、非晶質状態を有する半導体層を400～550で2～20時間かけて加熱する。このとき、徐々に高温となるように温度を400～550の範囲で多段階に設定するとよい。最初の400程度の低温加熱工程により、非晶質状態を有する半導体層に含まれる水素等が出てくるため、結晶化の際に層表面が荒れるのを低減することができる。

【0063】

上記加熱処理の工程において、半導体層の結晶化を促進させる金属、例えばニッケル(Ni)を添加する。例えば、非晶質状態を有する珪素層上にニッケルを含む溶液を塗布し、加熱処理を行うことができる。このように金属を用いて加熱処理を行うことで、加熱温度を低減することができ、さらに、結晶粒界の連続した多結晶珪素層を得ることができる。ここで結晶化を促進するための金属としてはNiの他に、鉄(Fe)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)、銀(Au)等を用いることもできる。

【0064】

結晶化を促進させる金属はメモリセル等の汚染源となるため、半導体層を結晶化した後に、金属を除去するゲッタリング工程を行うことが望ましい。ゲッタリング工程では、半導体層を結晶化した後、半導体層上にゲッタリングシンクとなる層を形成し、加熱することで金属をゲッタリングシンクへ移動させる。ゲッタリングシンクには、多結晶半導体層や不純物が添加された半導体層を用いることができる。例えば、多結晶珪素層上にアルゴン等の不活性元素が添加された多結晶半導体層を形成し、これをゲッタリングシンクとして用いることができる。ゲッタリングシンクに不活性元素を添加することによって、ひずみを生じさせ、より効率的に金属を捕獲することができる。また新たにゲッタリングシンクを形成することなく、TFTの半導体層の一部にリン等の元素を添加することによって、金属を捕獲することもできる。

【0065】

このように形成された半導体層を、所定の形状に加工し、島状の半導体層1304を形成する。加工手段には、フォトリソグラフィ法によって形成されたマスクを用いて、エッチングする。エッチングには、ウェットエッチング法又はドライエッチング法を適用することができる。

【0066】

半導体層1304を覆うようにゲート絶縁層1305として機能する絶縁層を形成する。ゲート絶縁層1305は、下地層1302と同様の材料、方法により形成することができる。

【0067】

図13(B)に示すように、ゲート絶縁層1305を介してゲート電極層1306として機能する導電層を形成する。ゲート電極層1306はアルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を有する合金膜を用いることができる。ゲート電極層1306は、単層構造又は積層構造とすることができ、積層構造として窒化タンタルとタングステンの積層構造を適用することができる。ゲート電極層1306の加工手段には、フォトリソグラフィ法によって形成されたマスクを用いて、エッチングする。エッチングには、ウェットエッチング法又はドライエッチング法を適用することができる。

【0068】

ゲート電極層1306の側面にサイドウォール1307と呼ばれる絶縁物を形成する。サイドウォール1307は、下地層1302と同様の材料、方法により形成することができる。またサイドウォール1307の端部にテーパ形状を有するためには、等方性エッチングを用いればよい。サイドウォール1307により、ゲート長が狭くなるにつれて生じる短チャネル効果を防止することができる。短チャネル効果はNチャネル型TFTに顕著であるため、少なくともNチャネル型TFTのゲート電極側面に設けるとよい。

10

20

30

40

50

【0069】

このような状態で、ゲート絶縁層1305をエッチングする。その結果、半導体層1304の一部や下地層1302が露出する。エッチングには、ウェットエッチング法又はドライエッチング法を適用することができる。

【0070】

そして、ゲート電極層1306、及びサイドウォール1307を用いて、半導体層1304に不純物元素を添加し、高濃度不純物領域1310、1312を形成する。Nチャネル型TFTとする場合、不純物元素はリン(P)を用い、Pチャネル型TFTとする場合、不純物元素はボロン(B)を用いることができる。このとき、不純物元素の添加量によっては、サイドウォール1307下方に低濃度不純物領域が形成される。本実施の形態ではNチャネル型の不純物領域にのみ低濃度不純物領域1311を形成する。低濃度不純物領域1311は、短チャネル効果を防止することができるからである。このような低濃度不純物領域を有する構造をLDD(Lightly Doped Drain)構造と呼ぶ。

10

【0071】

その後、下地層1302、半導体層1304、ゲート電極層1306、サイドウォール1307を覆うように絶縁層1314を形成する。絶縁層1314は、CVD法によってシリコンを有する材料から形成するとよい。

【0072】

絶縁層1314を形成後、必要に応じて加熱処理を行う。加熱処理には、上記結晶化と同様な手段を用いることができる。加熱処理により、不純物領域の活性化を行うことができる。CVD法により形成された絶縁層1314は、水素を多く含むため、上記加熱処理により水素が拡散し、不純物領域の膜あれを低減することができる。

20

【0073】

図13(C)に示すように、層間膜として機能する絶縁層1315、1316を形成する。絶縁層1315、1316には、無機材料又は有機材料を用いることができる。無機材料は、酸化珪素、窒化珪素、酸化窒化珪素等を用いることができる。有機材料はポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。なお、シロキサンとは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。ポリシラザンは、シリコン(Si)と窒素(N)の結合を有するポリマー材料を出発原料として形成される。無機材料を用いると不純物元素の侵入を防止ことができ、有機材料を用いると平坦性を高めることができる。そのため、本実施の形態では、絶縁層1315に無機材料を用い、絶縁層1316に有機材料を用いる。

30

【0074】

絶縁層1314、1315、1316にコンタクトホールを形成して配線1318を形成する。配線1318は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を有する合金膜を用いることができる。配線1318は、単層構造又は積層構造を用いることができ、例えば第一層にタングステン、窒化タングステン等を用い、第二層にアルミニウムとシリコンの合金(Al-Si)、アルミニウムとチタンの合金(Al-Ti)を用い、第三層に窒化チタン膜、チタン膜等を順次積層した構造を適用することができる。配線1318の加工には、フォトリソグラフィ法で形成されたマスクを用いて、エッチングする。エッチングには、ウェットエッチング法又はドライエッチング法を適用することができる。配線1318は、半導体層1304では不純物領域に接続し、このような配線をソース電極、ドレイン電極と呼ぶことができる。

40

【0075】

このようにして、Nチャネル型TFT1330、Pチャネル型TFT1331を形成す

50

ることができる。

【0076】

その後必要に応じて、配線1318上に保護膜1319を形成する。保護膜1319は、珪素を有する酸化物、又は珪素を有する窒化物によって形成することができる。例えば、窒化珪素を用いて保護膜1319を形成する。その結果、水分や酸素の侵入を防止することができる。

【0077】

図13(D)に示すように、TFT間に開口部を形成し、エッチング剤1325を導入する。開口部はウェットエッチング法又はドライエッチング法を用いて形成することができる。なお開口部の形成位置は、TFT間でなくともよく、半導体層1304が形成されない領域であればよい。エッチング剤1325は、ウェットエッチング法であれば、フッ酸を水やフッ化アンモニウムで希釈した混液、フッ酸と硝酸の混液、フッ酸と硝酸と酢酸の混液、過酸化水素と硫酸の混液、過酸化水素とアンモニウム水と水の混液、過酸化水素と塩酸と水の混液等を用いる。また、ドライエッチング法であれば、フッ素等のハロゲン系の原子や分子を含む気体、又は酸素を含む気体を用いる。好ましくは、エッチング剤として、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体、例えば三フッ化塩素(CF_3)を適用することができる。

10

【0078】

エッチング剤を導入することにより、剥離層1301が除去される。すると、絶縁基板1300が剥離される。このようにして、薄型化、軽量化を達成したICチップを形成す

20

【0079】

エッチング剤を導入する方法以外に、レーザ描画により剥離層1301を露出させたり、ICチップの側面に切り込みを入れる等して、物理的に絶縁基板1300を剥離させてもよい。

【0080】

図13(E)に示すように、フィルム1327、1328によって覆い、ICチップを完成させることができる。このとき、接着層1329を用いて、フィルム1327や1328と貼り合わせてもよい。フィルム1327、1328には、水分や酸素等の侵入を防ぐために、保護膜を形成しても良い。また配線1318上には保護膜1319が形成されているため、下地層1302又は接着層1329の下方に保護膜を形成してもよい。保護膜は、珪素を有する酸化物、又は珪素を有する窒化物によって形成することができる。

30

【0081】

このように絶縁基板上、さらに絶縁基板を剥離したICチップは、より軽量で安価に提供することができる。またこのようなICチップは柔軟性に富むため、曲面に貼り付けることも可能である。

【0082】

また、本実施の形態は、本明細書中の他の実施の形態の記載とも適宜組み合わせる実施することが可能である。そのため、本発明の半導体装置のサイドチャネル攻撃を阻止する機能を有するICチップにおいて、ICチップから漏れる物理的情報の時間変化をより複雑にする。そのため、第三者が傍受した物理的情報から内部情報を取り出すことに時間がかかり、セキュリティを高めることができる。また、サイドチャネル攻撃を阻止する機能を有するICチップにおいて、サイドチャネル攻撃を阻止する方法が変更になることに伴う仕様の変更により、ICチップのマスク設計の段階から作り直す必要がなくなる。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直したICチップに不具合が生じているといった懸念もない。

40

【0083】

また従来においては、サイドチャネル攻撃を阻止する機能を有するICチップを製造する際においては、サイドチャネル攻撃を阻止する回路を搭載することもあった。しかしながら、本発明を採用することで、サイドチャネル攻撃を阻止する機能を読み出し専用メモ

50

りにプログラムとして格納することにより、別途サイドチャネル攻撃を阻止する機能を備えた回路を設ける場合より、ICチップを小型化することができる。そのため、ICチップの軽量化、1枚の基板より作製できるICチップの数の増加に伴うコストの削減、またサイドチャネル攻撃を阻止する機能を備えた回路の分だけ、トランジスタ数が減少することによる歩留まりの向上などに貢献することができる。

【0084】

(実施の形態4)

本実施の形態では、単結晶シリコンに形成されたトランジスタによりICチップを形成する形態について図14を用いて説明する。

【0085】

まず、図14(A)を用いて、トランジスタの作製工程について説明する。単結晶のシリコン基板1901を用意する。そして、シリコン基板1901の主面(素子形成面または回路形成面)の第1の素子形成領域にn型ウェル1902を、第2の素子形成領域にp型ウェル1903をそれぞれ選択的に形成する。また、シリコン基板1901の裏面を研磨する等の手法によって薄くすることも可能である。予め、シリコン基板1901を薄膜化することによって、軽量で薄型な半導体装置を作製することができる。

【0086】

次いで、第1の素子形成領域と第2の素子形成領域とを区画するための素子分離領域となるフィールド酸化膜1904を形成する。フィールド酸化膜1904は厚い熱酸化膜であり、LOCOS(local oxidation of silicon)法を用いて形成すればよい。なお、素子分離法は、LOCOS法に限定されず、例えば素子分離領域はトレンチ分離法を用いてトレンチ構造を有していてもよいし、LOCOS構造とトレンチ構造の組み合わせであってもよい。

【0087】

次いで、シリコン基板の表面を、例えば熱酸化させることによってゲート絶縁膜を形成する。ゲート絶縁膜は、CVD法を用いて形成してもよく、酸化窒化珪素膜や酸化珪素膜や窒化珪素膜やそれらの積層膜を用いることができる。

【0088】

次いで、ポリシリコン層1905b、1906bとシリサイド層1905a、1906aとの積層膜を全面に形成し、リソグラフィ技術およびドライエッチング技術に基づき積層膜を形成することによってゲート絶縁膜上にポリサイド構造を有するゲート電極1905、1906を形成する。ポリシリコン層1905b、1906bは低抵抗化するために予め、 $10^{21} / \text{cm}^3$ 程度の濃度でリン(P)をドーピングしておいてもよいし、ポリシリコン膜を形成した後で濃いn型不純物を拡散させてもよい。また、シリサイド層1905a、1906aを形成する材料はモリブデンシリサイド(MoSix)、タングステンシリサイド(WSix)、タンタルシリサイド(TaSix)、チタンシリサイド(TiSix)などを適用することが可能である。

【0089】

次いで、エクステンション領域を形成するために、ゲート絶縁膜を介してシリコン半導体基板にイオン注入を行う。本実施例においては、各ソース領域およびドレイン領域とチャネル形成領域との間に形成された不純物領域をエクステンション領域と呼ぶ。エクステンション領域1907、1908の不純物濃度は、ソース領域およびドレイン領域の不純物濃度よりも低い場合もあるし、同等の場合もあるし、高い場合もある。即ち、エクステンション領域の不純物濃度は、半導体装置に要求される特性に基づいて決定すればよい。

【0090】

本実施例は、本発明に適用されるCMOS回路を製造する場合であるので、pチャネル型FETを形成すべき第1の素子形成領域をレジスト材料で被覆し、n型不純物であるヒ素(As)やリン(P)をシリコン基板に注入する。また、nチャネル型FETを形成すべき第2の素子形成領域をレジスト材料で被覆し、p型不純物であるボロン(B)をシリコン基板に注入する。

10

20

30

40

50

【0091】

次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコン基板における結晶欠陥を回復するために、第1回目の活性化処理を行う。Siの融点程度の温度まで半導体基板を加熱して活性化する。

【0092】

次いで、ゲート電極の側壁にサイドウォール1909、1910を形成する。例えば酸化珪素からなる絶縁材料層を全面にCVD法にて堆積させ、かかる絶縁材料層をエッチバックすることによってサイドウォールを形成すればよい。エッチバックの際に自己整合的にゲート絶縁膜を選択的に除去してもよい。また、エッチバック後にゲート絶縁膜のエッチングを行ってもよい。こうして、ゲート電極の幅と、そのゲート電極の側壁の両側に設けられたサイドウォールの幅とを合計した幅を有するゲート絶縁膜1911、1912が形成される。

10

【0093】

次いで、ソース領域およびドレイン領域を形成するために、露出したシリコン基板にイオン注入を行う。pチャネル型FETを形成すべき第1の素子形成領域をレジスト材料で被覆し、n型不純物であるヒ素(As)やリン(P)をシリコン基板に注入してソース領域1913及びドレイン領域1914を形成する。また、nチャネル型FETを形成すべき第2の素子形成領域をレジスト材料で被覆し、p型不純物であるボロン(B)をシリコン基板に注入してソース領域1915及びドレイン領域1916を形成する。

【0094】

次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコン基板における結晶欠陥を回復するために、第2回目の活性化処理を行う。

20

【0095】

そして、活性化後に層間絶縁膜やプラグ電極やメタル配線等を形成する。第1の層間絶縁膜1917は、プラズマCVD法や減圧CVD法を用いて酸化シリコン膜や酸化窒化シリコン膜などを形成する。さらにその上にリンガラス(PSG)、あるいはボロンガラス(BSG)、もしくはリンボロンガラス(PBSG)の第2の層間絶縁膜1918が形成する。第2の層間絶縁膜1918は、平坦性を上げるため、スピンコート法や常圧CVD法で作製する。なお、層間絶縁膜は単層であってもよいし、3層以上の多層構造であってもよい。

30

【0096】

ソース電極1919、1921、及びドレイン電極1920、1922は、第1の層間絶縁膜1917および第2の層間絶縁膜1918にそれぞれのFETのソース領域及びドレイン領域に達するコンタクトホールを形成した後に形成するもので、低抵抗材料として通常良く用いられるアルミニウム(Al)を用いると良い。また、Alとチタン(Ti)の積層構造としても良い。

【0097】

なお、コンタクト穴は、電子線直接描画技術によって形成してもよい。電子線直接描画は、ポジ型の電子線描画用レジストを第1の層間絶縁膜1917及び第2の層間絶縁膜1918上の全面に形成し、電子線が照射された部分を現像液によって溶解させる。そして、コンタクト穴が形成される箇所のレジストに穴が空き、レジストをマスクとしてドライエッチングを行なうことにより、所定の位置の第1の層間絶縁膜1917及び第2の層間絶縁膜1918がエッチングされてコンタクト穴を形成することができる。

40

【0098】

最後に、パッシベーション膜1923を形成する。図14(A)において向かって左側がpチャネル型トランジスタ1925であり、右側がnチャネル型トランジスタ1926である。

【0099】

パッシベーション膜1923は、プラズマCVD法で窒化シリコン膜、または酸化シリコン膜、あるいは窒化酸化シリコン膜で形成されている。また、窒化シリコン膜等の代わ

50

りに有機樹脂膜、若しくはパッシベーション膜の上に有機樹脂膜を積層してもよい。有機樹脂材料として、ポリイミド、ポリアミド、アクリル、ベンゾシクロブテン（BCB）などを用いることができる。有機樹脂膜を用いる利点は、膜の形成方法が簡単である点や、比誘電率が低いので寄生容量を低減できる点、平坦化するのに適している点などがある。勿論、上述した以外の有機樹脂膜を用いても良い。

【0100】

このようにして、単結晶基板上にpチャンネル型トランジスタ1925とnチャンネル型トランジスタ1926を形成することができる。

【0101】

なお、pチャンネル型トランジスタ1925とnチャンネル型トランジスタ1926の作製された基板において、その裏面を研磨する等の手法によってさらに半導体装置を薄くしてもよい。シリコン基板をさらに薄膜化することによって、軽量で薄型な半導体装置を作製することができる。

【0102】

そして、図14(B)に示すように、フィルム1927、1928によって覆い、ICチップを完成させることができる。フィルム1927、1928には、水分や酸素等の侵入を防ぐために、保護膜を形成しても良い。保護膜は、珪素を有する酸化物、又は珪素を有する窒化物によって形成することができる。また、フィルムにはICチップのアンテナとなるパターンが形成されていてもよい。

【0103】

このように単結晶基板上に形成されたICチップは、軽量でより小型化された製品を提供することができる。またこのようなICチップは小型化された半導体装置を作成することができ、トランジスタのばらつきも小さいため、好適である。

【0104】

また、本実施の形態は、本明細書中の他の実施の形態の記載とも適宜組み合わせる実施することが可能である。そのため、本発明の半導体装置のサイドチャンネル攻撃を阻止する機能を有するICチップにおいて、ICチップから漏れる物理的情報の時間変化をより複雑にする。そのため、第三者が傍受した物理的情報から内部情報を取り出すことに時間がかかり、セキュリティを高めることができる。また、サイドチャンネル攻撃を阻止する機能を有するICチップにおいて、サイドチャンネル攻撃を阻止する方法が変更になることに伴う仕様の変更により、ICチップのマスク設計の段階から作り直す必要がなくなる。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直したICチップに不具合が生じているといった懸念もない。

【0105】

また従来においては、サイドチャンネル攻撃を阻止する機能を有するICチップを製造する際には、サイドチャンネル攻撃を阻止する回路を搭載することもあった。しかしながら、本発明を採用することで、サイドチャンネル攻撃を阻止する機能を読み出し専用メモリにプログラムとして格納することにより、サイドチャンネル攻撃を阻止する機能を備えた回路の分だけ、ICチップを小型化することができる。そのため、ICチップの軽量化、1枚の基板から作製できるICチップの数の増加に伴うコストの削減、またサイドチャンネル攻撃を阻止する機能を備えた回路の分だけ、トランジスタ数が減少することによる歩留まりの向上に貢献することができる。

【0106】

(実施の形態5)

本実施の形態では、本発明における半導体装置の例として、暗号処理機能を有するICチップについて図15を用いて説明する。

【0107】

まず、図15を用いてICチップのブロック構成を説明する。図15において、ICチップ101は、CPU102と、ROM103と、RAM104と、コントローラ105と、からなる演算回路106と、アンテナ107と、共振回路108と、電源回路109

10

20

30

40

50

と、リセット回路110と、クロック生成回路111と、復調回路112と、変調回路113と、電源管理回路114と、からなるアナログ部115と、を有する。コントローラ105は、CPUインターフェース(CPUIF)116と、制御レジスタ117と、コード抽出回路118と、符号化回路119と、から構成される。なお、図15では、説明の簡単化のため、通信信号を受信信号120と、送信信号121とに分けて示したが、実際には、両者は重ね合わされており、ICチップ101及びリーダーライタの間で同時に送受信される。受信信号120は、アンテナ107と共振回路108とで受信された後、復調回路112により復調される。また、送信信号121は、変調回路113により変調された後、アンテナ107より送信される。

【0108】

図15において、通信信号により形成される磁界中にICチップ101を置くと、アンテナ107と共振回路108により、誘導起電力を生じる。誘導起電力は、電源回路109における電気容量により保持され、また電気容量によって電位が安定化され、ICチップ101の各回路に電源電圧として供給される。リセット回路110は、ICチップ101全体の初期リセット信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。クロック生成回路111は、電源管理回路114より生成される制御信号に応じて、クロック信号の周波数とデューティ比を変更する。復調回路112は、ASK方式の受信信号120の振幅の変動を"0"/"1"の受信データ122として検出する。復調回路112は、例えばローパスフィルターとする。さらに、変調回路113は、送信データをASK方式の送信信号121の振幅を変動させて送信する。例えば、送信データ123が"0"の場合、共振回路108の共振点を変化させ、通信信号の振幅を変化させる。電源管理回路114は、電源回路109より演算回路106に供給される電源電圧または演算回路106における消費電流を監視し、クロック生成回路111において、クロック信号の周波数とデューティ比を変更するための制御信号を生成する。

【0109】

本実施の形態におけるICチップの動作を説明する。まず、ICチップ101は、リーダーライタより送信された暗号文データを含む受信信号120を受信する。受信信号120は、復調回路112で復調された後、コード抽出回路118で制御コマンドや暗号文のデータなどに分解され、制御レジスタ117に格納される。ここで、制御コマンドは、ICチップ101の応答を指定するデータである。例えば、固有ID番号の送信、動作停止、暗号解読などを指定する。ここでは、暗号解読に指定した制御コマンドを受信したとする。

【0110】

続いて、演算回路106において、CPU102が、ROM103に格納された暗号解読プログラムにしたがって、ROM103にあらかじめ格納された秘密鍵3001を用いて暗号文を解読(復号)する。復号された暗号文(復号文)は、制御レジスタ117に格納される。この際、RAM104をデータ格納領域として用いる。なお、CPU102は、CPUIF116を介してROM103、RAM104、制御レジスタ117にアクセスする。CPUIF116は、CPU102が要求するアドレスより、ROM103、RAM104、制御レジスタ117のいずれかに対するアクセス信号を生成する機能を有している。

【0111】

最後に、符号化回路119において、復号文から送信データ123を生成し、変調回路113で変調し、アンテナ107より送信信号121をリーダーライタに送信する。

【0112】

なお、本実施の形態では、演算方式として、ソフトウェア的に処理する方式、すなわち、CPUと大規模メモリとで演算回路を構成し、プログラムをCPUで実行する方式について説明したが、目的に応じて最適な演算方式を選び、当該方式に基づいて構成することも可能である。例えば、演算方式として、他にも、演算をハードウェア的に処理する方式

10

20

30

40

50

と、ハードウェア及びソフトウェアを併用する方式と、が考えられる。ハードウェア的に処理する方式では、専用回路で演算回路を構成すれば良い。ハードウェア及びソフトウェアを併用する方式では、専用回路と、CPUと、メモリと、で演算回路を構成し、専用回路で演算処理の一部を行い、残りの演算処理のプログラムをCPUで実行すれば良い。

【0113】

また、本実施の形態は、本明細書中の他の実施の形態の記載とも適宜組み合わせることで実施することが可能である。そのため、本発明の半導体装置のサイドチャネル攻撃を阻止する機能を有するICチップにおいて、ICチップから漏れる物理的情報の時間変化をより複雑にする。そのため、第三者が傍受した物理的情報から内部情報を取り出すことに時間がかかり、セキュリティを高めることが出来る。また、サイドチャネル攻撃を阻止する機能を有するICチップにおいて、サイドチャネル攻撃を阻止する方法が変更になることに伴う仕様の変更により、ICチップのマスク設計の段階から作り直す必要ない。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直したICチップに不具合が生じているといった懸念もない。

10

【0114】

また従来においては、サイドチャネル攻撃を阻止する機能を有するICチップを製造する際においては、サイドチャネル攻撃を阻止する回路を搭載することもあった。しかしながら、本発明を採用することで、サイドチャネル攻撃を阻止する機能を読み出し専用メモリにプログラムとして格納することにより、別途サイドチャネル攻撃を阻止する機能を備えた回路を設ける場合より、ICチップを小型化することができる。そのため、ICチップの軽量化、1枚の基板から作製できるICチップの数の増加に伴うコストの削減、またサイドチャネル攻撃を阻止する機能を備えた回路の分だけ、トランジスタ数が減少することによる歩留まりの向上に貢献することができる。

20

【0115】

(実施の形態6)

アンテナは、電波法に定められた範囲内で目的に見合った大きさ、形状であればよい。送受信される信号は、125kHz、13.56MHz、915MHz、2.45GHzなどがあり、それぞれISO規格などが設定される。具体的なアンテナとしては、ダイポールアンテナ、パッチアンテナ、ループアンテナ、八木アンテナなどを用いればよい。本実施の形態では、ICチップに接続されるアンテナ形状について説明する。

30

【0116】

図16(A)にICチップ1601に接続されるアンテナ1602を示す。図16(A)において、ICチップ1601が中心部に設けられ、アンテナ1602はICチップ1601の接続端子に接続されている。アンテナの長さを確保するため、アンテナ1602は矩形状に折れ曲がっている。

【0117】

図16(B)には、ICチップ1601が一端側に設けられ、アンテナ1603はICチップ1601の接続端子に接続されている。アンテナの長さを確保するため、アンテナ1603は矩形状に折れ曲がっている。

【0118】

図16(C)には、ICチップ1601の両端に矩形状に折れ曲がったアンテナ1604が設けられている。

40

【0119】

図16(D)には、ICチップ1601の両端に直線上のアンテナ1605が設けられている。

【0120】

このようにアンテナの形状はICチップの構造若しくは偏波、又は用途に見合ったものを選択すればよい。そのため、ダイポールアンテナであれば折り返しダイポールアンテナであってもよい。ループアンテナであれば、円形ループアンテナ、方形ループアンテナであってもよい。パッチアンテナであれば円形パッチアンテナ、方形アンテナであってもよ

50

い。

【0121】

パッチアンテナの場合、セラミック等の誘電材料を用いたアンテナを用いればよい。パッチアンテナの基板として用いる誘電材料の誘電率を高くすることによってアンテナを小型化することができる。また、パッチアンテナの場合、機械強度が高いため、繰り返し使用することが可能である。

【0122】

パッチアンテナの誘電材料は、セラミック、有機樹脂、又はセラミックと有機樹脂の混合物等で形成することができる。セラミックの代表例としては、アルミナ、ガラス、フォルステライト等が挙げられる。さらには、複数のセラミックを混合して用いてもよい。また、高い誘電率を得るためには、誘電体層を、強誘電体材料で形成することが好ましい。強誘電体材料の代表例としては、チタン酸バリウム (BaTiO_3)、チタン酸鉛 (PbTiO_3)、チタン酸ストロンチウム (SrTiO_3)、ジルコン酸鉛 (PbZrO_3)、ニオブ酸リチウム (LiNbO_3)、チタン酸ジルコン鉛 (PZT) 等が挙げられる。さらには、複数の強誘電体材料を混合して用いてもよい。

【0123】

また、本実施の形態は、本明細書中の他の実施の形態の記載とも適宜組み合わせて実施することが可能である。そのため、本発明の半導体装置のサイドチャンネル攻撃を阻止する機能を有するICチップにおいて、ICチップから漏れる物理的情報の時間変化をより複雑にする。そのため、第三者が傍受した物理的情報から内部情報を取り出すことに時間がかかり、セキュリティを高めることができる。また、サイドチャンネル攻撃を阻止する機能を有するICチップにおいて、サイドチャンネル攻撃を阻止する方法が変更になることに伴う仕様の変更により、ICチップのマスク設計の段階から作り直す必要ない。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直したICチップに不具合が生じているといった懸念もない。

【0124】

また従来においては、サイドチャンネル攻撃を阻止する機能を有するICチップを製造する際においては、サイドチャンネル攻撃を阻止する回路を搭載することもあった。しかしながら、本発明を採用することで、サイドチャンネル攻撃を阻止する機能を読み出し専用メモリにプログラムとして格納することにより、別途サイドチャンネル攻撃を阻止する機能を備えた回路を設ける場合より、ICチップを小型化することができる。そのため、ICチップの軽量化、1枚の基板から作製できるICチップの数の増加に伴うコストの削減、サイドチャンネル攻撃を阻止する機能を備えた回路の分だけ、トランジスタ数が減少することによる歩留まりの向上に貢献することができる。

【0125】

(実施の形態7)

アンテナについて、実施の形態6で説明した形態とは異なる構成を、図17を用いて説明する。図17は、無線チップと、第1のアンテナと、第2のアンテナと、第3のアンテナと、電気容量と、から構成される半導体装置の回路図及びレイアウトである。

【0126】

図17(A)は、本実施形態における半導体装置の回路図である。ここで、無線チップ1701に搭載された第1のアンテナ(内側アンテナ)1702、第2のアンテナ1703、第3のアンテナ1704、電気容量1705である。第2のアンテナ1703と、第3のアンテナ1704と、電気容量1705と、から外側アンテナ1706が構成される。

【0127】

リーダ/ライタからの通信信号を、第3のアンテナ1704で受信すると、第3のアンテナ1704では電磁誘導による誘導起電力が生じる。この誘導起電力により、第2のアンテナ1703から、誘導電磁界が発生する。この誘導電磁界を、第1のアンテナ1702で受信することで、第1のアンテナ1702では、電磁誘導による誘導起電力が生じる

ことになる。

【0128】

ここで、第3のアンテナ1704のインダクタンスを大きくすることで、第1のアンテナ1702が受信する誘導電磁界を大きくすることができる。すなわち、第1のアンテナ1702のインダクタンスが小さくても、無線チップ1701を動作させるのに十分な誘導電磁界を供給することができる。第1のアンテナ1702をオンチップアンテナとした場合、無線チップ1701は面積が小さいため、インダクタンスはあまり大きくできない。したがって、第1のアンテナ1702のみ用いた場合は、無線チップ1701の通信距離を伸長することは困難である。ところが、本実施形態に示した構成により、オンチップアンテナの無線チップでも、通信距離を伸長することが可能である。

10

【0129】

図17(B)は、本実施形態における半導体装置のアンテナレイアウトの第1の形態である。図17(B)は、第3のアンテナ1704の外部に第2のアンテナ1703を形成した形態である。第1のスルーホール1707と、第2のスルーホール1708と、は電氣的に接続されており、第2のアンテナ1703と、第3のアンテナ1704と、電気容量1705と、から外側アンテナを形成する。電気容量1705には、チップコンデンサ、フィルムコンデンサなどを用いることができる。図17(B)のようなレイアウトは、幅の狭いアンテナを形成することができるので、幅の狭い形状の半導体装置を提供するときに有効である。

【0130】

図17(C)は、本実施形態における半導体装置のアンテナレイアウトの第2の例である。図17(C)は、第3のアンテナ1704の内部に第2のアンテナ1703を形成した例である。第1のスルーホール1709と、第2のスルーホール1710と、は電氣的に接続されており、第2のアンテナ1703と、第3のアンテナ1704と、電気容量1705と、から外側アンテナを形成する。電気容量1705には、チップコンデンサ、フィルムコンデンサなどを用いることができる。図17(C)のようなレイアウトは、幅の狭いアンテナを形成することができるので、幅の狭い形状の半導体装置を提供するときに有効である。

20

【0131】

以上のような形態とすることで、通信距離を伸長した高性能な半導体装置を提供することができる。

30

【0132】

また、本実施の形態は、本明細書中の他の実施の形態の記載とも適宜組み合わせる実施することが可能である。そのため、本発明の半導体装置のサイドチャンネル攻撃を阻止する機能を有するICチップにおいて、ICチップから漏れる物理的情報の時間変化をより複雑にする。そのため、第三者が傍受した物理的情報から内部情報を取り出すことに時間がかかり、セキュリティを高めることができる。また、サイドチャンネル攻撃を阻止する機能を有するICチップにおいて、サイドチャンネル攻撃を阻止する方法が変更になることに伴う仕様の変更により、ICチップのマスク設計の段階から作り直す必要ない。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直したICチップに不具合が生じているといった懸念もない。

40

【0133】

また従来においては、サイドチャンネル攻撃を阻止する機能を有するICチップを製造する際においては、サイドチャンネル攻撃を阻止する回路を搭載することもあった。しかしながら、本発明を採用することで、サイドチャンネル攻撃を阻止する機能を読み出し専用メモリにプログラムとして格納することにより、別途サイドチャンネル攻撃を阻止する機能を備えた回路を設ける場合より、ICチップを小型化することができる。そのため、ICチップの軽量化、1枚の基板から作製できるICチップの数の増加に伴うコストの削減、サイドチャンネル攻撃を阻止する機能を備えた回路の分だけ、トランジスタ数が減少することによる歩留まりの向上に貢献することができる。

50

【0134】

(実施の形態8)

乱数生成器は、回路構成やレイアウトが共通であって、かつ同じ製造工程を用いても製造するたびにランダムなデータが生成されるメモリ回路であり、IDチップごとに異なる乱数を生成する乱数生成器として使用することができる。以下、図18、図19を用いて乱数生成器の形態について説明する。

【0135】

図18(A)に示すのは乱数生成器の代表的な形態である。同図において、乱数生成器は、デコーダ1801、メモリセルアレイ1802、及び読み出し回路1803からなる。デコーダ1801はアドレス信号を受け取って対応するアドレスのワード線を選択する。メモリセルアレイ1802は、メモリセル1804がマトリクス状に配置されてなり、同じ行のメモリセルは同一のワード線に接続され、同じ列のメモリセルは同一のビット線に接続される。メモリセルはワード線を介して選択され、ビット線を介してデータ読み出しが行われる。読み出し回路1803はビット線を選択し、ビット線電位を増幅してデータの読み出しを行う。

10

【0136】

図18(B)に示すのは、乱数メモリを構成するメモリセルの例である。メモリセルは1つのTFT1805から構成され、TFTのソース電極およびドレイン電極の一方はビット線に、残る一方とゲート電極はワード線に接続されている。このメモリセルは、ワード線にTFT1805のしきい値電圧 V_{th} よりも高い電圧 V_{word} が印加されると、ビット線に $(V_{word} - V_{th})$ の電位を充電する。TFTのしきい値電圧はグレインパタンやプロセスばらつきに起因するばらつきを有するため、そのばらつきを V_{th} とすると、図18(C)に示すような分布に従ったアナログ電位がビット線に充電されることになる。その結果、本メモリセルはTFTのしきい値電圧のばらつきに基づいたランダムな電位を出力する。

20

【0137】

図19に示すのは読み出し回路の構成例であり、メモリセル一列分に対応する読み出し回路を示す。読み出し回路2201は参照用メモリセル2202、差動増幅回路2203、ラッチ回路2204によって構成される。ワード線が選択されるとメモリセル2205によってビット線に電位 V_{bit} が充電される。一方、参照用メモリセル2202からは参照電位 V_{ref} が出力され、この2つの電位が差動増幅回路2203によって比較増幅され、ラッチ回路2204に格納される。

30

【0138】

なお、参照電位 V_{ref} は、メモリセルによって充電されるビット線電位の平均値に近いことが好ましい。そうすることで、各メモリセル列においても、ほぼ1/2の確率でメモリセルのデータが0もしくは1に割り当てられ、一様な乱数が発生する。例えば、参照用メモリセルを構成するTFTのチャンネル幅を大きくすることで実現することができる。

【0139】

以上のようにして、参照用メモリセル2202を構成するTFTのしきい値電圧と選択されたメモリセル2205を構成するTFTのしきい値電圧の差に基づいて、1ビットの乱数が決定しラッチ回路2204に格納される。より正確には、乱数は差動増幅回路2203を構成するTFTのばらつきも含めて決定されるが、いずれにせよ、TFTの特性ばらつきによって乱数が決まる。こうして、製造工程を変更することなしに用いてもランダムな固定データを格納する乱数生成器を構成することができる。

40

【0140】

なお、上述した乱数生成器は、通常のTFT作製技術を用いることで作製することが可能であり、他の集積回路を製造するプロセスと同じプロセスで作製することが可能である。従って、本乱数生成器の作製に伴うプロセスコストの上昇はなく、フラッシュメモリを作製する場合と比較してプロセスコストを低く抑えることが可能である。

【0141】

50

なお、乱数メモリ回路に格納される値はランダムであるから、異なるIDチップにおいて同一のIDが格納される確率は0ではない。しかしながら、例えば、128ビット程度の容量を考えても、存在し得る乱数は2¹²⁸個あり、乱数が一致する確率は0に近いため、問題にはならない。

【0142】

上記のような乱数生成器を用い、そのデータをIDチップに固有のデータ(識別番号など)として使用することで、マスクROMを製造する場合のフォトマスクの使い捨てを回避し、かつ、プロセスコストの上昇を伴わない、低コストのIDチップを作製することが可能となる。

【0143】

また、本実施の形態は、本明細書中の他の実施の形態の記載とも適宜組み合わせることで実施することが可能である。そのため、本発明の半導体装置のサイドチャネル攻撃を阻止する機能を有するICチップにおいて、ICチップから漏れる物理的情報の時間変化をより複雑にする。そのため、第三者が傍受した物理的情報から内部情報を取り出すことに時間がかかり、セキュリティを高めることが出来る。また、サイドチャネル攻撃を阻止する機能を有するICチップにおいて、サイドチャネル攻撃を阻止する方法が変更になることに伴う仕様の変更により、ICチップのマスク設計の段階から作り直す必要ない。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直したICチップに不具合が生じているといった懸念もない。

【0144】

また従来においては、サイドチャネル攻撃を阻止する機能を有するICチップを製造する際には、サイドチャネル攻撃を阻止する回路を搭載することもあった。しかしながら、本発明を採用することで、サイドチャネル攻撃を阻止する機能を読み出し専用メモリにプログラムとして格納することにより、別途サイドチャネル攻撃を阻止する機能を備えた回路を設ける場合より、ICチップを小型化することができる。そのため、ICチップの軽量化、1枚の基板から作製できるICチップの数の増加に伴うコストの削減、サイドチャネル攻撃を阻止する機能を備えた回路の分だけ、トランジスタ数が減少することによる歩留まりの向上に貢献することができる。

【0145】

(実施の形態9)

本発明の半導体装置は、ICチップとして利用できる。例えば、紙幣、硬貨、有価証券類、証券類、無記名債券類、及び身分証明書等に設けて使用することができる。これらの具体例に関して図20を用いて説明する。本発明のICチップは、リーダライタとICチップ間の信号の送受信におけるサイドチャネル攻撃を阻止する機能を有している。このため、図20に示すような様々な物品に添付されたICチップの情報が漏洩することを抑止できる。また、ICチップは実施の形態3で示したように薄膜トランジスタを用いることで薄型化できるため、物品のデザイン性の低下を防ぐことができる。

【0146】

図20に本発明の読み取りにおける一態様を示す。図20に示すICチップ2101は、非接触でリーダライタ2103とデータの送受信を行う非接触型である。電波圏内2102に存在するICチップ2101は、リーダライタ2103と無線通信を行うことができる。なお、ICチップ2101とリーダライタ2103との距離、すなわち電波圏内2102の距離は、無線通信に用いる周波数に起因する。また周波数は、ICチップ2101に用いられるアンテナ長、又はアンテナ形状に起因する。

【0147】

図20において、紙幣2105、パスポート2106、小切手2107が電波圏内に存在し、リーダライタ2103はコンピュータ2104と電氣的に接続され、物品の情報の読み取り等をおこなう。なお、図20において、電波圏内2102に存在する本発明のサイドチャネル攻撃を阻止する機能を有するICチップ2101を有する紙幣2105、パスポート2106、小切手2107は、リーダライタ2103により、瞬時にそれぞれの

10

20

30

40

50

情報を読み出される。

【0148】

紙幣2105、パスポート2106、小切手2107等にICチップ2101を設けることにより、リーダライタとICチップ間の通信情報が漏洩することを抑止できる。ICチップ2101の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、紙幣ならば紙に埋め込んだり、有機樹脂からなるカードなら当該有機樹脂に埋め込んだりするとよい。このようにして、紙幣2105、パスポート2106、小切手2107等にICチップを設けることにより、金融機関や公的機関のシステムなどの情報漏えいを抑止することができる。

【0149】

以上のように、本発明の半導体装置は物品であればどのようなものにでも設けて使用してもよく、ほかにも免許証、保険証、定期券、キャッシュカード、クレジットカード、電子キー、電子マネー等に使用することができる。本実施の形態は、上述した他の実施の形態とも適宜組み合わせることができる。

【0150】

また、本実施の形態は、本明細書中の他の実施の形態の記載とも適宜組み合わせる実施することが可能である。そのため、本発明の半導体装置のサイドチャンネル攻撃を阻止する機能を有するICチップにおいて、ICチップから漏れる物理的情報の時間変化をより複雑にする。そのため、第三者が傍受した物理的情報から内部情報を取り出すことに時間がかかり、セキュリティを高めることができる。また、サイドチャンネル攻撃を阻止する機能を有するICチップにおいて、サイドチャンネル攻撃を阻止する方法が変更になることに伴う仕様の変更により、ICチップのマスク設計の段階から作り直す必要ない。そのため、製造コストの削減及び製造時間の短縮ができる。また、マスク設計の変更によって再度作り直したICチップに不具合が生じているといった懸念もない。

【0151】

また従来においては、サイドチャンネル攻撃を阻止する機能を有するICチップを製造する際には、サイドチャンネル攻撃を阻止する回路を搭載することもあった。しかしながら、本発明を採用することで、サイドチャンネル攻撃を阻止する機能を読み出し専用メモリにプログラムとして格納することにより、別途サイドチャンネル攻撃を阻止する機能を備えた回路を設ける場合より、ICチップを小型化することができる。そのため、ICチップの軽量化、1枚の基板から作製できるICチップの数の増加に伴うコストの削減、サイドチャンネル攻撃を阻止する機能を備えた回路の分だけ、トランジスタ数が減少することによる歩留まりの向上に貢献することができる。

【図面の簡単な説明】

【0152】

【図1】実施の形態1に係る半導体装置を示したブロック図。

【図2】実施の形態1に係る半導体装置におけるメモリのブロック図。

【図3】実施の形態1に係る信号のブロック図。

【図4】実施の形態1に係るサイドチャンネル攻撃阻止機構を示したフローチャート図。

【図5】実施の形態1に係るサイドチャンネル攻撃阻止機構を示したフローチャート図。

【図6】実施の形態1に係るサイドチャンネル攻撃阻止機構を示したフローチャート図。

【図7】実施の形態1に係るサイドチャンネル攻撃阻止機構を示したフローチャート図。

【図8】実施の形態1に係るサイドチャンネル攻撃阻止機構を示したフローチャート図。

【図9】実施の形態1に係るサイドチャンネル攻撃阻止機構を示したフローチャート図。

【図10】実施の形態1に係る補助演算装置を示したブロック図。

【図11】実施の形態2に係るサイドチャンネル攻撃阻止機構を示したフローチャート図。

【図12】実施の形態2に係る半導体装置を示したブロック図。

【図13】実施の形態3に係る半導体装置の断面図。

【図14】実施の形態4に係る半導体装置の断面図。

【図15】実施の形態5に係る半導体装置を示したブロック図。

10

20

30

40

50

【図 1 6】実施の形態 6 に係るアンテナ形状について示した図。

【図 1 7】実施の形態 7 に係るアンテナ形状について示した図。

【図 1 8】実施の形態 8 に係る半導体装置を示した回路図および T F T の閾値電圧のばらつきを示す図。

【図 1 9】実施の形態 8 に係る乱数生成器の形態について説明する図。

【図 2 0】実施の形態 9 に係る半導体装置の使用例について示した図。

【符号の説明】

【 0 1 5 3 】


| | | |
|---------|------------------|----|
| 1 0 1 | I C チップ | |
| 1 0 2 | C P U | 10 |
| 1 0 3 | R O M | |
| 1 0 4 | R A M | |
| 1 0 5 | コントローラ | |
| 1 0 6 | 演算回路 | |
| 1 0 7 | アンテナ | |
| 1 0 8 | 共振回路 | |
| 1 0 9 | 電源回路 | |
| 1 1 0 | リセット回路 | |
| 1 1 1 | クロック生成回路 | |
| 1 1 2 | 復調回路 | 20 |
| 1 1 3 | 変調回路 | |
| 1 1 4 | 電源管理回路 | |
| 1 1 5 | アナログ部 | |
| 1 1 6 | C P U I F | |
| 1 1 7 | 制御レジスタ | |
| 1 1 8 | コード抽出回路 | |
| 1 1 9 | 符号化回路 | |
| 1 2 0 | 受信信号 | |
| 1 2 1 | 送信信号 | |
| 1 2 2 | 受信データ | 30 |
| 1 2 3 | 送信データ | |
| 1 2 4 | 補助演算装置 | |
| 1 2 5 | 乱数生成器 | |
| 2 0 1 | サイドチャネル攻撃阻止プログラム | |
| 2 0 2 | 秘密鍵 | |
| 2 0 1 A | コマンド判断ルーチン | |
| 2 0 1 B | ラウンド判断ルーチン | |
| 2 0 3 | 送信データレジスタ | |
| 2 0 4 | 受信データレジスタ | |
| 3 0 1 | S O F | 40 |
| 3 0 2 | フラグ | |
| 3 0 3 | コマンド | |
| 3 0 4 | データ | |
| 3 0 5 | C R C | |
| 3 0 6 | E O F | |
| 4 0 1 | 初期リセット | |
| 4 0 2 | 開始 | |
| 4 0 3 | 制御レジスタ判断 | |
| 4 0 4 | プログラム読み込み | |
| 4 0 9 | ルーチン実行 | 50 |

| | | |
|---------|---------------|----|
| 5 0 1 | ルーチン開始 | |
| 5 0 3 | コマンド取得 | |
| 5 0 4 | 終了 | |
| 6 0 1 | データ取得 | |
| 6 1 3 | 第二の逆変換 | |
| 6 1 4 | 逆転置 | |
| 6 1 5 | 第二の逆変換 | |
| 6 1 6 | 逆転置 | |
| 6 1 7 | 第二の逆変換 | |
| 6 2 1 | 逆変換前データ送信 | 10 |
| 6 2 2 | 開始 | |
| 6 2 3 | 乱数値読み込み | |
| 6 2 4 | スイッチマトリクス切り替え | |
| 6 2 5 | 鍵読み込み | |
| 6 2 6 | データ入力 | |
| 6 2 8 | 逆変換 | |
| 6 2 9 | データ出力 | |
| 6 3 0 | 終了 | |
| 6 3 1 | 逆変換後データ受信 | |
| 1 0 0 1 | 逆変換パターン選択 | 20 |
| 1 0 0 2 | 逆変換開始 | |
| 1 0 0 3 | 逆変換 | |
| 1 0 0 4 | 逆変換終了 | |
| 1 1 0 1 | 入力データ | |
| 1 1 0 2 | 鍵 | |
| 1 1 0 3 | 出力データ | |
| 1 1 0 4 | スイッチパラメータ | |
| 1 3 0 0 | 絶縁基板 | |
| 1 3 0 1 | 剥離層 | |
| 1 3 0 2 | 下地層 | 30 |
| 1 3 0 4 | 半導体層 | |
| 1 3 0 5 | ゲート絶縁層 | |
| 1 3 0 6 | ゲート電極層 | |
| 1 3 0 7 | サイドウォール | |
| 1 3 1 0 | 高濃度不純物領域 | |
| 1 3 1 1 | 低濃度不純物領域 | |
| 1 3 1 2 | 高濃度不純物領域 | |
| 1 3 1 4 | 絶縁層 | |
| 1 3 1 5 | 絶縁層 | |
| 1 3 1 6 | 絶縁層 | 40 |
| 1 3 1 8 | 配線 | |
| 1 3 1 9 | 保護膜 | |
| 1 3 2 5 | エッチング剤 | |
| 1 3 2 7 | フィルム | |
| 1 3 2 8 | フィルム | |
| 1 3 2 9 | 接着層 | |
| 1 3 3 0 | Nチャネル型 T F T | |
| 1 3 3 1 | Pチャネル型 T F T | |
| 1 6 0 1 | ICチップ | |
| 1 6 0 2 | アンテナ | 50 |


| | | |
|-----------|---------------|----|
| 1 6 0 3 | アンテナ | |
| 1 6 0 4 | アンテナ | |
| 1 6 0 5 | アンテナ | |
| 1 7 0 1 | 無線チップ | |
| 1 7 0 2 | 第 1 のアンテナ | |
| 1 7 0 3 | 第 2 のアンテナ | |
| 1 7 0 4 | 第 3 のアンテナ | |
| 1 7 0 5 | 電気容量 | |
| 1 7 0 6 | 外側アンテナ | |
| 1 7 0 7 | 第 1 のスルーホール | 10 |
| 1 7 0 8 | 第 2 のスルーホール | |
| 1 7 0 9 | 第 1 のスルーホール | |
| 1 7 1 0 | 第 2 のスルーホール | |
| 1 8 0 1 | デコーダ | |
| 1 8 0 2 | メモリセルアレイ | |
| 1 8 0 3 | 読み出し回路 | |
| 1 8 0 4 | メモリセル | |
| 1 8 0 5 | T F T | |
| 1 9 0 1 | シリコン基板 | |
| 1 9 0 2 | n 型ウェル | 20 |
| 1 9 0 3 | p 型ウェル | |
| 1 9 0 4 | フィールド酸化膜 | |
| 1 9 0 5 | ゲート電極 | |
| 1 9 0 5 a | シリサイド層 | |
| 1 9 0 5 b | ポリシリコン層 | |
| 1 9 0 6 | ゲート電極 | |
| 1 9 0 6 a | シリサイド層 | |
| 1 9 0 6 b | ポリシリコン層 | |
| 1 9 0 7 | エクステンション領域 | |
| 1 9 0 8 | エクステンション領域 | 30 |
| 1 9 0 9 | サイドウォール | |
| 1 9 1 0 | サイドウォール | |
| 1 9 1 1 | ゲート絶縁膜 | |
| 1 9 1 2 | ゲート絶縁膜 | |
| 1 9 1 3 | ソース領域 | |
| 1 9 1 4 | ドレイン領域 | |
| 1 9 1 5 | ソース領域 | |
| 1 9 1 6 | ドレイン領域 | |
| 1 9 1 7 | 第 1 の層間絶縁膜 | |
| 1 9 1 8 | 第 2 の層間絶縁膜 | 40 |
| 1 9 1 9 | ソース電極 | |
| 1 9 2 0 | ドレイン電極 | |
| 1 9 2 1 | ソース電極 | |
| 1 9 2 2 | ドレイン電極 | |
| 1 9 2 3 | パッシベーション膜 | |
| 1 9 2 5 | p チャネル型トランジスタ | |
| 1 9 2 6 | n チャネル型トランジスタ | |
| 1 9 2 7 | フィルム | |
| 1 9 2 8 | フィルム | |
| 2 1 0 1 | I C チップ | 50 |

- 2 1 0 2 電波圏内
- 2 1 0 3 リーダライタ
- 2 1 0 4 コンピュータ
- 2 1 0 5 紙幣
- 2 1 0 6 パスポート
- 2 1 0 7 小切手
- 2 2 0 1 読み出し回路
- 2 2 0 2 参照用メモリセル
- 2 2 0 3 差動増幅回路
- 2 2 0 4 ラッチ回路
- 2 2 0 5 メモリセル
- 3 0 0 1 秘密鍵


【 図 1 】




【 図 2 】




【図3】




【図4】




【図5】




【図6】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【 図 1 5 】




【 図 1 6 】




【 図 1 7 】



【 図 1 8 】



【 図 1 9 】



【 図 2 0 】

