

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3622981号

(P3622981)

(45) 発行日 平成17年2月23日(2005.2.23)

(24) 登録日 平成16年12月3日(2004.12.3)

(51) Int. Cl.⁷

H03M 13/15

F I

H03M 13/15

請求項の数 5 (全 41 頁)

(21) 出願番号	特願平9-514154	(73) 特許権者	松下電器産業株式会社
(86) (22) 出願日	平成8年10月2日(1996.10.2)		大阪府門真市大字門真1006番地
(86) 国際出願番号	PCT/JP1996/002866	(74) 代理人	弁理士 青山 稜
(87) 国際公開番号	W01997/013328	(74) 代理人	弁理士 河宮 治
(87) 国際公開日	平成9年4月10日(1997.4.10)	(74) 代理人	弁理士 石野 正弘
審査請求日	平成15年2月13日(2003.2.13)	(72) 発明者	藪野 寛之
(31) 優先権主張番号	特願平7-255991	(72) 発明者	弓場 隆司
(32) 優先日	平成7年10月3日(1995.10.3)		京都府宇治市木幡西浦58-606
(33) 優先権主張国	日本国(JP)	審査官	藤井 浩

最終頁に続く

(54) 【発明の名称】 誤り訂正符号化装置及び方法、並びに誤り訂正復号化装置及び方法

(57) 【特許請求の範囲】

【請求項1】

2^N の元の数を有するガロア体 $GF(2^N)$ 上の元を有するリード・ソロモン符号を用いて、1シンボル当たり自然数 N ビットの入力データに対する誤り訂正符号を符号化する誤り訂正符号化装置において、

各入力データと上記リード・ソロモン符号の生成多項式の各係数とのガロア体上の複数の積データをそれぞれ予め演算して、上記複数の積データを、各アドレスに対して複数 b 個の積データを1組として予め記憶する積データ記憶手段と、
それぞれ $N \times b$ ビットの記憶容量を有する自然数 m 個の記憶装置からなる第1の記憶手段と、

入力データに応答して、上記積データ記憶手段に記憶された複数の積データを、複数 b 個の積データを1組として並列に読み出すように上記積データ記憶手段を制御する読み出し制御手段と、

それぞれ $N \times b$ ビットの第1と第2の入力端子を有し、上記読み出し制御手段によって上記積データ記憶手段から並列に読み出される複数 b 個の積データが第1の入力端子に入力され、上記第1の入力端子に入力されるデータと、上記第2の入力端子に入力されるデータとの排他的論理和を演算して演算結果のデータを出力する排他的論理和演算手段と、
上記 m 個の記憶装置に記憶されたデータを1つの記憶装置毎に選択的に順次読み出して出力し、上記選択的に読み出して出力される $N \times b$ ビットのデータのうち上位 $N \times (b - 1)$ ビットのデータを上記排他的論理和演算手段の第2の入力端子の下位 $N \times (b - 1)$ ビ

10

20

ットに出力するとともに、上記排他的論理和演算手段から出力される演算結果のデータを、上記m個の記憶装置のうちの1つに選択的に順次切り換えて書き込むように、上記第1の記憶手段を制御する第1の選択手段と、

Nビットの記憶容量を有し、上記第1の選択手段によって上記m個の記憶装置のうちの1つから選択的に出力されるN×bビットのデータのうち下位Nビットのデータを一時的に記憶して上記排他的論理和演算手段の第2の入力端子の上位Nビットに出力する第2の記憶手段と、

上記入力データを上記積データ記憶手段に順次入力することにより、上記第1の記憶手段のm個の記憶装置においてパリティデータを生成し、上記入力データに続いて、上記m個の記憶装置を1つの記憶装置毎に選択的に順次切り換えることにより、上記m個の記憶装置において生成される各パリティデータを順次出力する第2の選択手段とを備えたことを特徴とする誤り訂正符号化装置。

10

【請求項2】

上記読み出し制御手段と、上記第1の選択手段と、上記第2の選択手段とは、別の記憶装置に記憶された所定のプログラムを実行する中央演算制御装置によって構成されたことを特徴とする請求項1記載の誤り訂正符号化装置。

【請求項3】

2^N の元の数を有するガロア体 $GF(2^N)$ 上の元を有するリード・ソロモン符号を用いて、1シンボル当たり自然数Nビットの入力データに対して符号化された誤り訂正符号を復号化する誤り訂正復号化装置において、

20

上記入力データと、上記入力データに対するパリティデータとを含む複数の受信シンボルからなり、入力される受信語を各受信シンボル毎に記憶する受信語記憶手段と、

請求項1記載の誤り訂正符号化装置を備え、上記リード・ソロモン符号の生成多項式を用いて、上記入力される受信語に対する剰余を演算して出力する剰余演算手段と、

上記剰余演算手段から出力される剰余に基づいて、上記受信語における誤り位置と、上記誤り位置に対応する誤り数値との組を演算して出力する誤り数値及び誤り位置演算手段と、

上記誤り数値及び誤り位置演算手段から出力される上記受信語における誤り位置に基づいて、上記受信語記憶手段に記憶された上記誤り位置における受信シンボルを上記受信語記憶手段から読み出して出力する読み出し制御手段と、

30

上記読み出し制御手段から出力される上記誤り位置における受信シンボルと、上記誤り数値及び誤り位置演算手段から出力される、上記誤り位置に対応する誤り数値との排他的論理和を演算して、演算結果のデータを出力する排他的論理和演算手段と、

上記排他的論理和演算手段から出力される演算結果のデータを、上記受信語記憶手段の上記誤り位置に書き込むことにより、上記誤り位置における受信シンボルを訂正する書き込み制御手段とを備えたことを特徴とする誤り訂正復号化装置。

【請求項4】

2^N の元の数を有するガロア体 $GF(2^N)$ 上の元を有するリード・ソロモン符号を用いて、1シンボル当たり自然数Nビットの入力データに対する誤り訂正符号を符号化する誤り訂正符号化方法において、

40

各入力データと上記リード・ソロモン符号の生成多項式の各係数とのガロア体上の複数の積データをそれぞれ予め演算して、上記複数の積データを、各アドレスに対して複数b個の積データを1組として積データ記憶手段に予め記憶するステップと、

入力データにตอบสนองして、上記積データ記憶手段に記憶された複数の積データを、複数b個の積データを1組として並列に読み出すように上記積データ記憶手段を制御するステップと、

それぞれN×bビットの第1と第2の入力端子を有する排他的論理和演算手段を用いて、上記積データ記憶手段から並列に読み出される複数b個の積データが第1の入力端子に入力され、上記第1の入力端子に入力されるデータと、上記第2の入力端子に入力されるデータとの排他的論理和を演算して演算結果のデータを出力するステップと、

50

それぞれ $N \times b$ ビットの記憶容量を有する m 個の記憶装置の第 1 の記憶手段に記憶されたデータを 1 つの記憶装置毎に選択的に順次読み出して出力し、上記選択的に読み出して出力される $N \times b$ ビットのデータのうち上記 $N \times (b - 1)$ ビットのデータを上記排他的論理和演算手段の第 2 の入力端子の下位 $N \times (b - 1)$ ビットに出力するとともに、上記排他的論理和演算手段から出力される演算結果のデータを、上記 m 個の記憶装置のうちの 1 つに選択的に順次切り換えて書き込むように、上記第 1 の記憶手段を制御するステップと

、
 N ビットの記憶容量を有する第 2 の記憶手段を用いて、上記 m 個の記憶装置のうちの 1 つから選択的に出力される $N \times b$ ビットのデータのうち下位 N ビットのデータを一時的に記憶して上記排他的論理和演算手段の第 2 の入力端子の上位 N ビットに出力するステップと

10

、
上記入力データを上記積データ記憶手段に順次入力することにより、上記第 1 の記憶手段の m 個の記憶装置においてパリティデータを生成し、上記入力データに続いて、上記 m 個の記憶装置を 1 つの記憶装置毎に選択的に順次切り換えることにより、上記 m 個の記憶装置において生成される各パリティデータを順次出力するステップとを含むことを特徴とする誤り訂正符号化方法。

【請求項 5】

2^N の元の数を有するガロア体 $GF(2^N)$ 上の元を有するリード・ソロモン符号を用いて、1 シンボル当たり自然数 N ビットの入力データに対して符号化された誤り訂正符号を復号化する誤り訂正復号化方法において、

20

上記入力データと、上記入力データに対するパリティデータとを含む複数の受信シンボルからなり、入力される受信語を各受信シンボル毎に受信語記憶手段に記憶するステップと

、
請求項 4 記載の誤り訂正符号化方法により、上記リード・ソロモン符号の生成多項式を用いて、上記入力される受信語に対する剰余を演算して出力するステップと、

上記出力される剰余に基づいて、上記受信語における誤り位置と、上記誤り位置に対応する誤り数値との組を演算して出力するステップと

上記出力される上記受信語における誤り位置に基づいて、上記受信語記憶手段に記憶された上記誤り位置における受信シンボルを上記受信語記憶手段から読み出して出力するステップと、

30

上記出力される上記誤り位置における受信シンボルと、上記出力される、上記誤り位置に対応する誤り数値との排他的論理和を演算して、演算結果のデータを出力するステップと

、
上記出力される演算結果のデータを、上記受信語記憶手段の上記誤り位置に書き込むことにより、上記誤り位置における受信シンボルを訂正するステップとを含むことを特徴とする誤り訂正復号化方法。

【発明の詳細な説明】

技術分野

本発明は、誤り訂正符号化装置及び方法、並びに誤り訂正復号化装置及び方法に関する。特に、デジタル記録装置やデジタル通信装置等によって、デジタルデータの記録又は再生、もしくは、送信又は受信を行う際に、デジタルデータにおける誤りを訂正する誤り訂正符号を符号化するための誤り訂正符号化装置及び方法、並びに、誤り訂正符号を復号化するための誤り訂正復号化装置及び方法に関するものである。

40

背景技術

近年、デジタル記録装置やデジタル通信装置の発達に伴い、デジタルデータを記録又は再生する場合、もしくは、送信又は受信する場合において、デジタルデータの誤りを如何に少なくするかは、重要な課題となっている。そこで、デジタルデータの誤りを訂正するために、誤り訂正符号がデジタルデータを取り扱う各種の装置で用いられている。リード・ソロモン符号も、そのような誤り訂正符号の一種であって、主として、例えば、相変化を利用する PD ドライバユニットなどのデジタル記録装置に用いられている。

50

リード・ソロモン符号は、符号語が、元の数が 2^N であるガロア体 $GF(2^N)$ の元から構成され、 $G(X)$ を $GF(2^N)$ の原始元としたとき、生成多項式が次式で表される多元の巡回ハミング符号である。

$$G(X) = (X - \alpha^0)(X - \alpha^1) \dots (X - \alpha^{d-2}) \dots (1) \quad \dots (1)$$

ただし、式(1)を含めて、以後、演算は全てガロア体 $GF(2^N)$ 上で行う。また、 d は最小符号間距離を表す。

リード・ソロモン符号の符号語は以下のように生成する。

情報後ベクトル I を次式で表すと、

$$I = (i_0, i_1, \dots, i_{k-1}) \quad \dots (2)$$

情報多項式 $I(X)$ は

$$I(X) = i_0 \cdot X^{k-1} + i_1 \cdot X^{k-2} + \dots + i_{k-2} \cdot X + i_{k-1} \quad \dots (3)$$

と表すことができる。ただし、 i_0, i_1, \dots, i_{k-1} はそれぞれ情報シンボルであり、情報の元となるビットデータについて、 N ビットを1かたまりとして、ガロア体 $GF(2^N)$ 上の元をベクトル表現したものと対応づける。

そして、符号多項式 $A(X)$ は、情報多項式 $I(X)$ と生成多項式 $G(X)$ から次式を用いて求めることができる。

$$A(X) = I(X) \cdot G(X) \quad \dots (4)$$

しかしながら、得られる符号は組織符号にならない。そこで、次のように符号語を作成する。

まず、情報多項式 $I(X)$ に X^{n-k} をかけ、それを $G(X)$ で割り、その商を $Q(X)$ 、剰余を $R(X)$ とすると、

$$I(X) \cdot X^{n-k} = Q(X) \cdot G(X) + R(X) \quad \dots (5)$$

と表わすことができる。ここで、

$$A(X) = R(X) + I(X) \cdot X^{n-k} \quad \dots (6)$$

とおくと、式(5)より

$$A(X) = Q(X) \cdot G(X) \quad \dots (7)$$

が成立する。式(7)によって求められた $A(X)$ は生成多項式 $G(X)$ で割りきれるので、符号多項式になる。符号多項式 $R(X)$ を

$$R(X) = r_0 \cdot X^{n-k-1} + r_1 \cdot X^{n-k-2} + \dots + r_{n-k-2} \cdot X + r_{n-k-1} \quad \dots (8)$$

で表わすと、式(6)で表される符号多項式 $A(X)$ は

$$A(X) = i_0 \cdot X^{n-1} + i_1 \cdot X^{n-2} + \dots + i_{k-2} \cdot X^{n-k+1} + i_{k-1} \cdot X^{n-k} + r_{n-k-1} \cdot X^{n-k-1} + r_{n-k-2} \cdot X^{n-k-2} + \dots + r_1 \cdot X + r_0 \quad \dots (9)$$

と表される。式(9)の符号多項式で表される符号語をベクトル表現で表記すると

$$A = (i_0, i_1, \dots, i_{k-1}, r_0, r_1, \dots, r_{n-k-1}) \quad \dots (10)$$

となり、式(10)で表される符号語ベクトル A は、情報語ベクトル I をそのまま含んでいるから、組織符号であることがわかる。この場合、符号語ベクトル A は (n, k) 組織符号である。符号語を作成する際に、情報語ベクトルに付加するベクトル R 、つまり

$$R = (r_0, r_1, \dots, r_{n-k-1}) \quad \dots (11)$$

はパリティ語ベクトルである。

以上のように生成する符号を、リード・ソロモン符号 $RS(n, k, d = n - k + 1)$ と書く。

図12にリード・ソロモン符号を用いた従来技術の誤り訂正符号化装置の一例を示す。この回路は、ガロア体 $GF(2^N)$ の係数を有する多項式の除算を行うものである。図12において、誤り訂正符号化装置は、

(a) 8ビット排他的論理和演算器195乃至206と、

(b) ガロア体上の係数 k_1, k_2 乃至 k_1 を有する係数乗算器171乃至182と、

(c) 8ビットラッチ183乃至194と、

(d) リセット時に8ビットラッチ183乃至194の内容を0にクリアして初期化する初期値

10

20

30

40

50

設定回路207とを備える。

当該誤り訂正符号化装置において、入力データは、排他的論理和演算器206の第1の入力端子に入力され、排他的論理和演算器206の出力端子から出力されるデータは、係数乗算器171を介してラッチ183に入力されるとともに、各係数乗算器172乃至182を介してそれぞれ排他的論理和演算器195乃至205に入力される。さらに、ラッチ183乃至194と、排他的論理和演算器195乃至206とは、交互に配置されかつ、データがラッチ183からラッチ194に向かって伝送されるように継続接続される。

次に、図12の誤り訂正符号化装置を用いて実際に8ビットを1シンボルとしたリード・ソロモン符号RS(32,20,d=13)を符号化する場合を説明する。

ただし、原始多項式 $m(X)$ と、原始元 α と、生成多項式 $G(X)$ はそれぞれ以下のよう
10

$$m(X) = X^8 + X^4 + X^3 + X^2 + 1 \quad \dots (12)$$

$$= (00000010) \quad \dots (13)$$

$G(X)$

11

$$= \left(X - \alpha^i \right)$$

$i = 0$

$$= k_1 \cdot X^{11} + k_2 \cdot X^{10} + \dots + k_{11} \cdot X + k_{12} \quad \dots (14)$$

ただし、式(14)の k_1 から k_{12} は、生成多項式 $G(X)$ を展開して、 X の降べきの順に並べたときの、 X^{11} から X^0 にかかる係数を表す。
20

第1の入力データである第1の情報シンボル i_{000} が排他的論理和演算器206に入力されると、第1の情報シンボル i_{000} と、8ビットラッチ194の出力データである00Hとの排他的論理和が演算され、演算結果のデータがガロア体係数乗算器171乃至182に入力される。ここで、00HのHは、16進数表示を表わし、以下同様である。この場合において、ガロア体係数乗算器171乃至182に入力されるデータを d_{000} とすると、第1の情報シンボル i_{000} とデータ00Hとの排他的論理和であるデータ d_{000} は、次式で表わすことができる。

$$d_{000} = i_{000} \quad \dots (15)$$

これは、図13において、列番号R1でかつステップS101の3行分にある演算に対応する。次に、ガロア体係数乗算器171乃至182が、入力データ d_{000} とそれぞれの係数 k_{12} 乃至 k_1 とのガロア体上の積を出力する。これらの積は、図13における列番号R13からR2まででかつス
30

ステップS101の2行目にあるデータに相当する。次に、ガロア体係数乗算器171乃至182の出力データがそれぞれ8ビットラッチ183乃至194に格納される。ここで、各ラッチ183乃至194に格納されるデータをそれぞれ p_{000} から p_{011} とすると、これらのデータ値は、図13において列番号R13からR2まででかつステップS101の3行分にある演算を行った結果に対応する。ただし、図13における加算記号は排他的論理和演算を表し、以下、演算EORは排他的論理和演算を表す。

次に、第2の入力データである第2の情報シンボル i_{001} が排他的論理和演算器206に入力されると、第2の情報シンボル i_{001} と、8ビットラッチ194の出力データである p_{011} との排他的論理和が演算され、演算結果のデータがガロア体係数乗算器171乃至182に入力される。この場合、ガロア体係数乗算器171乃至182に入力されるデータを d_{001} とすると、第2
40

$$d_{001} = i_{001} + p_{011} \quad \dots (16)$$

これは、図13において、列番号R2でかつステップS101の3行分にある演算に対応する。次に、ガロア体係数乗算器171乃至182は、入力データ d_{001} と、各係数 k_{12} 乃至 k_1 とのガロア体上の積を出力する。これらの積は、図13における列番号R14からR3まででかつステップS
102の2行目にあるデータに対応する。

次に、ガロア体係数乗算器171乃至182の出力データがそれぞれ8ビットラッチ183乃至194に格納される。各ラッチ183乃至194に格納されるデータを p_{012} から p_{023} とすると、これらのデータ値は、図13において列番号R14からR3まででかつステップS102の3行分にある演
50

算を行った結果に対応する。

以下、同様に、情報シンボル $i_{0,0,2}$ から情報シンボル $i_{0,1,9}$ を排他的論理和演算器206に入力していくと、図13に示す演算が続けられ、最後に、情報語 $(i_{0,0,0}, i_{0,0,1}, \dots, i_{0,1,9})$ を生成多項式(式(14))で割った余りであるパリティ語 $(p_{2,2,8}, p_{2,2,9}, \dots, p_{2,3,9})$ がそれぞれ、8ビットラッチ183乃至194に格納される。今まで入力した情報シンボル $i_{0,0,0}, i_{0,0,1}, \dots, i_{0,1,9}$ の続きに、最後に得られたパリティシンボル $p_{2,2,8}, p_{2,2,9}, \dots, p_{2,3,9}$ を付加すると、符号語 $(i_{0,0,0}, i_{0,0,1}, \dots, i_{0,1,9}, p_{2,2,8}, p_{2,2,9}, \dots, p_{2,3,9})$ が完成する。

しかしながら、図12に示すような誤り訂正符号化装置では、ガロア体上の係数乗算器171乃至182はそれぞれ複雑な回路を有しているため、最小符号間距離の長い符号を符号化する場合、大規模な回路となる。また、図12に示すような誤り訂正符号化装置では、装置の構成を変えずに最小符号間距離を変更することは、困難である。装置の構成を変えずに最小符号間距離の変更を行うためには、装置の構成を変えずにガロア体上の係数乗算器の係数を変更可能にすることと、装置の構成を変えずに除算回路のループを変更できる回路にする必要があり、それらを実現するには、さらに複雑な回路になる。

本発明の第1の目的は以上の問題点を解決し、実用に値する符号化速度を持ちながら、従来技術に比較して小規模な回路構成で実現可能であるとともに、装置の構成を変えずに最小符号間距離 d を自由に変更可能な誤り訂正符号化装置及び方法を提供することにある。本発明の第2の目的は、実用に値する復号化速度を持ちながら、従来技術に比較して小規模な回路構成で実現可能であるとともに、装置の構成を変えずに最小符号間距離 d を自由に変更可能な誤り訂正復号化装置及び方法を提供することにある。

発明の開示

本発明に係る誤り訂正符号化装置によれば、 2^N の元の数を有するガロア体 $GF(2^N)$ 上の元を有するリード・ソロモン符号を用いて、1シンボル当たり自然数 N ビットの入力データに対する誤り訂正符号を符号化する誤り訂正符号化装置において、

各入力データと上記リード・ソロモン符号の生成多項式の各係数とのガロア体上の複数の積データをそれぞれ予め演算して、上記複数の積データを、各アドレスに対して複数 b 個の積データを1組として予め記憶する積データ記憶手段と、

それぞれ $N \times b$ ビットの記憶容量を有する自然数 m 個の記憶装置からなる第1の記憶手段と、

入力データに応答して、上記積データ記憶手段に記憶された複数の積データを、複数 b 個の積データを1組として並列に読み出すように上記積データ記憶手段を制御する読み出し制御手段と、

それぞれ $N \times b$ ビットの第1と第2の入力端子を有し、上記読み出し制御手段によって上記積データ記憶手段から並列に読み出される複数 b 個の積データが第1の入力端子に入力され、上記第1の入力端子に入力されるデータと、上記第2の入力端子に入力されるデータとの排他的論理和を演算して演算結果のデータを出力する排他的論理和演算手段と、

上記 m 個の記憶装置に記憶されたデータを1つの記憶装置毎に選択的に順次読み出して出力し、上記選択的に読み出して出力される $N \times b$ ビットのデータのうち上位 $N \times (b - 1)$ ビットのデータを上記排他的論理和演算手段の第2の入力端子の下位 $N \times (b - 1)$ ビットに出力するとともに、上記排他的論理和演算手段から出力される演算結果のデータを、上記 m 個の記憶装置のうちの1つに選択的に順次切り換えて書き込むように、上記第1の記憶手段を制御する第1の選択手段と、

N ビットの記憶容量を有し、上記第1の選択手段によって上記 m 個の記憶装置のうちの1つから選択的に出力される $N \times b$ ビットのデータのうち下位 N ビットのデータを一時的に記憶して上記排他的論理和演算手段の第2の入力端子の上位 N ビットに出力する第2の記憶手段と、

上記入力データを上記積データ記憶手段に順次入力することにより、上記第1の記憶手段の m 個の記憶装置においてパリティデータを生成し、上記入力データに続いて、上記 m 個の記憶装置を1つの記憶装置毎に選択的に順次切り換えることにより、上記 m 個の記憶装置において生成される各パリティデータを順次出力する第2の選択手段とを備えたことを

10

20

30

40

50

特徴とする。

また、上記誤り訂正符号化装置において、好ましくは、上記読み出し制御手段と、上記第1の選択手段と、上記第2の選択手段とは、別の記憶装置に記憶された所定のプログラムを実行する中央演算制御装置によって構成される。

また、本発明に係る誤り訂正復号化装置によれば、 2^N の元の数を有するガロア体 $GF(2^N)$ 上の元を有するリード・ソロモン符号を用いて、1シンボル当たり自然数 N ビットの入力データに対して符号化された誤り訂正符号を復号化する誤り訂正復号化装置において、上記入力データと、上記入力データに対するパリティデータを含む複数の受信シンボルからなり、入力される受信語を各受信シンボル毎に記憶する受信語記憶手段と、

上記誤り訂正符号化装置を備え、上記リード・ソロモン符号の生成多項式を用いて、上記

10

入力される受信語に対する剰余を演算して出力する剰余演算手段と、
上記剰余演算手段から出力される剰余に基づいて、上記受信語における誤り位置と、上記

誤り位置に対応する誤り数値との組を演算して出力する誤り数値及び誤り位置演算手段と、

上記誤り数値及び誤り位置演算手段から出力される上記受信語における誤り位置に基づいて、上記受信語記憶手段に記憶された上記誤り位置における受信シンボルを上記受信語記憶手段から読み出して出力する読み出し制御手段と、

上記読み出し制御手段から出力される上記誤り位置における受信シンボルと、上記誤り数値及び誤り位置演算手段から出力される、上記誤り位置に対応する誤り数値との排他的論理和を演算して、演算結果のデータを出力する排他的論理和演算手段と、

20

上記排他的論理和演算手段から出力される演算結果のデータを、上記受信語記憶手段の上記誤り位置に書き込むことにより、上記誤り位置における受信シンボルを訂正する書き込み制御手段とを備えたことを特徴とする。

さらに、本発明に係る誤り訂正符号化方法によれば、 2^N の元の数を有するガロア体 $GF(2^N)$ 上の元を有するリード・ソロモン符号を用いて、1シンボル当たり自然数 N ビットの入力データに対する誤り訂正符号を符号化する誤り訂正符号化方法において、

各入力データを上記リード・ソロモン符号の生成多項式の各係数とのガロア体上の複数の積データをそれぞれ予め演算して、上記複数の積データを、各アドレスに対して複数 b 個の積データを1組として積データ記憶手段に予め記憶するステップと、

入力データに応答して、上記積データ記憶手段に記憶された複数の積データを、複数 b 個

30

の積データを1組として並列に読み出すように上記積データ記憶手段を制御するステップと、
それぞれ $N \times b$ ビットの第1と第2の入力端子を有する排他的論理和演算手段を用いて、
上記積データ記憶手段から並列に読み出される複数 b 個の積データが第1の入力端子に入力され、上記第1の入力端子に入力されるデータと、上記第2の入力端子に入力されるデータとの排他的論理和を演算して演算結果のデータを出力するステップと、

それぞれ $N \times b$ ビットの記憶容量を有する m 個の記憶装置の第1の記憶手段に記憶されたデータを1つの記憶装置毎に選択的に順次読み出して出力し、上記選択的に読み出して出力される $N \times b$ ビットのデータのうち上記 $N \times (b - 1)$ ビットのデータを上記排他的論理和演算手段の第2の入力端子の下位 $N \times (b - 1)$ ビットに出力するとともに、上記排

40

他的論理和演算手段から出力される演算結果のデータを、上記 m 個の記憶装置のうちの1つに選択的に順次切り換えて書き込むように、上記第1の記憶手段を制御するステップと、

N ビットの記憶容量を有する第2の記憶手段を用いて、上記 m 個の記憶装置のうちの1つから選択的に出力される $N \times b$ ビットのデータのうち下位 N ビットのデータを一時的に記憶して上記排他的論理和演算手段の第2の入力端子の上位 N ビットに出力するステップと、

上記入力データを上記積データ記憶手段に順次入力することにより、上記第1の記憶手段の m 個の記憶装置においてパリティデータを生成し、上記入力データに続いて、上記 m 個の記憶装置を1つの記憶装置毎に選択的に順次切り換えることにより、上記 m 個の記憶装

50

置において生成される各パリティデータを順次出力するステップとを含むことを特徴とする。

またさらに、本発明に係る誤り訂正復号化方法によれば、 2^N の元の数を有するガロア体GF(2^N)上の元を有するリード・ソロモン符号を用いて、1シンボル当たり自然数Nビットの入力データに対して符号化された誤り訂正符号を復号化する誤り訂正復号化方法において、

上記入力データと、上記入力データに対するパリティデータとを含む複数の受信シンボルからなり、入力される受信語を各受信シンボル毎に受信語記憶手段に記憶するステップと、

上記誤り訂正符号化方法により、上記リード・ソロモン符号の生成多項式を用いて、上記入力される受信語に対する剰余を演算して出力するステップと、 10

上記出力される剰余に基づいて、上記受信語における誤り位置と、上記誤り位置に対応する誤り数値との組を演算して出力するステップと

上記出力される上記受信語における誤り位置に基づいて、上記受信語記憶手段に記憶された上記誤り位置における受信シンボルを上記受信語記憶手段から読み出して出力するステップと、

上記出力される上記誤り位置における受信シンボルと、上記出力される、上記誤り位置に対応する誤り数値との排他的論理和を演算して、演算結果のデータを出力するステップと、

上記出力される演算結果のデータを、上記受信語記憶手段の上記誤り位置に書き込むことにより、上記誤り位置における受信シンボルを訂正するステップとを含むことを特徴とする。 20

【図面の簡単な説明】

図1は、本発明に係る第1の実施形態の誤り訂正符号化装置のブロック図である。

図2は、図1の誤り訂正符号化装置の動作を示すタイミングチャートである。

図3は、本発明に係る第2の実施形態の誤り訂正符号化装置のブロック図である。

図4は、図3の誤り訂正符号化装置において $m = 3$ としたときのブロック図である。

図5は、図3の誤り訂正符号化装置のCPU61によって実行される符号化処理を示すフローチャートである。

図6は、図5のサブルーチンである初期化処理(ステップS1)を示すフローチャートである。 30

図7は、図5のサブルーチンである符号語生成処理(ステップS2)を示すフローチャートである。

図8は、図7のサブルーチン処理P1(ステップS7)を示すフローチャートである。

図9は、図7及び図8のサブルーチン処理P2(ステップS23,S35)を示すフローチャートである。

図10は、図8のサブルーチン処理P3(ステップS37)を示すフローチャートである。

図11は、図7のサブルーチン処理P4(ステップS24)を示すフローチャートである。

図12は、従来技術の誤り訂正符号化装置のブロック図である。

図13は、図12の誤り訂正符号化装置においてリード・ソロモン符号RS($n, n-12, d=13$)の計算方法を説明するための図である。 40

図14は、図12の誤り訂正符号化装置においてリード・ソロモン符号RS($n, n-5, d=6$)の計算方法を説明するための図である。

図15は、本発明に係る第3の実施形態の誤り訂正復号化装置のブロック図である。

発明を実施するための最良の形態

以下、本発明に係る実施形態について図面を参照して説明する。

<第1の実施形態>

本発明に係る第1の実施形態について、図面を参照しながら説明する。第1の実施形態では、8ビットを1シンボルとしたリード・ソロモン符号RS($32, 20, d=13$)を符号化する場合を説明する。ただし、原始多項式 $m(X)$ 、原始元、生成多項式 $G(X)$ はそれぞれ 50

れ式(12)、式(13)、式(14)のように定義する。

図1は、本発明に係る第1の実施形態の誤り訂正符号化装置の構成を示すブロック図である。この第1の実施形態の誤り訂正符号化装置は、

- (a) 8ビットラッチ12,27と、
- (b) 4進カウンタ13と、
- (c) ROM(読み出し専用メモリ)14と、
- (d) 8ビット排他的論理和演算器11,15,16,17,18と、
- (e) 32ビットバス選択器19,23と、
- (f) 32ビットラッチ20,21,22からなるキューメモリ30と、
- (g) 入力データ“1”をデコードしてパルス信号を出力するデコーダ24と、
- (h) 入力データ“2”をデコードしてパルス信号を出力するデコーダ25と、
- (i) 入力データ“3”をデコードしてパルス信号を出力するデコーダ26と、
- (j) 入力データ“0”をデコードしてパルス信号を出力するデコーダ28と、
- (k) 2ビットラッチ29と、
- (l) 3個のシンボル遅延回路301乃至303からなる遅延回路300と、
- (m) 8ビット出力データ選択器310とを備える。

図1の誤り訂正符号化装置において、8ビットの入力データは、排他的論理和演算器11の第1の入力端子に入力されるとともに、出力データ選択器310のd接点を介して出力データとして出力される。排他的論理和演算器18の出力端子からの出力データは、排他的論理和演算器11の第2の入力端子に入力される。一方、クロックCLKは、4進カウンタ13と、ラッチ29及び27に入力される。4進カウンタ13は、入力されるクロックCLKを計数し、かつ計数値が4となると0にリセットし、その計数値の2ビットのデータを、ラッチ29を介して上位2ビットのアドレスとしてROM14のアドレス端子に出力するとともに、選択信号としてバス選択器19,23及びデコーダ24,25,26,28に出力する。ここで、2ビットラッチ29は、4進カウンタ13の計数値の2ビットデータを、クロックCLKの立ち下がりのタイミングでラッチする。

デコーダ28は、4進カウンタ13の出力データが“0”の値を示したとき、クロックCLKの半周期の時間だけ遅れてクロックCLKの半周期の幅を有するパルス信号をラッチ27に出力する。また、デコーダ24は、4進カウンタ13の出力データが“1”の値を示したとき、クロックCLKの半周期の時間だけ遅れてクロックCLKの半周期の幅を有するパルス信号をラッチ20に出力する。さらに、デコーダ25は、4進カウンタ13の出力データが“2”の値を示したとき、クロックCLKの半周期の時間だけ遅れてクロックCLKの半周期の幅を有するパルス信号をラッチ21に出力する。またさらに、デコーダ26は、4進カウンタ13の出力データが“3”の値を示したとき、クロックCLKの半周期の時間だけ遅れてクロックCLKの半周期の幅を有するパルス信号をラッチ22に出力する。

ここで、8ビットラッチ12は、排他的論理和演算器11からの8ビットデータを、デコーダ26からのパルス信号のクロックCLKの立ち上がりのタイミングでラッチしてROM14に下位8ビットのアドレスとして出力する。ROM14には、ベクトル表現の入力シンボルに対して所定の係数をガロア体上で乗算した結果がベクトル表現で予め格納されている。入力データはアドレスの下位8ビットとして与え、アドレスの上位2ビットは係数を切り替えるために用いる。ROM14のデータ端子からの32ビットの出力データは、4個の排他的論理和演算器15乃至18の第1の入力端子に入力され、その出力端子から出力される32ビットのデータは、32ビットバス選択器19の入力端子に入力される。また、排他的論理和演算器18から出力される8ビットの出力データは排他的論理和演算器11の第2の入力端子に入力される。ここで、32ビットバス選択器19,23はそれぞれ、8ビットバス4本分を連動して4回路に切り替えるバス選択器である。32ビットバス選択器19,23は、選択信号が“0”のとき最下位置のd接点に切り換えられて、バス選択器19の入力端子及びバス選択器23の出力端子はそれぞれオープン状態となる。また、32ビットバス選択器19,23は、選択信号が“1”のとき最上位置のa接点に切り換えられて、バス選択器19の入力端子は32ビットラッチ20の入力バスに接続されるとともに、バス選択器23は32ビットラッチ20の出力バスに接続される

10

20

30

40

50

。さらに、32ビットバス選択器19,23は、選択信号が“2”のとき最上から2番目の位置のb接点に切り換えられて、バス選択器19の入力端子は32ビットラッチ21の入力バスに接続されるとともに、バス選択器23は32ビットラッチ21の出力バスに接続される。またさらに、32ビットバス選択器19,23は、選択信号が“3”のとき最上から3番目の位置のc接点に切り換えられて、バス選択器19の入力端子は32ビットラッチ22の入力バスに接続されるとともに、バス選択器23は32ビットラッチ22の出力バスに接続される。

バス選択器23から出力される32ビットの出力データのうち上位24ビットのデータは、排他的論理和演算器17,18,19の第2の入力端子に入力され、バス選択器23から出力される32ビットの出力データのうち下位8ビットのデータは、8ビットラッチ27を介して、排他的論理和演算器15の第2の入力端子に入力される。ここで、8ビットラッチ27は、入力される8ビットのデータを、クロックCLKの立ち上がりのタイミングでラッチした後、排他的論理和演算器15の第2の入力端子に出力し、デコーダ28からのパルス信号にตอบสนองして、ラッチしているデータを0にクリアする。

32ビットラッチ20から出力される32ビットの出力データはシンボル遅延回路301に入力され、シンボル遅延回路301は、入力される32ビットのデータのうち

(a) 上位8ビットデータを、バス選択器310のa接点から出力される情報シンボルの後に、遅延することなく8ビットバス選択器310のb接点を介して出力データとして出力し(以下、この出力データの出力タイミングを基準出力タイミングという。)、

(b) 次の上位8ビットデータを上記基準出力タイミングから1シンボル(=1バイト=8ビット)だけ遅延した後、8ビットバス選択器310のb接点を介して出力データとして出力し、

(c) 次の上位8ビットデータを上記基準出力タイミングから2シンボルだけ遅延した後、8ビットバス選択器310のb接点を介して出力データとして出力し、

(d) 次の下位8ビットデータを上記基準出力タイミングから3シンボルだけ遅延した後、8ビットバス選択器310のb接点を介して出力データとして出力する。

また、32ビットラッチ21から出力される32ビットの出力データはシンボル遅延回路302に入力され、シンボル遅延回路302は、入力される32ビットのデータのうち

(a) 上位8ビットデータを上記基準出力タイミングから4シンボルだけ遅延した後、8ビットバス選択器310のc接点を介して出力データとして出力し、

(b) 次の上位8ビットデータを上記基準出力タイミングから5シンボルだけ遅延した後、8ビットバス選択器310のc接点を介して出力データとして出力し、

(c) 次の上位8ビットデータを上記基準出力タイミングから6シンボルだけ遅延した後、8ビットバス選択器310のc接点を介して出力データとして出力し、

(d) 次の上位8ビットデータを上記基準出力タイミングから7シンボルだけ遅延した後、8ビットバス選択器310のc接点を介して出力データとして出力する。

さらに、32ビットラッチ22から出力される32ビットの出力データはシンボル遅延回路303に入力され、シンボル遅延回路303は、入力される32ビットのデータのうち

(a) 上位8ビットデータを上記基準出力タイミングから8シンボルだけ遅延した後、8ビットバス選択器310のd接点を介して出力データとして出力し、

(b) 次の上位8ビットデータを上記基準出力タイミングから9シンボルだけ遅延した後、8ビットバス選択器310のd接点を介して出力データとして出力し、

(c) 次の上位8ビットデータを上記基準出力タイミングから10シンボルだけ遅延した後、8ビットバス選択器310のd接点を介して出力データとして出力し、

(d) 次の上位8ビットデータを上記基準出力タイミングから11シンボルだけ遅延した後、8ビットバス選択器310のd接点を介して出力データとして出力する。

従って、当該誤り訂正符号化装置に入力される、例えば20シンボルの情報シンボルに続いて、誤り訂正符号化されラッチ20に格納された32ビット=4シンボルのパリティ語と、誤り訂正符号化されラッチ21に格納された32ビット=4シンボルのパリティ語と、誤り訂正符号化されラッチ22に格納された32ビット=4シンボルのパリティ語とが出力データとしてバス選択器310から出力される。

10

20

30

40

50

図2は、図1の誤り訂正符号化装置の動作を示すタイミングチャートである。入力データは8ビットで、クロックCLKの4個のパルスにつき1度入力される。また、4進カウンタ13の初期値は2に設定され、8ビットラッチ12,27、32ビットラッチ20,21,22の初期値は0に設定され、2ビットラッチ29の初期値は0に設定される。

表1及び表2は、ROM14に記憶されるデータの内容である。表1及び表2において、 k_1 乃至 k_{12} は式(14)に示す生成多項式 $G(X)$ の係数であり、 α^n は式(13)に示すガロア体 $GF(2^8)$ の原始元であり、積の記号はガロア体上の積を表す。 k_m, α^n (ここで、 m は1から12までの自然数であり、 n は0以上の整数である。)はどちらもガロア体 $GF(2^8)$ の元である。従って、 k_m と α^n との積もガロア体 $GF(2^8)$ の元であり、ベクトル表現を用いると8ビットの数値に対応するので、その積の数値データはROM14に予め格納される。

10

表1及び表2において、アドレスHは、ROM14の上位2ビットのアドレスであり、アドレスLはROM14の下位8ビットのアドレスである。また、 $b[31, \dots, 24]$ は最上位8ビットの係数データであり、 $b[23, \dots, 16]$ は次の上位8ビットの係数データであり、 $b[15, \dots, 8]$ は次の上位8ビットの係数データであり、 $b[7, \dots, 0]$ は最下位8ビットの係数データである。

表3はガロア体 $GF(2^8)$ 上の元をベクトル表現からべき表現に変換するための変換表である。表3は参考のために記載したものであり、本実施形態において直接用いるデータではない。表3から明らかのように、表1及び表2に示すROM14のアドレスLのデータ値をべき表現に変換すれば、そのアドレスに書かれている値の α^n (ここで、 n は0以上の整数である。)の部分に対応することがわかる。従って、ROM14において、例えばアドレスHに0を入力し、アドレスLにベクトル表現(8ビット)のガロア体 $GF(2^8)$ の元を入力すると、ROM14は生成多項式の係数 $k_{12}, k_{11}, k_{10}, k_9$ とアドレスLに入力した値のガロア体上の積を出力することがわかる。

20

表1

7ドバスH	7ドバスL	b[31, ..., 24]	b[23, ..., 16]	b[15, ..., 8]	b[7, ..., 0]
0	00H	0	0	0	0
0	01H	k_{12}	k_{11}	k_{10}	k_9
0	02H	$k_{12} \cdot \alpha$	$k_{11} \cdot \alpha$	$k_{10} \cdot \alpha$	$k_9 \cdot \alpha$
0	03H	$k_{12} \cdot \alpha^{25}$	$k_{11} \cdot \alpha^{25}$	$k_{10} \cdot \alpha^{25}$	$k_9 \cdot \alpha^{25}$
0	04H	$k_{12} \cdot \alpha^2$	$k_{11} \cdot \alpha^2$	$k_{10} \cdot \alpha^2$	$k_9 \cdot \alpha^2$
0	05H	$k_{12} \cdot \alpha^{50}$	$k_{11} \cdot \alpha^{50}$	$k_{10} \cdot \alpha^{50}$	$k_9 \cdot \alpha^{50}$
...
0	FBH	$k_{12} \cdot \alpha^{234}$	$k_{11} \cdot \alpha^{234}$	$k_{10} \cdot \alpha^{234}$	$k_9 \cdot \alpha^{234}$
0	FCH	$k_{12} \cdot \alpha^{168}$	$k_{11} \cdot \alpha^{168}$	$k_{10} \cdot \alpha^{168}$	$k_9 \cdot \alpha^{168}$
0	FDH	$k_{12} \cdot \alpha^{80}$	$k_{11} \cdot \alpha^{80}$	$k_{10} \cdot \alpha^{80}$	$k_9 \cdot \alpha^{80}$
0	FEH	$k_{12} \cdot \alpha^{88}$	$k_{11} \cdot \alpha^{88}$	$k_{10} \cdot \alpha^{88}$	$k_9 \cdot \alpha^{88}$
0	FFH	$k_{12} \cdot \alpha^{175}$	$k_{11} \cdot \alpha^{175}$	$k_{10} \cdot \alpha^{175}$	$k_9 \cdot \alpha^{175}$
1	00H	0	0	0	0
1	01H	k_8	k_7	k_6	k_5
1	02H	$k_8 \cdot \alpha$	$k_7 \cdot \alpha$	$k_6 \cdot \alpha$	$k_5 \cdot \alpha$
1	03H	$k_8 \cdot \alpha^{25}$	$k_7 \cdot \alpha^{25}$	$k_6 \cdot \alpha^{25}$	$k_5 \cdot \alpha^{25}$
1	04H	$k_8 \cdot \alpha^2$	$k_7 \cdot \alpha^2$	$k_6 \cdot \alpha^2$	$k_5 \cdot \alpha^2$
1	05H	$k_8 \cdot \alpha^{50}$	$k_7 \cdot \alpha^{50}$	$k_6 \cdot \alpha^{50}$	$k_5 \cdot \alpha^{50}$
...
1	FBH	$k_8 \cdot \alpha^{234}$	$k_7 \cdot \alpha^{234}$	$k_6 \cdot \alpha^{234}$	$k_5 \cdot \alpha^{234}$
1	FCH	$k_8 \cdot \alpha^{168}$	$k_7 \cdot \alpha^{168}$	$k_6 \cdot \alpha^{168}$	$k_5 \cdot \alpha^{168}$
1	FDH	$k_8 \cdot \alpha^{80}$	$k_7 \cdot \alpha^{80}$	$k_6 \cdot \alpha^{80}$	$k_5 \cdot \alpha^{80}$
1	FEH	$k_8 \cdot \alpha^{88}$	$k_7 \cdot \alpha^{88}$	$k_6 \cdot \alpha^{88}$	$k_5 \cdot \alpha^{88}$
1	FFH	$k_8 \cdot \alpha^{175}$	$k_7 \cdot \alpha^{175}$	$k_6 \cdot \alpha^{175}$	$k_5 \cdot \alpha^{175}$

10

20

30

40

表 2

7ドバスH	7ドバスL	b[31, ..., 24]	b[23, ..., 16]	b[15, ..., 8]	b[7, ..., 0]
2	00H	0	0	0	0
2	01H	k_4	k_3	k_2	k_1
2	02H	$k_4 \cdot \alpha$	$k_3 \cdot \alpha$	$k_2 \cdot \alpha$	$k_1 \cdot \alpha$
2	03H	$k_4 \cdot \alpha^{25}$	$k_3 \cdot \alpha^{25}$	$k_2 \cdot \alpha^{25}$	$k_1 \cdot \alpha^{25}$
2	04H	$k_4 \cdot \alpha^2$	$k_3 \cdot \alpha^2$	$k_2 \cdot \alpha^2$	$k_1 \cdot \alpha^2$
2	05H	$k_4 \cdot \alpha^{50}$	$k_3 \cdot \alpha^{50}$	$k_2 \cdot \alpha^{50}$	$k_1 \cdot \alpha^{50}$
...
2	FBH	$k_4 \cdot \alpha^{234}$	$k_3 \cdot \alpha^{234}$	$k_2 \cdot \alpha^{234}$	$k_1 \cdot \alpha^{234}$
2	FCH	$k_4 \cdot \alpha^{168}$	$k_3 \cdot \alpha^{168}$	$k_2 \cdot \alpha^{168}$	$k_1 \cdot \alpha^{168}$
2	FDH	$k_4 \cdot \alpha^{80}$	$k_3 \cdot \alpha^{80}$	$k_2 \cdot \alpha^{80}$	$k_1 \cdot \alpha^{80}$
2	FEH	$k_4 \cdot \alpha^{88}$	$k_3 \cdot \alpha^{88}$	$k_2 \cdot \alpha^{88}$	$k_1 \cdot \alpha^{88}$
2	FFH	$k_4 \cdot \alpha^{175}$	$k_3 \cdot \alpha^{175}$	$k_2 \cdot \alpha^{175}$	$k_1 \cdot \alpha^{175}$
3	00H	0	0	0	0
3	01H	0	0	0	0
3	02H	0	0	0	0
3	03H	0	0	0	0
3	04H	0	0	0	0
3	05H	0	0	0	0
...
3	FBH	0	0	0	0
3	FCH	0	0	0	0
3	FDH	0	0	0	0
3	FEH	0	0	0	0
3	FFH	0	0	0	0

10

20

30

40

表3

ベクトル表現	べき表現
00000000	\times
00000001	α^0
00000010	α^1
00000011	α^{25}
00000100	α^2
00000101	α^{50}
00000110	α^{26}
00000111	α^{198}
...	...
11111010	α^{244}
11111011	α^{234}
11111100	α^{168}
11111101	α^{80}
11111110	α^{88}
11111111	α^{175}

10

20

30

以下、図2を参照して図1の誤り訂正符号化装置における誤り符号化処理について説明する。

まず、第1番目のクロックCLKの立ち上がりと同期するデコーダ26の出力パルス信号の立ち上がりにおいて、32ビットバス選択器19,23は32ビットラッチ22を選択している。このとき、8ビット排他的論理和演算器18の入力データは、ROM14の出力データの下位8ビットであるデータ00Hと、32ビットラッチ22の出力データの第16ビットから第9ビットにあたるデータ00Hであるから、8ビット排他的論理和演算器18の出力データは00Hになる。そのため、8ビット排他的論理和演算器11の入力データは、8ビット排他的論理和演算器18の出力データであるデータ00Hと、入力データ i_{000} となり、8ビットラッチ12にはデータ i_{000} が格納される。従って、図2のデータ d_{000} は式(15)によって表わすことができる。これと同時に、8ビットラッチ27の出力データと、ROM14の出力データの上位8ビットの排他的論理和のデータを8ビット排他的論理和演算器15が出力しており、また32ビットラッチ22の出力データの上位24ビットと、ROM14の出力データの下位24ビットとの排他的論理和の24ビットのデータを8ビット排他的論理和演算器16,17,18が出力している。従って、以上の4個の8ビット排他的論理和演算器15,16,17,18の出力データは32ビットラッチ22に書き込まれる。また、それと同時に8ビットラッチ27には、以前32ビットラッチ22に書き込まれていたデータの下位8ビットが書き込まれる。この場合、8ビット排他的論理和演算器15,16,17,18の各8ビットの入力データが全て00Hであるので、32ビットラッチ22に書き込まれるデータは00000000Hである。また、8ビットラッチ27に書き込まれるデ

40

50

ータは00Hである。以上の動作の後に、ROM14に与えられるアドレスの下位8ビットは d_{000} になり、その上位2ビットは“3”になる。ここで、ROM14には表1に示すようなデータが格納されており、ガロア体上の積の演算をテーブル参照で求めることができる。この場合、アドレスの上位2ビットは“3”であるので、ROM14はそのデータ端子からデータ0000000Hを出力する。従って、図2のROM14の出力データ A_0 を8ビットずつ区切って表現すると、次式で表わすことができる。

$$A_0 = (00H, 00H, 00H, 00H) \quad \dots (17)$$

次に、第2番目のクロックCLKの立ち下がりと同期するデコーダ28の出力パルス信号の立ち上がりにおいて、8ビットラッチ27が0にクリアされる。また、ROM14に与えられるアドレスの下位8ビットはデータ d_{000} のまま変わらず、その上位2ビットは“0”になるため、表1より図2のROM14の出力データ A_1 は次式で表わすことができる。

$$A_1 = (k_{12} \cdot d_{000}, k_{11} \cdot d_{000}, k_{10} \cdot d_{000}, k_9 \cdot d_{000}) \dots (18)$$

ただし、積の記号“ \cdot ”はガロア体上の積の演算を意味する。

次に、第3番目のクロックCLKの立ち下がりと同期するデコーダ24の出力信号の立ち上がりにおいて、32ビットバス選択器19,23は32ビットラッチ20を選択している。このとき、8ビットラッチ27の8ビットの出力データと、ROM14の出力データの上位8ビットの排他的論理和のデータを8ビット排他的論理和演算器15が出力しており、また32ビットラッチ20の出力データの上位24ビットと、ROM14の出力データの下部24ビットとの排他的論理和のデータを8ビット排他的論理和演算器16,17,18が出力している。従って、以上の8ビット排他的論理和演算器15,16,17,18の32ビットの出力データは、32ビットラッチ20に書き込まれる。また、それと同時に8ビットラッチ27には、以前32ビットラッチ20に書き込まれていたデータの下部8ビットが書き込まれる。この場合、8ビットラッチ27の出力データはデータ00Hであり、また32ビットラッチ20の出力データの上位24ビットもデータ000000Hであるので、32ビットラッチ20に書き込まれるデータは式(18)で表されるデータ A_1 そのものである。従って、図2の32ビットラッチ20の出力データである($p_{000}, p_{001}, p_{002}, p_{003}$)は次式で表わすことができる。

$$(p_{000}, p_{001}, p_{002}, p_{003}) \\ = (k_{12} \cdot d_{000}, k_{11} \cdot d_{000}, k_{10} \cdot d_{000}, k_9 \cdot d_{000}) \dots (19)$$

また、8ビットラッチ27に書き込まれるデータはデータ00Hである。以上の動作の後に、ROM14に与えられるアドレスの下位8ビットはデータ d_{000} となり、その上位2ビットは“1”になる。従って、図2のROM14の出力データ A_2 は次式で表わすことができる。

$$A_2 = (k_8 \cdot d_{000}, k_7 \cdot d_{000}, k_6 \cdot d_{000}, k_5 \cdot d_{000}) \dots (20)$$

同様に、データ($p_{004}, p_{005}, p_{006}, p_{007}$)は次式で表わすことができる。

$$(p_{004}, p_{005}, p_{006}, p_{007}) \\ = (k_8 \cdot d_{000}, k_7 \cdot d_{000}, k_6 \cdot d_{000}, k_5 \cdot d_{000}) \dots (21)$$

また、ROM14の出力データ A_3 は次式で表わすことができる。

$$A_3 = (k_4 \cdot d_{000}, k_3 \cdot d_{000}, k_2 \cdot d_{000}, k_1 \cdot d_{000}) \dots (22)$$

また、データ($p_{008}, p_{009}, p_{010}, p_{011}$)は次式で表わすことができる。

$$(p_{008}, p_{009}, p_{010}, p_{011}) \\ = (k_4 \cdot d_{000}, k_3 \cdot d_{000}, k_2 \cdot d_{000}, k_1 \cdot d_{000}) \dots (23)$$

ただし、第5番目のクロックCLKの立ち下がりと同期して8ビットラッチ12の出力データが変化する。具体的にはデコーダ26の出力パルス信号の立ち上がりにおいて、32ビットバス選択器19,23が32ビットラッチ22を選択しているため、第1番目のクロックCLKの時と同様に、8ビット排他的論理和演算器11の入力データは8ビット排他的論理和演算器18の出力データである p_{011} と、入力データ i_{001} になり、8ビットラッチ12には、式(15)で表されるデータ d_{001} が格納される。ただし、式(15)において和の記号はガロア体上の和の演算を意味する。

次に、第7番目のクロックCLKの立ち下がりと同期するデコーダ24の出力信号の立ち上がりにおける状態を説明する。このとき、32ビットバス選択器19,23は32ビットラッチ20を選択している。上記の処理と同様に考えると、8ビットラッチ27の出力データは00Hであ

り、また32ビットラッチ20の出力データの上位24ビットは、

$$(p_{000}, p_{001}, p_{002}) \\ = (k_{12} \cdot d_{000}, k_{11} \cdot d_{000}, k_{10} \cdot d_{000}) \quad \dots (24)$$

であるので、

$$(p_{012}, p_{013}, p_{014}, p_{015}) \\ = (k_{12} \cdot d_{001}, k_{11} \cdot d_{001} + p_{000}, \\ k_{10} \cdot d_{001} + p_{001}, k_9 \cdot d_{001} + p_{002}) \\ = (k_{12} \cdot d_{001}, k_{11} \cdot d_{001} + k_{12} \cdot d_{000}, k_{10} \cdot d_{001} \\ + k_{11} \cdot d_{000}, k_9 \cdot d_{001} + k_{10} \cdot d_{000}) \quad \dots (25)$$

で表されるデータが32ビットラッチ20に書き込まれる。

10

また、32ビットラッチ20の書き込み前のデータ値の下位8ビットであるデータ p_{003} が同時に8ビットラッチ27に書き込まれる。以上の動作の後に、ROM14に与えられるアドレスの下位8ビットはデータ d_{001} となり、その上位2ビットは“1”になる。

従って、図2のROM14の出力データ B_2 は、次式で表わすことができる。

$$B_2 = (k_8 \cdot d_{001}, k_7 \cdot d_{001}, k_6 \cdot d_{001}, k_5 \cdot d_{001}) \dots (26)$$

同様にして、データ $(p_{016}, p_{017}, p_{018}, p_{019})$ は次式で表わすことができる。

$$(p_{016}, p_{017}, p_{018}, p_{019}) \\ = (k_8 \cdot d_{001} + p_{003}, k_7 \cdot d_{001} + p_{004}, \\ k_6 \cdot d_{001} + p_{005}, k_5 \cdot d_{001} + p_{006}) \\ = (k_8 \cdot d_{001} + k_9 \cdot d_{000}, k_7 \cdot d_{001} + k_8 \cdot d_{000}, \\ k_6 \cdot d_{001} + k_7 \cdot d_{000}, k_5 \cdot d_{001} + k_6 \cdot d_{000}) \quad \dots (27)$$

20

また、ROM14の出力データ B_3 は次式で表わすことができる。

$$B_3 = (k_4 \cdot d_{001}, k_3 \cdot d_{001}, k_2 \cdot d_{001}, k_1 \cdot d_{001}) \dots (28)$$

さらに、データ $(p_{020}, p_{021}, p_{022}, p_{023})$ は次式で表わすことができる。

$$(p_{020}, p_{021}, p_{022}, p_{023}) \\ = (k_4 \cdot d_{001} + p_{007}, k_3 \cdot d_{001} + p_{008}, \\ k_2 \cdot d_{001} + p_{009}, k_1 \cdot d_{001} + p_{010}) \\ = (k_4 \cdot d_{001} + k_5 \cdot d_{000}, k_3 \cdot d_{001} + k_4 \cdot d_{000}, \\ k_2 \cdot d_{001} + k_3 \cdot d_{000}, k_1 \cdot d_{001} + k_2 \cdot d_{000}) \quad \dots (29)$$

また、第9番目のクロックCLKの立ち上がりと同期するデコーダ26の出力信号の立ち上がりにおいて、8ビット排他的論理和演算器18の出力データは p_{023} であるため、データ d_{002} は次式で表わすことができる。

30

$$d_{002} = i_{002} + p_{023} = i_{002} + k_1 \cdot d_{001} \quad \dots (30)$$

以上の動作を第 $\{4 \times 20 + 1\}$ 番目のクロックCLKが入力されるまで繰り返すと、32ビットラッチ20,21,22に合計12シンボルのパリティ語が生成される。今まで入力した20シンボルの入力データの情報シンボル、すなわち情報語に、ここで生成した12シンボルのパリティ語を付加すると、合計32シンボルの符号語、つまり出力シンボル列が完成する。従って、遅延回路300及び出力データ選択器310とにより、20シンボルの情報語に続いて、12シンボルのパリティ語が8ビットずつ平行に順次、誤り訂正符号化された符号語(=情報語+パリティ語)の出力データとして出力される。

40

以上説明したように、本実施形態では、

(a) 情報語である8ビットの入力データに応答して、生成多項式の各係数と入力情報シンボルのガロア体上の複数の積データをそれぞれ演算して、各アドレスに対して4個の積データを1組として記憶し、4個の積データを1組として並列に(同時に)排他的論理和演算器15乃至18に対して読み出し可能に構成された積データ記憶手段である32ビットROM14と、

(b) 第1の記憶手段である3個の32ビットラッチ20,21,22と、(c) 第2の記憶手段である8ビットラッチ27と、

(d) 排他的論理和演算手段である8ビット排他的論理和演算器15,16,17,18と、

(e) 第1の選択手段である32ビットバス選択器19,20と、

50

(f) 読み出し制御手段である 4 進カウンタ 13、ラッチ 12、29 及びデコーダ 24 乃至 26、28 と、

(g) 第 2 の選択手段であるシンボル遅延回路 300 及び出力データ選択器 310 とを用いることによって、最小符号間距離 $d = 13$ であるリード・ソロモン符号 RS ($n, n - 12, d = 13$) を符号化できる。

以上の第 1 の実施形態においては、複数の積データを記憶した ROM 14 から 4 個の積データを 1 組として並列に (同時に) 排他的論理和演算器 15 乃至 18 に対して読み出し可能に構成し、4 個の積データを用いて同時に処理し、かつ 3 個の 32 ビットラッチ 20 乃至 22 を選択的に順次繰り返して使用することにより、符号化処理の演算をしているので、回路構成を、図 14 の従来技術の誤り訂正符号化装置の回路構成に比較して極めて簡単にすることができるとともに、効率的にかつ高速で演算することができ、実用に供することが可能な符号化速度で誤り訂正符号を符号化することができる。

第 1 の実施形態において、第 1 の記憶手段を構成する 32 ビットラッチ 20、21、22 の数を 3 以上の数 m に増やし、それに伴って ROM 14 の内容を変更すれば、回路構成を変更することなく、同様な回路でさらに最小符号間距離 d の長い誤り訂正符号も符号化できる。

< 第 2 の実施形態 >

図 3 は、本発明に係る第 2 の実施形態の誤り訂正符号化装置の構成を示すブロック図である。図 3 において、この第 2 の実施形態の誤り訂正符号化装置は、

(a) 32 ビットデータバス 81 を有し当該装置の動作を制御する CPU (中央演算制御装置) 61 と、

(b) CPU 61 からアドレスバス 82 を介して出力されるアドレスデータと、メモリ制御信号とにตอบสนองして、キューメモリ 72 における複数 m 個のラッチ 72 - 1, 72 - 2, ..., 72 - m に対する制御信号を発生するラッチ制御装置 62 と、

(c) CPU 61 のワークエリアとして用いられる作業用 RAM 63 と、

(d) 8 ビット排他的論理和演算器 64, 65, 66, 67 と、

(e) 32 ビットバス選択器 70 と、

(f) 例えば EPROM 又は EEPROM にてなる書き換え可能な ROM (読み出し専用メモリ) であって、CPU 61 によって実行される符号化処理のプログラム及びそれを実行するために必要なデータを予め格納する ROM 71 と、

(g) 複数 m 個の 32 ビットラッチ 72 - 1 乃至 72 - m を備えて、FIFO (First - in First - out) メモリであるシフトレジスタを構成する第 1 の記憶手段であるキューメモリ 72 と、

(h) CPU 61 の制御により、キューメモリ 72 の内容を一時的にラッチして読み出す 32 ビットラッチ 69 と、

(i) 32 ビットラッチ 69 の一部分であって、32 ビットラッチ 69 における下位 8 ビットのデータをラッチする第 2 の記憶手段である 8 ビットラッチ 68 とを備える。

第 2 の実施形態では、第 1 の実施形態のバス選択器 19, 23 に代わりに、複数 m 個の 32 ビットラッチ 72 - 1 乃至 72 - m を備えた 32 ビット m 段のキューメモリ 72 を用いている。第 2 の実施形態の動作例の説明を簡潔にするために、キューメモリ 72 を構成するラッチ段数 m を 3 とし、キューメモリ 72 は 3 個の 32 ビットラッチ 73, 74, 75 からなる。図 3 において $m = 3$ のときのブロック図を図 4 に示す。従って、図 4 を参照して当該動作例について説明する。

図 4 において、CPU 61 は 32 ビットデータバス 81 に接続され、作業用 RAM 63 も 32 ビットデータバス 81 に接続される。入力されて処理対象とされる情報語のデータは、32 ビットデータバス 81 を介して作業用 RAM 63 内の符号語バッファ BufB [] の情報語領域に書き込まれ、当該領域から 32 ビットデータバス 81 を介して読み出されて 8 ビット排他的論理和演算器 64, 65, 66, 67 の第 1 の入力端子に入力されて、以下に詳述する符号化処理が実行された後、上記情報語のデータに続いて、作業用 RAM 63 内の符号語バッファ BufB [] のパリティ語領域からパリティ語を読み出して符号化された符号語として出力する。

図 4 において、8 ビット排他的論理和演算器 64, 65, 66, 67 から出力されるデータは 32 ビットのキューメモリ 72 内で縦続接続された 3 個の 32 ビットラッチ 73, 74, 75 及び 32 ビットラッ

10

20

30

40

50

チ69を介して32ビットバス選択器70のb接点に入力される。32ビットラッチ75から出力される32ビットの出力データのうち上位24ビットのデータは、排他的論理和演算器65,66,67の第2の入力端子に入力され、また、8ビットラッチ68からの出力データは排他的論理和演算器65の第2の入力端子に入力される。また、32ビットラッチ73から出力される32ビットの出力データは、32ビットバス選択器70のa接点に入力される。32ビットバス選択器70は、ラッチ制御回路62から出力される制御信号にตอบสนองして、a接点に入力される32ビットのデータと、b接点に入力される32ビットのデータとのうちの1つの32ビットのデータを選択的に32ビットデータバス81を介してCPU61及び作業用RAM63に出力する。

図4において、縦続接続された3個の32ビットラッチ73,74,75はキューメモリ72を構成しており、32ビットラッチ73は書き込み用ラッチとして動作する一方、32ビットラッチ75は読み出し用ラッチとして動作するように選択される。当該選択は、物理的には固定であるが、キューメモリ72へのデータの書き込み動作、もしくはキューメモリ72からのデータの読み出し動作によって、各32ビットラッチに格納されているデータが次段の32ビットラッチに移動して行くので、論理的には固定ではなく、順番に32ビットラッチ内のデータを選択して行くことになる。本実施形態では、CPU61から入出力制御信号(以下、I/O制御信号という。)とともに、アドレスバス82を介して入出力アドレス(以下、I/Oアドレスという。)をラッチ制御回路62に送信することにより、ラッチ制御回路62は、以下に示す制御信号をラッチ73,74,75,69及びバス選択器70に送信して制御する。

(a) CPU61がアドレスデータバス82を介してI/Oアドレスとして“AdrsQueue”をラッチ制御回路62に出力するとともに、I/O制御信号として“書き込み信号”をラッチ制御回路62

(b) CPU61がアドレスデータバス82を介してI/Oアドレスとして“AdrsQueue”をラッチ制御回路62に出力するとともに、I/O制御信号として“読み出し信号”をラッチ制御回路62に出力する。これにตอบสนองして、ラッチ制御回路62は、クロックCLKに同期する書き込みクロック信号を発生して32ビットラッチ73,74,75,69に出力する。

(c) CPU61がアドレスデータバス82を介してI/Oアドレスとして“AdrsFeed”をラッチ制御回路62に出力するとともに、I/O制御信号として“書き込み信号”をラッチ制御回路62に出力する。これにตอบสนองして、ラッチ制御回路62は、クロックCLKに同期する書き込みクロック信号を発生して32ビットラッチ73,74,75に出力する。

(d) CPU61がアドレスデータバス82を介してI/Oアドレスとして“AdrsClearPort”をラッチ制御回路62に出力するとともに、I/O制御信号として“書き込み信号”をラッチ制御回路62に出力する。これにตอบสนองして、ラッチ制御回路62はクリア信号を32ビットラッチ69に出力して、32ビットラッチ69に記憶されているデータを0にクリアする。

(e) CPU61がアドレスデータバス82を介してI/Oアドレスとして“AdrsQueue”をラッチ制御回路62に出力するとともに、I/O制御信号として“アクセス信号”をラッチ制御回路62に出力する。これにตอบสนองして、ラッチ制御回路62は、バス選択器70をa接点に切り換える。これにより、32ビットラッチ73から出力されるデータは、バス選択器70のa接点及び32ビットデータバス81を介してCPU61及び作業用RAM63に入力される。

(f) CPU61がアドレスデータバス82を介してI/Oアドレスとして“AdrsQueueLast”をラッチ制御回路62に出力するとともに、I/O制御信号として“アクセス信号”をラッチ制御回路62に出力する。これにตอบสนองして、ラッチ制御回路62は、バス選択器70をb接点に切り換える。これにより、32ビットラッチ69から出力されるデータは、バス選択器70のb接点及び32ビットデータバス81を介してCPU61及び作業用RAM63に入力される。

図5は、図3の誤り訂正符号化装置のCPU61によって実行される符号化処理を示すフローチャートであり、図6は、図5のサブルーチンである初期化処理(ステップS1)を示すフローチャートであり、図7は、図5のサブルーチンである符号語生成処理(ステップS2)を示すフローチャートである。また、図8は、図7のサブルーチン処理P1(ステップS7)を示すフローチャートであり、図9は、図7及び図8のサブルーチン処理P2(ステップS23,S35)を示すフローチャートであり、図10は、図8のサブルーチン処理P3(ステップS37

10

20

30

40

50

)を示すフローチャートであり、図11は、図7のサブルーチン処理P4(ステップS24)を示すフローチャートである。図5乃至図11に図示された符号化処理の制御フローのプログラムは、図3及び図4に示す誤り訂正符号化装置を動作させるために、CPU61に接続されたROM1に予め記憶され、CPU61によって実行される。

図5に示すように、まず、ステップS1で図6に示す初期化処理を実行した後、ステップS2で図7に示す符号語生成処理を実行して、当該符号化処理を終了する。

次いで、図6乃至図11における処理で用いる種々の記号について説明する。テーブル名の[]及びバッファ名の[]はそれぞれ配列を表し、メモリ領域の名前をnameとすると、一次元配列の要素はname[m]、二次元配列の要素はname[m][n]のように表し、ここで、m及びnはそれぞれ0以上の整数である。また、配列の大きさを表すときにname[M][N]と書くとともに、有効な要素はname[0][0]からname[M-1][N-1]である。

IOReadW(address)は、32ビットのワードデータをaddressで表されるI/Oアドレスから読み出したデータ値を表す関数である。また、IOWriteW(address,data)はdataで表される32ビットのワードデータをaddressで表されるI/Oアドレスに書き込む処理である。GetByte(data,index)はdataで表される32ビットのワードデータの上位からindex番目のバイトデータを表す関数である。ただし、indexは1から数える自然数である。

スラッシュ記号"/"は整数の除算を表わす二項演算子であり、A MOD BはAをBで除算したときの剰余を演算する二項演算子である。また、ANDはビットごとの論理積を演算する二項演算子であり、EORはビットごとの排他的論理和を演算する二項演算子である。さらに、配列名をnameとすると、name[x,...,y]は配列nameのx番目の要素からy番目の要素までを表す。変数名又は配列名の最後の1文字であるW,Bは、それぞれ32ビットのデータ、8ビットのデータを表す。

ガロア体演算テーブルtGaloisW[nQueueLatch][256]は、入力データと生成多項式の各係数とのガロア体上の積のデータであって、予め演算されてROM71に格納された後、CPU61の初期化時や、誤り訂正符号の最小符号化距離dの変更に伴う初期化処理において、ROM71から作業用RAM63内の領域に転送されて書き込まれる。第1の実施形態と同様の12シンボルのパリティ語を付加する場合には、表1及び表2に示したROM14の内容と同一のデータが当該ガロア体演算テーブルtGaloisW[nQueueLatch][256]に予め記憶される(ステップS11)。ただし、tGaloisW[m][n]は、第1の実施形態におけるROM14のアドレスHをmとし、アドレスLをnとしたデータ内容を表す。

符号語バッファBufB[]は、作業用RAM63内の領域に設定されたバッファメモリであり、情報語領域とパリティ語領域とに分割され、当該符号語バッファBufB[]の情報語領域において、この符号化処理を実行する前に入力された符号化すべき情報語が先頭から予め格納される一方、符号語バッファBufB[]のパリティ語領域において、上記入力された情報語に基づいて当該符号化処理を実行したときに得られるパリティ語が格納された後、情報語とパリティ語が符号語として外部装置に出力される。

I/OアドレスのAdrsQueueLastは、32ビットラッチ73の内容を読み出すためのアドレスである。ここで、CPU61がI/O制御信号の“読み出し信号”とともに、I/Oアドレスとして“AdrsQueueLast”をラッチ制御回路62に出力した場合であっても、上述のように、32ビットラッチ73,74,75,69に対して書き込みクロック信号を発生しないので、キューメモリ72内の記憶データの内容はそのままである。

表4は、図5乃至図11のフローチャートに従って本実施形態の誤り訂正符号化装置が動作する場合において、本動作例での図4の各32ビットラッチ73,74,75,69の記憶データを示す。表4における二重下線はデータの書き込みを表し、下線はデータの読み込みを表す。また、p₀₀₀から始まるパリティシンボルの記号は、第1の実施形態のものと同じであり、図13に示す従来技術の計算方法で演算される値である。

表4

ステップ	cnt	cntQ	ラッチ73	ラッチ74	ラッチ75	ラッチ69
S1001	-	-	00000000	00000000	00000000	00000000
S1002	0	-	00000000	00000000	00000000	00000000
S1003	0	-	00000000	00000000	00000000	00000000
S1004	0	3	(p000, ..., p003)	00000000	00000000	00000000
S1005	0	2	(p004, ..., p007)	(p000, ..., p003)	00000000	00000000
S1006	0	1	(p008, ..., p011)	(p004, ..., p007)	(p000, ..., p003)	00000000
S1007	1	0	(p008, ..., p011)	(p004, ..., p007)	(p000, ..., p003)	00000000
S1008	1	0	(p008, ..., p011)	(p004, ..., p007)	(p000, ..., p003)	<u>00000000</u>
S1009	1	3	(p012, ..., p015)	(p008, ..., p011)	(p004, ..., p007)	(p000, ..., p003)
S1010	1	2	(p106, ..., p019)	(p012, ..., p015)	(p008, ..., p011)	(p004, ..., p007)
S1011	1	1	(p020, ..., p023)	(p016, ..., p019)	(p012, ..., p015)	(p008, ..., p011)
S1012	2	0	(p020, ..., p023)	(p016, ..., p019)	(p012, ..., p015)	(p008, ..., p011)
S1013	2	0	(p020, ..., p023)	(p016, ..., p019)	(p012, ..., p015)	<u>00000000</u>
S1014	2	3	(p024, ..., p027)	(p020, ..., p023)	(p016, ..., p019)	(p012, ..., p015)
S1015	2	2	(p028, ..., p031)	(p024, ..., p027)	(p020, ..., p023)	(p016, ..., p019)
S1016	2	1	(p032, ..., p035)	(p028, ..., p031)	(p024, ..., p027)	(p020, ..., p023)
S1017	3	0	(p032, ..., p035)	(p028, ..., p031)	(p024, ..., p027)	(p020, ..., p023)
S1018	3	0	(p032, ..., p035)	(p028, ..., p031)	(p024, ..., p027)	<u>00000000</u>
...
S110220	0	0	(p236, ..., p239)	(p232, ..., p235)	(p228, ..., p231)	(p224, ..., p227)
S110320	0	0	xxxxxxxx	(p236, ..., p239)	(p232, ..., p235)	(p228, ..., p231)
S110420	0	0	xxxxxxxx	xxxxxxxx	(p236, ..., p239)	(p232, ..., p235)
S110520	0	0	xxxxxxxx	xxxxxxxx	xxxxxxxx	(p236, ..., p239)

10

20

30

40

以下に、第1の実施形態と同様に、本実施形態を用いて8ビットを1シンボルとしたリード・ソロモン符号RS(32,20,d=13)を符号化する処理例(以下、第1の動作例という。)を、図6乃至図11及び表4を参照して説明する。本動作例の場合、情報シンボル数nInfは20であり、パリティシンボル数nParityは12である。

まず、図6の初期化処理について以下説明する。

図6のステップS11において、ガロア体演算テーブルtGalois[nQueueLatch][256]の初期化を行う。本動作例の場合、キューメモリ72を構成する32ビットラッチの数nQueueLatc

50

$h (= m)$ は 3 である。本動作例のように最小符号間距離 d が 13 の場合、ガロア体演算テーブル $tGalois [nQueueLatch] [256]$ の内容は、表 1 と表 2 に示す第 1 の実施形態における ROM14 のデータ内容と同一になるように ROM71 から作業用 RAM63 に転送されて初期化される。また、32 ビットラッチ 73, 74, 75, 69 は 0 にクリアされる。この処理は表 4 のステップ S1001 に対応する。

次いで、ステップ S12 において、

$$nFeed = nQueueLatch - (nParity + 3) / 4 \quad \dots (31)$$

で表すことができるキューメモリ 72 のフィード回数 $nFeed$ を演算して、フィード回数パラメータ $nFeed$ に代入される。本動作例の場合、キューメモリ 72 を構成する 32 ビットラッチの数 $nQueueLatch$ は 3 であり、付加するパリティシンボル数 $nParity$ は 12 であるから、キューメモリ 72 のフィード回数 $nFeed$ は 0 に初期化される。次いで、ステップ S13 において、

$$nQ = (nParity + 3) / 4 \quad \dots (32)$$

で表すことができるキューメモリ 72 の書き込み数 nQ を演算して書き込み数パラメータ nQ に代入される。本動作例の場合、付加するパリティシンボル数 $nParity$ は 12 であるから、キューメモリ 72 の書き込み数 nQ は 3 になる。

次いで、ステップ S14 において、

$$index = ((nParity + 3) \text{MOD} 4) + 1 \quad \dots (33)$$

で表すことができるキュー溢れシンボル取り出し位置 $index$ を演算して、キュー溢れシンボル取り出し位置パラメータ $index$ に代入する。ここで、キュー溢れシンボル取り出し位置 $index$ は、キューメモリ 72 を 8 ビット \times $nParity$ 段のキューとして動作させるために、擬似的にキューメモリ 72 の $nParity$ 段目から 8 ビットシンボルが溢れたように取り出す位置を示す。本動作例の場合、付加するパリティシンボル数 $nParity$ は 12 であるから、キュー溢れシンボル取り出し位置 $index$ は 4 になる。以上で初期化処理を終了する。

次に、図 7 から図 11 を参照して実際の符号語生成処理を説明する。

まず、図 7 のステップ S21 において、作業用 RAM63 内の符号語バッファ $BufB []$ から情報語を読み出し、当該符号語生成処理によって生成したパリティ語をキューメモリ 72 上に作成する。この処理をサブルーチン処理 P1 とする。

次に、サブルーチン処理 P1 の内容を図 8 を参照して具体的に説明する。まず、図 8 のステップ S31 において、情報シンボルカウンタ cnt を 0 に初期化し、ステップ S32 において、符号語バッファから情報シンボルカウンタ cnt 番目の 8 ビットの情報シンボル $BufB [cnt]$ を読み出して入力データ $inDataB$ とする。この場合、情報シンボルカウンタ cnt は 0 であるから、入力データ $inDataB$ は、符号語バッファの先頭のシンボルである。以後、ここで取り出した先頭の情報シンボルを i_{000} とする。次いで、ステップ S33 において、入力ポートである 32 ビットラッチ 73 から 32 ビットのデータを読み出し、その上位から $index$ (本動作例の場合は 4) バイト目、つまり下位 8 ビットを得る。この場合、32 ビットラッチ 73 の内容は、クリアされて 00000000H であるので、その下位 8 ビットは 00H である。これは表 4 のステップ S1002 に対応する。さらに、ステップ S34 において、出力ポートである 32 ビットラッチ 69 の内容を 0 にクリアする。これは表 4 のステップ S1003 に対応する。

次いで、ステップ S35 において、キューメモリ 72 の内容を、キューメモリ 72 のフィード回数 $nFeed$ 回だけ進める。当該処理においては、32 ビットラッチ 75 のデータを 32 ビットラッチ 69 に書き込み、32 ビットラッチ 74 のデータを 32 ビットラッチ 75 に書き込み、32 ビットラッチ 73 のデータを 32 ビットラッチ 74 に書き込む。ここで、フィード回数 $nFeed$ 回だけ進めるとは、上記ラッチからラッチへの書き込み処理を $nFeed$ 回だけ繰り返すことを意味する。ここで、入力ポートである 32 ビットラッチ 73 のデータはそのまま保存される。この処理をサブルーチン処理 P2 とする。

次に、サブルーチン処理 P2 の内容を図 9 を参照して具体的に説明する。まず、図 9 のステップ S41 において、キューメモリ 72 のフィードカウンタの計数値 $cntFeed$ をキューメモリ 72 のフィード回数 $nFeed$ に初期化する。本動作例の場合、フィード回数 $nFeed$ は 0 であるので、計数値 $cntFeed$ は 0 になる。次いで、ステップ S42 において、キューメモリ 72 のフィードカウンタの計数値 $cntFeed$ は 0 であるから、サブルーチン処理 P2 を終了して図 8 の元のサブルー

10

20

30

40

50

チン処理P1に戻る。つまり、本動作例の場合、サブルーチン処理P2では何も実行しない。図8のステップS36において、入力データinDataBとステップS33で求めた32ビットラッチ73の下位8ビットのデータpDataBとの排他的論理和を求め、演算結果のデータdataBの値を d_{000} とする。この場合、入力データ i_{000} とデータ00Hとの排他的論理和なので、第1の実施形態と同様に、演算結果のデータ d_{000} は式(15)で表される。次いで、ステップS37において、ステップS36で求めた演算結果のデータdataBと生成多項式の各係数との積を作業用RAM63内のガロア体演算テーブルから読み出してキューメモリ72に書き込む。この処理をサブルーチン処理P3とする。

次に、サブルーチン処理P3の内容を図10を参照して具体的に説明する。まず、図10のステップS51において、キュー書き込みカウンタの計数値cntWQを0に初期化する。次いで、ステップS52において、ステップS36で求めたデータ d_{000} と生成多項式(式(14))の係数とのガロア体上の積を、4シンボル(32ビット)だけ作業用RAM63内のガロア体演算テーブルから読み出す。ここで、キュー書き込みカウンタの計数値cntWQが0の時には、生成多項式(式(14))の係数として $k_{12}, k_{11}, k_{10}, k_9$ が選ばれる。次いで、ステップS53において、ステップS52で読み出したガロア体上の積のデータをキューメモリ72に書き込む。このとき、32ビットラッチ75は、データ00000000Hを出力しており、8ビットラッチ68はデータ00Hを出力しているため、排他的論理和演算器64,65,66,67の入力データはデータ(00H,00H,00H,00H)と、データ($k_{12} \cdot d_{000}, k_{11} \cdot d_{000}, k_{10} \cdot d_{000}, k_9 \cdot d_{000}$)である。従って、排他的論理和演算器64,65,66,67の出力データを($p_{000}, p_{001}, p_{002}, p_{003}$)すると、第1の実施形態と同様に、このデータ値は式(19)で表すことができる。これは表4のステップS1004に対応する。

次いで、ステップS54において、キュー書き込みカウンタの計数値cntWQを1だけインクリメントする。このとき、キュー書き込みカウンタの計数値cntWQは1になる。そして、ステップS55において、キュー書き込みカウンタの計数値cntWQがキュー書き込み数nQより小さい場合は、ステップS52に戻る一方、そうでない場合はサブルーチン処理P3を終了してリターンする。この場合、キュー書き込みカウンタの計数値cntWQは1であり、キュー書き込み数nQは3であるから、ステップS52に戻る。

次いで、ステップS52において、ステップS36で求めたデータ d_{000} と生成多項式(式(14))の係数とのガロア体上の積を、4シンボル(32ビット)求める。その際に、ガロア体演算テーブルを用いるが、キュー書き込みカウンタの計数値cntWQが1の時には、生成多項式(式(14))の係数として k_8, k_7, k_6, k_5 が選ばれる。さらに、ステップS53において、ステップS52で求めた積のデータをキューメモリ72に書き込む。このとき、32ビットラッチ75はデータ00000000Hを出力しており、8ビットラッチ68はデータ00Hを出力しているため、排他的論理和演算器64,65,66,67の入力データは、(00H,00H,00H,00H)と、データ($k_8 \cdot d_{000}, k_7 \cdot d_{000}, k_6 \cdot d_{000}, k_5 \cdot d_{000}$)である。従って、排他的論理和演算器64,65,66,67の出力を($p_{004}, p_{005}, p_{006}, p_{007}$)とすると、第1の実施形態と同様に、このデータ値は式(21)で表すことができる。これは表4のステップS1005に対応する。

次いで、ステップS54において、キュー書き込みカウンタの計数値cntWQを1だけインクリメントする。このとき、キュー書き込みカウンタの計数値cntWQは2になる。そして、ステップS55において、キュー書き込みカウンタの計数値cntWQがキュー書き込み数nQより小さい場合は、ステップS52に戻る一方、そうでない場合はサブルーチン処理P3を終了してリターンする。この場合、キュー書き込みカウンタの計数値cntWQは2であり、キュー書き込み数nQは3であるから、ステップS52に戻るが、その後、上記の処理と同様にステップS52、ステップS53、ステップS54を経て、再びステップS55に進む。この時、キュー書き込みカウンタの計数値cntWQは3であるから、当該サブルーチン処理P3を終了して、図8のサブルーチン処理P1に戻る。

図8のステップS38において、情報シンボルカウンタの計数値cntを1だけインクリメントする。このとき、情報シンボルカウンタの計数値cntは1になる。そして、ステップS39において、情報シンボルカウンタの計数値cntが情報シンボル数nInfoより小さい場合はステップS32に戻る一方、そうでない場合はサブルーチン処理P1を終了してリターンする。こ

10

20

30

40

50

の場合、情報シンボルカウンタの計数値cntは1であり、かつ情報シンボル数nInfoは20であるから、ステップS32に戻る。

ステップS32において、符号語バッファから情報シンボルカウンタの計数値cnt番目の情報シンボルBufB[cnt]を読み出す。この場合、情報シンボルカウンタの計数値cntは1であるから、符号語バッファの先頭から2番目のシンボルである。ここで読み出した2番目の情報シンボルを $i_{0,0,1}$ とする。次いで、ステップS33において、32ビットラッチ73から32ビットのデータを読み出し、その上位からindex(本動作例の場合は4)バイト目、つまり下位8ビットのデータを得る。この場合、32ビットラッチ73内のデータはデータ($p_{0,0,8}, p_{0,0,9}, p_{0,0,10}, p_{0,0,11}$)であるので、その下位8ビットのデータは $p_{0,0,11}$ である。これは表4のステップS1007に対応する。さらに、ステップS34において、32ビットラッチ69の内容をクリアする。これは表4のステップS1008に対応する。

次いで、ステップS35において、キューメモリ72の内容を、キューメモリ72のフィード回数nFeed回だけ進めるが、上記の処理と同様に、本動作例の場合、当該サブルーチン処理P2において何も実行しない。さらに、ステップS36において、入力データinDataBとステップS33で求めた32ビットラッチ73の下位8ビットのデータとの排他的論理和を演算し、演算結果のデータ値を $d_{0,0,1}$ とすると、この場合、入力データ $i_{0,0,1}$ とデータ $p_{0,0,11}$ との排他的論理和なので、第1の実施形態と同様に、演算結果のデータ $d_{0,0,1}$ は式(16)で表される。さらに、ステップS37において、ステップS36で求めたデータ値と生成多項式の各係数との積を、キューメモリ72に書き込む処理であるサブルーチン処理P3を実行する。

次に、サブルーチン処理P3の内容を図10を参照して具体的に説明する。まず、図10のステップS51において、キュー書き込みカウンタの計数値cntWQを0に初期化し、ステップS52において、ステップS36で求めたデータ $d_{0,0,1}$ と生成多項式(式(14))の係数とのガロア体上の積を、4シンボル(32ビット)求める。その際に、ガロア体演算テーブルを用いるが、キュー書き込みカウンタの計数値cntWQが0の時には、生成多項式(式(14))の係数として $k_{1,2}, k_{1,1}, k_{1,0}, k_9$ が選ばれる。そして、ステップS53において、ステップS52で求めた結果のデータをキューメモリ72に書き込む。このとき、32ビットラッチ75はデータ($p_{0,0,0}, p_{0,0,1}, p_{0,0,2}, p_{0,0,3}$)を出力しており、8ビットラッチ68はデータ00Hを出力しているので、排他的論理和演算器64,65,66,67の入力データはデータ(00H, $p_{0,0,0}, p_{0,0,1}, p_{0,0,2}$)とデータ($k_{1,2} \cdot d_{0,0,1}, k_{1,1} \cdot d_{0,0,1}, k_{1,0} \cdot d_{0,0,1}, k_9 \cdot d_{0,0,1}$)である。従って、排他的論理和演算器64,65,66,67の出力データをデータ($p_{0,0,12}, p_{0,0,13}, p_{0,0,14}, p_{0,0,15}$)とすると、第1の実施形態と同様に、このデータ値は式(25)で表すことができる。これは表4のステップS1009に対応する。

次いで、ステップS54において、キュー書き込みカウンタの計数値cntWQを1だけインクリメントする。このとき、キュー書き込みカウンタの計数値cntWQは1になる。さらに、ステップS55において、キュー書き込みカウンタの計数値cntWQがキュー書き込み数nQより小さい場合はステップS52に戻る一方、そうでない場合は当該サブルーチン処理P3を終了してリターンする。この場合、キュー書き込みカウンタの計数値cntWQは1であり、キュー書き込み数nQは3であるから、ステップS52に戻る。

ステップS52において、ステップS36で求めたデータ $d_{0,0,1}$ と生成多項式(式(14))の係数とのガロア体上の積を、4シンボル(32ビット)求める。その際に、ガロア体演算テーブルを用いるが、キュー書き込みカウンタの計数値cntWQが1の時には、生成多項式(式(14))の係数として k_8, k_7, k_6, k_5 が選ばれる。そして、ステップS53において、ステップS52で求めた結果データをキューメモリ72に書き込む。このとき、32ビットラッチ75はデータ($p_{0,0,4}, p_{0,0,5}, p_{0,0,6}, p_{0,0,7}$)を出力しており、8ビットラッチ68はデータ $p_{0,0,3}$ を出力しているので、排他的論理和演算器64,65,66,67の入力データはデータ($p_{0,0,3}, p_{0,0,4}, p_{0,0,5}, p_{0,0,6}$)とデータ($k_8 \cdot d_{0,0,1}, k_7 \cdot d_{0,0,1}, k_6 \cdot d_{0,0,1}, k_5 \cdot d_{0,0,1}$)である。従って、排他的論理和演算器64,65,66,67の出力データをデータ($p_{0,0,16}, p_{0,0,17}, p_{0,0,18}, p_{0,0,19}$)とすると、第1の実施形態と同様に、このデータ値は式(27)で表すことができる。これは表4のステップS1010に対応する。

次いで、ステップS54において、キュー書き込みカウンタの計数値cntWQを1だけインクリ

10

20

30

40

50

メントする。このとき、キュー書き込みカウンタの計数値cntWQは2になる。次いで、ステップS55において、キュー書き込みカウンタの計数値cntWQがキュー書き込み数nQより小さい場合はステップS52に戻る一方、そうでない場合はサブルーチン処理P3を終了してリターンする。この場合、キュー書き込みカウンタの計数値cntWQは2であり、キュー書き込み数nQは3であるから、ステップS52に戻る。その後、上記の処理と同様にステップS52、ステップS53、ステップS54を経て、再びステップS55に進む。この時、キュー書き込みカウンタの計数値cntWQは3であるから、当該サブルーチン処理P3を終了して、図8のサブルーチン処理P1にリターンする。

図8のステップS38において、情報シンボルカウンタの計数値cntを1だけインクリメントする。このとき、情報シンボルカウンタの計数値cntは2になる。次いで、ステップS39において、情報シンボルカウンタの計数値cntが情報シンボル数nInfoより小さい場合はステップS32に戻り、そうでない場合はサブルーチン処理P1を終了してリターンする。この場合、情報シンボルカウンタの計数値cntは2であり、情報シンボル数nInfoは20であるから、ステップS32に戻る。

ステップS32において、符号語バッファから情報シンボルカウンタの計数値cnt番目の情報シンボルBufB[cnt]を読み出す。この場合、情報シンボルカウンタの計数値cntは2であるから、符号語バッファの先頭から3番目のシンボルである。ここで取り出した3番目の情報シンボルをデータ $i_{0,2}$ とする。そして、ステップS33において、32ビットラッチ73から32ビットのデータを読み出し、その上位からindex(本動作例の場合は4)バイト目、つまり下位8ビットを得る。この場合、32ビットラッチ73の内容はデータ($p_{0,20}, p_{0,21}, p_{0,22}, p_{0,23}$)であるので、その下位8ビットのデータは $p_{0,23}$ である。これは表4のステップS1012に対応する。次いで、ステップS34において、出力ポートの32ビットラッチ69の内容をクリアする。これは表4のステップS1013に対応する。そして、ステップS35において、キューメモリ72の内容を、キューメモリ72のフィード回数nFeed回だけ進めるが、上記の処理と同様に、本動作例の場合、当該サブルーチン処理P2において何も実行しない。

次いで、ステップS36において、入力データとステップS33で求めた32ビットラッチ73の下位8ビットのデータとの排他的論理和を求める。このデータ値を $d_{0,2}$ とすると、この場合、入力データ $i_{0,2}$ とデータ $p_{0,23}$ との排他的論理和なので、第1の実施形態と同様に、データ $d_{0,2}$ は式(30)で表される。以下、上記の処理と同様に、ステップS37、S38、S39と進み、さらに、情報シンボルカウンタの計数値cntが情報シンボル数nInfo(本動作例の場合は20)に一致するまで、ステップS32からステップS39までの処理を繰り返し、サブルーチン処理P1を終了して図7のメインルーチンに戻る。

そして、図7のステップS22において、キューメモリ72から溢れた32ビットのデータをダミーデータとして読み出す。これは表4のステップS1102に対応する。次いで、ステップS23において、キューメモリ72の内容を、キューメモリ72のフィード回数nFeed回だけ進めるが、上記の処理と同様に、本動作例の場合、当該サブルーチン処理P2において何も実行しない。次いで、ステップS24において、キューメモリ72からパリティシンボルを4シンボルずつ合計nParityシンボル読み出し、符号語バッファBufB[]のパリティ語領域に格納する。この処理をサブルーチン処理P4とする。

次に、サブルーチン処理P4の内容を図11を参照して具体的に説明する。まず、ステップS61において、キュー読み出しカウンタの計数値cntRQを0に初期化する。次いで、ステップS62において、キューメモリ72からパリティシンボルを4シンボルずつ読み出し、ステップS63において、符号語バッファのパリティ語領域に、ステップS62で取り出した4シンボル(32ビット)分のパリティシンボルを格納する。この場合、情報シンボル数nInfoは20であり、キュー読み出しカウンタの計数値cntRQは0であるから、符号語バッファに格納する位置BufB[nInfo+cntRQ・4, ..., nInfo+cntRQ・4+3]はBufB[20, ..., 23]となる。本実施形態の場合、4シンボル(=32ビット)分のデータ(a,b,c,d)を符号語バッファBufB[i, ..., i+3]に格納する場合、BufB[i]にはデータaが、BufB[i+1]にはデータbが、BufB[i+2]にはデータcが、BufB[i+3]にはデータdが格納されるものとする。

10

20

30

40

50

さらに、ステップS64において、キュー読み出しカウンタの計数値cntRQを1だけインクリメントする。この場合、計数値cntRQは1になる。次いで、ステップS65において、キュー読み出しカウンタの計数値cntRQがキュー書き込み回数nQより小さい場合、ステップS62に戻る一方、そうでない場合、当該サブルーチン処理P4を終了してリターンする。この場合、計数値cntRQは1であり、キュー書き込み回数nQは3であるから、ステップS62に戻る。次に、ステップS62において、キューメモリ72からパリティシンボルを4シンボルずつ読み出し、ステップS63において、符号語バッファのパリティ語領域に、ステップS62で読み出した4シンボル(=32ビット)分のパリティシンボルを格納する。この場合、情報シンボル数nInfoは20であり、キュー読み出しカウンタの計数値cntRQは1であるから、符号語バッファに格納する位置BufB[nInfo+cntRQ・4,...,nInfo+cntRQ・4+3]はBufB[24, 10

...,27]となる。そして、ステップS64において、キュー読み出しカウンタの計数値cntRQを1だけインクリメントする。この場合、計数値cntRQは2になる。さらに、ステップS65において、キュー読み出しカウンタの計数値cntRQがキュー書き込み回数nQより小さい場合、ステップS62に戻る一方、そうでない場合、当該サブルーチン処理P4を終了してリターンする。この場合、計数値cntRQは2であり、書き込み回数nQは3であるから、ステップS62に戻る。以降、ステップS62、S63、S64の処理を同様に実行し、その後ステップS65に進む。このとき、計数値cntRQは3であり、書き込み回数nQは3であるから、当該サブルーチン処理P4を終了して元のメインルーチンに戻る。上記サブルーチン処理P4は、表4のステップS1103、S1104、及びS1105の処理に対応する。

以上で、本動作例であるRS(32,20,d=13)の符号語生成処理を終了する。ただし、符号語は符号語バッファBufB[0,...,nInfo+nParity-1]に格納されている。この場合、情報シンボル数nInfoは20、パリティシンボル数nParityは12であるから、符号語は符号語バッファBufB[0,...,31]に格納されている。 20

次に、本実施形態の誤り訂正符号化装置を用いて、上記第1の動作例と異なる最小符号間距離dを有し、8ビットを1シンボルとしたリード・ソロモン符号RS(15,10,d=6)を符号化する処理について、図5乃至図11及び表5を用いて説明する。これを第2の動作例とする。

ただし、原始多項式m(X)と原始元は、第1の実施形態と同様にそれぞれ式(12)、式(13)で表される。ただし、生成多項式G(X)は次式で表わすことができる。

$$G(X)$$

$$8$$

$$= (X - \alpha^i)$$

$$i = 0$$

$$= k_1 \cdot X^8 + k_2 \cdot X^7 + \dots + k_8 \cdot X + k_9 \quad \dots (34)$$

従って、第2の動作例では、係数 k_n (1 ≤ n ≤ 9)の値が第1の実施形態や本実施形態の第1の動作例とは異なる。

表5は、図5乃至図11のフローチャートに従って、誤り訂正符号化装置が動作する場合において、本動作例での図4の各32ビットラッチの状態である。表5の2重下線はデータの書き込みを表し、下線はデータの読み込みを表す。また、データ p_{000} から始まるパリティシンボルの記号やデータ d_{000} から始まる記号は、第1の実施形態や本実施形態の第1の動作例における記号と異なり、図14に示すような計算方法で求められる値である。本動作例の場合、情報シンボル数nInfoは10であり、パリティシンボル数nParityは5である。 40

表5

ステップ	cnt	cnt	ラッチ73	ラッチ74	ラッチ75	ラッチ69
S2001	-	-	00000000	00000000	00000000	00000000
S2002	0	-	00000000	00000000	00000000	00000000
S2003	0	-	00000000	00000000	00000000	<u>00000000</u>
S2004	0	-	<u>00000000</u>	00000000	00000000	00000000
S2005	0	2	(p000, ..., p003)	00000000	00000000	00000000
S2006	0	1	(p004, 00, 00, 00)	(p000, ..., p003)	00000000	00000000
S2007	1	0	(p004, 00, 00, 00)	(p000, ..., p003)	00000000	00000000
S2008	1	0	(p004, 00, 00, 00)	(p000, ..., p003)	00000000	<u>00000000</u>
S2009	1	0	<u>00000000</u>	(p004, 00, 00, 00)	(p000, ..., p003)	00000000
S2010	1	2	(p005, ..., p008)	00000000	(p004, 00, 00, 00)	(p000, ..., p003)
S2011	1	1	(p009, 00, 00, 00)	(p005, ..., p008)	00000000	(p004, 00, 00, 00)
S2012	2	0	(p009, 00, 00, 00)	(p005, ..., p008)	00000000	(p004, 00, 00, 00)
S2013	2	0	(p009, 00, 00, 00)	(p005, ..., p008)	00000000	<u>00000000</u>
S2014	2	0	<u>00000000</u>	(p009, 00, 00, 00)	(p005, ..., p008)	00000000
S2015	2	2	(p010, ..., p013)	00000000	(p009, 00, 00, 00)	(p005, ..., p008)
S2016	2	1	(p014, 00, 00, 00)	(p010, ..., p013)	00000000	(p009, 00, 00, 00)
S2017	3	0	(p014, 00, 00, 00)	(p010, ..., p013)	00000000	(p009, 00, 00, 00)
S2018	3	0	(p014, 00, 00, 00)	(p010, ..., p013)	00000000	<u>00000000</u>
S2019	3	0	<u>00000000</u>	(p014, 00, 00, 00)	(p101, ..., p013)	00000000
...
S2052	10	0	(p049, 00, 00, 00)	(p045, ..., p048)	00000000	(p044, 00, 00, 00)
S2053	10	0	xxxxxxxx	(p049, 00, 00, 00)	(p045, ..., p048)	<u>00000000</u>
S2054	10	0	xxxxxxxx	xxxxxxxx	(p049, 00, 00, 00)	(p045, ..., p048)
S2055	10	0	xxxxxxxx	xxxxxxxx	00000000	(p049, 00, 00, 00)

以下に、本実施形態の第2の動作例における初期化処理について図6を参照して説明する。

まず、図6のステップS11において、ガロア体演算テーブルtGalois[nQueueLatch][256]の初期化を行う。本動作例の場合、キューメモリ72を構成する32ビットラッチの数nQueueLatchは3である。本動作例のように最小符号間距離が6の場合、ガロア体演算テーブルの内容は、表6及び表7に示す内容となるように初期化される。また、32ビットラッチ73,74,75,69を0にクリアする。これは表5のステップS2001に対応する。

表6

7ドスH	7ドスL	b[31, ..., 24]	b[23, ..., 16]	b[15, ..., 8]	b[7, ..., 0]
0	00H	0	0	0	0
0	01H	k_5	k_4	k_3	k_2
0	02H	$k_5 \cdot \alpha$	$k_4 \cdot \alpha$	$k_3 \cdot \alpha$	$k_2 \cdot \alpha$
0	03H	$k_5 \cdot \alpha^{25}$	$k_4 \cdot \alpha^{25}$	$k_3 \cdot \alpha^{25}$	$k_2 \cdot \alpha^{25}$
0	04H	$k_5 \cdot \alpha^2$	$k_4 \cdot \alpha^2$	$k_3 \cdot \alpha^2$	$k_2 \cdot \alpha^2$
0	05H	$k_5 \cdot \alpha^{50}$	$k_4 \cdot \alpha^{50}$	$k_3 \cdot \alpha^{50}$	$k_2 \cdot \alpha^{50}$
...
0	FBH	$k_5 \cdot \alpha^{234}$	$k_4 \cdot \alpha^{234}$	$k_3 \cdot \alpha^{234}$	$k_2 \cdot \alpha^{234}$
0	FCH	$k_5 \cdot \alpha^{168}$	$k_4 \cdot \alpha^{168}$	$k_3 \cdot \alpha^{168}$	$k_2 \cdot \alpha^{168}$
0	FDH	$k_5 \cdot \alpha^{80}$	$k_4 \cdot \alpha^{80}$	$k_3 \cdot \alpha^{80}$	$k_2 \cdot \alpha^{80}$
0	FEH	$k_5 \cdot \alpha^{88}$	$k_4 \cdot \alpha^{88}$	$k_3 \cdot \alpha^{88}$	$k_2 \cdot \alpha^{88}$
0	FFH	$k_5 \cdot \alpha^{175}$	$k_4 \cdot \alpha^{175}$	$k_3 \cdot \alpha^{175}$	$k_2 \cdot \alpha^{175}$
1	00H	0	0	0	0
1	01H	k_1	0	0	0
1	02H	$k_1 \cdot \alpha$	0	0	0
1	03H	$k_1 \cdot \alpha^{25}$	0	0	0
1	04H	$k_1 \cdot \alpha^2$	0	0	0
1	05H	$k_1 \cdot \alpha^{50}$	0	0	0
...
1	FBH	$k_1 \cdot \alpha^{234}$	0	0	0
1	FCH	$k_1 \cdot \alpha^{168}$	0	0	0
1	FDH	$k_1 \cdot \alpha^{80}$	0	0	0
1	FEH	$k_1 \cdot \alpha^{88}$	0	0	0
1	FFH	$k_1 \cdot \alpha^{175}$	0	0	0

10

20

30

40

表 7

アドレスH	アドレスL	b[31, ..., 24]	b[23, ..., 16]	b[15, ..., 8]	b[7, ..., 0]
2	00H	0	0	0	0
2	01H	0	0	0	0
2	02H	0	0	0	0
2	03H	0	0	0	0
2	04H	0	0	0	0
2	05H	0	0	0	0
...
2	FBH	0	0	0	0
2	FCH	0	0	0	0
2	FDH	0	0	0	0
2	FEH	0	0	0	0
2	FFH	0	0	0	0

次に、ステップS12において、式(31)で表わされるキューメモリ72のフィード回数 n_{Feed} を求める。本動作例の場合、キューメモリ72を構成する32ビットラッチの数 $n_{QueueLatch}$ は3であり、付加するパリティシンボル数 n_{Parity} は5であるから、キューメモリ72のフィード回数 n_{Feed} は1になる。次いで、ステップS13において、式(32)で表わされるキューメモリ72の書き込み数 n_Q を求める。本動作例の場合、付加するパリティシンボル数 n_{Parity} は5であるから、キューメモリ72の書き込み数 n_Q は2になる。さらに、ステップS14において、式(33)で表わすことができるキュー溢れシンボル取り出し位置 $index$ を求める。本動作例の場合、付加するパリティシンボル数 n_{Parity} は5であるから、キュー溢れシンボル取り出し位置 $index$ は1になる。以上で初期化処理を終了する。

次に、図7乃至図11を用いて実際の符号語生成処理を説明する。まず、図7のステップS21において、作業用RAM63内の符号語バッファ $BufB[]$ から情報語を読み出し、パリティ語をキューメモリ72上に作成するサブルーチン処理P1を実行する。ここで、以下、当該サブルーチン処理P1の内容を図8を参照して具体的に説明する。

まず、図8のステップS31において、情報シンボルカウンタの計数値 cnt を0に初期化する。次いで、ステップS32において、符号語バッファから情報シンボルカウンタの計数値 cnt 番目の情報シンボル $BufB[cnt]$ を読み出す。この場合、情報シンボルカウンタの計数値 cnt は0であるから、符号語バッファの先頭のシンボルである。以後、ここで読み出した先頭の情報シンボルをデータ i_{000} とする。さらに、ステップS33において、32ビットラッチ73から32ビットのデータを読み出し、その上位から $index$ (本動作例の場合は1)バイト目、つまり上位8ビットを得る。この場合、32ビットラッチ73の内容は、クリアされて00000000Hであるので、その上位8ビットのデータはデータ00Hである。これは表5のステップS2002に対応する。次いで、ステップS34において、32ビットラッチ69の内容を0にクリアする。これは表5のステップS2003に対応する。さらに、ステップS35において、キューメモリ72の内容を、キューメモリ72のフィード回数 n_{Feed} 回だけ進めるサブルーチン処理P2を実行する。

10

20

30

40

50

次に、このサブルーチン処理P2を図9を参照して具体的に説明する。まず、ステップS41において、キューメモリ72のフィードカウンタの計数値cntFeedをキューメモリ72のフィード回数nFeedに初期化する。本動作例の場合、フィード回数nFeedは1であるので、計数値cntFeedは1になる。次いで、ステップS42において、キューメモリ72のフィードカウンタの計数値cntFeedが0より大きければステップS43に進む一方、そうでないからサブルーチン処理P2を終了してリターンする。この場合、計数値cntFeedは1であるから、ステップS43に進む。ステップS43において、キューメモリ72の内容を進める。ただし、この時32ビットラッチ69の内容はそのままに保たれる。これは表5のステップS2004に対応する。次いで、ステップS44でキューメモリ72のフィードカウンタの計数値cntFeedを1だけデクリメントする。この場合、計数値cntFeedは0になる。そして、ステップS42において、キューメモリ72のフィードカウンタの計数値cntFeedが0より大きければステップS43に進む一方、そうでないならサブルーチン処理P2を終了してリターンする。この場合、計数値cntFeedは0であるから、サブルーチン処理P2を終了して、図8のサブルーチン処理P1に戻る。

10

図8のステップS36において、入力データとステップS33で求めた32ビットラッチ73の上位8ビットのデータとの排他的論理和を求める。このデータ値を d_{000} とすると、この場合、入力データ i_{000} とデータ00Hとの排他的論理和なので、データ d_{000} は次式で表わすことができる。

$$d_{000} = i_{000} \quad \dots (35)$$

次いで、ステップS37において、ステップS36で求めたデータ値と生成多項式の各係数との積をキューメモリ72に書き込むサブルーチン処理P3を実行する。以下、このサブルーチン処理P3を図10を参照して具体的に説明する。

20

まず、図10のステップS51において、キュー書き込みカウンタの計数値cntWQを0に初期化し、ステップS52において、ステップS56で求めたデータ d_{000} と生成多項式(式(34))の係数とのガロア体上の積を、4シンボル(32ビット)だけ求める。その際に、ガロア体演算テーブルを用いるが、キュー書き込みカウンタの計数値cntWQが0の時には、生成多項式(式(34))の係数として k_5, k_4, k_3, k_2 が選ばれる。さらに、ステップS53において、ステップS52で求めた結果のデータをキューメモリ72に書き込む。このとき、32ビットラッチ75はデータ00000000Hを出力しており、8ビットラッチ68はデータ00Hを出力しているので、排他的論理和演算器64,65,66,67の入力データは、データ(00H,00H,00H,00H)と、データ($k_5 \cdot d_{000}, k_4 \cdot d_{000}, k_3 \cdot d_{000}, k_2 \cdot d_{000}$)である。従って、排他的論理和演算器64,65,66,67の出力データをデータ($p_{000}, p_{001}, p_{002}, p_{003}$)とすると、このデータは次式で表わすことができる。

30

$$(p_{000}, p_{001}, p_{002}, p_{003}) \\ = (k_5 \cdot d_{000}, k_4 \cdot d_{000}, k_3 \cdot d_{000}, k_2 \cdot d_{000}) \quad \dots (36)$$

これは表5のステップS2005に対応する。

次に、ステップS54において、キュー書き込みカウンタの計数値cntWQを1だけインクリメントする。この場合、キュー書き込みカウンタの計数値cntWQは1になる。次いで、ステップS55において、キュー書き込みカウンタの計数値cntWQがキュー書き込み数nQより小さい場合はステップS52に戻り、そうでない場合はサブルーチン処理P3を終了してリターンする。この場合、キュー書き込みカウンタの計数値cntWQは1であり、キュー書き込み数nQは2であるから、ステップS52に戻る。

40

ステップS52において、ステップS36で求めたデータ d_{000} と生成多項式(式(34))の係数とのガロア体上の積を、4シンボル(32ビット)だけ求める。その際に、ガロア体演算テーブルを用いるが、キュー書き込みカウンタの計数値cntWQが1の時には、生成多項式(式(14))の係数として $k_1, 0, 0, 0$ が選ばれる。次いで、ステップS53において、S52で求めた結果のデータをキューメモリ72に書き込む。このとき、32ビットラッチ75はデータ00000000Hを出力しており、8ビットラッチ68はデータ00Hを出力しているので、排他的論理和演算器64,65,66,67の入力データは、データ(00H,00H,00H,00H)と、データ($k_1 \cdot d_{000}, 00H, 00H, 00H$)である。従って、排他的論理和演算器64,65,66,67からの出力データを($p_{000}, p_{001}, p_{002}, p_{003}$)とすると、このデータは次式で表わすことができる。

50

$4, 00H, 00H, 00H$) とすると、データ p_{004} は次式で表わすことができる。

$$p_{004} = k_1 \cdot d_{000} \quad \dots (37)$$

これは表 5 のステップ S2006 に対応する。

次に、ステップ S54 において、キュー書き込みカウンタの計数値 cntWQ を 1 だけインクリメントする。つまり、キュー書き込みカウンタの計数値 cntWQ は 2 になる。次いで、ステップ S55 において、キュー書き込みカウンタの計数値 cntWQ がキュー書き込み数 nQ より小さい場合はステップ S52 に戻り、そうでない場合はサブルーチン処理 P3 を終了してリターンする。この場合、キュー書き込みカウンタの計数値 cntWQ は 2 であり、キュー書き込み数 nQ は 2 であるから、サブルーチン処理 P3 を終了して、図 8 のサブルーチン処理 P1 にリターンする。

10

図 8 のステップ S38 において、情報シンボルカウンタの計数値 cnt を 1 だけインクリメントする。この場合、情報シンボルカウンタの計数値 cnt は 1 になる。次いで、ステップ S39 において、情報シンボルカウンタの計数値 cnt が情報シンボル数 nInfo より小さい場合はステップ S32 に戻る一方、そうでない場合はサブルーチン処理 P1 を終了する。この場合、情報シンボルカウンタの計数値 cnt は 1 であり、情報シンボル数 nInfo は 10 であるから、ステップ S32 に戻る。

ステップ S32 において、符号語バッファから情報シンボルカウンタの計数値 cnt 番目の情報シンボルつまり BufB [cnt] を読み出す。この場合、情報シンボルカウンタの計数値 cnt は 1 であるから、符号語バッファの先頭から 2 番目のシンボルである。ここで取り出した 2 番目の情報シンボルをデータ i_{001} とする。次いで、ステップ S33 において、32 ビットラッチ 73 から 32 ビットのデータを読み出し、その上位から index (本動作例の場合は 1) バイト目、つまり上位 8 ビットを得る。この場合、32 ビットラッチ 73 の内容は、データ ($p_{004}, 00H, 00H, 00H$) であるので、その上位 8 ビットのデータは p_{004} である。これは表 5 のステップ S2007 に対応する。次いで、ステップ S34 において、32 ビットラッチ 69 の内容を 0 にクリアする。これは表 5 のステップ S2008 に対応する。

20

さらに、ステップ S35 において、キューメモリ 72 の内容を、キューメモリ 72 のフィード回数 nFeed 回だけ進めるサブルーチン処理 P2 を実行する。当該サブルーチン処理 P2 では、上記の処理と同様にしてキューメモリ 72 を 1 回だけ進める。これは表 5 のステップ S2009 に対応する。そして、図 8 のステップ S36 において、入力データとステップ S33 で求めた 32 ビットラッチ 73 の上位 8 ビットのデータとの排他的論理和を求める。このデータ値を d_{001} とすると、この場合、入力データ i_{001} とデータ p_{004} との排他的論理和なので、データ d_{001} は次式で表わすことができる。

30

$$d_{001} = i_{001} + p_{004} \quad \dots (38)$$

次に、ステップ S37 において、ステップ S36 で求めたデータ値と生成多項式の各係数との積をキューメモリ 72 に書き込むサブルーチン処理 P3 を実行する。以下、そのサブルーチン処理 P3 を図 10 を参照して具体的に説明する。

まず、図 10 のステップ S51 において、キュー書き込みカウンタの計数値 cntWQ を 0 に初期化し、ステップ S52 において、ステップ S36 で求めたデータ d_{001} と生成多項式 (式 (34)) の係数とのガロア体上の積を、4 シンボル (32 ビット) だけ求める。その際に、ガロア体演算テーブルを用いるが、キュー書き込みカウンタの計数値 cntWQ が 0 の時には、生成多項式 (式 (34)) の係数として k_5, k_4, k_3, k_2 が選ばれる。さらに、ステップ S53 において、ステップ S52 で求めた結果データをキューメモリ 72 に書き込む。このとき、32 ビットラッチ 75 は、データ ($p_{000}, p_{001}, p_{002}, p_{003}$) を出力しており、8 ビットラッチ 68 はデータ 00H を出力しているので、排他的論理和演算器 64, 65, 66, 67 の入力データは、データ (00H, $p_{000}, p_{001}, p_{002}$) と、データ ($k_5 \cdot d_{001}, k_4 \cdot d_{001}, k_3 \cdot d_{001}, k_2 \cdot d_{001}$) である。従って、排他的論理和演算器 64, 65, 66, 67 の出力データを ($p_{005}, p_{006}, p_{007}, p_{008}$) とすると、この出力データは、次式で表わすことができる。

40

$$\begin{aligned}
 & (p_{005}, p_{006}, p_{007}, p_{008}) \\
 = & (k_5 \cdot d_{001}, k_4 \cdot d_{001} + p_{000}, \\
 & k_3 \cdot d_{001} + p_{001}, k_2 \cdot d_{001} + p_{002}) \quad \dots (39)
 \end{aligned}$$

これは表5のステップS2010に対応する。

次に、ステップS54において、キュー書き込みカウンタの計数値cntWQを1だけインクリメントする。つまり、キュー書き込みカウンタの計数値cntWQは1になる。次いで、ステップS55において、キュー書き込みカウンタの計数値cntWQがキュー書き込み数nQより小さい場合はステップS52に戻る一方、そうでない場合はサブルーチン処理P3を終了する。この場合、キュー書き込みカウンタの計数値cntWQは1であり、かつキュー書き込み数nQは2であるから、ステップS52に戻る。

ステップS52において、ステップS36で求めたデータ d_{001} と生成多項式(式(34))の係数とのガロア体上の積を、4シンボル(32ビット)だけ求める。その際に、ガロア体演算テーブルを用いるが、キュー書き込みカウンタの計数値cntWQが1の時には、生成多項式(式(14))の係数として $k_1, 0, 0, 0$ が選ばれる。次いで、ステップS53において、S52で求めた結果データをキューメモリ72に書き込む。このとき、32ビットラッチ75は、データ($p_{004}, 00H, 00H, 00H$)を出力しており、8ビットラッチ68は p_{003} を出力しているので、排他的論理和演算器64, 65, 66, 67の入力データは、データ($p_{003}, p_{004}, 00H, 00H$)と、データ($k_1 \cdot d_{001}, 00H, 00H, 00H$)である。従って、排他的論理和演算器64, 65, 66, 67の出力データをデータ($p_{009}, p_{004}, 00H, 00H$)とすると、データ p_{009} は次式で表わすことができる。

$$p_{009} = k_1 \cdot d_{001} + p_{003} \quad \dots (40)$$

これは表5のステップS2011に対応する。

次に、図10のステップS54において、キュー書き込みカウンタの計数値cntWQを1だけインクリメントする。つまり、キュー書き込みカウンタの計数値cntWQは2になる。次いで、ステップS55において、キュー書き込みカウンタの計数値cntWQがキュー書き込み数nQより小さい場合はステップS52に戻る一方、そうでない場合はサブルーチン処理P3を終了してリターンする。この場合、キュー書き込みカウンタの計数値cntWQは2であり、キュー書き込み数nQは2であるから、サブルーチン処理P3を終了して、図8のサブルーチン処理P1に戻る。

図8のステップS38において、情報シンボルカウンタの計数値cntを1だけインクリメントする。つまり、情報シンボルカウンタの計数値cntは2になる。次いで、ステップS39において、情報シンボルカウンタの計数値cntが情報シンボル数nInfoより小さい場合はステップS32に戻る一方、そうでない場合はサブルーチン処理P1を終了してリターンする。この場合、情報シンボルカウンタの計数値cntは2であり、情報シンボル数nInfoは10であるから、ステップS32に戻る。

ステップS32において、作業用RAM63内の符号語バッファから情報シンボルカウンタの計数値cnt番目の情報シンボルBufB[cnt]を読み出す。この場合、情報シンボルカウンタの計数値cntは2であるから、符号語バッファの先頭から3番目のシンボルである。ここで取り出した3番目の情報シンボルをデータ i_{002} とする。次いで、ステップS33において、32ビットラッチ73から32ビットのデータを取り出し、その上位からindex(本動作例の場合は1)バイト目、つまり上位8ビットのデータを得る。この場合、32ビットラッチ73の内容は($p_{009}, p_{004}, 00H, 00H$)であるので、その上位8ビットのデータは p_{009} である。これは表5のステップS2012に対応する。さらに、ステップS34において、32ビットラッチ69の内容を0にクリアする。これは表5のステップS2013に対応する。

次いで、ステップS35において、キューメモリ72の内容を、キューメモリ72のフィード回数nFeed回だけ進めるサブルーチン処理P2を実行する。当該サブルーチン処理P2では、上記の処理と同様にしてキューメモリ72を1回だけ進める。これは表5のステップS2014に対応する。

10

20

30

40

50

次いで、図 8 のステップ S36において、入力データとステップ S33で求めた 32ビットラッチ 73 の上位 8 ビットのデータとの排他的論理和を求める。このデータ値を d_{002} とすると、この場合、入力データ i_{002} とデータ p_{009} との排他的論理和なので、データ d_{002} は次式で表わすことができる。

$$d_{002} = i_{002} + p_{009} \quad \dots (41)$$

以下、上記の処理と同様に、ステップ S37、S38、S39と進み、さらに、情報シンボルカウンタの計数値 cnt が情報シンボル数 nInfo (本動作例において、nInfo = 10 である。) に一致するまでステップ S32 からステップ S39 までの処理を繰り返し、サブルーチン処理 P1 を終了して、図 7 のメインルーチンに戻る。

次いで、図 7 のステップ S22 において、キューメモリ 72 から溢れた 32 ビットのデータをダミーデータとして読み出す。これは表 5 のステップ S2052 に対応する。次いで、ステップ S23 において、キューメモリ 72 の内容を、キューメモリ 72 のフィード回数 nFeed 回だけ進めるサブルーチン処理 P2 を実行する。当該サブルーチン処理 P2 では、上記の処理と同様にしてキューメモリ 72 を 1 回だけ進める。これは表 5 のステップ S2053 に対応する。

次に、図 7 のステップ S24 において、キューメモリ 72 からパリティシンボルを 4 シンボルずつ合計 nParity シンボル読み出し、作業用 RAM63 内の符号語バッファ BufB [] のパリティ語領域に格納するサブルーチン処理 P4 を実行する。次に、当該サブルーチン処理 P4 の内容を図 11 を参照して具体的に説明する。

まず、図 11 のステップ S61 において、キュー読み出しカウンタの計数値 cntRQ を 0 に初期化し、ステップ S62 において、キューメモリ 72 からパリティシンボルを 4 シンボルずつ読み出す。さらに、ステップ S63 において、作業用 RAM63 内の符号語バッファのパリティ語領域に、ステップ S62 で読み出した 4 シンボル (32 ビット) 分のパリティシンボルを格納する。この場合、情報シンボル数 nInfo は 10 であり、キュー読み出しカウンタの計数値 cntRQ は 0 であるから、符号語バッファに格納する位置 BufB [nInfo + cntRQ · 4, ..., nInfo + cntRQ · 4 + 3] は BufB [10, ..., 13] となる。そして、ステップ S64 において、キュー読み出しカウンタの計数値 cntRQ を 1 だけインクリメントする。この場合、計数値 cntRQ は 1 になる。次いで、ステップ S65 において、キュー読み出しカウンタの計数値 cntRQ がキュー書き込み回数 nQ より小さい場合、ステップ S62 に戻る一方、そうでない場合、サブルーチン処理 P4 を終了してリターンする。この場合、計数値 cntRQ は 1 であり、キュー書き込み回数 nQ は 2 であるから、ステップ S62 に戻る。

ステップ S62 において、キューメモリ 72 からパリティシンボルを 4 シンボルずつ読み出し、次いで、ステップ S63 において、作業用 RAM63 内の符号語バッファのパリティ語領域に、ステップ S62 で読み出した 4 シンボル (32 ビット) 分のパリティシンボルを格納する。この場合、情報シンボル数 nInfo は 10 であり、キュー読み出しカウンタの計数値 cntRQ は 1 であるから、符号語バッファに格納する位置 BufB [nInfo + cntRQ · 4, ..., nInfo + cntRQ · 4 + 3] は BufB [14, ..., 17] となる。さらに、ステップ S64 において、キュー読み出しカウンタの計数値 cntRQ を 1 だけインクリメントする。この場合、計数値 cntRQ は 2 になる。次いで、ステップ S65 において、キュー読み出しカウンタの計数値 cntRQ がキュー書き込み回数 nQ より小さい場合、ステップ S62 に戻る一方、そうでない場合、サブルーチン処理 P4 を終了してリターンする。この場合、計数値 cntRQ は 2 であり、キュー書き込み回数 nQ は 2 であるから、サブルーチン処理 P4 を終了してメインルーチンにリターンする。このサブルーチン処理 P4 は、表 5 のステップ S2054 及び S2055 に対応する。

以上で、本動作例である RS (15, 10, d = 6) の符号語生成処理を終了する。ただし、符号語は符号語バッファ BufB [0, ..., nInfo + nParity - 1] に格納されている。この場合、情報シンボル数 nInfo は 10 であり、パリティシンボル数 nParity は 5 であるから、符号語は符号語バッファ BufB [0, ..., 14] に格納されている。

当該第 2 の本実施形態においては、第 1 の実施形態に示した効果に加えて以下のような効果が得られる。入力データと生成多項式の各係数とのガロア体上の積データを予め演算して ROM71 に格納され、初期化処理時に作業用 RAM63 に転送され、作業用 RAM63 は係数記憶手段を構成する。図 3 及び図 4 の回路装置では、係数記憶手段である作業用 RAM63 から同時

10

20

30

40

50

に4シンボルの積データを読み出すことができるように構成される。また、m段の32ビットラッチ72-1乃至72-mからなるキューメモリ72を用いて、第1の記憶手段と選択手段を実現する一方、8ビットラッチ68を用いて、第2の記憶手段を実現する。さらに、8ビット排他的論理和演算器64,65,66,67を用いて、排他的論理和演算手段を実現し、また、ROM71に格納されたプログラムを実行するCPU61とラッチ制御装置62とを用いて、読み出し制御手段と第1と第2の選択手段を実現する。

従って、誤り訂正符号化装置の回路構成を従来技術に比較して簡単化することができるとともに、リード・ソロモン符号RS(n, n-P, d=P+1)を、1以上4×m以下である任意のPについて符号化できる。例えば、m=16とすると、最小符号間距離dを2から65まで自由に設定できる。ここで、ガロア体上の積データを含むガロア体演算テーブルは、初期化処理において、ROM71から作業用RAM63上に転送されて設定されるので、上記初期化処理において、転送する積データを変更しかつ初期化のパラメータ(本実施形態においては、32ビットラッチの数nQueueLatchと、パリティシンボル数nParityである。)を変更することにより、装置の回路構成を変えずに、原始多項式の変更や符号語の最小符号間距離dの変更が可能である。また、符号語バッファを作業用RAM63上に有しているので、ROM71に格納されるプログラムにおいて、情報シンボルの取り込み処理の内容とパリティシンボル格納処理の内容を変更することによって、種々の積符号などの誤り訂正符号を符号化することができる。また、このようなプログラムの変更を行うと、LDCと積符号の切り換えも、装置の回路構成を変えずに行えるという特有の効果をも有する。

<第3の実施形態>

図15は、本発明に係る第3の実施形態の誤り訂正復号化装置の構成を示すブロック図である。図15に示すように、この第3の実施形態の誤り訂正復号化装置は、

- (a) 図3に示す誤り訂正符号化装置と同様の構成を有する剰余演算器208と、
- (b) 誤り数値及び誤り位置演算器209と、
- (c) 受信語記憶装置読み出しコントローラ210と、
- (d) 排他的論理和演算器211と、
- (e) 受信語記憶装置書き込みコントローラ212と、
- (f) 複数N個のラッチが縦続接続されたシフトレジスタからなる受信語記憶装置213とを備える。

以下、図15を参照してリード・ソロモン符号RS(N, N-2t, d=2t+1)の誤り訂正処理について説明する。

まず、シンドロームを演算する処理を述べる。リード・ソロモン符号RS(N, N-2t, d=2t+1)の生成多項式は次式で表わすことができる。

$$G(X) = (X - \alpha^0) (X - \alpha^1) \dots (X - \alpha^{2t-1}) \dots (42)$$

ここで、受信すべき符号語Aを符号シンボル a_i の列として次式で表し、

$$A = (a_0, a_1, a_2, \dots, a_{n-1}) \dots (43)$$

受信時の誤りパターンEを誤りシンボル e_i の列として次式で表し、

$$E = (e_0, e_1, e_2, \dots, e_{n-1}) \dots (44)$$

受信語Yを受信シンボル y_i の列として次式で表すとき、

$$Y = (y_0, y_1, y_2, \dots, y_{n-1}) \dots (45)$$

符号多項式A(X)を

$$A(X) = a_0 + a_1 \cdot X + a_2 \cdot X^2 + \dots + a_{n-1} \cdot X^{n-1} \dots (46)$$

とし、誤り多項式E(X)を

$$E(X) = e_0 + e_1 \cdot X + e_2 \cdot X^2 + \dots + e_{n-1} \cdot X^{n-1} \dots (47)$$

とし、受信多項式Y(X)を

$$Y(X) = y_0 + y_1 \cdot X + y_2 \cdot X^2 + \dots + y_{n-1} \cdot X^{n-1} \dots (48)$$

と定義する。受信語Yは受信すべき符号語Aに対して誤りパターンEが加わったものであるから、受信多項式Y(X)は、

$$Y(X) = A(X) + E(X) \dots (49)$$

10

20

30

40

50

と表わすことができる。ここで、剰余多項式 $r(X)$ を

$$r(X) = [Y(X)] \text{ MOD } G(X) \quad \dots (50)$$

として定義する。ここで、 $A \text{ MOD } B$ は A を B で除算したときの剰余を演算する演算子である。符号語 $A(X)$ は生成多項式 $G(X)$ で割り切れるので、式 (49) 及び式 (50) から次式を得る。

$$r(X) = [E(X)] \text{ MOD } G(X) \quad \dots (51)$$

また、式 (51) を展開した次式

$$r(X) = r_0 + r_1 \cdot X + r_2 \cdot X^2 + \dots + r_{2t-1} \cdot X^{2t-1} \dots (52)$$

を用いて、剰余多項式 $r(X)$ の各係数 $r_0, r_1, r_2, \dots, r_{2t-1}$ を並べたベクトル表現である剰余ベクトルを次式で表わす。

$$r = (r_0, r_1, r_2, \dots, r_{2t-1}) \quad \dots (53)$$

剰余多項式 $r(X)$ は、受信多項式 $Y(X)$ を生成多項式 $G(X)$ で割った余りであるから、情報多項式 $I(X)$ を生成多項式 $G(X)$ で割った余りであるパリティ多項式 $R(X)$ を求める方法と同じ方法で求められることがわかる。つまり、誤り訂正符号化装置に受信語 Y を入力すると、入力された受信語 Y を生成多項式 $G(X)$ で割ったときの剰余としてパリティ語の代わりに剰余ベクトル r が得られる。

以上説明したように、剰余演算器208として、第2の実施形態の誤り訂正符号化装置を用いることができる。剰余ベクトル r を得ると、例えば、次式を用いて、

$$S(X) = \sum_{i=0}^{2t-1} [r_i \cdot (G(X) - G(\alpha^i))] / (X - \alpha^i)$$

... (54)

一般化シンδροーム $S(X)$ を演算することができる（例えば、従来技術文献「荒木純道 (Kiyomichi Araki) ほか, “リード・ソロモン符号の復号のための一般化シンδροーム多項式”, 1991年電子情報通信学会春季全国大会, A-278, pp.1-280, 1991年」参照。）。従って、第2の実施形態の誤り訂正符号化装置である剰余演算器208に受信語 Y を入力し、式 (54) の演算を行うことによって、出力として一般化シンδροーム $S(X)$ が得られる。

次いで、誤り数値及び誤り位置を求める処理について述べる。ここで、誤りが L 個の位置 (j_1, j_2, \dots, j_L) に生じたと仮定して説明する。ここで、 $L \leq t$ であり、 $0 \leq j_1 < j_2 < \dots < j_L \leq n-1$ とする。

式 (54) より、WelchとBerlekampの方法（例えば、米国特許第4,633,470号参照。）や公知のユークリッド互除法等を用いて誤り数値と誤り位置の組 (e_{j_n}, j_n) , $n=1, 2, \dots, L$ を求めることができる。誤り数値及び誤り位置演算器209には、剰余演算器208から剰余ベクトル r が入力され、誤り数値及び誤り位置演算器209は、上記の公知の方法によって、誤り数値と誤り位置の組 (e_{j_n}, j_n) を求め、その誤り数値と誤り位置の組 (e_{j_n}, j_n) を $n=1$ から $n=L$ ($L \leq t$) まで誤り個数だけ順次出力する。ここで、誤り数値のデータは排他的論理和演算器211の第2の入力端子に出力される一方、誤り位置のデータはアドレスとして受信語記憶装置読み出しコントローラ210及び受信語記憶装置書き込みコントローラ212に出力される。

さらに、誤り訂正処理について述べる。誤り数値及び誤り位置演算器209は誤り数値と誤り位置の組 (e_{j_n}, j_n) を出力するが、その誤り位置 j_n に位置する受信シンボル y_{j_n} に誤り数値 e_{j_n} を加えることにより、誤りを訂正する。そのために、以下の処理を実行する。まず、受信語記憶装置213のデータ読み出し動作を制御する受信語記憶装置読み出しコントローラ210にアドレスとして誤り位置 j_n を入力して、誤り位置 j_n に位置する受信シンボル y_{j_n} を受信語記憶装置213から読み出す。その読み出した受信シンボル y_{j_n} と、それに対応する誤り数値 e_{j_n} とを、排他的論理和演算器211に入力することにより、受信シンボル y_{j_n} と

10

20

30

40

50

誤り数値 e_{j_n} の和 $y_{j_n} + e_{j_n}$ をその出力データとして得る。この出力データ $y_{j_n} + e_{j_n}$ が訂正後の符号シンボル a_{j_n} となるので、この訂正後の符号シンボル a_{j_n} を、元の誤り位置 j_n をアドレスとし、受信語記憶装置213のデータ書き込み動作を制御する受信語記憶装置書き込みコントローラ212を用いて、受信語記憶装置213に書き込む。以上の処理を、誤り数値及び誤り位置演算器209が、 $n = 1$ から $n = L (L = t)$ まで順次誤り数値と誤り位置の組 (e_{j_n}, j_n) を出力することによって繰り返すことにより、すべての受信語に対して誤り訂正を実行して誤り復号化処理を完了することができる。このとき、受信語記憶装置213において、誤り訂正された符号語 A を得ることができる。そして、当該符号語 A は、受信語記憶装置213のアドレスを順次インクリメントしながら、受信語記憶装置読み出しコントローラ210に入力することにより、受信語記憶装置読み出しコントローラ210により、読み出されて誤り訂正された出力データとして出力される。

10

以上説明したように、第3の実施形態によれば、第2の実施形態の誤り訂正符号化装置を用いて誤り訂正復号化装置を実現することができる。従って、第1及び第2の実施形態と同様に、従来技術の装置に比較して回路構成が簡単であって、回路構成を変更することなく、実用に供することができる復号化速度を有して、種々の最小符号間距離を有する誤り訂正符号を復号化することができる誤り訂正復号化装置を実現することができる。

<変形例>

以上の実施形態において、誤り訂正符号化装置を以下のように構成してもよい。すなわち、変形例の誤り訂正符号化装置は、 2^N の元の数を有するガロア体 $GF(2^N)$ 上の元を有するリード・ソロモン符号を用いて、1シンボル当たり自然数 N ビットの入力データに対する

20

誤り訂正符号を符号化する誤り訂正符号化装置において、各入力データと上記リード・ソロモン符号の生成多項式の各係数とのガロア体上の複数の積データをそれぞれ予め演算して、上記複数の積データを、各アドレスに対して複数 b 個の積データを1組として予め記憶する積データ記憶手段と、

それぞれ $N \times b$ ビットの記憶容量を有する自然数 m 個の記憶装置からなる第1の記憶手段と、

入力データにตอบสนองして、上記積データ記憶手段に記憶された複数の積データを、複数 b 個の積データを1組として並列に読み出すように上記積データ記憶手段を制御する読み出し制御手段と、

それぞれ $N \times b$ ビットの第1と第2の入力端子を有し、上記読み出し制御手段によって上記積データ記憶手段から並列に読み出される複数 b 個の積データが第1の入力端子に入力され、上記第1の入力端子に入力されるデータと、上記第2の入力端子に入力されるデータとの排他的論理和を演算して演算結果のデータを出力する排他的論理和演算手段と、

30

上記 m 個の記憶装置に記憶されたデータを1つの記憶装置毎に選択的に順次読み出して出力し、上記選択的に読み出して出力される $N \times b$ ビットのデータのうち上位 $N \times (b - 1)$ ビットのデータを上記排他的論理和演算手段の第2の入力端子の下位 $N \times (b - 1)$ ビットに出力するとともに、上記排他的論理和演算手段から出力される演算結果のデータを、上記 m 個の記憶装置のうち1つに選択的に順次切り換えて書き込むように、上記第1の記憶手段を制御する第1の選択手段と、

N ビットの記憶容量を有し、上記第1の選択手段によって上記 m 個の記憶装置のうち1つから選択的に出力される $N \times b$ ビットのデータのうち下位 N ビットのデータを一時的に記憶して上記排他的論理和演算手段の第2の入力端子の上位 N ビットに出力する第2の記憶手段と、


40

上記入力データを上記積データ記憶手段に順次入力することにより、上記第1の記憶手段の m 個の記憶装置においてパリティデータを生成し、上記入力データに続いて、上記 m 個の記憶装置を1つの記憶装置毎に選択的に順次切り換えることにより、上記 m 個の記憶装置において生成される各パリティデータを順次出力する第2の選択手段とを備える。なお、図1及び図4の実施形態においては、 $N = 8$ 、 $b = 4$ 、及び $m = 3$ である。


以上の実施形態において、積データを記憶するためにROM14を用いているが、本発明はこれに限らず、ROM14に代えて、論理回路素子の組み合わせによる論理回路により構成され

50


【 図 7 】




【 図 8 】




【 図 9 】



【 図 10 】



【図15】



フロントページの続き

- (56)参考文献 特開平04 - 365139 (JP, A)
特開昭61 - 289731 (JP, A)
特開平01 - 293015 (JP, A)
特表平04 - 505545 (JP, A)

- (58)調査した分野(Int.Cl.⁷, DB名)
H03M 13/00 - 13/53