

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5157445号
(P5157445)

(45) 発行日 平成25年3月6日(2013.3.6)

(24) 登録日 平成24年12月21日(2012.12.21)

(51) Int.Cl.		F I		
HO 1 L 21/768	(2006.01)	HO 1 L 21/90	J	
HO 1 L 23/522	(2006.01)	HO 1 L 21/90	S	
HO 1 L 23/532	(2006.01)	HO 1 L 21/316	X	
HO 1 L 21/316	(2006.01)			

請求項の数 4 (全 41 頁)

<p>(21) 出願番号 特願2007-530872 (P2007-530872)</p> <p>(86) (22) 出願日 平成17年8月17日(2005.8.17)</p> <p>(86) 国際出願番号 PCT/JP2005/014999</p> <p>(87) 国際公開番号 W02007/020688</p> <p>(87) 国際公開日 平成19年2月22日(2007.2.22)</p> <p>審査請求日 平成20年2月8日(2008.2.8)</p>	<p>(73) 特許権者 000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番1号</p> <p>(74) 代理人 100101214 弁理士 森岡 正樹</p> <p>(72) 発明者 鈴木 貴志 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内</p> <p>(72) 発明者 小沢 清 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内</p> <p>審査官 小田 浩</p>
---	---

最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【特許請求の範囲】

【請求項 1】

所定の平面形状を有する補強層を基板上に形成し、
前記補強層上を含む領域に前記補強層より弾性係数の小さい材料で絶縁層を形成し、
前記補強層上の前記絶縁層を除去して配線溝を形成し、
前記配線溝内に配線を形成すること
を特徴とする半導体装置の製造方法。

【請求項 2】

請求項 1 記載の半導体装置の製造方法において、
前記補強層と前記配線溝とを同一のフォトリソを用いて形成すること
を特徴とする半導体装置の製造方法。

10

【請求項 3】

それぞれ所定の平面形状を有し、互いに同一面内で交差する第 1 及び第 2 の補強層を基板上に形成し、
前記第 1 及び第 2 の補強層の形成領域以外の領域に、前記第 1 及び第 2 の補強層より弾性係数の小さい材料で絶縁層を形成し、
前記第 1 の補強層の上層部を除去して配線溝を形成し、
前記配線溝内に配線を形成すること
を特徴とする半導体装置の製造方法。

【請求項 4】

20

第1及び第2の補強層となる薄膜を基板上に形成し、
 前記第1の補強層の形成領域の前記薄膜上層部を除去して配線溝を形成し、
 前記配線溝内に配線を形成し、
 前記薄膜をパターニングして、互いに同一面内で交差する前記第1及び第2の補強層を形成し、

前記第1及び第2の補強層の形成領域以外の領域に、前記第1及び第2の補強層より弾性係数の小さい材料で絶縁層を形成すること
 を特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

10

【0001】

本発明は半導体装置及びその製造方法に関し、特に多層配線構造を有する半導体装置及びその製造方法に関する。

【背景技術】

【0002】

CMOS-LSIデバイスの高集積化やトランジスタ素子の縮小化は、国際半導体技術ロードマップ(ITRS; International Technology Roadmap for Semiconductors)に従って世代毎に進んでいる。それに伴い、素子内部の配線の微細化及び多層配線化も進められている。現在最も高性能なICチップの内部に含まれる配線は、その総延長が数~10kmにも及ぶほど長大になっている。同時に、配線間隔が狭くなり、配線間容量も増大している。このため特にロジックデバイスでは、これらの配線で生じる信号遅延(配線遅延)がCMOS-LSIデバイスの処理速度の高速化を妨げる要因の一つとなりつつある。

20

【0003】

配線遅延は、配線抵抗と配線間容量との積に基づいて決定される。このため、配線遅延を低減するには、配線金属の低抵抗化と配線間容量の低減とが重要になる。配線金属の低抵抗化については、従来用いられていたアルミニウム(Al)に代えて、より比抵抗の低い銅(Cu)を配線金属として用いる技術が確立されている。配線金属にCuを用いた半導体装置は、既に大量に生産されている。一方、配線間容量の低減化については、従来用いられていたシリコン酸化膜(SiO₂)に代えて、より比誘電率の低い材料を用いて形成される低誘電率膜(Low-k膜)を層間絶縁膜として用いることが検討され、既に一部実用化されている。低誘電率膜の材料には、アリルエーテル系有機材料やフルオロカーボン系などが用いられている。これらの材料の比誘電率は約3前後であり、SiO₂(比誘電率4程度)に比べてかなり低い。しかしながら、さらに次世代以降で必要とされる低誘電率化を層間絶縁膜の材質の改良だけで実現するのは難しい。さらなる低誘電率化を実現するために、これらの材料に空孔(ポラス)を導入する手法が有力視され、大規模に開発が進められている。空孔を導入した低誘電率膜は、一般にポラスLow-k膜と呼ばれている。

30

【0004】

【特許文献1】特開2004-119969号公報

40

【特許文献2】特開2002-30249号公報

【特許文献3】特開2001-67963号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

ポラスLow-k膜を含む低誘電率膜は、一般に比誘電率が低いほど機械的な強度が低いという性質を持つことが知られている。図59は、低誘電率膜の成膜手法として代表的なCVD(Chemical Vapor Deposition)法、及びSOD(Spin On Deposition)法を用いて成膜された種々の低誘電率膜及びSiO₂膜の比誘電率と弾性係数(ヤング率)との関係を示すグラフである。グラフの横軸

50

は比誘電率を表し、縦軸は弾性係数 (G P a) を対数で表している。図 5 9 に示すように、低誘電率膜及び S i O ₂ 膜等の比誘電率や弾性係数の値には多少のばらつきがあるものの、比誘電率と弾性係数の対数とは概ね比例関係にある。すなわち、比誘電率の低い絶縁膜ほど機械的強度が低いことが分かる。

【 0 0 0 6 】

L S I の製造工程には、ボンディング工程のように基板面に垂直な方向の応力が生じる工程や、C M P (C h e m i c a l M e c h a n i c a l P o l i s h i n g) 法を用いた研磨工程のように基板面内方向の応力が生じる工程がある。さらに、I C チップを切り分けるダイシング工程やその後のパッケージ状態では、せん断応力を含む複雑な応力が素子内部に生じる。配線間容量を低減するために低誘電率膜を用いた半導体装置では、これらの応力に対する十分な機械的強度を確保するのが困難である。したがって、低誘電率膜を用いた半導体装置では変形や断線等が生じ易いため、信頼性及び製造歩留りが低下してしまうという問題が生じる。次世代の C M O S - L S I デバイスを実現するためには、この問題の解決が必要になる。

10

【 0 0 0 7 】

また、ポーラス L o w - k 膜は一般に密度が低いため、機械的強度が低だけでなく熱伝導率も低いことが知られている。配線の周囲に配置される絶縁膜の熱伝導率が低いと、配線からの熱が基板やチップ外に放出され難くなる。このため、特にポーラス L o w - k 膜を用いた半導体装置ではチップ動作時の温度が上昇してしまうという問題も生じる。

【 0 0 0 8 】

20

特許文献 1 には、電気回路的機能を有さない機械的補強プラグを設ける技術が開示されている。これに付随して、補強配線層 (補強導電層、犠牲配線) を設ける技術も開示されている。補強プラグや補強配線層は C u 等を用いて形成される。これにより、チップ全体としての機械的強度や界面における密着強度の向上が望める。ところがこの場合、補強プラグや補強配線層が通常の配線やビアとは別に設けられるため、配線 - 補強プラグ間や配線 - 補強配線層間に新たな寄生容量が形成されてしまうことになる。すなわち機械的強度を補強することによって半導体装置の性能が低下してしまう。また、これらの補強部は設計段階で予め配置する必要があるため、設計的な制約も大きい。

【 0 0 0 9 】

本発明の目的は、信頼性や製造歩留りが高く、設計的な制約の小さい半導体装置及びその製造方法を提供することにある。

30

【課題を解決するための手段】

【 0 0 1 0 】

上記目的は、基板上に形成された配線と、前記配線の周囲に形成された絶縁層と、前記絶縁層の形成材料より弾性係数の大きい誘電体材料で少なくとも一部が形成された補強部とを有することを特徴とする半導体装置によって達成される。

【 0 0 1 1 】

上記本発明の半導体装置において、前記補強部は、基板面に垂直に見て前記配線に重なって配置された第 1 の補強層を含むことを特徴とする。上記本発明の半導体装置において、前記第 1 の補強層は、前記配線とほぼ同一の平面形状を有することを特徴とする。上記本発明の半導体装置において、前記補強部は、基板面に垂直に見て前記配線に重ならないように配置された第 2 の補強層を含むことを特徴とする。

40

【 0 0 1 2 】

また上記目的は、所定の平面形状を有する補強層を基板上に形成し、前記補強層上を含む領域に前記補強層より弾性係数の小さい材料で絶縁層を形成し、前記補強層上の前記絶縁層を除去して配線溝を形成し、前記配線溝内に配線を形成することを特徴とする半導体装置の製造方法によって達成される。

【 0 0 1 3 】

さらに上記目的は、それぞれ所定の平面形状を有する第 1 及び第 2 の補強層を基板上に形成し、前記第 1 及び第 2 の補強層の形成領域以外の領域に、前記第 1 及び第 2 の補強層

50

より弾性係数の小さい材料で絶縁層を形成し、前記第1の補強層の上層部を除去して配線溝を形成し、前記配線溝内に配線を形成することを特徴とする半導体装置の製造方法によって達成される。

【0014】

また上記目的は、第1及び第2の補強層となる薄膜を基板上に形成し、前記第1の補強層の形成領域の前記薄膜上層部を除去して配線溝を形成し、前記配線溝内に配線を形成し、前記薄膜をパターニングして前記第1及び第2の補強層を形成し、前記第1及び第2の補強層の形成領域以外の領域に、前記第1及び第2の補強層より弾性係数の小さい材料で絶縁層を形成することを特徴とする半導体装置の製造方法によって達成される。

【発明の効果】

10

【0015】

本発明によれば、信頼性や製造歩留りが高く、設計的な制約の小さい半導体装置及びその製造方法を実現できる。

【発明を実施するための最良の形態】

【0016】

本発明の一実施の形態による半導体装置及びその製造方法について図1乃至図58を用いて説明する。図1は、本実施の形態による半導体装置の第1の基本構成を示している。図2(a)は図1のA-A線で切断した半導体装置の断面構成を示し、図2(b)は図1のB-B線で切断した半導体装置の断面構成を示している。図3(a)は図1のC-C線で切断した半導体装置の断面構成を示し、図3(b)は図1のD-D線で切断した半導体装置の断面構成を示している。ここで、図1の左右方向にX軸をとり、右方向を+X方向とする。また、図1の上下方向にY軸をとり、上方向を+Y方向とする。A-A線及びB-B線はX軸に平行であり、C-C線及びD-D線はY軸に平行である。すなわち図2(a)、(b)に示す断面はY軸に垂直であり、図3(a)、(b)に示す断面はX軸に垂直である。本例の配線構造は、同一パターンの配線が4層にわたり重なって配置された最も単純な多層配線構造とした。

20

【0017】

図1乃至図3に示すように、半導体装置は、MOSトランジスタ等の半導体素子が形成されたシリコン基板10を有している。シリコン基板10上の全面には、下地絶縁膜としてシリコン酸化膜(SiO₂膜)11が形成されている。SiO₂膜11上には、例えば互いに並列してX軸にほぼ平行に延びる複数の補強用絶縁膜(第2の補強層)22bが形成されている。補強用絶縁膜22bの形成材料としては、例えばSiO₂、SiO_xC_y、SiC_x、SiN_x、又はこれらの組合せが用いられる。またSiO₂膜11上であって補強用絶縁膜22bの形成領域以外の領域には、補強用絶縁膜22bの形成材料より比誘電率が低く弾性係数(ヤング率)の小さい材料を用いて低誘電率膜12が形成されている。例えば補強用絶縁膜22bの形成材料としてSiO₂を用いる場合には、SiO₂より比誘電率が低く弾性係数の小さいSiOC等が低誘電率膜12の形成材料として用いられる。補強用絶縁膜22b及び低誘電率膜12は、互いにほぼ等しい膜厚を有している。低誘電率膜12上及び補強用絶縁膜22b上には、ハードマスク膜14が例えばSiCを用いて形成されている。ハードマスク膜14、低誘電率膜12及び補強用絶縁膜22bには、例えば互いに並列してY軸に平行に延びる複数の配線溝16が形成されている。複数の配線溝16の内壁面には、例えばタンタル(Ta)を用いてバリアメタル層18がそれぞれ形成されている。内壁面にバリアメタル層18が形成された配線溝16内には、1層目の配線20となる例えばCu層が埋め込まれている。ハードマスク膜14上及び配線20上の基板全面には、例えばSiCを用いてCuの拡散防止膜(キャップ膜)24が形成されている。

30

40

【0018】

キャップ膜24上には、基板面に垂直に見て複数の配線20にそれぞれ重なってY軸にほぼ平行に延びる複数の補強用絶縁膜(第1の補強層)42aと、基板面に垂直に見て複数の補強用絶縁膜22bにそれぞれ重なってX軸にほぼ平行に延びる複数の補強用絶縁膜

50

(第2の補強層)42bとが形成されている。補強用絶縁膜42a、42bは例えばSiO₂等を用いて形成され、同一面内で互いに交差している。補強用絶縁膜42bの下層部は、補強用絶縁膜42aと同層に形成されている。キャップ膜24上であって補強用絶縁膜42a、42bの形成領域以外の領域には、例えばSiOCを用いて低誘電率膜32が形成されている。補強用絶縁膜42a、42bの形成材料は、低誘電率膜32の形成材料より比誘電率が高く弾性係数大きい。低誘電率膜32上及び補強用絶縁膜42b上には、例えばSiCを用いてハードマスク膜34が形成されている。補強用絶縁膜42aの直上には、複数の補強用絶縁膜42aにそれぞれ重なってY軸にほぼ平行に延びる複数の配線溝36が形成されている。複数の配線溝36の内壁面には、例えばTaを用いてバリアメタル層38がそれぞれ形成されている。バリアメタル層38が形成された配線溝36内には、2層目の配線40となる例えばCu層が埋め込まれている。配線40は、基板面に垂直に見て補強用絶縁膜42aに重なって配置され、補強用絶縁膜42aとほぼ同一の平面形状を有している。ハードマスク膜34上及び配線40上の基板全面には、例えばSiCを用いてキャップ膜44が形成されている。

【0019】

キャップ膜44上には、基板面に垂直に見て複数の配線40にそれぞれ重なってY軸にほぼ平行に延びる複数の補強用絶縁膜62aと、基板面に垂直に見て複数の補強用絶縁膜42bにそれぞれ重なってX軸にほぼ平行に延びる複数の補強用絶縁膜62bとが形成されている。補強用絶縁膜62a、62bは、例えばSiO₂等を用いて形成され、同一面内で互いに交差している。補強用絶縁膜62bの下層部は、補強用絶縁膜62aと同層に形成されている。キャップ膜44上であって補強用絶縁膜62a、62bの形成領域以外の領域には、例えばSiOCを用いて低誘電率膜52が形成されている。補強用絶縁膜62a、62bの形成材料は、低誘電率膜52の形成材料より比誘電率が高く弾性係数大きい。低誘電率膜52上及び補強用絶縁膜62b上には、例えばSiCを用いてハードマスク膜54が形成されている。補強用絶縁膜62aの直上には、補強用絶縁膜62aに重なってY軸にほぼ平行にそれぞれ延びる複数の配線溝56が形成されている。複数の配線溝56の内壁面には、例えばTaを用いてバリアメタル層58がそれぞれ形成されている。バリアメタル層58が形成された配線溝56内には、3層目の配線60となる例えばCu層が埋め込まれている。配線60は、基板面に垂直に見て補強用絶縁膜62aに重なって配置され、補強用絶縁膜62aとほぼ同一の平面形状を有している。ハードマスク膜54上及び配線60上の基板全面には、例えばSiCを用いてキャップ膜64が形成されている。

【0020】

キャップ膜64上には、基板面に垂直に見て複数の配線60にそれぞれ重なってY軸にほぼ平行に延びる複数の補強用絶縁膜82aと、基板面に垂直に見て複数の補強用絶縁膜62bにそれぞれ重なってX軸にほぼ平行に延びる複数の補強用絶縁膜82bとが形成されている。補強用絶縁膜82a、82bは、例えばSiO₂等を用いて形成され、同一面内で互いに交差している。補強用絶縁膜82bの下層部は、補強用絶縁膜82aと同層に形成されている。キャップ膜64上であって補強用絶縁膜82a、82bの形成領域以外の領域には、例えばSiOCを用いて低誘電率膜72が形成されている。補強用絶縁膜82a、82bの形成材料は、低誘電率膜72の形成材料より比誘電率が高く弾性係数大きい。低誘電率膜72上及び補強用絶縁膜82b上には、例えばSiCを用いてハードマスク膜74が形成されている。補強用絶縁膜82aの直上には、補強用絶縁膜82aに重なってY軸にほぼ平行にそれぞれ延びる複数の配線溝76が形成されている。複数の配線溝76の内壁面には、例えばTaを用いてバリアメタル層78がそれぞれ形成されている。バリアメタル層78が形成された配線溝76内には、4層目の配線80となる例えばCu層が埋め込まれている。配線80は、基板面に垂直に見て補強用絶縁膜82aに重なって配置され、補強用絶縁膜82aとほぼ同一の平面形状を有している。ハードマスク膜74上及び配線80上の基板全面には、例えばSiCを用いてキャップ膜84が形成されている。

【 0 0 2 1 】

キャップ膜 8 4 上には、基板面に垂直に見て配線 8 0 にそれぞれ重なって Y 軸にほぼ平行に延びる複数の補強用絶縁膜 1 0 2 a と、基板面に垂直に見て補強用絶縁膜 8 2 b にそれぞれ重なって X 軸にほぼ平行に延びる複数の補強用絶縁膜 1 0 2 b とが形成されている。補強用絶縁膜 1 0 2 a、1 0 2 b は、例えば SiO_2 等を用いて形成され、同一面内で互いに交差している。補強用絶縁膜 1 0 2 a、1 0 2 b は、互いに同層に形成されている。キャップ膜 8 4 上であって補強用絶縁膜 1 0 2 a、1 0 2 b の形成領域以外の領域には、低誘電率膜 9 2 が形成されている。

【 0 0 2 2 】

本実施の形態の第 1 の基本構成は、絶縁層として機能する低誘電率膜 1 2、3 2、5 2、7 2、9 2 と、低誘電率膜 1 2、3 2、5 2、7 2、9 2 の形成材料より比誘電率が大きく弾性係数の大きい SiO_2 等の誘電体材料を用いて形成され、絶縁層として機能するとともに半導体装置の機械的強度を補強する補強部として機能する補強用絶縁膜 2 2 b、4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b とが設けられている点に特徴を有している。配線 2 0、4 0、6 0、8 0 のそれぞれ直下又はほぼ直上には、基板面に垂直に見て配線 2 0、4 0、6 0、8 0 に重なって配置された補強用絶縁膜 4 2 a、6 2 a、8 2 a、1 0 2 a が形成されている。補強用絶縁膜 4 2 a、6 2 a、8 2 a、1 0 2 a にそれぞれ同一面内で交差して、基板面に垂直に見て配線 2 0、4 0、6 0、8 0 に重ならないように配置された補強用絶縁膜 2 2 b、4 2 b、6 2 b、8 2 b、1 0 2 b が形成されている。補強用絶縁膜 2 2 b、4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b の形成領域以外の配線 2 0、4 0、6 0、8 0 周囲には、低誘電率膜 1 2、3 2、5 2、7 2、9 2 が形成されている。

【 0 0 2 3 】

互いに重なって積層される補強用絶縁膜 4 2 a、6 2 a、8 2 a、1 0 2 a、及び配線 2 0、4 0、6 0、8 0 は、所定間隔で配置された複数の第 1 の壁として機能する（図 3 (b) は第 1 の壁の壁面に平行な断面を示している）。第 1 の壁は、下層配線と上層配線とを接続するビア部を含むこともある。また、配線 2 0、4 0、6 0、8 0 の配置によっては、第 1 の壁が配線 2 0、4 0、6 0、8 0 のいずれか又は全てを含まないこともあり得る。

【 0 0 2 4 】

一方、互いに重なって積層される補強用絶縁膜 2 2 b、4 2 b、6 2 b、8 2 b、1 0 2 b は、第 1 の壁にほぼ直交して所定間隔で配置された複数の第 2 の壁として機能する（図 2 (b) は第 2 の壁の壁面に平行な断面を示している）。なお、補強用絶縁膜 2 2 b に代えて、配線 2 0 と同層に形成されたダミーの配線を配置してもよいし、また補強用絶縁膜 4 2 b、6 2 b、8 2 b 上には、配線 4 0、6 0、8 0 と同層に形成されたダミーの配線を配置してもよい。この場合ダミーの配線は、補強用絶縁膜 2 2 b、4 2 b、6 2 b、8 2 b、1 0 2 b とともに第 2 の壁として機能する。

【 0 0 2 5 】

第 1 及び第 2 の壁は、低誘電率膜 1 2、3 2、5 2、7 2、9 2 を含んでいない。第 1 及び第 2 の壁を構成する補強用絶縁膜 2 2 b、4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b の形成材料である SiO_2 等や、配線 2 0、4 0、6 0、8 0 の形成材料である Cu 等は、低誘電率膜 1 2、3 2、5 2、7 2、9 2 の形成材料である SiOC 等と比較して弾性係数が大きい。このため、互いにほぼ直交する第 1 及び第 2 の壁を構造体として設けることによって、半導体装置の機械的強度が高まる。

【 0 0 2 6 】

半導体装置の機械的強度は補強用絶縁膜 2 2 b、4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b 及び配線 2 0、4 0、6 0、8 0 により確保されるため、低誘電率膜 1 2、3 2、5 2、7 2、9 2 には高い機械的強度が必要とされない。したがって、低誘電率膜 1 2、3 2、5 2、7 2、9 2 にはさらに弾性係数が小さく比誘電率の低い材料を用いることができる。また、低誘電率膜 1 2、3 2、5 2、7 2、9 2 の

10

20

30

40

50

代わりに比誘電率のさらに低い空気層（空隙）を絶縁層として用いたいわゆるエアギャップ構造の半導体装置であっても、高い機械的強度が得られる。

【 0 0 2 7 】

さらに、弾性係数の相対的に大きい SiO_2 等の材料は、一般に低誘電率膜よりも熱伝導率が高い。したがって、 SiO_2 を用いて形成された補強用絶縁膜 2 2 b、4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b を設けることによって、Cu 配線からの熱が比較的外部に伝わり易くなり、高い放熱効果が得られる。

【 0 0 2 8 】

ここで、本実施の形態の効果をより明確にするため、第 1 の基本構成の配線構造と以下に示す 2 つの比較例の配線構造とを比較する。

【 0 0 2 9 】

図 4 は、第 1 の基本構成に対する比較例 1 として、従来の半導体装置の構成を示している。図 5 は図 4 の A - A 線で切断した半導体装置の断面構成を示し、図 6 は図 4 の C - C 線で切断した半導体装置の断面構成を示している。本実施の形態との比較を容易にするために、比較例 1 の配線パターンは、図 1 乃至図 3 に示した第 1 の基本構成と同様とした。図 4 乃至図 6 に示すように、比較例 1 の半導体装置は、補強用絶縁膜 2 2 b、4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b が設けられず、層間絶縁膜及び最上層の絶縁膜が低誘電率膜 1 2、3 2、5 2、7 2、9 2 のみからなる点で第 1 の基本構成と異なっている。

【 0 0 3 0 】

図 7 は、第 1 の基本構成に対する比較例 2 として、本願出願人による日本国特許出願（特願 2 0 0 3 - 4 7 7 6 8 号；以下「特許出願 1」という）に提案されているような半導体装置の構成を示している。図 8 は、図 7 の A - A 線で切断した半導体装置の断面構成を示している。比較例 2 の配線パターンも第 1 の基本構成と同様とした。ここで、特許出願 1 に提案された半導体装置は、低誘電率膜導入に伴う機械的強度の低下を抑制するために、例えば Cu を用いて形成された補強用のダミースタックビアが配置された構造を有している。この構造において垂直応力に対する十分な機械的強度を持たせるためには、ダミースタックビアを例えば約 1 5 % 以上の面積比で設置する必要がある。このため、設計の自由度は必ずしも高くない。

【 0 0 3 1 】

図 7 及び図 8 に示すように、比較例 2 では、比較例 1 と同様の構成に加えて、4 層のビア部 8 8 が重ねられたダミースタックビア 8 6 が複数形成されている。各層のビア部 8 8 は、内壁面にバリアメタル層の形成されたビアホール内に Cu 層が埋め込まれて形成されている。ダミースタックビア 8 6 は、半導体装置の機械的強度を高めるために設けられている。複数のダミースタックビア 8 6 の断面積の総和は、第 1 の基本構成の第 2 の壁（補強用絶縁膜 2 2 b、4 2 b、6 2 b、8 2 b、1 0 2 b）の断面積の総和とほぼ同じとした。

【 0 0 3 2 】

本実施の形態の第 1 の基本構成と比較例 1 及び 2 について、外力が加えられたときに生じる応力や変位量を検証した。応力や変位量は、有限要素法を用いた数値シミュレーションによって求めた。有限要素法では、モデルの境界を対称境界条件とすることにより計算サイズを小さくする手法がとられる。そのため、各構造の平面図（図 1、図 4、図 7）において中央部の一点鎖線で囲まれた範囲だけをモデル化して計算すればよい。計算モデルのサイズを $0.98 \mu\text{m}$ （角）とし、配線 2 0、4 0、6 0、8 0 及び補強用絶縁膜 2 2 b、4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b の幅を最小配線幅に等しい $0.14 \mu\text{m}$ とし、ピッチを $0.98 \mu\text{m}$ とした。ここでピッチとは、隣り合う配線（又は補強用絶縁膜）の中心軸間の距離のことである。また配線 2 0、4 0、6 0、8 0 の高さを $0.25 \mu\text{m}$ とし、補強用絶縁膜 4 2 a、6 2 a、8 2 a、1 0 2 a（ビア層）の高さを $0.3 \mu\text{m}$ とした。低誘電率膜 1 2、3 2、5 2、7 2、9 2 の形成材料の弾性係数は 2.25GPa とし、ポアソン比は 0.25 とした。この弾性係数

10

20

30

40

50

及びポアソン比の値は、一般に市販されている典型的な低誘電率膜材料の物性値である。補強用絶縁膜 2 2 b、4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b の形成材料の弾性係数は 7 0 G P a とし、ポアソン比は 0 . 1 7 とした。この弾性係数及びポアソン比の値は、一般的な S i O ₂ の物性値である。

【 0 0 3 3 】

配線構造に対し、基板面内方向である + X 方向及び + Y 方向のそれぞれに単位荷重を加えた場合と、垂直方向に単位荷重を加えた場合における変位量を計算した。ここで基板面内方向の荷重は、C M P 法を用いた研磨工程を想定して配線構造の最上層部に対して加えられるものとした。図 9 乃至図 1 1 は、+ X 方向（図中太矢印で示す）に荷重を加えた場合の計算モデルの変形の様子を示している。図 9 は本実施の形態の第 1 の基本構成の計算モデルの変形の様子を示し、図 1 0 は比較例 1 の計算モデルの変形の様子を示し、図 1 1 は比較例 2 の計算モデルの変形の様子を示している。図 9 乃至図 1 1 では理解を容易にするために、変位量に対してそれぞれ同じ係数を乗じて変形を大きく見せている。図 1 2 は、荷重を加えていない状態での比較例 2 の計算モデルについて、ダミースタックピア 8 6 の配置が分かり易いように低誘電率膜を除いて示している。

【 0 0 3 4 】

+ X 方向に単位荷重を加えた場合の最上層部の変位量を比較すると、図 9 乃至図 1 2 に示すように、第 1 の基本構成の計算モデルの変位量は比較例 1 及び 2 の計算モデルの変位量より明らかに小さいことが分かる。

【 0 0 3 5 】

ここで、I C パッケージに接着されたチップ状のウエハが熱膨張や熱収縮によって反るような場合を想定すると、計算モデルの側面に対して基板面内方向の荷重（引張り荷重又は圧縮荷重）が加えられることになる。これに対し上記の計算では、単純化のために基板面内方向の荷重を配線構造の最上層部に対して加えているため、このようなウエハの熱変形について厳密に解析していることにはならない。しかしながら、荷重が加えられる方向は同じ基板面内方向であるので、熱変形に対する構造の影響も上記の計算結果と同様の傾向を示すと考えてよい。すなわち、本実施の形態の第 1 の基本構成では、比較例 1 及び 2 に比較して熱変形が生じ難いと考えられる。

【 0 0 3 6 】

図 1 3 は、各計算モデルに対して基板面内方向（+ X 方向及び + Y 方向）と垂直方向とにそれぞれ単位荷重を加えた場合の変位量の計算結果を示すグラフである。グラフの縦軸は変位量の相対値を表し、比較例 1 の基板面内方向（+ X 方向）の変位量と垂直方向の変位量をそれぞれ 1 としている。図 1 3 に示すように、垂直方向に荷重を加えた場合における第 1 の基本構成の垂直方向の変位量は、比較例 1 に比べて著しく減少していることが分かる。また、比較例 2 の垂直方向の変位量も第 1 の基本構成と同程度に減少している。一方、基板面内方向に荷重を加えた場合には、第 1 の基本構成の基板面内方向の変位量が比較例 1 の 2 割程度にまで減少するのに対し、比較例 2 の基板面内方向の変位量は比較例 1 の 7 割程度である。このように比較例 2 の構成では、垂直方向の荷重に対する耐性が高いものの、基板面内方向の荷重に対する耐性はさほど高くない。これは、ダミースタックピア 8 6 が基板面内方向に広がった補強ではないので、基板面内方向の荷重に対してそれほど効果がないためである。これに対して本実施の形態の第 1 の基本構成では、それぞれ基板面内方向に延びて互いにほぼ垂直に交差する第 1 及び第 2 の壁が設けられていることによって、垂直方向の荷重に対する耐性が高いだけでなく基板面内方向の荷重に対する耐性も高い。以上のように、本実施の形態の第 1 の基本構成では、荷重の加えられる方向によらず高い機械的強度が得られることが分かった。

【 0 0 3 7 】

図 1 4 は、本実施の形態による半導体装置の第 2 の基本構成を示している。図 1 5 (a) は図 1 4 の A - A 線で切断した半導体装置の断面構成を示し、図 1 5 (b) は図 1 4 の B - B 線で切断した半導体装置の断面構成を示している。図 1 6 (a) は図 1 4 の C - C 線で切断した半導体装置の断面構成を示し、図 1 6 (b) は図 1 4 の D - D 線で切断した

半導体装置の断面構成を示している。第2の基本構成は、互いにほぼ垂直に延びる配線同士が同一面内で交差する配線構造を有している。

【0038】

図14乃至図16に示すように、シリコン基板10上の全面には、 SiO_2 膜11が形成されている。 SiO_2 膜11上には、例えば SiOC を用いて低誘電率膜12が形成されている。低誘電率膜12上には、例えば SiC を用いてハードマスク膜14が形成されている。ハードマスク膜14及び低誘電率膜12には、互いに並列してY軸にほぼ平行に延びる複数の配線溝16、及び互いに並列してX軸にほぼ平行に延びる複数の配線溝17が形成されている。複数の配線溝16、17の内壁面には、例えばTaを用いてバリアメタル層18、19がそれぞれ形成されている。バリアメタル層18が形成された配線溝16内には、1層目の配線20となる例えばCu層が埋め込まれている。同様に、バリアメタル層19が形成された配線溝17内には、配線21となる例えばCu層が埋め込まれている。配線20、21は、同一面内で互いに交差してメッシュ状の配線を構成する。ハードマスク膜14上及び配線20、21上の基板全面には、例えば SiC を用いてキャップ膜24が形成されている。

10

【0039】

キャップ膜24上には、基板面に垂直に見て配線20にそれぞれ重なってY軸にほぼ平行に延びる複数の補強用絶縁膜42aと、基板面に垂直に見て配線21にそれぞれ重なってX軸にほぼ平行に延びる複数の補強用絶縁膜42bとが形成されている。補強用絶縁膜42a、42bは例えば SiO_2 等を用いて形成され、同一面内で互いに交差している。キャップ膜24上であって補強用絶縁膜42a、42bの形成領域以外の領域には、低誘電率膜32が例えば SiOC を用いて形成されている。補強用絶縁膜42a、42bの形成材料は、低誘電率膜32の形成材料より比誘電率が大きく弾性係数が大きい。低誘電率膜32上には、例えば SiC を用いてハードマスク膜34が形成されている。補強用絶縁膜42aの直上には、補強用絶縁膜42aにそれぞれ重なってY軸にほぼ平行に延びる複数の配線溝36が形成されている。また補強用絶縁膜42bの直上には、補強用絶縁膜42bにそれぞれ重なってX軸にほぼ平行に延びる複数の配線溝37が形成されている。複数の配線溝36、37の内壁面には、例えばTaを用いてバリアメタル層38、39がそれぞれ形成されている。バリアメタル層38が形成された配線溝36内には、2層目の配線40となる例えばCu層が埋め込まれている。同様に、バリアメタル層39が形成された配線溝37内には、配線41となる例えばCu層が埋め込まれている。配線40は、基板面に垂直に見て補強用絶縁膜42a及び配線20に重なって配置され、補強用絶縁膜42a及び配線20とほぼ同一の平面形状を有している。また配線41は、基板面に垂直に見て補強用絶縁膜42b及び配線21に重なって配置され、補強用絶縁膜42b及び配線21とほぼ同一の平面形状を有している。配線40、41は、同一面内で互いに交差してメッシュ状の配線を構成する。ハードマスク膜34上及び配線40、41上の基板全面には、例えば SiC を用いてキャップ膜44が形成されている。

20

30

【0040】

キャップ膜44上には、基板面に垂直に見て配線40にそれぞれ重なってY軸にほぼ平行に延びる複数の補強用絶縁膜62aと、基板面に垂直に見て配線41にそれぞれ重なってX軸にほぼ平行に延びる複数の補強用絶縁膜62bとが形成されている。補強用絶縁膜62a、62bは例えば SiO_2 等を用いて形成され、同一面内で互いに交差している。キャップ膜44上であって補強用絶縁膜62a、62bの形成領域以外の領域には、例えば SiOC を用いて低誘電率膜52が形成されている。補強用絶縁膜62a、62bの形成材料は、低誘電率膜52の形成材料より比誘電率が大きく弾性係数が大きい。低誘電率膜52上には、例えば SiC を用いてハードマスク膜54が形成されている。補強用絶縁膜62aの直上には、補強用絶縁膜62aにそれぞれ重なってY軸にほぼ平行に延びる複数の配線溝56が形成されている。また補強用絶縁膜62bの直上には、補強用絶縁膜62bにそれぞれ重なってX軸にほぼ平行に延びる複数の配線溝57が形成されている。複数の配線溝56、57の内壁面には、例えばTaを用いてバリアメタル層58、59がそれ

40

50

ぞれ形成されている。バリアメタル層 5 8 が形成された配線溝 5 6 内には、3 層目の配線 6 0 となる例えば Cu 層が埋め込まれている。同様に、バリアメタル層 5 9 が形成された配線溝 5 7 内には、配線 6 1 となる例えば Cu 層が埋め込まれている。配線 6 0 は、基板面に垂直に見て補強用絶縁膜 6 2 a 及び配線 4 0 に重なって配置され、補強用絶縁膜 6 2 a 及び配線 4 0 とほぼ同一の平面形状を有している。また配線 6 1 は、基板面に垂直に見て補強用絶縁膜 6 2 b 及び配線 4 1 に重なって配置され、補強用絶縁膜 6 2 b 及び配線 4 1 とほぼ同一の平面形状を有している。配線 6 0、6 1 は、同一面内で互いに交差してメッシュ状の配線を構成する。ハードマスク膜 5 4 上及び配線 6 0、6 1 上の基板全面には、例えば SiC を用いてキャップ膜 6 4 が形成されている。

【0041】

キャップ膜 6 4 上には、基板面に垂直に見て配線 6 0 にそれぞれ重なって Y 軸にほぼ平行に延びる複数の補強用絶縁膜 8 2 a と、基板面に垂直に見て配線 6 1 にそれぞれ重なって X 軸にほぼ平行に延びる複数の補強用絶縁膜 8 2 b とが形成されている。補強用絶縁膜 8 2 a、8 2 b は例えば SiO₂ 等を用いて形成され、同一面内で互いに交差している。キャップ膜 6 4 上であって補強用絶縁膜 8 2 a、8 2 b の形成領域以外の領域には、例えば SiOC を用いて低誘電率膜 7 2 が形成されている。補強用絶縁膜 8 2 a、8 2 b の形成材料は、低誘電率膜 7 2 の形成材料より比誘電率が大きく弾性係数が高い。低誘電率膜 7 2 上には、例えば SiC を用いてハードマスク膜 7 4 が形成されている。補強用絶縁膜 8 2 a の直上には、補強用絶縁膜 8 2 a にそれぞれ重なって Y 軸にほぼ平行に延びる複数の配線溝 7 6 が形成されている。また補強用絶縁膜 8 2 b の直上には、補強用絶縁膜 8 2 b にそれぞれ重なって X 軸にほぼ平行に延びる複数の配線溝 7 7 が形成されている。複数の配線溝 7 6、7 7 の内壁面には、例えば Ta を用いてバリアメタル層 7 8、7 9 がそれぞれ形成されている。バリアメタル層 7 8 が形成された配線溝 7 6 内には、4 層目の配線 8 0 となる例えば Cu 層が埋め込まれている。同様に、バリアメタル層 7 9 が形成された配線溝 7 7 内には、配線 8 1 となる例えば Cu 層が埋め込まれている。配線 8 0 は、基板面に垂直に見て補強用絶縁膜 8 2 a 及び配線 6 0 に重なって配置され、補強用絶縁膜 8 2 a 及び配線 6 0 とほぼ同一の平面形状を有している。また配線 8 1 は、基板面に垂直に見て補強用絶縁膜 8 2 b 及び配線 6 1 に重なって配置され、補強用絶縁膜 8 2 b 及び配線 6 1 とほぼ同一の平面形状を有している。配線 8 0、8 1 は、同一面内で互いに交差してメッシュ状の配線を構成する。ハードマスク膜 7 4 上及び配線 8 0、8 1 上の基板全面には、例えば SiC を用いてキャップ膜 8 4 が形成されている。

【0042】

キャップ膜 8 4 上には、基板面に垂直に見て配線 8 0 にそれぞれ重なって Y 軸にほぼ平行に延びる複数の補強用絶縁膜 1 0 2 a と、基板面に垂直に見て配線 8 1 にそれぞれ重なって X 軸にほぼ平行に延びる複数の補強用絶縁膜 1 0 2 b とが形成されている。補強用絶縁膜 1 0 2 a、1 0 2 b は、例えば SiO₂ 等を用いて形成され、同一面内で互いに交差している。キャップ膜 8 4 上であって補強用絶縁膜 1 0 2 a、1 0 2 b の形成領域以外の領域には、低誘電率膜 9 2 が形成されている。

【0043】

第 2 の基本構成では、各層の配線 2 0、2 1、4 0、4 1、6 0、6 1、8 0、8 1 のそれぞれ直下又はほぼ直上には、配線とほぼ同一幅の補強用絶縁膜 4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b が形成されている。このうち補強用絶縁膜 4 2 a、6 2 a、8 2 a、1 0 2 a は、配線 2 0、4 0、6 0、8 0 とともに、所定間隔で配置された複数の第 1 の壁として機能する（図 1 6 (b) は第 1 の壁の壁面に平行な断面を示している）。また補強用絶縁膜 4 2 b、6 2 b、8 2 b、1 0 2 b は、配線 2 1、4 1、6 1、8 1 とともに、第 1 の壁にほぼ直交して所定間隔で配置された複数の第 2 の壁として機能する（図 1 5 (b) は第 2 の壁の壁面に平行な断面を示している）。第 1 及び第 2 の壁は、低誘電率膜 1 2、3 2、5 2、7 2、9 2 を含んでいない。補強用絶縁膜 4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b の形成材料である SiO₂ 等、及び配線 2 0、2 1、4 0、4 1、6 0、6 1、8 0、8 1 の形成材

10

20

30

40

50

料であるCu等は、低誘電率膜12、32、52、72、92の形成材料であるSiOC等と比較して弾性係数が大きい。このため、互いにほぼ直交する第1及び第2の壁を構造体として設けることによって、半導体装置の機械的強度が高まる。

【0044】

図17は、第2の基本構成に対する比較例3の半導体装置の構成を示している。図18(a)は図17のA-A線で切断した半導体装置の断面構成を示し、図18(b)は図17のB-B線で切断した半導体装置の断面構成を示している。図19(a)は図17のC-C線で切断した半導体装置の断面構成を示し、図19(b)は図17のD-D線で切断した半導体装置の断面構成を示している。本実施の形態との比較を容易にするために、比較例3の配線パターンは、図14乃至図16に示した第2の基本構成と同様とした。図17乃至図19に示すように、比較例3の半導体装置は、補強用絶縁膜42a、42b、62a、62b、82a、82b、102a、102bが設けられず、層間絶縁膜及び最上層の絶縁膜が低誘電率膜12、32、52、72、92のみからなる点で第2の基本構成と異なっている。

10

【0045】

図20は、第2の基本構成及び比較例3の計算モデルに対して基板面内方向及び垂直方向に荷重を加えた場合の変位量の計算結果を示すグラフである。グラフの縦軸は変位量の相対値を表し、上記の比較例1の基板面内方向(+X方向)の変位量と垂直方向の変位量をそれぞれ1としている(図13参照)。図20に示すように、第2の基本構成では、基板面内方向及び垂直方向のいずれに荷重が加えられても、比較例1や比較例3より変位量が大幅に低減されることが分かる。

20

【0046】

図21は、本実施の形態による半導体装置の第3の基本構成を示している。図22(a)は図21のA-A線で切断した半導体装置の断面構成を示し、図22(b)は図21のB-B線で切断した半導体装置の断面構成を示している。図23(a)は図21のC-C線で切断した半導体装置の断面構成を示し、図23(b)は図21のD-D線で切断した半導体装置の断面構成を示している。第3の基本構成では、互いにほぼ垂直に延びる配線が層毎に交互に配置され、1層目及び3層目の配線はX軸にほぼ平行に延び、2層目及び4層目の配線はY軸にほぼ平行に延びている。互いにほぼ垂直に延びる配線同士は絶縁膜を介して交差している。また、各配線直下に配置された補強用絶縁膜と、同一面内で配線にほぼ直交する補強用絶縁膜とが格子状に形成されている。

30

【0047】

図21乃至図23に示すように、シリコン基板10上の全面には、SiO₂膜11が形成されている。SiO₂膜11上には、互いに並列してY軸にほぼ平行に延びる複数の補強用絶縁膜22aが形成されている。補強用絶縁膜22aは、例えばSiO₂等を用いて形成される。SiO₂膜11上であって補強用絶縁膜22aの形成領域以外の領域には、例えばSiOCを用いて低誘電率膜12が形成されている。補強用絶縁膜22aの形成材料は、低誘電率膜12の形成材料より比誘電率が高く弾性係数が大きい。補強用絶縁膜22a上及び低誘電率膜12上には、例えばSiCを用いてハードマスク膜14が形成されている。ハードマスク膜14、低誘電率膜12及び補強用絶縁膜22aには、互いに並列してX軸にほぼ平行に延びる複数の配線溝17が形成されている。複数の配線溝17の内壁面には、例えばTaを用いてバリアメタル層19がそれぞれ形成されている。バリアメタル層19が形成された配線溝17内には、1層目の配線21となる例えばCu層が埋め込まれている。ハードマスク膜14上及び配線21上の基板全面には、例えばSiCを用いてキャップ膜24が形成されている。

40

【0048】

キャップ膜24上には、基板面に垂直に見て複数の補強用絶縁膜22aにそれぞれ重なってY軸にほぼ平行に延びる複数の補強用絶縁膜42aと、基板面に垂直に見て複数の配線21にそれぞれ重なってX軸にほぼ平行に延びる複数の補強用絶縁膜42bとが形成されている。補強用絶縁膜42a、42bは、例えばSiO₂等を用いて形成され、同一面

50

内で互いに交差している。キャップ膜 2 4 上であって補強用絶縁膜 4 2 a、4 2 b の形成領域以外の領域には、低誘電率膜 3 2 が例えば SiO₂ を用いて形成されている。補強用絶縁膜 4 2 a、4 2 b の形成材料は、低誘電率膜 3 2 の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜 3 2 上及び補強用絶縁膜 4 2 b 上には、例えば SiC を用いてハードマスク膜 3 4 が形成されている。補強用絶縁膜 4 2 a の直上には、補強用絶縁膜 4 2 a に重なって Y 軸にほぼ平行にそれぞれ延びる複数の配線溝 3 6 が形成されている。複数の配線溝 3 6 の内壁面には、例えば Ta を用いてバリアメタル層 3 8 がそれぞれ形成されている。バリアメタル層 3 8 が形成された配線溝 3 6 内には、2 層目の配線 4 0 となる例えば Cu 層が埋め込まれている。配線 4 0 は、基板面に垂直に見て補強用絶縁膜 4 2 a に重なって配置され、補強用絶縁膜 4 2 a とほぼ同一の平面形状を有している。また配線 4 0 は、補強用絶縁膜 4 2 a 及びキャップ膜 2 4 を介して 1 層目の配線 2 1 と交差している。ハードマスク膜 3 4 上及び配線 4 0 上の基板全面には、例えば SiC を用いてキャップ膜 4 4 が形成されている。

10

【0049】

キャップ膜 4 4 上には、基板面に垂直に見て複数の配線 4 0 にそれぞれ重なって Y 軸にほぼ平行に延びる複数の補強用絶縁膜 6 2 a と、基板面に垂直に見て複数の補強用絶縁膜 4 2 b にそれぞれ重なって X 軸にほぼ平行に延びる複数の補強用絶縁膜 6 2 b とが形成されている。補強用絶縁膜 6 2 a、6 2 b は、例えば SiO₂ 等を用いて形成され、同一面内で互いに交差している。キャップ膜 4 4 上であって補強用絶縁膜 6 2 a、6 2 b の形成領域以外の領域には、例えば SiO₂ を用いて低誘電率膜 5 2 が形成されている。補強用絶縁膜 6 2 a、6 2 b の形成材料は、低誘電率膜 5 2 の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜 5 2 上及び補強用絶縁膜 6 2 a 上には、例えば SiC を用いてハードマスク膜 5 4 が形成されている。補強用絶縁膜 6 2 b の直上には、補強用絶縁膜 6 2 b に重なって X 軸にほぼ平行にそれぞれ延びる複数の配線溝 5 7 が形成されている。複数の配線溝 5 7 の内壁面には、例えば Ta を用いてバリアメタル層 5 9 がそれぞれ形成されている。バリアメタル層 5 9 が形成された配線溝 5 7 内には、3 層目の配線 6 1 となる例えば Cu 層が埋め込まれている。配線 6 1 は、基板面に垂直に見て補強用絶縁膜 6 2 b に重なって配置され、補強用絶縁膜 6 2 b とほぼ同一の平面形状を有している。また配線 6 1 は、補強用絶縁膜 6 2 b 及びキャップ膜 4 4 を介して 2 層目の配線 4 0 と交差している。ハードマスク膜 5 4 上及び配線 6 1 上の基板全面には、例えば SiC を用いてキャップ膜 6 4 が形成されている。

20

30

【0050】

キャップ膜 6 4 上には、基板面に垂直に見て複数の補強用絶縁膜 6 2 a にそれぞれ重なって Y 軸にほぼ平行に延びる複数の補強用絶縁膜 8 2 a と、基板面に垂直に見て複数の配線 6 1 にそれぞれ重なって X 軸にほぼ平行に延びる複数の補強用絶縁膜 8 2 b とが形成されている。補強用絶縁膜 8 2 a、8 2 b は、例えば SiO₂ 等を用いて形成され、同一面内で互いに交差している。キャップ膜 6 4 上であって補強用絶縁膜 8 2 a、8 2 b の形成領域以外の領域には、例えば SiO₂ を用いて低誘電率膜 7 2 が形成されている。補強用絶縁膜 8 2 a、8 2 b の形成材料は、低誘電率膜 7 2 の形成材料より比誘電率が高く弾性係数が大きい。低誘電率膜 7 2 上及び補強用絶縁膜 8 2 b 上には、例えば SiC を用いてハードマスク膜 7 4 が形成されている。補強用絶縁膜 8 2 a の直上には、補強用絶縁膜 8 2 a に重なって Y 軸にほぼ平行にそれぞれ延びる複数の配線溝 7 6 が形成されている。複数の配線溝 7 6 の内壁面には、例えば Ta を用いてバリアメタル層 7 8 がそれぞれ形成されている。バリアメタル層 7 8 が形成された配線溝 7 6 内には、4 層目の配線 8 0 となる例えば Cu 層が埋め込まれている。配線 8 0 は、基板面に垂直に見て補強用絶縁膜 8 2 a に重なって配置され、補強用絶縁膜 8 2 a とほぼ同一の平面形状を有している。また配線 8 0 は、補強用絶縁膜 8 2 a 及びキャップ膜 6 4 を介して 3 層目の配線 6 1 と交差している。ハードマスク膜 7 4 上及び配線 8 0 上の基板全面には、例えば SiC を用いてキャップ膜 8 4 が形成されている。

40

【0051】

50

キャップ膜 8 4 上には、基板面に垂直に見て複数の配線 8 0 にそれぞれ重なって Y 軸にほぼ平行に延びる複数の補強用絶縁膜 1 0 2 a と、基板面に垂直に見て複数の補強用絶縁膜 8 2 b にそれぞれ重なって X 軸にほぼ平行に延びる複数の補強用絶縁膜 1 0 2 b とが形成されている。補強用絶縁膜 1 0 2 a、1 0 2 b は、例えば SiO_2 等を用いて形成され、同一面内で互いに交差している。キャップ膜 8 4 上であって補強用絶縁膜 1 0 2 a、1 0 2 b の形成領域以外の領域には、低誘電率膜 9 2 が形成されている。

【 0 0 5 2 】

第 3 の基本構成では、配線 4 0、6 1、8 0 のそれぞれ直下又はほぼ直上には、配線とほぼ同一幅の補強用絶縁膜 4 2 a、6 2 b、8 2 a、1 0 2 a が形成されている。また、配線 2 1、4 0、6 1、8 0 にそれぞれ同一面内でほぼ直交して補強用絶縁膜 2 2 a、4 2 b、6 2 a、8 2 b が形成されている。配線 2 1、6 1 及び補強用絶縁膜 4 2 b、8 2 b、1 0 2 b は、所定間隔で配置された複数の第 1 の壁として機能する（図 2 2 (b) は第 1 の壁の壁面に平行な断面を示している）。また配線 4 0、8 0 及び補強用絶縁膜 2 2 a、6 2 a は、第 1 の壁にほぼ直交して所定間隔で配置された複数の第 2 の壁として機能する（図 2 3 (b) は第 2 の壁の壁面に平行な断面を示している）。補強用絶縁膜 2 2 a、4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a の形成材料である SiO_2 等、及び配線 2 1、4 0、6 1、8 0 の形成材料である Cu 等は、低誘電率膜 1 2、3 2、5 2、7 2、9 2 の形成材料である SiOC 等と比較して弾性係数が大きい。このため、互いにほぼ直交する第 1 及び第 2 の壁を構造体として設けることによって、半導体装置の機械的強度が高まる。

【 0 0 5 3 】

図 2 4 は、本実施の形態による半導体装置の第 4 の基本構成を示している。図 2 5 (a) は図 2 4 の A - A 線で切断した半導体装置の断面構成を示し、図 2 5 (b) は図 2 4 の B - B 線で切断した半導体装置の断面構成を示している。図 2 6 (a) は図 2 4 の C - C 線で切断した半導体装置の断面構成を示し、図 2 6 (b) は図 2 4 の D - D 線で切断した半導体装置の断面構成を示している。第 4 の基本構成は、第 3 の基本構成と同様に、互いにほぼ垂直に延びる配線同士が絶縁膜を介して交差する配線構造を有している。ただし第 4 の基本構成では、補強用絶縁膜が各配線直下のみ形成されている。

【 0 0 5 4 】

図 2 4 乃至図 2 6 に示すように、シリコン基板 1 0 上の全面には、 SiO_2 膜 1 1 が形成されている。 SiO_2 膜 1 1 上には、例えば SiOC を用いて低誘電率膜 1 2 が形成されている。低誘電率膜 1 2 上には、例えば SiC を用いてハードマスク膜 1 4 が形成されている。ハードマスク膜 1 4 及び低誘電率膜 1 2 には、互いに並列して X 軸にほぼ平行に延びる複数の配線溝 1 7 が形成されている。複数の配線溝 1 7 の内壁面には、例えば Ta を用いてバリアメタル層 1 9 がそれぞれ形成されている。バリアメタル層 1 9 が形成された配線溝 1 7 内には、1 層目の配線 2 1 となる例えば Cu 層が埋め込まれている。ハードマスク膜 1 4 上及び配線 2 1 上の基板全面には、例えば SiC を用いてキャップ膜 2 4 が形成されている。

【 0 0 5 5 】

キャップ膜 2 4 上には、Y 軸にほぼ平行に延びる複数の補強用絶縁膜 4 2 a が形成されている。補強用絶縁膜 4 2 a は、例えば SiO_2 等を用いて形成される。キャップ膜 2 4 上であって補強用絶縁膜 4 2 a の形成領域以外の領域には、例えば SiOC を用いて低誘電率膜 3 2 が形成されている。補強用絶縁膜 4 2 a の形成材料は、低誘電率膜 3 2 の形成材料より比誘電率が大きく弾性係数が大きい。低誘電率膜 3 2 上には、例えば SiC を用いてハードマスク膜 3 4 が形成されている。補強用絶縁膜 4 2 a 上には、補強用絶縁膜 4 2 a に重なって Y 軸にほぼ平行にそれぞれ延びる複数の配線溝 3 6 が形成されている。複数の配線溝 3 6 の内壁面には、例えば Ta を用いてバリアメタル層 3 8 がそれぞれ形成されている。バリアメタル層 3 8 が形成された配線溝 3 6 内には、2 層目の配線 4 0 となる例えば Cu 層が埋め込まれている。配線 4 0 は、基板面に垂直に見て補強用絶縁膜 4 2 a に重なって配置され、補強用絶縁膜 4 2 a とほぼ同一の平面形状を有している。また配線 4

0 は、補強用絶縁膜 4 2 a 及びキャップ膜 2 4 を介して 1 層目の配線 2 1 と交差している。ハードマスク膜 3 4 上及び配線 4 0 上の基板全面には、例えば SiC を用いてキャップ膜 4 4 が形成されている。

【 0 0 5 6 】

キャップ膜 4 4 上には、X 軸にほぼ平行に延びる複数の補強用絶縁膜 6 2 b が形成されている。補強用絶縁膜 6 2 b は、例えば SiO₂ 等を用いて形成される。キャップ膜 4 4 上であって補強用絶縁膜 6 2 b の形成領域以外の領域には、例えば SiOC を用いて低誘電率膜 5 2 が形成されている。補強用絶縁膜 6 2 b の形成材料は、低誘電率膜 5 2 の形成材料より比誘電率が大きく弾性係数が大きい。低誘電率膜 5 2 上には、例えば SiC を用いてハードマスク膜 5 4 が形成されている。補強用絶縁膜 6 2 b 上には、補強用絶縁膜 6 2 b に重なって X 軸にほぼ平行にそれぞれ延びる複数の配線溝 5 7 が形成されている。複数の配線溝 5 7 の内壁面には、例えば Ta を用いてバリアメタル層 5 9 がそれぞれ形成されている。バリアメタル層 5 9 が形成された配線溝 5 7 内には、3 層目の配線 6 1 となる例えば Cu 層が埋め込まれている。配線 6 1 は、基板面に垂直に見て補強用絶縁膜 6 2 b に重なって配置され、補強用絶縁膜 6 2 b とほぼ同一の平面形状を有している。また配線 6 1 は、補強用絶縁膜 6 2 b 及びキャップ膜 4 4 を介して 2 層目の配線 4 0 と交差している。ハードマスク膜 5 4 上及び配線 6 1 上の基板全面には、例えば SiC を用いてキャップ膜 6 4 が形成されている。

10

【 0 0 5 7 】

キャップ膜 6 4 上には、Y 軸にほぼ平行に延びる複数の補強用絶縁膜 8 2 a が形成されている。補強用絶縁膜 8 2 a は、例えば SiO₂ 等を用いて形成される。キャップ膜 6 4 上であって補強用絶縁膜 8 2 a の形成領域以外の領域には、例えば SiOC を用いて低誘電率膜 7 2 が形成されている。補強用絶縁膜 8 2 a の形成材料は、低誘電率膜 7 2 の形成材料より比誘電率が大きく弾性係数が大きい。低誘電率膜 7 2 上には、例えば SiC を用いてハードマスク膜 7 4 が形成されている。補強用絶縁膜 8 2 a 上には、補強用絶縁膜 8 2 a に重なって Y 軸にほぼ平行にそれぞれ延びる複数の配線溝 7 6 が形成されている。複数の配線溝 7 6 の内壁面には、例えば Ta を用いてバリアメタル層 7 8 がそれぞれ形成されている。バリアメタル層 7 8 が形成された配線溝 7 6 内には、4 層目の配線 8 0 となる例えば Cu 層が埋め込まれている。配線 8 0 は、基板面に垂直に見て補強用絶縁膜 8 2 a に重なって配置され、補強用絶縁膜 8 2 a とほぼ同一の平面形状を有している。また配線 8 0 は、補強用絶縁膜 8 2 a 及びキャップ膜 6 4 を介して 3 層目の配線 6 1 と交差している。ハードマスク膜 7 4 上及び配線 8 0 上の基板全面には、例えば SiC を用いてキャップ膜 8 4 が形成されている。キャップ膜 8 4 上の全面には、低誘電率膜 9 2 が形成されている。

20

30

【 0 0 5 8 】

図 2 7 は、第 3 及び第 4 の基本構成に対する比較例 4 の半導体装置の構成を示している。図 2 8 (a) は図 2 7 の A - A 線で切断した半導体装置の断面構成を示し、図 2 8 (b) は図 2 7 の B - B 線で切断した半導体装置の断面構成を示している。図 2 9 (a) は図 2 7 の C - C 線で切断した半導体装置の断面構成を示し、図 2 9 (b) は図 2 7 の D - D 線で切断した半導体装置の断面構成を示している。本実施の形態との比較を容易にするために、比較例 4 の配線パターンは第 3 及び第 4 の基本構成と同様とした。図 2 7 乃至図 2 9 に示すように、比較例 4 の半導体装置は、補強用絶縁膜 2 2 a、4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b が設けられず、層間絶縁膜及び最上層の絶縁膜が低誘電率膜 1 2、3 2、5 2、7 2、9 2 のみからなる点で第 3 及び第 4 の基本構成と異なっている。

40

【 0 0 5 9 】

図 3 0 は、第 3 及び第 4 の基本構成並びに比較例 4 の計算モデルに対して基板面内方向及び垂直方向に荷重を加えた場合の変位量の計算結果を示すグラフである。グラフの縦軸は変位量の相対値を表し、上記の比較例 1 の基板面内方向 (+ X 方向) の変位量と垂直方向の変位量をそれぞれ 1 としている (図 1 3 参照)。図 3 0 に示すように、第 3 の基本構

50

成では、互いにほぼ直交する第1及び第2の壁が構造体として設けられているため、基板面内方向及び垂直方向のいずれに荷重が加えられても変位量が比較例4より大幅に低減されることが分かる。一方、第4の基本構成では、変位量が比較例4より低減されるものの、第3の基本構成と比較すると低減効果がやや小さいことが分かる。これは、第4の基本構成では各配線21、40、61、80に同一面内で直交する補強用絶縁膜が形成されず、配線40、61、80直下の補強用絶縁膜42a、62b、82aのみが形成されているため、構造体が完全な壁状にならないからである。ただし、第4の基本構成では、後述するように配線40、61、80（配線溝36、57、76）と補強用絶縁膜42a、62b、82aとを同一のフォトマスクを用いて形成できるため、第3の基本構成よりも製造工程が簡略化する。

10

【0060】

以上説明した本実施の形態の第1乃至第4の基本構成によれば、基板面内方向及び垂直方向のいずれに荷重が加えられても変位量が大幅に低減され、高い機械的強度が得られる。図7及び図8に示した比較例2の構成では、垂直方向の荷重に対する機械的強度を確保するために多数のダミースタックビア86（全領域に対する面積比約15%以上）を配置する必要があるため、設計の自由度が必ずしも高くない。これに対し、一般的な半導体装置では、第2の基本構成のように配線同士が同一面内で交差するか、あるいは第3及び第4の基本構成のように配線同士が絶縁膜を介して交差することが多い。このため配線密度の高い領域では、第1の基本構成のような配線に重ならない補強用絶縁膜22b、42b、62b、82bをあえて配置する必要はない。したがって本実施の形態では、設計の自由度が比較的高い。

20

【0061】

本実施の形態の第1の基本構成を用い、配線20、40、60、80に同一面内で直交してX軸に平行に配置された補強用絶縁膜22b、42b、62b、82b、102bの配置密度を変化させたときに、X方向の荷重に対する変位量がどのように変化するかを調べた。図31は、補強用絶縁膜22b、42b、62b、82b、102bのピッチを0.5 μm から3 μm まで変化させたときのX方向の荷重に対する変位量の変化を示すグラフである。グラフの横軸は補強用絶縁膜22b、42b、62b、82b、102bのピッチ（ μm ）を表している。縦軸はX方向の変位量の相対値を表し、ピッチが0.98 μm のとき（図13に示した計算結果の条件と同じ）の変位量を1としている。なお配線20、40、60、80のピッチは固定とした。図31に示すように、補強用絶縁膜22b、42b、62b、82b、102bのピッチがおよそ1.5 μm 以下であれば変位量の低減効果が大きいですが、ピッチが1.5 μm を越えると低減効果は比較的小さくなる。この計算結果は、計算モデルのスケールには依存しない。すなわち、例えば全体のサイズが10倍になっても計算自体は同一であり、変位量も同一である。LSIの構造は世代が変わっても、垂直方向、基板面内方向ともに最小配線幅を基準にスケールアップされている。これは、ITRSが最小配線ピッチ及び最小配線幅で規定されていることから分かる。そのため、上記の計算結果から補強用絶縁膜を配置する場合の目安として、補強用絶縁膜のピッチを最小配線幅（0.14 μm ）の概ね10倍以下にするのが効果的であるということが分かる。

30

40

【0062】

図32は、補強用絶縁膜22b、42b、62b、82b、102bの幅を変化させたときのX方向の荷重に対する変位量の変化を示すグラフである。グラフの横軸は補強用絶縁膜22b、42b、62b、82b、102bの幅（ μm ）を表している。縦軸はX方向の変位量の相対値を表し、間隔が0.14 μm のとき（図13に示した計算結果の条件と同じ）の変位量を1としている。図32に示すように、補強用絶縁膜22b、42b、62b、82b、102bの幅が太いほど構造体として機械的に強固になるので、荷重に対する耐性が向上する。ただし、幅があまり太いと設計上の制約が増え、また配線間容量を増大させることになる。図32から分かるように、補強用絶縁膜22b、42b、62b、82b、102bの幅を0.14 μm から0.2 μm に太くしたときの変位量の低減

50

効果はかなり大きいですが、幅を $0.2 \mu\text{m}$ より太くしたときの変位量の低減効果はやや小さくなる。このため、補強用絶縁膜の幅を最小配線幅 ($0.14 \mu\text{m}$) の概ね 1.5 倍以上にするのが効果的であり、最小配線幅の 1.5 倍程度にするのがより好ましいことが分かる。

【0063】

これらに基づき、補強用絶縁膜 $22b$ 、 $42b$ 、 $62b$ 、 $82b$ 、 $102b$ の配置位置を決定する際には、まず隣り合う配線 20 、 40 、 60 、 80 間 (隣り合う補強用絶縁膜 $22a$ 、 $42a$ 、 $62a$ 、 $82a$ 、 $102a$ 間) のほぼ中央に、配線 20 、 40 、 60 、 80 にほぼ平行に並列するように挿入する。挿入した補強用絶縁膜 $22b$ 、 $42b$ 、 $62b$ 、 $82b$ 、 $102b$ と配線 20 、 40 、 60 、 80 との間のピッチが広い場合にはさら

10

【0064】

第1の基本構成では、配線 20 、 40 、 60 、 80 に重ならない第2の補強層として、 SiO_2 を用いて形成された補強用絶縁膜 $22b$ 、 $42b$ 、 $62b$ 、 $82b$ 、 $102b$ が用いられている。ところが第2の補強層は、低誘電率膜 12 、 32 、 52 、 72 、 92 よりも機械的に強固であれば必ずしも SiO_2 膜が用いられる必要はない。そこで、補強用絶縁膜 $22b$ 、 $42b$ 、 $62b$ 、 $82b$ 、 $102b$ の形成材料の弾性係数を変えたときに、荷重に対する変位量がどのように変化するかを計算した。図33は、補強用絶縁膜 $22b$ 、 $42b$ 、 $62b$ 、 $82b$ 、 $102b$ の形成材料の弾性係数を変化させたときのX方向の荷重に対する変位量の変化を示すグラフである。グラフの横軸は補強用絶縁膜 $22b$ 、 $42b$ 、 $62b$ 、 $82b$ 、 $102b$ の形成材料の弾性係数 (GPa) を表している。縦軸はX方向の変位量の相対値を表し、 SiO_2 膜 (弾性係数 70 GPa) を用いたときの変位量を1としている。図33に示すように、補強用絶縁膜 $22b$ 、 $42b$ 、 $62b$ 、 $82b$ 、 $102b$ の形成材料の弾性係数が小さくなるほど荷重に対する歪みが大きくなり、変位量の低減効果が小さくなることが分かる。図13に示した比較例1の変位量の半分程度に変位量を抑えるものとする、変位量の相対値をおよそ2以下にすればよいため、補強用絶縁膜 $22b$ 、 $42b$ 、 $62b$ 、 $82b$ 、 $102b$ の形成材料の弾性係数は概ね 30 GPa 以上である必要があると考えることができる。

20

30

【0065】

さらに第1の基本構成では、低誘電率膜 12 、 32 、 52 、 72 、 92 の形成材料の弾性係数を 2.25 GPa とした。そこで、低誘電率膜 12 、 32 、 52 、 72 、 92 の形成材料の弾性係数を変えたときに、荷重に対する変位量がどのように変化するかを計算した。図34は、低誘電率膜 12 、 32 、 52 、 72 、 92 の形成材料の弾性係数を変化させたときのX方向の荷重に対する変位量の変化を示すグラフである。グラフの横軸は低誘電率膜 12 、 32 、 52 、 72 、 92 の形成材料の弾性係数 (GPa) を表している。縦軸はX方向の変位量の相対値を表し、典型的な低誘電率膜材料 (弾性係数 2.25 GPa) を用いたときの変位量を1としている。ここで補強用絶縁膜としては SiO_2 膜を用い、配線構造などは図1乃至図3に示した構成と同一である。

40

【0066】

図34に示すように、低誘電率膜 12 、 32 、 52 、 72 、 92 の形成材料の弾性係数が小さくなるほど変位量が大きくなる傾向にあるものの、その弾性係数に対する変位量の依存性はさほど大きくない。これは、外部からの荷重は主に配線 20 、 40 、 60 、 80 及び補強用絶縁膜 $22b$ 、 $42a$ 、 $42b$ 、 $62a$ 、 $62b$ 、 $82a$ 、 $82b$ 、 $102a$

50

、102bにより支えられるためである。したがって、本実施の形態では、低誘電率膜12、32、52、72、92の形成材料をその弾性係数に関わらず比較的自由に選択することができる。この点は本実施の形態の最も大きい長所の一つである。また、低誘電率膜12、32、52、72、92の形成材料の弾性係数が0GPaに近づいても、変位量は典型的な低誘電率膜を用いたときの1.2倍弱にしかならない。このため本実施の形態では、低誘電率膜12、32、52、72、92を除去した構成となるエアギャップ構造が用いられても、機械的強度に対する影響はかなり小さいことが分かる。

【0067】

以下、本実施の形態による半導体装置及びその製造方法について具体的実施例を用いて説明する。

【0068】

(実施例1)

まず、本実施の形態の実施例1による半導体装置の製造方法について説明する。本実施例では、配線に重ならない補強用絶縁膜22b、42b、62b、82bを備えた例えば第1の基本構成の半導体装置を作製することはできないが、第4の基本構成の半導体装置を低コストで作製できるようになっている。

【0069】

図35乃至図39は、本実施例による半導体装置の製造方法を示す工程断面図である。なお、配線より下部のトランジスタ等の製造工程の図示及びその説明は省略する。まず、図35(a)に示すように、シリコン基板10上の全面に下地絶縁膜としてSiO₂膜11を成膜する。次に、SiO₂膜11上の全面に、例えば膜厚250nmのSiOC膜をCVD法により成膜し、低誘電率膜12を形成する。なお、低誘電率膜12にはSiOC以外の材料を用いることもでき、また低誘電率膜12を形成する際にはSOD法を用いることもできる。次に、例えば膜厚50nmのSiC膜を低誘電率膜12上の全面に成膜し、ハードマスク膜14を形成する。次に、フォトリソグラフィ法を用いてハードマスク膜14及び低誘電率膜12に配線溝16を形成する。次に、バリアメタル層18及びシードとなるCu膜をこの順に全面に成膜する。次に、めっき法を用いてCu膜をさらに堆積し、配線溝16内にCu膜を埋め込む。次に、CMP法を用いてハードマスク膜14が露出するまで研磨して表面を平坦化し、配線溝16の上端より上に余分に堆積されたCu膜及びバリアメタル層18を取り除く。これにより、1層目の配線20が配線溝16内に形成される。このように配線20は、Cu配線の一般的な形成方法であるダマシン法を用いて形成される。

【0070】

次に、図35(b)に示すように、CVD法を用いて膜厚50nmのSiC膜を全面に成膜し、キャップ膜24を形成する。ここまでは一般的なCu/Low-k配線の製造工程と同様である。次に本実施例では、補強用絶縁膜となる例えば膜厚300nmのSiO₂膜122をCVD法により成膜する。

【0071】

次に、図36(a)に示すように、スピンコート法によりネガレジストをSiO₂膜122上の全面に塗布し、ネガレジスト層124を形成する。

【0072】

次に、図36(b)に示すように、所定のフォトマスクを用いて露光して現像し、2層目の配線の形成領域にレジスト層126を形成する。

【0073】

次に、図37(a)に示すように、レジスト層126をエッチングマスクとして用いてドライエッチング又はウエットエッチングを行い、2層目の配線の形成領域以外のSiO₂膜122を除去して補強用絶縁膜22aを形成する。本実施例では、フッ化ガスを用いたドライエッチングによりSiO₂膜122を除去した。

【0074】

次に、図37(b)に示すように、ウエット処理によりレジスト層126を除去する。

10

20

30

40

50

【 0 0 7 5 】

次に、図 3 8 (a) に示すように、C V D 法を用いて、表面が平坦になるように低誘電率膜 3 2 を基板全面に成膜する。低誘電率膜 3 2 の厚さは、1 層目の配線 2 0 の上端から約 5 5 0 n m とした。

【 0 0 7 6 】

次に、図 3 8 (b) に示すように、膜厚 5 0 n m の S i C 膜を全面に成膜し、ハードマスク膜 3 4 を形成する。ここからは、デュアルダマシン法を用いて 2 層目の配線 4 0 及びビア部 1 2 8 を形成する。すなわち、フォトリソグラフィ法を用いて例えばまず配線 2 0 上の低誘電率膜 3 2、補強用絶縁膜 2 2 a 及びキャップ膜 2 4 を除去し、配線 2 0 に繋がるビアホール 1 3 0 を形成する。次に、ハードマスク膜 3 4 上の全面にポジレジストを塗布してポジレジスト層を形成する。次いで、補強用絶縁膜 2 2 a の形成に用いたフォトマスクと同一のフォトマスクを用いて露光し現像する。これにより配線 4 0 の形成領域以外にレジスト層が形成される。このレジスト層をエッチングマスクとして用いて補強用絶縁膜 2 2 a 上のハードマスク膜 3 4 及び低誘電率膜 3 2 をエッチング除去し、補強用絶縁膜 2 2 a の直上に配線溝 3 6 を形成する。次に、バリアメタル層 3 8 及びシードとなる C u 膜をこの順に全面に成膜する。次に、めっき法を用いて C u 膜をさらに堆積し、配線溝 3 6 内及びビアホール 1 3 0 内に C u 膜を埋め込む。次に、C M P 法を用いてハードマスク膜 3 4 が露出するまで研磨して表面を平坦化し、配線溝 3 6 の上端より上に余分に堆積された C u 膜及びバリアメタル層 3 8 を取り除く。これにより、2 層目の配線 4 0 が配線溝 3 6 内に形成され、配線 2 0、4 0 間を接続するビア部 1 2 8 がビアホール 1 3 0 内に形成される。

【 0 0 7 7 】

その後、図 3 5 (b) 乃至図 3 8 (b) に示す工程を繰り返し、図 3 9 に示すような 4 層配線構造を有する半導体装置を作製した。本実施例により作製された半導体装置は、配線 2 0、4 0、6 0、8 0 のそれぞれ直下に S i O₂ 膜を用いて形成された補強用絶縁膜 2 2 a、4 2 a、6 2 a、8 2 a と、配線 2 0、4 0、6 0、8 0 の直下以外の周囲に形成された低誘電率膜 1 2、3 2、5 2、7 2 とを備える点に主な特徴を有している。

【 0 0 7 8 】

本実施例を適用することにより、半導体装置の製造歩留りが従来よりも約 2 0 % 向上した。製造歩留りが向上した原因を調査したところ、C M P 法を用いた研磨工程で発生するパターン不良が著しく減少したためと判明した。これは、補強用絶縁膜 2 2 a、4 2 a、6 2 a、8 2 a を設けることにより半導体装置の機械的強度（特に基板面内方向の力に対する強度）が向上したことが主な原因と考えられる。また、本実施例により作製された半導体装置では、ボンディング工程での配線層の劣化も認められなかった。

【 0 0 7 9 】

また本実施例による半導体装置の製造方法では、ネガレジストとポジレジストとを使い分けることにより、配線 4 0、6 0、8 0（配線溝 3 6、5 6、7 6）とその直下の補強用絶縁膜 4 2 a、6 2 a、8 2 a とをそれぞれ同一のフォトマスクを用いて形成できる。すなわち本実施例では、マスク枚数を増やすことなく半導体装置の機械的強度を高めることができる。ただし本実施例による半導体装置の製造方法では、第 1 の基本構成の補強用絶縁膜 2 2 b、4 2 b、6 2 b、8 2 b や、第 3 の基本構成の補強用絶縁膜 2 2 a、4 2 b、6 2 a、8 2 b 等の配線直下又は直上にない補強用絶縁膜をさらに形成することはできない。このため本実施例は、製造コストの増加を抑えつつ、ある程度の補強効果を得るのに好適である。

【 0 0 8 0 】

(実施例 2)

次に、本実施の形態の実施例 2 による半導体装置の製造方法について説明する。本実施例では、フォトマスクを追加することにより、第 1 の基本構成の補強用絶縁膜 2 2 b、4 2 b、6 2 b、8 2 b や、第 3 の基本構成の補強用絶縁膜 2 2 a、4 2 b、6 2 a、8 2 b 等の配線直下又は直上にない補強用絶縁膜を形成できるようになっている。

【 0 0 8 1 】

図 4 0 乃至図 4 3 は、本実施例による半導体装置の製造方法を示す工程断面図である。まず、図 4 0 (a) に示すように、シリコン基板 1 0 上の全面に、膜厚 1 5 0 n m の SiO_2 膜 1 1、膜厚 5 0 n m のシリコン窒化膜 (SiN 膜) 1 3 2、補強用絶縁膜となる膜厚 2 5 0 n m の SiO_2 膜 1 3 4、中間エッチストップ (MES ; $Middle Etch Stopper$) 膜となる膜厚 5 0 n m の SiC 膜 1 3 6、及び膜厚 2 5 0 n m の SiO_2 膜 1 3 8 を例えばいずれも CVD 法を用いてこの順に成膜する。

【 0 0 8 2 】

次に、配線及び補強用絶縁膜を形成するためのフォトリソグラフィ工程によって、配線形成領域及び補強用絶縁膜形成領域にレジスト層を形成する。このレジスト層をエッチングマスクとして用いてドライエッチングを行い、図 4 0 (b) に示すように、配線形成領域及び補強用絶縁膜形成領域に SiO_2 膜 1 3 9、 MES 膜 1 3 7 及び SiO_2 膜 1 3 5 を形成する。これにより、 SiO_2 膜、 SiC 膜及び SiO_2 膜の積層構造を有する補強用絶縁膜 2 2 b が形成される。

10

【 0 0 8 3 】

次に、図 4 1 (a) に示すように、 SiO_2 膜 1 3 9 上の基板全面に低誘電率膜 1 2 を形成する。ここでは、低誘電率膜 1 2 としてスピンコート法により塗布されるポラス膜を用いた。

【 0 0 8 4 】

次に、図 4 1 (b) に示すように、補強用絶縁膜 2 2 b の上端よりも上に余分に形成された低誘電率膜 1 2 をエッチバック法又は CMP 法を用いて除去する。これにより、配線形成領域及び補強用絶縁膜形成領域以外の領域に、低誘電率膜 1 2 が形成される。次に、基板全面に膜厚 5 0 n m の SiC 膜を成膜し、ハードマスク膜 1 4 を形成する。

20

【 0 0 8 5 】

次に、通常のデュアルダマシニング法による工程と同様に、ビア部を形成するためのフォトリソグラフィ工程及びエッチング工程により、図 4 2 (a) に示すようにビアホール 1 3 0 を形成する。続いて、配線を形成するためのフォトリソグラフィ工程及びエッチング工程によりハードマスク膜 1 4 及び SiO_2 膜 1 3 9 を除去し、配線溝 1 6 を形成する。これにより、配線溝 1 6 の直下には、 SiO_2 膜 1 3 5 (及び SiC 膜 1 3 6) を用いた補強用絶縁膜 2 2 a が形成される。

30

【 0 0 8 6 】

次に、バリアメタル層 1 8 及びシードとなる Cu 膜をこの順に全面に成膜する。次に、めっき法を用いて Cu 膜をさらに堆積し、配線溝 1 6 内及びビアホール 1 3 0 内に Cu 膜を埋め込む。次に、 CMP 法を用いてハードマスク膜 1 4 が露出するまで研磨して表面を平坦化し、配線溝 1 6 の上端より上に余分に堆積された Cu 膜及びバリアメタル層 1 8 を取り除く。これにより、図 4 2 (b) に示すように、配線 2 0 が配線溝 1 6 内に形成され、配線 2 0 とその下層の配線 (本実施例では図示及び説明を省略している) との間を接続するビア部 1 2 8 がビアホール 1 3 0 内に形成される。

【 0 0 8 7 】

その後、図 4 0 (a) 乃至図 4 2 (b) に示す工程を繰り返し、図 4 3 に示すような多層配線構造を有する半導体装置を作製した。本実施例により作製された半導体装置は、配線 2 0、4 0、6 0、8 0 のそれぞれ直下に SiO_2 膜 (及び SiC 膜) を用いて形成された補強用絶縁膜 2 2 a、4 2 a、6 2 a、8 2 a と、 SiO_2 膜、 SiC 膜及び SiO_2 膜の積層構造を有し、配線直下でない補強用絶縁膜 2 2 b、4 2 b、6 2 b、8 2 b と、配線 2 0、4 0、6 0、8 0 の直下以外の周囲に形成された低誘電率膜 1 2、3 2、5 2、7 2 とを備える点に主な特徴を有している。

40

【 0 0 8 8 】

本実施例では、配線 2 0、4 0、6 0、8 0 を形成するフォトリソグラフィ工程とは別に、配線直下でない補強用絶縁膜 2 2 b、4 2 b、6 2 b、8 2 b を形成するためのフォトリソグラフィ工程が必要になるため、実施例 1 と比較して製造コストが若干増加する。しかしながら本実施例

50

では、上記第1及び第3の基本構成のように互いに直交する第1及び第2の壁を形成できるため、機械的強度の高い半導体装置が得られる。また本実施例によれば、配線直下でない補強用絶縁膜22b、42b、62b、82bを上記比較例2のビア部88のように配置することによって、SiO₂膜（及びSiC膜）を用いた補強部として柱状構造物を形成することもできる。

【0089】

（実施例3）

次に、本実施の形態の実施例3による半導体装置の製造方法について説明する。実施例2では低誘電率膜12を形成した後に配線20を形成しているのに対し、本実施例では配線20を形成した後に低誘電率膜12を形成する。

10

【0090】

図44乃至図46は、本実施例による半導体装置の製造方法を示す工程断面図である。まず、図44(a)に示すように、シリコン基板10上の全面に、膜厚500nmのSiO₂膜11、膜厚50nmのSiN膜132、膜厚250nmのSiO₂膜134、MES膜となる膜厚50nmのSiC膜136、膜厚250nmのSiO₂膜138、及びハードマスク膜14となる膜厚50nmのSiC膜を例えばいずれもCVD法を用いてこの順に成膜する。

【0091】

次に、通常のデュアルダマシン法による工程と同様に、ビア部を形成するためのフォトリソグラフィ工程及びエッチング工程により、図44(b)に示すようにビアホール130を形成する。続いて、配線を形成するためのフォトリソグラフィ工程及びエッチング工程によりハードマスク膜14及びSiO₂膜138を除去し、配線溝16を形成する。次に、スパッタ法を用いて、バリアメタル層18となる膜厚25nmのTa膜及びシードとなる膜厚50nmのCu膜をこの順に全面に成膜する。次に、めっき法を用いてCu膜をさらに堆積し、配線溝16内及びビアホール130内にCu膜を埋め込む。次に、CMP法を用いてハードマスク膜14が露出するまで研磨して平坦化し、配線溝16の上端より上に余分に堆積されたCu膜及びバリアメタル層18を取り除く。これにより、配線20が配線溝16内に形成され、配線20とその下層の配線（本実施例では図示及び説明を省略している）との間を接続するビア部128がビアホール130内に形成される。次に、膜厚50nmのSiC膜を全面に成膜し、Cuの拡散防止の役割を担うキャップ膜24を形成する。

20

30

【0092】

次に、配線及び補強用絶縁膜を形成するためのフォトリソグラフィ工程によって配線形成領域及び補強用絶縁膜形成領域にレジスト層を形成する。このレジスト層をエッチングマスクとして用いてドライエッチングを行い、図45(a)に示すように、配線形成領域及び補強用絶縁膜形成領域以外のキャップ膜24、ハードマスク膜14、SiO₂膜138、SiC膜136及びSiO₂膜134を除去する。これにより、配線20の直下には、SiO₂膜134（及びSiC膜136）を用いた補強用絶縁膜22aが形成される。また、SiO₂膜134、SiC膜136及びSiO₂膜138の積層構造を有する、配線直下でない補強用絶縁膜22bが形成される。

40

【0093】

次に、図45(b)に示すように、実施例2と同様の低誘電率膜12を基板全面に形成する。その後、キャップ膜24の上端よりも上に余分に形成された低誘電率膜12をCMP法を用いた研磨により除去する。これにより、補強用絶縁膜22a、22bの形成領域以外の領域に、低誘電率膜12が形成される。

【0094】

図44(a)乃至図45(b)に示す工程を繰り返し、図46に示すような多層配線構造を有する半導体装置を作製した。本実施例により作製された半導体装置は、実施例2により作製された半導体装置と同様に、配線20、40、60、80のそれぞれ直下にSiO₂膜（及びSiC膜）を用いて形成された補強用絶縁膜22a、42a、62a、82

50

aと、 SiO_2 膜、 SiC 膜及び SiO_2 膜の積層構造を有する配線直下でない補強用絶縁膜22b、42b、62b、82bと、配線20、40、60、80の直下以外の周囲に形成された低誘電率膜12、32、52、72とを備えている。本実施例により作製された半導体装置は、ハードマスク膜14、34、54、74が補強用絶縁膜22b、42b、62b、82b上にのみ形成されている点と、キャップ膜24、44、64、84が配線20、40、60、80上及び補強用絶縁膜22b、42b、62b、82b上にのみ形成されている点とにおいて実施例2により作製された半導体装置と異なる。

【0095】

次に、本実施例による半導体装置の製造方法の変形例について説明する。図44乃至図46に示した半導体装置の製造方法では、配線及び補強用絶縁膜を形成した後に低誘電率膜を形成しているが、本変形例では低誘電率膜の形成を配線及び補強用絶縁膜の形成より先に行う。また、本変形例ではMES膜を形成しない場合を想定している。

10

【0096】

図47乃至図50は、本実施例による半導体装置の製造方法の変形例を示す工程断面図である。まず、図47(a)に示すように、膜厚500nmの SiO_2 膜11、膜厚50nmの SiN 膜132をシリコン基板10上の全面に成膜した後、低誘電率膜12及びハードマスク膜14をこの順に形成する。

【0097】

次に、図47(b)に示すように、配線及び補強用絶縁膜を形成するためのフォトリソグラフィ工程及びエッチング工程によって、配線形成領域及び補強用絶縁膜形成領域のハードマスク膜14及び低誘電率膜12を除去し、補強部溝140、141を形成する。

20

【0098】

次に、補強用絶縁膜となる SiO_2 膜を基板全面に成膜し、補強部溝140、141内に SiO_2 膜を埋め込む。その後、補強部溝140、141の上端よりも上に余分に形成された SiO_2 膜をCMP法を用いた研磨により除去し、図48(a)に示すように補強用絶縁膜22a'、22bを形成する。

【0099】

次に、ビア部を形成するためのフォトリソグラフィ工程及びエッチング工程により、図48(b)に示すようにビアホール130を形成する。続いて、配線を形成するためのフォトリソグラフィ工程及びエッチング工程により補強用絶縁膜22a'の上層部を除去し、配線溝16を形成する。これにより、配線溝16直下には補強用絶縁膜22aが形成される。

30

【0100】

次に、バリアメタル層18及びシードとなるCu膜をこの順に全面に成膜する。次に、めっき法を用いてCu膜をさらに堆積し、配線溝16内及びビアホール130内にCu膜を埋め込む。次に、CMP法を用いてハードマスク膜14が露出するまで研磨して平坦化し、配線溝16の上端より上に余分に堆積されたCu膜及びバリアメタル層18を取り除く。これにより、図49(a)に示すように、配線20が配線溝16内に形成され、配線20とその下層の配線(本例では図示及び説明を省略している)との間を接続するビア部128がビアホール130内に形成される。

40

【0101】

次に、図49(b)に示すように、 SiC 膜を基板全面に成膜してキャップ膜24を形成する。

【0102】

図47(a)乃至図49(b)に示す工程を繰り返し、図50に示すような多層配線構造を有する半導体装置を作製した。本変形例により作製された半導体装置は、配線20、40、60、80のそれぞれ直下に SiO_2 膜を用いて形成された補強用絶縁膜22a、42a、62a、82aと、単層の SiO_2 膜を用いて形成された配線直下でない補強用絶縁膜22b、42b、62b、82bと、配線20、40、60、80の直下以外の周

50

囲に形成された低誘電率膜 12、32、52、72 とを備えている。本変形例により作製された半導体装置は、ハードマスク膜 14、34、54、74 が低誘電率膜 12、32、52、72 上にのみ形成されている点と、キャップ膜 24、44、64、84 が全面に形成されている点とにおいて図 46 に示した半導体装置と異なる。また本変形例では M E S 膜を形成していないため、補強用絶縁膜 22a、22b、42a、42b、62a、62b、82a、82b はそれぞれ単層の S i O₂ 膜を用いて形成される。

【0103】

(実施例 4)

次に、本実施の形態の実施例 4 による半導体装置の製造方法について説明する。本実施例では、エアギャップ構造の半導体装置を作製する。本実施例の工程の多くは、低誘電率膜に代えてエアギャップ犠牲膜を絶縁層として用いることを除き、図 47 乃至図 50 に示した実施例 3 の変形例の工程と同様である。エアギャップ犠牲膜としては、酸化、溶解、分解等又はこれらの組合せにより除去可能な材料が用いられる。

【0104】

図 51 乃至図 58 は、本実施例による半導体装置の製造方法を示す工程断面図である。まず、図 51 (a) に示すように、膜厚 500 nm の S i O₂ 膜 11、膜厚 50 nm の S i N 膜 132 をシリコン基板 10 上の全面に成膜した後、例えば易分解性樹脂を用いてエアギャップ犠牲膜 142 を全面に形成する。続いて、例えば C V D 法を用いて膜厚 50 nm の S i C 膜をエアギャップ犠牲膜 142 上の全面に成膜し、ハードマスク膜 14 を形成する。

【0105】

エアギャップ犠牲膜 142 として用いることのできる易分解性樹脂としては、ポリスチレン樹脂、セルロース系樹脂、ポリエステル系樹脂、アクリル系樹脂、及びエポキシ系樹脂等が挙げられる。これらの樹脂の平均分子量は 10,000 ~ 70,000 程度とするのが好ましい。この理由の一つは配線工程でのプロセス温度を考慮すると樹脂の分解温度が約 350 よりも高い必要があるためであり、もう一つは分子量が大きくなると塗布性が悪くなるためである。本実施例ではこれらのうちポリスチレン樹脂を用いた。ポリスチレン樹脂を用いてエアギャップ犠牲膜 142 を形成する手順は次の通りである。まず、ポリスチレン樹脂を有機溶媒となるシクロヘキサンに溶解した。それぞれの割合は、ポリスチレン樹脂 1 重量に対し有機溶媒 5 重量とした。次に、有機溶媒に溶解したポリスチレン樹脂を基板面に塗布した。その後、窒素雰囲気中で 120、10 分間の加熱処理を行って有機溶媒を蒸発させ、エアギャップ犠牲膜 142 を形成した。なお、樹脂類を溶解する有機溶媒としては、ケトン類、エーテル類及びエステル類などを用いることもできる。

【0106】

易分解性樹脂に代えて、加熱により分解してガス化する 4 級アンモニウム系界面活性剤や非イオン性界面活性剤などの有機テンプレート材、又は易分解性樹脂と有機テンプレート材との混合物を用いてもよい。この混合物を用いる場合の有機テンプレート材の混合量は、0.1 ~ 30 wt % 程度であることが好ましい。有機テンプレート材としては、構造式 $[R_1R_2R_3R_4N]^+Y^-$ で表されるものが知られている (特許文献 2 参照)。ここで、 R_i は炭化水素基を表し、 Y はハロゲン原子又は O H 基を表す。

【0107】

次に、図 51 (b) に示すように、配線及び補強用絶縁膜を形成するためのフォトマスクを用いたフォトリソグラフィ工程及びエッチング工程によって、配線形成領域及び補強用絶縁膜形成領域のハードマスク膜 14 及びエアギャップ犠牲膜 142 を除去し、補強部溝 140、141 を形成する。

【0108】

次に、C V D 法を用いて、補強用絶縁膜となる S i O₂ 膜を基板全面に成膜し、補強部溝 140、141 内に S i O₂ 膜を埋め込む。その後、補強部溝 140、141 の上端よりも上に余分に形成された S i O₂ 膜を C M P 法を用いた研磨により除去し、図 52 (a) に示すように補強用絶縁膜 22a'、22b を形成する。

10

20

30

40

50

【 0 1 0 9 】

次に、ビア部を形成するためのフォトリソグラフィ工程及びエッチング工程により、図 5 2 (b) に示すようにビアホール 1 3 0 を形成する。続いて、配線を形成するためのフォトリソグラフィ工程及びエッチング工程により補強用絶縁膜 2 2 a ' の上層部を除去し、配線溝 1 6 を形成する。これにより、配線溝 1 6 直下には補強用絶縁膜 2 2 a が形成される。

【 0 1 1 0 】

次に、バリアメタル層 1 8 となる膜厚 2 5 n m の T a 膜及びシードとなる膜厚 5 0 n m の C u 膜をこの順に全面に成膜する。次に、めっき法を用いて C u 膜をさらに堆積し、配線溝 1 6 内及びビアホール 1 3 0 内に C u 膜を埋め込む。次に、 C M P 法を用いてハードマスク膜 1 4 が露出するまで研磨して表面を平坦化し、配線溝 1 6 の上端より上に余分に堆積された C u 膜及びバリアメタル層 1 8 を取り除く。これにより、図 5 3 (a) に示すように、配線 2 0 が配線溝 1 6 内に形成され、配線 2 0 とその下層の配線 (本例では図示及び説明を省略している) との間を接続するビア部 1 2 8 がビアホール 1 3 0 内に形成される。

10

【 0 1 1 1 】

次に、図 5 3 (b) に示すように、 C V D 法を用いて膜厚 5 0 n m の S i C 膜を基板全面に成膜し、キャップ膜 2 4 を形成する。

【 0 1 1 2 】

次に、図 5 4 に示すように、エアギャップ犠牲膜 1 4 4 を基板全面に形成する。続いて、例えば C V D 法を用いて膜厚 5 0 n m の S i C 膜をエアギャップ犠牲膜 1 4 4 上の全面に成膜し、ハードマスク膜 3 4 を形成する。

20

【 0 1 1 3 】

その後、図 5 1 (b) 乃至図 5 4 に示した工程を繰り返し、図 5 5 に示すような多層配線構造の半導体装置を作製した。

【 0 1 1 4 】

次に、図 5 6 に示すように、フォトリソグラフィ工程及びエッチング工程によって、キャップ膜 8 4 、 6 4 、 4 4 、 2 4 、ハードマスク膜 7 4 、 5 4 、 3 4 、 1 4 、及びエアギャップ犠牲膜 1 4 8 、 1 4 6 、 1 4 4 、 1 4 2 を開口し、例えば最下層の配線層まで貫通するような脱ガス用穴部 1 5 0 を形成する。

30

【 0 1 1 5 】

次に、酸素含有雰囲気中で 4 0 0 、 3 0 分の熱処理を行ってエアギャップ犠牲膜 1 4 2 、 1 4 4 、 1 4 6 、 1 4 8 の少なくとも一部をガス化除去し、図 5 7 に示すように空隙 1 5 2 、 1 5 4 、 1 5 6 、 1 5 8 を形成する。

【 0 1 1 6 】

次に、図 5 8 に示すように、キャップ膜 8 4 上の基板全面に保護層として S i O ₂ 膜 1 0 2 を形成する。以上の工程を経て、エアギャップ構造の半導体装置が作製される。

【 0 1 1 7 】

本実施例では、ハードマスク膜 1 4 、 3 4 、 5 4 、 7 4 やキャップ膜 2 4 、 4 4 、 6 4 、 8 4 となる S i C 膜は、 C V D 法を用いて成膜されている。 C V D 法による S i C 膜の成膜温度は通常 4 0 0 程度であるが、本実施例ではそれよりも低い 3 0 0 ~ 3 5 0 とした。これは、本実施例でエアギャップ犠牲膜 1 4 2 、 1 4 4 、 1 4 6 、 1 4 8 として用いられる易分解性樹脂が広い分子量分布を有する高分子材料であり、低い温度から分解が始まるためである。これは、エアギャップ犠牲膜 1 4 2 、 1 4 4 、 1 4 6 、 1 4 8 に他の樹脂材を用いた場合でも同様である。

40

【 0 1 1 8 】

また、本実施例ではエアギャップ犠牲膜 1 4 2 、 1 4 4 、 1 4 6 、 1 4 8 として易分解性樹脂を用いているが、スパッタリング法により堆積した炭素薄膜をエアギャップ犠牲膜 1 4 2 、 1 4 4 、 1 4 6 、 1 4 8 として用いてもよい。この場合には、酸化性雰囲気中で 4 5 0 、 6 0 分間の熱処理を行うことによってエアギャップ犠牲膜 1 4 2 、 1 4 4 、 1

50

46、148を酸化除去し、空隙152、154、156、158を形成することができる。エアギャップ犠牲膜142、144、146、148として用いることのできる他の材料としては、 GeO_2 が知られている(特許文献3参照)。 GeO_2 を用いた場合には、アルカリ水溶液で溶解することによりエアギャップ犠牲膜142、144、146、148を除去することができる。また、エアギャップ犠牲膜142、144、146、148を分解除去するための手法としては、本実施例のような熱処理以外にも、UV照射や酸素プラズマ処理等がある。これらの熱処理やUV照射、酸素プラズマ処理等は併用してもよい。UV照射や酸素プラズマ処理等を用いると処理時間を短縮することができる。熱処理やUV照射は、いずれも酸化性雰囲気中で行われる。

【0119】

さらに本実施例では、単一の材料を用いてエアギャップ犠牲膜142、144、146、148を形成している。しかし、デュアルダマシン法を用いて配線を形成する場合には、エアギャップ犠牲膜142、144、146、148を互いに異なる材料を用いた2層構造にすることも考えられる。エアギャップ犠牲膜142、144、146、148を2層構造にすることによって、配線溝及びビアホールの加工工程が容易になる。この場合には、エアギャップ犠牲膜142、144、146、148の各層の材料に応じて、除去するための方法(酸化除去、溶解除去、分解除去等)を使い分けてもよい。

【0120】

以上説明したように、本実施の形態では、半導体装置の機械的強度を補強するために、 SiO_2 等の弾性係数の大きい材料を用いて形成された機械的に強固な補強部が設けられている。補強部は、配線とともに構造体として機能する。これによって、低誘電率膜を用いた半導体装置やエアギャップ構造の半導体装置であっても、チップ全体の機械的強度を高めることができる。したがって、本実施の形態によれば、配線間容量の低減により配線遅延の少ない高性能の半導体装置が得られるとともに、変形や断線等が生じ難く信頼性や製造歩留りの高い半導体装置が得られる。

【0121】

また、本実施の形態の補強部に用いられるような弾性係数の大きい材料は、低誘電率膜よりも一般に熱伝導率が高く、Cu配線からの熱が基板やチップ外に伝わり易くなる。このため、本実施の形態は放熱の観点からも有利である。

【0122】

さらに、本実施の形態を適用するための設計的な制約は比較的小さいので、従来の配線設計をほとんど変更することなく本実施の形態を適用できる。

【0123】

本発明は、上記実施の形態に限らず種々の変形が可能である。

例えば、上記実施の形態では、多層配線構造の半導体装置を例に挙げたが、本発明はこれに限らず、単層配線構造の半導体装置にも適用できる。

【図面の簡単な説明】

【0124】

【図1】本発明の一実施の形態による半導体装置の第1の基本構成を示す図である。

【図2】本発明の一実施の形態による半導体装置の第1の基本構成を示す断面図である。

【図3】本発明の一実施の形態による半導体装置の第1の基本構成を示す断面図である。

【図4】比較例1の半導体装置の構成を示す図である。

【図5】比較例1の半導体装置の構成を示す断面図である。

【図6】比較例1の半導体装置の構成を示す断面図である。

【図7】比較例2の半導体装置の構成を示す図である。

【図8】比較例2の半導体装置の構成を示す断面図である。

【図9】本発明の一実施の形態による第1の基本構成の計算モデルの変形の様子を示す図である。

【図10】比較例1の計算モデルの変形の様子を示す図である。

【図11】比較例2の計算モデルの変形の様子を示す図である。

10

20

30

40

50

【図 1 2】低誘電率膜を除いた比較例 2 の計算モデルを示す図である。

【図 1 3】各計算モデルに対して + X 方向、+ Y 方向及び垂直方向に単位荷重を加えた場合の変位量の計算結果を示すグラフである。

【図 1 4】本発明の一実施の形態による半導体装置の第 2 の基本構成を示す図である。

【図 1 5】本発明の一実施の形態による半導体装置の第 2 の基本構成を示す断面図である。

【図 1 6】本発明の一実施の形態による半導体装置の第 2 の基本構成を示す断面図である。

【図 1 7】比較例 3 の半導体装置の構成を示す図である。

【図 1 8】比較例 3 の半導体装置の構成を示す断面図である。

10

【図 1 9】比較例 3 の半導体装置の構成を示す断面図である。

【図 2 0】各計算モデルに対して基板面内方向及び垂直方向に荷重を加えた場合の変位量の計算結果を示すグラフである。

【図 2 1】本発明の一実施の形態による半導体装置の第 3 の基本構成を示す図である。

【図 2 2】本発明の一実施の形態による半導体装置の第 3 の基本構成を示す断面図である。

【図 2 3】本発明の一実施の形態による半導体装置の第 3 の基本構成を示す断面図である。

【図 2 4】本発明の一実施の形態による半導体装置の第 4 の基本構成を示す図である。

【図 2 5】本発明の一実施の形態による半導体装置の第 4 の基本構成を示す断面図である。

20

【図 2 6】本発明の一実施の形態による半導体装置の第 4 の基本構成を示す断面図である。

【図 2 7】比較例 4 の半導体装置の構成を示す図である。

【図 2 8】比較例 4 の半導体装置の構成を示す断面図である。

【図 2 9】比較例 4 の半導体装置の構成を示す断面図である。

【図 3 0】各計算モデルに対して基板面内方向及び垂直方向に荷重を加えた場合の変位量の計算結果を示すグラフである。

【図 3 1】補強用絶縁膜のピッチを変化させたときの荷重に対する変位量の変化を示すグラフである。

30

【図 3 2】補強用絶縁膜の幅を変化させたときの荷重に対する変位量の変化を示すグラフである。

【図 3 3】補強用絶縁膜の形成材料の弾性係数を変化させたときの荷重に対する変位量の変化を示すグラフである。

【図 3 4】低誘電率膜の形成材料の弾性係数を変化させたときの荷重に対する変位量の変化を示すグラフである。

【図 3 5】本発明の一実施の形態の実施例 1 による半導体装置の製造方法を示す工程断面図である。

【図 3 6】本発明の一実施の形態の実施例 1 による半導体装置の製造方法を示す工程断面図である。

40

【図 3 7】本発明の一実施の形態の実施例 1 による半導体装置の製造方法を示す工程断面図である。

【図 3 8】本発明の一実施の形態の実施例 1 による半導体装置の製造方法を示す工程断面図である。

【図 3 9】本発明の一実施の形態の実施例 1 による半導体装置の製造方法を示す工程断面図である。

【図 4 0】本発明の一実施の形態の実施例 2 による半導体装置の製造方法を示す工程断面図である。

【図 4 1】本発明の一実施の形態の実施例 2 による半導体装置の製造方法を示す工程断面図である。

50

【図 4 2】本発明の一実施の形態の実施例 2 による半導体装置の製造方法を示す工程断面図である。

【図 4 3】本発明の一実施の形態の実施例 2 による半導体装置の製造方法を示す工程断面図である。

【図 4 4】本発明の一実施の形態の実施例 3 による半導体装置の製造方法を示す工程断面図である。

【図 4 5】本発明の一実施の形態の実施例 3 による半導体装置の製造方法を示す工程断面図である。

【図 4 6】本発明の一実施の形態の実施例 3 による半導体装置の製造方法を示す工程断面図である。

10

【図 4 7】本発明の一実施の形態の実施例 3 による半導体装置の製造方法の変形例を示す工程断面図である。

【図 4 8】本発明の一実施の形態の実施例 3 による半導体装置の製造方法の変形例を示す工程断面図である。

【図 4 9】本発明の一実施の形態の実施例 3 による半導体装置の製造方法の変形例を示す工程断面図である。

【図 5 0】本発明の一実施の形態の実施例 3 による半導体装置の製造方法の変形例を示す工程断面図である。

【図 5 1】本発明の一実施の形態の実施例 4 による半導体装置の製造方法を示す工程断面図である。

20

【図 5 2】本発明の一実施の形態の実施例 4 による半導体装置の製造方法を示す工程断面図である。

【図 5 3】本発明の一実施の形態の実施例 4 による半導体装置の製造方法を示す工程断面図である。

【図 5 4】本発明の一実施の形態の実施例 4 による半導体装置の製造方法を示す工程断面図である。

【図 5 5】本発明の一実施の形態の実施例 4 による半導体装置の製造方法を示す工程断面図である。

【図 5 6】本発明の一実施の形態の実施例 4 による半導体装置の製造方法を示す工程断面図である。

30

【図 5 7】本発明の一実施の形態の実施例 4 による半導体装置の製造方法を示す工程断面図である。

【図 5 8】本発明の一実施の形態の実施例 4 による半導体装置の製造方法を示す工程断面図である。

【図 5 9】種々の低誘電率膜及び SiO₂ 膜の比誘電率と弾性係数との関係を示すグラフである。

【符号の説明】

【 0 1 2 5 】


- 1 0 シリコン基板
- 1 1 SiO₂ 膜
- 1 2、3 2、5 2、7 2、9 2 低誘電率膜
- 1 4、3 4、5 4、7 4 ハードマスク膜
- 1 6、1 7、3 6、3 7、5 6、5 7、7 6、7 7 配線溝
- 1 8、1 9、3 8、3 9、5 8、5 9、7 8、7 9 バリアメタル層
- 2 0、2 1、4 0、4 1、6 0、6 1、8 0、8 1 配線
- 2 2 a、2 2 b、4 2 a、4 2 b、6 2 a、6 2 b、8 2 a、8 2 b、1 0 2 a、1 0 2 b 補強用絶縁膜
- 2 4、4 4、6 4、8 4 キャップ膜
- 8 6 ダミースタックピア
- 8 8 ピア部

40


50

- 1 2 2、1 3 4、1 3 5、1 3 8、1 3 9 SiO₂ 膜
- 1 2 4 ネガレジスト層
- 1 2 6 レジスト層
- 1 2 8 ビア部
- 1 3 0 ビアホール
- 1 3 2 SiN膜
- 1 3 6 SiC膜
- 1 3 7 M E S 膜
- 1 4 0、1 4 1 補強部溝
- 1 4 2、1 4 4、1 4 6、1 4 8 エアギャップ犠牲膜
- 1 5 0 脱ガス用穴部
- 1 5 2、1 5 4、1 5 6、1 5 8 空隙


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 7 】




【 図 6 】




【図8】




【図10】




【図9】




【図11】




【図12】




【図13】




【 図 1 4 】




【 図 1 5 】




【 図 1 6 】






【 図 1 7 】




【図18】




【図19】




【図20】




【図21】




【 図 2 2 】




【 図 2 3 】




【 図 2 4 】




【 図 2 5 】




【図 26】




【図 27】




【図 28】




【図 29】




【図30】




【図32】




【図31】




【図33】




【図34】



【図35】




(a)




(b)

【 図 3 6 】




(a)




(b)

【 図 3 7 】




(a)




(b)

【 図 3 8 】




(a)




(b)


【 図 3 9 】



【 図 4 0 】




(a)




(b)

【 図 4 1 】




(a)




(b)

【 図 4 2 】




(a)




(b)


【 図 4 3 】



【 図 4 4 】




(a)




(b)

【 図 4 5 】




(a)




(b)


【 図 4 6 】



【 図 4 7 】




(a)




(b)

【 図 4 8 】




(b)


【 図 4 9 】



(a)




(b)




(b)


【 図 5 0 】



【 図 5 1 】




(a)




(b)


【 図 5 2 】




【 図 5 3 】




【 図 5 4 】




【 図 5 5 】




【図56】




【図57】



【図58】



【図59】



フロントページの続き

- (56)参考文献 米国特許第06774057(US, B1)
特開2003-068851(JP, A)
米国特許第06838355(US, B1)
特開2004-221444(JP, A)
米国特許第06413852(US, B1)

(58)調査した分野(Int.Cl., DB名)

H01L 21/768
H01L 21/316
H01L 23/522
H01L 23/532