

【公報種別】特許法第17条の2の規定による補正の掲載
 【部門区分】第6部門第3区分
 【発行日】平成22年2月12日(2010.2.12)

【公開番号】特開2007-234001(P2007-234001A)
 【公開日】平成19年9月13日(2007.9.13)
 【年通号数】公開・登録公報2007-035
 【出願番号】特願2007-20267(P2007-20267)
 【国際特許分類】

G 0 6 K 19/073 (2006.01)

G 0 6 K 19/07 (2006.01)

G 0 6 F 21/06 (2006.01)

【F I】

G 0 6 K 19/00 P

G 0 6 K 19/00 H

G 0 6 K 19/00 N

G 0 6 F 12/14 5 6 0 E

【手続補正書】

【提出日】平成21年12月22日(2009.12.22)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

外部機器と信号の送受信を無線通信で行う送受信回路と、演算処理中のサイドチャネル攻撃を阻止する機能を有する演算回路とを備えた半導体装置において、

前記演算回路は、

前記演算処理中のサイドチャネル攻撃を阻止する処理を行うプログラムが記憶された第1のメモリと、

前記第1のメモリより前記プログラムを読み出して、当該プログラムを実行する中央処理装置と、

前記プログラムの命令に従って、前記信号に基づいたデータの逆変換処理を行う補助演算装置と、

前記補助演算装置において、前記逆変換処理の演算時間を設定するための乱数を生成する乱数生成器と、

前記逆変換処理されたデータを記憶する第2のメモリと、

を有し、

前記乱数を用いて前記逆変換処理する時間を制御することを特徴とする半導体装置。

【請求項2】

外部機器と信号の送受信を無線通信で行う送受信回路と、演算処理中のサイドチャネル攻撃を阻止する機能を有する演算回路とを備えた半導体装置において、

前記演算回路は、

前記演算処理中のサイドチャネル攻撃を阻止する処理を行うプログラムが記憶された第1のメモリと、

前記第1のメモリより前記プログラムを読み出して、当該プログラムを実行することにより、前記外部からの信号に基づいたデータの逆変換処理を行う中央処理装置と、

前記中央処理装置において、前記逆変換処理の演算時間を設定するための乱数を生成す

る乱数生成器と、

を有し、

前記乱数を用いて前記逆変換処理する時間を制御することを特徴とする半導体装置。

【請求項 3】

請求項 1 または請求項 2 において、

前記変換処理は、4 5 を底とする指数・対数演算と、2 5 7 を基数とする剰余処理の逆演算を行う処理であることを特徴とする半導体装置。

【請求項 4】

請求項 1 乃至請求項 3 において、

前記外部機器より受信される信号は、フレーム開始のコード、フラグのコード、コマンドのコード、データのコード、巡回冗長検査のコード、及びフレーム終了のコードにより構成される信号であることを特徴とする半導体装置。

【請求項 5】

請求項 1 乃至請求項 4 のいずれか 1 項において、

前記プログラムは、前記外部より受信される信号の種類を判断する第 1 のルーチンと、前記逆変換処理の演算回数を判断する第 2 のルーチンにより構成されることを特徴とする半導体装置。

【請求項 6】

請求項 1 乃至請求項 5 のいずれか 1 項において、

前記演算回路は、インターフェース、制御レジスタ、コード抽出回路、及び符号化回路を含むコントローラを有することを特徴とする半導体装置。

【請求項 7】

請求項 1 乃至請求項 6 のいずれか 1 項において、

前記外部との信号の送受信を行う回路は、アンテナ、共振回路、電源回路、リセット回路、クロック生成回路、復調回路、変調回路、及び電源管理回路を有することを特徴する半導体装置。

【請求項 8】

請求項 1 乃至請求項 7 のいずれか 1 項において、

前記乱数生成器は、第 1 のメモリセルを有する読み出し回路とデコーダにより制御されるメモリセルアレイを有し、

前記乱数の値は、前記第 1 のメモリセルの閾値電圧と前記メモリセルアレイより選択された第 2 のメモリセルの閾値電圧の差により決定されることを特徴とする半導体装置。

【請求項 9】

請求項 1 乃至請求項 8 のいずれか 1 項に記載の半導体装置を備えたことを特徴とする RFID 用 IC チップ、ID チップ、IC タグ、ID タグ、RF タグ、無線タグ、電子タグ、またはトランスポンド。