



República Federativa do Brasil
Ministério da Economia
Instituto Nacional da Propriedade Industrial

(11) PI 1100179-8 B1



* B R P I 1 1 0 0 1 7 9 B 1 *

(22) Data do Depósito: 10/02/2011

(45) Data de Concessão: 14/04/2020

(54) Título: DISPOSITIVO DE RECEPÇÃO, MÉTODO DE PROCESSAMENTO DE INFORMAÇÃO, MEIO DE ARMAZENAMENTO NÃO TRANSITÓRIO LEGÍVEL POR COMPUTADOR, E, CHIP SEMICONDUTOR

(51) Int.Cl.: G01V 1/00; H04L 27/26; G08C 17/02.

(30) Prioridade Unionista: 17/02/2010 JP P2010-032127.

(73) Titular(es): SONY CORPORATION.

(72) Inventor(es): TAMOTSU IKEDA; RYUICHIRO SHIMURA; TAKUYA OKAMOTO; SATOSHI OKADA.

(57) Resumo: "DISPOSITIVO DE RECEPÇÃO, MÉTODO DE PROCESSAMENTO DE INFORMAÇÃO, PROGRAMA PARA FAZER COM QUE UM COMPUTADOR EXECUTE PROCESSAMENTO, E, CHIP SEMICONDUTOR" Um dispositivo de recepção inclui: uma seção de recepção configurada para emitir um sinalizador de detecção indicando que informação de advertência é transmitida ou pelo menos parte da informação de advertência se a informação da advertência é transmitida; e uma seção de controle configurada para iniciar o processamento para emitir advertência se o sinalizador de detecção ou a pelo menos parte da informação de advertência é fornecida, onde o fornecimento do sinalizador de detecção ou a pelo menos parte da informação de advertência para a seção de controle é efetuada por meio de entrada do sinalizador de detecção ou a pelo menos parte da informação de advertência emitido a partir de um pino de um primeiro chip semicondutor no qual a seção de recepção está montada.

DISPOSITIVO DE RECEPÇÃO, MÉTODO DE PROCESSAMENTO DE INFORMAÇÃO, MEIO DE ARMAZENAMENTO NÃO TRANSITÓRIO LEGÍVEL POR COMPUTADOR, E, CHIP SEMICONDUTOR
CONHECIMENTO DA INVENÇÃO

1. Campo da Invenção

[001] A presente invenção se refere a dispositivos de recepção, métodos de processamento de informação, programas, e chips semicondutores, e particularmente a um dispositivo de recepção, um método de processamento de informação, um programa, e um chip semicondutor que são assim configurados para permitir resposta rápida ao advento de informação de advertência transmitida.

2. Descrição da técnica relacionada

[002] Como um sistema de modulação para transmissão por difusão digital terrestre, tem sido proposto o sistema de multiplexação por divisão de freqüência ortogonal (OFDM), no qual um grande número de portadoras ortogonais são usadas e cada portadora é modulada por Chaveamento de Desvio de Fase (PSK) ou Modulação de Amplitude de Quadratura (QAM).

[003] O sistema de OFDM tem a seguinte característica. Especificamente, por que o todo da banda de transmissão é dividido por um grande número de sub-portadoras, a banda por uma sub-portadora é estreita e assim sendo a velocidade de transmissão é baixa. Contudo, a velocidade de transmissão total é equivalente àquela do sistema de modulação da arte relacionada.

[004] Ainda mais, o sistema de OFDM tem a característica que um grande número de sub-portadoras é transmitido em paralelo e assim sendo a taxa de símbolo é lenta. Por conseguinte, o sistema de OFDM também tem uma característica que a duração do relativo caminho múltiplo para a duração de um símbolo pode ser encurtado e assim sendo a susceptibilidade para a influência do caminho múltiplo pode ser baixado.

[005] Mais ainda, dados são alocados a várias sub-portadoras. Por conseguinte, o sistema de OFDM tem a característica que um circuito de transmissão pode ser configurado usando um circuito de operação de Transformada de Fourier Rápida Inversa (IFFT) que efetua Transformada de Fourier Rápida Inversa na modulação e um circuito de recepção pode ser configurado usando um circuito de operação de Transformada de Fourier Rápida (FFT) que efetua Transformada de Fourier na demodulação.

[006] Por causa das características descritas acima, o sistema de OFDM é frequentemente aplicado para transmissão por difusão digital terrestre, que é fortemente suscetível à influência de interferência de caminho múltiplo. Exemplos dos padrões da transmissão por difusão digital terrestre empregando o sistema de OFDM incluem o padrão de transmissão por difusão digital terrestre de serviços integrados (ISDB-T).

[007] No padrão de ISDB-T, de modo a transmitir ou informação adicional relacionada com o controle de transmissão para uma onda modulada ou informação de advertência de movimento sísmico, é prescrito transmitir um sinal de AC composto de informação como uma unidade através de uma pré-determinada sub-portadora nos símbolos de OFDM. O sinal de AC é um sinal de informação adicional relacionada com a transmissão por difusão.

[008] O sinal de AC é submetido à modulação de BPSK diferencial. O sistema de modulação de BPSK diferencial é um sistema de modulação no qual a seqüência de dados a ser transmitida é submetida à codificação diferencial e a informação (0, 1) resultante proveniente da codificação diferencial e retornada em sinais complexos (sinal I, sinal Q) tendo pontos de sinal de $(+4 / 3, 0)$, e $(-4 / 3, 0)$.

[009] FIG. 1 é um diagrama mostrando a informação de advertência de movimento sísmico do sinal de AC (Canal Auxiliar).

[0010] Na FIG. 1, os numerais dados abaixo e cada um dos respectivos pedaços de informação indicam as posições de bit da

correspondente informação nas bases do começo do sinal de AC. O comprimento de pedaço de informação na direção lateral não é proporcional ao número de bits.

[0011] Conforme mostrado na fila superior da FIG. 1, o sinal de AC configurado como uma unidade de informação de 204 bits, é composto de um sinal de referência de 1 bit de modulação diferencial, uma identificação de configuração de 3 bits, e informação adicional relacionada com o controle de transmissão da onda modulada ou informação de advertência de movimento sísmico, composto de 200 bits, naquela ordem a partir do começo.

[0012] O sinal de referência é um sinal servindo como a amplitude de referência e a fase de referência de modulação diferencial.

[0013] A identificação de configuração é um sinal para identificar a configuração do sinal de AC. 000, 010, 011, 100, 101 ou 111 da identificação de configuração indicam que informação adicional relacionada com o controle de transmissão da onda modulada é transmitida. 001 ou 110 indicam que informação de advertência de movimento sísmico é transmitida. Quando a identificação de configuração é ou 001 ou 110, a informação de advertência de movimento sísmico é transmitido pelos 200 bits subsequentes.

[0014] A informação de advertência de movimento sísmico é transmitida pela portadora de AC de um segmento de No. 0. A inteira banda de freqüência usada na transmissão difusa digital condizendo com o padrão de ISDB-T padrão é dividida em 13 segmentos a partir do segmento de No. 0 para o segmento de No. 12, e a portadora para transmitir o sinal de AC (portador de AC) é prescrita pra cada segmento.

[0015] A informação de advertência de movimento sísmico de 200 bits é composta de um sinal de sincronização de 13 bits, um sinalizador de início / fim de 2 bits, um sinalizador de atualização de 2 bits, uma identificação de sinal de 3 bits, uma informação detalhada de advertência do movimento sísmico de 88 bits, uma CRC de 10 bits, e bits de paridade de 82

bits.

[0016] O sinal de sincronização é informação indicando uma posição de início da informação de advertência de movimento sísmico. Especificamente, W0 = “1010111101110” é inserido quando a identificação de configuração é 001, e W1 = “0101000010001” que é a palavra invertida de W0, é inserido quando a identificação de configuração é 110, alternativamente em unidades de quadros.

[0017] O sinalizador de início / fim é 00 “quando a informação detalhada de advertência do movimento sísmico está presente,” e é 11 “quando a informação detalhada de advertência do movimento sísmico está ausente”.

[0018] O sinalizador de atualização é aumentado de um a um sempre que uma mudança ocorre no conteúdo de uma série de informação detalhada de advertência do movimento sísmico transmitida quando o sinalizador de início / fim é 00, e notifica o receptor de que a identificação de sinal e a informação de movimento sísmico foram atualizadas.

[0019] A identificação de sinal é um sinal usado para identificar um tipo de informação detalhada de advertência do movimento sísmico, que segue a identificação de sinal.

[0020] 000 da identificação de sinal indica que “região correspondente está presente com relação à informação detalhada de advertência do movimento sísmico”, e 001 indica que “região correspondente está ausente com relação à informação detalhada de advertência do movimento sísmico”. Aquela “região correspondente está presente com relação à informação detalhada de advertência do movimento sísmico” significa que a área objeto da informação de advertência do movimento sísmico está presente na área de transmissão por difusão. Aquela “região correspondente está ausente com relação à informação detalhada de advertência do movimento sísmico” significa que a área objeto da informação

de advertência do movimento sísmico está ausente na área de transmissão por difusão.

[0021] 010 da identificação de sinal indica que “região correspondente está ausente com relação ao sinal de teste da informação detalhada de advertência do movimento sísmico”, e 011 indica que “região correspondente está ausente com relação ao sinal de teste da informação detalhada de advertência do movimento sísmico”. 111 indica que “informação detalhada de advertência do movimento sísmico está ausente (identificação do transmissor por difusão)”. 100, 101 e 110 da identificação de sinal são indefinidos.

[0022] Quando a identificação de sinal é qualquer um de 000, 001, 010, e 011, a informação sobre o tempo corrente quando a informação de advertência de movimento sísmico é enviada, a informação indicando a região objeto do advertência de movimento sísmico, e a informação sobre uma fonte sísmica do advertência de movimento sísmico são transmitidas como a informação detalhada de advertência do movimento sísmico.

[0023] Quando a identificação de sinal é 111, a identificação do transmissor por difusão é transmitida como a informação detalhada de advertência do movimento sísmico. Quando é qualquer um de 100, 101 e 110, ALL1 é transmitida como a informação detalhada de advertência do movimento sísmico.

[0024] O CRC é um código de CRC gerado por um gerador polinomial sobre os bits a partir do vigésimo segundo bit ao centésimo décimo segundo bit definido nas bases do início do sinal de sinal de AC.

[0025] O bit de paridade é um código de correção de erro gerado por um código encurtado (187, 107) de um código de ciclo de conjunto de diferença (273, 191) sobre os bits a partir do décimo oitavo bit para o centésimo vigésimo segundo bit definidos nas bases do início do sinal de AC.

[0026] A técnica relacionada da presente invenção é divulgada em

STD-B31<http://www.arib.or.jp/english/html/overview/doc/2-STD-B31v1_8.pdf>.

SUMÁRIO DA INVENÇÃO

[0027] FIG. 2 é um diagrama em bloco mostrando um exemplo de configuração de um circuito de decodificação de informação de advertência de movimento sísmico.

[0028] O circuito de decodificação de informação de advertência de movimento sísmico é composto de um circuito de demodulação diferencial 51, um circuito de determinação de bit 52, um circuito de decodificação de código de ciclo de conjunto de diferença 53, e um circuito de CRC 54.

[0029] Por exemplo, é previsto que decodificação da informação de movimento sísmico que é transmitida através de um sinal de AC é efetuada em um circuito de decodificação de informação de advertência de movimento sísmico tendo tal uma configuração. O circuito de decodificação de informação de advertência de movimento sísmico é fornecido em um receptor incorporado em um dispositivo de recepção tal como um receptor de televisão ou um dispositivo de gravação.

[0030] No receptor, e.g., as seguintes unidades são fornecidas em adição ao circuito de decodificação de informação de advertência de movimento sísmico: um sintonizador, um filtro passa banda, um circuito de conversão de A / D, um circuito de demodulação de quadratura digital, um circuito de operação de FFT, um circuito de demodulação de portadora, um circuito de correção de erro. Os detalhes das configurações do dispositivo de recepção e o receptor serão descritos mais tarde.

[0031] Um sinal de OFDM do qual foi retirada a modulação pelo circuito de demodulação de quadratura digital no receptor é submetido à FFT no circuito de operação de FFT então entrado para o circuito de decodificação de informação de advertência de movimento sísmico. O sinal entrado para o circuito de decodificação de informação de advertência de movimento

sísmico é um sinal complexo composto de um componente do eixo real (sinal I) e um componente do eixo imaginário (sinal Q).

[0032] O circuito de demodulação diferencial 51 efetua a retirada da modulação diferencial par ao sinal de AC entrado como o sinal complexo para gerar um sinal complexo tendo um ponto de sinal correspondendo ao bit de informação original. O sinal resultante a partir da retirada da modulação diferencial pelo circuito de demodulação diferencial 51 é fornecido ao circuito de determinação de bit 52.

[0033] O circuito de determinação de bit 52 faz uma determinação de bit com base no sinal resultante da retirada da modulação diferencial. Especificamente, o circuito de determinação de bit 52 determina que valor de bit de “0” ou “1” o valor modulado é, a partir do ponto de sinal do sinal resultante da retirada da modulação diferencial no plano IQ, e emite um valor de bit. O sinal de AC transformado para uma seqüência de bits é emitido a partir do circuito de determinação de bit 52. O sinal de AC emitido a partir do circuito de determinação de bit 52 é fornecido para o circuito de decodificação de código de ciclo de conjunto de diferença 53.

[0034] O circuito de decodificação de código de ciclo de conjunto de diferença 53 detecta um início de um quadro do sinal de AC com base em um sinal de sincronização de quadro fornecido a partir de um circuito de detecção de sincronização / quadro (não mostrado). Após receber os bits até o duzentésimo quarto bit, que é o último bit configurando o sinal de AC, o circuito de decodificação de código de ciclo de conjunto de diferença 53 efetua a correção de erro usando um código de ciclo de conjunto de diferença incluído na informação de advertência de movimento sísmico como bits de paridade de 82 bits. O circuito de decodificação de código de ciclo de conjunto de diferença 53 emite a informação de advertência de movimento sísmico para a qual a correção de erro foi efetuada para o circuito de CRC 54.

[0035] Ainda mais, o circuito de decodificação de código de ciclo de

conjunto de diferença 53 emite um sinal de sucesso / falha de correção de erro. O sinal de sucesso / falha de correção de erro indica “OK” se a correção de erro é bem sucedida, e indica “NG” se a correção de erro falha.

[0036] O circuito de CRC 54 efetua CRC usando um código de CRC de 10 bits incluído na informação de advertência de movimento sísmico, e emite um sinal de sucesso / falha de CRC indicando o sucesso ou falha do CRC, e a informação de advertência de movimento sísmico. O sinal de sucesso / falha de CRC indica “OK” se o CRC é bem sucedido, e indica “NG” se o CRC falha.

[0037] A informação de advertência de movimento sísmico emitida a partir do circuito de CRC 54 é todos os pedaços de informação incluídos na informação de advertência de movimento sísmico, ou pedaços parciais de informação tal como o sinalizador de início / fim, o sinalizador de atualização, a identificação de sinal, e a informação detalhada de advertência do movimento sísmico, entre os pedaços de informação incluídos na informação de advertência de movimento sísmico.

[0038] O sinal de sucesso / falha de correção de erro emitido a partir do circuito de decodificação de código de ciclo de conjunto de diferença 53, e o sinal de sucesso / falha de CRC e a informação de advertência de movimento sísmico emitidos a partir do circuito de CRC 54 são escritos em um circuito inter integrado (I2C) dentro do receptor. Um controlador que leu a informação de advertência de movimento sísmico a partir do registro no receptor emite exibição de tela e / ou som e por meio disso executar processamento para notificar informação relacionada com o terremoto para o usuário.

[0039] Se um terremoto ocorre e a informação de advertência de movimento sísmico foi transmitida, é preferível que o conteúdo da informação de advertência de movimento sísmico seja notificado para o usuário antes de antes da chegada do terremoto.

[0040] Por conseguinte, o circuito de decodificação de informação de advertência de movimento sísmico no receptor necessita notificar o controlador do advento da informação de advertência de movimento sísmico transmitida e transmitir a própria informação de advertência de movimento sísmico para o controlador, assim que possível

[0041] No circuito de decodificação de informação de advertência de movimento sísmico da FIG. 2, após a sincronização do sinal de AC se a informação de advertência de movimento sísmico foi ou não transmitida é determinado com base na identificação de configuração de 3 bits. Ainda mais, se é determinado que a informação de advertência de movimento sísmico foi transmitida, o ducentésimo quarto bit a partir do início do sinal de AC é recebido e então correção de erro através de um código de ciclo de conjunto de diferença e CRC através de um código de CRC, são efetuados. Por conseguinte, a informação de advertência de movimento sísmico é emitida para o controlador.

[0042] Daí em diante, com tal um sistema, até todos os 204 bits do sinal de AC terem sido recebidos, a informação de advertência de movimento sísmico não pode ser transmitida para o controlador. Isto frequentemente causa atraso em notificar ao usuário do conteúdo da informação de advertência de movimento sísmico. Se dispositivos tais como um mostrador e um alto-falante usados para a notificação do conteúdo da informação de advertência de movimento sísmico são ativados pelo controlador após o advento da informação de advertência de movimento sísmico transmitida, um longo tempo é tomado para ativação do dispositivo, tal que a notificação para o usuário atrasa.

[0043] Há uma necessidade para a presente invenção permitir rápida resposta ao advento da informação de advertência transmitida.

[0044] De acordo com uma modalidade da presente invenção, é fornecido um dispositivo de recepção incluindo meios de recepção para emitir

um sinalizador de detecção indicando que informação de advertência foi transmitida ou pelo menos parte da informação de advertência se a informação de advertência foi transmitida, e meios de controle para iniciar processamento para emitir advertência se o sinalizador de detecção ou pelo menos parte da informação de advertência é fornecida. O fornecimento do sinalizador de detecção ou pelo menos parte da informação de advertência para os meio de controle é realizado através da entrada do sinalizador de detecção ou pelo menos parte da informação de advertência a partir de um pino de um primeiro chip semicondutor no qual os meio de recepção estão montados para um pino de um segundo chip semicondutor no qual os meios de controle estão montados.

[0045] De acordo com uma outra modalidade da presente invenção, é fornecido um método de processamento de informação incluindo as etapas de emitir um sinalizador de detecção indicando que informação de advertência foi transmitida ou pelo menos parte da informação de advertência a partir dos meios de recepção se a informação de advertência foi transmitida, e iniciar processamento para emitir advertência se o sinalizador de detecção ou pelo menos parte da informação de advertência é fornecido aos meios de controle, O fornecimento do sinalizador de detecção ou pelo menos parte da informação de advertência para os meio de controle é realizado através da entrada do sinalizador de detecção ou pelo menos parte da informação de advertência emitida a partir de um pino de um primeiro chip semicondutor no qual os meios de recepção estão montados para um pino de um segundo chip semicondutor no qual os meio de controle estão montados.

[0046] De acordo com uma outra modalidade da presente invenção, é fornecido um programa para forçar a um computador executar processamento incluindo as etapas de emitir um sinalizador de detecção indicando que informação de advertência foi transmitida ou pelo menos parte da informação de advertência a partir dos meios de recepção se a informação de advertência

foi transmitida, e iniciar processamento para emitir advertência se o sinalizador de detecção ou pelo menos parte da informação de advertência é fornecido aos meios de controle, O fornecimento do sinalizador de detecção ou pelo menos parte da informação de advertência para os meio de controle é realizado através da entrada do sinalizador de detecção ou pelo menos parte da informação de advertência emitida a partir de um pino de um primeiro chip semicondutor no qual os meios de recepção estão montados para um pino de um segundo chip semicondutor no qual os meio de controle estão montados.

[0047] Nas modalidades descritas acima da presente invenção, se a informação de advertência foi transmitida, o sinalizador de detecção indicando que a informação de advertência foi transmitida ou pelo menos parte da informação de advertência é emitido a partir dos meios de recepção. Se o sinalizador de detecção ou pelo menos parte da informação de advertência é fornecido aos meios de controle, processamento para emitir o advertência é iniciado. O fornecimento do sinalizador de detecção ou pelo menos parte da informação de advertência para os meios de controle é realizado através do sinalizador de detecção ou pelo menos parte da informação de advertência emitido a partir do primeiro chip semicondutor o qual os meios de recepção estão montados para o pino do segundo chip semicondutor no qual os meios de controle estão montados.

[0048] De acordo com ainda uma outra modalidade de acordo com a reivindicação, é fornecido um chip semicondutor incluindo um primeiro pino configurado para ser conectado a um segundo pino de um chip semicondutor no qual meios de controle estão montados. Os meios de controle iniciam processamento para emitir advertência se um sinalizador de detecção indicando que informação de advertência foi transmitida ou pelo menos parte da informação é fornecida. O chip semicondutor ainda inclui meios de recepção para emitir o sinalizador de detecção ou pelo menos parte da informação de advertência a partir do primeiro pino se a informação de

advertência foi transmitida.

[0049] De acordo com uma outra modalidade adicional da presente invenção, é fornecido um chip semicondutor incluindo um primeiro pino configurado para ser conectado para um segundo pino de um chip semicondutor no qual meios de recepção estão montados. Os meios de recepção emitem um sinalizador de detecção indicando que a informação de advertência foi transmitida ou pelo menos parte da informação de advertência se a informação de advertência foi transmitida. O chip semicondutor ainda inclui meios de controle configurados para iniciar processamento para emitir advertência se o sinalizador de detecção ou pelo menos parte da informação de advertência é emitido a partir do segundo pino e é fornecido para o primeiro pino.

[0050] As modalidades da presente invenção permitem respostas rápidas para o advento da informação de advertência transmitida.

DESCRÍÇÃO BREVE DOS DESENHOS

[0051] FIG. 1 é um diagrama mostrando a configuração de quadro de um sinal de AC;

FIG. 2 é um diagrama em bloco mostrando um exemplo de uma configuração de um circuito de decodificação de informação de advertência de movimento sísmico;

FIG. 3 é um diagrama em bloco mostrando um exemplo de configuração de um dispositivo de recepção de acordo com uma primeira modalidade da presente invenção;

FIG. 4 é um diagrama em bloco mostrando um exemplo de configuração de um receptor na FIG. 3;

FIG. 5 é um diagrama em bloco mostrando um exemplo de configuração de um circuito de decodificação de informação de advertência de movimento sísmico na FIG. 4;

FIG. 6 é um diagrama coletivamente mostrando exemplos de

trabalhos;

FIG. 7 é um fluxograma para explicar o processamento pelo receptor;

FIG. 8 é um fluxograma explicado para explicar processamento por um controlador;

FIG. 9 é um diagrama mostrando um exemplo de conexão do receptor e do controlador;

FIG. 10 é um diagrama em bloco mostrando um outro exemplo de configuração do circuito de decodificação de informação de advertência de movimento sísmico na FIG. 4;

FIG. 11 é um fluxograma para explicar processamento por um receptor tendo o circuito de decodificação de informação de advertência de movimento sísmico da FIG. 10;

FIG. 12 é um diagrama em bloco mostrando um outro exemplo adicional de configuração do circuito de decodificação de informação de advertência de movimento sísmico na FIG. 4;

FIG. 13 é um fluxograma para explicar processamento por um receptor tendo o circuito de decodificação de informação de advertência de movimento sísmico da FIG. 12;

FIG. 14 é um diagrama mostrando segmentos incluídos em um canal físico;

FIG. 15 é um fluxograma para explicar processamento de comutação pelo dispositivo de recepção;

FIG. 16 é um diagrama mostrando um exemplo da configuração de quadro;

FIG. 17 é um diagrama em bloco mostrando um exemplo de configuração de um primeiro modo de um sistema de recepção para o qual o receptor é aplicado;

FIG. 18 é um diagrama em bloco mostrando um exemplo de

configuração de um segundo modo do sistema de recepção para o qual o receptor é aplicado;

FIG. 19 é um diagrama em bloco mostrando um exemplo de configuração de um terceiro modo do sistema de recepção para o qual o receptor é aplicado; e

FIG. 20 é um diagrama em bloco mostrando um exemplo de configuração do hardware de um computador.

DESCRICAÇÃO DETALHADA DAS MODALIDADES PREFERIDAS

<Primeira modalidade>

[Configuração do dispositivo de recepção]

[0052] FIG. 3 é um diagrama em bloco mostrando um exemplo de configuração de um dispositivo de recepção de acordo com um modo de modalidade da presente invenção.

[0053] O dispositivo de recepção é um aparelho, tal como um receptor de televisão ou um dispositivo de gravação, capaz de receber e.g., transmissão difusa digital, condizente com o padrão de ISDB-T. Ondas de transmissão por difusão transmitidas a partir de uma estação de transmissão por difusão são recebidas por uma antena 11 e o sinal recebido é fornecido para um receptor 12.

[0054] O receptor 12 seleciona um pré-determinado canal de transmissão e executa processamento de demodulação, para por meio disso, extrair um sinal digital composto de “0” e “1”. Ainda mais, o receptor 12 efetua correção de erro para a informação da qual foi retirada a modulação, e adquire pacotes de TS transmitidos a partir da estação de transmissão por difusão. O pacote de TS inclui dados de vídeo, dados de áudio, e assim por diante. O pacote de TS no qual os dados de vídeo e de áudio são armazenados é fornecido a um decodificador de MPEG 13.

[0055] Em adição, se informação de advertência de movimento sísmico foi transmitida através de um sinal de AC, o receptor 12 decodifica a

informação de advertência de movimento sísmico e emite a informação para o controlador 16. O fornecimento da informação de advertência de movimento sísmico é realizado através de leitura da informação de advertência de movimento sísmico escrita em um registro de I2C 12A pelo controlador 16.

[0056] O receptor 12 determina se a informação de advertência de movimento sísmico foi ou não transmitida com base na informação parcial recebida entre todos os pedaços de informação do sinal de AC antes de receber todos os pedaços da informação do sinal de AC e emitir informação de advertência de movimento sísmico. Se o receptor 12 determina que informação de advertência de movimento sísmico foi transmitida de AC. Quando é determinado que a informação de advertência de movimento sísmico foi transmitida, ele gera um sinalizador de detecção antecipada para indicar que a informação de advertência de movimento sísmico foi transmitida e emite o sinalizador para o controlador 16. O sinalizador de detecção antecipada é também escrito no registro 12A, e é lido pelo controlador 16 de forma similar à informação de advertência de movimento sísmico.

[0057] O decodificador de MPEG 13 decodifica o pacote de TS fornecido a partir do receptor 12, para por meio disso extrair os dados de imagem e dados de áudio, e emite os dados de imagem e os dados de áudio para uma unidade de sobreposição de imagem 14 e um circuito de processamento de áudio (não mostrado), respectivamente. Processamento pré-determinado é executado para os dados de áudio no circuito de processamento de áudio e um som é emitido a partir de um alto-falante 17 em sincronização com a exibição de imagem.

[0058] A unidade de sobreposição de imagem 14 sobrepõe informação fornecida a partir do controlador 16 sobre a imagem cujos dados são fornecidos a partir do decodificador 13, e emite, para a unidade de exibição, os dados da imagem na qual informação relacionada a um terremoto

é sobreposta. Se informação relacionada a um terremoto não é fornecida a partir do controlador 16, a unidade de sobreposição de imagem emite, para a unidade de exibição 15, dados de imagem fornecidos a partir do decodificador de MPEG 13 como eles são.

[0059] A unidade de exibição 15 é um mostrador tal como um mostrador de cristal líquido (LCD) ou um painel de mostrador de plasma (PDP). A unidade de exibição 15 exibe vários tipos de imagens tal como a imagem na qual a informação relacionada a um terremoto é sobreposta com base nos dados fornecidos a partir da unidade de sobreposição de imagem 14.

[0060] O controlador 16 controla a operação do todo do dispositivo de recepção 1 com base na informação fornecida a partir da receptor de luz do controlador remoto 18.

[0061] Por exemplo, se o controlador lê a informação de advertência de movimento sísmico a partir do registro 12A do receptor 12, ele emite a informação relacionada com o terremoto para a unidade de sobreposição de imagem 14 dependendo do conteúdo da informação de advertência de movimento sísmico tal que a informação pode ser assim exibida a fim de ser sobreposta sobre uma imagem. Ainda mais, quando notificando a informação relacionada com o terremoto para o usuário não por exibição na tela mas por som, o controlador 16 emite, para o alto-falante 17, dados de som para notificar a informação relacionada ao terremoto para o usuário para por meio disso emitir som de advertência ou voz.

[0062] Ainda mais, quando o sinalizador de detecção antecipada é lido a partir do registro 12A antes da informação de advertência de movimento sísmico ser lida e o dispositivo de recepção 1 está no estado em espera, o controlador 16 ativa a unidade de exibição 15 e o alto-falante 17. A ativação da unidade de exibição 15 e o alto-falante 17 é realizada como uma preparação para permitir a informação relacionada o terremoto ser rapidamente notificada ao usuário quando a informação de advertência de

movimento sísmico dor recebida mais tarde.

[0063] O alto-falante 17 emite o som tal como o som de advertência para notificar a informação relacionada com o terremoto para o usuário com base nos dados de áudio fornecidos a partir do controlador 16.

[0064] O receptor de luz do controlador remoto 18 recebe um sinal transmitido a partir de um controlador remoto e emite informação indicando a operação direcionada pelo usuário para o controlador 16.

[0065] FIG. 4 é um diagrama em bloco mostrando um exemplo de configuração de um receptor 12 na FIG. 3.

[0066] O receptor 12 inclui um sintonizador 31, um BPF 32, um circuito de conversão de A / D 33, um circuito de demodulação de quadratura digital 34, um circuito de operação de FFT 35, um circuito de demodulação de portadora 36, um circuito de correção de erro 37, um circuito de detecção de sincronização / quadro 38, um circuito de decodificação de informação de controle de transmissão 39, e um circuito de decodificação de informação de advertência de movimento sísmico 40. O sinal recebido, que é um sinal de OFDM emitido a partir da antena 11 é fornecido para o sintonizador 31.

[0067] O sintonizador 31 é composto de um circuito de multiplicação 31A e um oscilador local 31B e efetua conversão de freqüência para um sinal de RF fornecido a partir da antena 11 para gerar um sinal de IF. O sinal de IF gerado é fornecido para o BPF (Filtro Passa Banda) 32.

[0068] O BPF 32 efetua filtragem para o sinal de IF e emite o sinal resultante para o circuito de conversão de A / D 33.

[0069] O circuito de conversão de A / D 33 digitaliza o sinal de IF efetuando conversão de A / D e emite o sinal resultante para o circuito de demodulação de quadratura digital 34.

[0070] O circuito de demodulação de quadratura digital 34 efetua demodulação de quadratura do sinal de IF digitalizado usando um sinal de portadora de uma pré-determinada freqüência (freqüência de portadora), e

emite um sinal de OFDM de banda base para o circuito de operação de FFT 35. O sinal de banda base emitido a partir do circuito de demodulação de quadratura digital 34 é um sinal complexo incluindo um componente do eixo real e um componente do eixo imaginário como o resultado da demodulação de quadratura.

[0071] O circuito de operação de FFT 35 extrai o sinal correspondendo ao comprimento de símbolo efetivo a partir de um sinal de um símbolo de OFDM e efetua uma operação de FFT para o sinal extraído. Isto é, o circuito de operação de FFT 35 remove um sinal correspondendo ao comprimento de intervalo de guarda a partir de um símbolo de OFDM e efetua a FFT para o sinal remanescente.

[0072] Os sinais modulados nas respectivas sub-portadoras, extraído através da FFT efetuada pelo circuito de operação de FFT 35, são, cada um, sinal complexo composto de um componente do eixo real e um componente do eixo imaginário. O sinal extraído pelo circuito de operação de FFT 35 é fornecido para o circuito de demodulação de portadora 36 e para o circuito de detecção de sincronização / quadro 38.

[0073] O circuito de demodulação de portadora 36 efetua retirada da modulação de portadora para os sinais que são emitidos a partir do circuito de operação de FFT 35 e dos quais foi retirada a modulação a partir das respectivas sub-portadoras. Especificamente, o circuito de demodulação de portadora 36 executa processamento de demodulação diferencial para um sinal de modulação diferencial de modulação (sinal de DQPSK) e processamento de equalização para um sinal de modulação síncrono (sinal de QPSK, 16QAM, 64QAM), para emitir o sinal obtido através desses tipos de processamento para o circuito de correção de erro 37.

[0074] O circuito de correção de erro 37 executa processamento de retirada de intercalação para o sinal submetido ao processamento de intercalação no lado de transmissão, e executa processamento tal como

retirada de punctura, decodificação de Viterbi, remoção de sinal de difusão e decodificação de RS, para emitir os dados decodificados. Os dados decodificados emitidos a partir do circuito de correção de erro 37 são fornecidos para o decodificador de MPEG 13.

[0075] O circuito de detecção de sincronização / quadro 38 executa vários tipos de processamento de sincronização com base no sinal de OFDM de banda base fornecido a partir do circuito de demodulação de quadratura digital 34 para o circuito de operação de FFT 35 e os sinais dos quais foi retirada a modulação a partir das respectivas sub-portadoras pelo circuito de operação de FFT 35. Por exemplo, o circuito de detecção de sincronização / quadro 38 detecta a fronteira do símbolo de OFDM executando o processamento de sincronização, e emite informação especificando o intervalo e tempo da FFT para o circuito de operação de FFT 35.

[0076] Ainda mais, o circuito de detecção de sincronização / quadro 38 extrai um sinal de TMCC como informação de controle de transmissão a partir de pré-determinada sub-portadora do sinal do qual for retirada a modulação pelo circuito de operação de FFT 35, e detecta o sinal de sincronização do sinal de TMCC para detectar a fronteira do quadro de OFDM. O circuito de detecção de sincronização / quadro 38 emite, para o circuito de decodificação de informação de controle de transmissão 39, um sinal de sincronização de quadro indicando a posição da fronteira detectada do quadro de OFDM junto com o sinal de TMCC.

[0077] O circuito de detecção de sincronização / quadro 38 extrai um sinal de AC a partir de uma pré-determinada sub-portadora do sinal do qual for retirada a modulação pelo circuito de operação de FFT 35 e detecta a sinal de sincronização do sinal de AC para detectar a fronteira do quadro de OFDM. O circuito de detecção de sincronização / quadro 38 emite, para o circuito de decodificação de informação de advertência de movimento sísmico 40, um sinal de sincronização de quadro indicando a posição da

fronteira detectada do quadro de OFDM junto com o sinal de AC.

[0078] O circuito de decodificação de informação de controle de transmissão 39 efetua correção de erro por um código de ciclo de conjunto de diferença para informação de TMCC incluída no sinal de TMCC para o qual sincronização é assegurada. Ainda mais, o circuito de decodificação de informação de controle de transmissão 39 emite a informação de TMCC para qual a correção de erro foi efetuada para o circuito de demodulação de portadora 36, para controlar o processamento no circuito de demodulação de portadora 36.

[0079] O circuito de decodificação de informação de advertência de movimento sísmico 40 efetua correção de erro através de um código de ciclo de conjunto de diferença e efetua um CRC através de um código de CRC para a informação de advertência de movimento sísmico incluído no sinal de AC para o qual sincronização é assegurada. O circuito de decodificação de informação de advertência de movimento sísmico 40 emite a informação de advertência de movimento sísmico para a qual a correção de erro e o CRC foram efetuados.

[0080] Ainda mais, se o circuito de decodificação de informação de advertência de movimento sísmico 40 detecta o advento da informação de advertência de movimento sísmico transmitido com base na informação parcial do sinal de AC recebido, antes de emitir a informação de advertência de movimento sísmico, ele gera e emite o sinalizador de detecção antecipada. A informação de advertência de movimento sísmico e o sinalizador de detecção antecipada emitidos a partir do circuito de decodificação de informação de advertência de movimento sísmico 40, são escritos para o registro 12A (não mostrado na FIG. 4).

[0081] FIG. 5 é um diagrama em bloco mostrando um exemplo de configuração do circuito de decodificação de informação de advertência de movimento sísmico 40 na FIG. 4.

[0082] Entre os componentes mostrados na FIG. 5, aos mesmos componentes que aqueles mostrados na FIG. 2 são dados os numerais de referência. Descrição sobreposta deles é consequentemente omitida.

[0083] A configuração do circuito de decodificação de informação de advertência de movimento sísmico 40 mostrada na FIG. 5 é diferente daquela configuração mostrado na FIG. 2 no qual um circuito de geração de sinalizador de detecção antecipada 55 é fornecido além do circuito de demodulação diferencial 51, do circuito de determinação de bit 52, do circuito de decodificação de código de ciclo de conjunto de diferença 53, e do circuito de CRC 54. O sinal de AC emitido a partir do circuito de detecção de sincronização / quadro 38 mostrado na FIG. 4 é entrado para o circuito de demodulação diferencial 51 e o sinal de sincronização de quadro é entrado para o circuito de decodificação de código de ciclo de conjunto de diferença 53 e o circuito de geração de sinalizador de detecção antecipada 55.

[0084] O circuito de demodulação diferencial 51 efetua demodulação diferencial para o sinal de AC de entrada para gerar um sinal complexo tendo um ponto de sinal correspondendo ao bit de informação original. O sinal resultando da demodulação diferencial pelo circuito de demodulação diferencial 51 é fornecido para o circuito de determinação de bit 52.

[0085] O circuito de determinação de bit 52 faz uma determinação de bit com base no sinal resultando da demodulação diferencial. Os respectivos bits configurando o sinal de AC transformados para uma seqüência de bits como o resultado da determinação de bit são fornecidos para o circuito de decodificação de código de ciclo de conjunto de diferença 53 e para o circuito de geração de sinalizador de detecção antecipada 55 sequencialmente a partir do bit inicial na base de um bit a um bit.

[0086] O circuito de decodificação de código de ciclo de conjunto de diferença 53 detecta o início do quadro do sinal de AC com base no sinal de sincronização de quadro entrado. Após receber os bits até o ducentésimo

quarto bit do sinal de AC, o circuito de decodificação de código de ciclo de conjunto de diferença 53 efetua correção de erro através de um código de ciclo de conjunto de diferença incluído na informação de advertência de movimento sísmico como os bit de paridade de 82 bits, e emite a informação de advertência de movimento sísmico obtida para a qual a correção de erro foi efetuada para o circuito de CRC 54. Ainda mais, o circuito de decodificação de código de ciclo de conjunto de diferença 53 emite um sinal de sucesso / falha de correção de erro indicando sucesso ou falha na correção de erro.

[0087] O circuito de CRC 54 efetua um CRC através do código de CRC de 10 bits incluído na informação de advertência de movimento sísmico, e emite ambos um sinal de sucesso / falha de CRC indicando sucesso ou falha do CRC e a informação de advertência de movimento sísmico. Especificamente, a informação de advertência de movimento sísmico emitida a partir do circuito de CRC 54 é informação parcial da informação de advertência de movimento sísmico excluindo o sinal de referência, o código de CRC, os bits de paridade, e assim por diante.

[0088] O sinal de sucesso / falha de correção de erro emitido a partir do circuito de decodificação de código de ciclo de conjunto de diferença 53 e o sinal de sucesso / falha de CRC e a informação de advertência de movimento sísmico, ambos emitidos a partir do circuito de CRC 54 são todos escritos para o registro 12A.

[0089] O circuito de geração de sinalizador de detecção antecipada 55 detecta o início do quadro do sinal de AC com base no sinal de sincronização de quadro entrado. Ainda mais, o circuito de geração de sinalizador de detecção antecipada 55 recebe a informação fornecida a partir do circuito de determinação de bit 52 e determina se a informação de advertência de movimento sísmico foi ou não transmitida com base na informação recebida antes de receber todos os 204 bits configurando o sinal de AC.

[0090] O circuito de geração de sinalizador de detecção antecipada 55

gera e emite o sinalizador de detecção antecipada se ele detecta o advento da informação de advertência de movimento sísmico transmitida com base na informação parcial do sinal de AC recebida. O sinalizador de detecção antecipada emitido a partir do circuito de geração de sinalizador de detecção antecipada 55 é também escrito para o registro 12A.

[0091] Os sistemas para a detecção de erro e a correção de erro que empregados para a transmissão da informação de advertência de movimento sísmico são sistemas empregando o código de CRC e um código de ciclo de conjunto de diferença, respectivamente. Por que um bit de paridade é adicionado a parte dos dados em ambos sistemas, nenhuma mudança ocorre na própria parte dos dados na codificação. Por conseguinte, se o estado de recepção é favorável, um sinal de correção poderia ser recebido pelo dispositivo de recepção 1 mesmo quando correção de erro não é efetuada.

[0092] No circuito de decodificação de informação de advertência de movimento sísmico 40 mostrado na FIG. 5, no temporização de conclusão da recepção dos bits até um bit a meio caminho entre os 204 bits configurando o sinal de AC, se a informação de advertência de movimento sísmico foi ou não transmitida é determinado com base na informação parcial recebida.

[0093] A temporização da determinação quanto a se a informação de advertência de movimento sísmico foi ou não transmitida será descrito a seguir.

[Exemplo de Trabalho 1]

[0094] A descrição será feita abaixo sobre o caso no qual se a informação de advertência de movimento sísmico foi ou não transmitida é determinado na temporização de conclusão da recepção dos bits a partir do segundo bit do sinal de AC para o quarto bit.

[0095] O circuito de geração de sinalizador de detecção antecipada 55 recebe os 3 bits a partir do segundo bit do sinal de AC para o quarto bit. Se esses 3 bits recebidos são ou 001 ou 110, o circuito de geração de sinalizador

de detecção antecipada 55 determina que a informação de advertência de movimento sísmico foi transmitida e gera o sinalizador de detecção antecipada. Conforme descrito acima, 001 ou 110 da identificação de configuração composto de 3 bits a partir do segundo bit para o quarto bit indica que a informação subsequente para a identificação de configuração não é informação adicional relacionada com o controle de transmissão da onda modulada mas informação de advertência de movimento sísmico.

[0096] Neste caso, o sinalizador de início / fim e a identificação de sinal não são usados para determinação quanto se a informação de advertência de movimento sísmico foi ou não transmitida. Se a informação de advertência de movimento sísmico foi ou não transmitida é determinado com base na identificação de configuração sem discriminar se a informação de advertência de movimento sísmico detalhada está presente ou ausente.

[Exemplo de Trabalho 2]

[0097] A descrição será feita abaixo sobre o caso no qual se a informação de advertência de movimento sísmico foi ou não transmitida na temporização de conclusão a partir do segundo bit do sinal de AC para um pré-determinado conjunto de bits antecipadamente entre os bits no intervalo a partir do quinto bit para o décimo sétimo bit.

[0098] Se a determinação é feita na temporização de conclusão da recepção dos bits até o décimo sétimo bit, isto é, o último do sinal de sincronização, o circuito de geração de sinalizador de detecção antecipada 55 recebe os bits a partir do segundo bit do sinal de AC para o décimo sétimo bit. Quando a identificação de configuração é 001 ou 110, e 13 bits do sinal de sincronização correspondem aos 13 bits de um sinal de sincronização conhecido, o circuito de geração de sinalizador de detecção antecipada 55 determina que a informação de advertência de movimento sísmico foi transmitida, e gera o sinalizador de detecção antecipada. No circuito de geração de sinalizador de detecção antecipada 55, uma seqüência de bit (13

bits) do sinal de sincronização incluído na informação de advertência de movimento sísmico é configurada como informação conhecida.

[0099] Se a determinação é feita no temporização de conclusão da recepção dos bits até um bit anterior ao décimo sétimo bit, isto é, um bit a meio caminho do sinal de sincronização, o circuito de geração de sinalizador de detecção antecipada 55 recebe os bits a partir do segundo bit do sinal de AC para o pré-determinado bit a meio caminho do sinal de sincronização. Quando a identificação de configuração é 001 ou 110, e a parte recebida do sinal de sincronização corresponde à correspondente parte de um sinal de sincronização conhecido, o circuito de geração de sinalizador de detecção antecipada 55 determina que a informação de advertência de movimento sísmico foi transmitida e gera o sinalizador de detecção antecipada.

[00100] Também neste caso, o sinalizador de início / fim e a identificação de sinal não são usados para a determinação quanto se a informação de advertência de movimento sísmico foi ou não transmitida. Por conseguinte, se a informação de advertência de movimento sísmico está presente ou ausente não é discriminada.

[Exemplo de Trabalho 3]

[00101] A descrição será feita abaixo sobre o caso no qual se a informação de advertência de movimento sísmico foi ou não transmitida é determinado na temporização de conclusão da recepção dos bits a partir do segundo bit do sinal de AC para o décimo oitavo bit ou décimo nono bit.

[00102] Se determinação é feita na temporização de conclusão da recepção dos bits até o décimo oitavo bit, o circuito de geração de sinalizador de detecção antecipada 55 recebe os bits a partir do segundo bit do sinal de AC para o décimo oitavo bit. Quando a identificação de configuração é 001 ou 110 e o primeiro bit de dois bits do sinalizador de início / fim, i. e., o décimo oitavo bit, é 0, o circuito de geração de sinalizador de detecção antecipada 55 determina que a informação de advertência de movimento

sísmico foi transmitida e gera o sinalizador de detecção antecipada.

[00103] Se a determinação é feita na temporização de conclusão da recepção dos bits até o décimo nono bit, o circuito de geração de sinalizador de detecção antecipada 55 recebe os bits a partir do segundo bit do sinal de AC para o décimo nono do bit. Quando a identificação de configuração é 001 ou 110 e dois bits do sinalizador de início / fim, i.e. o décimo oitavo bit e o décimo nono bit, são 00, o circuito de geração de sinalizador de detecção antecipada 55 determina que a informação de advertência de movimento sísmico foi transmitida e gera o sinalizador de detecção antecipada.

[00104] Conforme foi descrito, o sinalizador de início / fim é 00 quando “a informação detalhada de advertência do movimento sísmico está presente”, e é 11 quando “a informação detalhada de advertência do movimento sísmico está ausente”. Quando o primeiro bit do sinalizador de início / fim é 0, ou quando dois bits do sinalizador de início / fim são 00, é possível determinar que “a informação detalhada de advertência do movimento sísmico está presente”.

[00105] Neste caso, o sinalizador de início / fim é usado para a determinação quanto se a informação de advertência de movimento sísmico foi ou não transmitida, e assim sendo é possível discriminar se a informação de advertência de movimento sísmico está presente ou ausente. Por outro lado, a identificação de sinal não é usada. Por conseguinte, nenhuma discriminação é feita quanto à se a informação de advertência de movimento sísmico transmitida é um sinal de teste ou o sinal real da informação de advertência de movimento sísmico, ou se “a região correspondente está presente” ou “a região correspondente está ausente”.

[00106] É também possível que os bits até o vigésimo bit ou até o vigésimo primeiro bit sejam recebidos aos bits até o décimo oitavo bit ou até o décimo nono bit e a determinação descrita acima através do uso de um bit do décimo oitavo bit ou dois bits do décimo oitavo bit e do décimo nono bit, é

feita.

[Exemplo de Trabalho 4]

[00107] A descrição será feita abaixo sobre o caso no qual se a informação de advertência de movimento sísmico foi ou não transmitida é determinado na temporização de conclusão da recepção dos bits a partir do segundo bit sinal de AC para o vigésimo quarto bit.

[00108] O circuito de geração de sinalizador de detecção antecipada 55 recebe os bits a partir do segundo bit do sinal de AC para o vigésimo quarto bit. Se a identificação de configuração é 001 ou 110 e o sinalizador de início / fim é 00 e a identificação de sinal é uma desejada, o circuito de geração de sinalizador de detecção antecipada 55 determina que a informação de advertência de movimento sísmico foi transmitida e gera o sinalizador de detecção antecipada.

[00109] Conforme descrito acima, 000 da identificação de sinal indica que “a região correspondente está presente com relação à informação detalhada de advertência de movimento sísmico”. Por exemplo, quando a identificação de configuração é 001 ou 110 e o sinalizador de início / fim é 00 e a identificação de sinal é 000, é determinado que a informação de advertência de movimento sísmico foi transmitida.

[00110] Também é possível que o sinalizador de detecção antecipada não seja gerado se a identificação de sinal é 010 ou 011 e assim sendo é determinado que o sinal de teste foi transmitido. Alternativamente, também é possível que seja determinado que a informação de advertência de movimento sísmico foi transmitida e o sinalizador de detecção antecipada é gerado somente quando a identificação de sinal é 000 ou 010 e assim sendo “a região correspondente está presente”.

[Sumário dos Exemplos de Trabalho]

[00111] FIG. 6 é um diagrama coletivamente mostrando os quatro exemplos descritos acima.

[00112] No exemplo de trabalho 1, os bits a partir do segundo bit ao quarto bit são recebidos e a identificação de configuração de 3 bits é usada para a determinação quanto se a informação de advertência de movimento sísmico foi ou não transmitida.

[00113] No exemplo de trabalho 2, os bits a partir do segundo bit para um pré-determinado número bit entre 13 bits configurando o sinal de sincronização são recebidos e a identificação de configuração e todo ou parte do sinal de sincronização são usados para a determinação quanto à se a informação de advertência de movimento sísmico foi ou não transmitida.

[00114] No exemplo de trabalho 3, os bits a partir do segundo bit para um do décimo oitavo bit, do décimo nono bit, do vigésimo bit ou do vigésimo primeiro bit são recebidos e a identificação de configuração e o sinalizador de início / fim são usados para a determinação quanto à se a informação de advertência de movimento sísmico foi ou não transmitida.

[00115] No exemplo de trabalho 4, os bits a partir do segundo bit para o vigésimo quarto bit são recebidos e a identificação de configuração, o sinalizador de início / fim, e a identificação de sinal são usados para a determinação quanto à se a informação de advertência de movimento sísmico foi ou não transmitida.

[00116] Como já descrito, quatro padrões são possíveis como o padrão dos bits usado para a determinação quanto à se a informação de advertência de movimento sísmico foi ou não transmitida.

[Operação do Dispositivo de Recepção]

[00117] Com referência a um fluxograma da FIG. 7, o processamento pelo receptor 12 será descrito abaixo.

[00118] O processamento da FIG. 7, é iniciado quando um sinal de AC é fornecido a partir do circuito de operação de FFT 35 para o circuito de detecção de sincronização / quadro 38 por exemplo.

[00119] Na etapa S1, o circuito de detecção de sincronização / quadro

38 extrai o sinal de AC a partir de uma pré-determinada sub-portadora do sinal do qual for retirada a modulação pelo circuito de operação de FFT 35, e detecta o sinal de sincronização do sinal de AC para detectar a fronteira do quadro de OFDM. O circuito de detecção de sincronização / quadro 38 emite, para o circuito de decodificação de informação de advertência de movimento sísmico circuito de decodificação de informação de advertência de movimento sísmico 40, um sinal de sincronização de quadro indicando a posição da fronteira detectada do quadro de OFDM detectado junto com o sinal de AC.

[00120] O sinal de sincronização de quadro emitido a partir do circuito de detecção de sincronização / quadro 38 é fornecido para o circuito de decodificação de código de ciclo de conjunto de diferença 53 e o circuito de geração de sinalizador de detecção antecipada 55 no circuito de decodificação de informação de advertência de movimento sísmico 40. Ainda mais, para o sinal de AC emitido a partir do circuito de detecção de sincronização / quadro 38, demodulação diferencial é efetuada no circuito de demodulação diferencial 51 e uma determinação de bit é feita no circuito de determinação de bit 52. Os respectivos bits que são emitidos a partir do circuito de determinação de bit 52 e configuram o sinal de AC são recebidos pelo circuito de decodificação de código de ciclo de conjunto de diferença 53 e pelo circuito de geração de sinalizador de detecção antecipada 55 sequencialmente a partir do bit de início na base de um bit a um bit.

[00121] Na etapa S2, o circuito de geração de sinalizador de detecção antecipada 55 determina se a informação de advertência de movimento sísmico foi ou não transmitida.

[00122] Nesta etapa, a determinação é feita como descrita nos exemplos de trabalho 1 à 4. Por exemplo, se a informação de advertência de movimento sísmico foi ou não transmitida é determinado no temporização de conclusão da recepção dos bits a partir do segundo bit do sinal de AC para o

quarto bit, o circuito de geração de sinalizador de detecção antecipada 55 recebe os bits a partir do segundo bit do sinal de AC para o quarto bit e determina que a informação de advertência de movimento sísmico foi transmitida quando a identificação de configuração é 001 ou 110.

[00123] Se é determinado na etapa S2 que a informação de advertência de movimento sísmico foi transmitida, na etapa S3, o circuito de geração de sinalizador de detecção antecipada 55 gera o sinalizador de detecção antecipada e o escreve o para o registro 12A. Se é determinado na etapa S2 que a informação de advertência de movimento sísmico não foi ainda transmitida, o processamento da etapa S3 é pulado.

[00124] Na etapa S4, o circuito de decodificação de código de ciclo de conjunto de diferença 53 determina se 204 bits configurando o sinal de AC foram ou não recebidos até o último bit e espera até determinar que os bits até o último bit foram recebidos.

[00125] Se é determinado na etapa S4 que 204 bits configurando o sinal de AC foram recebidos até o último bit, na etapa S5, o circuito de decodificação de código de ciclo de conjunto de diferença 53 efetua correção de erro através de um código de ciclo de conjunto de diferença. O circuito de decodificação de código de ciclo de conjunto de diferença 53 emite a informação de advertência de movimento sísmico para a qual a correção de erro foi efetuada para o circuito de CRC 54 e emite o sinal de sucesso / falha de correção de erro para o exterior.

[00126] Na etapa S6, o circuito de CRC 54 efetua um CRC pelo código de CRC de 10 bits incluído na informação de advertência de movimento sísmico, e emite um sinal de sucesso / falha de CRC indicando o sucesso ou falha do CRC e a informação de advertência de movimento sísmico. Por conseguinte, o processamento é concluído.

[00127] Emitindo o sinalizador de detecção antecipada na maneira descrita acima permite ao receptor 12 transmitir o advento da informação de

advertência de movimento sísmico para o controlador antes de receber o sinal de AC até o último.

[00128] Com referência a um fluxograma da Figura. 8 o processamento executado pelo controlador 16 em conexão com o processamento da FIG. 7 será descrito abaixo.

[00129] O processamento da FIG. 8, é executado quando armazenamento do sinalizador de detecção antecipada é detectado pelo controlador através de operação de indagação como processamento de repetidamente verificar a informação armazenada no registro 12A em um pré-determinado ciclo pré-determinado por exemplo.

[00130] Na etapa S11, o controlador 16 executa processamento para emitir uma advertência. Por exemplo, se o dispositivo de recepção 1 está no estado de espera e informação relacionada a um terremoto é para ser notificada pra o usuário através de exibição em tela, processamento de ativação da unidade de exibição 15 é iniciado.

[00131] Entre os estados do dispositivo de recepção 1 existem o estado de ON e o estado de espera. No estado de ON, a unidade de exibição 15 está ativa e efetua exibição em tela do vídeo de um programa ou o similar. No estado de espera, embora o fornecimento de energia principal seja no estado de ON, a unidade de exibição 15 e o alto-falante 17 não são ativados e assim sendo exibição em tela e emissão de áudio está pressionado no estão de espera, o estado dos dispositivos de recepção 1 é comutado para o estado ON, tal que exibição em tela é iniciada.

[00132] Também no estado de espera, o receptor 12 está ativo e executa o processamento descrito com referência à FIG. 7. Ainda mais, a operação de indagação pelo controlador 16 é também efetuada. Na fase do estado de espera, o consumo de potência pode ser suprimido parando o fornecimento de energia para o circuito de demodulação de portadora 36, o circuito de correção de erro 37, e o circuito de decodificação de informação

de controle de transmissão 39 entre os componentes no receptor 12.

[00133] Após ativação da unidade de exibição 15, uma mensagem indicando que a informação de advertência de movimento sísmico foi transmitida pode ser exibida nela, ou uma tela preta pode ser mostrada nela até o controlador 16 receber a informação de advertência de movimento sísmico.

[00134] Se o dispositivo de recepção 1 está no estado de espera e a informação relacionada a um terremoto é para ser noticiada ao usuário por som, processamento para ativar o alto-falante 17 é iniciado.

[00135] Na etapa S12, o controlador 16 determina se a informação de advertência de movimento sísmico foi ou não recebida e espera até determinar que ela foi recebida.

[00136] A operação de indagação pelo controlador 16 é também efetuada após o sinalizador de detecção antecipada ter sido lido a partir do registro 12A. Se é confirmado pela operação de indagação que a informação de advertência de movimento sísmico emitida a partir do circuito de CRC 54 no circuito de decodificação de informação de advertência de movimento sísmico 40 é armazenada no registro 12A, a informação de advertência de movimento sísmico é lida a partir do registro 12A e recebida pelo controlador 16.

[00137] Se é determinado na etapa S12 que a informação de advertência de movimento sísmico foi recebida, na etapa S13, o controlador 16 determina se um erro de detecção ocorreu ou não.

[00138] Por exemplo, quando no caso dos exemplos de trabalho 1 a 3, o controlador 16 determina que um erro de detecção ocorreu quando a identificação de sinal incluída na informação de advertência de movimento sísmico recebida após o sinalizador de detecção antecipada ter um padrão de bit outro do que 000. 000 da identificação de sinal indica que “a região correspondente está presente com relação à informação detalhada de

advertência de movimento sísmico”.

[00139] Ainda mais, e. g. a seguinte situação possivelmente ocorre no exemplo de trabalho 3. Especificamente, o sinalizador de início / fim envolve um erro no momento da geração do sinalizador de detecção antecipada. Assim sendo, o sinalizador de início / fim que efetivamente é 11 é considerado como 00 e o sinalizador de detecção antecipada é enviado. Neste caso, porque 11 é representado pelo sinalizador de início / fim incluído na informação de advertência de movimento sísmico que resulta a partir da correção de erro e é recebida após o envio do sinalizador de detecção antecipada, o controlador 16 determina que um erro de detecção ocorreu.

[00140] Conforme descrito como exemplo de trabalho 1, no caso de determinar se a informação de advertência de movimento sísmico foi ou não transmitida após receber os bits a partir do segundo bit do sinal de AC para o quarto bit, se a informação detalhada de advertência do movimento sísmico está presente ou ausente não é discriminada com base na identificação do sinal nesta determinação. Isto também se aplica aos exemplos de trabalho 2 e 3.

[00141] Por conseguinte, se a identificação de configuração é 001 ou 110, e a identificação de sinal é qualquer um de 001, 010 e 011, o sinalizador de detecção antecipada é gerado pela receptor 12 e processamento para emitir o advertência é iniciado pelo controlador 16, embora efetivamente um terremoto relacionado com a região na qual o dispositivo de recepção 1 está instalado não ocorre.

[00142] Conforme descrito acima, 001 da identificação de sinal indica “a região correspondente está ausente com relação à informação detalhada de advertência do movimento sísmico”. 010 da identificação de sinal indica “a região correspondente está presente com relação ao sinal de teste da informação detalhada de advertência do movimento sísmico”. 011 indica que “a região correspondente está ausente com relação ao sinal de teste da

informação detalhada de advertência do movimento sísmico está ausente”. Mesmo se a identificação de configuração é 001 ou 110, e a informação de advertência de movimento sísmico foi transmitida, efetivamente um terremoto relacionado com a região na qual o dispositivo de recepção 1 está colocado não ocorre quando a identificação de sinal é qualquer um de 001, 010 e 011.

[00143] Se, como já descrito, embora o sinalizador de detecção antecipada seja recebido, é confirmado que efetivamente um terremoto relacionado com a região na qual o dispositivo de recepção quadro está colocado não corre com base na a informação de advertência de movimento sísmico recebida após a recepção do sinalizador de detecção antecipada, é determinado que um erro de detecção ocorreu.

[00144] É determinado na etapa S13 que um erro de detecção ocorreu, na etapa S14, o controlador 16 para o processamento para emitir a advertência.

[00145] Se a ativação da unidade de exibição 15 foi concluída e assim sendo a unidade de exibição 15 entrou no estado de mostrar uma tela preta até a informação de advertência de movimento sísmico ser recebida, o estado do dispositivo de recepção 1 se torna o estado de espera de novo sem exibição de uma outra imagem. Uma mensagem notificando a detecção errônea da informação de advertência de movimento sísmico pode ser exibida.

[00146] Por outro lado, quando é determinado na etapa S13 que um erro de detecção não ocorreu, na etapa S15, o controlador 16 emite a advertência com base na informação de advertência de movimento sísmico.

[00147] Por exemplo, quando notificando informação relacionada com o terremoto através da exibição em tela, o controlador 16 força a região onde o terremoto ocorre a ser exibida em um mapa com base na informação indicando a região objeto da advertência de movimento sísmico. Ainda mis, o controlador 16 faz a fonte sísmica ser exibida em um mapa com base na informação relacionada com a fonte sísmica da advertência de movimento

sísmico, e exibe o tempo de ocorrência do terremoto com base na informação de tempo de ocorrência.

[00148] Quando notificando informação relacionada com o terremoto por som, o controlador 16 identifica o tempo de ocorrência do terremoto, a região onde o terremoto ocorre, e a fonte sísmica com base na informação transmitida como informação detalhada de advertência de movimento sísmico, e faz som para notificar esses pedaços de informação a eletrodo refletivo emitido a partir do alto-falante 17.

[00149] O processamento é terminado após o processamento para emitir advertência é pardo na etapa S14, ou após a advertência ser emitido na etapa S15,

[00150] O processamento descrito acima permite ao controlador 16 iniciar preparação para notificar informação relacionada com um terremoto para o usuário antes de efetivamente receber informação de advertência de movimento sísmico mesmo quando o dispositivo de recepção 1 está no estado de espera.

[00151] Ainda mais, por que a unidade de exibição 15 e do alto-falante 17 são ativados antecipadamente, o controlador 16 pode rapidamente notificar a informação relacionada com um terremoto para o usuário após receber a informação de advertência de movimento sísmico.

[Exemplo de Modificação]

[00152] Na discussão anterior, cada um do sinalizador de detecção antecipada e da informação de advertência de movimento sísmico emitidos do receptor 12 é recebido pelo controlador 16 através da operação de indagação. Contudo, o sinalizador de detecção antecipada e a informação de advertência de movimento sísmico podem ser diretamente transmitidas a partir do receptor 12 para o controlador 16.

[00153] FIG. 9 é um diagrama mostrando um exemplo de conexão do receptor 12 e o controlador 16.

[00154] No exemplo da FIG. 9, um pino 12B de um circuito integrado de grande escala (LSI) para realizar o receptor 12 é conectado diretamente a um pino de interrupção 16A de um LSI para realizar o controlador 16.

[00155] Se o circuito de geração de sinalizador de detecção antecipada 55 (FIG. 5) no receptor 12 determina que a informação de advertência de movimento sísmico foi transmitida na maneira descrita acima, ele gera o sinalizador de detecção antecipada. O sinalizador de detecção antecipada gerado pelo circuito de geração de sinalizador de detecção antecipada 55 é emitido através do pino 12B e entrado para o pino de interrupção 16A do controlador 16.

[00156] Similarmente, a informação de advertência de movimento sísmico emitida a partir do circuito de CRC 54 no receptor 12 também não é escrita no registro 12A, mas emitida através do pino 12B a ser entrada para o pino de interrupção 16A do controlador 16.

[00157] Se o sinalizador de detecção antecipada foi recebido no pino de interrupção 16A, o controlador 16 inicia o processamento descrito com referência à FIG. 8 com prioridade sobre outros tipos de processo. Se a informação de advertência de movimento sísmico foi recebida no pino de interrupção 16A, o controlador 16 emite a informação relacionada com o terremoto.

[00158] Se o sinalizador de detecção antecipada e a informação de advertência de movimento sísmico são recebidos pelo através da operação de indagação, mesmo quando esses pedaços de informação são escritos no registro 12A o receptor 12, o controlador 16 não pode imediatamente lê-los e atraso ocorre em alguns casos dependendo do tempo da operação de indagação.

[00159] A ocorrência de tal atraso pode ser evitada permitindo ao sinalizador de detecção antecipada e a informação de advertência de movimento sísmico serem entrados a partir do receptor 12 diretamente para o

pino de interrupção 16A do controlador 16.

<Segunda modalidade>

[00160] FIG. 10 é um diagrama em bloco mostrando um outro exemplo da configuração do circuito de decodificação de informação de advertência de movimento sísmico 40 na FIG. 4.

[00161] Entre os componentes mostrados na FIG. 10, aos mesmos componentes que aqueles mostrados na FIG. 2 são dados os mesmos numerais de referência. Descrição sobreposta deles é consequentemente omitida.

[00162] A configuração do circuito de decodificação de informação de advertência de movimento sísmico 40 mostrada na FIG. 10 é diferente daquela configuração da FIG. 2 em que um circuito de CRC 61 é fornecido além do circuito de demodulação diferencial 51, do circuito de determinação de bit 52, do circuito de decodificação de código de ciclo de conjunto de diferença 53, e do circuito de CRC 54. Um sinal de AC emitido a partir do circuito de detecção de sincronização / quadro 38 na FIG. 4 é entrado para o circuito de demodulação diferencial 51 e um sinal de sincronização de quadro é entrado para o circuito de decodificação de código de ciclo de conjunto de diferença 53.

[00163] O circuito de demodulação diferencial 51 na FIG. 10 efetua retirada da modulação diferencial para o sinal de AC entrado para gerar um sinal complexo tendo o ponto de sinal correspondendo ao bit de informação original. O sinal resultante a partir da demodulação diferencial pelo circuito de demodulação diferencial 51 é fornecido para o circuito de determinação de bit 52.

[00164] O circuito de determinação de bit 52 efetua uma determinação de bit com base no sinal resultante a partir da demodulação diferencial. Os respectivos bits do sinal de AC transformados para uma seqüência de bits como o resultado da determinação de bit são fornecidos para o circuito de decodificação de código de ciclo de conjunto de diferença 53 e do circuito de

CRC 61 sequencialmente a partir do bit inicial na base de um bit a um bit.

[00165] O circuito de decodificação de código de ciclo de conjunto de diferença 53 detecta o início do quadro do sinal de AC com base no sinal de sincronização de quadro entrado. Após receber os bits até o ducentésimo quarto bit do sinal de AC, o circuito de decodificação de código de ciclo de conjunto de diferença 53 efetua correção de erro através de um código de ciclo de conjunto de diferença incluído na informação de advertência de movimento sísmico como os bits de paridade de 82 bits, e emite a informação de advertência de movimento sísmico para a qual a correção de erro foi efetuada para o circuito de CRC 54.

[00166] O circuito de CRC 54 efetua um CRC através do uso do código de CRC de 10 bits incluído na informação de advertência de movimento sísmico fornecida a partir do circuito de decodificação de código de ciclo de conjunto de diferença 53 e emite um sinal de sucesso / falha de CRC indicando sucesso ou falha no CRC, e a informação de advertência de movimento sísmico.

[00167] O circuito de CRC 61 sequencialmente recebe a informação fornecida a partir do circuito de determinação de bit 52. O circuito de CRC 61 não recebe todos os bits até o ducentésimo quarto bit, que é o último bit configurando o sinal de AC, mas efetua um CRC através do código de CRC no temporização de conclusão da recepção dos bits até o centésimo vigésimo segundo bit ser recebido, isto é, o último do código de CRC. Para a recepção do código de CRC, o sinal de sincronização de quadro fornecido a partir do circuito de detecção de sincronização / quadro 38 na FIG. 4 é consequentemente usado.

[00168] Conforme descrito com referência à FIG. 1, já que o código de CRC de 10 bits do sinal de AC é transmitido antes do que os bits de paridade de 82 bits, e por conseguinte, é possível efetuar um CRC no temporização de conclusão da recepção dos código de CRC de 10 bits.

[00169] O circuito de CRC 61 emite um sinal de detecção de sucesso / falha de CRC indicando sucesso ou falha no CRC e a informação de advertência de movimento sísmico. Se o tempo levado para o CRC pelo circuito de CRC 54 é o mesmo que o tempo levado pra o CRC pelo circuito de CRC 61, a informação de advertência de movimento sísmico é emitida a partir do circuito de CRC 61 antes de emitir a partir do circuito de CRC 54.

[00170] A informação de advertência de movimento sísmico emitida a partir do circuito de CRC 54 e a informação de advertência de movimento sísmico emitida a partir do circuito de CRC 61 são escritas no 12A, e são lidas pelo controlador 16.

[00171] Alternativamente a informação de advertência de movimento sísmico emitida a partir do circuito de CRC 54 e a informação de advertência de movimento sísmico emitida a partir do circuito de CRC 61 podem ser diretamente entradas para o pino de interrupção 16A do controlador 16 conforme escrito com referência à FIG. 9.

[00172] Como já descrito acima, no circuito de decodificação de informação de advertência de movimento sísmico 40 da FIG. 10, se o CRC é bem sucesso, a informação de advertência de movimento sísmico é emitida a partir do circuito de CRC 61 sem correção de erro através de um código de ciclo de conjunto de diferença. Isto torna possível transmitir a informação de advertência de movimento sísmico para o controlador 16 mais rapidamente comparada com o caso no qual a informação de advertência de movimento sísmico é emitida após o sinal de AC ser recebido até o fim e a correção de erro através do código de ciclo de conjunto de diferença ser efetuada.

[00173] Embora dois circuitos de CRC, i. e., o circuito de CRC 54 e o circuito de CRC 61 sejam fornecidos na FIG. 10, um circuito de CRC que realiza as funções do circuito de CRC 54 e do circuito de CRC 61 pode ser fornecido.

[00174] Este um circuito de CRC efetua um CRC no momento de

recepção do código de CRC e emite um sinal de sucesso / falha de CRC e informação de advertência de movimento sísmico. Em adição, ele efetua um CRC também no momento de fornecimento da informação de advertência de movimento sísmico a partir do circuito de decodificação de código de ciclo de conjunto de diferença 53 e emite ambos um sinal de sucesso / falha de CRC e a informação de advertência de movimento sísmico.

[00175] Com referência a um fluxograma da FIG. 11, o processamento pelo receptor 12 tendo o circuito de decodificação de informação de advertência de movimento sísmico 40 da FIG. 10 será descrito abaixo.

[00176] O processamento da FIG. 11, por exemplo, também inicia quando um sinal de AC é fornecido a partir do circuito de operação de FFT 35 para o circuito de detecção de sincronização / quadro 38.

[00177] Na etapa S21, o circuito de detecção de sincronização / quadro 38 extraí o sinal de AC a partir de uma pré-determinada sub-portadora do sinal do qual foi retirado a modulação pelo circuito de operação de FFT 35, e detecta o sinal de sincronização do sinal de AC para detectar a fronteira do quadro de OFDM. O circuito de detecção de sincronização / quadro 38 emite, para o circuito de decodificação de informação de advertência de movimento sísmico 40, um sinal de sincronização de quadro indicando a posição da fronteira detectada do quadro de OFDM, junto com o sinal de AC.

[00178] O sinal de sincronização de quadro emitido a partir do circuito de detecção de sincronização / quadro 38 é fornecido para o circuito de decodificação de código de ciclo de conjunto de diferença 53 no circuito de decodificação de informação de advertência de movimento sísmico 40. Ainda mais, para o sinal de AC emitido a partir do circuito de detecção de sincronização / quadro 38, modulação diferencial é efetuada no circuito de demodulação diferencial 51 e uma determinação de bit é feita no circuito de determinação de bit 52. Os respectivos bits que são emitidos a partir do circuito de determinação de bit 52 e configuram o sinal de AC são fornecidos

para o circuito de decodificação de código de ciclo de conjunto de diferença 53 e para o circuito de CRC 61 sequencialmente a partir do início na base de um bit por um bit.

[00179] Na etapa S22, o circuito de CRC 61 determina se os bits até o código de CRC foram ou não recebido e espera até determinar que os bits até o código de CRC forma recebidos.

[00180] Se é determinado na etapa S22 que os bits até o código de CRC foram recebidos, na etapa S23, o circuito de CRC 61 efetua o CRC através do código de CRC e emite um sinal de sucesso / falha de CRC e a informação de advertência de movimento sísmico. Quando o código de CRC é recebido pelo circuito de CRC 61, os bits até o código de CRC são também recebidos no circuito de decodificação de código de ciclo de conjunto de diferença 53.

[00181] Na etapa S24, o circuito de decodificação de código de ciclo de conjunto de diferença 53 determina se os bits até o ducentésimo quarto bit como o último do sinal de AC foram ou não recebidos, e espera até determinar que os bits até o ducentésimo quarto bit foram recebidos.

[00182] Se é determinado na etapa S24 que os bits até o ducentésimo quarto bit como o bit final do sinal de AC foram recebidos, na etapa S25, o circuito de decodificação de código de ciclo de conjunto de diferença 53 efetua a correção de erro através de um código de ciclo de conjunto de diferença. O circuito de decodificação de código de ciclo de conjunto de diferença 53 emite um sinal de sucesso / falha de correção de erro para o exterior e emite a informação de espera de movimento sísmico para a qual a correção de erro foi efetuada, para o circuito de CRC 54.

[00183] Na etapa S26, o circuito de CRC 54 efetua o CRC através do código de CRC incluído na informação de espera de movimento sísmico fornecido a ele a partir do circuito de decodificação de código de ciclo de conjunto de diferença 53 e emite um sinal de sucesso / falha de CRC e a

informação de espera de movimento sísmico. Por conseguinte, o processamento é terminado.

[00184] O processamento descrito acima torna possível rapidamente transmitir informação de advertência de movimento sísmico para o controlador 16.

<Terceira modalidade>

[00185] FIG. 12 é um diagrama em bloco mostrando um outro exemplo adicional da configuração do circuito de decodificação de informação de advertência de movimento sísmico 40 na FIG. 4.

[00186] Entre os componentes mostrados na FIG. 12, aos mesmos componentes que aqueles mostrados na FIG. 2 são dados os mesmos numerais de referência. Descrição sobreposta deles é consequentemente, omitida.

[00187] A configuração do circuito de decodificação de informação de advertência de movimento sísmico 40 mostrado na FIG. 12 é diferente daquela configuração da FIG. 2 na qual um circuito de codificação de Manchester 71 é fornecido além do circuito de demodulação diferencial 51, do circuito de determinação de bit 52, do circuito de decodificação de código de ciclo de conjunto de diferença 53, e do circuito de CRC 54. Um sinal de AC emitido a partir do circuito de detecção de sincronização / quadro 38 na FIG. 4 é entrado para o circuito de demodulação diferencial 51 e um sinal de sincronização de quadro é entrado para o circuito de decodificação de código de ciclo de conjunto de diferença 53.

[00188] O circuito de demodulação diferencial 51 efetua retirada da modulação diferencial para o sinal de AC entrado para gerar um sinal complexo tendo o ponto de sinal correspondendo ao bit de informação original. O sinal resultando a partir da demodulação diferencial pelo circuito de demodulação diferencial 51 é fornecido para o circuito de determinação de bit 52.

[00189] O circuito de determinação de bit 52 faz uma determinação de

bit com base no sinal resultando da demodulação diferencial. Os respectivos bits configurando o sinal de AC transformado para uma seqüência de bits como o resultado da determinação de bit são fornecidos para o circuito de decodificação de código de ciclo de conjunto de diferença 53 sequencialmente a partir do bit inicial nas bases de um bit a um bit.

[00190] O circuito de decodificação de código de ciclo de conjunto de diferença 53 detecta o início do quadro do sinal de AC com base no sinal de sincronização de quadro entrado. Após receber os bits até o ducentésimo quarto bit do sinal de AC, o circuito de decodificação de código de ciclo de conjunto de diferença 53 efetua a correção de erro através de um código de ciclo de conjunto de diferença incluído na informação de advertência de movimento sísmico como os bits de paridade de 82 bits, e emite a informação de advertência de movimento sísmico para a qual a correção de erro foi efetuada, para o circuito de CRC 54.

[00191] Ainda mais, o circuito de decodificação de código de ciclo de conjunto de diferença 53 emite o sinal de sucesso / falha de correção de erro. O sinal de sucesso / falha de correção de erro emitido a partir do circuito de decodificação de código de ciclo de conjunto de diferença 53 é fornecido para o exterior do circuito de decodificação de informação de advertência de movimento sísmico circuito de decodificação de informação de advertência de movimento sísmico 40 e fornecido para o circuito de codificação de Manchester 71.

[00192] O circuito de CRC 54 efetua o CRC através do uso do código de CRC de 10 bits incluído na informação de advertência de movimento sísmico fornecido a partir do circuito de decodificação de código de ciclo de conjunto de diferença 53, e emite um sinal de sucesso / falha de CRC indicando o sucesso e falha do CRC e a informação de advertência de movimento sísmico. O sinal de sucesso / falha de CRC e a informação de advertência de movimento sísmico emitida a partir do circuito de CRC 54 são

fornecidos para o exterior do circuito de decodificação de informação de advertência de movimento sísmico circuito de decodificação de informação de advertência de movimento sísmico 40 e fornecidos para o circuito de codificação de Manchester 71.

[00193] Se o circuito de codificação de Manchester 71 detecta sucesso na correção de erro pelo circuito de decodificação de código de ciclo de conjunto de diferença 53 e sucesso no CRC pelo circuito de CRC 54, ele efetua codificação de Manchester de parte ou toda a informação de espera de movimento sísmico fornecida a ele a partir do circuito de CRC 54. Se a correção de erro pelo circuito de decodificação de código de ciclo de conjunto de diferença 53 foi ou não bem sucedida é determinado com base no sinal de sucesso / falha de CRC, e se o CRC pelo circuito de CRC 54 foi bem sucedido é determinado com base no sinal de sucesso / falha de CRC.

[00194] O circuito de codificação de Manchester 71 adiciona um preâmbulo composto de um pré-determinado número de bits tal como “00001” para o início da informação de advertência de movimento sísmico resultante a partir da codificação de Manchester, e emite a informação de advertência de movimento sísmico resultante.

[00195] A informação de advertência de movimento sísmico emitida a partir do circuito de codificação de Manchester 71 é entrado para o pino de interrupção 16A do controlador 16. Especificamente, o receptor 12 tendo um circuito de decodificação de informação de advertência de movimento sísmico 40 mostrado na FIG. 12 é realizado por um LSI tendo o pino 12B conectado ao pino de interrupção 16A do controlador 16 conforme descrito com referência à FIG. 9.

[00196] No controlador 16 que foi recebia a informação de advertência de movimento sísmico emitida a partir do circuito de codificação de Manchester 71, processamento para notificar informação relacionada com o terremoto para o usuário é executada.

[00197] Conforme descrito acima, se a informação de advertência de movimento sísmico é fornecida ao controlador 16 via o registro do I2C, retardo ocorre em alguns casos dependendo dos tempos da operação de indagação. Permitindo a própria informação de advertência de movimento sísmico ser emitida a partir do pino 12B do LSI (receptor 12) conectado ao pino de interrupção 16A do controlador 16, o retardo devido à operação de indagação pode ser evitada e a informação de advertência de movimento sísmico pode ser rapidamente transmitida para o controlador 16.

[00198] Por causa da e.g. a necessidade de assegurar os pinos para fornecer dados de imagem e dados de áudio para o decodificador de MPEG 13, é possível atribuir muitos pinos como os pinos para transmitir informação de advertência de movimento sísmico entre os pinos montados no LSI para realizar o receptor 12.

[00199] Efetuando codificação de Manchester da informação de advertência de movimento sísmico e emitindo a informação de advertência de movimento sísmico resultante na base de um bit a um bit, a informação de advertência de movimento sísmico pode ser transmitida para o controlador 16 usando um pino. Através da codificação de Manchester, o nível de sinal muda a partir do nível alto para o nível baixo ou partir do nível baixo para o nível alto a cada ciclo de um bit, e assim sendo assegurando a sincronização é facilitada também no controlador 16.

[00200] No caso de utilizar codificação de Manchester, se 0 é consecutivo ou 1 é consecutivo, o deslocamento do código de 1 bit causa um sinal de 1 consecutivo ser considerado como um sinal de 0 consecutivo e causa um sinal de 0 consecutivo ser considerado com um sinal de 1 consecutivo. Emitindo a informação de advertência de movimento sísmico para a qual um preâmbulo é adicionado permite ao controlador 16 facilmente detectar a posição inicial da informação de advertência de movimento sísmico.

[00201] No lugar do código de Manchester, o código de non-return-to-zero (NRZ), o código de Manchester diferencial, o código de return-to-zero (RZ), o código bipolar ou um outro código pode ser usado.

[00202] Com referência a um fluxograma da FIG. 13, o processamento pelo receptor 12 tendo o circuito de decodificação de informação de advertência de movimento sísmico 40 da FIG. 12 será descrito abaixo.

[00203] O processamento da FIG. 13, também é iniciado quando um sinal de AC é fornecido a partir do circuito de operação de FFT 35 para o circuito de detecção de sincronização / quadro 38, por exemplo.

[00204] Na etapa S41, o circuito de detecção de sincronização / quadro 38 extrai o sinal de AC a partir de uma pré-determinada sub-portadora do sinal do qual foi retirada a modulação pelo circuito de operação de FFT 35, e detecta o sinal de sincronização do sinal de AC para detectar a fronteira do quadro de OFDM. O circuito de detecção de sincronização / quadro 38 emite, para o circuito de decodificação de informação de advertência de movimento sísmico circuito de decodificação de informação de advertência de movimento sísmico 40, um sinal de sincronização de quadro indicando a posição da fronteira detectada do quadro de OFDM junto com o sinal de AC.

[00205] O sinal de sincronização de quadro emitido a partir do circuito de detecção de sincronização / quadro 38 é fornecido para o circuito de decodificação de código de ciclo de conjunto de diferença 53 no circuito de decodificação de informação de advertência de movimento sísmico 40. Ainda mais, para o sinal de AC emitido a partir do circuito de detecção de sincronização / quadro 38, modulação diferencial é efetuada no circuito de demodulação diferencial 51 e uma determinação de bit é feita no circuito de determinação de bit 52. Os respectivos bits que são emitidos a partir do circuito de determinação de bit 52 e configuram o sinal de AC são recebidos pelo circuito de decodificação de código de ciclo de conjunto de diferença 53 sequencialmente a partir do bit de início nas bases de um bit a um bit.

[00206] Na etapa S42, o circuito de decodificação de código de ciclo de conjunto de diferença 53 determina se os bits até o ducentésimo quarto bit como o último do sinal de AC foi ou não recebidos e espera até determinar que os bits até o ducentésimo quarto bit foram recebidos.

[00207] Se é determinado na etapa S42 que os bits até o ducentésimo quarto bit como o último do sinal de AC foram recebidos, na etapa S43, o circuito de decodificação de código de ciclo de conjunto de diferença 53 efetua correção de erro através de um código de ciclo de conjunto de diferença. O circuito de decodificação de código de ciclo de conjunto de diferença 53 emite um sinal de sucesso / falha de correção de erro e emite a informação de espera de movimento sísmico para a qual a correção de erro foi efetuada para o circuito de CRC 54.

[00208] Na etapa S44, o circuito de CRC 54 efetua um CRC através do código de CRC incluído na informação de espera de movimento sísmico fornecido a partir do circuito de decodificação de código de ciclo de conjunto de diferença 53 e emite um sinal de sucesso / falha de CRC e a informação de espera de movimento sísmico.

[00209] Na etapa S45, se o circuito de codificação de Manchester 71 detecta sucesso na correção de erro através do circuito de decodificação de código de ciclo de conjunto de diferença 53 e o CRC pelo circuito de CRC 54, ele efetua codificação de Manchester da informação de espera de movimento sísmico fornecida a partir do circuito de CRC 54 e emite a informação de espera de movimento sísmico resultante.

[00210] No controlador 16 que recebeu a informação de espera de movimento sísmico resultante a partir da codificação de Manchester no pino de interrupção 16A, o processamento de decodificação é executado e o processamento para notificar informação relacionada com o terremoto para o usuário é executado. Por conseguinte, o processamento é terminado.

[00211] O processamento descrito acima torna possível evitar a

ocorrência de atraso devido à operação de indagação e rapidamente transmitir informação de advertência de espera de movimento sísmico para o controlador 16.

[00212] É também possível empregar uma configuração na qual codificação de Manchester não é efetuada para a própria informação de advertência de movimento sísmico, mas para o sinalizador de detecção antecipada descrito na primeira modalidade e o sinalizador de detecção antecipada resultante a partir da codificação de Manchester é fornecido ao pino de interrupção 16A do controlador 16.

[00213] Neste caso, o circuito de codificação de Manchester 71 é fornecido no estágio subsequente do circuito de geração de sinalizador de detecção antecipada 55 na FIG. 5 e a codificação de Manchester é efetuada nele. Também é possível que um preâmbulo composto de um pré-determinado número de bits seja adicionado ao sinalizador de detecção antecipada resultante a partir da codificação de Manchester pelo circuito de codificação de Manchester 71.

<Quarta Modalidade>

[00214] É possível que a determinação descrita cima quanto a se a informação de advertência de movimento sísmico conforme descrito acima foi ou não transmitida e a recepção da informação de advertência de movimento sísmico sejam realizadas quando o dispositivo de recepção 1 está no estado de espera e a recepção de vários segmentos (ou 3 segmentos ou 13 segmentos) não seja requerida.

[00215] Quando o dispositivo de recepção 1 está no estado de espera, dos 13 segmentos prescritos pelo padrão de ISDB-T, somente um segmento de No. 0 que está localizado no centro quando os segmentos são arrumados no eixo da freqüência é selecionado no receptor 12. Com base no sinal da portadora de AC do segmento de No. 0, determinação quanto à se a informação de advertência de movimento sísmico conforme descrito acima

foi ou não transmitida e a recepção da informação de advertência de movimento sísmico são realizadas.

[00216] FIG. 14 é um diagrama mostrando os segmentos que estão pelo padrão de ISDB-T e incluídos em um canal físico.

[00217] No padrão de ISDB-T, a banda de freqüência (6 MHz) de um canal físico é dividida em 13 segmentos. As portadoras de AC são configuradas em cada segmento como mostrado pela linha cheia em cada segmento na FIG. 14. A informação de advertência de movimento sísmico é transmitida usando a portadora de AC do segmento de No. 0.

[00218] Por conseguinte, mesmo pela recepção de um único segmento de No. 0, a determinação descrita acima quanto à se a informação de advertência de movimento sísmico foi ou não transmitida e se a recepção da informação de advertência de movimento sísmico pode ser realizadas.

[00219] Isto torna possível suprimir o consumo de potência do dispositivo de recepção 1 comparado com o de receber todos os 13 segmentos de modo a realizar a determinação quanto a se a informação de advertência de movimento sísmico foi ou não transmitida, e a recepção da informação de advertência de movimento sísmico. Embora 12 segmentos além do segmento de No. 0 necessitam ser recebidos no caso de receber um programa de televisão digital de alta resolução, os segmentos outros do que o segmento de No. 0 não necessitam ser recebidas no estado de espera no qual exibição de tela não é efetuada.

[00220] Três bits da identificação de configuração do sinal de AC são transmitidos no mesmo tempo que aqueles para o sinal de TMCC também na mesma portadora de AC dos outros segmentos. Mesmo quando somente o segmento de No. 0 é recebido, um sistema de modulação resistente aos ruídos tal com modulação de DQPSK é usado como o sistema de modulação para os bits da identificação de configuração. Em adição, os bits da mesma identificação de configuração são transmitidos por várias portadoras de AC.

Assim sendo, desempenho de recepção suficiente pode ser alcançado.

[00221] O dispositivo de recepção 1 é comutado para o estado de recepção de todos os 13 segmentos no tempo quando o sinalizador de detecção antecipada gerado pelo receptor 12 é recebido pelo controlador 16, ou em um tempo quando a informação de advertência de movimento sísmico decodificada pelo receptor 12 é recebida pelo controlador 16.

[00222] Com referência a um fluxograma da FIG. 15, o processamento de comutar a recepção o estado de recepção pelo dispositivo de recepção 1 será descrito a seguir.

[00223] Este processamento é iniciado quando o dispositivo de recepção 1 está no estado de espera.

[00224] Na etapa S51, o receptor 12 recebe somente o segmento de No. 0. Com base no sinal transmitido pela portadora de AC do segmento de No. 0, determinação quanto à se a informação de advertência de movimento sísmico foi ou não transmitida e a recepção da informação de advertência de movimento sísmico são realizadas. Isto é, no receptor 12, o processamento descrito com referência à FIG. 7, FIG. 11 ou FIG. 13, é executado.

[00225] Na etapa S52, o controlador 16 determina se a informação de advertência de movimento sísmico foi ou não transmitida. Por exemplo, o controlador 16 determina que a informação de advertência de movimento sísmico foi transmitida quando recebendo o sinalizador de detecção antecipada gerado pelo receptor 12 ou quando recebendo a informação de advertência de movimento sísmico decodificada pelo receptor 12.

[00226] Se é determinado na etapa S52 que a informação de advertência de movimento sísmico não foi ainda transmitida, o processamento retorna para a etapa S51, tal que a recepção de somente o segmento de No. 0 é continuada.

[00227] Por outro lado, se é determinado na etapa S52 que a informação de advertência de movimento sísmico foi transmitida, na etapa

S53, a receptor 12 recebe todos os 13 segmentos de acordo com o controle feito pelo controlador 16.

[00228] O estado do dispositivo de recepção 1 é comutado do estado de espera para o estado de ON, e as respectivas unidades tal como a unidade de exibição 15 e o alto-falante 17 são também ativados. Após a ativação das respectivas unidades, imagens de um programa de televisão são exibidas na unidade de exibição 15 e som é emitido a partir do alto-falante 17 com base na informação transmitida pelas portadoras dos segmentos outros do que o segmento de No. 0.

[00229] Nesta maneira, o estado é comutado a partir do estado de espera para o estado de ON em resposta à transmissão da informação de advertência de movimento sísmico e exibição em tela e assim por diante é automaticamente efetuada. Isto pode chamar a atenção do usuário. Ainda mais, a informação relacionada ao terremoto pode ser exibida em tal uma maneira a ser sobreposta sobre imagens de um programa de televisão.

<Exemplo de Modificação>

[00230] A descrição acima se relaciona a transmissão da informação de advertência de movimento sísmico através do uso do sinal de AC. Contudo, processamento similar pode ser executado no caso em que informação de advertência outra do que a informação de advertência de movimento sísmico é transmitida através de um sinal de transmissão tendo uma pré-determinada configuração de quadro. Na informação de advertência, e.g. informação relacionada com o clima tal como um tufão e informação relacionada com uma onda do mar sísmica, estão incluídas.

[00231] E por meio disso, o advento da informação de advertência transmitida pode ser detectado antes da recepção do sinal de transmissão tendo a configuração de quadro pré-determinada até o último, e o advento da informação de advertência pode ser rapidamente transmitida para o controlador 16.

[00232] FIG. 16 é um diagrama mostrando um exemplo da configuração de quadro do sinal de transmissão para transmitir informação de advertência.

[00233] No exemplo da FIG. 16, um sinal de sincronização é adicionado ao início do sinal de transmissão. Ainda mais, no sinal de transmissão, a informação de advertência e um sinal redundante estão incluídos na ordem de transmissão. O sinal redundante é composto de um código de CRC e um bit de paridade.

[00234] A descrição será feita em associação com o sinal de AC para transmitir informação de advertência de movimento sísmico. O sinal de sincronização na FIG. 16 corresponde ao sinal de sincronização do sinal de AC, detectado pelo circuito de detecção de sincronização / quadro 38. A informação de advertência na FIG. 16 corresponde aos bits a partir do início do sinal de AC para o centésimo décimo segundo bit. O código de CRC na FIG. 16 corresponde ao código de CRC de 10 bits incluído na informação de advertência de movimento sísmico. O bit de paridade na FIG. 16 corresponde ao bit de paridade de 82 bits incluído na informação de advertência de movimento sísmico.

[00235] Por exemplo, se a informação de advertência foi ou não transmitida é determinada no temporização de conclusão da recepção de bits até um pré-determinado número de bit da informação de advertência, e um sinalizador indicando que a informação de advertência é transmitida é fornecido a partir do receptor 12 para o controlador 16 antes da recepção dos bits até o último dos bit de paridade.

[00236] Isto permite ao controlador 16 pode rapidamente detectar o advento da informação de advertência foi transmitida e iniciar processamento pré-determinado tal como processamento para notificar o advento da informação de advertência para o usuário.

[00237] Também é possível empregar uma configuração no qual um

CRC é efetuado na temporização de conclusão da recepção dos bits até o último bit do código de CRC antes da recepção do bit de paridade e pelo menos parte da informação de advertência é fornecida a partir do receptor 12 para o controlador 16 antes da correção de erro pelo bit de paridade ser efetuada.

[Exemplos de Aplicação para o Sistema de Recepção]

[00238] FIG. 17 é um diagrama em bloco mostrando um exemplo de configuração de um primeiro modo de um sistema de recepção para o qual do receptor 12 é aplicado.

[00239] O sistema de recepção da FIG. 17 é composto de um dispositivo de aquisição 101, um processador de decodificação de caminho de transmissão 102 e um processamento de decodificação de fonte de informação 103.

[00240] O adquirente 101 adquire um sinal através de um caminho de transmissão (não mostrado) tal como transmissão por difusão digital terrestre, transmissão por difusão digital via satélite, uma rede de CATV, a Internet ou qualquer uma outra rede, e supre o sinal para o processador de decodificação de caminho de transmissão 102. O receptor 12 da FIG. 4, está incluído no dispositivo de aquisição 101.

[00241] O processador de decodificação de caminho de transmissão 102 executa o processamento de decodificação de caminho de transmissão incluindo a correção de erro para o sinal adquirido pelo dispositivo de aquisição 101 via o caminho de transmissão, e fornece o sinal resultante para o processador de decodificação da fonte de informação 103.

[00242] Para o sinal para o qual o processamento de decodificação de caminho de transmissão foi executado, o processador de decodificação de fonte de informação 103 executa processamento de decodificação de fonte de informação incluindo processamento para expandir informação comprimida para a informação original para adquirir os dados submetidos à transmissão.

[00243] Especificamente, o sinal adquirido pelo dispositivo de aquisição 101 adquirido através do caminho de transmissão é frequentemente feito através da codificação de compressão para comprimir informação de modo a diminuir a quantidade de dados de imagem, som, e assim por diante. Neste caso, o processador de decodificação de fonte de informação 103 executa o processamento de decodificação de fonte de informação tal como processamento para expandir a informação comprimida para a informação original para o sinal para o qual o processamento de decodificação de caminho de transmissão foi executado.

[00244] Se codificação de compressão não é efetuada para o sinal adquirido pelo dispositivo de aquisição 101 via o caminho de transmissão, o processamento para expandir informação comprimida para informação original não é executada no processador de decodificação de fonte de informação. Exemplos do processamento de expansão incluem decodificação de MPEG. Ainda mais, além do processamento de expansão, desembaraça e assim por diante é frequentemente incluído no processamento de decodificação de fonte de informação.

[00245] O sistema de recepção da FIG. 17 pode ser aplicado para e. g. um sintonizador de televisão para receber transmissão por difusão digital terrestre. Cada um do dispositivo de aquisição 101, o processador de decodificação de caminho de transmissão 102, e o processador de decodificação de fonte de informação 103 pode ser configurado com um dispositivo independente (hardware (circuito integrado (IC) ou o similar), ou módulo de software).

[00246] Alternativamente, para o dispositivo de aquisição 101, o processador de decodificação de caminho de transmissão 102, e o processador de decodificação de fonte de informação 103, um conjunto de dessas três unidades pode ser configurado como um dispositivo independente. Também é possível que o conjunto do dispositivo de aquisição 101 e o processador de

decodificação de caminho de transmissão 102 seja configurado como um dispositivo independente, e também é possível que o conjunto do processador de decodificação de caminho de transmissão 102 e do processador de decodificação de fonte de informação 103 é configurado como um dispositivo independente.

[00247] FIG. 18 é um diagrama em bloco mostrando um exemplo de configuração de um segundo modo do sistema de recepção para o qual o receptor 12 é aplicado.

[00248] Entre os componentes mostrados na FIG. 18, aos componentes correspondendo àqueles mostrados na FIG. 17 são dados os mesmos numerais. Descrição deles é consequentemente omitida.

[00249] A configuração do sistema de recepção da FIG. 18 está em comum com a configuração da FIG. 17 na qual ela tem o dispositivo de aquisição 101, o processador de processamento de decodificação de caminho de transmissão 102, e o processador de decodificação de fonte de informação 103, mas é diferente daquela configuração da FIG. 17 em que uma unidade de saída 111 é adicionalmente fornecida.

[00250] A unidade de saída 111 é, e. g. um dispositivo de exibição para exibir imagens ou um alto-falante para emitir um som, e emite uma imagem, um som ou o similar como o sinal emitido a partir do processador de decodificação de fonte de informação 103. Isto é, a unidade de saída 111 exibe uma imagem ou emite um som.

[00251] O sistema de recepção da FIG. 18 pode ser aplicado à e.g. uma TV para receber transmissão por difusão de televisão como transmissão difusa digital e um receptor de rádio para receber transmissão por difusão de rádio.

[00252] Se a codificação de compressão não é efetuada para o sinal adquirido pelo dispositivo de aquisição 101, o sinal emitido pelo processador de decodificação de caminho de transmissão 102 é fornecido diretamente para a unidade de saída 111.

[00253] FIG. 19 é um diagrama em bloco mostrando um exemplo de configuração de um terceiro modo do sistema de recepção para o qual o receptor 12 é aplicado.

[00254] Entre os componentes mostrados na FIG. 19, aos componentes correspondendo àqueles mostrados na FIG. 17 são dados os mesmos numerais. Descrição deles é consequentemente omitida.

[00255] A configuração do sistema de recepção da FIG. 19 está em comum com a configuração da FIG. 17 no qual ela tem o dispositivo de aquisição 101 e processador de decodificação de caminho de transmissão 102, mas é diferente daquela configuração da FIG. 17 no qual o processador de decodificação de fonte de informação 103 não é fornecido e um gravador 121 é adicionalmente fornecido.

[00256] O gravador 121 grava (armazena) o sinal (e.g. pacote de TS de um TS de MPEG) emitido pelo processador de decodificação de caminho de transmissão 102 em um meio de gravação (depósito) tal como um disco óptico, um disco rígido (disco magnético) ou uma memória flash.

[00257] O sistema de recepção descrita acima da FIG. 19 pode ser aplicado para e. g. o aparelho gravador para gravar transmissão difusa de televisão.

[00258] É também possível empregar uma configuração na qual o processador de decodificação de fonte de informação 103 é fornecido e o gravador 121 grava um sinal resultante a partir do processamento de decodificação de fonte de informação pelo processador de decodificação de fonte de informação processador de decodificação de fonte de informação 103, i. e. imagens e som obtidos através de decodificação.

[00259] A série de processamento descrita acima pode ser executada por hardware ou pode ser executado também por software. No caso de executar a série de processamento por software, um programa configurando o software é instalado a partir de um programa de mídia de gravação de

programa para e. g. um computador incorporado em hardware dedicado, ou um computador pessoal de propósito geral.

[00260] FIG. 20 é um diagrama em bloco mostrando um exemplo de configuração do hardware de um computador que executa a série de processamento descrita acima por um programa.

[00261] Uma unidade de processamento central (CPU) 151, uma memória somente de leitura (ROM) 152, e uma memória de acesso randômico (RAM) 153 são conectadas cada uma a outra através de uma barra de comunicação 154.

[00262] Ainda mais, uma interface de I / O 155 é ainda conectada à barra de comunicação 154. Para a interface de I / O 155, uma entrada de entrada 156 composta de um teclado, um mouse, etc. e uma unidade de saída 157 composta de um dispositivo de exibição, um alto-falante, etc. são conectadas. Ainda mais, para a interface de I / O 155, uma unidade de armazenamento 158 formada de um disco rígido, uma memória não volátil ou o similar, uma unidade de comunicação 159 formada de uma interface de rede e assim por diante similar, um acionador 160 para operar uma mídia removível 161 são conectadas.

[00263] No computador tendo a configuração conforme descrita acima, por exemplo a CPU 151 carrega, na RAM 153, um programa armazenado na unidade de armazenamento 158 vai a interface de I / O 155 e a barra de comunicação 154, e executa o programa. E por meio disso, a série de processamento descrita acima é executada.

[00264] Por exemplo, o programa a ser executado pela CPU 151 é gravado na mídia removível 161, ou é oferecido via um meio de transmissão com fio ou sem fio tal como uma rede de área local a Internet, ou transmissão difusa digital a fim de ser instalada na unidade de armazenamento 158.

[00265] O programa executado pelo computador pode ser um programa processado em uma maneira serial no tempo ao longo da ordem

descrita na presente especificação, ou pode ser um programa processado em paralelo ou no tempo necessário tal como quando uma chamada é feita.

[00266] Modalidades da presente invenção não são limitadas às modalidades descritas acima, mas várias mudanças podem ser feitas sem fugir da essência da presente invenção.

[00267] O presente relatório contém assunto relacionado aquele divulgado no Pedido de Patente de Prioridade Japonesa JP 2010-032125 depositado no Escritório de Patente do Japão em 17 de fevereiro de 2010, do qual o conteúdo inteiro é aqui incorporado para referência.

REIVINDICAÇÕES

1. Dispositivo de recepção (1), caracterizado pelo fato de compreender:

- um circuito de recepção (12) configurado para emitir um sinalizador de detecção indicando que informação de advertência é transmitida ou pelo menos parte da informação de advertência se a informação de advertência é transmitida; e

- um circuito de controle (16) para iniciar processamento para emitir uma advertência se o sinalizador de detecção ou a pelo menos parte da informação de advertência é fornecida, onde

- o fornecimento do sinalizador de detecção ou a pelo menos parte da informação de advertência para o circuito de controle (16) é realizado pela entrada do sinalizador de detecção ou a pelo menos parte da informação de advertência emitida a partir de um pino (12B) de um primeiro chip semicondutor no qual o circuito de recepção (12) está montados para um pino (16A) de um segundo chip semicondutor no qual o circuito de controle (16) está montado.

2. Dispositivo de recepção (1) de acordo com a reivindicação 1, caracterizado pelo fato de que

- a informação de advertência é informação de advertência de movimento sísmico transmitido por um sinal do canal auxiliar prescrito por um padrão de ISDB-T.

3. Dispositivo de recepção (1) de acordo com a reivindicação 2, caracterizado pelo fato de que

- o circuito de recepção (12) é configurado para determinar se a informação de advertência de movimento sísmico é ou não transmitida em uma temporização de conclusão da recepção dos bits a partir de um segundo bit do sinal de canal auxiliar para um quarto bit, e emite o sinalizador de detecção se os 3 bits recebidos são 001 ou 110.

4. Dispositivo de recepção (1) de acordo com a reivindicação 2, caracterizado pelo fato de que

- o circuito de recepção (12) é configurado para determinar se a informação de advertência de movimento sísmico é ou não transmitida em uma temporização de conclusão da recepção dos bits a partir de um segundo bit do sinal de canal auxiliar para um pré-determinado bit do sinal de canal auxiliar para um pré-determinado bit de um sinal de sincronização da informação de advertência de movimento sísmico, representado por uma seqüência de bit a partir de um quinto bit para um décimo sétimo bit, e, se 3 bits do segundo bit para um quarto bit são 001 ou 110, emitir o sinalizador de detecção quando parte da seqüência de bits representando o sinal de sincronização corresponde com parte de uma seqüência de bit conhecida ou quando todos da seqüência de bit representando o sinal de sincronização corresponde com todos de uma seqüência de bit conhecida.

5. Dispositivo de recepção (1) de acordo com a reivindicação 2, caracterizado pelo fato de que

- o circuito de recepção (12) é configurado para determinar se a informação de advertência de movimento sísmico é ou não transmitida em uma temporização de conclusão da recepção dos bits a partir de um segundo bit do sinal de canal auxiliar para um décimo oitavo bit ou um décimo nono bit, e, se 3 bits a partir do segundo bit para um quarto bit são 001 ou 110, os emitir o sinalizador de detecção quando um bit como o décimo oitavo bit é 0 ou quando dois bits como o décimo oitavo bit e o décimo nono são 00.

6. Dispositivo de recepção (1) de acordo com a reivindicação 5, caracterizado pelo fato de que

- o circuito de recepção (12) é ainda configurado para receber um vigésimo bit do sinal de canal auxiliar ou o vigésimo bit e um vigésimo primeiro bit.

7. Dispositivo de recepção (1) de acordo com a reivindicação

2, caracterizado pelo fato de que

- os circuito de recepção (12) é configurado para determinar se a informação de advertência de movimento sísmico é ou não transmitida em uma temporização de conclusão da recepção dos bits a partir de um segundo bit do sinal de canal auxiliar para um vigésimo quarto bit, e, se 3 bits a partir do segundo bit para um quarto bit são 001 ou 110, emitir o sinalizador de detecção quando 3 bits a partir de um vigésimo segundo para o vigésimo quarto são 000.

8. Dispositivo de recepção (1) de acordo com a reivindicação

2, caracterizado pelo fato de que

- o circuito de recepção (12) é configurado para detectar um erro em bits da informação de advertência de movimento sísmico usando um código de CRC a partir de um centésimo décimo terceiro bit do sinal de canal auxiliar para um centésimo vigésimo segundo bit em uma temporização de conclusão da recepção do código de CRC, e emitir a informação de advertência de movimento sísmico se nenhum erro é detectado.

9. Dispositivo de recepção (1) de acordo com a reivindicação

1, caracterizado pelo fato de que

- o circuito de recepção (12) é configurado para codificar o sinalizador de detecção ou a pelo menos parte da informação de advertência por um sistema de codificação pré-determinado, e emite informação resultante a partir da codificação a partir do pino (12B) do primeiro chip semicondutor após adição de um preâmbulo composto de um número pré-determinado de bits.

10. Dispositivo de recepção (1) de acordo com a reivindicação

1, caracterizado pelo fato de que

- o circuito de recepção (12) é configurado para receber somente o segmento de No. 0 dentre 13 segmentos obtidos dividindo uma banda de freqüência de um canal físico prescrito por um padrão de ISDB-T, e

receber a informação de advertência transmitida pelo segmento de No. 0.

11. Dispositivo de recepção (1) de acordo com a reivindicação 10, caracterizado pelo fato de que

- o circuito de recepção (12) é configurado para realizar a recepção de somente segmento de No. 0 quando o dispositivo de recepção está em um estado de espera.

12. Dispositivo de recepção (1) de acordo com a reivindicação 10, caracterizado pelo fato de quer:

- os circuito de recepção (12) é configurado para iniciar recepção de todos os 13 segmentos se a informação de advertência é transmitida.

13. Método de processamento de informação, caracterizado pelo fato de compreender as etapas de:

- emitir um sinalizador de detecção indicando que a informação de advertência é transmitida ou em pelo menos parte da informação de advertência a partir de um circuito de recepção (12) se a informação de advertência é transmitida; e

- iniciar processamento para emitir advertência se a sinalizador de detecção ou a pelo menos parte da informação de advertência é fornecida para um circuito de controle (16), onde

- o fornecimento do sinalizador de detecção ou a pelo menos parte da informação de advertência para o circuito de controle (16) é realizado pela entrada do sinalizador de detecção ou a pelo menos parte da informação de advertência emitida a partir de um pino (12B) de um primeiro chip semicondutor no qual o circuito de recepção (12) está montado para um pino (16A) de um segundo chip semicondutor no qual o circuito de controle (16) está montados.

14. Meio de armazenamento não transitório legível por computador, caracterizado pelo fato de compreender instruções legíveis por

computador que, quando lidas por um computador, fazem com que o mesmo realize as etapas de:

- emitir um sinalizador de detecção indicando que a informação de advertência é transmitida ou em pelo menos parte da informação de advertência a partir de um circuito de recepção (12) se a informação de advertência é transmitida; e

- iniciar processamento para emitir advertência se o sinalizador de detecção ou a pelo menos parte da informação de advertência é fornecida para um circuito de controle (16), onde

- o fornecimento do sinalizador de detecção ou a pelo menos parte da informação de advertência para o circuito de controle (16) é realizado pela entrada do sinalizador de detecção ou a pelo menos parte da informação de advertência emitida a partir de um pino (12B) de um primeiro chip semicondutor no qual o circuito de recepção (12) está montado para um pino (16A) de um segundo chip semicondutor no qual o circuito de controle (16) está montado.

15. Chip semicondutor, caracterizado pelo fato de compreender:

- um primeiro pino (12B) configurado para ser conectado para um segundo pino (16A) de um chip semicondutor no qual um circuito de controle (16) está montado, o circuito de controle (16) iniciando processamento para emitir advertência se um sinalizador de detecção indicando que informação de advertência é transmitida ou em pelo menos parte da informação de advertência é fornecido; e

- um circuito de recepção (12) para emitir o sinalizador de detecção ou a pelo menos parte da informação de advertência a partir do primeiro pino se a informação de advertência é transmitida.

16. Chip semicondutor, caracterizado pelo fato de compreender:

- um primeiro pino configurado para ser conectado para um segundo pino de um chip semicondutor no qual um circuito de recepção (12) está montado, o circuito de recepção (12) emitindo um sinalizador de detecção indicando que informação de advertência é transmitida ou em pelo menos parte da informação de advertência se a informação de advertência é transmitida; e

- um circuito de controle (16) configurado para iniciar processamento para emitir advertência se o sinalizador de detecção ou a pelo menos parte da informação de advertência é emitido a partir do segundo pino e é fornecido para o primeiro pino.

17. Dispositivo de recepção (1), caracterizado pelo fato de compreender:

- uma seção de recepção configurada para emitir um sinalizador de detecção indicando que informação de advertência é transmitida ou em pelo menos parte da informação de advertência se a informação de advertência é transmitida; e

- uma seção de controle configurado para iniciar processamento para emitir advertência se o sinalizador de detecção ou a pelo menos parte da informação de advertência é fornecida, onde

- o fornecimento do sinalizador de detecção ou a pelo menos parte da informação de advertência para a seção de controle é realizado através da entrada do sinalizador de detecção ou a pelo menos parte da informação de advertência emitida a partir de um pino (12B) de um primeiro chip semicondutor no qual a seção de recepção está montada para um pino (16A) de um segundo chip semicondutor no qual a seção de controle está montada.

FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 5




FIG. 6




FIG. 7




FIG. 8




FIG. 9




FIG. 10




FIG. 11




FIG. 12




FIG. 13




FIG. 14




FIG. 15




FIG. 16




FIG. 17




FIG. 18




FIG. 19




FIG. 20

