(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2022-0072462
(43) 공개일자 2022년06월02일

(51) 국제특허분류(Int. Cl.)
H01L 29/51 (2006.01) *H01L 29/20* (2006.01)
H01L 29/778 (2006.01)
(52) CPC특허분류
H01L 29/518 (2013.01)
H01L 29/2003 (2013.01)
(21) 출원번호 10-2020-0160087
(22) 출원일자 2020년11월25일
심사청구일자 2020년11월25일

(71) 출원인
경희대학교 산학협력단
경기도 용인시 기흥구 덕영대로 1732 (서천동, 경희대학교 국제캠퍼스내)
(72) 발명자
이승현
경기도 수원시 영통구 광교호수공원로 45,1005동 1101호
전다솜
경기도 시흥시 서울대학로278번길 19-13, 101-701
(74) 대리인
김홍석

전체 청구항 수 : 총 3 항

(54) 발명의 명칭 **고효율 열전달을 위한 2차원 절연물질을 게이트 절연체로 집적한 트랜지스터**

(57) 요 약

트랜지스터를 제공한다. 트랜지스터는, 기판, 상기 기판 상에 순차적으로 배치되며 서로 다른 분극율을 갖는 제1 반도체층 및 제2 반도체층, 상기 제2 반도체층 상에 서로 이격되어 배치되는 소스 전극 및 드레인 전극, 상기 제2 반도체층 상의 상기 소스 전극 및 드레인 사이에 배치되며, h-BN(hexagonal-boron nitride)을 포함하는 절연층, 및 상기 절연층의 일부 상에 배치되는 게이트 전극을 포함한다.

대 표 도 - 도1



(52) CPC특허분류
H01L 29/7783 (2013.01)

이 발명을 지원한 국가연구개발사업
과제고유번호 1345280751
과제번호 2018R1A6A1A03025708
부처명 교육부
과제관리(전문)기관명 한국연구재단
연구사업명 이공학학술연구기반구축(R&D)
연구과제명 웨어러블융합전자연구소
기 여 율 1/3
과제수행기관명 경희대학교산학협력단
연구기간 2018.06.01 ~ 2021.02.28
이 발명을 지원한 국가연구개발사업
과제고유번호 1711116245
과제번호 10085646
부처명 과학기술정보통신부
과제관리(전문)기관명 한국산업기술평가관리원
연구사업명 전자정보디바이스산업원천기술개발(R&D)
연구과제명 3D 멤리스터 어레이 결점 극복을 위한 뉴로모픽 시스템
기 여 율 1/3
과제수행기관명 경희대학교산학협력단
연구기간 2017.12.01 ~ 2021.12.31
이 발명을 지원한 국가연구개발사업
과제고유번호 1711051488
과제번호 2017R1C1B2012227
부처명 과학기술정보통신부
과제관리(전문)기관명 한국연구재단
연구사업명 개인기초연구(미래부)
연구과제명 2차원 물질의 이방성 열전달 특성을 이용한 질화갈륨(GaN) 전력 반도체 소자의 신뢰성 개선 연구
기 여 율 1/3
과제수행기관명 경희대학교산학협력단
연구기간 2017.03.01 ~ 2020.02.29

명 세 서

청구범위

청구항 1

기판;

상기 기판 상에 순차적으로 배치되며 서로 다른 분극율을 갖는 제1 반도체층 및 제2 반도체층;

상기 제2 반도체층 상에 서로 이격되어 배치되는 소스 전극 및 드레인 전극;

상기 제2 반도체층 상의 상기 소스 전극 및 드레인 사이에 배치되며, h-BN(hexagonal-boron nitride)을 포함하는 절연층; 및

상기 절연층의 일부 상에 배치되는 게이트 전극을 포함하는 트랜지스터.

청구항 2

제1항에 있어서,

상기 절연층은 상기 드레인 전극에 인접한 채널 내에서 형성된 열을 분산시키는 열 분산층으로 기능하는 트랜지스터.

청구항 3

제1항에 있어서,

상기 절연층은 10 내지 30nm의 두께를 갖는 트랜지스터.

발명의 설명

기 술 분 야

[0001] 본 발명은 트랜지스터에 관한 것으로, 보다 상세하게는, 고효율 열전달을 위한 2차원 절연물질을 게이트 절연체로 집적한 트랜지스터(High Electron Mobility Transistor: HEMT)에 관한 것이다.

배 경 기 술

[0002] 3차원 집적 회로(3D IC, three-dimensional integrated circuit)는 칩의 밀도, 성능, 및 전력 소비를 개선하고 2차원 장치 확장의 한계를 극복할 수 있는 유망한 플랫폼 중 하나이다. 그러나, 3D IC는 적층된 트랜지스터에서 기인하는 열 관리 의 문제를 증가시킨다. 적층된 다이(die)가 기판에서 분리되고 그 사이에 절연체가 삽입되어 있기 때문에, 방열 경로가 제한적이다. 결과적으로 장치는 자체 발열(self-heating) 문제로 인해 나노스케일 핫스팟(nanoscale hotspots)과 온-전류(on-current) 감소로 이어진다. 트랜지스터의 선폭이 감소하면 트랜지스터 드레인 영역에 국부적인 핫스팟이 발생하여 소스 주입 및 드레인 직렬 저항이 증가한다. 또한, 고온에 장기간 노출되면 3D IC의 성능, 신뢰성 및 수명이 저하된다. 주요 문제는 칩의 주요 부분을 구성하는 층간 유전체에 있다. 또한, 미세 가공에 사용되는 대부분의 전기 절연체는 열적으로 절연성을 갖는다. 열 전도성 전기 절연체는 3D IC에서 이상적인 패시베이팅 유전체(passivating dielectric)이다.

[0003] 그래핀과 같은 2차원 반데르발스(van der Waals) 재료는 열-전도 특성이 강한 이방성을 가진 재료이다. 열전달 계수는 측면 방향으로 매우 높고 수직 방향으로 낮다. 최근에는 열전도율이 높은 2D 소재를 고전력 소자에 적용하는 연구가 활발히 진행되고 있다. 층간 포논 산란(interlayer phonon scattering)이 없기 때문에, 그래핀과 같은 2D 시스템의 열전도율은 3차원 스택, 즉 흑연의 기본 평면 값(basal-plane value)보다 높을 것으로 예상된다. 열 분산기로써 다중층 그래핀(FLG, few-layer graphene)은 고전력 트랜지스터의 핫스팟 온도를 크게 낮춘다. 그래핀은 전도성이 높은 물질이기 때문에 추가 포토리소그래피(photo-lithographic) 공정을 통해 소스와 드레인을 분리해야 한다.

발명의 내용

해결하려는 과제

[0004] 본원 발명이 해결하고자 하는 과제는 열전도율이 높은 2D 소재를 간단한 공정으로 형성하는 트랜지스터에 관한 것이다.

과제의 해결 수단

[0005] 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시 예들에 따른 트랜지스터는, 트랜지스터는, 기판, 상기 기판 상에 순차적으로 배치되며 서로 다른 분극율을 갖는 제1 반도체층 및 제2 반도체층, 상기 제2 반도체층 상에 서로 이격되어 배치되는 소스 전극 및 드레인 전극, 상기 제2 반도체층 상의 상기 소스 전극 및 드레인 사이에 배치되며, h-BN(hexagonal-boron nitride)을 포함하는 절연층, 및 상기 절연층의 일부 상에 배치되는 게이트 전극을 포함한다.

발명의 효과

[0006] 본 발명의 실시 예들에 따르면, h-BN 절연층을 포함하는 트랜지스터에서, 게이트 누설 전류가 감소되고, 드레인 전극의 인접하게 형성되는 핫스팟에서 열이 제거되며, 자체 발열 효과를 감소시킬 수 있다.

[0007] 또한, h-BN 절연층은 2D 소재이며 절연물이기 때문에 추가적인 리소그래피 공정이 필요하지 않다.

도면의 간단한 설명

[0008] 도 1은 본 발명의 일 실시예에 따른 트랜지스터를 설명하기 위한 도면이다.

도 2a는 본 발명의 일 실시예에 따른 트랜지스터의 주사 전자 현미경(Scanning Electron Microscopy: SEM) 이미지이다.

도 2b 및 도 2c은 본 발명의 일 실시예에 따른 트랜지스터의 투과 전자 현미경(Transmission Electron Microscopy: TEM) 이미지이다.

도 2d는 본 발명의 일 실시예에 따른 트랜지스터의 현미경 이미지다.

도 2e 내지 도 2h는 본 발명의 일 실시예에 따른 트랜지스터의 구조적 및 화학적 특성을 나타내는 그래프들이다.

도 3a는 h-BN층이 없는 HEMT의 구조를 설명하기 위한 도면이다.

도 3b 내지 도 3d는 도 3a의 IR 열화상 이미지들이다.

도 4a는 13nm의 두께를 갖는 h-BN층을 포함하는 HEMT의 구조를 설명하기 위한 도면이다.

도 4b 내지 도 4d는 도 4a의 IR 열화상 이미지들이다.

도 5a는 26nm의 두께를 갖는 h-BN층을 포함하는 HEMT의 구조를 설명하기 위한 도면이다.

도 5b 내지 도 5d는 도 5a의 IR 열화상 이미지들이다.

도 6a는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 10 Wmm^{-1}의 손실 전력에서 온도를 측정한 그래프이다.

도 6b는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 11.25 Wmm^{-1}의 손실 전력에서 온도를 측정한 그래프이다.

도 6c는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 12.5 Wmm^{-1}의 손실 전력에서 온도를 측정한 그래프이다.

도 7a는 도 3a, 도 4a, 및 도 5a의 HEMT 각각의 핫스팟으로부터 측정된 거리를 보여주는 도면이다.

도 7b는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 10 Wmm^{-1}의 손실 전력에서 핫스팟으로부터의 거리에 따른 온도를 측정한 그래프이다.

도 7c는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 11.25 Wmm^{-1}의 손실 전력에서 핫스팟으로부터의 거리에 따른 온

도를 측정한 그래프이다.

도 7d는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 12.5 Wmm^{-1}의 손실 전력에서 핫스팟으로부터의 거리에 따른 온도를 측정한 그래프이다.

도 8a는 h-BN 게이트 절연층이 없는 HEMT 및 h-BN 게이트 절연층을 포함하는 HEMT 각각의 드레인 I-V 그래프이다.

도 8b는 h-BN 게이트 절연층이 없는 HEMT 및 h-BN 게이트 절연층을 포함하는 HEMT 각각의 트랜스콘덕턴스(transconductance) 그래프이다.

도 8c는 h-BN 게이트 절연층이 없는 HEMT 및 h-BN 게이트 절연층을 포함하는 HEMT 각각의 IGS-VGS 그래프이다.

발명을 실시하기 위한 구체적인 내용

[0009] 본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시 예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다.

[0010] 또한, 본 발명의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.

[0011] 이하, 본 발명의 일 실시 예에 따른 분산 에지 컴퓨팅 환경에서 작업 할당 방법에 대하여 설명하기로 한다.

[0012] 도 1은 본 발명의 일 실시예에 따른 트랜지스터를 설명하기 위한 도면이다.

[0013] 도 1을 참조하면, 트랜지스터(1000)는 기판(100), 제1 반도체층(110), 제2 반도체층(120), 절연층(140), 소스 전극(130S), 드레인 전극(130D), 및 게이트 전극(150)을 포함할 수 있다.

[0014] 기판(100)은 사파이어 기판(100) 또는 실리콘 기판(100)일 수 있다.

[0015] 제1 반도체층(110) 및 제2 반도체층(120)은 기판(100) 상에 순차적으로 적층된 구조를 가질 수 있다. 예컨대, 제1 반도체층(110) 및 제2 반도체층(120)은 기판(100) 상에 에피텍시얼 성장법으로 성장될 수 있고, 이외의 다른 공지된 방법으로 형성될 수 있다.

[0016] 제1 반도체층(110) 및 제2 반도체층(120)은 분극율이 다르고 밴드갭이 다를 수 있다. 예를 들면, 제1 반도체층(110)의 분극율과 밴드갭이 제2 반도체층(120)의 분극율과 밴드갭보다 작을 수 있다. 제1 반도체층(110)은 GaN 또는 InGaN을 포함할 수 있다. 제2 반도체층(120)은 AlInN, AlGaInN, 또는 AlGaN을 포함할 수 있다. 제2 반도체층(120)은 AlN을 포함할 수도 있다. 제1 반도체층(110) 및 제2 반도체층(120)의 분극율 차이에 따라 제2 반도체층(120)에 분극이 나타난다. 이러한 분극에 따라 제2 반도체층(120)과 접촉하는 제1 반도체층(110)의 계면에 2차원 전자 가스(2-Dimensional Electron Gas, 2DEG)가 나타낸다. 2DEG는 채널로 사용될 수 있다.

[0017] 제2 반도체층(120)에 의해 제1 반도체층(110)에 2DEG 채널이 형성되므로, 제2 반도체층(120)은 자신보다 분극율이 작은(혹은 밴드갭이 작은) 제1 반도체층(110)에 2DEG 채널을 형성시키는 채널 공급층일 수 있다. 또한, 채널 공급층인 제2 반도체층(120)에 의해서 형성되는 2DEG 채널은 제1 반도체층(110)에 형성되므로 제1 반도체층(110)은 2DEG 채널을 포함하게 된다. 따라서, 제1 반도체층(110)은 2DEG 채널이 형성되는 층으로써, 채널 형성층이라 할 수 있다.

[0018] 제2 반도체층(120) 상에 소스 전극(130S) 및 드레인 전극(130D)이 제공될 수 있다. 소스 전극(130S) 및 드레인 전극(130D)은 서로 이격되어 배치될 수 있다. 제2 반도체층(120)은 소스 전극(130S) 및 드레인 전극(130D)에 대하여 하부막으로 사용될 수 있다.

[0019] 소스 전극(130S) 및 드레인 전극(130D) 사이의 제2 반도체층(120) 상에, 절연층(140)이 제공될 수 있다. 절연층(140)은 게이트 절연층(140)일 수 있다. 본 발명의 일 실시예에 따르면, 절연층(140)은 h-BN(hexagonal-boron nitride)을 포함할 수 있다. 예컨대, h-BN층은 화학기상증착(Chemical Vapor Deposition: CVD)을 이용하여 제2 반도체층(120) 상에 형성될 수 있다.

[0020] h-BN은 열전도 특성이 강한 이방성을 가진 절연재료이다. h-BN의 열전달 계수는 측면 방향으로 매우 높아 구리에 필적하지만, 수직 방향으로 상대적으로 낮다.

[0021] 또한, h-BN을 그래핀(graphene)과 비교할 때, B-N과 C-C 원자 사이의 강력한 공유 결합에 의해, h-BN은 강력한 기계적 특성, 높은 열 안정성, 및 열전도율과 같이 그래핀과 유사한 구조적 물리적 특성을 보인다. 더불어, h-BN은 그래핀과 유사한 층 구조를 가지기 때문에 면내 열전도율이 높다. 한편, 그래핀은 도전체이지만 h-BN은 절연체이기 때문에 소스 전극(130S) 및 드레인 전극(130D)과 소자 분리를 위한 리소그래피 공정을 생략할 수 있다.

[0022] h-BN을 포함하는 절연층(140)은 게이트 절연층(140)뿐만 아니라 열 분산층으로도 기능할 수 있다. 특히, h-BN은 소스 전극(130S) 및 드레인 전극(130D)의 접합에 인접하게 형성된 핫스팟에서 열을 직접적으로 제거할 수 있다. 또한, h-BN은 게이트 누설 감소뿐만 아니라 자체 발열 효과를 감소시킬 수 있다. 이에 대한 설명은 이하의 실험예에서 상세하게 하기로 한다.

[0023] 또한 h-BN과 같은 2D 재료도 실온에서 임의의 표면으로 전달될 수 있어, BEOL (back-end-of-line) 공정 호환성을 나타낸다. 이러한 속성은 3D IC에서 모놀리식으로(monolithically) 적층된 다이 사이에 심리스(seamless) 패시베이션 절연체를 형성하는데 특히 효과적이다.

[0024] 절연층(140)의 소정 영역 상에 게이트 전극(150)이 제공될 수 있다. 게이트 전극(150)은 소스 전극(130S) 및 드레인 전극(130D)과 이격되어 배치될 수 있다.

[0025] 상세하게 도시되지 않았으나, 기판(100) 및 제1 반도체층(110) 사이에 버퍼층이 개재될 수 있다. 버퍼층은 AlN 또는 AlGaN을 포함할 수 있다.

[0027] **실험예**

[0028] 1. HEMT(High Electron Mobility Transistor) 의 구조적 정량적 특성

[0029] h-BN을 게이트 절연층으로 사용하여 제작된 HEMT의 구조적 및 정량적 특성은 Raman 분광법 (LabRam HR Evolution, HORIBA) 및 X 선 광전자 분광법 (XPS, K-alpha, Thermo Scientific)을 통해 확인되었다. 또한, I-V 측정을 통한 인-시튜 IR 열 화상은 열전기 챔버 프로버(thermal electric chamber prober)를 사용하여 수행되었다. 또한, 도 1의 트랜지스터에서, 기판으로 사파이어 기판을 사용하고, 제1 반도체층은 GaN층이며, 제2 반도체층은 AlGaN층이다. 또한, 도 1의 트랜지스터 상에 1㎛ 두께의 SiO_2를 덮되, 이는 적층된 IC를 에뮬레이션하고, 대류 및 복사 열 전달 효과를 최소화하기 위해 증착된다.

[0030] 도 2a는 본 발명의 일 실시예에 따른 트랜지스터의 주사 전자 현미경(Scanning Electron Microscopy: SEM) 이미지이고, 도 2b 및 도 2c은 본 발명의 일 실시예에 따른 트랜지스터의 투과 전자 현미경(Transmission Electron Microscopy: TEM) 이미지이고, 도 2d는 본 발명의 일 실시예에 따른 트랜지스터의 현미경 이미지다. 도 2e 내지 도 2h는 본 발명의 일 실시예에 따른 트랜지스터의 구조적 및 화학적 특성을 나타내는 그래프들이다.

[0031] 도 2a는 도 1의 적색 박스에 대한 스케일 바 50㎛의 SEM 이미지이며, 도 2b는 도 2a의 적색 박스에 대한 스케일 바 30nm의 TEM 이미지이고, 도 2c는 도 2a의 적색 박스에 대한 스케일 바 5nm의 TEM 이미지이다. 도 2d는 13nm 두께의 h-BN을 가진 HEMT의 현미경 이미지로써, h-BN층의 가장자리가 표시된다. 측정된 실제 샘플에서 h-BN 층은 기판의 전체 표면을 덮었다. 접촉 어닐링 후 Ti / Al / Ni / Au 금속 스택의 표면 형태 변화가 도 2d에 도시되었다. 이러한 형태 변화는 Al 합금 응집에 영향을 미치는 어닐링 공정의 고온으로 인한 것으로 알려져 있다.

[0032] 도 2e는 532nm 레이저를 사용한 다층 h-BN의 라만 스펙트럼으로써, 1369 cm^{-1}에서 단일 피크는 h-BN의 E_{2g} 진동 모드에 할당되었다. B와 N의 신호는 도 2f에 도시된 원소 조성과 결합 유형을 가진 h-BN층의 XPS 스펙트럼에서 명확하게 식별할 수 있었다. XPS 스펙트럼은 샘플의 전처리 과정에서 발생하는 몇 가지 양의 탄소 및 산소 불순물을 나타낸다. 도 2g 및 2h은 전사된 h-BN에 대한 B1S 및 N1S의 XPS 스펙트럼을 각각 보여준다. B 신호의 경우 188.38 eV에 위치한 피크는 1S 코어 레벨 피크이다. 395.98 eV에서 피크는 N의 1S 코어 레벨 피크를 나타낸다. 따라서 전사된 h-BN에서 53.37 % B1S와 46.63 % N1S가 관찰되어 게이트 절연막의 B/N 원자 비가 약 1.14로 B와 N 원소의 거의 동일한 조성을 의미한다. 이 결과는 전사된 h-BN이 합리적으로 화학 양론적임을 나타냈다.

[0033] 2. HEMT의 열분산 특성

[0034] 도 3a는 h-BN층이 없는 HEMT의 구조를 설명하기 위한 도면이고, 도 3b 내지 도 3d는 도 3a의 IR 열화상 이미지들이다. 도 4a는 13nm의 두께를 갖는 h-BN층을 포함하는 HEMT의 구조를 설명하기 위한 도면이고, 도 4b 내지 도 4d는 도 4a의 IR 열화상 이미지들이다. 도 5a는 26nm의 두께를 갖는 h-BN층을 포함하는 HEMT의 구조를 설명하기 위한 도면이고, 도 5b 내지 도 5d는 도 5a의 IR 열화상 이미지들이다. 도 3b 내지 도 3d, 도 4b 내지 도 4d, 도 5b 내지 도 5d에서, 전기 접촉 프로브는 파란색 삼각형 영역으로 표시된다.

[0035] 드레인 전류가 흐르는 인-시튜(in-situ) IR 열 측정은 10Wmm^{-1}, 11.25Wmm^{-1}, 및 12.5Wmm^{-1}에서 손실 전력(dissipated power)에서 수행되었다. 핫스팟은 드레인 전극에 인접한 채널 내에서 형성된다. HEMT들이 높은 바이어스 전압에서 작동할 때, 대부분의 전압 강하는, 핫스팟이 있고 많은 양의 열이 발생하는 드레인 측에서 발생한다.

[0036] 도 3a 내지 도 3d, 도 4a 내지 도 4d, 도 5a 내지 도 5d을 참조하면, h-BN층에서 현저히 낮은 핫스팟 온도를 나타내는 경우, 열 분산에 대한 확실한 개선이 관찰되었다. h-BN층이 있거나 없는 HEMT를 비교했을 때, 12.5 Wmm^{-1}의 손실 전력에서 25 ° C의 최대 핫스팟 온도 차이가 관찰되었다. 또한, h-BN 층이 있는 HEMT의 열 화상 이미지는 h-BN층이 없는 HEMT보다 기판 가장자리에서 상당히 낮은 온도를 나타냈다. 이러한 결과는 h-BN 게이트 절연체를 활용하여 소자 작동 중에 생성된 줄(Joule) 열이 기판을 가로 질러 방열판으로 효과적으로 전달될 수 있음을 시사한다. 특히, 26nm 두께의 h-BN을 사용하는 장치의 IR 이미지는 13nm 두께의 h-BN을 사용하는 장치에 비해 예상보다 덜 개선되었다. 이 결과는 h-BN이 중요한 열 전도 경로이지만 다른 열 분산 경로가 존재함을 나타낸다.

[0037] 3. 손실 전력에 따른 HEMT의 온도 특성

[0038] 도 6a는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 10 Wmm^{-1}의 손실 전력에서 온도를 측정한 그래프이고, 도 6b는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 11.25 Wmm^{-1}의 손실 전력에서 온도를 측정한 그래프이고, 도 6c는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 12.5 Wmm^{-1}의 손실 전력에서 온도를 측정한 그래프이다.

[0039] 신뢰할 수 있는 통계 결과를 얻기 위해 각 손실 전력에 대해 인-시튜 측정에서 4개의 서로 다른 장치를 분석했다. 각 HEMT 장치의 평균 온도는 도 6a 내지 도 6c에 나와 있다. 모든 손실 전력에 대해 h-BN이 없는 HEMT는 h-BN이있는 두 HEMT보다 약 20 ° C 더 높은 온도를 나타냈다. 온도 차이는 13nm 및 26nm h-BN을 사용하는 HEMT에서 덜 두드러졌다.

[0040] 4. 핫스팟으로부터의 거리에 따른 HEMT 내 온도 특성

[0041] 도 7a는 도 3a, 도 4a, 및 도 5a의 HEMT 각각의 핫스팟으로부터 측정된 거리를 보여주는 도면이고, 도 7b는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 10 Wmm^{-1}의 손실 전력에서 핫스팟으로부터의 거리에 따른 온도를 측정한 그래프이고, 도 7c는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 11.25 Wmm^{-1}의 손실 전력에서 핫스팟으로부터의 거리에 따른 온도를 측정한 그래프이고, 도 7d는 도 3a, 도 4a, 및 도 5a의 HEMT 각각을 12.5 Wmm^{-1}의 손실 전력에서 핫스팟으로부터의 거리에 따른 온도를 측정한 그래프이다.

[0042] 도 7a에 도시된 바와 같이, 핫스팟에서부터 0.25mm, 0,75mm, 1.5mm, 및 2.5mm 이격된 지점마다 온도를 측정하여, 소실 전력의 함수로서 온도와 누적 열 감소를 확인하였다. 도 7b 내지 도 7d를 참조하면, h-BN 게이트 절연층의 효율성은 12.5Wmm^{-1}의 더 높은 전력 손실로 더욱 두드러졌다. h-BN 게이트 절연층을 포함하는 HEMT에서는 중심 온도는 물론 주변 온도도 낮았다. 이 결과는 h-BN 게이트 절연층의 열 확산 능력이 고온에서도 효과적임을 보여준다. 그러나, 열 전도가 h-BN 경로로 제한되지 않고 다른 열 분산 경로가 존재함을 나타낸다. 열 전도는 재료의 단면적에 비례하고 h-BN 단면적은 크지 않기 때문에 이러한 효과는 무시할 수 없다.

[0043] 5. HEMT의 I-V 성능

[0044] 핫스팟이 있는 HEMT에서 줄(Joule) 열(즉, 자체 발열 효과)에 의해 상승한 온도에 의해, 바이어스가 높은 상태에서 드레인 전류가 감소한다. 이 자체 발열은 장치 성능과 신뢰성을 저하시킨다.

[0045] 도 8a는 h-BN 게이트 절연층이 없는 HEMT 및 h-BN 게이트 절연층을 포함하는 HEMT 각각의 드레인 I-V 그래프이고, 도 8b는 h-BN 게이트 절연층이 없는 HEMT 및 h-BN 게이트 절연층을 포함하는 HEMT 각각의 트랜스콘덕턴스(transconductance) 그래프이고, 도 8c는 h-BN 게이트 절연층이 없는 HEMT 및 h-BN 게이트 절연층을 포함하는

HEMT 각각의 IGS-VGS 그래프이다.

[0046] 도 8a에서, h-BN이 없는 HEMT의 자체 발열 효과는 높은 VDS 작동에서 드레인 전류의 감소로 나타내었다. 반대로, h-BN 게이트 절연층을 사용하는 HEMT에서는 IDS의 감소가 관찰되지 않았다. h-BN의 높은 열전도율은 중간 열 확산 능력을 향상시켜 자체 발열 효과를 방지한다.

[0047] 도 8b는 h-BN 절연층이 있는 HEMT에 대한 트랜스콘덕턴스 개선을 보여준다. 이 효과는 트랜스콘덕턴스 값에 영향을 주는 게이트 절연층이 추가되기 때문에 장치 온도 냉각 때문만은 아니다. 이러한 효과는 도 7c에 표시된 게이트 누설 감소 때문일 수 있다. 감소된 게이트 누설은 게이트 절연층 두께의 증가에도 불구하고 채널에서 효과적인 게이트 전압 강하를 증가시킨다. h-BN 유전 상수의 영향은 h-BN (3.7)의 유전 상수가 GaN (8.9)의 유전 상수보다 낮기 때문에 미미해 보이다. GaN/AlGaN HEMT의 상대적으로 높은 게이트 누설은 트랜지스터의 성능과 신뢰성을 저해한다. AlGaN 표면에 존재하는 산소 및 질소 공석은 항복 전압을 감소시킨다. 게이트 절연층로서의 h-BN은 표면 트랩을 중화시키기 때문에, HEMT에 h-BN을 포함하는 것은 열을 분산시키고 장치 성능을 향상시킬 수 있다.

[0048] 이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

부호의 설명

[0049] 1000: 트랜지스터

100: 기판

110: 제1 반도체층

120: 제2 반도체층

130S: 소스 전극

130D: 드레인 전극

140: 절연층

150: 게이트 전극

도면

도면1



도면2a


1μm thick SiO2
Source / Drain
Gate
AlGaN/GaN substrate

도면2b


Gate
h-BN
AlGaN/GaN

도면2c



도면2d



도면2e


1369 cm-1
Intensity (a.u.)
1300
1320
1340
1360
1380
1400
Raman shift (cm-1)

도면2f


N1S
O1S
C1S
B1S
Intensity (a.u.)
100
200
300
400
500
600
Binding energy (eV)

도면2g


B1s 188.38 eV
Intensity (a.u.)
184
186
188
190
192
194
Binding energy (eV)

도면2h


N1s 395.98 eV
Intensity (a.u.)
392
394
396
398
400
402
Binding energy (eV)

도면3a



HEMT without h-BN

도면3b



도면3c



도면3d



도면4a


1μm SiO2
13 nm h-BN
S
G
D
AlGaN
Heat spread
GaN
Hotspot
(2DEG)
Sapphire substrate
HEMT with 13 nm h-BN

도면4b


77.5°C
@10 W/mm

도면4c



도면4d



도면5a



HEMT with 26 nm h-BN

도면5b



도면5c



도면5d



도면6a


@ 10 W/mm (Avg Temp)
w/o h-BN (97°C)
with 13 nm h-BN (80°C)
with 26 nm h-BN (78.8°C)
Temperature (°C)
10
100
90
80
70
w/o h-BN
with 13 nm h-BN
with 26 nm h-BN

도면6b


@ 11.25 W/mm (Avg Temp)
w/o h-BN (106.3°C)
with 13 nm h-BN (88.8°C)
with 26 nm h-BN (89°C)
Temperature (°C)
120
110
100
90
80
w/o h-BN
with 13 nm h-BN
with 26 nm h-BN

도면6c


@ 12.5 W/mm (Avg Temp)
w/o h-BN (117°C)
with 13 nm h-BN (96.7°C)
with 26 nm h-BN (96.3°C)
Temperature (°C)
130
120
110
100
90
80
w/o h-BN
with 13 nm h-BN
with 26 nm h-BN

도면7a


0.25 mm
0.75 mm
1.5 mm
2.5 mm

도면7b


w/o h-BN
w 13 nm h-BN
w 26 nm h-BN
@10 W/mm
Temperature (°C)
Cumulative reduction (%)
Distance to the hotspot (mm)
26.5
20.8
16.0
53.1
48.2
47.1
56.1
51.7
50.9
58.3
53.3
52.3

도면7c


@11.25 W/mm
Temperature (°C)
Distance to the hotspot (mm)
28.8
23.8
20.3
55.7
52.0
51.5
58.9
55.6
55.3
61.2
57.3
56.8

도면7d


@12.5 W/mm
Temperature (°C)
Cumulative reduction (%)
Distance to the hotspot (mm)
30.3
24.6
23.6
58.5
54.9
53.9
61.7
58.6
58.1
64.1
60.5
59.8

도면8a


Self-heating
w/o h-BN
with h-BN
I_DS (mA/mm)
V_DS (V)

도면8b


30
25
20
15
10
5
0
-7
-6
-5
-4
-3
-2
-1
0
G_m (mS/mm)
I_GS (log scale)
V_GS (V)
@V_DS = 1 V
w/o h-BN
with h-BN

도면8c


1E-8
1E-9
1E-10
-7
-6
-5
-4
-3
-2
-1
0
V_GS (V)
@ V_DS = 1 V
w/o h-BN
with h-BN