

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 6 部門第 3 区分

【発行日】平成29年4月6日 (2017.4.6)

【公表番号】特表2016-507836(P2016-507836A)

【公表日】平成28年3月10日 (2016.3.10)

【年通号数】公開・登録公報2016-015

【出願番号】特願2015-553873(P2015-553873)

【国際特許分類】

G 0 6 F 9/38 (2006.01)

G 0 6 F 12/08 (2016.01)

【 F I 】

G 0 6 F 9/38 3 3 0 E

G 0 6 F 12/08 5 0 5 B

G 0 6 F 9/38 3 3 0 A

G 0 6 F 9/38 3 3 0 G

【手続補正書】

【提出日】平成29年3月2日 (2017.3.2)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

プリフェッチ要求をキャンセルするための方法であって、
プログラムループ内のメモリアクセス命令に応答してキャッシュプリフェッチ要求を
 行するステップと、
プログラムフロー情報の評価に基づいて、前記プログラムループ内のループ出口状況を
 識別するステップと、
前記識別されたループ出口状況に応じて、保留中のキャッシュプリフェッチ要求をキャン
セルするステップと
 を含む、方法。

【請求項 2】

キャンセルされた前記保留中のキャッシュプリフェッチ要求が、前記プログラムループ
内の既存のデマンド要求を含まない、請求項1に記載の方法。

【請求項 3】

前記ループ出口状況が、前記プログラムループを出ると評価するループ終了分岐を識別
するステップに基づく、請求項1に記載の方法。

【請求項 4】

前記ループ出口状況が、投機的な命令フェッチおよび実行をキャンセルさせる不正確な
分岐予測に基づく、請求項1に記載の方法。

【請求項 5】

条件分岐命令が、前記ループ出口状況としてプログラムループを終了するよう解決され
たことを検出するステップと、

前記プログラムループ内のデマンドプリフェッチ要求を除いて保留中のプリフェッチ要
求をキャンセルするステップと

をさらに含む、請求項1に記載の方法。

【請求項 6】

条件分岐命令が、前記プログラムループを終了するよう解決していないことを検出するステップであって、前記ループ出口状況の監視が続く、ステップをさらに含む、請求項1に記載の方法。

【請求項7】

プリフェッチ要求をキャンセルするための方法であって、
プログラムループ内の呼び出された関数に従って、データプリフェッチ要求を用いてデータを投機的にプリフェッチするステップと、
前記呼び出された関数からの関数出口に応じて、保留中のデータプリフェッチ要求をキャンセルするステップと、
を含む、方法。

【請求項8】

前記プログラムループ内の既存のデマンド要求がキャンセルされない、請求項7に記載の方法。

【請求項9】

前記関数出口が、前記呼び出された関数からの戻りの実行を検出するステップに基づく、請求項7に記載の方法。

【請求項10】

前記関数出口が、前記呼び出された関数からの戻りの投機的な実行を検出するステップに基づく、請求項7に記載の方法。

【請求項11】

プリフェッチ要求をキャンセルするための装置であって、
プログラムループ内のメモリアクセス命令の反復実行に基づいてデータアクセスストライドを決定するように構成されるループデータアドレスモニタと、
前記データアクセスストライドにしたがって、前記プログラムループ内のメモリアクセス命令に基づいてプリフェッチ要求を投機的に発行するように構成されるデータプリフェッチ論理手段と、
識別されたループ出口に応じて、保留中のプリフェッチ要求をキャンセルするように構成される停止プリフェッチ回路と
を備える、装置。

【請求項12】

前記ループデータアドレスモニタが、
前記メモリアクセス命令の実行ごとにオペランドアドレス間の差を決定するために、前記メモリアクセス命令の前記反復実行を監視するように構成されるストライド回路であって、前記オペランドアドレス間の前記差が、ストライドアドレス値である、ストライド回路と、
次のオペランドアドレスを決定するために、直前に実行されたメモリアクセス命令の前記オペランドアドレスに、前記ストライドアドレス値を加算するように構成される加算機能回路と
を備える、請求項11に記載の装置。

【請求項13】

前記プログラムループ内の既存のデマンド要求がキャンセルされない、請求項11に記載の装置。

【請求項14】

前記識別されたループ出口が、前記プログラムループを出ると評価するループ終了分岐を識別することに基づく、請求項11に記載の装置。

【請求項15】

前記識別されたループ出口が、投機的な命令フェッチおよび実行をキャンセルする不正確な分岐予測に基づく、請求項11に記載の装置。

【請求項16】

前記停止プリフェッチ回路が、条件分岐命令が前記識別されたループ出口として前記プ

プログラムループを終了するよう解決したことを検出し、かつデマンドプリフェッチ要求を除いて保留中のプリフェッチ要求をキャンセルするようにさらに構成される、請求項11に記載の装置。

【請求項17】

前記停止プリフェッチ回路が、条件分岐命令が前記プログラムループを終了するよう解決していないことを検出するようにさらに構成され、前記プログラムループが、前記ループ出口が識別されるまで続く、請求項11に記載の装置。

【請求項18】

前記停止プリフェッチ回路が、弱く予測されたループ出口に基づいて、前記プログラムループ内の保留中のプリフェッチ要求をキャンセルしないようにさらに構成される、請求項11に記載の装置。

【請求項19】

コンピュータ可読プログラムデータおよびコードで符号化されるコンピュータ可読非一時的記録媒体であって、前記プログラムデータおよびコードが、実行されるときに、プログラムループ内のメモリアクセス命令に応答してキャッシュプリフェッチ要求を発行し、

プログラムフロー情報に基づいて、前記プログラムループ内のループ出口状況を識別し

、前記識別されたループ出口状況に応じて、保留中のキャッシュプリフェッチ要求をキャンセルする

ように動作可能である、コンピュータ可読非一時的記録媒体。

【請求項20】

プリフェッチ要求をキャンセルするための装置であって、

プログラムループ内のメモリアクセス命令の反復実行に基づいて、データアクセスストライドを決定するための手段と、

前記データアクセスストライドに従って、前記プログラムループ内のメモリアクセス命令に応じてプリフェッチ要求を投機的に発行するための手段と、

識別されたループ出口に応じて、保留中のデータキャッシュプリフェッチ要求をキャンセルするための手段と

を備える、装置。