



(12)发明专利申请

(10)申请公布号 CN 108039399 A

(43)申请公布日 2018.05.15

(21)申请号 201711260896.7

(22)申请日 2017.12.04

(71)申请人 佛山市中山大学研究院

地址 528222 广东省佛山市南海区南海软件园信息大道崇贤楼A栋三层

申请人 中山大学

(72)发明人 王钢 罗宏泰 马学进 陈伟驱 范冰丰

(74)专利代理机构 广州圣理华知识产权代理有限公司 44302

代理人 李唐明 顿海舟

(51)Int. Cl.

H01L 33/50(2010.01)

H01L 33/60(2010.01)

H01L 33/48(2010.01)


权利要求书2页 说明书7页 附图7页

(54)发明名称

一种提高荧光利用率的LED芯片

(57)摘要

一种提高荧光利用率的LED芯片,其特征在于,包括:安装在封装基板上的LED发光单元、附着于LED发光单元出光面上方的荧光反射薄膜和覆盖在荧光反射薄膜表面的荧光粉;所述荧光反射薄膜是由两种折射率不同的透明材料交替叠加、周期性排列组成的多层膜;所述两种透明材料,高折射率材料和低折射率材料的折射率之比大于1.2并小于2;所述荧光反射薄膜对LED发光单元发出的光有高透过率和低反射率,对荧光粉发出的光有低透过率和高反射率。



1. 一种提高荧光利用率的LED芯片,其特征在于,包括:

安装在封装基板上的LED发光单元、附着于LED发光单元出光面上方的荧光反射薄膜和覆盖在荧光反射薄膜表面的荧光粉;

所述荧光反射薄膜是由两种折射率不同的透明材料交替叠加、周期性排列组成的多层膜;

所述两种透明材料,高折射率材料和低折射率材料的折射率之比大于1.2并小于2;

所述荧光反射薄膜对LED发光单元发出的光有高透过率和低反射率,对荧光粉发出的光有低透过率和高反射率。

2. 根据权利要求1所述的一种提高荧光利用率的LED芯片,其特征在于:

所述LED发光单元为外延顶部出光的正装结构芯片、衬底方向出光的倒装结构芯片或电极两面分布的垂直结构芯片中的一种。

3. 根据权利要求2所述的一种提高荧光利用率的LED芯片,其特征在于:

所述荧光反射薄膜包括一组分布式布拉格反射结构;

所述分布式布拉格反射结构以荧光粉发出的光为设定的反射中心波长,并以反射波长长度的1/4为设定高折射率材料和低折射率材料的光学厚度,进而设定高折射率材料和低折射率材料的几何厚度;

所述分布式布拉格反射结构的叠加次数大于等于4。

4. 根据权利要求3所述的一种提高荧光利用率的LED芯片,其特征在于:

所述荧光反射薄膜包括多组反射中心波长不同的分布式布拉格反射结构,在设定的反射中心波长附近波段的光有高反射率和低透过率,其他波段有低反射率和高透过率。

5. 根据权利要求2所述的一种提高荧光利用率的LED芯片,其特征在于:

所述荧光反射薄膜使用非1/4波长体系的单个带通结构而成,以透射波段的波长的1/4为设定高折射率材料和低折射率材料的光学厚度,进而设定高折射率材料和低折射率材料的几何厚度:

设:透射波段参考波长 $\lambda_T$ ,低折射率材料的折射率为 $n_L$ 、几何厚度为 $L_T$ ,则其光学厚度为 $L_{TL}$ ,高折射率材料的折射率为 $n_H$ 、几何厚度为 $H_T$ ,则其光学厚度为 $H_{TH}$ ,

因为 $L_{TL} = H_{TH} = 1/4 (\lambda_T)$ ,得出 $L_T = 1/4 * \lambda_T / n_L$ , $H_T = 1/4 * \lambda_T / n_H$ ;

以 $2H_T - L_T$ 为一个叠加周期进行叠加,叠加次数大于等于4。

6. 根据权利要求3或5所述的一种提高荧光利用率的LED芯片,其特征在于:

所述荧光反射膜的最外层还设有一层外膜;所述外膜由所述低折射率材料构成,其厚度为所述低折射率材料的几何厚度的1/2。

7. 根据权利要求1-6任一项所述的一种提高荧光利用率的LED芯片,其特征在于:

所述LED发光单元还设置了金属反射镜或分布式布拉格反射结构反射镜。

8. 一种根据权利要求2所述提高荧光利用率的LED芯片的采用倒装结构芯片的制备方法,其特征在于:

S1:在衬底沉积LED外延结构;

S2:LED外延结构上表面沉积透明导电薄膜作为电流扩展层;

S3:完成倒装芯片N型、P型电极的制备;

S4:减薄抛光衬底;

S5:在衬底抛光面上制作荧光反射薄膜;

S6:对晶片进行划片劈裂,分割芯片。

9.一种根据权利要求2所述提高荧光利用率的LED芯片的采用正装结构芯片的制备方法,其特征在于:

S1:在衬底沉积LED外延结构;

S2:LED外延结构上表面沉积透明导电薄膜作为电流扩展层;

S3:完成正装芯片N型、P型电极的制备;

S4:在芯片的电极方向的上方制作荧光反射薄膜;

S5:在P、N焊线点开孔露出金属;

S6:调整N型、P型电极的焊接点焊盘的厚度;

S7:减薄抛光衬底;在衬底下方制作蓝光分布式布拉格反射结构反射膜;

S8:对晶片进行划片劈裂,分割芯片。

10.一种根据权利要求2所述提高荧光利用率的LED芯片的采用垂直结构芯片的制备方法,其特征在于:

S1:在衬底沉积LED外延结构;

S2:完成垂直装芯片N型、P型电极的制备;

S3:在出光面上方制作荧光反射薄膜;

S4:在出光面侧电极焊线点开孔露出金属;

S5:调整出光面侧电极的焊接点焊盘的厚度;

S6:对晶片进行划片劈裂,分割芯片。

## 一种提高荧光利用率的LED芯片

### 技术领域

[0001] 本发明涉及LED芯片领域,尤其涉及荧光粉混光的LED芯片。

### 背景技术

[0002] 发光二极管(LED)是一种重要的固体照明器件。主流的LED器件根据其材料体系划分,可分为GaAs、GaP体系的红外、红黄光LED,和GaN、AlGaN体系的蓝绿、紫外光LED。

[0003] LED芯片的其中一个重要的应用模式是:LED芯片发出的短波长光激发荧光发出长波长的光,然后两种光混合出光。特别是蓝光LED芯片与红、黄荧光粉组合,可以混合出射白光;该结构在照明领域有着广泛的应用。荧光粉涂敷工艺可以根据其涂敷相对于芯片的位置分为贴近式涂敷和远离式两种工艺。其中贴近式涂敷工艺是指荧光粉直接覆盖在芯片上方,常见的方法有点胶涂敷法、保型涂敷法、晶圆级封装涂覆法等。贴近式涂覆法的其中一个问题是:而荧光粉受激发射的光会向各个方向传播,由于荧光粉离芯片很近,向芯片方向发射的那部分荧光会进入芯片的内部,纵被芯片吸收而损失掉。该现象制约荧光的萃取率提高,同时还会使芯片的温度上升。远离式荧光粉涂敷使荧光粉与LED芯片间隔开一段距离,从而减少荧光进入芯片,从而一定程度上减少了芯片对荧光吸收,改善出光,但又引入了封装体积无法做小这个问题。

[0004] 本发明在解决LED芯片的荧光吸收损失这个问题上,与通过改版封装结构设计的思路不同,另一种思路是通过芯片结构上的设计来实现。例如,有一专利(申请公开号02738330A)提及,在LED正装芯片衬底上制作一个由多个不同中心波长DBR(分布式布拉格反射结构)组合形成的宽谱反射镜,以及另一专利(申请公开号CN 103441198A)提及,在LED倒装芯片的透明导电薄膜层上方制备宽谱DBR反射镜;两种方法的工作原理均是将进入芯片的荧光经过宽波段反射镜会重新反射出芯片,从而降低芯片对荧光的吸收。然而进入LED芯片的荧光只有部分可以最终反射出芯片,其余部分会在芯片内部经过多次反射最终被吸收。在第二个专利中,制备宽谱DBR后还需要在其上方制备与DBR下方电极联通的另一组电极,由于宽谱DBR的厚度胶厚,一般超过 $3\mu\text{m}$ ,这将导致电极制备的工艺难度有所增加。

### 发明内容

[0005] 本发明解决LED芯片的荧光吸收损失这一问题的思路也是芯片结构设计。不同于利用宽谱DBR反射进入芯片的荧光这一结构设计,本发明的芯片结构设计是:在芯片出光面上方制备一层选择性反射薄膜,具体的技术方案如下:

[0006] 一种提高荧光利用率的LED芯片,包括:安装在封装基板上的LED发光单元、附着于LED发光单元出光面上方的荧光反射薄膜和覆盖在荧光反射薄膜表面的荧光粉;所述荧光反射薄膜是由两种折射率不同的透明材料交替叠加、周期性排列组成的多层膜;所述两种透明材料,高折射率材料和低折射率材料的折射率之比大于1.2并小于2;所述荧光反射薄膜对LED发光单元发出的光有高透过率和低反射率,对荧光粉发出的光有低透过率和高反射率。

[0007] 所述LED发光单元为外延顶部出光的正装结构芯片、衬底方向出光的倒装结构芯片或电极两面分布的垂直结构芯片中的一种。

[0008] 所述荧光反射薄膜包括一组分布式布拉格反射结构;所述分布式布拉格反射结构以荧光粉发出的光为设定的反射中心波长,并以反射波长长度的1/4为设定高折射率材料和低折射率材料的光学厚度,进而设定高折射率材料和低折射率材料的几何厚度;所述分布式布拉格反射结构的叠加次数大于等于4。

[0009] 所述荧光反射薄膜包括多组反射中心波长不同的分布式布拉格反射结构,在设定的反射中心波长附近波段的光有高反射率和低透过率,其他波段有低反射率和高透过率。

[0010] 所述荧光反射薄膜使用非1/4波长体系的单个带通结构而成,以透射波段的波长的1/4为设定高折射率材料和低折射率材料的光学厚度,进而设定高折射率材料和低折射率材料的几何厚度:

[0011] 设:透射波段参考波长 $\lambda_T$ ,低折射率材料的折射率为 $n_L$ 、几何厚度为 $L_T$ ,则其光学厚度为 $L_{TL}$ ,高折射率材料的折射率为 $n_H$ 、几何厚度为 $H_T$ ,则其光学厚度为 $H_{TH}$ ,

[0012] 因为 $L_{TL} = H_{TH} = 1/4 (\lambda_T)$ ,得出 $L_T = 1/4 * \lambda_T / n_L$ , $H_T = 1/4 * \lambda_T / n_H$ ;

[0013] 以 $2H_T \cdot L_T$ 为一个叠加周期进行叠加,叠加次数大于等于4。

[0014] 所述荧光反射膜的最外层还设有一层外膜,所述外膜由所述低折射率材料构成,其厚度为所述低折射率材料的几何厚度的1/2。

[0015] 所述LED发光单元还设置了金属反射镜或分布式布拉格反射结构反射镜。

[0016] 一种提高荧光利用率的LED芯片的采用倒装结构芯片的制备方法:

[0017] S1:在衬底沉积LED外延结构。

[0018] S2:LED外延结构上表面沉积透明导电薄膜作为电流扩展层。

[0019] S3:完成倒装芯片N型、P型电极的制备。

[0020] S4:减薄抛光衬底。

[0021] S5:在衬底抛光面上制作荧光反射薄膜。

[0022] S6:对晶片进行划片劈裂,分割芯片。

[0023] 一种提高荧光利用率的LED芯片的采用正装结构芯片的制备方法:

[0024] S1:在衬底沉积LED外延结构。

[0025] S2:LED外延结构上表面沉积透明导电薄膜作为电流扩展层。

[0026] S3:完成正装芯片N型、P型电极的制备。

[0027] S4:在芯片的电极方向的上方制作荧光反射薄膜。

[0028] S5:在P、N焊线点开孔露出金属。

[0029] S6:调整N型、P型电极的焊接点焊盘的厚度。

[0030] S7:减薄抛光衬底;在衬底下方制作蓝光分布式布拉格反射结构反射膜。

[0031] S8:对晶片进行划片劈裂,分割芯片。

[0032] 一种提高荧光利用率的LED芯片的采用垂直结构芯片的制备方法:

[0033] S1:在衬底沉积LED外延结构。

[0034] S2:完成垂直装芯片N型、P型电极的制备。

[0035] S3:在出光面上方制作荧光反射薄膜。

[0036] S4:在出光面侧电极焊线点开孔露出金属。

[0037] S5:调整出光面侧电极的焊接点焊盘的厚度。

[0038] S6:对晶片进行划片劈裂,分割芯片。

[0039] 本发明的达到的有益效果:带有荧光反射薄膜的LED芯片可以有效反射荧光波段的光,同时对LED芯片发射波段的光具有高透过性。这样的设计可以阻挡荧光进入芯片内部,将荧光损失降到最小;并对芯片发光的提取不会产生负面影响。尤其在倒装芯片的应用情况下,对比专利CN 103441198A,可以将其宽谱DBR反射镜简化成单个蓝光DBR结构,极大的减少了该层的厚度,使后续工艺难度有所降低,成品率上升。

## 附图说明

[0040] 图1为使用荧光反射薄膜的LED芯片封装结构图。

[0041] 图2为荧光反射薄膜在倒装结构芯片上的应用。

[0042] 图3为荧光反射薄膜在传统结构芯片上的应用。

[0043] 图4为荧光反射薄膜在垂直结构芯片上的应用。

[0044] 图5为单个DBR结构荧光反射膜结构示意图。

[0045] 图6为带通结构的荧光反射膜结构示意图。

[0046] 图7为典型白光LED芯片发光光谱。

[0047] 图8为高显色指数白光LED芯片发光光谱。

[0048] 图9为单个DBR结构的荧光反射膜反射率模拟数据。

[0049] 图10为带通结构的荧光反射膜反射率模拟数据。

[0050] 附图标记说明

[0051] 1——荧光反射膜

[0052] 2——LED发光单元(芯片)

[0053] 3——封装基板

[0054] 4——荧光粉涂覆层

[0055] 5——倒装结构LED芯片

[0056] 6——正装结构LED芯片

[0057] 7——垂直结构LED芯片

## 具体实施方式

[0058] 下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

[0059] 一种提高荧光利用率的LED芯片,如附图1所示,包括:安装在封装基板3上的LED发光单元2、附着于LED发光单元2出光面上方的荧光反射薄膜1和覆盖在荧光反射薄膜1表面的荧光粉4;所述荧光反射薄膜1是由折射率差异较大的两种透明材料交替叠加、周期性排列组成的多层膜,具有带通性,对所述LED发光单元2发出的光有高透过率,且对所述荧光粉4发出的光有高反射率。

[0060] 如图2—图4所示,所述LED发光单元2可以是外延顶部出光的正装结构芯片、衬底

方向出光的倒装结构芯片或电极两面分布的垂直结构芯片中的任一种。

[0061] 在完成封装后,外部会覆盖一层荧光粉4。荧光反射薄膜1的功能是:有效反射荧光,避免荧光进入芯片被吸收;同时荧光反射薄膜1不阻碍LED发光单元2发光的光萃取。

[0062] 特别地,针对蓝光芯片加黄、红光荧光粉组成的白光LED器件这种使用情况,其发光光谱如图7和图8所示,对荧光反射薄膜1的具体功能设计为:对400~500nm波段的光呈高透过特性,对500~700nm波段的光呈高反射特性。

[0063] 为实现上述目的,荧光反射薄膜1由两种折射率不同的透明材料,根据设定的厚度,交替叠加周期性排列组成的多层膜。一般地,组成荧光反射薄膜1子层材料可以是:SiO<sub>2</sub>,SiN<sub>x</sub>,TiO<sub>2</sub>,Ta<sub>2</sub>O<sub>5</sub>,Al<sub>2</sub>O<sub>3</sub>,Ga<sub>2</sub>O<sub>3</sub>,AlGa<sub>3</sub>N,GaN透明材料。

[0064] 本发明提供荧光反射薄膜1的结构设计方案如下:

[0065] 第一种方案:使用一组DBR结构叠加组成荧光反射薄膜1。

[0066] DBR结构是由两种不同折射率的材料以交替排列的方式组成的周期结构,每层材料的光学厚度为中心反射波长的1/4。其特征如下:

[0067] 中心反射波长为 $\lambda_R$ ;

[0068] 选择低折射率材料,其折射率为 $n_L$ 、几何厚度为 $L_R$ ,则其光学厚度为 $L_R n_L$ (光学厚度等于几何厚度与薄膜膜层折射率的乘积);

[0069] 选择高折射率材料,其折射率为 $n_H$ 、几何厚度为 $H_R$ ,则其光学厚度为 $H_R n_H$ ;

[0070] (其中, $1.2 < n_H/n_L < 2$ ,如果高低材料的折射率差值过小会导致高反射率波段范围为变小,差值过大会导致高透过率波段范围变小。)

[0071] 因每层材料的光学厚度为中心反射波长的1/4, $L_R n_L = H_R n_H = 1/4 (\lambda_R)$ ,

[0072] 得出: $L_R = 1/4 * \lambda_R / n_L$ , $H_R = 1/4 * \lambda_R / n_H$ ;

[0073] 以 $H_R \_ L_R$ 为一个周期,重复 $m$ 次( $m \geq 4$ )排列,如图5所示。该结构对于 $\lambda_R$ 附近波段的光有高反射率,其他波段呈高透过率。

[0074] 图9展示了设定 $\lambda_R = 600\text{nm}$ , $m = 12$ 时,单个DBR结构在优化后的反射特性图。图中显示,该结构在500~600nm波段呈高反射特性,在300~500nm波段呈高透过特性。其中,在实际应用中发现,低折射率材料以 $0.5L_R$ 与空气接触的话,模拟效果会更好,故在荧光反射薄膜1的最外层增设一层低折射率材料,厚度为 $0.5L_R$ 。而在输入模拟器模拟时,则简写成以 $0.5L_R \_ H_R \_ 0.5L_R$ 为一个周期进行叠加。

[0075] 第二种方案:使用多组不同反射中心波长DBR结构叠加组成荧光反射薄膜1,可以根据实际需要调整带通与带阻区域。其最主要特征结构如下:不同反射中心波长(如 $\lambda_{R1}$ 、 $\lambda_{R2}$ 、 $\lambda_{R3}$ )的几个DBR叠加。该结构对于反射波段( $\lambda_{R1}$ 、 $\lambda_{R2}$ 、 $\lambda_{R3}$ )附近波段的光有高反射率,其他波段呈高透过率。

[0076] 第三种方案:使用非1/4波长体系的带通滤波结构组成荧光反射薄膜1,其中一种具体设计如下:

[0077] 设:透射波段参考波长 $\lambda_T$ ;

[0078] 选择低折射率材料,其折射率为 $n_L$ 、几何厚度为 $L_T$ ,则其光学厚度为 $L_T n_L$ ;

[0079] 选择高折射率材料,其折射率为 $n_H$ 、几何厚度为 $H_T$ ,则其光学厚度为 $H_T n_H$ ;

[0080] (其中, $1.2 < n_H/n_L < 2$ ,如果高低材料的折射率差值过小会导致高反射率波段范围为变小,差值过大会导致高透过率波段范围变小。)

- [0081] 以透射波段参考波长 $\lambda_T$ 的 $1/4$ 为设定的光学厚度, $L_{TL} = H_{TH} = 1/4 (\lambda_T)$ ,
- [0082] 得出: $L_T = 1/4 * \lambda_T / n_L$ ,  $H_T = 1/4 * \lambda_T / n_H$ ;
- [0083] 以 $2H_T \cdot L_T$ 为一个周期,重复 $m$ 次( $m \geq 4$ )排列,如图6所示。该结构对于 $\lambda_T$ 附近波段的光有高透过射率,对 $1.5\lambda_T$ 和 $0.75\lambda_T$ 附近波段的光呈高反射率。
- [0084] 特别地,选择特征参数 $\lambda_T = 400\text{nm}$ ,  $m = 12$ ;其优化后的反射特性模拟结果如图10所示:该结构在 $500 \sim 600\text{nm}$ ,  $250 \sim 300\text{nm}$ 波段呈高反射特性,在 $350 \sim 500\text{nm}$ 波段呈高透过特性。其中,在实际应用中发现,低折射率材料以 $0.5L_T$ 与空气接触的话,模拟效果会更好,故在荧光反射薄膜1的最外层增设一层低折射率材料,厚度为 $0.5L_T$ 。而在输入模拟器模拟时,则简写成以 $0.5L_T \cdot 2H_T \cdot 0.5L_T$ 为一个周期进行叠加。
- [0085] 具体的白光优化方案见实施例1和实施例2。
- [0086] 实施例1:
- [0087] 由 $\text{SiO}_2/\text{TiO}_2$ 组成单个DBR作为荧光反射膜,白光优化方案。
- [0088] 设反射中心波长 $\lambda_R = 600\text{nm}$ 。
- [0089] 使用:低折射率材料: $\text{SiO}_2$ 折射率为 $1.46$ ,  $L_R = 1/4 * \lambda_R / n_L = 103\text{nm}$ ;
- [0090] 高折射率材料: $\text{TiO}_2$ 折射率为 $2.31$ ,  $H_T = 1/4 * \lambda_T / n_H = 65\text{nm}$ 。
- [0091] 以 $H_R \cdot L_R$ 为一个周期,具体周期形式为: $0.5L_R \cdot H_R \cdot 0.5L_R$ 。
- [0092] 周期数: $m = 12$ 。
- [0093] 模拟结果:附图9。
- [0094] 实施例2:
- [0095] 由 $\text{SiO}_2/\text{TiO}_2$ 组成非 $1/4$ 波长体系的单个带通结构作为荧光反射膜,白光优化方案。
- [0096] 设透射参考波长 $\lambda_T = 400\text{nm}$ 。
- [0097] 使用:低折射率材料: $\text{SiO}_2$ 折射率为 $1.46$ ,  $L_R = 1/4 * \lambda_R / n_L = 68\text{nm}$ ;
- [0098] 高折射率材料: $\text{TiO}_2$ 折射率为 $2.31$ ,  $H_T = 1/4 * \lambda_T / n_H = 39\text{nm}$ 。
- [0099] 以 $2H_T \cdot L_T$ 为一个周期,具体周期形式为: $0.5L_T \cdot 2H_T \cdot 0.5L_T$ 。
- [0100] 周期数: $m = 12$ 。
- [0101] 模拟结果:见附图10。
- [0102] 一般地,荧光反射薄膜1可以使用以下方法逐层制备:电子束蒸发、化学气相沉积,等离子体溅射。
- [0103] 一般地,对荧光反射薄膜1进行图案加工,可使用下面两种方法:
- [0104] 刻蚀方法:使用光刻胶或金属在荧光反射薄膜1表面制备掩膜图案,用耦合等离子体干法刻蚀薄膜裸露区域,最后清除掩膜层。制备出荧光反射薄膜1的图案。
- [0105] 剥离方法:首先在芯片出光面上用光刻胶制作阻挡图案,然后制备荧光反射薄膜1,最后采用剥离工艺剥离光刻胶及其上方的材料,制备出荧光反射薄膜1的图案。
- [0106] 本发明所述的提高荧光利用率的LED芯片的制备方法,具体步骤见实施例3—实施例7。
- [0107] 实施例3:
- [0108] 蓝宝石衬底蓝光LED金属反射镜倒装芯片上应用荧光反射膜1,其具体步骤如下:
- [0109] 步骤1:在蓝宝石衬底沉积LED外延结构。
- [0110] 步骤2:(可选)LED外延结构上表面沉积TCL(透明导电薄膜)层作为电流扩展层。

- [0111] 步骤3:制作芯片的MESA台阶(指在LED制备过程中,使用干法蚀刻的方法,将LED芯片放光区域以外的区域蚀刻至露出N-GaN。),定义P、N电极区间。蚀刻TCL定义TCL图案。
- [0112] 步骤4:在P型区域上制作金属反射镜。
- [0113] 步骤5:制作绝缘保护层,在P、N电极位置处开孔。
- [0114] 步骤6:分别制作P互联电极与N互联电极。
- [0115] 步骤7:制作第二层绝缘保护层,在相应位置开孔。
- [0116] 步骤8:制作焊接电极。
- [0117] 步骤9:减薄抛光蓝宝石衬底背面
- [0118] 步骤10:在抛光后的蓝宝石衬底背面制备荧光反射膜1
- [0119] 步骤11:对晶片进行划片劈裂,分割芯片。
- [0120] 实施例4:
- [0121] 蓝宝石衬底蓝光LED,DBR反射镜倒装芯片上应用荧光反射膜1,其具体步骤如下:
- [0122] 步骤1:在蓝宝石衬底沉积LED外延结构。
- [0123] 步骤2:LED外延结构上表面沉积TCL层作为电流扩展层。
- [0124] 步骤3:制作芯片的MESA台阶,定义P、N电极区间。蚀刻TCL定义TCL图案。
- [0125] 步骤4:在TCL层上方制备P型引线电极
- [0126] 步骤5:在P型区域上制作单个蓝光DBR反射镜,在P、N电极位置处开孔。
- [0127] 步骤6:分别制作P互联电极与N互联电极。
- [0128] 步骤7:制作绝缘保护层,在相应位置开孔。
- [0129] 步骤8:制作焊接电极。
- [0130] 步骤9:减薄抛光蓝宝石衬底背面
- [0131] 步骤10:在抛光后的蓝宝石衬底背面制备荧光反射膜1
- [0132] 步骤11:对晶片进行划片劈裂,分割芯片。
- [0133] 实施例5:
- [0134] 蓝宝石衬底蓝光LED传统结构芯片上应用荧光反射膜1,其具体步骤如下:
- [0135] 步骤1:在蓝宝石衬底沉积LED外延结构。
- [0136] 步骤2:(可选)制备CBL(电流阻挡层)
- [0137] 步骤3:LED外延结构上表面沉积TCL层作为电流扩展层。
- [0138] 步骤4:制作芯片的MESA台阶,定义P、N电极区间。蚀刻TCL定义TCL图案。
- [0139] 步骤5:制做P型、N型引线电极。
- [0140] 步骤6:在芯片上方制作荧光反射膜1,在P、N焊线点开孔露出金属。
- [0141] 步骤7:根据需要增加或不增加N型、P型电极的焊接点PAD(印刷电路板上的焊盘)的厚度。
- [0142] 步骤8:减薄抛光蓝宝石衬底;在衬底下方制作蓝光DBR反射膜。
- [0143] 步骤9:对晶片进行划片劈裂,分割芯片。
- [0144] 实施例6:
- [0145] 蓝宝石衬底、Si衬底剥离工艺蓝光LED垂直结构芯片上应用荧光反射膜1,其具体步骤如下:
- [0146] 步骤1:在蓝宝石衬底或硅衬底上沉积LED外延结构。

- [0147] 步骤2:(可选)LED外延结构上表面沉TCL层作为电流扩展层。
- [0148] 步骤3:使用干法蚀刻方法,定义芯片图案,将芯片之间的间距区域蚀刻到衬底。
- [0149] 步骤4:在P型区域上制作金属反射电极。
- [0150] 步骤5:将晶片的上表面(金属反射电极)键合到金属衬底。
- [0151] 步骤6:剥离蓝宝石衬底或硅衬底。
- [0152] 步骤7:按N电极图案蚀刻U-GaN直到N-GaN层,制作N型电极。
- [0153] 步骤8:在U-GaN与N电极上面制备荧光反射膜1,在N电极焊线位置开孔露出金属。
- [0154] 步骤9:根据需要增加或不增加N型电极的焊接点PAD的厚度。
- [0155] 步骤10:对晶片进行划片劈裂,分割芯片。
- [0156] 实施例7:
- [0157] SiC衬底蓝光LED垂直结构芯片上应用荧光反射膜1,其具体步骤如下:
- [0158] 步骤1:在SiC衬底上沉积LED外延结构。
- [0159] 步骤2:(可选)LED外延结构上表面沉积TCL层作为电流扩展层。
- [0160] 步骤3:使用干法蚀刻方法,定义芯片图案,将芯片之间的间距区域蚀刻到衬底。
- [0161] 步骤4:在晶片外延层表面制作P型电极。
- [0162] 步骤5:减薄抛光SiC衬底。
- [0163] 步骤6:在SiC衬底作金属反射电极。
- [0164] 步骤7:将SiC衬底键合到金属衬底。
- [0165] 步骤8:在P-GaN与P电极上面制备荧光反射膜1,在P电极焊线位置开孔露出金属。
- [0166] 步骤9:根据需要增加或不增加P型电极的焊接点PAD的厚度。
- [0167] 步骤10:对晶片进行划片劈裂,分割芯片。
- [0168] 以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。




图1




图2




图3




图4




图5




图6




图7




图8




图9




图10