(19) 대한민국특허청(KR)
(12) 특허공보(B1)

(51) Int. Cl.[5]
G09G 3/18

(45) 공고일자 1994년05월13일
(11) 공고번호 특1994-0004135

(21) 출원번호	특1991-0023388	(65) 공개번호	특1993-0014236
(22) 출원일자	1991년12월18일	(43) 공개일자	1993년07월22일

(71) 출원인 삼성전관 주식회사 김정배
경기도 화성군 태안읍 신리 575번지

(72) 발명자 김정혜
서울특별시 영등포구 신길 3동 우성1차 아파트 105-713

(74) 대리인 이영필, 최덕용

심사관 : 안대진 (책자공보 제3625호)

(54) 평판형 표시 판넬의 구동회로

요약

내용 없음.

대표도

도1

명세서

[발명의 명칭]

평판형 표시 판넬의 구동회로

[도면의 간단한 설명]

제1도는 종래의 평판형 표시 판넬의 구성을 나타내는 것이다.

제2도는 종래의 평판형 표시 판넬의 각부에 인가되는 파형을 나타내는 것이다.

제3도는 본 발명에 따른 평판형 표시 판넬의 구성을 나타내는 것이다.

제4도는 본 발명에 따른 평판형 표시 판넬의 각부에 인가되는 파형을 나타내는 것이다.

제5도는 본 발명에 따른 일실시예의 평판형 표시 판넬의 구동회로를 나타내는 것이다.

제6도는 제5도에 나타낸 회로의 동작을 설명하기 위한 타이밍도 이다.

[발명의 상세한 설명]

본 발명은 평판형 표시 판넬에 관한 것으로 특히 평판형 표시 판넬 구동회로에 관한 것이다. 일반적인 평판형 표시 판넬의 구성은 제1도에 나타낸 것처럼 짝수번째 음극을 구동하기 위한 짝수번째 음극 구동회로(1)와, 홀수번째의 음극을 구동하기 위한 홀수번째 음극 구동회로(2)와, 홀수번째 양극을 구동하기 위한 홀수번째 양극 구동회로(3)와 짝수번째 양극을 구동하기 위한 짝수번째 양극 구동회로(4)로 구성되어 있다. 그리고 구동 방법은 제2도에 나타낸 것처럼 하나의 스캔 라인 구동시 한 개 라인분의 데이타가 입력 하고, 데이타 필드(Field)에 하나의 프레임(Frame)만을 구성 되도록 한 순차 주사 방식을 사용한다. 기간(T1)은 프레임 주기를 나타내는 것이고, 기간(T2)는 스캔 주기를 나타낸다. 따라서, 각각의 전극부를 구동 시킬 수 있도록 전극수 만큼의 구동회로가 필요하게 된다. 또한 디스플레이 화면이 대형화가 되게 되면, 패널의 전극라인수가 증가하게 되는데 프레임 시간 영역은 한정 되어 있다.

따라서 화면이 대형화 되어 스캔 라인 수가 증가하게 되면 스캔 주파수가 커져야 하고 그럼으로써 한정된 프레임 시간 영역 내에서 듀티비($\frac{1}{=\text{스캔라인수}}$)가 작아지면, 한 라인의 표시 방전 시간이 작아지게 되고 결과적으로 화면의 휘도가 떨어지는 문제점이 발생한다.

본 발명의 목적은 이중(혹은 다중)구동 방식을 사용하여 스캔 구동용 전극수를 분할된 화면수 만큼 줄여 구동회로를 간략화 하는 평판형 표시 판넬의 구동 방법을 제공 하는데 있다.

본 발명의 다른 목적은 하나의 프레임 영역내에서 분할된 화면을 구성하는 스캔 라인만을 구동 시킴

으로서 듀티비가 증가하여 화면의 휘도를 증가 하는 평판형 표시 판넬의 구동회로를 제공 하는데 있다.

첨부한 도면을 참고로 하여 본 발명에 따른 평판형 표시 장치의 구동 방법 및 회로를 설명하면 다음과 같다.

제3도는 본 발명에 따른 일실시예의 평판형 표시 판넬의 매트릭스 구조를 나타낸 것이다. 평판형 표시 판넬이 상측과 하측으로 이분할 되고 상측의 양극을 구동하기 위한 상측 양극 구동회로(5)와, 하측이 양극을 구동하기 위한 하측 양극 구동회로(6)와, 상측과 하측의 각 대응 되는 짝수 번째 음극을 구동 하기 위한 짝수번째 음극 구동회로(7)와, 상측과 하측의 각 대응되는 홀수번째 음극을 구동하기 위한 홀수번째 음극 구동회로로 구성되어 있다.

제4도는 제3도에 나타낸 회로가 각 전극에 인가되는 펄스 파형을 나타낸 것이다. 수직 동기 신호(Vsync)는 디스플레이 패널의 프레임 주파수를 나타내며 기간(T)의 프레임 주기를 가진다. 수평동기 신호(Hsync)는 상단과 하단의 각 대응하는 음극에 공통으로 인가 되는 주파수를 나타 내며 기간(T3)의 스캔 주기를 가진다. 데이타(Data)는 스캔동작을 따라 표시되는 데이타의 표시기간을 나타낸다.

여기에서, 기간(T3)는 1/2 T_2 가 되므로, 데이타의 표시기간이 2배로 늘어나게 된다. 따라서 휘도가 증가 하게 된다. 또한, 인가되는 전극 파형이 1/2로 줄어 듬으로써, 하드웨어가 줄어 들게된다.

제5도는 본 발명에 따른 실시예의 평판형 표시 장치의 구동회로를 나타내는 것이다. 제5도에 있어서, 이 분할된 평판형 표시 판넬(20), 상측 및 하측 양극 구동회로(5, 6) 짝수번째 및 홀수번째 음극 구동회로(7, 8), 제1화면의 상측 데이타를 저장 하기 위한 제1메모리(9), 제1화면의 하측 데이타를 저장하기 위한 제2메모리(10), 제2화면의 상측 데이타를 저장하기 위한 제3메모리(11), 제2화면의 하측 데이타를 저장하기 위한 제4메모리(12)로 구성되며 라이트 신호들(WE1, WE2, WE3, WE4)에 응답해서 데이타를 저장하고 리드 신호들(RD1, RD2, RD3, RD4)에 응답해서 상측 및 하측 양극 구동회로들(5, 6)에 데이타를 출력한다.

제6도는 제5도에 나타낸 회로의 동작을 설명하기 위한 동작 타이밍도를 나타낸 것이다. 라이트 인에이블 신호들(WE1, WE2, WE3, WE4)과 리드 신호들(RD1, RD2, RD3, RD4)의 주기는 수직 동기 신호(Vsync) 기간의 2배이다. 또한, 리드 타임은 라이트 타입의 2배이다. 상기, 라이트 및 리드 타이밍에 따른 메모리들(메모리 Ⅰ, Ⅱ, Ⅲ, Ⅳ)의 동작을 살펴보면 다음과 같다.

우선, 1024×768개의 화소로 이루어져 있다고 가정 하자. 우선 제1기간에 제1화면의 상측 데이타(1-K1×1024~1-K384×1024)가 라이트 인에이블 신호(WE1)에 응답해서 제1메모리(9)에 저장 된다.

제2기간에 제1화면의 하측 상측 데이타(1-K385×1024~1-K768×1024)가 라이트 인에이블 신호(WE2)에 응답해서 제2메모리(10)에 저장된다. 제3기간에 제2화면의 상측 상측 데이타(2-K1×1024~2-K384×1024)가 라이드 인에이블 신호(WE3)에 응답해서 제3메모리(11)에 저장된다. 제 4기간에 제2화면의 하측 데이타(2-K1×1024~2-K768×1024)가 라이트 인에이블 신호(WE4)에 응답해서 제4메모리(12)에 저장된다. 또한 제3기간과 제4기간에 상기 제1메모리(9)와 상기 제2메모리(10)에 저장된 제1화면의 데이타들(1-K1×1024~1-K348×1024, 1-K385×1024~1-K768×1024)이 리드신호들(RD1, RD)에 응답하여 동시에 상측 및 하측 양극 구동회로(5, 6)에 출력된다. 따라서 제4도에 도시된 기간(T3)동안 데이타가 디스플레이 된다.

제5기간에 라이트 인에이블 신호(WE1)에 응답해서 제3화면의 상측 데이타(3-K1×1024~3-K384×1024)가 제1메모리(9)에 저장된다.

제6기간에 라이트 인에이블 신호(WE2)에 응답해서 제3화면의 하측 데이타(3-K385×1024~3-K768×1024)가 제2메모리(10)에 저장된다. 또한 제5기간과 제6기간에 상기 제3메모리(11)와 제4메모리(12)에 저장된 제2화면의 데이타들(2-K1×1024~2-K384×1024, 2-K385×1024~2-K768×1024)이 리드 신호들(RD3, RD4)에 응답하여 동시에 상측 및 하측 양극 구동회로(5, 6)에 출력된다. 따라서 제4도에 도시한 기간(T3) 동안 데이타가 디스플레이 된다.

상기와 같은 동작을 반복해서 수행하게 된다. 따라서, 본 발명에 따른 평판형 표시 장치의 구동회로는 첫째, 스캔 구동회로의 1/2 감소로 구동회로가 간략화 된다.

둘째, 한 수평 주사 기간의 증가로 인해서 데이타 표시 시간이 증가하여 화면의 휘도가 향상 된다. 본 발명은 상기의 실시예에만 국한되지 않고 다 분할된 평판형 디스플레이 판별에도 적용될 수 있음을 알아야 한다.

(57) 청구의 범위

청구항 1

제1전극과 제2전극을 가지며 제1부분과 제2부분으로 나누어진 평판형 표시 판넬을 구비한 평판형 표시 장치에 있어서, 상기 제1부분과 제1전극을 구분하기 위한 제1구동회로가 상기 제2구동회로와 상기 제1부분과 제2부분의 각 대응하는 제2전극을 동시에 구동 하기 위한 제3구동회로를 구비한 것을 특징으로 하는 평판형 표시 판넬의 구동회로.

청구항 2

제1항에 있어서, 상기 제1구동회로가 제1라이트 인에이블 신호에 응답하여 제1화면의 상측 데이타를 저장하고 제1리드신호에 응답하여 출력하기 위한 제1메모리 및 제2라이트 인에이블 신호에 응답하여 상기 제1화면의 하측 데이타를 저장하고 상기 제1리드 신호에 응답하여 출력하기 위한 제2메모리를 구비하여 된 것을 특징으로 하는 평판형 표시 판넬의 구동회로.

청구항 3

제2항에 있어서, 상기 제1리드신호는 상기 제1 및 제2라이트 인에이블 신호의 2배의 듀티비를 가지는 것을 특징으로 하는 평판형 표시 판넬의 구동회로.

청구항 4

제3항에 있어서, 상기 제2구동회로가 제3라이트 인에이블 신호에 응답하여 제2화면의 상측 데이타를 저장하고 제2리드신호에 응답하여 출력하기 위한 제3메모리 및 제4라이트 인에이블 신호에 응답하여 상기 제2화면의 하측 데이타를 저장하고 상기 제2리드 신호에 응답하여 출력하기 위한 제4메모리를 구비하여 된 것을 특징으로 하는 평판형 표시 판넬의 구동회로.

청구항 5

제4항에 있어서, 상기 제2리드 신호는 상기 제3 및 제4라이트 인에이블 신호의 2배의 듀티비를 가지는 것을 특징으로 하는 평판형 표시 판넬의 구동회로.

청구항 6

제1전극과 제2전극을 가지며 제1부분과 제2부분으로 나누어진 평판형 표시 판넬을 구비한 평판형 표시 장치의 구동 방법에 있어서, 상기 제1부분과 제2부분의 제2전극을 동시에 구동하는 단계와 상기 제1부분과 제2부분의 제2전극에 해당하는 상기 제1전극의 데이타를 동시에 전달하는 단계로 이루어진 것을 특징으로 하는 평판형 표시 판넬의 구동회로.

청구항 7


제1전극과 제2전극을 가지며 N개의 부분으로 나누어진 평판형 표시 판넬을 구비한 평판형 표시 장치에 있어서, 상기 N개의 부분의 제1전극들을 구동 하기 위한 N개의 제1구동회로들과 상기 N개의 부분의 각 대응하는 제2전극을 동시에 구동 하기 위한 제2구동회로를 구비한 것을 특징으로 하는 평판형 표시 판넬의 구동회로

청구항 8


제1전극과 제2전극을 가지며 N부분으로 나누어진 평판형 표시 판넬을 구비한 평판형 표시 판넬의 구동 방법에 있어서, 상기 N개의 부분의 제2전극을 동시에 구동하는 단계와, 상기 N개의 부분의 제2전극에 해당하는 상기 제1전극의 데이타를 동시에 전달하는 단계로 이루어진 것을 특징으로 하는 평판형 표시 판넬의 구동 방법.

도면


도면1




도면2




도면3



도면4



도면5



도면6

