(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号

特許第4289143号
(P4289143)

(45)発行日　平成21年7月1日(2009.7.1)　(24)登録日　平成21年4月10日(2009.4.10)

(51)Int.Cl.			F I		
G02F	1/1343	(2006.01)	G02F	1/1343	
G02F	1/1335	(2006.01)	G02F	1/1335	520
G02F	1/1368	(2006.01)	G02F	1/1368	

請求項の数 6　(全 27 頁)

(21)出願番号　特願2003-415274 (P2003-415274)
(22)出願日　平成15年12月12日 (2003.12.12)
(65)公開番号　特開2004-206108 (P2004-206108A)
(43)公開日　平成16年7月22日 (2004.7.22)
審査請求日　平成18年3月31日 (2006.3.31)
(31)優先権主張番号　特願2002-362406 (P2002-362406)
(32)優先日　平成14年12月13日 (2002.12.13)
(33)優先権主張国　日本国(JP)

(73)特許権者　000004329
日本ビクター株式会社
神奈川県横浜市神奈川区守屋町３丁目１２番地
(74)代理人　100083806
弁理士　三好　秀和
(74)代理人　100101247
弁理士　高橋　俊一
(72)発明者　岩佐　隆行
神奈川県横浜市神奈川区守屋町３丁目１２番地　日本ビクター株式会社内

審査官　鈴木　俊光

最終頁に続く

(54)【発明の名称】反射型液晶表示装置及び反射型液晶表示装置の製造方法

(57)【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板に設けられた駆動回路部と、前記駆動回路部の上方に設けられた導電性の第１の遮光膜と、前記第１の遮光膜の上方に設けられた導電性の第２の遮光膜と、前記第２の遮光膜の上方にマトリックス状に設けられた光反射性の複数の画素電極と、を有する駆動基板と、
前記画素電極と所定の間隙を有して対向配置された光透過性電極を有する光透過性基板と、
前記所定の間隙に封入され、前記駆動回路部により前記画素電極毎に駆動される液晶と、
を備え、
前記複数の画素電極は、前記複数の画素電極間に設けられた第１の開口部によって互いに電気的に絶縁され、
前記第１の遮光膜は、前記画素電極毎に、前記第１の開口部と対向しない範囲に設けられた第２の開口部で囲まれて前記駆動回路部に電気的に接続された第１の領域と、前記第２の開口部より外側に設けられて前記第１の領域と電気的に絶縁された第２の領域と、を有し、
前記第２の遮光膜は、前記第２の開口部と対向しない範囲に設けられた第３の開口部によって前記画素電極毎に電気的に分離されると共に、前記画素電極に対応する領域の内に設けられており、

前記画素電極と前記第１の遮光膜の前記第１の領域とは、前記第２の遮光膜を貫通すると共に前記第２の遮光膜に電気的に接続されたビアホールを介して、前記画素電極毎にそれぞれ電気的に接続されていることを特徴とする反射型液晶表示装置。

【請求項２】

前記第２の遮光膜は、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、またはこれらチタン膜及び窒化チタン膜が積層された積層膜を有することを特徴とする請求項１記載の反射型液晶表示装置。

【請求項３】

前記第１の遮光膜と前記第２の遮光膜との間隙が誘電体材料で充填された容量部を備えていることを特徴とする請求項１記載の反射型液晶表示装置。

【請求項４】

前記誘電体材料は、窒化ケイ素（ＳｉＮ）または窒化酸化ケイ素（ＳｉＯＮ）を含むことを特徴とする請求項３記載の反射型液晶表示装置。

【請求項５】

前記第１の遮光膜と前記第２の遮光膜と間隔を４００ｎｍ以下としたことを特徴とする請求項１記載の反射型液晶表示装置。

【請求項６】

半導体基板の上方に設けられた導電性の第１の遮光膜上に、反射防止膜，第１の絶縁膜，導電性の第２の遮光膜，及び第２の絶縁膜を順次積層する膜積層工程と、

前記膜積層工程後に、前記第２の絶縁膜，前記第２の遮光膜，前記第１の絶縁膜，及び前記反射防止膜を貫通して、前記第１の遮光膜を露出させる穴を形成する穴形成工程と、

前記穴形成工程後に、前記穴を導電性部材で埋めて、前記第１の遮光膜と前記第２の遮光膜とを前記導電性部材で電気的に接続する穴導電部材接続工程と、

前記穴導電部材接続工程後に、前記第２の絶縁膜上に、前記導電部材に電気的に接続された光反射性の画素電極を形成して、前記画素電極と前記第２の遮光膜と前記第１の遮光膜とを前記導電性部材で電気的に接続する画素電極形成工程と、

を有することを特徴とする反射型液晶表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、反射型液晶表示装置において、透明基板側から対向電極を介して液晶内に入射させた読み出し光の一部が隣り合う反射用画素電極間に形成した開口部から反射用画素電極に隣接した絶縁膜内に侵入した際に、この読み出し光の一部によって半導体基板上に設けたスイッチング素子内で生じるリーク電流を低減できる反射型液晶表示装置及び反射型液晶表示装置の製造方法に関するものである。

【背景技術】

【０００２】

最近、屋外公衆用や管制業務用のディスプレイとか、ハイビジョン放送規格やコンピュータ・グラフィクスのＳＶＧＡ規格に代表される高精細映像の表示用ディスプレイ等のように、映像を大画面に表示するための投射型液晶表示装置が盛んに利用されている。

【０００３】

この種の投射型液晶表示装置には、大別すると透過方式を用いた透過型液晶表示装置と、反射方式を用いた反射型液晶表示装置とがあるが、前者の透過型液晶表示装置の場合には、各画素に設けられたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）の領域が光を透過させる画素の透過領域とならないために開口率が小さくなるという欠点を有していることから、後者の反射型液晶表示装置が注目されている。

【０００４】

一般的に、上記した反射型液晶表示装置では、半導体基板（Ｓｉ基板）上に複数のスイッチング素子をそれぞれ電気的に分離して設け、且つ、複数のスイッチング素子の上方に積層して成膜した複数の機能膜のうちで最上層に複数のスッチング素子と対応する複数の

反射用画素電極をそれぞれ電気的に分離して設けると共に、一つのスイッチング素子に接続した一つの反射用画素電極及びスイッチング素子用の保持容量部とを組にして一つの画素を形成し、この画素を半導体基板上にマトリックス状に複数配置すると共に、複数の反射用画素電極に対向して全画素共通となる透明な対向電極を透明基板（ガラス基板）の下面に成膜して、複数の反射用画素電極と対向電極との間に液晶を封入して構成することで、透明基板側からカラー画像用の読み出し光を対向電極を介して液晶内に入射させて、スイッチング素子により対向電極と各反射用画素電極の間の電位差を映像信号に対応させて各反射用画素電極ごとに変化させ、液晶の配向を制御することでカラー画像用の読出し光を変調して、各反射用画素電極で反射させたカラー画像用の読出し光を透明基板から出射させるものである。

【０００５】

図１は従来例１の反射型液晶表示装置において、一つの画素を模式的に拡大して示した断面図、

図２（ａ）は従来例１の反射型液晶表示装置におけるアクティブマトリックス駆動回路を説明するためのブロック図であり、（ｂ）は（ａ）中のＸ部を拡大して示した模式図である。

【０００６】

図１に示した従来例１の反射型液晶表示装置１０Ａは一般的な反射型プロジェクタに適用できるように構成されているものであり、画像を表示するための複数の画素のうちで一つの画素を拡大して説明すると、基台となる半導体基板１１は、単結晶シリコンのようなｐ型Ｓｉ基板（又はｎ型Ｓｉ基板でも良い）を用いており、この半導体基板（以下、ｐ型Ｓｉ基板と記す）１１内の図示左側に、一つのｐ⁻ウエル領域１２が左右のフィールド酸化膜１３Ａ，１３Ｂによって画素単位で電気的に分離された状態で設けられている。そして、一つのｐ⁻ウエル領域１２内に一つのスイッチング素子１４が設けられており、このスイッチング素子１４はＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）として構成されている。

【０００７】

また、一つのスイッチング素子（以下、ＭＯＳＦＥＴと記す）１４は、ｐ⁻ウエル領域１２上の略中央に位置するゲート酸化膜１５上にポリシリコンからなるゲート電極１６が成膜されることでゲートＧが形成されている。

【０００８】

また、ＭＯＳＦＥＴ１４のゲートＧの図示左側にはドレイン領域１７が形成され、且つ、このドレイン領域１７上に第１ビアホールＶｉａ１内のアルミ配線によりドレイン電極１８が成膜されることで、ドレインＤが形成されている。

【０００９】

また、ＭＯＳＦＥＴ１４のゲートＧの図示右側にはソース領域１９が形成され、且つ、このソース領域１９上に第１ビアホールＶｉａ１内のアルミ配線によりソース電極２０が成膜されることで、ソースＳが形成されている。

【００１０】

また、ｐ型Ｓｉ基板１１上でｐ⁻ウエル領域１２より図示右方に、イオン注入した拡散容量電極２１が形成されており、この拡散容量電極２１も左右のフィールド酸化膜１３Ｂ，１３Ｃによって画素単位で電気的に分離された状態で設けられており、フィールド酸化膜１３Ａからフィールド酸化膜１３Ｃまでの範囲が一つの画素と対応している。

【００１１】

また、拡散容量電極２１上には絶縁膜２２と容量電極２３とが順に成膜され、且つ、容量電極２３上に第１ビアホールＶｉａ１内のアルミ配線により容量電極用コンタクト２４が成膜されることで、一つのＭＯＳＦＥＴ１４に対応した保持容量部Ｃが形成されている。

【００１２】

また、フィールド酸化膜１３Ａ～１３Ｃ，ゲート電極１６，容量電極２３の上方には、

第１層間絶縁膜２５と、第１メタル膜２６と、第２層間絶縁膜２７と、第２メタル膜２８と、第３層間絶縁膜２９と、第３メタル膜３０とによる複数の機能膜が上記した順で積層して成膜されている。

【００１３】

この際、第１，第２，第３層間絶縁膜２５，２７，２９は、絶縁性があるＳｉＯ$_2$（酸化ケイ素）などを用いて成膜されている。

【００１４】

また、第１，第２，第３メタル膜２６，２８，３０は、導電性があるアルミ配線などにより一つのスイッチング素子１４と対応して一つの画素ごとに所定のパターン形状にそれぞれ区画されており、同じ画素内では第１，第２，第３メタル膜２６，２８，３０同士が電気的に接続されているものの、隣り合う画素に対しては第１，第２，第３メタル膜２６，２８，３０の各隣り合う膜間に開口部２６ａ，２８ａ，３０ａがそれぞれ形成されることで画素ごとに一つの第１，第２，第３メタル膜２６，２８，３０が電気的にそれぞれ分離されている。

【００１５】

そして、一つの画素内で、最下段の第１メタル膜２６は第１層間絶縁膜２５をエッチングした各第１ビアホールＶｉａ１内にアルミ配線を成膜することにより形成したドレイン電極１８，ソース電極２０，容量電極用コンタクト２４を介して一つのスイッチング素子１４，保持容量部Ｃにそれぞれ接続されている。

【００１６】

また、一つの画素内において、中段の第２メタル膜２８は、上方に配置した後述の透明基板４２側から入射させた読み出し光Ｌの一部を下方に設けたｐ型Ｓｉ基板１１上のＭＯＳＦＥＴ１４側に対して遮光するための金属遮光膜として設けられているものである。即ち、第２メタル膜（金属遮光膜）２８は、上段の隣り合う第３メタル膜３０間に形成された開口部３０ａから侵入する読み出し光Ｌの一部を遮光するように開口部３０ａを覆って成膜されていると共に、第２層間絶縁膜２７をエッチングした第２ビアホールＶｉａ２内にアルミ配線を成膜することにより最下段の第１メタル膜２６に接続されている。

【００１７】

また、一つの画素内において、上段の第３メタル膜３０は、一つの画素に対応して隣り合う第３メタル膜３０間に形成した開口部３０ａによって正方形状に区切られて一つの反射用画素電極として設けられており、且つ、第３層間絶縁膜２９をエッチングした第３ビアホールＶｉａ３内にアルミ配線を成膜することにより中段の第２メタル膜２８に接続されている。

【００１８】

また、第３メタル膜（以下、反射用画素電極と記す）３０の上方には液晶４０が封入されており、この液晶４０を介して透明な対向電極４１が透明基板（ガラス基板）４２の下面に複数の反射用画素電極３０に対向し、且つ、各反射用画素電極３０に対する共通電極として画素ごとに区画されずにＩＴＯ（Indium Tin Oxide）などを用いて成膜されている。

【００１９】

次に、従来例１の反射型液晶表示装置１０Ａにおいて、上記したＭＯＳＦＥＴ（スイッチング素子）１４をｐ型Ｓｉ基板１１上にマトリックス状に複数配置した時のアクティブマトリックス駆動回路について図２（ａ），（ｂ）を用いて説明する。

【００２０】

図２（ａ），（ｂ）に示した如く、従来の反射型液晶表示装置１０Ａにおけるアクティブマトリックス駆動回路７０では、複数のＭＯＳＦＥＴ（スイッチング素子）１４がｐ型Ｓｉ基板（半導体基板）１１上にマトリックス状に配置されており、且つ、一つのＭＯＳＦＥＴ１４に接続した一つの反射用画素電極３０及びＭＯＳＦＥＴ用の保持容量部Ｃとを組にして一つの画素が形成され、この画素の組がｐ型Ｓｉ基板１１上にマトリックス状に複数配置されている。

【００２１】
そして、複数の画素のうちで一つの画素を特定するために、水平シフトレジスタ回路７１と垂直シフトレジスタ回路７５とが列方向と行方向とに別れてそれぞれ設けられている。

【００２２】
まず、水平シフトレジスタ回路７１側では、画素の各列ごとにビデオスイッチ７２を介して信号線７３が垂直方向に向かって配線されているものの、ここでは図示の都合上、信号線７３は１本のみを水平シフトレジスタ回路７１側に結線した状態で示す。また、水平シフトレジスタ回路７１とビデオスイッチ７２との間に設けた信号線７３にはビデオ線７４が結線されている。また、一つの信号線７３は、一つの列に配置した複数のＭＯＳＦＥＴ１４のドレイン電極１８に接続されている。

【００２３】
次に、垂直シフトレジスタ回路７５側では、画素の各行ごとにゲート線７６が水平方向に向かって配線されているものの、ここでは図示の都合上、ゲート線７６は１本のみを垂直シフトレジスタ回路７５側に結線した状態で示す。また、一つのゲート線７６は、一つの行に配置した複数のＭＯＳＦＥＴ１４のゲート電極１６に接続されている。

【００２４】
また、各ＭＯＳＦＥＴ１４のソース電極２０は、一つの反射用画素電極３０と、保持容量部Ｃの容量電極用コンタクト２４及び容量電極２３とに接続されている。この際、アクティブマトリックス駆動回路７０は、周知のフレーム反転駆動法を適用しており、ビデオ信号はフレーム周期ごとに正極性及び負極性に反転し、即ち、例えば、ビデオ信号の第ｎフレーム期間が正書き込み、第（ｎ＋１）フレーム期間が負書き込みとなる。従って、信号線７３からビデオ信号を入力する場合には、信号線７３をＭＯＳＦＥＴ１４のドレイン電極１８か、又は、ソース電極２０のいずれか一方に接続すれば良いが、ここでは上述したように信号線７３をドレイン電極１８に接続している。尚、信号線７３をソース電極２０に接続した場合には、ドレイン電極１８に一つの反射用画素電極３０と、保持容量部Ｃの容量電極用コンタクト２４及び容量電極２３とが接続されるものである。

【００２５】
また、上記した従来の反射型液晶表示装置１０Ａにおいて、固定電位としてＭＯＳＦＥＴ１４に供給するウエル電位と、保持容量部Ｃに供給するＣＯＭ（コモン）電位とが必要である。

【００２６】
即ち、ＭＯＳＦＥＴ１４に供給するウエル電位は、ゲート線７６と、一つのｐ$^{-}$ウエル領域１２（図１）内に形成した不図示のｐ$^{+}$領域上のウエル電位用コンタクトとの間に固定電位として例えば１５Ｖの電圧が印加されている。尚、ｎ型Ｓｉ基板を用いた場合にはウエル電位として例えば０Ｖを印加すれば良い。

【００２７】
一方、保持容量部Ｃに供給するＣＯＭ電位は、保持容量部Ｃの容量電極２４と、拡散容量電極２２上の不図示のＣＯＭ（コモン）電位用コンタクトと間に固定電位として例えば８．５Ｖの電圧が印加されている。この際、ＣＯＭ電位は、保持容量部Ｃを形成するためには基本的に何ボルトでもかまわないものの、ビデオ信号の中心値（例えば８．５Ｖ）などに設定しておけば、保持容量部Ｃにかかる電圧は電源電圧の略半分ですむ。つまり、保持容量耐圧は電源電圧の略半分で良いので、保持容量部Ｃの絶縁膜２２の膜厚のみを薄くして容量値を大きくすることが可能であり、保持容量部Ｃの保持容量値が大きいと、反射用画素電極３０の電位の変動を小さくすることができ、フリッカーや焼きつきなどに対して有利である。

【００２８】
そして、保持容量部Ｃは、一つの反射用画素電極３０に印加された電位とＣＯＭ電位との電位差に応じて電荷を蓄積し、非選択期間に一つのＭＯＳＦＥＴ１４がオフ状態になってもその電圧を保持し、一つの反射用画素電極３０にその保持電圧を印加し続ける機能を

備えている。

【００２９】

ここで、従来の反射型液晶表示装置１０Ａにおけるアクティブマトリックス駆動回路７０において、一つの画素を駆動させる場合には、ビデオ線７４から順次タイミングをずらして入力されたビデオ信号がビデオスイッチ７２を介して列方向に配置した一つの信号線７３に供給され、且つ、この一つの信号線７３と行方向に配置した一つのゲート線７６とが交差した位置にある一つのＭＯＳＦＥＴ１４が選択されてＯＮ動作する。

【００３０】

そして、選択された一つの反射用画素電極３０に信号線７３を介してビデオ信号が入力されると電荷のかたちで保持容量部Ｃに書き込まれ、且つ、選択された一つの反射用画素電極３０と対向電極４１（図１）と間にビデオ信号に応じて電位差が発生し、液晶４０の光学特性を変調している。この結果、透明基板４２側から入射させたカラー画像用の読み出し光Ｌ（図１）は液晶４０で画素ごとに変調されて反射用画素電極３０により反射され、透明基板４２から出射される。このため、透過方式と異なって、読み出し光Ｌ（図１）を１００％近く利用でき、投射される画像に対して高精細と高輝度とを両立できる構造となっている。

【００３１】

この際、図１に示したように、透明基板４２側から入射させたカラー画像用の読み出し光Ｌの一部は、隣り合う反射用画素電極３０間に形成した開口部３０ａから第３層間絶縁膜２９内に侵入し、この第３層間絶縁膜２９内でアルミ配線による反射用画素電極（第３メタル膜）３０の下面とアルミ配線による金属遮光膜（第２メタル膜）２８の上面との間で反射を繰り返し、この後、読み出し光Ｌの一部は金属遮光膜２８が成膜されていない開口部２８ａから第２層間絶縁膜２７内に侵入し、この第２層間絶縁膜２７内でアルミ配線による金属遮光膜２８の下面とアルミ配線による第１メタル膜２６の上面との間で反射を繰り返し、更に第１メタル膜２６が成膜されていない開口部２６ａから第１層間絶縁膜２５内に侵入する。この際、第１メタル膜２６が成膜されていない開口部２６ａは、ＭＯＳＦＥＴ１４のゲート電極１６の上方部位とか、保持容量部Ｃの容量電極２３の上方部位に形成されているために、第１層間絶縁膜２５内に侵入した読み出し光Ｌの一部はＭＯＳＦＥＴ１４のゲート電極１６，ドレイン領域１７，ソース領域１９と、保持容量部Ｃの容量電極２３とに到達する。

【００３２】

ここで、読み出し光Ｌの一部がＭＯＳＦＥＴ１４のドレイン領域１７及びソース領域１９に侵入すると、p^-ウエル領域１２と、ＭＯＳＦＥＴ１４内で高濃度のn^+不純物層からなるドレイン領域１７及びソース領域１９とでｐｎ接合になっているためにフォトダイオード機能が働き、読み出し光Ｌの一部により光キャリアが発生してリーク電流が生じるので、反射用画素電極３０の電位の変動を引き起こす可能性があり、この反射用画素電極３０の電位の変動は、フリッカーや焼き付きをおこす原因となるため、読み出し光Ｌの一部によるＭＯＳＦＥＴ１４内での光リークを最小限にする必要がある。

【００３３】

上記した読み出し光Ｌの一部によるＭＯＳＦＥＴ１４内での光リークの発生を抑えるように対策した液晶表示装置がある（例えば、特許文献１参照）。

【特許文献１】特開２００２－４０４８２号公報（第３－７頁、図１）。

【００３４】

図３は従来例２の液晶表示装置を模式的に示した断面図である。

図３に示した従来例２の液晶表示装置１００は、上記した特許文献１（特開２００２－４０４８２号公報）に開示されているものであり、ここでは特許文献１を参照して簡略に説明する。

【００３５】

図３に示した如く、従来例２の液晶表示装置１００では、第１の基板（駆動回路基板）１０１上に複数のアクティブ素子１０２が設けられている。この際、一つのアクティブ素

子１０２は、ゲート電極１０３と、このゲート電極１０３の左右に設けられたドレイン領域１０４とソース領域１０５とで構成され、且つ、一つのアクティブ素子１０２は、絶縁膜１０６につながった左右のフィールド酸化膜１０７，１０７によって隣りのアクティブ素子１０２に対して電気的に分離されている。

【００３６】

また、アクティブ素子１０２の上方には、第１の層間膜１０８と、第１の導電膜１０９と、第２の層間膜１１０と、第１の遮光膜１１１と、第３の層間膜１１２と、第２の遮光膜１１３と、第４の層間膜１１４と、反射電極となる第２の導電膜（以下、反射電極と記す）１１５とによる複数の機能膜が上記した順で積層して成膜されている。

【００３７】

この際、第１の導電膜１０９，第１の遮光膜１１１，第２の遮光膜１１３，反射電極１１５は、それぞれ導電性を備えて一つのアクティブ素子１０２ごとに所定のパターンで区画化されている。

【００３８】

また、第１の導電膜１０９は、第１の層間膜１０８中に形成した第１ビアホールＶｉａ１を介して一つのアクティブ素子１０２のドレイン領域１０４とソース領域１０５に接続されている。また、第１の遮光膜１１１は後述するように電圧を印加するために図示枠外の仮想線で示した第２ビアホールＶｉａ２を形成する必要がある。また、第２の遮光膜１１３は、第２，第３の層間膜１１０，１１２中に形成した第３ビアホールＶｉａ３を介して第１の導電膜１０９に接続されている。更に、反射電極１１５は、第４の層間膜１１４中に形成した第４ビアホールＶｉａ４を介して第２の遮光膜１１３に接続されている。従って、一つの反射電極１１５は、第２の遮光膜１１３，第１の導電膜１０９を介して一つのアクティブ素子１０２に接続されている。

【００３９】

更に、反射電極（第２の導電膜）１１５の上方には、配向膜１１６，液晶組成物１１７，配向膜１１８，対向電極１１９，第２の基板（透明基板）１２０が上記順にそれぞれ設けられており、液晶組成物１１７内は左右のスペーサ１２１，１２１によって一つの反射電極１１５（一つの画素）ごとに区分されている。

【００４０】

この際、隣り合う反射電極１１５間に形成した開口部１１５ａ上に上記したスペーサ１２１が配置されると共に、第２の遮光膜１１３は反射電極１１５と略同じ大きさで上記開口部１１５ａを覆うように形成され、更に、第１の遮光膜１１１は隣り合う第２の遮光膜１１３間に形成した開口１１３ａを覆うように形成されているため、第２の基板（透明基板）１２０から入射させた読み出し光Ｌの一部が隣り合う反射電極１１５間に形成した開口部１１５ａから第４の層間膜１１４内に侵入しても、この読み出し光Ｌの一部は第１，第２の遮光膜１１１，１１３によって遮られて第１の基板１０１上に設けたアクティブ素子１０２まで到達しないので、読み出し光Ｌの一部によるアクティブ素子１０２内での光リークの発生を抑えることができるように対策が施されている。

【００４１】

尚、上記構成による従来例２の液晶表示装置１００では、第１の遮光膜１１１に電圧を印加し、且つ、第１の遮光膜１１１，第３の層間膜１１２，第２の遮光膜１１３によりキャパシタ（コンデンサ）を形成している。そして、対向電極１１９に対して反射電極１１５の電圧を変動させる際に、反射電極１１５，液晶組成物１１７，対向電極１１９による第１のコンデンサと、上記した第１の遮光膜１１１，第３の層間膜１１２，第２の遮光膜１１３による第２のコンデンサとを用いている。

【００４２】

そして、上記の構成により、液晶表示素子に発生する不要な光の入射を防止し、高品位な画質の液晶表示装置１００及びこれを用いた液晶プロジェクタを実現することができる旨が開示されている。

【発明の開示】

【発明が解決しようとする課題】
【００４３】
ところで、図１に示した従来例１の反射型液晶表示装置１０Ａでは、前述したように、透明基板４２側から入射させたカラー画像用の読み出し光Ｌの一部がｐ型Ｓｉ基板１１上に形成したＭＯＳＦＥＴ１４側に到達するために光リークが発生してしまう。
【００４４】
一方、図３に示した従来例２の反射型液晶表示装置１００では、隣り合う反射電極１１５間に形成した開口部１１５ａを覆うように反射電極１１５の下方に第２の遮光膜１１３を設け、更に、隣り合う第２の遮光膜１１３間に形成した開口部１１３ａを覆うように第２の遮光膜１１３の下方に第２の遮光膜１１３を設けることで、第２の基板（透明基板）１２０側から入射させた読み出し光Ｌの一部が第１の基板１０１上に形成したアクティブ素子１０２に到達しないために光リークが発生しないものの、第１の基板１０１の上方に第１の導電膜１０９と、第２の層間膜１１０と、第１の遮光膜１１１と、第３の層間膜１１２と、第２の遮光膜１１３と、第４の層間膜１１４と、反射電極（第２の導電膜）１１５とを順に積層する際に、第１の導電膜１０９に対して第１ビアホールＶｉａ１を形成する工程と、第１の遮光膜１１１に対して第２ビアホールＶｉａ２を形成する工程と、第２の遮光膜１１３に対して第３ビアホールＶｉａ３を形成する工程と、反射電極（第２の導電膜）１１５に対して第４ビアホールＶｉａ４を形成する工程とを行わねばならず、とくに、ビアホールを形成する工程が増えることで液晶表示装置１００の製作に時間がかかると共に、歩留まりも悪くなる傾向があり問題となっている。
【００４５】
そこで、透明基板側から入射させた読み出し光Ｌの一部によるスイッチング素子内での光リークを最小限にする際に、半導体基板と反射用画素電極との間に少なくとも２層以上の金属遮光膜を各上下に絶縁膜を介装させて設けても、ビアホールを形成する工程を従来例２よりも１工程削減でき、且つ、２層の金属遮光膜間に形成した遮光用絶縁膜の膜厚をカラー画像用の読み出し光に対して良好な特性が得られるように設定すると共に、半導体基板上に設けた一つのスイッチング素子に対する保持容量値をより大きく設定することができる反射型液晶表示装置及び反射型液晶表示装置の製造方法が望まれている。
【課題を解決するための手段】
【００４６】
本発明は上記課題に鑑みてなされたものであり、第１の発明は、半導体基板と、前記半導体基板に設けられた駆動回路部と、前記駆動回路部の上方に設けられた導電性の第１の遮光膜と、前記第１の遮光膜の上方に設けられた導電性の第２の遮光膜と、前記第２の遮光膜の上方にマトリックス状に設けられた光反射性の複数の画素電極と、を有する駆動基板と、
前記画素電極と所定の間隙を有して対向配置された光透過性電極を有する光透過性基板と、
前記所定の間隙に封入され、前記駆動回路部により前記画素電極毎に駆動される液晶と、
を備え、
前記複数の画素電極は、前記複数の画素電極間に設けられた第１の開口部によって互いに電気的に絶縁され、
前記第１の遮光膜は、前記画素電極毎に、前記第１の開口部と対向しない範囲に設けられた第２の開口部で囲まれて前記駆動回路部に電気的に接続された第１の領域と、前記第２の開口部より外側に設けられて前記第１の領域と電気的に絶縁された第２の領域と、を有し、
前記第２の遮光膜は、前記第２の開口部と対向しない範囲に設けられた第３の開口部によって前記画素電極毎に電気的に分離されると共に、前記画素電極に対応する領域の内に設けられており、
前記画素電極と前記第１の遮光膜の前記第１の領域とは、前記第２の遮光膜を貫通する

と共に前記第２の遮光膜に電気的に接続されたビアホールを介して、前記画素電極毎にそれぞれ電気的に接続されていることを特徴とする反射型液晶表示装置である。

【００４７】

また、第２の発明は、上記した第１の発明の反射型液晶表示装置において、前記第２の遮光膜は、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、またはこれらチタン膜及び窒化チタン膜が積層された積層膜を有することを特徴とする反射型液晶表示装置である。

【００４８】

また、第３の発明は、上記した第１の発明の反射型液晶表示装置において、前記第１の遮光膜と前記第２の遮光膜との間隙が誘電体材料で充填された容量部を備えていることを特徴とする反射型液晶表示装置である。

【００４９】

また、第４の発明は、上記した第３の発明の反射型液晶表示装置において、前記誘電体材料は、窒化ケイ素（ＳｉＮ）または窒化酸化ケイ素（ＳｉＯＮ）を含むことを特徴とする反射型液晶表示装置である。

【００５０】

また、第５の発明は、上記した第１の発明の反射型液晶表示装置において、前記第１の遮光膜と前記第２の遮光膜と間隔を４００ｎｍ以下としたことを特徴とする反射型液晶表示装置である。

【００５１】

また、第６の発明は、半導体基板の上方に設けられた導電性の第１の遮光膜上に、反射防止膜，第１の絶縁膜，導電性の第２の遮光膜，及び第２の絶縁膜を順次積層する膜積層工程と、

前記膜積層工程後に、前記第２の絶縁膜，前記第２の遮光膜，前記第１の絶縁膜，及び前記反射防止膜を貫通して、前記第１の遮光膜を露出させる穴を形成する穴形成工程と、

前記穴形成工程後に、前記穴を導電性部材で埋めて、前記第１の遮光膜と前記第２の遮光膜とを前記導電性部材で電気的に接続する穴導電部材接続工程と、

前記穴導電部材接続工程後に、前記第２の絶縁膜上に、前記導電部材に電気的に接続された光反射性の画素電極を形成して、前記画素電極と前記第２の遮光膜と前記第１の遮光膜とを前記導電性部材で電気的に接続する画素電極形成工程と、

を有することを特徴とする反射型液晶表示装置の製造方法である。

【発明の効果】

【００５２】

本発明に係る反射型液晶表示装置及び反射型液晶表示装置の製造方法によれば、ビアホールを形成する工程を、上述した従来例２のような、光リークの発生を抑えるように対策された液晶表示装置よりも１工程削減することができる。

【００５３】

また、本発明に係る反射型液晶表示装置によれば、反射用画素電極の電位の変動を小さくすることができ、フリッカーや焼きつきなどに対して有利となる。

【００５４】

また、本発明に係る反射型液晶表示装置によれば、隣り合う反射用画素電極間に形成した開口部から侵入した読み出し光の一部を吸収することができる。

【００５５】

また、本発明に係る反射型液晶表示装置によれば、カラー画像用の読み出し光Ｌのうちでｂ（青色）光の波長４００ｎｍ以下の光は使用する必要がないので、遮光用絶縁膜の遮光効果をもっとも高くすることができる。

【００５６】

また、本発明に係る反射型液晶表示装置によれば、隣り合う反射用画素電極間に形成した開口部から侵入した読み出し光の一部を反射率が低いＳｉＮ又はＳｉＯＮにより遮光性能を向上させることができると共に、誘電率が大きいＳｉＮ又はＳｉＯＮにより２層の金属遮光膜間に成膜した遮光用絶縁膜と該２層の金属遮光膜とで形成した保持容量部の保持

容量値を大きくすることができる。更に、高屈折率のＳｉＮ又はＳｉＯＮによる遮光用絶縁膜と、光吸収性がある金属遮光膜とを組み合わせることで遮光効果をより大きくすることができる。

【００５７】

また、以下に示す反射型液晶表示装置の製造方法によれば、反射型液晶表示装置を製造した際に、金属遮光膜は、メタル膜中に形成した開口部内でメタル膜に接触してショートしてしまう現象がなくなる。これにより、反射用画素電極とＣＯＭ電位とがショートすることもなく、また、金属遮光膜とメタル膜との間に保持容量部も正常に形成できるので、品質及び性能の良い反射型液晶表示装置を製造することができる。

【発明を実施するための最良の形態】

【００５８】

以下に本発明に係る反射型液晶表示装置及び反射型液晶表示装置の製造方法の一実施例を図４乃至図１５を参照して、実施例１～実施例３の順に詳細に説明する。

【実施例１】

【００５９】

図４は本発明に係る実施例１の反射型液晶表示装置において、一つの画素を模式的に拡大して示した断面図、

図５は図４に示した第１金属遮光膜（第２メタル膜）と第２金属遮光膜と反射用画素電極（第３メタル膜）とを電気的に接続するための第３ビアホールを説明するために一部拡大して示した断面図であり、（ａ）は第３ビアホール内をタングステンで形成した場合を示し、（ｂ）は第３ビアホール内をアルミ配線で形成した場合を示した図、

図６は図４に示した反射用画素電極（第３メタル膜）と第２金属遮光膜と第３ビアホールとを平面的に示した平面図、

図７は本発明に係る実施例１の反射型液晶表示装置において、一つのスイッチング素子に対する保持容量の形成について説明するための断面図であり、（ａ）は比較例となる従来例１の場合を示し、（ｂ）は本発明の場合を示した図、

図８は本発明に係る実施例１の反射型液晶表示装置において、第１金属遮光膜（第２メタル膜）／反射防止膜上に成膜した遮光用絶縁膜の反射率を説明するための図である。

【００６０】

図４に示した本発明に係る実施例１の反射型液晶表示装置１０Ｂの構造形態は、先に図１を用いて説明した従来例１の反射型液晶表示装置１０Ａの構造形態に対して、先に図３を用いて説明した従来例２の液晶表示装置１００における光リーク防止対策の技術的思想を一部適用したものであり、この際、半導体基板と反射用画素電極との間に少なくとも２層以上の金属遮光膜を各上下に絶縁膜を介装させて設けても、ビアホールを形成する工程を従来例２よりも１工程削減し、且つ、２層の金属遮光膜間に形成した遮光用絶縁膜の膜厚をカラー画像用の読み出し光に対して良好な特性が得られるように設定すると共に、半導体基板上に設けた一つのスイッチング素子に対する保持容量値をより大きく設定することができるように構成したものである。

【００６１】

尚、説明の便宜上、先に示した従来例１の反射型液晶表示装置１０Ａと同じ構成部材に対して同一の符号を付して図示すると共に、同じ構成部材に対しては必要に応じて適宜説明し、従来例１と異なる構成部材に新たな符号を付して、従来例１と異なる点を中心にして説明する。

【００６２】

図４に示した如く、本発明に係る実施例１の反射型液晶表示装置１０Ｂにおいて、画像を表示するための複数の画素のうちで一つの画素を拡大して説明すると、基台となる半導体基板１１は、先に図１を用いて説明した従来例１の反射型液晶表示装置１０Ａと同様に、ｐ型Ｓｉ基板（又はｎ型Ｓｉ基板でも良い）を用いており、この半導体基板（以下、ｐ型Ｓｉ基板と記す）１１内に一つのｐ⁻ウエル領域１２が左右のフィールド酸化膜１３Ａ，１３Ｂによって画素単位で電気的に分離された状態で設けられている。そして、一つの

ｐ⁻ウエル領域１２内に一つのスイッチング素子１４として低電圧駆動タイプのＭＯＳＦＥＴが設けられている。このスイッチング素子（以下、ＭＯＳＦＥＴと記す）１４は、ゲート酸化膜１５上にゲート電極１６を成膜したゲートＧと、ドレイン領域１７上にドレイン電極１８を成膜したドレインＤと、ソース領域１９上にソース電極２０を成膜したソースＳとからなり、略７Ｖ程度の低電圧で駆動できるように構成されている。

【００６３】

また、ｐ型Ｓｉ基板１１上でｐ⁻ウエル領域１２より図示右方に、拡散容量電極２１，絶縁膜２２，容量電極２３，容量電極用コンタクト２４からなる保持容量部Ｃ１が形成され、この保持容量部Ｃ１は左右のフィールド酸化膜１３Ｂ，１３Ｃによって画素単位で電気的に分離されている。

【００６４】

また、フィールド酸化膜１３Ａ～１３Ｃ，ゲート電極１６，容量電極２３の上方に積層して成膜した複数の機能膜のうちで最上層に各ＭＯＳＦＥＴ１４と対応する複数の反射用画素電極３０をそれぞれ電気的に分離して設ける際に、第１層間絶縁膜２５から第１メタル膜２６，第２層間絶縁膜２７，第２メタル膜２８までは従来例１と同じように成膜され、且つ、アルミ配線で成膜した第１メタル膜２６は第１ビアホールＶｉａ１内のアルミ配線によるドレイン電極１８，ソース電極２０，容量電極用コンタクト２４を介して一つのスイッチング素子１４及び保持容量部Ｃ１にそれぞれ接続されている。更に、一つの第２メタル膜２８は、隣り合う第２メタル膜２８間に形成した開口部２８ａによって電気的に分離され且つ第２ビアホールＶｉａ２内のアルミ配線により第１メタル膜２６に接続されている点も従来例１と同様である。

【００６５】

ここで、従来例１と異なる点を説明すると、上記した第２メタル膜２８はこの上方に成膜した複数の反射用画素電極３０のうちで、隣り合う反射用画素電極３０間に形成した開口部３０ａからｐ型Ｓｉ基板１１側に向かって侵入するカラー画像用の読み出し光Ｌの一部を遮光するためにこの開口部３０ａを覆うように第１金属遮光膜として成膜されているものである。

【００６６】

また、図５（ａ）又は図５（ｂ）に拡大して示したように、第２メタル膜（以下、第１金属遮光膜と記す）２８の上方に、反射防止膜３１と所定の膜厚（４００ｎｍ以下）の遮光用絶縁膜３２とを順に介して第２金属遮光膜３３が成膜されており、この第２金属遮光膜３３で隣り合う第１金属遮光膜２８間に形成した開口部２８ａ（図４）を覆っている。更に、第２金属遮光膜３３は、後述するように、反射用画素電極（第３メタル膜）３０と同様に画素ごとに電気的に分離されている。

【００６７】

また、第２金属遮光膜３３上に第３層間絶縁膜２９が成膜され、更に、第３層間絶縁膜２９上に反射防止膜３４を介して反射用画素電極（第３メタル膜）３０が形成されている。尚、反射防止膜３１，３４は、図示の都合上、図４には図示せずに図５（ａ）又は図５（ｂ）のみに拡大して図示している。

【００６８】

この際、第１金属遮光膜（第２メタル膜）２８の上面に成膜した反射防止膜３１と、反射用画素電極（第３メタル膜）３０の下面に成膜した反射防止膜３４は、共に導電性のあるＴｉＮ（窒化チタン）を用いて隣り合う反射用画素電極３０間に形成した開口部３０ａ（図４）から第３層間絶縁膜２９内に侵入したカラー画像用の読み出し光Ｌの一部に対して反射を防止するために設けられている。

【００６９】

ここで、上記した遮光用絶縁膜３２は本発明の要部の一部を構成するものであり、第１金属遮光膜（第２メタル膜）２８／反射防止膜３１上にＳｉＯ$_2$（酸化ケイ素）などの酸化膜を用いて通常成膜されているが、酸化膜でなくてもかまわず、酸化膜以外ではＳｉＯ

$_2$よりも誘電率が大きいＳｉＮ（窒化ケイ素）やＳｉＯＮ（窒化酸化ケイ素）などが使用可能である。

【００７０】

また、遮光用絶縁膜３２の膜厚は４００ｎｍ以下が良く、望ましくは３００ｎｍ前後が良い。この理由を説明すると、反射型液晶表示装置１０Ｂは可視光領域の波長４００ｎｍ～７００ｎｍのカラー画像用の読み出し光Ｌを反射用画素電極３０で反射させてカラー表示する。これに伴って、カラー画像用の読み出し光Ｌのうちで Ｂ（青色）光の波長４００ｎｍ以下の光は使用する必要がないため、透明基板４２に波長４００ｎｍ以下の光を入射する必要がない。

【００７１】

従って、遮光用絶縁膜３２の膜厚をカラー画像用の読み出し光Ｌのうちで Ｂ（青色）光の波長以下に対応して４００ｎｍ以下に設定しておけば、隣り合う第２金属遮光膜３３間に形成した開口部３３ａから遮光用絶縁膜３２内に入射したカラー画像用の読み出し光Ｌの一部は、この遮光用絶縁膜３２の下方及び上方に成膜された第１金属遮光膜２８及び第２金属遮光膜３３に吸収または反射されてしまうために遮光用絶縁膜３２の遮光効果をもっとも高くすることができる。

【００７２】

また、遮光用絶縁膜３２は化学蒸着法（ＣＶＤ法：Chemical Vapor Deposition ）で成膜するために公知のようにウエハの面内ばらつきに対して優れている。これに伴って、第１金属遮光膜２８と第２金属遮光膜３３との間に成膜した遮光用絶縁膜３２の膜厚は比較的均一に４００ｎｍ以下に設定可能であるので、遮光用絶縁膜３２の遮光効果のばらつきも少なくすることができる。

【００７３】

次に、遮光用絶縁膜３２上に成膜した第２金属遮光膜３３も本発明の要部の一部を構成するものであり、この第２金属遮光膜３３は隣り合う反射用画素電極３０間に形成した開口部３０ａから第３層間絶縁膜２９内に侵入したカラー画像用の読み出し光Ｌの一部を吸収するために反射率の低い金属を用いて成膜することが重要であり、具体的にはＴｉＮ（窒化チタン：チタンナイトライド）とか、Ｔｉ（チタン）とか、ＴｉＮとＴｉとを積層したＴｉＮ／Ｔｉなどを用いて、第２金属遮光膜３３を５０ｎｍ～２００ｎｍの範囲内の膜厚で成膜している。これにより、第２金属遮光膜３３で読み出し光Ｌの一部を吸収する際に第２金属遮光膜３３の反射率を低く設定することができるので、隣り合う反射用画素電極３０間に形成した開口部３０ａから侵入した読み出し光Ｌの一部を吸収することができる。

【００７４】

更に、一つの反射用画素電極（第３メタル膜）３０をこの下方に成膜した一つの第１金属遮光膜（第２メタル膜）２８に接続するための第３ビアホールＶｉａ３を形成する際に、第２金属遮光膜３３は第３層間絶縁膜２９と同時にエッチング処理が可能な光吸収性を持つ金属膜としているために、反射用画素電極３０の下方に第２，第１金属遮光膜３３，２８を設けてもビアホールを形成する工程を従来例２よりも１工程削減して第１～第３ビアホールＶｉａ１～Ｖｉａ３の３工程内におさめることができる。

【００７５】

この際、第２金属遮光膜３３は、アルミ配線を用いた第１～第３メタル膜２６，２８，３０よりも抵抗値が高いものの、第２金属遮光膜３３は遮光用と後述する保持容量形成用とを目的としているために、電流を流すような配線としての機能は必要としていないので、抵抗値を低くする必要はなく、これにより電気特性に影響を与えることはなく、上記した各目的に対して十分に機能するものである。

【００７６】

また、第２金属遮光膜３３の形状は、図６に示したように、正方形状に成膜した反射用画素電極（第３メタル膜）３０より一回り小形に正方形状に形成されており、且つ、反射用画素電極３０と同様に画素ごとに電気的に分離されている。この際、第２金属遮光膜３

３を画素ごとに分離する場合に、図４に示したように隣り合う第２金属遮光膜３３間に開口部３３ａが形成されているが、前述したように、第１金属遮光膜２８が隣り合う反射用画素電極３０間に形成した開口部３０ａを覆っているために、第２金属遮光膜３３間に形成した開口部３３ａは隣り合う反射用画素電極３０間に形成した開口部３０ａに対して上下で開口位置が略一致しても何等の支障も生じない。

【００７７】

尚、この実施例１では、第１金属遮光膜２８により隣り合う反射用画素電極３０間に形成した開口部３０ａを覆っているが、第１，第２金属遮光膜２８，３３のいずれか一方で隣り合う反射用画素電極３０間に形成した開口部３０ａを覆うようにしても良い。これに伴って、反射用画素電極３０に対して第１，第２金属遮光膜２８，３３の位置が図示とは多少ずれたり、第２，第３ビアホールＶｉａ２，Ｖｉａ３の位置も図示とは多少ずれる場合も有り得る。

【００７８】

上記のように、ｐ型Ｓｉ基板１１と反射用画素電極３０との間に第１，第２金属遮光膜２８，３３を設けることにより、透明基板４２側から入射したカラー画像用の読み出し光Ｌの一部が隣り合う反射用画素電極３０間に形成した開口部３０ａから第３層間絶縁膜２９内に侵入しても、この読み出し光Ｌの一部は図４に点線で示したように第３層間絶縁膜２９内で上下に設けた反射用画素電極３０と第２金属遮光膜３３とで反射及び吸収を繰り返すだけとなり、読み出し光Ｌの一部がｐ型Ｓｉ基板１１上に設けたＭＯＳＦＥＴ１４側に到達しないために、読み出し光Ｌの一部によるＭＯＳＦＥＴ１４内での光リークの発生を抑えることができる。

【００７９】

また、図５（ａ）及び図６に示したように、一つの反射用画素電極（第３メタル膜）３０と、一つの第１金属遮光膜（第２メタル膜）２８とを電気的に接続する場合に、反射用画素電極３０の略中央部位と対応する位置からSiO_2を用いて成膜した第３層間絶縁膜２９をエッチングし、更に、導電性のあるＴｉＮ又はＴｉもしくはＴｉＮ／Ｔｉを用いて成膜した第２金属遮光膜３３と、SiO_2又はＳｉＮもしくはＳｉＯＮを用いて成膜した遮光用絶縁膜３２と、導電性のあるＴｉＮを用いて成膜した反射防止膜３１とを同時にエッチングして第３ビアホールＶｉａ３を形成している。そして、この第３ビアホールＶｉａ３内に導電性のあるタングステン３５をＣＶＤ法にて成膜して埋め込むことで、タングステン３５の下端部が一つの第１金属遮光膜（第２メタル膜）２８に電気的に接続され、また、タングステン３５の中間部位に第２金属遮光膜３３が電気的に接続され、更に、タングステン３５の上端部が導電性のあるＴｉＮを用いて成膜した反射防止膜３４を介して反射用画素電極３０に電気的に接続されている。

【００８０】

この際、通常、酸化膜エッチング装置（図示せず）は、酸化膜だけをエッチングすることを目的としているためＡｌ（アルミ）に対するエッチングレートは低く、選択性エッチングすることを目的としたものである。しかしながら、第３ビアホールＶｉａ３のエッチングと同時に、第２金属遮光膜３３に用いたＴｉＮ又はＴｉもしくはＴｉＮ／Ｔｉを上記した酸化膜エッチング装置で容易にエッチングすることが可能である。

【００８１】

尚、第３ビアホールＶｉａ３を形成した場合に、第３ビアホールＶｉａ３内にタングステン３５を埋め込まなくても良く、この場合には図５（ｂ）に示したように、反射用画素電極３０の略中央部位と対応する位置から第３層間絶縁膜２９をエッチングし、更に、第２金属遮光膜３３と、遮光用絶縁膜３２と、反射防止膜３１とを同時にエッチングして第３ビアホールＶｉａ３を形成し、この後、通常のスパッタ処理により第３ビアホールＶｉａ３内にＴｉＮによる反射防止膜３４とアルミ配線による反射用画素電極３０を成膜すれば、反射用画素電極３０と第２金属遮光膜３３と第１金属遮光膜２８とが電気的に接続される。

【００８２】

従って、第３ビアホールＶｉａ３は、反射用画素電極（第３メタル膜）３０と、第２金属遮光膜３３と、第１金属遮光膜（第２メタル膜）２８とを電気的に接続する役割を持つ。これによって、第２金属遮光膜３３は専用のビアホールを設けることを必要としないため、リソグラフィーや、エッチングなどの工程簡略化が可能である。

【００８３】

次に、一つのＭＯＳＦＥＴ１４に対する保持容量の形成について、比較例となる従来例１の場合と本発明の場合とを図７（ａ），（ｂ）を用いて説明する。

【００８４】

図７（ａ）に示したように、比較例となる従来例１の場合では、ｐ型Ｓｉ基板１１上に設けたＭＯＳＦＥＴ１４に対して、ｐ型Ｓｉ基板１１上に拡散容量電極２１，絶縁膜２２，容量電極２３，容量電極用コンタクト２４からなる保持容量部Ｃが１箇所形成されているのみである。

【００８５】

上記に対して、本発明では、図７（ｂ）に示したように、ｐ型Ｓｉ基板１１上拡散容量電極２１，絶縁膜２２，容量電極２３，容量電極用コンタクト２４からなる保持容量部Ｃ１が形成されていると共に、更に、第１金属遮光膜（第２メタル膜）２８／反射防止膜３１（図５）上に遮光用絶縁膜３２を介して第２金属遮光膜３３を形成したことで、第１金属遮光膜（第２メタル膜）２８と第２金属遮光膜３３との間も保持容量として働くために、この間で保持容量部Ｃ２，Ｃ３が第３ビアホールＶｉａ３の左右にわかれて形成されている。そして、反射用画素電極（第３メタル膜）３０及び第２金属遮光膜３３並びに第１金属遮光膜（第２メタル膜）２８は、一つのＭＯＳＦＥＴ１４及び保持容量部Ｃ１～Ｃ３に電気的に接続されている。

【００８６】

この際、遮光用絶縁膜３２として誘電率の大きいＳｉＮやＳｉＯＮを用いれば保持容量部Ｃ２，Ｃ３の各保持容量値をより増加させることができる。例えば、遮光用絶縁膜３２としてＳｉＮを用いた場合にはＳｉＮの誘電率が９であり、一方、遮光用絶縁膜３２としてＳｉO_2を用いた場合にはＳｉO_2の誘電率が４．２であるため、遮光用絶縁膜３２としてＳｉＮを用いた場合にはＳｉO_2を用いた場合よりも保持容量値を２倍以上大きくすることができる。

【００８７】

これにより、本発明では合計３箇所の保持容量部Ｃ１～Ｃ３により３箇所合計の保持容量値を従来例１の場合よりも大きく設定することができ、光によるリーク電流などによる反射用画素電極３０の電圧変動を小さくすることができるため、フリッカーや焼きつきといった表示不良を低減することができる。また、画素を微細化した場合においても、保持容量部Ｃ１～Ｃ３を３箇所で形成することによって、安定した表示特性を得ることができる。

【００８８】

更に、図８に示した如く、第１金属遮光膜（第２メタル膜）２８／反射防止膜３１（図５）上に遮光用絶縁膜３２としてＳｉＮや、ＳｉO_2を成膜した場合のそれぞれの反射率を示すと共に、参考例としてアルミ配線による第１金属遮光膜（第２メタル膜）２８のみの反射率も示している。同図から遮光用絶縁膜３２としてＳｉＮを用いた場合には、ＳｉO_2を用いた場合よりも反射率を低く抑えることができるために、遮光用絶縁膜３２をＳｉO_2ではなく、ＳｉＮやＳｉＯＮを使用することによって遮光効果を大きくすることができる。また、ＳｉO_2の屈折率が１．４５であるのに対し、ＳｉＮの屈折率は約２．０であり、また、ＳｉＯＮの屈折率は約１．８であるので、ＳｉO_2よりも高い。このような高屈折率の遮光用絶縁膜３２と、前記した光吸収性がある第２金属遮光膜３３とを組み合わせることで遮光効果をより大きくすることができる。

【００８９】

そして、上記のように構成した本発明に係る実施例１の反射型液晶表示装置１０Ｂの動作は、先に図２（ａ），（ｂ）を用いて説明した従来例１の反射型液晶表示装置１０Ａの

動作と略同じであるのでここでの詳述を省略するものの、本発明ではＭＯＳＦＥＴ（スイッチング素子）１４のソース電極２０（又はドレイン電極１８）に３箇所の保持容量部Ｃ１～Ｃ３が接続されるために、３箇所の保持容量部Ｃ１～Ｃ３の各保持容量値を加算した合計の保持容量値がソース電極２０（又はドレイン電極１８）とＣＯＭ電位間に加わる点が異なるものである。

【００９０】

次に、上記のように構成した本発明に係る実施例１の反射型液晶表示装置１０Ｂの製造方法について、図９（ａ）～（ｄ）及び図１０（ａ）～（ｃ）を用いて工程順に説明する。

【００９１】

図９（ａ）～（ｄ）は本発明に係る実施例１の反射型液晶表示装置の製法方法において、第１工程～第４工程を順に示した断面図、
図１０（ａ）～（ｃ）は本発明に係る実施例１の反射型液晶表示装置の製法方法において、第５工程～第７工程を順に示した断面図である。

【００９２】

まず、図９（ａ）に示した第１工程では、公知の方法により、ｐ型Ｓｉ基板（半導体基板）１１上にＭＯＳＦＥＴ（スイッチング素子）１４と保持容量部Ｃ１とフィールド酸化膜１３Ａ～１３Ｃとを形成し、これらの上に第１層間絶縁膜２５，第１メタル膜２６，第２層間絶縁膜２７，第１金属遮光膜（第２メタル膜）２８／反射防止膜３１（図５のみ図示）を順に成膜する。この際、第１メタル膜２６は第１ビアホールＶｉａ１内のアルミ配線によりＭＯＳＦＥＴ１４と保持容量部Ｃ１に電気的に接続され、第１金属遮光膜（第２メタル膜）２８は第２ビアホールＶｉａ２内のアルミ配線により第１メタル膜２６に電気的に接続される。また、隣り合う第１金属遮光膜（第２メタル膜）２８／反射防止膜３１（図５）間に開口部２８ａをリソグラフィーにて所定のパターニングと、エッチングとで形成し、一つの第１金属遮光膜（第２メタル膜）２８を隣りから電気的に分離する。

【００９３】

次に、図９（ｂ）に示した第２工程では、第１金属遮光膜（第２メタル膜）２８／反射防止膜３１（図５）上に遮光用絶縁膜３２をSiO_2又はＳｉＮもしくはＳｉＯＮにより例えば３００ｎｍの厚さでＣＶＤ法にて成膜する。

【００９４】

次に、図９（ｃ）に示した第３工程では、遮光用絶縁膜３２上に第２金属遮光膜３３をＴｉＮ又はＴｉもしくはＴｉＮ／Ｔｉにより例えば７０ｎｍの厚さでスパッタして成膜し、且つ、隣り合う第１金属遮光膜３３間に開口部３３ａをリソグラフィーにて所定のパターニングと、エッチングとで形成し、一つの第２金属遮光膜３３を隣りの画素から電気的に分離する。

【００９５】

次に、図９（ｄ）に示した第４工程では、第２金属遮光膜３３上に第３層間絶縁膜２９をSiO_2により例えば７００ｎｍの厚さで成膜し、この第３層間絶縁膜２９の上面を化学機械的研磨法（ＣＭＰ法：Chemical Mechanical Polishing ）などで平坦にしておく。

【００９６】

次に、図１０（ａ）に示した第５工程では、第３層間絶縁膜２９に対してリソグラフィーにて所定のパターニングを行い、エッチングで第３ビアホールＶｉａ３を形成する。この時、第２金属遮光膜３３及び遮光用絶縁膜３２を同時にエッチングすると共に、第１金属遮光膜（第２メタル膜）２８に到達するまでエッチングする。第２金属遮光膜３３は前述したようにＴｉＮ又はＴｉもしくはＴｉＮ／Ｔｉを用いて成膜しているので酸化膜エッチング装置（図示せず）においても簡単にエッチングすることができる。

【００９７】

次に、図１０（ｂ）に示した第６工程では、第３層間絶縁膜２９の上方から第３ビアホールＶｉａ３内にタングステン３５をＣＶＤ法にて成膜し、エッチバックや、ＣＭＰ法によりタングステン３５を埋め込む。尚、第３ビアホールＶｉａ３内にアルミをスパッタし

、エッチバックしてアルミを埋め込んでも良い。これにより、タングステン３５やアルミに一つの第２金属遮光膜３３と一つの第１金属遮光膜（第２メタル膜）２８とが電気的に接続される。

【００９８】

次に、図１０（ｃ）に示した第６工程では、公知の方法により、第３層間絶縁膜２９上に反射防止膜３４（図５のみ図示）／反射用画素電極（第３メタル膜）３０をアルミをスパッタ法にて成膜し、且つ、隣り合う反射用画素電極３０間に開口部３０ａをリソグラフィーにて所定のパターニングを行い、エッチングして形成し、一つの反射用画素電極３０を隣りの画素から電気的に分離する。この時、第３ビアホールＶｉａ３内のタングステン３５又はアルミは一つの反射防止膜３４（図５）／反射用画素電極（第３メタル膜）３０に電気的に接続される。そして、ｐ型Ｓｉ基板１１上への各種の機能膜の成膜が終了する。

【００９９】

上記により従来例１の構造に比べて、ＭＯＳＦＥＴ１４内での光リークに対して強くなるために画素の微細化が可能になり、例えば同じ画面面積に対して、従来例１よりも画素を多く詰め込むことができ、高精細化を実現することができる。

【０１００】

また、従来例２の構造に比べて、ｐ型Ｓｉ基板１１と反射用画素電極３０との間に第１，第２金属遮光膜２８，３３を各上下に絶縁膜２７，３２，２９を介装させて設けても、ビアホールの形成工程を従来例２よりも１工程削減でき、且つ、ビアホール形成時に第２金属遮光膜３３をこの上下に成膜した第１，第２メタル膜２６，２８を介して一つのＭＯＳＦＥＴ１４及び保持容量部Ｃ１～Ｃ３並びに一つの反射用画素電極３０に接続できると共に、一つのＭＯＳＦＥＴ１４に対する保持容量値も大きく設定することができる。

【実施例２】

【０１０１】

図１１は本発明係る実施例２の反射型液晶表示装置において、一つの画素を模式的に拡大して示した断面図である。

【０１０２】

図１１に示した本発明に係る実施例２の反射型液晶表示装置１０Ｃは、先に説明した本発明に係る実施例１の反射型液晶表示装置１０Ｂにおける第１，第２金属遮光膜の位置を一部変形させたものであり、ここでは実施例１と異なる点のみ簡略に説明する。

【０１０３】

この実施例２では、第１金属遮光膜（第２メタル膜）２８の上方に金属遮光膜を成膜せずに、第１メタル膜２６上に遮光用絶縁膜３６を介して第２金属遮光膜３７を成膜している。これに伴って、第２金属遮光膜３７上に第２層間絶縁膜２７を介して第１金属遮光膜２８を成膜し、且つ、第１金属遮光膜２８はこれより上方に設けた隣り合う反射用画素電極３０間に形成した開口部３０ａを覆っている。

【０１０４】

尚、第１，第２金属遮光膜２８，３７は成膜順の呼称ではなく、実施例１と同じ位置に対応した第１金属遮光膜に対して同一符番を付している。

【０１０５】

尚また、実施例２では、第１金属遮光膜（第２メタル膜）２８の上方に金属遮光膜を成膜していないために、保持容量部Ｃは先に図１を用いて説明した従来例１と同じくｐ型Ｓｉ基板１１上に設けた１箇所だけである。

【０１０６】

この際、上記した遮光用絶縁膜３６は、SiO_2またはＳｉＮもしくはＳｉＯＮを用いて４００ｎｍ以下の膜厚で成膜している。また、上記した第２金属遮光膜３７は、反射率の低いＴｉＮ又はＴｉもしくはＴｉＮ／Ｔｉなどを用いて５０ｎｍ～２００ｎｍの範囲内の膜厚で成膜している。

【０１０７】

また、この実施例２では、第１金属遮光膜（第２メタル膜）２８を第１メタル膜２６に接続するための第２ビアホールＶｉａ２を形成した時に、第２ビアホールＶｉａ２内のタングステン又はアルミにより第１金属遮光膜２８と第２金属遮光膜３７と第１メタル膜２６とを電気的に接続している。従って、実施例２でもビアホールを形成する工程を従来例２よりも１工程削減して第１～第３ビアホールＶｉａ１～Ｖｉａ３の３工程内におさめることができる。

【０１０８】

上記のように実施例２の反射型液晶表示装置１０Ｃを構成した場合に、透明基板４２側から入射させたカラー画像用の読み出し光Ｌの一部は、隣り合う反射用画素電極３０間に形成した開口部３０ａから第３層間絶縁膜２９内に侵入し、この第３層間絶縁膜２９内でアルミ配線による反射用画素電極３０の下面とアルミ配線による第１金属遮光膜２８の上面との間で反射を繰り返し、この後、読み出し光Ｌの一部は隣り合う第１金属遮光膜２８間に形成した開口部２８ａから第２層間絶縁膜２７内に侵入するものの、この後、読み出し光Ｌの一部は図１１に点線で示したように第２層間絶縁膜２７内で上下に設けた第１金属遮光膜２８と第２金属遮光膜３７とで反射及び吸収を繰り返すだけとなり、読み出し光Ｌの一部がｐ型Ｓｉ基板１１上に設けたＭＯＳＦＥＴ１４側に到達しないために、読み出し光Ｌの一部によるＭＯＳＦＥＴ１４内での光リークの発生を抑えることができる。

【実施例３】

【０１０９】

図１２は本発明に係る実施例３の反射型液晶表示装置において、一つの画素を模式的に拡大して示した断面図である。

【０１１０】

図１２に示した本発明に係る実施例３の反射型液晶表示装置１０Ｄは、先に説明した本発明に係る実施例１，２の反射型液晶表示装置１０Ｂ，１０Ｃにおける金属遮光膜を組み合わせたものであり、ここでは実施例１，２と異なる点のみ簡略に説明する。

【０１１１】

この実施例３では、実施例２と同様に第１メタル膜２６上に遮光用絶縁膜３６を介して第２金属遮光膜３７を成膜していると共に、実施例１と同様に第１金属遮光膜（第２メタル膜）２８上に遮光用絶縁膜３８を介して第３金属遮光膜３９を成膜して、この第３金属遮光膜３９で隣り合う第１金属遮光膜２８間に形成した開口部２８ａを覆っている。

【０１１２】

尚、第１，第２，第３金属遮光膜２８，３７，３９は成膜順の呼称ではなく、実施例１，２と同じ位置に対応した第１，第２金属遮光膜に対して同一符番を付し、且つ、実施例１と同じ位置に対応した第３金属遮光膜に対して異なる符番を付している。

【０１１３】

この際、上記した遮光用絶縁膜３６及び遮光用絶縁膜３８は、SiO_2またはＳｉＮもしくはＳｉＯＮを用いて４００ｎｍ以下の膜厚で成膜している。また、上記した第２金属遮光膜３７及び第３金属遮光膜３９は、反射率の低いＴｉＮ又はＴｉもしくはＴｉＮ／Ｔｉなどを用いて５０ｎｍ～２００ｎｍの範囲内の膜厚で成膜している。

【０１１４】

また、この実施例３では、第１金属遮光膜（第２メタル膜）２８を第１メタル膜２６に接続するための第２ビアホールＶｉａ２を形成した時に、第２ビアホールＶｉａ２内のタングステン又はアルミにより第１金属遮光膜２８と第２金属遮光膜３７と第１メタル膜２６とを電気的に接続していると共に、反射用画素電極（第３メタル膜）３０を第１金属遮光膜（第２メタル膜）２８接続するための第３ビアホールＶｉａ３を形成した時に、第３ビアホールＶｉａ３内のタングステン又はアルミにより反射用画素電極３０と第３金属遮光膜３９と第１金属遮光膜２８とを電気的に接続している。従って、実施例３でもビアホールを形成する工程を従来例２よりも１工程削減して第１～第３ビアホールＶｉａ１～Ｖｉａ３の３工程内におさめることができる。

【０１１５】

上記により、実施例１，２よりもカラー画像用の読み出し光Ｌの一部によるＭＯＳＦＥＴ１４内での光リークの発生をより一層抑えることができる。勿論、この実施例３でも、実施例１と同様に、ｐ型Ｓｉ基板１１上に形成した保持容量部Ｃ１の他に、第１金属遮光膜（第２メタル膜）２８と第３金属遮光膜３９との間も保持容量として働くために、この間で保持容量部Ｃ２，Ｃ３が第３ビアホールＶｉａ３の左右にわかれて形成される。これにより、合計３箇所の保持容量部Ｃ１～Ｃ３により従来例１の場合よりも３箇所合計の保持容量値を大きく設定することができるので、反射用画素電極３０の電位の変動を小さくすることができ、フリッカーや焼きつきなどに対して有利となる。

【０１１６】

上記した実施例１～実施例３からｐ型Ｓｉ基板１１と反射用画素電極３０との間に少なくとも２層以上の金属遮光膜を各上下に絶縁膜を介装させて設けても、ビアホールの形成工程を従来例２よりも１工程削減でき、且つ、ビアホール形成時に金属遮光膜をこの上下に成膜したメタル膜を介して一つのＭＯＳＦＥＴ１４及び保持容量部Ｃ１～Ｃ３（又はＣ１）並びに一つの反射用画素電極３０に接続できると共に、一つのＭＯＳＦＥＴ１４に対する保持容量値も大きく設定することができる。

【０１１７】

ここで、先に図４及び図５（ａ），（ｂ）を用いて説明した実施例１において第１金属遮光膜（第２メタル膜）２８の上方に遮光用絶縁膜３２を介して第２金属遮光膜３３を成膜した場合、又は、先に図１１を用いて説明した実施例２において第１メタル膜２６の上方に遮光用絶縁膜３６を介して第２金属遮光膜３７を成膜した場合、もしくは、先に図１２を用いて説明した実施例３において第１メタル膜２６の上方に遮光用絶縁膜３６を介して第２金属遮光膜３７を成膜し且つ第１金属遮光膜（第２メタル膜）２８の上方に遮光用絶縁膜３８を介して第３金属遮光膜３９を成膜した場合に、上記した第２金属遮光膜３３又は第２金属遮光膜３７もしくは第３金属遮光膜３９が成膜不良を起こす場合があり、この成膜不良の原因を追及したところ以下の図１３に示した如くの現象が発生していることが判明し、これに対して以下の図１４又は図１５に示した如くの対策を施すことにより、上記した第２金属遮光膜３３又は第２金属遮光膜３７もしくは第３金属遮光膜３９の成膜不良を解決できた。

【０１１８】

図１３はメタル膜の上方に遮光用絶縁膜を介して金属遮光膜を成膜した時に、金属遮光膜が成膜不良を起こした場合を模式的に示した図、
図１４はメタル膜の上方に遮光用絶縁膜を介して成膜する金属遮光膜の成膜不良を改良した一つの形態を模式的に示した図、
図１５はメタル膜の上方に遮光用絶縁膜を介して成膜する金属遮光膜の成膜不良を改良した他の形態を模式的に示した図である。

【０１１９】

例えば実施例１において、先に図４を用いて説明した反射用画素電極（第３メタル膜）３０より下方に位置する第１金属遮光膜（第２メタル膜）２８及び第１メタル膜２６は、それぞれの膜２８，２６中に一つの反射用画素電極３０に対応して電気的に分離するための開口部２８ａ，２６ａを形成するにあたって、後述するように、フォトリソグラフィにおける露光時の解像度を向上させるために表面反射率を下げるための反射防止膜がＴｉＮ（窒化チタン）を用いて成膜されている。

【０１２０】

より具体的には、先に図５（ａ），（ｂ）を用いて説明したように、第１金属遮光膜（第２メタル膜）２８の上方に、反射用画素電極３０間に形成した開口部３０ａ（図４）から第３層間絶縁膜２９内に侵入したカラー画像用の読み出し光Ｌの一部を遮光するための第２金属遮光膜３３を遮光用絶縁膜３２を介して成膜する際に、第１金属遮光膜（第２メタル膜）２８上にはＴｉＮ（窒化チタン）を用いて反射防止膜３１が略３０ｎｍ程度の膜厚で成膜されている。

【０１２１】

ここで、図１３に示した如く、第１金属遮光膜（第２メタル膜）２８上に反射防止膜３１を成膜する理由について述べると、この反射防止膜３１は、フォトリソグラフィ法により第１金属遮光膜２８中に開口部２８ａを寸法精度良く形成するために必要なものである。

【０１２２】

通常の場合は、第１金属遮光膜（第２メタル膜）２８上に反射防止膜３１を成膜せずに、第１金属遮光膜２８上に不図示のフォトレジストを塗布して、このフォトレジスト上にフォトマスクを載置し、フォトリソグラフィ法を用いてフォトマスクの上方から露光・現像を行って、前記フォトレジスト上にフォトレジストパターン（開口部）を形成する。この後、フォトレジストパターン（開口部）から露出した第１金属遮光膜２８から第２層間絶縁膜２７に達するまでドライエッチングを行うと、第１金属遮光膜２８中に開口部２８ａが形成される。この際、露光光はフォトレジストパターンの厚さ方向に透過して第１金属遮光膜２８に達して、この第１金属遮光膜２８で乱反射を生じて露光面積が広がってしまう。このために、寸法精度の良いフォトレジストパターンを形成することができない。これに伴って、第１金属遮光膜２８中の開口部２８ａは、寸法精度の悪いものとなる。

【０１２３】

そこで、上記の対策として、第１金属遮光膜（第２メタル膜）２８中の開口部２８ａの形成を、以下のようにして行つた。

【０１２４】

まず、第１金属遮光膜２８上に成膜された反射防止膜３１上にフォトレジストを塗布する。

【０１２５】

次に、フォトレジスト上にフォトマスクを載置し、フォトリソグラフィ法を用いてフォトマスクの上方から露光・現像を行って、前記フォトレジスト上にフォトレジストパターン（開口部）を形成する。

【０１２６】

次に、フォトレジストパターン（開口部）から露出した反射防止膜３１から第１金属遮光膜２８を経て第２層間絶縁膜２７に達するまでドライエッチングを行うと、第１金属遮光膜２８中に反射防止膜３１中の開口部３１ａよりも広い開口部２８ａが同心的に形成される。

【０１２７】

上記したドライエッチングは、真空雰囲気にてエッチングガスとなる塩素及び塩化ホウ素にてマイクロ波電力を印加し、プラズマを生成させることによって行う。この際、上記したフォトレジストも同時にエッチングされるため、フォトレジストの主成分である炭化水素や塩素が、エッチングの対象となる反射防止膜３１及び第１金属遮光膜（第２メタル膜）２８に付着することによって異方性エッチングが可能となり、微細な配線パターンを形成することができる。

【０１２８】

上記のことから、第１金属遮光膜（第２メタル膜）２８に反射防止膜３１が形成されていると、露光光が反射防止膜３１で乱反射を押さえることができるため、露光領域のみが露光されたフォトレジストパターン（開口部）を形成できるために、このフォトレジストパターンをマスクとしてエッチングされた反射防止膜３１中の開口部３１ａ及び第１金属遮光膜２８中の開口部２８ａは、寸法精度の良いものとなる。

【０１２９】

しかしながら、上記のドライエッチング工程において、ＴｉＮ（窒化チタン）を用いた反射防止膜３１及びアルミを用いた第１金属遮光膜（第２メタル膜）２８は、エッチングされるガスが異なることから、ドライエッチング後に第１金属遮光膜２８中に形成した開口部２８ａの断面形状が図示したようになり、即ち、反射防止膜３１が第１金属遮光膜２８中に形成した開口部２８ａ内の上方部位で「ひさし状」に突出した状態で残ってしまう。

【０１３０】
この後、反射防止膜３１上にSiO_2を用いて遮光用絶縁膜３２を４００ｎｍ以下の膜厚で成膜し、更に、遮光用絶縁膜３２上にＴｉＮ（窒化チタン）及び／又はＴｉ（チタン）を用いて第２金属遮光膜３３を成膜した場合、第２金属遮光膜３３は遮光用絶縁膜３２を介して第１金属遮光膜２８中に形成した開口部２８ａ内に略沿って成膜され、この時に上記した開口部２８ａ内の上方部位で「ひさし状」に突出した反射防止膜３１の「ひさしの下部」が影になってしまうので、上記した開口部２８ａ内で遮光用絶縁膜３２及び第２金属遮光膜３３が正常に成膜されないために、開口部２８ａ内で第２金属遮光膜３３が第１金属遮光膜２８に接触してショートしてしまう。これにより、隣り合う反射用画素電極３０（図４）同士がショートしたり、あるいは、先に図７（ｂ）を用いて説明した保持容量部Ｃ２，Ｃ３の形成が困難となるなどの不良が発生する場合があることが判明した。
【０１３１】
そこで、図１４に示した如く、第１金属遮光膜（第２メタル膜）２８上に成膜した反射防止膜３１’上にフォトレジストを塗布して、フォトリソグラフィ法を用いてフォトレジスト上にフォトレジストパターン（開口部）を形成した後、反射防止膜３１’から第１金属遮光膜２８を経由して第２層間絶縁膜２７に達するまでドライエッチングを行った時に、上記した図１３の場合と同様に、ドライエッチング後に反射防止膜３１’が第１金属遮光膜（第２メタル膜）２８中に形成した開口部２８ａ内の上方部位で「ひさし状」に突出した状態になるものの、ドライエッチング終了後、第１金属遮光膜２８上に成膜した反射防止膜３１’を全て除去する。この際、反射防止膜３１’を全て除去しても、この上方に遮光用絶縁膜３２を介して成膜される第２金属遮光膜３３によって読み出し光Ｌの一部の侵入光を遮光できるので何等の支障もきたさない。
【０１３２】
ここで、ＴｉＮ（窒化チタン）を用いた反射防止膜３１’をドライエッチングにより除去する場合には、真空雰囲気においてCF_4とO_2のガスを導入し、ＲＦプラズマを生成して行う。この時、反射防止膜３１’の膜厚は前述したように略３０ｎｍであり、第１金属遮光膜２８の下方に成膜され且つ第１金属遮光膜２８中に形成した開口部２８ａを臨んでいる第２層間絶縁膜２７の膜厚は略１０００ｎｍ程度であり、更に、反射防止膜３１’及び第２層間絶縁膜２７のエッチングレートは略同じであるので、反射防止膜３１’を略３０ｎｍ程度エッチングした時に、上記した開口部２８ａを臨んでいる第２層間絶縁膜２７が略３０ｎｍ程度エッチングされても略９７０ｎｍ程度の厚みになるだけであるので何等の支障もきたさない。
【０１３３】
この後、反射防止膜３１’を全て除去した第１金属遮光膜２８上に、SiO_2を用いて遮光用絶縁膜３２を４００ｎｍ以下の膜厚で成膜し、更に、遮光用絶縁膜３２上にＴｉＮ（窒化チタン）及び／又はＴｉ（チタン）を用いて第２金属遮光膜３３を成膜すれば、第２金属遮光膜３３は遮光用絶縁膜３２を介して第１金属遮光膜２８中に形成した開口部２８ａ内に略沿って正常に成膜される。この後、第２金属遮光膜３３は、複数の反射用画素電極（第３メタル膜）３０に対応して電気的に複数に分離され、分離した一つの第２金属遮光膜３３が先に図５（ａ）又は図５（ｂ）を用いて説明したように、この上方で第３層間絶縁膜２９を介し且つ電気的に分離された一つの反射用画素電極３０に形成したビアホールＶｉａ３に電気的に接続される。
【０１３４】
この結果、第２金属遮光膜３３は、第１金属遮光膜（第２メタル膜）２８中に形成した開口部２８ａ内で第１金属遮光膜２８に接触してショートしてしまう現象がなくなる。これにより、反射用画素電極３０（図４）とＣＯＭ電圧とがショートすることもなく、また、先に図７（ｂ）を用いて説明したように第２金属遮光膜３３と第１金属遮光膜（第２メタル膜）２８との間に保持容量部Ｃ２，Ｃ３も正常に形成できる。
【０１３５】
尚、実施例１において、図４に示したように第１メタル膜２６の上方には金属遮光膜を

成膜しないので、第１メタル膜２６上に露光時の表面反射率を下げるために成膜した反射膜防止（図示せず）は除去しなくても良い。

【０１３６】

上記に従って、先に図１１を用いて説明した実施例２において第１メタル膜２６の上方に遮光用絶縁膜３６を介して第２金属遮光膜３７を成膜する場合、もしくは、先に図１２を用いて説明した実施例３において第１メタル膜２６の上方に遮光用絶縁膜３６を介して第２金属遮光膜３７を成膜し且つ第１金属遮光膜（第２メタル膜）２８の上方に遮光用絶縁膜３８を介して第３金属遮光膜３９を成膜する場合も、実施例１と同様に行えば良いものである。

【０１３７】

尚、第１金属遮光膜（第２メタル膜）２８上に成膜した反射防止膜３１’’を残したい場合には、図１５に示したように、第１金属遮光膜２８中に形成した開口部２８ａの周辺に位置する開口周辺部位３１ｂの反射防止膜３１’’をフォトレジストでパターニングして上記のドライエッチングによって反射防止膜３１’’の開口周辺部位３１ｂのみを除去すれば、第２金属遮光膜３３は遮光用絶縁膜３２を介して第１金属遮光膜２８中に形成した開口部２８ａ内に略沿って正常に成膜される。この後、第２金属遮光膜３３は、複数の反射用画素電極（第３メタル膜）３０に対応して電気的に複数に分離され、分離した一つの第２金属遮光膜３３が先に図５（ａ）又は図５（ｂ）を用いて説明したように、この上方で第３層間絶縁膜２９を介し且つ電気的に分離された一つの反射用画素電極３０に形成したビアホールＶｉａ３に電気的に接続される。

【０１３８】

この結果、第２金属遮光膜３３は、第１金属遮光膜（第２メタル膜）２８中に形成した開口部２８ａ内で第１金属遮光膜２８に接触してショートしてしまう現象がなくなる。これにより、反射用画素電極３０（図４）とＣＯＭ電圧とがショートすることもなく、また、先に図７（ｂ）を用いて説明したように第２金属遮光膜３３と第１金属遮光膜（第２メタル膜）２８との間に保持容量部Ｃ２，Ｃ３も正常に形成できると共に、この場合には図１４に示した場合に対して反射防止膜３１’’へのマスキング工程が追加されるものの、除去した部位以外の反射防止膜３１’’で読み出し光Ｌの一部の侵入光に対する反射防止機能を維持できる。

【０１３９】

上記した図１４又は図１５に示した場合の製造工程を簡略に述べると、複数の反射用画素電極３０の下方に位置する複数層のメタル膜２８（２６）上に各層ごとに反射防止膜３１’（３１’’）を成膜した後、反射防止膜３１’（３１’’）上にフォトレジストを塗布する工程と、フォトリソグラフィ法を用いてフォトレジストに開口部を形成した後、反射防止膜３１’（３１’’）から層間絶縁膜２７（２５）に達するまでエッチングを行って、メタル膜２８（２６）中に反射防止膜３１’（３１’’）中の開口部３１ａよりも広い開口部２８ａ（２６ａ）を同心的に形成する工程と、少なくとも一つの層以上のメタル膜２８（２６）上に成膜した反射防止膜３１’を全て除去するか、又は、メタル膜２８（２６）の開口部２８（２６ａ）の周辺に位置する開口周辺部位３１ｂの反射防止膜３１’’を除去する工程と、少なくとも一つの層以上のメタル膜２８（２６）の上方及びこのメタル膜２８（２６）の開口部２８（２６ａ）内に絶縁膜３２（３６，３８）を介して金属遮光膜３３（３７，３９）を成膜する工程とにより反射型液晶表示装置１０Ｂ（１０Ｃ，１０Ｄ）を良好に製造できる。

【図面の簡単な説明】

【０１４０】

【図１】従来例１の反射型液晶表示装置において、一つの画素を模式的に拡大して示した断面図である。

【図２】（ａ）は従来例１の反射型液晶表示装置におけるアクティブマトリックス駆動回路を説明するためのブロック図であり、（ｂ）は（ａ）中のＸ部を拡大して示した模式図である。

【図３】従来例２の液晶表示装置を模式的に示した断面図である。
【図４】本発明に係る実施例１の反射型液晶表示装置において、一つの画素を模式的に拡大して示した断面図である。
【図５】図４に示した第１金属遮光膜（第２メタル膜）と第２金属遮光膜と反射用画素電極（第３メタル膜）とを電気的に接続するための第３ビアホールを説明するために一部拡大して示した断面図であり、（ａ）は第３ビアホール内をタングステンで形成した場合を示し、（ｂ）は第３ビアホール内をアルミ配線で形成した場合を示した図である。
【図６】図４に示した反射用画素電極（第３メタル膜）と第２金属遮光膜と第３ビアホールとを平面的に示した平面図である。
【図７】本発明に係る実施例１の反射型液晶表示装置において、一つのスイッチング素子に対する保持容量の形成について説明するための断面図であり、（ａ）は比較例となる従来例１の場合を示し、（ｂ）は本発明の場合を示した図である。
【図８】本発明に係る実施例１の反射型液晶表示装置において、第１金属遮光膜（第２メタル膜）／反射防止膜上に成膜した遮光用絶縁膜の反射率を説明するための図である。
【図９】（ａ）～（ｄ）は本発明に係る実施例１の反射型液晶表示装置の製造方法において、第１工程～第４工程を順に示した断面図である。
【図１０】（ａ）～（ｃ）は本発明に係る実施例１の反射型液晶表示装置の製造方法において、第５工程～第７工程を順に示した断面図である。
【図１１】本発明に係る実施例２の反射型液晶表示装置において、一つの画素を模式的に拡大して示した断面図である。
【図１２】本発明に係る実施例３の反射型液晶表示装置において、一つの画素を模式的に拡大して示した断面図である。
【図１３】メタル膜の上方に遮光用絶縁膜を介して金属遮光膜を成膜した時に、金属遮光膜が成膜不良を起こした場合を模式的に示した図である。
【図１４】メタル膜の上方に遮光用絶縁膜を介して成膜する金属遮光膜の成膜不良を改良した一つの形態を模式的に示した図である。
【図１５】メタル膜の上方に遮光用絶縁膜を介して成膜する金属遮光膜の成膜不良を改良した他の形態を模式的に示した図である。
【符号の説明】
【０１４１】
１０Ｂ…本発明に係る実施例１の反射型液晶表示装置、
１０Ｃ…本発明に係る実施例２の反射型液晶表示装置、
１０Ｄ…本発明に係る実施例３の反射型液晶表示装置、
１１…半導体基板（ｐ型Ｓｉ基板）、１２…ｐ⁻ウエル領域、
１３Ａ～１３Ｃ…フィルード酸化膜、
１４…スイッチング素子（ＭＯＳＦＥＴ）、１５…ゲート酸化膜、
１６…ゲート電極、１７…ドレイン領域、１８……ドレイン電極、
１９…ソース領域、２０…ソース電極、
２１…拡散容量電極、２２…絶縁膜、２３…容量電極、
２４…容量電極用コンタクト、
２５…第１層間絶縁膜、２６…第１メタル膜、２７…第２層間絶縁膜、
２８…実施例１～実施例３の第１金属遮光膜（第２メタル膜）、２８ａ…開口部、
２９…第３層間絶縁膜、
３０…反射用画素電極（第３メタル膜）、
３１…反射防止膜、３１ａ…開口部、３１ｂ…開口周辺部位、
３２…遮光用絶縁膜、
３３，３３’，３３’’…実施例１の第２金属遮光膜、
３４…反射防止膜、３５…タングステン、
３６…遮光用絶縁膜、３７…第２，実施例３の第２金属遮光膜、
３８…遮光用絶縁膜、３９…実施例３の第３金属遮光膜、

４１…液晶、４２…透明な対向電極、４３…透明基板（ガラス基板）、
７０…アクティブマトリックス駆動回路、
７１…水平シフトレジスタ回路、７２…ビデオスイッチ、７３…信号線、
７４…ビデオ線、７５…垂直シフトレジスタ回路、７６…ゲート線、
Ｃ１～Ｃ３…保持容量部、
Ｄ…ドレイン、Ｇ…ゲート、Ｓ…ソース、
Ｖｉａ１～Ｖｉａ３…第１～第３ビアホール。

【図１】



【図２】



【図３】


100（従来例2）
L読み出し光
115
114
113
112
111
110
109
108
101
107
105
102
103
104
106
121
115a
113a
Via1
Via3
Via4
120
119
118
117
116
Via2

【図４】


10B（第1実施例）
42 透明基板
41 対向電極
40 液晶
30 第3メタル膜（反射用画素電極）
29 第3層間絶縁膜
33 第2金属遮光膜
32 遮光用絶縁膜
28 第2メタル膜（金属遮光膜）
27 第2層間絶縁膜
26 第1メタル膜
25 第1層間絶縁膜
13C
11 半導体基板（p型Si基板）
33a
30a
C3
28a
Via2
Via3
L 読み出し光
C2
C1 保持容量部
21
22
23
24
20
13B
19 S
15 G
16
17 D
14 スイッチング素子（MOSFET）
Via1
18
13A
12 p⁻ウエル領域

【図５】


(a) 第3ビアホール内をタングステンで形成した場合
30 反射用画素電極(第3メタル膜)
34 反射防止膜
Via3
35
29 第3層間絶縁膜
電気的に
接続
されている
33 第2金属遮光膜
32 遮光用絶縁膜
（膜厚400nm以下）
31 反射防止膜
28 第1金属遮光膜（第2メタル膜）
(b) 第3ビアホール内をアルミ配線で形成した場合
30 反射用画素電極(第3メタル膜)
34 反射防止膜
Via3
29 第3層間絶縁膜
電気的に
接続
されている
33 第2金属遮光膜
32 遮光用絶縁膜
（膜厚400nm以下）
31 反射防止膜
28 第1金属遮光膜（第2メタル膜）

【図６】


30 反射用画素電極(第3メタル膜)
33 第2金属遮光膜
Via3

【図７】


(a) 比較例となる従来例1の場合
30
29
28
27
26
25
11
14
24 23 22 21
C 保持容量部
保持容量は1箇所
(b) 本発明の場合
C2 保持容量部
Via3
C3 保持容量部
30
29
33
28
27
26
25
11
14
C1 保持容量部
3箇所が保持容量として働く

【図８】


SiN(300Å)/TiN(800Å)/Al
SiO(300Å)/TiN(800Å)/Al
Al
波長(Å)
4000
4300
4600
4900
5200
5500
5800
6100
6400
6700
7000
1
0.8
0.6
0.4
0.2
0
相対値

【図９】


(a) 第1工程
Via2
28a
28
27
26
25
13C
11
13A
Via1
14
13B
C1
(b) 第2工程
33
32
28
11
(c) 第3工程
33
33a
32
28
11
(d) 第4工程
33
29
28
11

【図１０】


(a) 第5工程
Via3
33
29
32
28
11
(b) 第6工程
35
Via3
33
29
28
11
(c) 第7工程
35
Via3
30a
30
29
28
11

【図１１】



【図１２】



【図１３】



【図１４】



【図１５】



フロントページの続き

(56)参考文献 特開２００２－０４０４８２（ＪＰ，Ａ）
特開２００２－２７８５１７（ＪＰ，Ａ）
特開２０００－２７５６８０（ＪＰ，Ａ）
特開平０９－１７１１９５（ＪＰ，Ａ）
特開２０００－１９３９９４（ＪＰ，Ａ）
特開２００１－３１８３７６（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.，ＤＢ名)
Ｇ０２Ｆ　　１／１３４３
Ｇ０２Ｆ　　１／１３６８
Ｇ０２Ｆ　　１／１３３５