

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-160761
(P2012-160761A)

(43) 公開日 平成24年8月23日 (2012. 8. 23)

(51) Int. Cl.	F I	テーマコード (参考)
HO 1 L 23/12 (2006. 01)	HO 1 L 23/12 5 O 1 Z	5 F O 3 3
HO 1 L 21/3205 (2006. 01)	HO 1 L 23/12 5 O 1 P	
HO 1 L 23/522 (2006. 01)	HO 1 L 21/88 J	
HO 1 L 21/768 (2006. 01)	HO 1 L 21/88 T	
	HO 1 L 21/90 P	

審査請求 有 請求項の数 3 O L (全 12 頁)

(21) 出願番号	特願2012-112508 (P2012-112508)	(71) 出願人	000005186 株式会社フジクラ
(22) 出願日	平成24年5月16日 (2012. 5. 16)		東京都江東区木場1丁目5番1号
(62) 分割の表示	特願2006-10785 (P2006-10785) の分割	(74) 代理人	100064908 弁理士 志賀 正武
原出願日	平成18年1月19日 (2006. 1. 19)	(74) 代理人	100106909 弁理士 棚井 澄雄
		(74) 代理人	100126882 弁理士 五十嵐 光永
		(74) 代理人	100160093 弁理士 小室 敏雄
		(74) 代理人	100169764 弁理士 清水 雄一郎

最終頁に続く


(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 封止される被対象物に段差部を備えているが、封止部を設けた際に該段差部に起因したボイドの発生が抑制され、ひいては優れた耐食性を備える半導体装置と、その製造方法を提供する。

【解決手段】 本発明に係る半導体装置 1 は、導電性を有する剛体からなる基板 2 と、該基板の少なくとも一方の面に絶縁部 3 を介して配された導電部 5 と、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルム 6 と、を備えている。前記基板 2 は、一方の面に開口する凹部及び/又は貫通孔 2 a を備え、該凹部及び/又は該貫通孔はその内部が略全域にわたって、前記フィルム 6 により充填されている形態をなす。

【選択図】 図 1



【特許請求の範囲】**【請求項 1】**

導電性を有する剛体からなる基板と、
該基板の少なくとも一方の面に絶縁部を介して配された導電部と、
該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルムと、を有し、
前記基板は一方の面に開口する凹部または貫通孔の少なくとも何れか一方を備え、
該凹部または該貫通孔はその内部が略全域にわたって継ぎ目が無く前記フィルムにより充填
されていて、前記基板は半導体基材からなることを特徴とする半導体装置。

【請求項 2】

前記凹部または前記貫通孔の内側には前記導電部の一部が配されていることを特徴とする
請求項 1 に記載の半導体装置。

10

【請求項 3】

前記基板は、他方の面に半導体素子を備えていることを特徴とする請求項 1 に記載の半導
体装置。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、半導体基板の封止構造に係り、たとえば基板上に形成された配線や、基板上
に搭載された M E M S 素子などのデバイス素子の耐食性を向上させるために、封止部を形
成する半導体装置に関する。

20

【背景技術】**【0002】**

従来、基板上に形成された配線や、基板上に搭載されたデバイス素子などを封止する手
段としては、たとえば上方に向かって開口するキャビティが形成された基板において、機
能素子が配置されたキャビティを覆うように封止用樹脂シートを重ね合わせ、該封止用樹
脂シートを加熱して溶融することで、キャビティ内に封止用樹脂を効率よく充填し、機能
素子を封止用樹脂によって封止する方法が提案されている（特許文献 1 参照）。

【0003】

また、近年デバイス自体の小型化や高機能化を図るため、基板の一方の面から他方の面
に連通してなる貫通電極が形成された貫通配線基板を用いてデバイスを積層するようにし
た半導体装置が提案されている。

30

この貫通配線基板を用いた半導体装置の構造及び該基板上に形成された配線を封止する
手段としては、たとえば図 9 及び図 10 に示すように、二通りが存在する。

【0004】

図 9 に示す半導体装置 101 は、導電性を有する基板 102 と、基板 102 に一方の面
から他方の面に連通して形成された貫通孔 102 a と、該貫通孔 102 a 内に露呈するよ
うにして前記基板 102 の一方の面に配された電極 104 と、該貫通孔 102 a 内に絶縁
部 103 を介して金属等の導電性を有する部材を完全に埋め込むことにより形成した貫通
電極 108 と、前記基板 102 上に絶縁部 103 を介して配された配線部 105 と、該配
線部 105 を覆うように配された封止部 106 とにより構成され、必要に応じ封止部 10
6 に配線部 105 が露呈する開口部 106 a を形成してパンプ 107 を設けるようにした
ものである。

40

【0005】

一方、図 10 に示す半導体装置 111 は、導電性を有する基板 112 と、基板 112 に
一方の面から他方の面に連通して形成された貫通孔 112 a と、該貫通孔 112 a 内に露
呈するようにして前記基板 112 の一方の面に配された電極 114 と、該貫通孔 112 a
内に一方の面に開口する凹状の空間 119 を残すように、その内壁面に絶縁部 113 を介
して金属等の導電性を有する部材を被覆した貫通電極 118 と、前記基板 112 上に絶縁
部 113 を介して配された配線部 115 と、該配線部 115 を覆うように配された封止部
116 とにより構成され、必要に応じ封止部 116 に配線部 115 が露呈する開口部 11

50

6 aを形成してパンプ117を設けるようにしたものである。

【0006】

しかしながら、上記特許文献1に記載の技術は、表面に段差を有しているとボイド（隙間）が発生し易いという問題がある。また、上記特許文献1に記載の技術では、封止用樹脂を溶融するために高温で加熱する必要があり、デバイス素子が高温にさらされて電気的な支障を生じる虞があるため望ましくない。しかも、貫通孔内に空間を残すように形成された貫通電極を有する半導体装置において、導電部を覆うために上記特許文献1に記載の技術をそのまま適用することはできない。

また、貫通配線基板における前者構造の場合は、貫通配線部形成をめっきなどで行なうが、開口径が20～100μm、深さ50～250μm程度の微細な貫通孔102aを完全に埋め込むには、基板一枚当たり2～10時間程度かかってしまい、量産性がわるい。

一方、後者構造の場合は、前者構造に比べてめっき時間が短く、長くても1時間程度で形成可能である。そのため、貫通配線基板を用いた半導体装置としては、後者構造を有するものが望ましい。

【0007】

ところが、この後者構造の場合、図10に示すように、一方の面に開口する凹状の空間119内では貫通配線部の配線が剥き出しのため、酸素や水分などの外部環境による酸化・腐食が起こってしまう問題がある。そこで、配線を保護する目的で、前記空間119内に絶縁性の封止材を充填して埋め込むようにすると、図11に示すように、空間119の底部まで完全に封止材が行き届かず（充填されず）、基板112の一方の面側に位置することとなる貫通電極118の底部118aと、充填された封止部116の下端部116aとの間に、空気が残ってボイド（隙間）110Aが発生してしまうことがある。また、図12に示すように、空間119の内部が完全に封止材で満たされず、貫通電極118の側部118bと、充填された封止部116との間に、空気が残ってボイド110Bが発生してしまうこともある。さらに、図13に示すように、空間119の内部が完全に封止材で満たされても、該封止部116内に空気が入り込んでボイド110Cが発生してしまうこともある。そのため、配線を保護する目的で、単に空間119内に絶縁性の封止材を充填して埋め込むようにしただけでは、ボイド110A、110B、110C内に存在する空気が、配線部115や貫通電極118といった導電部の酸化・腐食を引き起こしてしまう問題がある。

【0008】

したがって、ボイドの発生を抑制して封止し、耐食性を向上させるようにした半導体基板の封止構造と、製造の際の工程数・時間を減少させ、さらに製品の歩留まりを向上せしめた半導体装置の製造方法に関する改良が望まれている。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開平8-45972号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

本発明は、上記事情に鑑みてなされたものであり、封止される被対象物に段差部を備えているが、封止部を設けた際に該段差部に起因したボイドの発生が抑制され、ひいては優れた耐食性を備える半導体装置を提供することを目的とする。

【0011】

また、封止される被対象物に段差部が存在しても、該段差部を含む領域に封止部を形成する際に、該段差部に起因したボイドの発生を抑制できる半導体装置の製造方法を開示する。

【課題を解決するための手段】

【0012】

10

20

30

40

50

本発明の請求項 1 に係る半導体装置は、導電性を有する剛体からなる基板と、該基板の少なくとも一方の面に絶縁部を介して配された導電部と、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルムと、を有し、前記基板は一方の面に開口する凹部または貫通孔の少なくとも何れか一方を備え、該凹部または該貫通孔はその内部が略全域にわたって継ぎ目が無く前記フィルムにより充填されていて、前記基板は半導体基材からなることを特徴とする。

本発明の請求項 2 に係る半導体装置は、請求項 1 において、前記凹部または前記貫通孔の内側には前記導電部の一部が配されていることを特徴とする。

本発明の請求項 3 に係る半導体装置は、請求項 1 において、前記基板は、他方の面に半導体素子を備えていることを特徴とする。

10

【発明の効果】

【0013】

本発明の請求項 1 に係る半導体装置は、導電性を有する剛体からなる基板の少なくとも一方の面に絶縁部を介して配された導電部を感光性樹脂からなるフィルムで覆うように構成されている。ゆえに、継ぎ目のない均一な厚さを有するフィルムが封止材となって導電部を覆うことで、封止される被対象物に段差部（基板の表面形状に起因する段差の他に、絶縁部や導電部の膜厚に起因する段差等も含む）を備えていても、封止部を設けた際に該段差部に起因したボイドの発生が抑制され、ひいては優れた耐食性を備える半導体装置を提供することができる。しかも、封止材が感光性樹脂からなるフィルムであり、封止後に所定のパターンングを施すことが可能であるので、設計上の自由度が高い半導体装置とすることができる。

20

【0014】

また、本発明に係る半導体装置を製造する方法として、後述する半導体装置の製造方法は、基板の一方の面に、絶縁部と導電部とを順に重ねて形成し、基板から離間させて前記導電部側に感光性樹脂からなるフィルムを配置し、該基板と該フィルムとを熱処理する。また、減圧雰囲気において、該基板に設けた導電部に該フィルムを重ね合わせた後、加圧雰囲気置換することにより、該基板を覆うように前記フィルムを貼り合わせる。その後、露光処理により、前記フィルムに所定のパターンングを施す構成としたことにより、導電部が感光性樹脂からなるフィルムで覆われた半導体装置を形成できる。ゆえに、基板へのフィルムの貼り合わせが減圧雰囲気において行われることによってボイドの原因となる基板上の気体が除去され、封止される被対象物に段差部が存在しても、該段差部を含む領域に封止部を形成する際に、該段差部に起因したボイドの発生を抑制できる。したがって、耐食性を向上させることができると共に、製造上の工程数・時間を減少させ、さらに製品の歩留まりを向上せしめた半導体装置の製造を可能とすることができる。

30

【図面の簡単な説明】

【0015】

【図 1】本発明に係る半導体装置の第一構造を示す断面図である。

【図 2】図 1 の半導体装置を製造する第一工程の一例を示す断面図である。

【図 3】図 2 の次工程（第二工程）の一例を示す断面図である。

【図 4】図 3 の次工程（第三工程）の一例を示す断面図である。

40

【図 5】図 4 の次工程（第四工程）の一例を示す断面図である。

【図 6】図 5 の次工程（第五工程）の一例を示す断面図である。

【図 7】本発明に係る半導体装置の第二構造を示す断面図である。

【図 8】本発明に係る半導体装置の第三構造を示す断面図である。

【図 9】従来の半導体装置の第一構造を示す断面図である。

【図 10】従来の半導体装置の第二構造を示す断面図である。

【図 11】図 10 の第二構造におけるボイドの発生例を示す断面図である。

【図 12】図 10 の第二構造におけるボイドの他の発生例を示す断面図である。

【図 13】図 10 の第二構造におけるボイドの他の発生例を示す断面図である。

【発明を実施するための形態】

50

【0016】

以下、最良の形態に基づき、図面を参照して本発明を説明する。

図1は、半導体装置の第一構造を概念的に示す断面図である。なお、後述する実施形態においては、本実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。

【0017】

本実施形態における半導体装置1は、図1に示すとおり、貫通電極8が形成された基板2と、該基板2の少なくとも一方の面に絶縁部3を介して配された導電部5と、該絶縁部3及び該導電部5を覆うように配された感光性樹脂からなるフィルム(以下、単に「フィルム」という。)6と、を少なくとも備えている。

10

【0018】

基板2は、導電性を有する剛体からなり、たとえば厚みが数百 μm 程度をしたシリコン(Si)などの半導体や金属等からなる基板を挙げることができる。

この基板2には、一方の面から他方の面へ連通するように形成された中空部からなる貫通孔2aが形成されている。また、基板2は、一方の面及び他方の面に加え、前記貫通孔2aの内壁面に絶縁部3が形成されている。この貫通孔2aは、たとえば20~100 μm の口径で、50~250 μm の深さを有する微細孔であり、その内部に空間5aを残すように絶縁部3を介して内壁面に導電材料を被覆することにより、配線として用いられる貫通電極8が形成されている。なお、図示例では、基板2上に一つだけ貫通孔2aが形成されたものとなっているが、基板2上に形成される貫通孔2aの数は特に限定されない。

20

【0019】

また、基板2は、図1に示すように、他方の面内に半導体素子9を備えるものであっても良い。半導体素子としては、たとえばICチップやCCD素子等の光素子、またはマイクロリレー、マイクロスイッチ、圧力センサ、DNAチップ、MEMSデバイス、マイクロ燃料電池といった機能素子が挙げられる。なお、その場合の貫通孔2aは、他方の面に配されたデバイス側の電極4が貫通孔2aを介して露呈するように形成される。

【0020】

絶縁部3は、基板2の表層部を絶縁化処理することにより形成され、その厚さは、所要の絶縁性を具備可能な厚さに設定される。

30

また、絶縁部3は、たとえばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の液状樹脂を塗布することにより形成するようにしても良い。この場合、絶縁部3は、例えばスピンコート法、キャスト法、ディスペンス法等により、ウエハ基板1上に塗布することで形成することができる。また、絶縁部3に使われる材料は感光性をもち、フォトリソグラフィ技術を利用してパターンングすることにより形成するものも可能である。

【0021】

導電部5は、前記基板2の少なくとも一方の面側に、絶縁部3を介して配された配線層である。ただし、図1に示すような構成とした半導体装置1の場合、例えば、基板2として、一方の面に開口する凹部及び/又は貫通孔を備えた半導体基材を用いる場合には、該凹部及び/又は貫通孔の内側に、前記導電部の一部を配する形態としてもよい。

40

この導電部5の材料としては、たとえばCuやAl、Ni、Auといった導電性に優れた金属材料等を用いることができ、その厚さは、たとえば0.5~20 μm である。また、導電部5は、電極4との密着性に優れると共に、導電部5を構成する元素が電極4や基板2内に拡散しない材料を用いれば、さらに好ましい。そして、導電部5は、たとえば電解銅めっき法等のめっき法などにより形成することができる。

【0022】

また、導電部5は、二種類以上の金属材料からなる多層構造、あるいは材料の異なる膜を積層した構造であっても良い。この場合、外側の層には、電極4をなす材質との密着性に優れる材料や、導電部5と、電極4又は基板2との間で元素移動(拡散)が生じるのを防止できる金属材料(バリアメタル)を配し、内側の層には、導電性の高い金属を配した

50

構成とすることが好ましい。

【0023】

さらに、導電部5と貫通孔2a(もしくは絶縁部3)との間、又は導電部5と後述するフィルム6との間に、たとえば応力緩和作用のある材料や元素移動を防止するバリアメタル、又は密着性に優れた材料等を配した多層構造の中間層を設けた構造としても良い。たとえば導電部5がCuからなる場合、バリアメタルとしてTa₂N、Ta、W、WN、TiN、TiSiN等が挙げられ、それぞれ密着性に優れている。また、それら以外にも、Cr、TiW等が、密着性の高いバリアメタルとして挙げられる。

【0024】

フィルム6は、絶縁部3や導電部5といった被対象物上に密着するように貼り合わされた感光性の樹脂よりなる封止部であり、ドライフィルムソルダーレジスト等とも呼ばれている絶縁体である。また、フィルム6は、加熱によって変形性が付与されるものである。このフィルム6の厚さは、20~50μm程度であり、図1に示すように、数百μm程度をした厚さの基板2に形成された、20~100μmの口径を有する貫通孔2aの内部に空間5aを残して貫通電極8を形成する場合、前記フィルム6の一部、すなわち前記空間5aの開口部に位置するフィルム6の下面側領域が、前記空間5a内に充填されたものとなる。

10

【0025】

そして、必要に応じ、フィルム6に配線部5が露呈する開口部6aを形成し、バンブ7を設けるようにしても良い。これにより外部基板等との電気的な接続が可能となる。

20

【0026】

次に、本発明における第一構造の半導体装置の製造方法の一例について説明する。

図2乃至図6は、その製造工程の一例を順次示す断面図である。

まず、所定の位置に、一方の面から他方の面へ連通し、20~100μmの口径を有する貫通孔2aが形成され、一方の面及び他方の面に加え、前記貫通孔2aの内壁面に絶縁部3が形成されている基板2を用意する。このような基板2としては、たとえば、直径4インチ(100mm)で厚さが150~700μmのもの、直径6インチ(150mm)で厚さが200~700μmのもの、直径8インチ(200mm)で厚さが350~775μmのもの、等が挙げられる。この際、絶縁部3は、基板2の表層部及び貫通孔2aの内壁面を絶縁化処理することにより形成され、その厚さは、たとえば0.1~3μm程度

30

【0027】

次に、図2に示すように、前記貫通孔2aの他方の面に電極4を配すると共に、前記基板2の一方の面側に絶縁部3を介して配線としての導電部5、及び前記貫通孔2aの内壁面に絶縁部3を介し、その内部に空間5aを残すように配線としての貫通電極8を連続して形成する。このように空間5aを残すようにした貫通電極8を導電部5と共に形成することで、貫通孔2a内を完全に充填する場合に比べて配線形成(工程)時間を短縮することができる。また、この基板2は、他方の面内に半導体素子9を備えている。

【0028】

次いで、図3に示すように、真空チャンバ10内のステージ(図示せず)に基板2を設置すると共に、基板2と接触しないように離間させて厚さ20~50μmのフィルム6を基板2の加工面側にセットし、真空ラミネータを用いて、導電部5や貫通電極8等が形成された基板2の表面を感光性樹脂よりなるフィルム6で覆うようにする。このとき、ステージは、基板が80~100程度の温度となるように加熱する。

40

そして、真空チャンバ10内を真空引きして、500~10Pa程度まで減圧する。したがって、前記空間5a内は減圧されて、陰圧状態となる。なお、ラミネートは、感光性フィルムを使用するため、イエロールーム環境下で行なわれる。

【0029】

引き続き、図4に示すように、真空雰囲気内で、基板2を下方より押し上げることでフィルム6側に加圧、またはフィルム6を上方から基板2へ向けて加圧し、基板2の表面に

50

フィルム 6 を重ね合わせてラミネートを行なう。このとき、加える圧力は 0.2 - 0.7 MPa 程度とする。そして、フィルム 6 は加熱された基板 2 に接することで、その熱が伝わって加温され、基板 2 との接触部分が変形性を有する状態となる。

【0030】

さらに、図 5 に示すように、チャンバ 10 内を加圧雰囲気に置換（大気開放）することによりフィルム 6 を加圧し、その一部、すなわち貫通電極 8 の形成によって生じた空間 5 a の開口部に位置し、変形性を有する状態となっているフィルム 6 の下面側領域が、陰圧となっている前記空間 5 a 内に引き込まれて奥（底）まで完全に充填されたものとなり、基板 2 上の導電部 5 等を覆うように、フィルム 6 を基板 2 に密着して貼り合わせることができる。この際、フィルム 6 の厚さは 20 ~ 50 μm であるが、その一部が、50 ~ 100 μm の口径を有する深さ 200 μm の貫通孔 2 a に貫通電極 8 を形成することで生じた空間 5 a 内に引き込まれても、基板表面部は全体的に厚さが大きく変化することなく、均一な厚みを維持することができる。

10

【0031】

なお、一般的に使用されている真空ラミネータでは、基板とフィルムとが一部接触した状態でラミネートを行なうため、その接触した部分から気泡が抜けにくいこと、基板に対し接触する部分がコントロールできないことにより、ボイドが抜けきらない不良が、たとえば 50 % 程度の歩留まりで多数発生するが、この方法では、微細孔内の充填及び、ラミネートした際には微細孔内にボイドが無い状態のものが、95 - 100 % の割合の歩留まりでラミネートすることが可能である。

20

【0032】

そして、加圧を解除し、ラミネートされた基板を回収した後、露光処理により、前記フィルム 6 に所定のパターンングを施し、たとえばフィルム 6 に導電部 5 を露出させる開口部（接続パッド）6 a を形成することで、開口部 6 a を介してポンプ 7 を設けることが可能な、図 1 に示す半導体装置 1 とすることができる。

【0033】

したがって、貫通電極が形成された基板を用いた半導体装置の場合、1チップの1穴にボイドが発生しても、そのチップは不良となるため、ウエハ全体に渡り不良が発生する可能性があるが、このように感光性フィルムを使うことにより、真空工程が使用可能であり、基板とフィルムの界面もしくはフィルムの中にボイドが残ってしまうことを抑制し、基板上の導電部等をフィルムによって覆ってしまうと共に、貫通電極の形成によって生じた空間の内部にフィルムを充填することで、貫通電極を外部環境から保護し、耐食性を向上させることができる。

30

【0034】

また、感光性フィルムでのラミネートなので、導電部や貫通電極等を、継ぎ目が無く均一な厚さを有するフィルムで一括して覆うことができ、ラミネート後は、フォトリソにより直接パターン形成が可能なため、パターンングレジスト等を再度使用する必要は無く、工程が単純化できる。このため、工程数や工程時間の短縮ができる。

さらに、工程温度が、たとえば 150 より高温になることがないため、デバイス素子が形成されているような基板にも適用可能である。

40

【0035】

また、本発明は、貫通電極によって段差が形成された配線を封止した半導体装置に限らず、図 7 及び図 8 に示すように、導電部自体や基板によって段差が形成された配線を封止する半導体装置とすることもできる。

図 7 は、本発明の半導体装置の第二構造を概念的に示す断面図である。

本実施形態における半導体装置 11 は、図 7 に示すとおり、一方の面に開口する凹部 18 が多数形成された基板 12 と、該基板 12 の少なくとも一方の面に絶縁部 13 を介して前記凹部 18 に沿って配された導電部 15 と、該絶縁部 13 及び該導電部 15 を覆うように配された感光性樹脂からなるフィルム 16 とを少なくとも備えている。

【0036】

50

このような基板 12 の凹部 18 による段差を有する半導体装置 11 の場合も、真空チャンパ内のステージに基板 12 を設置すると共に、基板 12 と接触しないように離間させて厚さ 20 ~ 50 μm のフィルム 16 を基板 12 の加工面側にセットし、基板 12 を加熱する。次いで、真空雰囲気内で、基板 12 に設けた導電部 15 にフィルム 16 を重ね合わせ、その後、チャンパ内を加圧雰囲気に置換することにより、フィルム 16 の一部、すなわち基板 12 の凹部 18 沿って配された導電部 15 により形成された段部と接したフィルム 16 の下面側が、陰圧となっている前記段部に引き込まれて充填されたものとなり、基板 12 上の導電部 15 等を覆うようにフィルム 16 を貼り合せ、ラミネートを行なうことができる。

【0037】

これにより、基板上に大きな段差があり、配線自体も段差を有するものとなる場合であっても、真空ラミネータを用いて、これらの配線を感光性樹脂よりなるフィルムで覆うことで、前記段差に起因したボイドの発生を抑制して封止することが出来る。

そして、加圧を解除し、ラミネートされた基板を回収した後、露光処理により、前記フィルム 16 に所定のパターンングを施して、たとえばフィルム 16 に導電部 15 を露出させる開口部（接続パッド）16a を形成することで、優れた耐食性を備える、図 7 に示すような半導体装置 11 とすることができる。

【0038】

また、図 8 は、本発明の半導体装置の第三構造を概念的に示す断面図である。

本実施形態における半導体装置 21 は、図 8 に示すとおり、上面が平坦な基板 22 と、該基板 22 の少なくとも一方の面に絶縁部 23 を介して配された大きな厚さを有する導電部 25 と、該絶縁部 23 及び該導電部 25 を覆うように配された感光性樹脂からなるフィルム 26 とを少なくとも備え、前記導電部 25 は、両端部側にそれぞれ段部 28、28 を有している。

【0039】

このような導電部 25 の端部側での段部 28 による段差を有する半導体装置 21 の場合も、真空チャンパ内のステージに基板 22 を設置すると共に、基板 22 と接触しないように離間させて厚さ 20 ~ 50 μm のフィルム 26 を基板 22 の加工面側にセットし、基板 22 を加熱する。次いで、真空雰囲気内で、基板 22 に設けた導電部 25 にフィルム 26 を重ね合わせ、その後、チャンパ内を加圧雰囲気に置換することにより、フィルム 26 の一部、すなわち導電部 25 の端部側に形成された段部 28 と接するフィルム 26 の下面側が、陰圧となっている前記段部 28 に引き込まれて充填されたものとなり、基板 22 上の導電部 25 等を覆うようにフィルム 26 を貼り合せ、ラミネートを行なうことができる。

【0040】

これにより、配線自体に大きな段差がある場合であっても、真空ラミネータを用いて、これらの配線を感光性樹脂よりなるフィルムで覆うことで、前記段差に起因したボイドの発生を抑制して封止することが出来る。

そして、加圧を解除し、ラミネートされた基板を回収した後、露光処理により、前記フィルム 26 に所定のパターンングを施して、たとえばフィルム 26 に導電部 25 を露出させる開口部（接続パッド）26a を形成することで、優れた耐食性を備える、図 8 に示すような半導体装置 21 とすることができる。

【産業上の利用可能性】

【0041】

本発明は、半導体基板の封止構造及び方法の改良に関するもので、デバイス自体の小型化や高機能化を図ることが要求される半導体デバイスや MEMS 素子等のデバイス素子を備えたパッケージ等に適用できる。

【符号の説明】

【0042】

1 半導体装置、2 基板、2a 貫通孔、3 絶縁部、4 電極、5 導電部、5a 空間、6 フィルム、6a 開口部（接続パッド）、7 バンプ、8 貫通電極、9

10

20


30

40


50

半導体素子、10 真空チャンバ、18 段部、28 凹部。


【図1】




【図2】




【図3】




【図4】




【 図 5 】




【 図 7 】




【 図 6 】




【 図 8 】




【 図 9 】




【 図 1 1 】




【 図 1 0 】



【 図 1 2 】



【 図 1 3 】



フロントページの続き

(72)発明者 和田 英之

千葉県佐倉市六崎1 4 4 0 番地 株式会社フジクラ佐倉事業所内

Fターム(参考) 5F033 HH07 HH08 HH11 HH13 HH17 HH19 HH21 HH23 HH31 HH32
HH33 HH34 JJ01 JJ07 JJ08 JJ11 JJ13 JJ17 JJ19 JJ21
JJ23 JJ31 JJ32 JJ33 JJ34 MM05 MM13 MM30 NN05 NN07
PP27 QQ74 QQ99 RR21 RR22 RR23 RR27 SS21 TT07 VV00
XX02 XX18 XX33