

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4080259号
(P4080259)

(45) 発行日 平成20年4月23日 (2008. 4. 23)

(24) 登録日 平成20年2月15日 (2008. 2. 15)

(51) Int. Cl.

F I

G 0 6 F 9/445 (2006. 01)

G 0 6 F 9/06 6 1 0 A

G 0 6 Q 10/00 (2006. 01)

G 0 6 F 19/00 1 0 0

請求項の数 2 (全 34 頁)

(21) 出願番号 特願2002-186335 (P2002-186335)
 (22) 出願日 平成14年6月26日 (2002. 6. 26)
 (65) 公開番号 特開2004-30292 (P2004-30292A)
 (43) 公開日 平成16年1月29日 (2004. 1. 29)
 審査請求日 平成17年2月24日 (2005. 2. 24)

(73) 特許権者 000005108
 株式会社日立製作所
 東京都千代田区丸の内一丁目6番6号
 (74) 代理人 100093492
 弁理士 鈴木 市郎
 (74) 代理人 100078134
 弁理士 武 顕次郎
 (72) 発明者 中原 康博
 神奈川県横浜市戸塚区戸塚町5030番地
 株式会社 日立製作所 ソフトウェア事
 業部内

審査官 北川 純次

最終頁に続く

(54) 【発明の名称】 コンピュータのシステム構成導出方法及びコンピュータシステム

(57) 【特許請求の範囲】

【請求項 1】

複数の性能保証対象コンピュータと監視サーバとシステム構成導出装置とがネットワークを介して接続されてなるコンピュータシステムにおける前記性能保証対象コンピュータのシステム構成導出方法において、

前記システム構成導出装置は、応答時間計算部及び価格計算部を有する構成導出部と、構成変更指示部とを有して構成され、

前記応答時間計算部は、前記監視サーバが前記性能保証対象コンピュータから採取したジョブ処理要求の到着率と、前記性能保証対象コンピュータで実行されるジョブの性質を示すジョブデータ、及び、前記性能保証対象コンピュータのCPU数、全メモリ容量、I/O処理速度、同時実行ジョブ数を個々のシステム構成要素として含むシステム構成パラメータセットを用いて待ち行列理論により平均サービス時間の予測計算を行って、前記ジョブが処理要求を出してから処理要求が終了するまでの応答時間を計算し、

前記価格計算部は、前記性能保証対象コンピュータの前記システム構成パラメータセットに含まれるシステムを構成するシステム構成ハードウェアの個々の価格データとにより、価格関数を計算し、

前記構成導出部は、前記価格計算部が計算した価格関数を用い、前記応答時間計算部が計算した応答時間を満たす確率が所定の値以下となるような性能となる前記性能保証対象コンピュータのシステム構成ハードウェアのセットを、前記価格関数に含まれるシステム構成ハードウェアのそれぞれの数、量を変化させて前記価格関数の演算を行うことにより

10

20

求め、求められたシステム構成ハードウェアのセットの中の最も安価なシステム構成ハードウェアのセットを含むシステム構成パラメータセットを、前記性能保証対象コンピュータのシステム構成パラメータセットとして導出し、

前記構成変更指示部は、前記構成導出部により導出されたシステム構成パラメータセットを持つコンピュータの個々のシステム構成ハードウェアの性能と対象とする前記性能保証対象コンピュータの個々のシステム構成ハードウェアの性能とを比較し、該比較の結果が、前記対象とする前記性能保証対象コンピュータのシステム構成では性能不足であった場合、前記性能保証対象コンピュータの予備のシステム構成ハードウェアを順に前記対象とする前記性能保証対象コンピュータに追加し、前記対象とする前記性能保証対象コンピュータのシステム構成が、前記構成導出部により導出されたシステム構成パラメータセットを持つコンピュータの性能を満たすシステム構成となるように変更させ、前記比較の結果が、前記対象とする前記性能保証対象コンピュータのシステム構成では性能過剰であった場合、前記性能保証対象コンピュータのシステム構成ハードウェアを順に削除し、前記対象とする前記性能保証対象コンピュータのシステム構成が、前記構成導出部により導出されたシステム構成パラメータセットを持つコンピュータの性能を満たすシステム構成となるように変更させることを特徴とするシステム構成導出方法。

10

【請求項2】

複数の性能保証対象コンピュータと監視サーバとシステム構成導出装置とがネットワークを介して接続されてなるコンピュータシステムにおいて、

前記システム構成導出装置は、応答時間計算部及び価格計算部を有する構成導出部と、構成変更指示部とを備え、前記性能保証対象コンピュータのシステム構成導出を行うものであり、

20

前記応答時間計算部は、前記監視サーバが前記性能保証対象コンピュータから採取したジョブ処理要求の到着率と、前記性能保証対象コンピュータで実行されるジョブの性質を示すジョブデータ、及び、前記性能保証対象コンピュータのCPU数、全メモリ容量、I/O処理速度、同時実行ジョブ数を個々のシステム構成要素とし含むシステム構成パラメータセットを用いて待ち行列理論により平均サービス時間の予測計算を行って、前記ジョブが処理要求を出してから処理要求が終了するまでの応答時間を計算し、

前記価格計算部は、前記性能保証対象コンピュータの前記システム構成パラメータセットに含まれるシステムを構成するシステム構成ハードウェアの個々の価格データとにより、価格関数を計算し、

30

前記構成導出部は、前記価格計算部が計算した価格関数を用い、前記応答時間計算部が計算した応答時間を満たす確率が所定の値以下となるような性能となる前記性能保証対象コンピュータのシステム構成ハードウェアのセットを、前記価格関数に含まれるシステム構成ハードウェアのそれぞれの数、量を変化させて前記価格関数の演算を行うことにより求め、求められたシステム構成ハードウェアのセットの中の最も安価なシステム構成ハードウェアのセットを含むシステム構成パラメータセットを、前記性能保証対象コンピュータのシステム構成パラメータセットとして導出し、

前記構成変更指示部は、前記構成導出部により導出されたシステム構成パラメータセットを持つコンピュータの個々のシステム構成ハードウェアの性能と対象とする前記性能保証対象コンピュータの個々のシステム構成ハードウェアの性能とを比較し、該比較の結果が、前記対象とする前記性能保証対象コンピュータのシステム構成では性能不足であった場合、前記性能保証対象コンピュータの予備のシステム構成ハードウェアを順に前記対象とする前記性能保証対象コンピュータに追加し、前記対象とする前記性能保証対象コンピュータのシステム構成が、前記構成導出部により導出されたシステム構成パラメータセットを持つコンピュータの性能を満たすシステム構成となるように変更させ、前記比較の結果が、前記対象とする前記性能保証対象コンピュータのシステム構成では性能過剰であった場合、前記性能保証対象コンピュータのシステム構成ハードウェアを順に削除し、前記対象とする前記性能保証対象コンピュータのシステム構成が、前記構成導出部により導出されたシステム構成パラメータセットを持つコンピュータの性能を満たすシステム構成と

40

50

なるように変更させることを特徴とするコンピュータシステム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、コンピュータのシステム構成導出方法及びコンピュータシステムに係り、特に、トランザクション処理に対して一定の処理性能を保証するコンピュータのシステム構成を決定するコンピュータのシステム構成導出方法及びコンピュータシステムに関する。

【0002】

【従来の技術】

一般に、コンピュータシステムによるトランザクション処理において、システムに処理要求を出してから、その処理が終了するまでの時間（応答時間）が許容できる範囲にあることが必要とされることが多い。

【0003】

このため、処理の応答時間を予測するための理論として、例えば、待ち行列理論が知られており、この理論を用いて、平均サービス時間及び処理要求の到着率から平均応答時間を予測することがよく行われている。

【0004】

通常、コンピュータの性能設計（キャパシティプランニング）は、その技術分野の専門家が、経験に基づく知識及び待ち行列理論等の理論を利用して、要求される性能条件を満たすシステム構成を選び出して行われている。

【0005】

【発明が解決しようとする課題】

前述した従来技術による方法は、使用者が要求する一定の性能を保証するシステムを構成することは可能であっても、一定の性能を保証するシステムのうち価格が最小となるものを選び出すことが難しく、可能であっても膨大な時間と労力とを必要としてしまうという問題点を有している。

【0006】

この理由は、一般に、一定の性能を実現するシステム構成の導出に当たって、CPUの処理性能、CPU数、主記憶容量、I/O処理速度等の組み合わせを考慮する必要があるが、この組み合わせが非常に多くあるためである。特に、一定の応答時間を保証する必要があるシステムの場合、応答時間が大きくなった場合のシステム性能改善対策は早急に行われる必要があり、短時間で最適システム構成を導出することが要求されるが、前述の従来技術は、このような要求に対応することができないという問題点を有している。

【0007】

また、応答時間に条件を与えて、一定の性能を保証する場合、単位時間当りの要求到着数が平均到着数を中心として変動することを考慮すると、平均応答時間に制約を与えるよりも、応答時間が一定値以上になる確率に制約を与える方が適切である。この理由は、平均応答時間が小さい場合でも、許容できない応答時間が許容できない頻度で起こり得るからである。前述した従来技術は、このような点について配慮されていない。

【0008】

本発明の目的は、前述した従来技術の問題点を解決し、必要な処理性能を持つコンピュータのシステム構成の価格が最小となるものを自動的にかつ短時間で決定することができるコンピュータのシステム構成導出方法及びコンピュータシステムを提供することにある。

【0009】

【課題を解決するための手段】

本発明によれば前記目的は、複数の性能保証対象コンピュータと監視サーバとシステム構成導出装置とがネットワークを介して接続されてなるコンピュータシステムにおける前記性能保証対象コンピュータのシステム構成導出方法において、前記システム構成導出装置は、応答時間計算部及び価格計算部を有する構成導出部と、構成変更指示部とを有して構成され、前記応答時間計算部は、前記監視サーバが前記性能保証対象コンピュータから

10

20

30

40

50

採取したジョブ処理要求の到着率と、前記性能保証対象コンピュータで実行されるジョブの性質を示すジョブデータ、及び、前記性能保証対象コンピュータのCPU数、全メモリ容量、I/O処理速度、同時実行ジョブ数を個々のシステム構成要素として含むシステム構成パラメータセットを用いて待ち行列理論により平均サービス時間の予測計算を行って、前記ジョブが処理要求を出してから処理要求が終了するまでの応答時間を計算し、前記価格計算部は、前記性能保証対象コンピュータの前記システム構成パラメータセットに含まれるシステムを構成するシステム構成ハードウェアの個々の価格データとにより、価格関数を計算し、前記構成導出部は、前記価格計算部が計算した価格関数を用い、前記応答時間計算部が計算した応答時間を満たす確率が所定の値以下となるような性能となる前記性能保証対象コンピュータのシステム構成ハードウェアのセットを、前記価格関数に含まれるシステム構成ハードウェアのそれぞれの数、量を変化させて前記価格関数の演算を行うことにより求め、求められたシステム構成ハードウェアのセットの中の最も安価なシステム構成ハードウェアのセットを含むシステム構成パラメータセットを、前記性能保証対象コンピュータのシステム構成パラメータセットとして導出し、前記構成変更指示部は、前記構成導出部により導出されたシステム構成パラメータセットを持つコンピュータの個々のシステム構成ハードウェアの性能と対象とする前記性能保証対象コンピュータの個々のシステム構成ハードウェアの性能とを比較し、該比較の結果が、前記対象とする前記性能保証対象コンピュータのシステム構成では性能不足であった場合、前記性能保証対象コンピュータの予備のシステム構成ハードウェアを順に前記対象とする前記性能保証対象コンピュータに追加し、前記対象とする前記性能保証対象コンピュータのシステム構成が、前記構成導出部により導出されたシステム構成パラメータセットを持つコンピュータの性能を満たすシステム構成となるように変更させ、前記比較の結果が、前記対象とする前記性能保証対象コンピュータのシステム構成では性能過剰であった場合、前記性能保証対象コンピュータのシステム構成ハードウェアを順に削除し、前記対象とする前記性能保証対象コンピュータのシステム構成が、前記構成導出部により導出されたシステム構成パラメータセットを持つコンピュータの性能を満たすシステム構成となるように変更させることにより達成される。

【0010】

すなわち、本発明は、待ち行列理論に基づく応答時間の予測方法を応用し、性能保証対象のコンピュータシステムで実行されるジョブの性質を表わすジョブデータ、処理要求の到着率、及び、そのシステムのCPU性能、メモリ容量等のシステム構成要素のデータから処理要求の応答時間を予測する機能と、システム構成要素の価格テーブルからシステム構成の価格を計算する機能とを有し、前述の2つの機能を協働させることにより、「処理要求を出してからその処理が終了するまでの応答時間がA以上となる処理の確率をB以下にする」という指定方法で、一定の処理性能を保証し、かつ、その性能を実現するシステムの中で、価格が最小となるコンピュータシステムのシステム構成（最適システム構成）を、短時間で導出することを可能としている。

【0011】

前述したような最適システム構成の導出は、応答時間が一定値以上である確率及びシステムの合計価格を、システム構成を決定するパラメータセットである、CPU処理性能、CPU数、メモリ容量等の関数としてとらえ、応答時間の値が一定値以上となるシステムパラメータ空間の部分空間、あるいは、部分集合の中から、価格関数が最小となるパラメータを決めることにより実現している。

【0012】

【発明の実施の形態】

以下、本発明によるコンピュータのシステム構成導出方法及びコンピュータシステムの実施形態を図面により詳細に説明する。

【0013】

図1は本発明の第1の実施形態によるコンピュータのシステム構成導出装置を含む構成導出システムの構成を示すブロック図である。図1において、101は構成導出装置、10

10

20

30

40

50

2は構成導出部、103は価格計算部、104は応答時間計算部、105は価格データ記憶装置、106はシステム構成記憶装置、107はジョブデータ記憶装置、108は到着率記憶装置、109は性能保証対象コンピュータ群、110は性能保証対象コンピュータ、111は性能測定装置、112はシステム構成データ、113は監視サーバ、114は入力装置、115は出力装置、116はネットワークである。

【0014】

図1に示す構成導出システムは、構成導出装置101と、監視サーバ113と、1または複数の性能保証対象コンピュータ110による性能保証対象コンピュータ群109とがネットワーク116を介して接続されて構成される。構成導出装置101は、構成導出部102、価格データ記憶装置105、システム構成記憶装置106、ジョブデータ記憶装置107、及び、到着率記憶装置108を含んで構成され、構成導出部102は、価格計算部103及び応答時間計算部104を含んで構成される。また、構成導出装置101は、入力装置114及び出力装置115に結合されている。

10

【0015】

性能保証対象コンピュータ群109を構成する各性能保証対象コンピュータ110は、トランザクション処理を行うコンピュータシステムであり、到着する処理要求に対してトランザクション処理を行っている。性能保証対象コンピュータ群109のそれぞれの性能保証対象コンピュータ110は、システム性能測定装置111とシステム構成データ112とを含んで構成されている。

【0016】

性能保証対象コンピュータ110内の性能測定装置111は、ジョブ実行によって参照される仮想記憶方式における仮想ページの識別子（仮想ページ番号）を時間順に記録した情報（以下、仮想ページ参照経路データ）、ジョブ実行におけるCPU処理時間、ページング処理以外のI/O処理時間を測定している。また、システム構成データ112は、図6により後述するように、CPUの処理性能、CPU数、主記憶容量、I/O処理速度、及び、仮想ページ1ページ当たりのページング時間の情報を有している。

20

【0017】

監視サーバ113は、ネットワーク116を介して接続されている各性能保証対象コンピュータ110から、そのシステムのシステム構成データ112、性能測定装置111が出力する仮想ページ参照経路データ、1回のジョブ実行に要するCPU処理時間データ、I/O処理時間データを収集し、そのデータを構成導出装置101に転送する。また、監視サーバ113は、一定の間隔で、各性能保証対象コンピュータへの単位時間当たりの処理要求数（到着率）を測定し、到着率データを構成導出装置101に転送する。

30

【0018】

構成導出装置101は、一定の間隔で監視サーバ113から転送される到着率データを受信し、到着率記憶装置108に記憶させている。

【0019】

構成導出部102は、価格計算部103と応答時間計算部104とを含み、価格計算部103の機能と応答時間計算部104の機能とを協働させることによって、最適なコンピュータのシステム構成を導出する。なお、構成導出部102の処理の詳細は図3に示すフローにより後述する。

40

【0020】

図7は価格データ記憶装置105に格納されている価格データの構成を説明する図である。価格データ記憶装置105に格納される価格データは、システム構成要素の性能と対応する価格の情報であり、CPU価格データ701、主記憶装置価格データ702、及び、補助記憶装置価格データ703の各テーブルから成る。CPU価格データ701は、CPUの性能704とその価格705とにより構成され、主記憶装置価格データ702は、主記憶装置の容量706とその価格707とにより構成され、補助記憶装置価格データ703は、補助記憶装置のI/O処理速度708とその価格709とにより構成される。

【0021】

50

価格データ記憶装置 105 に格納されるシステム構成要素の性能とその価格とは、入力装置 114 から入力により、追加、削除、及び、変更することができる。また、説明している本発明の実施形態では、説明を簡単にするため、補助記憶容量は、全て十分な容量があるとし、容量による価格の違いを考慮しないこととする。

【0022】

図6はシステム構成記憶装置 106 に格納されているシステム構成データの構成を説明する図である。システム構成データは、各性能保証対象コンピュータ 110 毎にシステム構成記憶装置 106 に格納されている。

【0023】

図6に示すコンピュータシステム 1 のシステム構成データ 601 は、CPU 数 602、CPU 処理性能 603、主記憶容量 604、I/O 処理速度 605、及び、1 ページ当たりのページング時間 606 により構成される。ページング時間は 606 は、仮想記憶方式の主記憶制御におけるページインまたはページアウトに要する 1 ページ当たりの平均時間で、ここでは、説明を簡単にするため、ページインとページアウトとに要する時間の違いを考慮しないこととする。

【0024】

前述のシステム構成データ 601 は、監視サーバ 113 が各性能保証対象コンピュータ 110 から採取し、構成導出装置 101 に転送され、構成導出装置 101 がシステム構成記憶装置 106 に記憶している。

【0025】

ジョブデータ記憶装置 107 は、各性能保証対象コンピュータ 110 で実行されるジョブに係るデータ（ジョブデータ）を記憶している。ジョブデータは、監視サーバ 113 が性能保証対象コンピュータ 110 から採取し、構成導出装置 101 に転送され、構成導出装置 101 が、ジョブデータ記憶装置 107 に記憶している。

【0026】

図2はジョブデータ記憶装置 107 に格納されているジョブデータの構成を説明する図である。ジョブデータ 201 は、仮想ページ参照経路データ 202 と CPU・I/O 処理量データ 203 とにより構成される。

【0027】

CPU・I/O 処理量データ 203 は、1 回のジョブ実行に要する CPU 処理時間と CPU 処理速度との積である CPU 処理量 204、及び、同時実行ジョブ数が 1 の場合に、1 回のジョブ実行における I/O 処理時間と I/O 処理速度との積である I/O 処理量 205 により構成される。

【0028】

CPU・I/O 処理量データ 203 は、図1におけるシステム構成記憶装置 106 が有するシステム構成データの CPU 処理性能の値と I/O 処理速度の値とを用い、また、監視サーバ 113 から受信した CPU・I/O 処理時間データを用いることにより算出することができる。

【0029】

仮想ページ参照経路データ 202 は、仮想記憶で参照した仮想ページ番号 207 を時間の経過に沿って参照順番号 206 に対応させて記録したデータ（仮想ページ参照経路データ）であり、参照された仮想ページについて、ページ内容の変更があったか否かを変更フラグ 208 で記録している。仮想ページ参照経路データ 202 と CPU・I/O 処理量データ 203 とは、ジョブを特定する各ジョブ識別子のそれぞれについて、それぞれ 1 要素が設けられる。

【0030】

構成導出部 102 は、指定した性能保証対象コンピュータ 110 において、指定したジョブのトランザクション処理について、処理要求を出してからその処理が終了するまでの応答時間が A 以上となる処理の処理要求全体に対する確率が B 以下であるシステム構成で、価格が最小となるものを導出する機能を有する。以後、記号 A をトランザクションの応答

10

20

30

40

50

時間、記号 B を応答時間が A 以上になる確率として用いる。

【 0 0 3 1 】

説明している本発明の実施形態は、トランザクション処理中のコンピュータシステムからジョブデータを採取して、目的の最適システム構成を導出している。しかしながら、構成導出装置 1 0 2 が機能するためには、入力としてのジョブデータさえあればよく、本発明は、既に稼動しているコンピュータシステムの性能を改善するためだけでなく、初めてシステムを構築する場合にも適用することができる。

【 0 0 3 2 】

図 3 は構成導出部 1 0 2 の処理動作を説明するフローチャートであり、次に、これについて説明する。

10

【 0 0 3 3 】

(1) 構成導出部 1 0 2 は、始めに、入力装置 1 1 4 から、システム識別子、ジョブ識別子を読み込むと共に、性能保証対象 1 0 9 の各性能保証対象コンピュータ、例えば、性能保証対象コンピュータ 1 1 0 に対して設定される 2 つの値、すなわち、トランザクションの応答時間 A と、トランザクションの処理時間が応答時間 A を越える確率 B とを読み込む (ステップ S 3 0 1) 。

【 0 0 3 4 】

(2) 構成導出部 1 0 2 は、次に、性能保証対象のジョブに対応するジョブデータをジョブデータ記憶装置 1 0 7 から読み込む (ステップ S 3 0 2) 。

【 0 0 3 5 】

20

(3) 構成導出装置 1 0 1 は、監視サーバ 1 1 3 が各性能保証対象コンピュータ 1 1 0 から採取した構成導出装置 1 0 1 に転送するためのシステム構成データを読み込み、そのデータをシステム構成記憶装置 1 0 6 に記憶する (ステップ S 3 0 3) 。

【 0 0 3 6 】

(4) 構成導出部 1 0 2 は、図 2 に示すジョブデータの仮想ページ参照経路データを利用し、参照されたページが再度参照されるまでに参照される他の異なる仮想ページの数を変数とした、仮想ページ参照間隔確率分布を計算する。この計算方法について後述する (ステップ S 3 0 4) 。

【 0 0 3 7 】

(5) 構成導出装置 1 0 1 は、監視サーバ 1 1 3 が性能保証対象コンピュータ 1 1 0 から採取し構成導出装置 1 0 1 に転送するための性能保証対象コンピュータにおけるジョブ処理要求の発生率 (到着率) を到着率記憶装置 1 0 8 から読み込む (ステップ S 3 0 5) 。

30

【 0 0 3 8 】

(6) そして、構成導出部 1 0 2 は、価格データ記憶装置 1 0 5 から読み出した価格データから価格関数を導出する。この導出方法については、後述する (ステップ S 3 0 6) 。

【 0 0 3 9 】

(7) トランザクションの処理時間が応答時間 A を越える確率が確率 B 以下であるシステム構成で、価格が最小となるもの (最適解) を、ラグランジュの未定乗数法を使った数値解法により算出する。この最適解導出の詳細については、後述する (ステップ S 3 0 7) 。

40

【 0 0 4 0 】

(8) 構成導出部 1 0 2 は、ステップ S 3 0 7 の処理で最適解が見つかったか否かを判定し、見つからなかった場合、ここでの処理を終了する (ステップ S 3 0 8 、 S 3 1 1) 。

【 0 0 4 1 】

(9) ステップ S 3 0 8 の判定で、最適解が見つかった場合、応答時間が A 以上である確率を計算する (ステップ S 3 0 9) 。

【 0 0 4 2 】

(10) 最適化されたシステム構成パラメータセットとその価格及び応答時間が A 以上である確率を出力装置 1 1 5 に出力して、ここでの処理を終了する (ステップ S 3 1 0 、 S 3 1 1) 。

50

【 0 0 4 3 】

図 4 は図 3 のステップ S 3 0 4 での仮想ページ参照間隔確率分布計算部の処理動作を説明するフローチャートであり、次に、これについて説明する。ここで、仮想ページ参照間隔確率と呼んでいる確率は、英語では、“Distance Probability”と呼ばれているものである。後に詳述するが、図 8 のグラフ 8 0 3 は、参照間隔 8 0 2 と確率 8 0 1 との関係を表わした仮想ページ参照間隔確率分布の例である。

【 0 0 4 4 】

(1) ジョブデータ記憶装置 1 0 7 に格納される仮想ページ参照経路データ (図 2 の 2 0 2) から、対応するジョブ識別子のデータを読み込む (ステップ S 4 0 1) 。

【 0 0 4 5 】

(2) 仮想ページ参照経路データを利用して、ページが参照されてから、最初に、再び同じページが参照されるまでに参照される、他の異なる仮想ページの数 (参照間隔) を確率変数とする確率分布 (仮想ページ参照間隔確率分布) を計算する (ステップ S 4 0 2) 。

【 0 0 4 6 】

(3) ステップ S 4 0 2 で算出した仮想ページ参照間隔確率分布を作業用記憶領域である一時記憶領域に記録する (ステップ S 4 0 3) 。

【 0 0 4 7 】

図 5 は図 3 のステップ S 3 0 7 での最適解導出の処理動作を説明するフローチャートであり、次に、これについて説明する。

【 0 0 4 8 】

(1) まず、変数 “ 最低価格 ” に、設定できる最大の正の整数 I_{MAX} (価格としてあり得ない大きな値) を設定する (ステップ S 5 0 1) 。

【 0 0 4 9 】

(2) CPU 数 N_{CPU} を 1 から MAX_{CPU} (増設可能な最大 CPU 数) まで、1 ずつ増加させる。そして、 N_{CPU} を設定するたびに、後述するステップ S 5 0 3 からステップ S 5 0 9 までの処理を実行する。 N_{CPU} が MAX_{CPU} より大きくなったら、後述のステップ S 5 1 0 に移行する (S 5 0 2) 。

【 0 0 5 0 】

(3) 最適なシステム構成パラメータセットの最適解を計算する。この計算方法については後述する (ステップ S 5 0 3) 。

【 0 0 5 1 】

(4) ステップ S 5 0 3 の処理で最適解が見つかったか否かを判定し、最適解が見つかった場合、価格データ記憶装置 1 0 5 内の価格データを用いてシステム構成パラメータセットを補正する。すなわち、ステップ S 5 0 3 で得られたシステム構成パラメータセットに最も近い現実のパラメータセットを探索する。この探索方法については後述する。得られたパラメータセットは、仮システム構成パラメータセットとして設定される (ステップ S 5 0 4、S 5 0 5) 。

【 0 0 5 2 】

(5) ステップ S 5 0 5 で計算された、システムパラメータセットにおける価格を計算し、計算した価格が変数 “ 最低価格 ” の値以下か否かを判定する (ステップ S 5 0 6、S 5 0 7) 。

【 0 0 5 3 】

(6) ステップ S 5 0 7 の判定で、計算した価格が変数 “ 最低価格 ” の値以下であった場合、ステップ S 5 0 5 で計算した価格を変数 “ 最低価格 ” に設定し、そのときの仮システム構成パラメータセットを最適システム構成パラメータセットとして設定する (ステップ S 5 0 8) 。

【 0 0 5 4 】

(7) ステップ S 5 0 4 で最適解が見つからなかった場合、ステップ S 5 0 7 で計算した価格が変数 “ 最低価格 ” の値以下でなかった場合、また、ステップ S 5 0 8 の処理の後、CPU 数 N_{CPU} を 1 から MAX_{CPU} までとして、全ての処理が終了したときに処理を終了

10

20

30

40

50

する（ステップ S 5 0 9、S 5 1 0）。

【 0 0 5 5 】

前述した処理において、変数“最低価格”の値が I_{MAX} に一致していれば、最適解が存在していないことを意味する。

【 0 0 5 6 】

次に、応答時間が A 以上である確率（ $P[t > A]$ ）を計算する処理動作について説明する。ここでは、説明を明確にするため、ユーザが利用できる主記憶領域でワーキングセットにない記憶領域は、全て利用可能フレーム（アベイラブルフレーム）群として、OS によって管理されているものとする。

【 0 0 5 7 】

ワーキングセットは、各ジョブに固定的に割り当てられる主記憶領域である。ワーキングセットの大きさの設定及び変更は、例えば、一般的な汎用コンピュータ OS を用いることにより容易に実施することができる。ページインは、参照するページがワーキングセットに無く、ページリクレイムができない場合に実行される。ページリクレイム機能は、仮想記憶方式のオペレーティングシステム（OS）が持つ機能として一般的である。

【 0 0 5 8 】

また、本発明の実施形態において、ジョブ実行における CPU 使用時間及び I/O 処理時間のデータは、ジョブが実行される際に、性能測定装置が測定することによって得ているが、必ずしも実際にジョブ実行が行われている必要はなく、ジョブに用いる実行プログラムから CPU 処理量及び I/O 処理量を予測することも可能である。

【 0 0 5 9 】

応答時間が A 以上である確率（ $P[t > A]$ ）は、次の 2 つのステップで計算することができる。

【 0 0 6 0 】

ステップ 1 平均サービス時間の予測計算

要求された処理が始まってから終わるまでの時間（サービス時間）の確率分布は、数 1 として示す式（1）の $1/\mu_{N_J}$ を平均サービス時間とする指数サービスとして求められる。

【 0 0 6 1 】

【数 1】

$$\frac{1}{\mu_{N_J}} = T_{CPU} + T_{I/O, N_J} + T_{Paging, N_J} = T_{N_J} \quad \dots (1)$$

【 0 0 6 2 】

式（1）において、 μ_{N_J} は、ジョブ数 N_J のジョブが同時実行される場合において、1 つの CPU が単位時間あたりに処理する処理要求数（サービス率）である。また、 T_{CPU} は、対象ジョブを 1 回だけ処理するために必要とされる CPU 処理時間である。CPU の処理性能が S_{old} から、 S になることにより、 T_{CPU} は、数 2 として示す式（2）のように $S_{old} S^{-1} T_{CPU}$ に変更される。

【 0 0 6 3 】

【数 2】

$$T_{CPU} \rightarrow S_{old} S^{-1} T_{CPU} \quad \dots (2)$$

【 0 0 6 4 】

また、式（1）において、 $T_{I/O, N_J}$ は、ジョブ数 N_J のジョブが同時に処理されている場合において、I/O 待ちによるジョブ実行 1 回当たりの CPU の待ち時間である。I/O 待ち時間 $T_{I/O, N_J}$ は、ページングによる I/O 時間を含まない。さらに、 $T_{I/O, N_J}$ は、同時実行ジョブ数が 1 である場合の 1 回のジョブ実行における I/O 処理率 $R_{I/O}$ を示す数

3として示す式(3)、及び、式(3)から求められる数4として示す式(4)から予測計算することができる。

【0065】

【数3】

$$R_{I/O} = \frac{T_{I/O}(\text{ページングを除いたI/O処理時間})}{T_{CPU}(\text{CPU処理時間}) + T_{I/O}(\text{ページングを除いたI/O処理時間})},$$

ただし、

10

$$\text{CPU処理時間: } T_{CPU} = \frac{A_{CPU}(\text{CPU処理量})}{S(\text{CPU処理速度})},$$

$$\text{I/O処理時間: } T_{I/O} = \frac{A_{I/O}(\text{I/O処理量})}{I(\text{I/O処理速度})}, \quad \dots (3)$$

【数4】

$$\frac{T_{CPU}}{T_{CPU} + T_{I/O, N_J}} = 1 - (R_{I/O})^{N_J} \quad 20$$

あるいは、

$$T_{I/O, N_J} = \frac{(R_{I/O})^{N_J} \cdot T_{CPU}}{1 - (R_{I/O})^{N_J}} \quad \dots (4)$$

【0066】

30

I/O構成の変更により、I/O処理速度が I_{old} から I に変更されることによって、 $T_{I/O}$ は、数5として示す式(5)のように、 $I_{old} I^{-1} T_{I/O}$ に変更される。

【0067】

【数5】

$$T_{I/O} \rightarrow I_{old} I^{-1} T_{I/O} \quad \dots (5)$$

【0068】

さらに、前述の式(1)において、 T_{paging, N_J} は、ジョブ数 N_J のジョブが同時に処理されている場合のページングによるI/O時間である。この計算手順については後に詳述する。

40

【0069】

ステップ2 応答時間が A 以上である確率($P[t > A]$)の計算

説明している本発明の実施形態は、1つのCPUが、マルチプログラミングによって、ジョブ数 N_J の複数ジョブを同時実行することができる。そして、ここでは、待ち行列理論を適用するため、CPU数 N_{CPU} 、同時実行可能なジョブ数 N_J のシステムを、CPU数 N_{CPU} 、サービス率 μ_{N_J} のシステムとみなして予測計算する。

【0070】

実際には、同時実行可能なジョブ数 N_J が1より大きく、実行中を含めた待ち要求数が同

50

時実行可能なジョブ数 N_J より小さい場合、サービス率は、待ち処理要求数に依存して変化するため、時間的に一定ではない。

【 0 0 7 1 】

説明している実施形態では、同時実行可能なジョブ数 N_J を、後に説明する最適化によって決定するため、実際のサービス率は時間的に一定ではなくても、一定値 μ_{N_J} であるとして近似する。

【 0 0 7 2 】

待ち行列理論により、CPU 数が N_{CPU} 、同時実行可能なジョブ数が N_J のシステムにおいて、処理中のものを含めた、処理待ち要求数が k である確率 P_k は、数 6 として示す式 (6) で表わされる。

【 0 0 7 3 】

【 数 6 】

$$P_k = \frac{(a_{N_J})^k}{k!} P_0 \quad (0 \leq k \leq N_{CPU}),$$

$$P_k = \tilde{P}_k = \frac{(N_{CPU})^{N_{CPU}} (\rho_{N_J})^k}{N_{CPU}!} P_0 \quad (N_{CPU} < k)$$

$$P_0 = \left(\sum_{k=0}^{N_{CPU}-1} \frac{(a_{N_J})^k}{k!} + \frac{(a_{N_J})^{N_{CPU}}}{(N_{CPU}-1)!(N_{CPU}-a_{N_J})} \right)^{-1},$$

ただし $a_{N_J} = \frac{\lambda}{\mu_{N_J}}, \rho_{N_J} = \frac{\lambda}{N_{CPU} \mu_{N_J}}. \quad \dots (6)$

【 0 0 7 4 】

従って、CPU 数が N_{CPU} 、同時実行可能なジョブ数が N_J のシステムにおいて、待ち時間が T 以上の確率は、数 7 として示す式 (7) で表わされる。

【 0 0 7 5 】

【 数 7 】

$$P_q[t > T] = \sum_{k=1}^{\infty} \left\{ (\text{系内に} k \text{ 個の要求がある確率}) \times \left(\sum_{s=0}^{k-1} (\text{T 時間内に} s \text{ の要求処理が終了する確率}) \right) \right\}$$

$$= \sum_{k=1}^{\infty} \left\{ P_k \left(\sum_{s=0}^{k-1} \frac{(N_{CPU} \mu_{N_J} T)^s}{s!} e^{-N_{CPU} \mu_{N_J} T} \right) \right\}$$

$$= \sum_{s=0}^{N_{CPU}-1} \sum_{k=s+1}^{N_{CPU}} \frac{\lambda^k \cdot (\mu_{N_J})^{s-k} \cdot (N_{CPU} T)^s}{k! \cdot s!} \cdot P_0 e^{-N_{CPU} \mu_{N_J} T}$$

$$+ \frac{(N_{CPU})^{N_{CPU}}}{N_{CPU}!} \frac{1}{N_{CPU} \cdot \mu_{N_J} - 1} \cdot P_0 e^{-(N_{CPU} \cdot \mu_{N_J} - 1) \cdot T} \quad \dots (7)$$

【 0 0 7 6 】

応答時間は、待ち時間を用いて、

応答時間 = 待ち時間 + 実行時間、

で計算されるが、実行時間を平均実行時間 $1 / \mu_{N_J}$ で置き換えることにより、応答時間が A 以上である確率は、数 8 として示す式 (8) から計算することができる。

【 0 0 7 7 】

【 数 8 】

$$P[t > A] = P_q[t > (A - \mu_{N_j}^{-1})] \quad \dots (8)$$

【 0 0 7 8 】

次に、仮想ページ参照経路データからページングに要する時間を予測計算する手順について説明する。

【 0 0 7 9 】

説明している本発明の実施形態は、性能保証対象コンピュータの主記憶管理が仮想記憶方式によるものとし、スワッピングは考慮せず、ページングできないページ（ページ固定ページ）は無いものとする。また、性能保証対象コンピュータで実行される複数のジョブは、同じプログラムによるもので、ジョブ実行の結果は、入力情報にのみ依存し、各ジョブ処理において、仮想ページ参照間隔確率分布が大きくは異なるものとしている。

【 0 0 8 0 】

仮想ページ参照間隔確率分布が各ジョブで大きく異なる場合への拡張は、本発明の実施形態では示していないが、各ジョブの仮想ページ参照間隔確率分布を平均した確率分布を用いて、実施形態に適用させることも可能である。参照される仮想ページに対応する実ページがワーキングセットにあれば、ページイン処理の必要はない。また、参照される仮想ページに対応する実ページがワーキングセットに無い場合でも、オペレーティングシステムが管理するアベイラブルフレームに、必要なページの内容が変更されることなく残っていれば、ページリクレイム機能によって、そのフレームが再利用され、ページイン処理は行われない。

【 0 0 8 1 】

いま、あるページが参照されると、その後他のページが参照されても、参照されたページは、直ぐにはワーキングセットから削除されない。ワーキングセットに空きが無くなると、アベイラブルフレームキューから利用可能な1ページが取得され、ワーキングセットの中で直前の参照からの間隔が最も大きい（LRU）フレームがアベイラブルフレームキューにエンキューされ、ワーキングセットから削除される。

【 0 0 8 2 】

ページアウトは、ページリクレイム以外の目的で、アベイラブルフレームからフレームを取得する際に、そのフレームの内容を補助記憶装置に書き出す必要がある場合にのみ行われる。ここで、「書き出す必要がある」とは、1 対応する補助記憶装置上のフレームがあり、かつ、その内容が主記憶上のフレームの内容と異なっていること、あるいは、2 対応するフレームが補助記憶上にないが、再度参照する必要があることである。

【 0 0 8 3 】

前述したようなことをふまえ、仮想ページ参照間隔確率と呼ばれる確率を用いることにより、ジョブ実行中にページングが必要となるページ数を予測計算し、ページングに要する時間を計算することができる。ここで、ページリクレイムによるフレームの再利用は、ページングに含めていない。

【 0 0 8 4 】

図2に示す仮想ページ参照経路データ202の参照順番号206の*i*番目の仮想ページを参照してから、最初に、再びそのページが参照されるまでの間に参照される他の異なる仮想ページの数が*d*の場合、対応する仮想ページ参照間隔*D*(*i*)は*D*(*i*) *d*で定義され、再度参照されることがない場合、*D*(*i*) *d*で定義される。

【 0 0 8 5 】

仮想ページ参照間隔が*d*である確率*P*(*d*)は、母集団*M* = { *D*(*i*) | *i* すべての仮想ページ参照経路順序番号 } から、数9として示す式(9)により定義される。

【 0 0 8 6 】

10

20

30

40

50

【数 9】

$$P(d) = \frac{\text{母集団M内の要素}d\text{の数}}{\text{母集団Mの総数}} \quad \dots (9)$$

【0087】

図8は仮想ページ参照間隔確率の確率分布の例を示す図である。この例に示すように、一般に、「参照の局所性」と呼ばれる性質により、一度参照したページが、短時間のうちに、再び参照される確率が高い。

【0088】

本発明の実施形態は、各CPUが独立した主記憶装置を保有しており、各CPU上で独立してOSが稼動していることを想定している。従って、性能保証対象コンピュータは、ネットワーク装置等により相互に接続された、同じシステム構成を有する複数のシステム群と置き換えてもよい。

【0089】

1つのCPUに対して、その全メモリ容量MからOS等の基本ソフトウェアに要するメモリ容量 M_{fix} を減じたメモリ容量 M_{user} （以下、利用可能メモリ容量）を仮想ページ1ページ当りのメモリ容量で割った値（ページ数）を d_{user} とし、ワーキングセットのページ数を $d_{working\ set}$ とする。このとき、 d_{user} は、数10として示す式（10）により表される。

【0090】

【数10】

$$d_{user} = \frac{M - M_{fix}}{B(\text{単位フレームの主記憶容量})} = \frac{M_{user}}{B} \quad \dots (10)$$

【0091】

複数のCPUが1つの主記憶装置を共有し、1つのOSのみが稼動している密結合マルチプロセッサシステムの場合、CPU1つ当たりのメモリ容量をM、CPU1つあたりの基本ソフトウェア用メモリ容量を M_{fix} として換算するとよい。

【0092】

図8において、区間804は、利用可能な全ページ数 d_{user} を表わし、区間805は、ワーキングセットのページ数 $d_{working\ set}$ を表わし、区間806は、全アベイラブルフレーム数を同時実行されるジョブ数 N_J で割った値、

$(d_{user} - N_J d_{working\ set}) / N_J$ 、

を表わしている。

【0093】

本発明の実施形態は、ページアウト処理が、アベイラブルフレームをリクレイム以外の目的で利用する場合で、そのフレームの内容が変更されており、補助記憶装置に書き込む必要が起きた場合にのみ行われる。

【0094】

従って、あるページが参照されてから、次に再度参照されるまでの参照間隔が $d_{user} + (d_{user} - N_J d_{working\ set}) / N_J$ （ $= d_{user} / N_J$ ）以下であれば、あるいは、この参照間隔が図8の区間807の間隔以下であれば、その再参照の際にも、ページ内容が実記憶上に残っているため、ページインは行われない。

【0095】

CPU数が1で、同時実行ジョブ数が1の場合、利用可能メモリの全てが対象ジョブに使用されるため、ページイン確率は、対象ページが主記憶上にない確率として、数11として示す式（11）で表わされる。

【0096】

10

20

30

40

50

【数 1 1】

$$P_{page\ in} = 1 - \sum_{d=1}^{d_{user}} P(d) \quad \dots (11)$$

【0 0 9 7】

また、ページアウト確率は、ジョブ処理において、ページ内容に変更がある確率を P_{change} として、数 1 2 として示す式 (1 2) で表わされる。

【0 0 9 8】

【数 1 2】

10

$$P_{page\ out} = P_{change} P_{page\ in} \quad \dots (12)$$

【0 0 9 9】

P_{change} は、仮想ページ参照経路データ 2 0 4 のページ内容変更フラグ 2 0 8 が ON である確率として、数 1 3 として示す式 (1 3) で計算する。

【0 1 0 0】

【数 1 3】

20

$$P_{change} = \frac{\text{参照経路データにおける変更フラグ'ON'の総数}}{\text{仮想ページ参照経路データの長さ}} \quad \dots (13)$$

【0 1 0 1】

この確率は、ページの内容が変更されてから、最初に再び参照されるまでに参照される他の異なる仮想ページの数を変数とした確率分布を計算することにより、より正確に計算することも可能である。

【0 1 0 2】

ジョブ数 N_J のジョブが同時に実行される場合、ワーキングセットのページ数を $d_{working\ set}$ とし、ワーキングセット以外で利用可能なページが利用可能フレーム群として確保されているとすると、ページイン確率は、数 1 4 として示す式 (1 4) で予測計算することができる。

30

【0 1 0 3】

【数 1 4】

$$P_{page\ in} = 1 - \sum_{d=0}^{\frac{d_{user}}{N_J}} P(d) \quad \dots (14)$$

【0 1 0 4】

40

最適なシステム構成をラグランジュの未定乗数法で導出する場合、前述の確率は、次の数 1 5 として示す式 (1 5) ような確率密度の積分形式で表現する。

【0 1 0 5】

【数 1 5】

$$P_{page\ in} = 1 - \int_0^{d_{user}/N_J} \hat{P}(m) dm \quad \dots (15)$$

【0 1 0 6】

但し、非積分関数は、 $P([m])$ で定義される。 $[m]$ は実数 m を超えない最大の整数

50

である。

【 0 1 0 7 】

また、ページアウト発生確率は、数 1 6 として示す式 (1 6) で予測計算することができる。

【 0 1 0 8 】

【 数 1 6 】

$$P_{page\ out} = P_{change} P_{page\ in} \quad \dots (16)$$

10

【 0 1 0 9 】

1 回のジョブ実行において、ページングに費やされる時間は、1 ページのページインに要する時間と 1 ページのページアウトに要する時間とを、それぞれ $t_{page\ in}$ 、 $t_{page\ out}$ として、数 1 7 として示す式 (1 7) で計算する。

【 0 1 1 0 】

【 数 1 7 】

$$T_{paging} = L_1 (t_{page\ in} \cdot P_{page\ in} + t_{page\ out} \cdot P_{page\ out}) + L_2 \cdot t_{page\ in} \quad \dots (17)$$

【 0 1 1 1 】

20

式 (1 7) において、最後の項は、参照される仮想ページへの、最初のページの読み込みに要する時間である。 L_1 は、仮想ページ参照経路データの長さ (仮想ページ参照順の最後の番号) であり、 L_2 は、主に、補助記憶装置から主記憶領域に読み込まれるジョブ実行用プログラムのための仮想ページの数である。

【 0 1 1 2 】

本発明の実施形態は、 L_2 が仮想ページ参照経路データにおける異なる仮想ページの総数から、最初の参照で、変更フラグが ' O N ' である参照の数を減じた値として計算される。

【 0 1 1 3 】

ここでは、最初の参照において、変更フラグが ' O N ' である仮想ページが、ジョブ実行用プログラム内で動的に確保されたページであり、最初の参照において ' O F F ' である仮想ページがプログラムを格納するためのページであるとして概算している。

30

【 0 1 1 4 】

本発明の実施形態は、 $t_{page\ in}$ が $t_{page\ out}$ に等しいとして、数 1 8 として示す式 (1 8) でページング時間を予測する。

【 0 1 1 5 】

【 数 1 8 】

$$T_{paging} = L_1 \cdot t_{paging} \cdot P_{page\ in} (1 + P_{change}) + L_2 \cdot t_{paging}$$

40

$$\text{ただし, } P_{paging} = P_{page\ in} = P_{page\ out}, \quad t_{paging} = t_{page\ in} = t_{page\ out} \quad \dots (18)$$

【 0 1 1 6 】

また、本発明の実施形態は、ページがワーキングセットにある場合に比べて、ページがワーキングセットになく、ページリクレイム可能な場合のページリクレイム処理による遅延時間はないとしている。

【 0 1 1 7 】

ページリクレイムによる遅延時間が無視できない場合でも、1 ページ当たりのページリクレイムに要する時間を測定することにより、ジョブ実行において、ページリクレイムに要する時間を予測計算することが可能である。

50

【 0 1 1 8 】

次に、応答時間が A 以上である確率が B 以下である条件で、価格が最小となるシステム構成（最適解）を選び出すための方法について詳細に説明する。

【 0 1 1 9 】

応答時間が A 以上である確率が B 以下である条件で、価格が最小となるシステム構成を選び出すことは、ある値 C について、システム構成データ（ s_1, s_2, \dots, s_n ）で、性能を表わす関数、性能関数 $F = F(s_1, s_2, \dots, s_n)$ が制約条件 $F \leq C$ を満たし、かつ、目的関数としての価格関数 $G = G(s_1, s_2, \dots, s_n)$ を最小にするシステム構成を探すことと同値である。

【 0 1 2 0 】

本発明の実施形態における、システム構成パラメータは、（CPU 処理性能 S 、CPU 数 N_{CPU} 、全メモリ容量 M 、I/O 処理速度 I 、同時実行可能ジョブ数 N_J ）であり、制約条件 $F \leq C$ は、応答時間が A 以上である確率が B 以下である条件に対応している。応答時間が A 以上である確率が B 以下である条件は、数 19 として示す式（19）に示すものとなる。

【 0 1 2 1 】

【 数 1 9 】

$$P[t > A] = P_q\left[t > \left(A - \mu_{N_J}^{-1}\right)\right] \leq B \quad \dots (19)$$

【 0 1 2 2 】

後述するように、最適解であるための条件により、同時実行可能ジョブ数 N_J は、他のシステム変数に独立な変数ではない。

【 0 1 2 3 】

価格を表わす関数、価格関数は、離散的な価格データを再現できる関数であるとし、数 20 として示す式（20）により表されるものとする。

【 0 1 2 4 】

【 数 2 0 】

$$G = g_{CPU}(S, N_{CPU}) + g_{memory}(N_{CPU}M) + g_{I/O}(I), \quad \dots (20)$$

【 0 1 2 5 】

説明を簡単にするため、CPU 数 N_{CPU} 個の CPU 価格は、CPU 1 個の価格の N_{CPU} 倍であるとする、CPU の価格関数 g_{CPU} は、数 21 として示す式（21）により表される。

【 0 1 2 6 】

【 数 2 1 】

$$g_{CPU}(S, N_{CPU}) = N_{CPU} \cdot g_{CPU}(C, 1) \equiv N_{CPU} \cdot g_{CPU}(C) \quad \dots (21)$$

【 0 1 2 7 】

CPU の価格関数 g_{CPU} 、主記憶装置の価格関数 g_{memory} 及び補助記憶装置の価格関数 $g_{I/O}$ は、パラメータフィッティング法等により求めることができる。

【 0 1 2 8 】

図 9 は性能と価格との関係を表すグラフの例を示す図である。前述の各価格関数は、例えば、図 9 の 901 に示すように、（価格、性能）の分布の近似曲線として求められる。関数形は、例えば、数 22 として示す式（22）のように、1 変数連続関数の和で表現される。

【 0 1 2 9 】

【 数 2 2 】

10

20

30

40

50

$$g(s) = g + gs + gs^2 + \dots \quad \dots (22)$$

【 0 1 3 0 】

近似曲線の適切な関数形（２次式、３次式、対数関数等）は、各システム構成要素の価格関数に依存している。

【 0 1 3 1 】

関数の決定には、不定性があっても、微分式 $g'(s)$ が条件 $g'(s) \geq 0$ ($s > 0$) を満たすならば、最適なシステム構成の結果には大きくは影響しないため、例えば、図 9 の 9 0 2 のような折れ線で表わされる関数であってもよい。

10

【 0 1 3 2 】

価格関数は、一般に、システム構成変数 (s_1, s_2, \dots, s_n) の各変数について増加関数であるため、式 (1 9) を満たし、かつ、価格を最低にするシステム構成を導出するための制約条件は、数 2 3 として示す式 (2 3) のように置き換えれば充分である（制約条件 1 ）。

【 0 1 3 3 】

【数 2 3 】

$$P_q \left[t > \left(A - \mu_{N_J}^{-1} \right) \right] = B \quad \dots (23)$$

20

【 0 1 3 4 】

システム構成パラメータ、（CPU 処理性能 S 、CPU 数 N_{CPU} 、全メモリ容量 M 、I/O 処理速度 I 、同時実行可能ジョブ数 N_J ）はジョブ数 N_J を除いて独立である。

【 0 1 3 5 】

同時実行ジョブ数 N_J は、確率 $P_q \left[t > \left(A - \mu_{N_J}^{-1} \right) \right]$ を最大にする N_J として決定される。すなわち、与えられたシステム変数 (S 、 N_{CPU} 、 M 、 I) に対して、 N_J は、数 2 4 として示す式 (2 4) の解として決まる。

【 0 1 3 6 】

【数 2 4 】

$$\frac{d}{dN_J} P_q \left[t > \left(A - \mu_{N_J}^{-1} \right) \right] = 0 \quad \dots (24)$$

30

【 0 1 3 7 】

前述において、式 (2 3) の左辺に現れる値 N_J は、式 (2 4) の解としての N_J の値である（制約条件 2 ）。

【 0 1 3 8 】

最適システムを求めるために、ラグランジュの未定乗数法を用いて、制約条件 1 及び制約条件 2 のもとで、目的関数としての価格関数 G が最小となるシステム構成を選び出す。

40

【 0 1 3 9 】

CPU 数 N_{CPU} の値を固定したときの最適システム構成パラメータセット (S 、 M 、 I) は、ラグランジュの未定乗数 λ_1 及び λ_2 を導入した数 2 5 として示す式 (2 5) の関数 U について、これから得られる (4 + 2) 個の数 2 6 として示す式 (2 6) を解くことによって、関数 U の極値を計算して得られる。

【 0 1 4 0 】

【数 2 5 】

$$U = G(s_1, s_2, \dots, s_n) + \lambda_1 \left(B - P_q \left[t > \left(A - \mu_{N_j}^{-1} \right) \right] \right) \\ + \lambda_2 \left(\frac{\partial}{\partial N_j} P_q \left[t > \left(A - \mu_{N_j}^{-1} \right) \right] \right) \quad \dots (25)$$

【数 2 6】

$$\partial U / \partial s_i = 0 \quad (s_i = S, M, I, N_j, \lambda_1, \lambda_2), \quad \dots (26) \quad 10$$

【0 1 4 1】

前述の極値解におけるシステム構成パラメータセット (S、M、I) に対応するシステム構成が、与えられた CPU 数が N_{CPU} であるときの、最適化されたシステム構成である。

【0 1 4 2】

CPU 数を含めてシステム構成を決定するためには、CPU 数 N_{CPU} を 1 から増設可能な最大 CPU 数 MAX_{CPU} まで 1 ずつ増加させ、各 CPU 数における最適化されたシステム構成を導出し、その中から最低価格のシステム構成パラメータセット (N_{CPU} 、S、M、I) を決定する。

【0 1 4 3】

前述の式 (26) に示す方程式の解は、非線形計画法等によく用いられるニュートン法による逐次近似法を利用した数値から計算することができる。

【0 1 4 4】

ニュートン法では、先の関数 U について、次の数 2 7 として示す式 (27) のようにシステム構成パラメータ $s^C = (s_i^C)$ の周りでテイラー展開する。

【0 1 4 5】

【数 2 7】

$$U(s^C + \Delta s) = U(s^C) + \sum \frac{\partial U}{\partial s_i} \Big|_{s=s^C} \Delta s_i + \sum \sum \frac{\partial^2 U}{\partial s_i \partial s_j} \Big|_{s=s^C} \Delta s_i \Delta s_j \quad \dots (27) \quad 30$$

【0 1 4 6】

前述の s^C 近傍で最小値を計算するためには、先ず、次の数 2 8 として示す式 (28) のベクトル V と行列 Q とを計算する。

【0 1 4 7】

【数 2 8】

$$V^C = \left(\frac{\partial U}{\partial s_i} \Big|_{s=s^C} \right), \quad Q^C = \left(\frac{\partial^2 U}{\partial s_i \partial s_j} \Big|_{s=s^C} \right) \quad \dots (28) \quad 40$$

【0 1 4 8】

式 (27) において、関数 U を最小にする s は、数 2 9 として示す式 (29) で表される。

【0 1 4 9】

【数 2 9】

$$\Delta s = (-1) \cdot (Q^C)^{-1} \cdot V^C \quad \dots (29)$$

【0150】

目的の最小値を計算するには、 s^C に $(s^C + s^C)$ の値を設定し、テイラー展開の最小値解を計算する処理を繰り返し、解が収束するまで、つまり、 s の大きさが零、あるいは、零とみなすことができるまで繰り返す。

【0151】

式(26)の解(最適システム構成パラメータセット)は、離散的な値を有する選択可能なシステム構成パラメータセットとは異なるため、求められた連続的な実数で表現された最適システム構成パラメータセットに最も近い現実に使用可能なシステム構成パラメータセットを選ぶ必要がある。

【0152】

このため、図5により説明した最適解導出処理におけるステップS505の処理でのシステム構成補正の処理は、計算で得られたシステム構成パラメータセット(s_1, s_2, \dots, s_n)と、実際に価格データに存在しているシステム構成パラメータセット(s'_1, s'_2, \dots, s'_n)との距離が最も近い現実のシステム構成パラメータセットを探索する。

【0153】

このため、本発明の実施形態は、各システム変数 s_i ($i = 1, 2, \dots, n$) について、 $s'_i - s_i$ であって、 $s'_i - s_i$ が最小となるシステム構成データ s'_i を価格データの中から探すことにより最適化された現実のシステム構成パラメータセット(s'_1, s'_2, \dots, s'_n)を決定している。

【0154】

例えば、図9において、最適解が903の座標で表わされる場合、904で表わされるシステム構成要素が最適化されたシステム構成要素となる。

【0155】

この最適化されたシステム構成の導出方法は、応答時間がA以上である確率がB以下である最低価格のシステムを構築するために、そのシステム構成要素を開発する場合に、開発する各システム構成要素の性能値を決定する方法として利用することができる。

【0156】

説明している実施形態は、システム構成としての複数のCPUについて、各CPUが同じ処理性能を持つことを前提としている。処理性能が異なる複数のCPU環境において、待ち行列理論で応答時間を予測することは難しいが、この場合でも、シミュレーションによる計算手法を用いることにより、応答時間を予測することが可能である。

【0157】

次に、本発明の第2の実施形態として、価格データを利用し、システムパラメータの全ての組み合わせについて、前述した式(19)の条件を満たすか否かを判定し、条件を満たす組み合わせの中から、価格が最低となる組み合わせを探索することにより最適解を得る例について説明する。この第2の実施形態は、システム構成要素の組み合わせの数が少ない場合に特に有効である。なお、第2の実施形態のシステム構成は図1に示すものと同一であってよい。

【0158】

図10、図11は本発明の第2の実施形態での構成導出部の処理動作を説明するフローチャートであり、次に、これについて説明する。

【0160】

(1) 構成導出部102は、始めに、入力装置114から、システム識別子、ジョブ識別子を読み込むと共に、性能保証対象109の各性能保証対象コンピュータ、例えば、性能保証対象コンピュータ110に対して設定される2つの値、すなわち、トランザクションの応答時間Aと、トランザクションの処理時間が応答時間Aを越える確率Bとを読み込む(ステップS1001)。

【0161】

(2) 構成導出部102は、次に、性能保証対象のジョブに対応するジョブデータをジョ

10

20

30

40

50

ブデータ記憶装置 107 から読み込む (ステップ S 1002)。

【0162】

(3) 構成導出装置 101 は、監視サーバ 113 が各性能保証対象コンピュータ 110 から採取した構成導出装置 101 に転送するためのシステム構成データを読み込み、そのデータをシステム構成記憶装置 106 に記憶する (ステップ S 1003)。

【0163】

(4) 構成導出部 102 は、図 2 に示すジョブデータの仮想ページ参照経路データを利用し、参照されたページが再度参照されるまでに参照される他の異なる仮想ページの数を確認率分布とした、仮想ページ参照間隔確認率分布を計算する (ステップ S 1004)。

【0164】

(5) 構成導出装置 101 は、監視サーバ 113 が性能保証対象コンピュータ 110 から採取し構成導出装置 101 に転送するための性能保証対象コンピュータにおけるジョブ処理要求の発生率 (到着率) を読み込む (ステップ S 1005)。

【0165】

(6) 次に、変数「最低価格」に、値 I_{MAX} を代入する。値 I_{MAX} は、コンピュータ上で表現できる正の最大数とする (ステップ S 1006)。

【0166】

(7) 全てのシステム構成パラメータセットの組み合わせについて、応答時間が A 以上である確認率が B 以下であるか否かを判定するため、価格データに含まれる各システム構成要素の価格データから構成されるシステム構成パラメータセットで、判定していないもの (仮システム構成) を選び出す (ステップ S 1007)。

【0167】

(8) ステップ S 1007 で選び出した仮システム構成において、応答時間が A 以上である確認率を最小にする同時実行ジョブ数とその確認率とを計算する (ステップ S 1008)。

【0168】

(9) 式 (7) 及び式 (8) を使用して応答時間が A 以上である確認率を計算する (ステップ S 1009)。

【0169】

(10) ステップ 1009 で計算された確認率が B 以下であるか否かを判定し、計算された確認率が B 以下でない場合、後述するステップ S 1014 に移行する (ステップ S 1010)。

【0170】

(11) ステップ S 1010 の判定で、計算された確認率が B 以下であった場合、価格データから、各システム構成要素の価格を読み込み、価格の合計額を計算する (ステップ 1011)。

【0171】

(12) ステップ S 1011 において計算された合計額が変数「最低価格」の値より小さいか否かを判定し、計算された合計額が変数「最低価格」の値より大きければ、後述するステップ S 1014 に移行する (ステップ S 1012)。

【0172】

(13) ステップ S 1012 の判定で、計算された合計額が変数「最低価格」の値より小さければ、変数「最低価格」にステップ S 1011 で計算された価格を設定し、対応する仮システム構成パラメータセットをシステム構成パラメータセットとして設定する (ステップ S 1013)。

【0173】

(14) 価格データから構成可能な全てのシステム構成パラメータセットが試されたか否かを判定し、全てが試されていない場合は、次の仮システム構成パラメータセットを決定するためにステップ S 1007 からの処理を繰り返し、全てが試されたならばここでの処理を終了する (ステップ S 1014、S 1015)。

【0174】

10

20

30

40

50

前述した処理において、変数「価格」が I_{MAX} でないならば、性能条件を満たし、価格を最低にするシステム構成が存在しており、対応するシステム構成パラメータセットが「システム構成」に設定される。

【0175】

また、前述のステップ S 1 0 1 1 における価格の計算手順には、次の 2 つの方法がある。すなわち、1 全く新たにシステムを導入する場合の価格計算、及び、2 既にあるシステムを拡張して利用する場合の価格計算の 2 つである。2 の場合、例えば、仮システム構成の CPU 数が 3、主記憶容量が 2 GB で、既存のシステムの CPU 数が 2 で主記憶容量が 1 GB であるとする、価格の計算では、CPU については $1 (= 3 - 2)$ 個、主記憶容量については、 $1 (= 2 - 1)$ GB の価格を計算ればよい。

10

【0176】

図 1 2 は図 1 1 におけるステップ S 1 0 0 8 での同時実行ジョブ数計算の処理を説明するフローチャートであり、次に、これについて説明する。

【0177】

- (1) 同時実行ジョブ数の変数 N_J に初期値として 1 を設定する (ステップ S 1 2 0 1)。
- (2) 後に詳述する $P[t > (A - \mu_{NJ}^{-1})]$ の同時実行ジョブ数 N_J における N_J についての微分係数を計算する (ステップ S 1 2 0 2)。
- (3) $P[t > (A - \mu_{NJ}^{-1})]$ の同時実行ジョブ数 N_J における、 N_J についての 2 回微分の微分係数を計算する (ステップ S 1 2 0 3)。
- (4) N_J を計算する。 N_J はステップ S 1 2 0 2 で算出された微分係数 F 1、ステップ S 1 2 0 3 で算出された微分係数 F 2 を使用して、 $N_J = - (F 1 / F 2)$ で計算される (ステップ S 1 2 0 4)。
- (5) ステップ S 1 2 0 4 で算出された値 N_J を変数 N_J に加算し、 N_J を更新する (ステップ S 1 2 0 5)。
- (6) 収束を判定し、解が収束していれば、同時実行ジョブ数計算処理を終了する。 N_J の大きさ $|N_J|$ が 0、あるいは、0 に充分近ければ収束していると判定する。ここで、「0 に充分近い」とは、例えば、 $|N_J| / |N_J| < 10^{-4}$ を満たすことである (ステップ S 1 2 0 6)。

20

【0178】

次に、本発明の第 3、第 4 の実施形態として、構成導出装置が出力する最適システム構成データを利用して、応答時間が A 以上である確率が B 以下であるように、システム構成を動的に変更する方法及びシステムの例について説明する。

30

【0179】

図 1 3 は性能保証対象コンピュータが予備システム構成要素を有する場合における本発明の第 3 の実施の形態の構成を示すブロック図である。図 1 3 において、1 3 0 5 は性能保証対象コンピュータ、1 3 0 6 は性能保証対象コンピュータ群、1 3 0 7 は動的システム構成変更装置、1 3 0 8 は予備システム構成要素であり、他の符号は図 1 の場合と同一である。

【0180】

図 1 3 に示す本発明の第 3 の実施形態は、性能保証対象コンピュータ群 1 3 0 6 の各性能保証対象コンピュータ 1 3 0 5 が、動的システム構成変更装置 1 3 0 7 と予備システム構成要素 1 3 0 8 とを備えて構成されている点で図 1 に示した第 1 の実施形態の場合と相違している。

40

【0181】

予備システム構成要素 1 3 0 8 は、性能保証対象のジョブ処理を行っていないシステム構成要素である。また、動的システム構成変更装置 1 3 0 7 は、要求があった場合に、予備システム構成要素を性能保証対象のジョブ処理を実行するためにシステム構成要素に追加する。

【0182】

50

前述のように、必要に応じて、物理的に接続されているシステム構成要素を使用可能な状態または使用不可能な状態に切り替える機能は、“キャパシティオンデマンド”や“キャパシティリザーブ”として知られている。

【0183】

構成導出装置101は、最適システム構成データを、性能保証対象コンピュータの動的システム構成変更装置1307に送信する。動的システム構成変更装置1307は、最適システム構成データを受信すると、そのシステム構成を実現するため予備システム構成をジョブ処理実行のために稼働させる。予備システム構成要素は、1つまたは2つ以上のCPU、あるいは、主記憶装置等である。

【0184】

本発明の第3の実施形態は、使用するCPU数、使用する主記憶容量、及び、その使用時間等に応じて課金されることを想定している。そして、動的システム構成変更装置1307は、予備のシステム構成要素を起動あるいは停止させることにより、システムを停止させることなく、性能保証対象コンピュータのCPU数、主記憶容量等を変更することができる。

【0185】

この本発明の第3の実施形態は、構成導出装置101が、出力装置115から最適なシステム構成情報を出力する代わりに、ネットワーク116を利用して、性能保証対象コンピュータが有する動的システム構成変更装置1307に最適なシステム構成情報を送信する。

【0186】

動的システム構成変更装置1307は、システム構成導出装置101が送信した最適システム構成の情報を入力し、その情報に対応するようにシステム構成を動的に変更させている。

【0187】

このため、本発明の第3の実施形態は、応答時間がA以上である確率がB以下となるようにシステム構成を動的に変更しつつ、これに要する課金額を最低に抑えることが可能である。

【0188】

図14は1つの性能保証対象コンピュータが、複数のサブシステムからなる場合の本発明の第4の実施形態の構成を示すブロック図である。図14において、1403は構成変更指示部、1407は性能保証対象コンピュータ、1408はトランザクション分配部、1409～1411はサブシステム1～3、1412は出力装置、1413は入力装置、1414は処理結果記憶装置であり、他の符号は図1の場合と同一である。

【0189】

図14に示す本発明の第4の実施形態は、構成導出装置101が、構成導出部102に加えて、構成変更指示部1403を備えて構成されている点、及び、性能保証対象コンピュータ1407が、トランザクション分配部1408、サブシステム1409～1411、出力装置1412、入力装置1413、処理結果記憶装置1414を備えて構成されている点で図1に示した第1の実施形態の場合と相違している。

【0190】

各サブシステムは、性能保証対象のジョブ処理のために利用されるものと、それ以外の用途に利用されているものに分類される。ここでは、例えば、サブシステム1409は、性能保証対象のジョブ処理を行っており、サブシステム1410、1411は性能保証対象のジョブ処理を行っておらず、サブシステム1410は、ジョブ処理以外の用途にも使用されてなく、サブシステム1411は、ジョブ処理以外の用途に利用されているものとする。

【0191】

サブシステム1409～1411によるサブシステム群は、物理的に独立したコンピュータシステム群で、ネットワーク機能によって互いに結合されているものであってもよい。

10

20

30

40

50

この時、サブシステム群の全てのサブシステムについて、使用者（使用する権利を持った者）が同じでなくてもよい。また、説明している本発明の第４の実施形態における各サブシステムは、同等のシステム構成であり、同等の処理能力を有しているものとする。

【０１９２】

本発明の第４の実施形態における構成導出部は、「応答時間計算部」の機能を利用して、要求される性能を実現するために必要なサブシステム数を計算する。この場合、サブシステム数を１ずつ増やすことにより、「応答時間計算部」の機能を利用して、応答時間がＡ以上である確率がＢ以下であるという条件を満たす最初のサブシステム数を算出する。応答時間を計算する処理を、目標の性能に達するまで繰り返せばよいので、前述した第１の実施形態に比べて処理が容易である。

10

【０１９３】

以下に説明する本発明の第４の実施形態において、ジョブ処理以外の目的で利用されているサブシステムを予備サブシステムと呼ぶことにする。また、予備サブシステムの使用者は、性能保証対象のジョブを行っている者と異なってもよい。予備サブシステムは、そのサブシステムがジョブ処理用に使用される際に、性能保証対象のジョブを行っている者に課金、あるいは、所有者への送金を要求するサブシステム（有料サブシステム）と要求しないサブシステム（無料サブシステム）とに分類されている。サブシステムが無料サブシステムであるか、有料サブシステムであるかは、構成導出装置が有するサブシステムテーブルで調べることができる。

20

【０１９４】

図２０はサブシステムテーブルの構成を示す図である。サブシステムは、サブシステム識別子２００１で識別されている。このテーブルは、各サブシステムについて、使用中であるか否かを知ることができる使用中／非使用中フラグ２００２と、単位時間使用料情報２００３とを有している。

【０１９５】

図１５～図１７は本発明の第４の実施形態におけるシステム変更指示部の処理動作を説明するフローチャートであり、次に、これについて説明する。

【０１９６】

（１）構成導出部１０２の出力である最適システム構成パラメータを読み込み、追加するサブシステムの目標数を決定する（ステップＳ１５０１）。

30

【０１９７】

（２）ステップＳ１５０１で読み込んだ最適システム構成パラメータと現在のシステム構成パラメータとを比較し、現在のシステム構成パラメータで性能が不足しているか否かを判定し、不足していなかった場合、後述するステップＳ１５１１へ移行する（ステップＳ１５０２）。

【０１９８】

（３）ステップＳ１５０２の判定で、現在のシステム構成パラメータで性能が不足していた場合、全ての使用中でない、無料で使用可能な予備のサブシステムを選択し、そのサブシステムを現在のシステム構成に追加する。サブシステム追加の処理の詳細は、図１８を用いて後述する（ステップＳ１５０３、Ｓ１５０４）。

40

【０１９９】

（４）サブシステムの追加によるサブシステム数が目標値に達し、現在のシステム構成が最適システム構成となったか否かを判定し、目標値に達していれば、ここでの処理を終了する（ステップＳ１５０５）。

【０２００】

（５）ステップＳ１５０５の判定で、目標値に達していなかった場合、全ての使用中無料予備サブシステムの出力装置に対して、使用許可要求を表示させ、所有者等に使用許可を問い合わせるメッセージを送信する（ステップＳ１５０６）。

【０２０１】

（６）使用許可の問い合わせに対して、使用中無料予備システムの所有者等からサブシ

50

テムの使用許可があったか否かを判定し、使用許可が入力された場合、サブシステムの追加処理を行う（ステップS 1 5 0 7、S 1 5 0 8）。

【0202】

（7）サブシステムの追加によるサブシステム数が目標値に達し、現在のシステム構成が最適システム構成となったか否かを判定し、目標値に達していれば、ここでの処理を終了する（ステップS 1 5 0 9）。

【0203】

（8）ステップS 1 5 0 9の判定で、目標値に達していなかった場合、または、ステップS 1 5 0 7の判定で、使用許可が得られなかった場合、ステップS 1 5 0 6で問合せメッセージを送信してから一定の時間が経過したか否か、または、全ての問合せに対して返答があったか否かを判定し、一定の時間が経過していなかった場合、または、問合せに対してまだ全ての返答がなかった場合、ステップS 1 5 0 7からの処理に戻って処理を繰り返す。また、一定の時間が経過し、かつ、全ての問合せに対して返答があった場合、後述するステップS 1 5 1 8からの処理に移行する（ステップS 1 5 1 0）。

10

【0204】

（9）ステップS 1 5 1 1の判定で、現在のシステム構成パラメータで性能が不足していなかった場合、現在のシステム構成が過剰性能であるか否かを判定し過剰性能でなければ、ここでの処理を終了する（ステップS 1 5 1 1）。

【0205】

（10）現在システム構成で使用されていない全ての有料サブシステムについて、ステップS 1 5 1 3及びS 1 5 1 4の処理を実行することを設定し、有料サブシステムの削除処理を行う。この削除処理の詳細は、図19を用いて後に詳述する（ステップS 1 5 1 2、S 1 5 1 3）。

20

【0206】

（11）サブシステムの削除によりサブシステム数が目標値に達し、現在のシステム構成が最適システム構成となったか否かを判定し、目標値に達していれば、ここでの処理を終了する（ステップS 1 5 1 4）。

【0207】

（12）全ての有料サブシステムに対する処理の後、ステップS 1 5 1 4の判定で、目標値に達していなかった場合、現在システム構成で使用されていない全ての無料サブシステムについて、ステップS 1 5 1 6及びS 1 5 1 7の処理を実行することを設定し、無料サブシステムの削除処理を行う（ステップS 1 5 1 5、S 1 5 1 6）。

30

【0208】

（13）サブシステムの削除によりサブシステム数が目標値に達し、現在のシステム構成が最適システム構成となったか否かを判定し、目標値に達していれば、ここでの処理を終了する。また、全ての無料サブシステムに対する処理の後も、目標値に達していなかった場合にも、ここでの処理を終了する（ステップS 1 5 1 7）。

【0209】

（14）ステップS 1 5 1 0の判定で、一定の時間が経過し、かつ、全ての問合せに対して返答があった場合、全ての使用中でない有料予備サブシステムについて、ステップS 1 5 1 9とステップS 1 5 2 0との処理を実行することを設定し、有料サブシステムの追加処理を行う（ステップS 1 5 1 8、S 1 5 1 9）。

40

【0210】

（15）サブシステム数が目標値に達し、現在のシステム構成が最適システム構成となったか否かを判定し、目標値に達していれば、ここでの処理を終了する（ステップS 1 5 2 0）。

【0211】

（16）ステップS 1 5 2 0の判定で、目標値に達していなかった場合、全ての使用中有料予備サブシステムの出力装置に対して、使用許可要求を表示させ、所有者等に使用許可を問い合わせるメッセージを送信する（ステップS 1 5 2 1）。

50

【 0 2 1 2 】

(17) 使用許可の問い合わせに対して、使用中有料予備システムの所有者等からサブシステムの使用許可があったか否かを判定し、使用許可が入力された場合、サブシステムの追加処理を行う(ステップ S 1 5 2 2、S 1 5 2 3)。

【 0 2 1 3 】

(18) サブシステムの追加によるサブシステム数が目標値に達し、現在のシステム構成が最適システム構成となったか否かを判定し、目標値に達していれば、ここでの処理を終了する(ステップ S 1 5 2 4)。

【 0 2 1 4 】

(19) ステップ S 1 5 2 4 の判定で、目標値に達していなかった場合、または、ステップ S 1 5 2 2 の判定で、使用許可が得られなかった場合、ステップ S 1 5 2 1 で問合せメッセージを送信してから一定の時間が経過したか否か、または、全ての問合せに対して返答があったか否かを判定し、一定の時間が経過していなかった場合、または、問合せに対してまだ全ての返答がなかった場合、ステップ S 1 5 2 2 からの処理に戻って処理を繰り返す。また、一定の時間が経過し、かつ、全ての問合せに対して返答があった場合、処理を終了する(ステップ S 1 5 2 5)。

10

【 0 2 1 5 】

図 1 8 は前述で説明したフローにおけるサブシステム追加の処理を説明するタイミングチャートであり、次に、これについて説明する。

【 0 2 1 6 】

20

(1) 構成変更指示部 1 4 0 3 は、予備サブシステムにジョブ実行初期化指令を送信すると共に、同時実行処理数を送信する(ステップ 1 8 0 2、1 8 0 3)。

【 0 2 1 7 】

(2) 予備サブシステムは、構成変更指示部からのステップ 1 8 0 2、1 8 0 3 の処理で送られたデータを受信すると、現在実行中の処理が全て終了すると直ぐに、トランザクション処理を行うための初期化処理を行い、処理要求の待ち状態になる(ステップ 1 8 0 8 ~ 1 8 1 1)。

【 0 2 1 8 】

(3) 予備サブシステムは、自サブシステムの初期化処理が完了すると、構成変更指示部に、トランザクション処理初期化完了通知を送信する(ステップ 1 8 1 2)。

30

【 0 2 1 9 】

(4) 構成変更指示部は、トランザクション処理初期化完了通知を受信すると、性能保証対象コンピュータが有するトランザクション分配部 1 4 0 8 にトランザクション分配開始指令を送信する(ステップ 1 8 0 4、1 8 0 5)。

【 0 2 2 0 】

(5) トランザクション分配部 1 4 0 8 は、トランザクション分配開始指令を受信すると、追加対象の予備サブシステムを、サブシステムリストへ追加することにより、トランザクション分配部がトランザクション処理要求の分配を開始し、構成変更指示部にトランザクション分配開始通知を送信する(ステップ 1 8 1 3 ~ 1 8 1 6)。

【 0 2 2 1 】

40

(6) 構成変更指示部 1 4 0 3 は、トランザクション分配開始通知を受信すると、システム構成データを更新する(ステップ 1 8 0 6、1 8 0 7)。

【 0 2 2 2 】

図 1 9 は図 1 6 のフローで説明したサブシステム削除の処理を説明するタイミングチャートであり、次に、これについて説明する。

【 0 2 2 3 】

(1) まず、構成変更指示部は、サブシステム削除処理において、トランザクション分配終了指令をトランザクション分配部に送信する(ステップ 1 9 0 2)。

【 0 2 2 4 】

(2) トランザクション分配部は、トランザクション分配終了指令を受信し、サブシステ

50

ムリストから削除対象のサブシステムを削除して、削除処理完了通知を構成変更指示部に送信する（ステップ1911～1913）。

【0225】

（3）構成変更指示部は、トランザクション分配部からの削除処理完了通知を受信することにより、トランザクション分配の終了を確認し、サブシステムにトランザクション処理終了指令を送信する（ステップ1903、1904）。

【0226】

（4）サブシステムは、構成変更指示部のトランザクション処理終了指令を受信すると、全ての処理中のジョブを終了させ、トランザクション処理の終了通知を構成変更指示部に送信して、トランザクション処理の終了処理を行う（ステップ1907～1909）。

10

【0227】

（5）構成変更指示部は、トランザクション処理の終了通知を受信すると、システム構成データを更新する（ステップ1905、1906）。

【0228】

前述で説明した構成変更指示部におけるサブシステム追加処理（図18のステップ1801）及びサブシステム削除処理（図19のステップ1901）は、サブシステム、例えば、図14に示すサブシステム1409、または、トランザクション分配部1408とのデータの送受信により、性能保証対象コンピュータのシステム構成を動的に変更させている。

【0229】

20

前述した本発明の第4の実施形態において、有料サブシステム及び無料サブシステムは、使用されていないとき、無断で使用可能なサブシステムと使用できないサブシステムに分類されている。そして、性能保証対象コンピュータの処理能力が不足する場合、応答時間がA以上である確率をB以下にするため、ジョブ処理用のサブシステムを増やす必要があり、その場合、その必要なサブシステムの数を、すでに説明した方法で予測し、次に説明する手順で予備サブシステムを使用する。

【0230】

予備サブシステム群に使用許可を得るために、その旨のメッセージを送る。

各予備サブシステムは、メッセージを受信し、出力装置にサブシステムの利用の可否を問うメッセージを出力して使用者に知らせる。

30

使用者からの許可が得られた場合、予備サブシステムをジョブ処理用サブシステムに変更しジョブ実行させる。

予備サブシステムの所有者が、サブシステムの所有者と異なる場合、単位時間当たりのサブシステム使用量を使用者に通知する。

予備サブシステムの総使用量に相当する金額を送金する。

【0231】

一般に、性能保証対象コンピュータ110に対して設定されるトランザクションの応答時間Aと、トランザクションの処理時間が応答時間Aを越える確率Bとについて、応答時間がA以上である確率がB以下であるシステム構成は、CPUの処理性能、CPU数、主記憶容量等の組み合わせとして多数存在している。

40

【0232】

前述した本発明の実施形態による各処理は、処理プログラムとして構成することができ、この処理プログラムは、HD、DAT、FD、MO、DVD-ROM、CD-ROM等の記録媒体に格納して提供することができる。

【0233】

また、前述した本発明の実施形態は、与えられた応答時間Aと確率Bとに対して、応答時間がA以上である確率がB以下となるシステム構成のうち、最も安価なシステム構成を導出するとして説明したが、本発明は、与えられた応答時間Cと確率Dとに対して、応答時間がC以下である確率がD以上となるシステム構成のうち、最も安価なシステム構成を導出するようにコンピュータすることもでき、また、与えられた応答時間値A、確率B及び

50

ジョブの処理要求の到着率Eに対して、応答時間がA以上である確率がB以下であるシステム構成のうち、最も安価なシステム構成を導出するようにすることもできる。

【0234】

前述した本発明の各実施形態は、一定の処理性能を保証するシステム構成で、価格が最小となるものを選び出すことができ、これにより、必要な処理性能を持つコンピュータシステムで、価格が最小となるものを自動的にかつ短時間で決定することができる。

【0235】

この結果、前記した本発明の実施形態によれば、使用者にとって必要なシステム構成であって、最も低価格のシステム構成がただ1つだけ決定されるため、システム構成決定のために不必要な時間と労力を費やす必要がなくなるという効果を得ることができる。

10

【0236】

【発明の効果】

以上説明したように本発明によれば、必要な処理性能を持つコンピュータのシステム構成の中の価格が最小となるものを自動的にかつ短時間で決定することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態によるコンピュータのシステム構成導出装置を含む構成導出システムの構成を示すブロック図である。

【図2】ジョブデータ記憶装置107に格納されているジョブデータの構成を説明する図である。

【図3】構成導出部102の処理動作を説明するフローチャートである。

20

【図4】図3のステップS304での仮想ページ参照間隔確率分布計算部の処理動作を説明するフローチャートである。

【図5】図3のステップS307での最適解導出の処理動作を説明するフローチャートである。

【図6】システム構成記憶装置に格納されているシステム構成データの構成を説明する図である。

【図7】価格データ記憶装置に格納されている価格データの構成を説明する図である。

【図8】仮想ページ参照間隔確率の確率分布の例を示す図である。

【図9】性能と価格との関係を表すグラフの例を示す図である。

【図10】本発明の第2の実施形態での構成導出部の処理動作を説明するフローチャート(その1)である。

30

【図11】本発明の第2の実施形態での構成導出部の処理動作を説明するフローチャート(その2)である。

【図12】図11におけるステップS1008での同時実行ジョブ数計算の処理を説明するフローチャートである。

【図13】性能保証対象コンピュータが予備システム構成要素を有する場合における本発明の第3の実施の形態の構成を示すブロック図である。

【図14】1つの性能保証対象コンピュータが、複数のサブシステムからなる場合の本発明の第4の実施形態の構成を示すブロック図である。

【図15】本発明の第4の実施形態におけるシステム変更指示部の処理動作を説明するフローチャート(その1)である。

40

【図16】本発明の第4の実施形態におけるシステム変更指示部の処理動作を説明するフローチャート(その2)である。

【図17】本発明の第4の実施形態におけるシステム変更指示部の処理動作を説明するフローチャート(その3)である。

【図18】図15～図17で説明したフローにおけるサブシステム追加の処理を説明するタイミングチャートである。

【図19】図16で説明したサブシステム削除の処理を説明するタイミングチャートである。

【図20】サブシステムテーブルの構成を示す図である。実施の形態4で使用されるサブ

50


システムテーブルの図である。

【符号の説明】

1 0 1	構成導出装置	
1 0 2	構成導出部	
1 0 3	価格計算部	
1 0 4	応答時間計算部	
1 0 5	価格データ記憶装置	
1 0 6	システム構成記憶装置	
1 0 7	ジョブデータ記憶装置	
1 0 8	到着率記憶装置	10
1 0 9	性能保証対象コンピュータ群	
1 1 0、1 4 0 7	性能保証対象コンピュータ	
1 1 1	性能測定装置	
1 1 2	システム構成データ	
1 1 3	監視サーバ	
1 1 4、1 4 1 2	入力装置	
1 1 5、1 4 1 3	出力装置	
1 1 6	ネットワーク	
1 3 0 5	性能保証対象コンピュータ	
1 3 0 6	性能保証対象コンピュータ群	20
1 3 0 7	動的システム構成変更装置	
1 3 0 8	予備システム構成要素	
1 4 0 3	構成変更指示部	
1 4 0 8	トランザクション分配部	
1 4 0 9 ~ 1 4 1 1	サブシステム 1 ~ 3	
1 4 1 4	処理結果記憶装置	


【図 1】

図 1




【図 2】

図 2




【図 3】

図 3




【図 4】


図 4




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】




【 図 1 7 】




【 図 1 8 】



【 図 1 9 】



【 図 2 0 】



フロントページの続き

- (56)参考文献 西岡 大祐 Daisuke NISHIOKA, W I S E ツールによる情報システム構築支援 Computer Aided System Integration Tool:WISE, 情報処理学会研究報告 Vol. 2001 No. 61 IPSJ SIG Notes, 日本, 社団法人情報処理学会 Information Processing Society of Japan, 2001年 6月15日, 第2001巻 第61号, pp.1-5
- 北村 光芳 Mitsuyoshi Kitamura, 実計算機システムにおける応答時間の推定 Estimation of Response Time in Real Computer System, 電子情報通信学会技術研究報告 Vol. 94 No. 537 IEICE Technical Report, 日本, 社団法人電子情報通信学会 The Institute of Electronics, Information and Communication Engineers, 1995年 3月13日, 第94巻 第537号, pp.31-36
- 西原 琢夫 Takuo NISHIHARA, 蓄積情報を有するリアルタイムシステム構成法 A Reliable Information Management for Real-Time Systems, 電子情報通信学会論文誌 (J78-D-I) 第8号 THE TRANSACTIONS OF THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS D-I, 日本, 社団法人電子情報通信学会 THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS, 1995年 8月25日, 第J78-D-I巻 第8号, pp.770-776

(58)調査した分野(Int.Cl., D B名)

G06F 9/445
G06Q 10/00
JST7580(JDream2)
JSTPlus(JDream2)