

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5945672号
(P5945672)

(45) 発行日 平成28年7月5日(2016.7.5)

(24) 登録日 平成28年6月10日(2016.6.10)

(51) Int.Cl.

A63F 7/02 (2006.01)

F 1

A 6 3 F 7/02 3 3 4
A 6 3 F 7/02 3 2 6 Z

請求項の数 2 (全 14 頁)

(21) 出願番号 特願2011-120356 (P2011-120356)
 (22) 出願日 平成23年5月30日 (2011.5.30)
 (65) 公開番号 特開2012-20113 (P2012-20113A)
 (43) 公開日 平成24年2月2日 (2012.2.2)
 審査請求日 平成26年5月23日 (2014.5.23)
 (31) 優先権主張番号 特願2010-135683 (P2010-135683)
 (32) 優先日 平成22年6月15日 (2010.6.15)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 395018239
 株式会社高尾
 愛知県名古屋市中川区中京南通三丁目22
 番地
 (74) 代理人 100067596
 弁理士 伊藤 求馬
 (72) 発明者 茨田 悅臣
 愛知県名古屋市中川区太平通1丁目3番地
 株式会社高尾内
 審査官 澤田 真治

最終頁に続く

(54) 【発明の名称】遊技機制御用マイコンチップ

(57) 【特許請求の範囲】

【請求項 1】

遊技機制御用マイコンチップにおいて、
 不正対策プログラムおよび該プログラムに関連する情報を記憶する第1の内蔵ROMと、
 遊技制御用のユーザープログラムおよび該プログラムに関連する情報を記憶する第2の内蔵ROMと、

前記不正対策プログラムに基づく制御又は前記ユーザープログラムに基づく制御を実行する中央制御装置(CPU)と、を具備し、

前記不正対策プログラムは、前記ユーザープログラムと一緒に実行され、不正行為を検出するためのスイッチの検出状況を監視して不正対策を施す構成とし、

かつ、リセット信号が入力されるシステムリセット端子と、
 モード設定信号が入力されるモード設定入力端子と、
 前記システムリセット端子へのリセット信号の入力に応じてシステムリセットを実行するシステムリセット手段と、

前記システムリセットの実行後、前記第1の内蔵ROMへの前記不正対策プログラムの書き込みを実行する第1のプログラムモード、前記第2の内蔵ROMへの前記ユーザープログラムの書き込みを実行する第2のプログラムモード、および前記第2の内蔵ROMに書き込まれた前記ユーザープログラムの異常の有無をチェックするセキュリティモードのいずれかに移行せしめるモード移行手段と、

10

20

前記不正対策プログラムが前記第1の内蔵ROMに書き込まれていることを示す第1の書き込み制限手段と、

前記ユーザープログラムが前記第2の内蔵ROMに書き込まれていることを示す第2の書き込み制限手段と、を具備し、

前記モード移行手段は、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、かつ、前記第1の内蔵ROMに前記不正対策プログラムが書き込まれていない状態であることが示されていることを条件に、前記第1のプログラムモードへと移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、前記第1の内蔵ROMに前記不正対策プログラムが書き込まれている状態であることが示される一方、前記第2の内蔵ROMに前記ユーザープログラムが書き込まれていない状態が示されていることを条件に、前記第2のプログラムモードへと移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があったにも拘らず、前記第1及び第2の書き込み制限手段により前記第1及び第2の内蔵ROMに前記各プログラムが書き込まれている状態であることが示されていることを条件に、前記セキュリティモードに移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がないことを条件に、前記セキュリティモードに移行せしめるように構成され、

該セキュリティモードで異常がなければ、前記不正対策プログラムと前記ユーザープログラムに基づく制御を実行するユーザーモードに移行せしめ、前記セキュリティモードで異常があれば、前記中央制御装置の処理を停止せしめることを特徴とする遊技機制御用マイコンチップ。

【請求項2】

遊技機制御用マイコンチップにおいて、

不正対策プログラムおよび該プログラムに関連する情報を記憶する第1の内蔵ROMと、

遊技制御用のユーザープログラムおよび該プログラムに関連する情報を記憶する第2の内蔵ROMと、

前記不正対策プログラムに基づく制御又は前記ユーザープログラムに基づく制御を実行する中央制御装置(CPU)と、を具備し、

前記不正対策プログラムは、前記ユーザープログラムと一緒に実行され、不正行為を検出するためのスイッチの検出状況を監視して不正対策を施す構成とし、

かつ、リセット信号が入力されるシステムリセット端子と、

モード設定信号が入力されるモード設定入力端子と、

前記システムリセット端子へのリセット信号の入力に応じてシステムリセットを実行するシステムリセット手段と、

前記システムリセットの実行後、前記第1の内蔵ROMへの前記不正対策プログラムの書き込みを実行する第1のプログラムモード、前記第2の内蔵ROMへの前記ユーザープログラムの書き込みを実行する第2のプログラムモード、および前記第2の内蔵ROMに書き込まれた前記ユーザープログラムの異常の有無をチェックするセキュリティモードのいずれかに移行せしめるモード移行手段と、

前記不正対策プログラムが前記第1の内蔵ROMに書き込まれていることを示す第1の書き込み制限手段と、

前記ユーザープログラムが前記第2の内蔵ROMに書き込まれていることを示す第2の書き込み制限手段と、を具備し、

前記モード移行手段は、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、かつ、前記第1の内蔵ROMに前記不正対策プログラムが書き込まれていない状態が示されていることを条件に、前記第1のプログラムモードへと移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力

10

20

30

40

50

があり、前記第1の内蔵ROMに前記不正対策プログラムが書き込まれている状態が示される一方、前記第2の内蔵ROMに前記ユーザープログラムが書き込まれていない状態が示されていることを条件に、前記第2のプログラムモードへと移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がなく、かつ、前記第2の内蔵ROMに前記ユーザープログラムが書き込まれている状態が示されていることを条件に、前記セキュリティモードに移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がなく、かつ、前記第2の内蔵ROMに前記ユーザープログラムが書き込まれている状態が示されていないことを条件に、前記中央制御装置の処理を停止せしめるように構成され、

前記セキュリティモードで異常がなければ、前記不正対策プログラムと前記ユーザープログラムに基づく制御を実行するユーザー モードに移行せしめ、前記セキュリティモードで異常があれば、前記中央制御装置の処理を停止せしめることを特徴とする遊技機制御用マイコンチップ。10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は遊技機の制御に用いられる遊技機制御用マイコンチップに関する。

【背景技術】

【0002】

従来、パチンコ遊技機や回胴式遊技機などの遊技機には遊技機制御用マイコンチップが搭載され、前記遊技機は遊技機制御用マイコンチップのプログラムの実行により制御される。遊技機は、国家公安委員会の規則（遊技機に関する規則）に従って第三者機関の認定を受けなければならず、遊技機制御用マイコンチップにおいても前記規則に基づく規定が定められている。例えば、遊技の制御等に関するプログラムやこれに関するデータ等は前記マイコンチップに内蔵された内蔵ROMに格納されているが、前記規則により内蔵ROM内に前記プログラムや前記データ等を格納する記憶容量が規定されている。20

【0003】

近年、遊技機に対する不正行為が日常的に行われてあり、遊技機のメーカーでは日々繰り返される不正行為に対して、不正行為を検出するための様々なスイッチが遊技盤や遊技枠に設けられ、これらのスイッチからの検出状況を監視するなどの独自の不正対策を施すことが行われている（例えば下記特許文献1参照）。30

特許文献1では、遊技機制御用マイコンチップに外部装置から入力される正規の外部入力信号に関するインピーダンス値の許容範囲を設定して該許容範囲を前記マイコンチップの内蔵ROMに格納しておき、不正対策として、外部入力信号の入力ごとにそのインピーダンス値を確認して、インピーダンス値が前記許容範囲外であれば不正行為とみなすことが行われている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開2000-288222号公報

40

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、不正対策を逃れる新たな不正行為が行われるため日進月歩で新たな不正対策を施す必要があり、不正対策プログラムおよびこれに関するデータの容量が増加する。不正対策プログラムは前記遊技の制御等に関するプログラムとして遊技機制御用のユーザープログラムとともに前記内蔵ROMに格納され、前記規則のプログラムやデータ等を格納する規定の記憶容量に含まれている。よって前記不正対策プログラムおよびこれに関するデータの容量が増加すると、限られた記憶容量の前記内蔵ROM内では、ユーザープログラムに使用可能な容量が制約される。ユーザープログラムが制約されると、遊技の内容

50

も制約されることとなるので遊技の興趣が低下してしまうことが危惧されている。

そこで本発明は、不正対策プログラムによって遊技制御用のユーザープログラムが制約されることなく、興趣の豊かな遊技を実現することができる遊技機制御用マイコンチップを提供することを課題としてなされたものである。

【課題を解決するための手段】

【0006】

請求項1に記載の発明は、

遊技機制御用マイコンチップにおいて、

不正対策プログラムおよび該プログラムに関連する情報を記憶する第1の内蔵ROMと、

遊技制御用のユーザープログラムおよび該プログラムに関連する情報を記憶する第2の内蔵ROMと、

前記不正対策プログラムに基づく制御又は前記ユーザープログラムに基づく制御を実行する中央制御装置(CPU)と、を具備し、

前記不正対策プログラムは、前記ユーザープログラムと一緒に実行され、不正行為を検出するためのスイッチの検出状況を監視して不正対策を施す構成とし、

かつ、リセット信号が入力されるシステムリセット端子と、

モード設定信号が入力されるモード設定入力端子と、

前記システムリセット端子へのリセット信号の入力に応じてシステムリセットを実行するシステムリセット手段と、

前記システムリセットの実行後、前記第1の内蔵ROMへの前記不正対策プログラムの書き込みを実行する第1のプログラムモード、前記第2の内蔵ROMへの前記ユーザープログラムの書き込みを実行する第2のプログラムモード、および前記第2の内蔵ROMに書き込まれた前記ユーザープログラムの異常の有無をチェックするセキュリティモードのいずれかに移行せしめるモード移行手段と、

前記不正対策プログラムが前記第1の内蔵ROMに書き込まれていることを示す第1の書き込み制限手段と、

前記ユーザープログラムが前記第2の内蔵ROMに書き込まれていることを示す第2の書き込み制限手段と、を具備し、

前記モード移行手段は、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、かつ、前記第1の内蔵ROMに前記不正対策プログラムが書き込まれていない状態であることを示していることを条件に、前記第1のプログラムモードへと移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、前記第1の内蔵ROMに前記不正対策プログラムが書き込まれている状態であることが示される一方、前記第2の内蔵ROMに前記ユーザープログラムが書き込まれていない状態が示していることを条件に、前記第2のプログラムモードへと移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があったにも拘らず、前記第1及び第2の書き込み制限手段により前記第1及び第2の内蔵ROMに前記各プログラムが書き込まれている状態であることが示されていることを条件に、前記セキュリティモードに移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がないことを条件に、前記セキュリティモードに移行せしめるように構成され、

該セキュリティモードで異常がなければ、前記不正対策プログラムと前記ユーザープログラムに基づく制御を実行するユーザーモードに移行せしめ、前記セキュリティモードで異常があれば、前記中央制御装置の処理を停止せしめる構成とする。

【0007】

請求項1の発明によれば、遊技機制御用マイコンチップにおいて、不正対策プログラムを格納する第1の内蔵ROMとユーザープログラムを格納する第2の内蔵ROMとを設け、モード移行手段により不正対策プログラムを書込む第1のプログラムモードとユーザー

プログラムを書込む第2のプログラムモードとに切り換えるようにし、不正対策プログラムおよびユーザープログラムをそれぞれ、異なる格納領域へ個別に書込むようにした。よって、マイコンチップメーカーにて不正対策プログラムを書込むようにし、遊技機メーカーにてユーザープログラムを書込むようにできる。

このようにマイコンチップメーカーにて不正対策プログラムを書込むようにすれば、遊技機メーカーにおいては不正対策プログラムを改変することができず、不正対策プログラムを遊技機制御用マイコンチップの機能の一部とすることが可能となる。よってチップの機能の一部となつた不正対策プログラムはプログラム記憶用の前記規定の記憶容量から除外することができ、その分、ユーザープログラムの記憶容量を増加することができる。したがつて、ユーザープログラムのプログラム内容を増やすことができ、遊技内容が豊富で興趣の豊かな遊技を実現することができる。10

尚、遊技機制御用マイコンチップは、専用のROMライタにより不正対策およびユーザープログラムが第1又は第2の内蔵ROMに書き込まれる。前記ROMライタにマイコンチップをセットすることで、モード設定入力端子にROMライタよりモード設定信号が入力され、第1又は第2のプログラムモードへ移行させるようにしてある。マイコンチップを遊技機に実装した場合は、モード設定入力端子をプルダウンしてモード設定信号が入力しないようにすることを望ましい。

また、第1および第2のプログラムモードにおいては、不正対策又はユーザープログラムの第1、第2の各内蔵ROMへの書き込み後に、正常に書込むことができたか確認するために、各内蔵ROMからプログラムを読み出せることは勿論である。20

【0008】

また、前記セキュリティモード移行後に、該セキュリティモードで異常があれば、ユーザープログラムが異常のため中央制御装置の処理を停止することが望ましい。

【0009】

請求項2に記載の発明は、

遊技機制御用マイコンチップにおいて、

不正対策プログラムおよび該プログラムに関連する情報を記憶する第1の内蔵ROMと

遊技制御用のユーザープログラムおよび該プログラムに関連する情報を記憶する第2の内蔵ROMと、

前記不正対策プログラムに基づく制御又は前記ユーザープログラムに基づく制御を実行する中央制御装置(CPU)と、を具備し、

前記不正対策プログラムは、前記ユーザープログラムと一緒に実行され、不正行為を検出するためのスイッチの検出状況を監視して不正対策を施す構成とし、

かつ、リセット信号が入力されるシステムリセット端子と、

モード設定信号が入力されるモード設定入力端子と、

前記システムリセット端子へのリセット信号の入力に応じてシステムリセットを実行するシステムリセット手段と、

前記システムリセットの実行後、前記第1の内蔵ROMへの前記不正対策プログラムの書き込みを実行する第1のプログラムモード、前記第2の内蔵ROMへの前記ユーザープログラムの書き込みを実行する第2のプログラムモード、および前記第2の内蔵ROMに書き込まれた前記ユーザープログラムの異常の有無をチェックするセキュリティモードのいずれかに移行せしめるモード移行手段と、

前記不正対策プログラムが前記第1の内蔵ROMに書き込まれていることを示す第1の書き込み制限手段と、

前記ユーザープログラムが前記第2の内蔵ROMに書き込まれていることを示す第2の書き込み制限手段と、を具備し、

前記モード移行手段は、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、かつ、前記第1の内蔵ROMに前記不正対策プログラムが書き込まれていない状態

10

20

30

40

50

が示されていることを条件に、前記第1のプログラムモードへと移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、前記第1の内蔵ROMに前記不正対策プログラムが書き込まれている状態が示される一方、前記第2の内蔵ROMに前記ユーザープログラムが書き込まれていない状態が示されていることを条件に、前記第2のプログラムモードへと移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がなく、かつ、前記第2の内蔵ROMに前記ユーザープログラムが書き込まれている状態が示されていることを条件に、前記セキュリティモードに移行せしめ、

前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がなく、かつ、前記第2の内蔵ROMに前記ユーザープログラムが書き込まれている状態が示されていないことを条件に、前記中央制御装置の処理を停止せしめるように構成され、

前記セキュリティモードで異常がなければ、前記不正対策プログラムと前記ユーザープログラムに基づく制御を実行するユーザーモードに移行せしめ、前記セキュリティモードで異常があれば、前記中央制御装置の処理を停止せしめる構成とする。

【0010】

請求項2の発明によれば、遊技機制御用マイコンチップにおいて、不正対策プログラムを格納する第1の内蔵ROMとユーザープログラムを格納する第2の内蔵ROMとを設け、モード移行手段により不正対策プログラムを書込む第1のプログラムモードとユーザープログラムを書込む第2のプログラムモードとに切り換えるようにし、不正対策プログラムおよびユーザープログラムをそれぞれ、異なる格納領域へ個別に書込むようにした。よって、マイコンチップメーカーにて不正対策プログラムを書込むようにし、遊技機メーカーにてユーザープログラムを書込むようにできる。

このようにマイコンチップメーカーにて不正対策プログラムを書込むようにすれば、遊技機メーカーにおいては不正対策プログラムを改変することができず、不正対策プログラムを遊技機制御用マイコンチップの機能の一部とすることが可能となる。よってチップの機能の一部となった不正対策プログラムはプログラム記憶用の前記規定の記憶容量から除外することができ、その分、ユーザープログラムの記憶容量を増加することができる。したがって、ユーザープログラムのプログラム内容を増やすことができ、遊技内容が豊富で興趣の豊かな遊技を実現することができる。

尚、遊技機制御用マイコンチップは、専用のROMライタにより不正対策およびユーザープログラムが第1又は第2の内蔵ROMに書き込まれる。前記ROMライタにマイコンチップをセットすることで、モード設定入力端子にROMライタよりモード設定信号が入力され、第1又は第2のプログラムモードへ移行させるようにしてある。マイコンチップを遊技機に実装した場合は、モード設定入力端子をプルダウンしてモード設定信号が入力しないようにすることが望ましい。

また、第1および第2のプログラムモードにおいては、不正対策又はユーザープログラムの第1、第2の各内蔵ROMへの書き込み後に、正常に書き込むことができたか確認するために、各内蔵ROMからプログラムを読み出せることは勿論である。

更に、前記セキュリティモード移行後に、該セキュリティモードで異常があれば、ユーザープログラムが異常のため中央制御装置の処理を停止することが望ましい。

更にまた、マイコンチップが遊技機に実装された状態であって、モード設定信号の入力がないときでもユーザープログラムが書き込まれているか確認するので、ユーザープログラムに異常があれば（第2の内蔵ROMにユーザープログラムが書き込まれていない状態であれば）直ちにCPUの処理を停止して遊技を不能とする。よって、遊技者が遊技を開始してから遊技機に不具合が生じ、遊技者が被る損害を未然に防ぐことができる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施形態に係る遊技機制御用マイコンチップを示す概略ブロック図である。

【図2】前記遊技機制御用マイコンチップが有する記憶デバイスのメモリマップを示す図

10

20

30

40

50

である。

【図3】前記遊技機制御用マイコンチップが有する内蔵ROMのメモリマップを示す図である。

【図4】前記遊技機制御用マイコンチップで実行されるモード設定処理の制御内容を示すフローチャートである。

【図5】前記遊技機制御用マイコンチップの前記モード設定処理に基づく作動モードの遷移を示す図である。

【図6】前記遊技機制御用マイコンチップで実行される他のモード設定処理の制御内容を示すフローチャートである。

【図7】前記遊技機制御用マイコンチップの前記他のモード設定処理に基づく他の作動モードの遷移を示す図である。 10

【発明を実施するための形態】

【0016】

本発明を適用した実施形態に係る遊技機制御用マイコンチップについて説明する。本実施形態の遊技機制御用マイコンチップは、パチンコ遊技機や回胴式遊技機などの遊技機の主制御装置に実装され、遊技の制御を司るものである。

図1は遊技機制御用マイコンチップの概略ブロック図を示す。図1に示すように、遊技機制御用マイコンチップ(以下、マイコンチップという)1は、中央制御装置(CPU)2、第1の内蔵ROM(図には内蔵ROM1と示す)3A、第2の内蔵ROM(図には内蔵ROM2と示す)3B、内蔵RAM4、およびリセットコントローラ5等のデバイスを備え、これらのデバイスは相互に各種バス10にて接続され、プログラムやこれに関係する情報を含むデータの入出力がなされる。 20

【0017】

CPU2は、前記各デバイスの制御や指令を行う8ビットマイコンが用いられる。

【0018】

第1の内蔵ROM3Aは、遊技機への不正行為に対する対向策として実行される不正対策プログラムおよび該プログラムに関連する情報が格納された読み出し専用の記憶デバイスであり、本ROMに格納するプログラムやこれに関する情報の書き込みが一度だけ可能な構成である。

第2の内蔵ROM3Bは、遊技機の制御を行なうユーザープログラムおよび該プログラムに関連する情報が格納された読み出し専用の記憶デバイスであり、本ROMに格納するプログラムやこれに関する情報の書き込みが一度だけ可能な構成である。 30

本実施形態では、第1および第2の内蔵ROMの記憶容量はいずれも8Kバイトに設定されている。

【0019】

内蔵RAM4は、例えば512バイトのスタティックRAMで構成され、不正対策プログラムの実行時、ユーザープログラムの実行時に、これらのプログラムのワークエリア(データエリア、スタッカーエリア等)として使用される。尚、内蔵RAM4は電源切断後のバックアップ機能を有し、電源切断後もRAM内のデータの保存が可能である。

【0020】

リセットコントローラ5は、各種のリセットと、外部からの割込み要求や内部デバイスからの割込み要求の制御を行う。

リセットコントローラ5には、マイコンチップ外部からのリセット信号が入力されるシステムリセット端子(図にはXSRSTと示す)6Aと、マイコンチップ外部からのモード設定信号が入力されるモード設定入力端子(図にはPRGと示す)6Bが接続されている。

またリセットコントローラ5には、CPU2が第1および第2の内蔵ROM3A,3B以外からのプログラムを実行することを禁止する指定エリア外走行禁止回路(IAT)5aや、CPU2の異常動作を監視するウォッチドグタイマ(WDT)5b等が設けられている。尚、リセットコントローラ5は特許請求の範囲に記載の「システムリセット手段」 50

に相当する。

【0021】

尚、図1には本発明に関連のあるデバイスのみを示し、その他のデバイスの図を省略したが、マイコンチップ1にはその他のデバイスとして、CPU2の動作に必要なクロックを発生するクロック回路、時間計測等に使用可能なタイマ回路やカウンタ回路、マイコンチップ外部との通信用のシリアル通信回路やパラレル入力ポートや外部バスインターフェース、アドレスデコード回路、乱数を発生させる乱数回路や演算を行う演算回路などのデバイスを有する。

【0022】

図2はマイコンチップ1全体のメモリマップの具体例を示し、全体のメモリマップは0 10 000h番地から1FFFh番地を第1の内蔵ROMの不正対策プログラム領域とし、2000h番地から3FFFh番地を第2の内蔵ROMのユーザープログラム領域としている。

また7E00h番地から7FFFh番地は内蔵RAMに割当てられ、内蔵RAMは、不正対策プログラムにおけるワークエリアとして、更にユーザープログラムにおけるワークエリアとして共通して使用される。

4000h番地から40FFh番地は内蔵レジスタエリアに、FDD0h番地からFDFFh番地はXCSデコードエリアに割当てられている。尚、4100h番地から7DFCh番地、FDFFCh番地からFFFh番地は未使用である。

【0023】

図3は第1および第2の内蔵ROMのメモリマップを示すもので、第2の内蔵ROMは下位の64バイトがプログラム管理エリアとされ、各種コード、マイコンチップ1内の内部機能設定のためのデータ、不正改造を防止するための情報等を格納するエリアとされる。

【0024】

次に図4、図5に基づいてマイコンチップ1の作動について説明する。

マイコンチップ1は、電源が投入されると、「モード設定処理1」(図4)が実行され、専用のROMライタにより第1の内蔵ROMへ不正対策プログラムの書き込みを行う第1のプログラムモード(図にはプログラムモード1と示す)、前記ROMライタにより第2の内蔵ROMへユーザープログラムの書き込みを行う第2のプログラムモード(図にはプログラムモード2と示す)、ユーザープログラムに異常がないかチェックするセキュリティモード、不正対策プログラムおよびユーザープログラムを実行するユーザーモードのいずれかのモードへの設定がなされる。尚、モード設定処理1は特許請求の範囲に記載の「モード移行手段」に相当する。

【0025】

「モード設定処理1」では、先ず、システムリセット端子にローレベル(Lレベル)のリセット信号の入力があるか確認し(S10)、システムリセット端子にLレベルの入力信号が一定時間入力されれば(S10:yess)、システムリセットの処理を行う(S15)。この処理ではリセットコントローラによりCPUを含むマイコンチップ内の全ての回路を初期化する。

【0026】

システムリセットの終了後、モード設定端子にハイレベル(Hレベル)のモード設定信号の入力があるか確認する(S20)。モード設定端子には、マイコンチップが前記ROMライタにセットされた状態の時のみ、Hレベルのモード設定信号が入力される。

モード設定端子にHレベルのモード設定信号の入力があれば(S20:yess)、第1の書き制限フラグ(図には書き制限フラグ1又は書き制限F1と示す)を確認する(S25)。第1の書き制限フラグは第1の内蔵ROMに不正対策プログラムが書き込まれていると「1」がセットされるもので、この処理では第1の内蔵ROMに不正対策プログラムが書き込まれていないことを確認し、第1の内蔵ROMへの不正対策プログラムの書き込みを許可する。ここで、第1の書き制限フラグは第1の内蔵ROMに不正対策プログラムが書き込

10

20

30

40

50

まれていると「1」がセットされるものに限定されるものではなく、不正対策プログラムが書込まれていることを判断可能な何らかの情報であれば問題ない。また、第1のプログラムモードへ移行した直後にセットされても、第1のプログラムモードでの書き込み処理後にセットされる構成としても差し支えない。尚、第1の書き込み制限フラグは特許請求の範囲に記載の「第1の書き込み制限手段」に相当する。

第1の書き込み規制フラグが「0」であれば(S25:yes)、書き込みが許可されたことを示す不正対策プログラム書き込みフラグに「1」をセットし(S30)、S35の処理で第1のプログラムモード(図にはプログラムモード1と示す)へ移行する。該第1のプログラムモードにおいて第1の内蔵ROMに不正対策プログラムが書き込まれる。

【0027】

S25の処理で第1の書き込み規制フラグが「0」でなければ(S25:no)、S40の処理で第2の書き込み制限フラグ(図には書き込み制限フラグ2又は書き込みF2と示す)の確認を行う。第2の書き込み制限フラグは第2の内蔵ROMにユーザープログラムが書き込まれていると「1」がセットされるもので、この処理では第2の内蔵ROMにユーザープログラムが書き込まれていないことを確認し、第2の内蔵ROMへの不正対策プログラムの書き込みを許可する。ここで、第2の書き込み制限フラグは第2の内蔵ROMにユーザープログラムが書き込まれていると「1」がセットされるものに限定されるものではなく、ユーザープログラムが書き込まれていることを判断可能な何らかの情報であれば問題ない。また、第2のプログラムモードへ移行した直後にセットされても、第2のプログラムモードでの書き込み処理後にセットされる構成としても差し支えない。尚、第2の書き込み制限フラグは特許請求の範囲に記載の「第2の書き込み制限手段」に相当する。

第2の書き込み規制フラグが「0」であれば(S40:yes)、書き込みが許可されたことを示すユーザープログラム書き込みフラグに「1」をセットし(S45)、S50の処理で第2のプログラムモード(図にはプログラムモード2と示す)へ移行する。該第2のプログラムモードにおいて第2の内蔵ROMにユーザープログラムが書き込まれる。

【0028】

尚、S40の処理で第2の書き込み規制フラグが「0」でなければ(S40:no)、不正対策およびユーザープログラムのいずれもROMへの書き込みが完了していることとなるので、この場合はモード設定処理が停止(CPUの処理停止)され、次にマイコンチップをROMライタから遊技機の主制御装置に実装することとなる。

【0029】

マイコンチップが遊技機の主制御装置に実装され、電源が投入されてシステムリセットが完了すると、S20の処理でモード設定信号の入力を確認するが、モード設定信号はLレベルとなる(S20:no)。モード設定端子はマイコンチップが遊技機の主制御装置に搭載されたときにプルダウンされて、常時、Lレベルとされる。

【0030】

これによりS55の処理へ移行して、セキュリティモードに設定される。該セキュリティモードでは、第1の内蔵ROMの不正対策プログラムおよび第2の内蔵ROMのユーザープログラムに対して、プログラムの破損や書き換え等の異常がないか確認される。

セキュリティモードで異常がなければ(S60:yes)、S65の処理でユーザーモードが設定され、不正対策プログラムおよびユーザープログラムが所定のINT割込みに応じて実行される。

尚、セキュリティモードにおいて、不正対策プログラムおよびユーザープログラムに異常があれば(S60:no)、マイコンチップは不正対策プログラムおよびユーザープログラムの実行を行わず、CPUの処理を停止する。

【0031】

本実施形態のマイコンチップ1によれば、不正対策プログラムを格納する第1の内蔵ROM3Aとユーザープログラムを格納する第2の内蔵ROM3Bとを設けたこと、不正対策プログラムの書き込みを実行する第1のプログラムモードとユーザープログラムの書き込みを行う第2のプログラムモードとに切換えるようにし、不正対策プログラムおよびユーザ

10

20

30

40

50

ープログラムをそれぞれ、異なる格納領域へ個別に書込むようにした。よって、マイコンチップメーカーにて第1の内蔵ROM3Aに不正対策プログラムが書込まれ、この状態でマイコンチップ1を遊技機メーカーに納品することができる。遊技機メーカーではユーザープログラムを第2の内蔵ROM3Bに書込むことができる。

このようにマイコンチップメーカーにて不正対策プログラムを第1の内蔵ROM3Aに書込むようにすれば、遊技機メーカーにおいては不正対策プログラムを改変することができず、不正対策プログラムをマイコンチップ1の機能の一部とすることが可能となる。

よってマイコンチップ1の機能の一部となつた不正対策プログラムが格納された第1の内蔵ROM3Aはプログラム記憶用の前記規定の記憶容量から除外することができ、その分、ユーザープログラムの記憶容量の制約が緩和され記憶容量を増加することができる。
したがつて、ユーザープログラムのプログラム内容を増やせる分、遊技内容が豊富で興趣の豊かな遊技を実現することができる。

【0032】

マイコンチップ1は、ROMライタにより不正対策プログラムおよびユーザープログラムをそれぞれ第1および第2の内蔵ROM3A, 3Bに書込むようになし、かつ不正対策プログラムが書込まれた状態でなければユーザープログラムが書込めない構成とされている。よってROMライタにてユーザープログラムの書き込みが終了した状態、即ち、モード設定端子6AにHレベルのモード設定信号の入力があり、第2の書き規制フラグが「1」の状態では、マイコンチップ1はROMライタから遊技機に実装されるまでは役目がなく、CPU2の処理を停止するようにしたので合理的である。

またマイコンチップ1は、セキュリティモードでユーザープログラムの異常があれば、CPU2を停止して確実に不正行為を防ぐことができる。

【0033】

マイコンチップ1は、内蔵RAM4を、不正対策プログラムにおけるワークエリアおよびユーザープログラムにおけるワークエリアとして共用する構成としたので、メモリ構成を簡素化でき、かつ不正対策プログラムによる判定結果等の書き込みアドレス（内蔵RAM領域のアドレス）をユーザープログラムによって確認することができるので、不正行為の有無に関する情報出力や不正報知の指示をユーザープログラムによって管理することができる。同様に、ユーザープログラムによる判定結果等の書き込みアドレス（内蔵RAM領域のアドレス）を不正対策プログラムによって確認することもできるので、不正対策プログラムとユーザープログラムとで重複した処理を行うことも抑えることができる。

【0034】

前記マイコンチップ1の構成では、モード設定端子6AにHレベルのモード設定信号の入力があり、第2の書き規制フラグが「1」の状態でCPU2の処理を停止するようにしたが、これに限らず図4に示す前記「モード設定処理1」において、S40の処理で第2の書き規制フラグが「0」でなければ（S40:n0）、S55のセキュリティモードへ移行させるように構成してもよい。

【0035】

また前記「モード設定処理1」ではS20の処理でモード設定端子の入力がLレベルであれば（S20:n0）、直ちにセキュリティモードを実行する構成であるが、これに限らず、図6、図7に示す他の構成の「モード設定処理2」のように、セキュリティモードの前に第2の内蔵ROMにユーザープログラムが書き込まれているか確認する構成としてもよい。即ち、システムリセットの処理（S15）の後、モード設定端子にLレベルのモード設定信号の入力がなければ（S20:n0）、S70の処理で第2の書きフラグが「1」であり、第2の内蔵ROMにユーザープログラムが書き込まれているか確認する。

第2の書きフラグが「1」であれば（S70:yess）、セキュリティモードを実行し（S55）、かつ不正対策およびユーザープログラムが正常であれば（S60:yess）ユーザーモードを実行する（S65）。

S70の処理で第2の書きフラグが「1」でなければ（S70:n0）、マイコンチップはCPUの処理を停止する。

10

20

30

40

50

これによれば、マイコンチップが遊技機に実装された状態であって、モード設定信号がレベルのときでもユーザープログラムが書込まれているか確認するので、ユーザープログラムに異常があれば直ちにCPUの処理を停止して遊技を不能とする。よって、遊技者が遊技機を開始してから遊技機に不具合が生じ、遊技者が被る損害を未然に防ぐことができる。

【0036】

本発明は前記各実施形態の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲でさまざまに実行できることは勿論である。例えば、第1の内蔵ROMおよび第2の内蔵ROMそれぞれに、プログラム管理エリアを設ける構成としてもよい。また、内蔵RAMとして、不正対策プログラムにおけるワークエリアとして使用する第1の内蔵RAMと、ユーザープログラムのワークエリアとして使用する第2の内蔵RAMとを設ける構成としてもよい。また、セキュリティモードにおけるセキュリティチェックの対象を第2の内蔵ROM3Bのみとする構成としてもよい。

10


【符号の説明】

【0037】

- 1 遊技機制御用マイコンチップ
- 2 CPU(中央制御装置)
- 3A 第1の内蔵ROM
- 3B 第2の内蔵ROM
- 4 内蔵RAM
- 6A システムリセット端子
- 6B モード設定入力端子

20


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



フロントページの続き

(56)参考文献 特開2009-207609(JP,A)
特開2004-129874(JP,A)
特開2009-000562(JP,A)

(58)調査した分野(Int.Cl., DB名)

A 6 3 F 7 / 0 2
A 6 3 F 5 / 0 4