

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2009年7月9日 (09.07.2009)

PCT


(10) 国際公開番号
WO 2009/084073 A1

- (51) 国際特許分類:
G02F 1/133 (2006.01) G09G 3/20 (2006.01)
G02F 1/1347 (2006.01) G09G 3/36 (2006.01)
- (21) 国際出願番号: PCT/JP2007/001497
- (22) 国際出願日: 2007年12月28日 (28.12.2007)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人 (米国を除く全ての指定国について): 富士通フロンテック株式会社 (FUJITSU FRONTECH LIMITED) [JP/JP]; 〒2068555 東京都稲城市矢野口 1 7 7 6 番地 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 上野裕史 (UENO, Yuji) [JP/JP]; 〒2068555 東京都稲城市矢野口 1 7 7 6 番地 富士通フロンテック株式会社内 Tokyo (JP).
- (74) 代理人: 大菅義之 (OSUGA, Yoshiyuki); 〒1020084 東京都千代田区二番町 8 番地 2 0 二番町ビル 3 F Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK,

[続葉有]

(54) Title: DISPLAY HAVING SIMPLE MATRIX DISPLAY ELEMENT

(54) 発明の名称: 単純マトリクス型の表示素子を有する表示装置



(57) Abstract: A display having a simple matrix display element and capable of supporting full color comprises a simple matrix display element (10) containing a memory-property display material, a row driver (26) for driving the scan electrode of the display element, and a column driver (27) for driving the data electrode of the display element and further comprises an output circuit for outputting only a set's worth of control signal which is composed of a pulse signal (XCLK) indicating a clock for data capture, a pulse signal (LP) indicating a latch pulse for data confirmation, and a frame signal (FR) indicating a pulse polarity control signal and is common in the three primary colors. The output timing of three display drive signals (/DSPOF-R), (/DSPOF-G), and (/DSPOF-B) supporting full-color display is set at a time interval indicated by a predetermined setting value. The time interval can be determined with reference to the temperature-operating time characteristic of a nematic liquid crystal.

[続葉有]

WO 2009/084073 A1



TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG). 添付公開書類:
— 国際調査報告書

(57) 要約: 単純マトリクス型の表示素子を有し、フルカラー対応が可能な表示装置であって、メモリ性の表示材料を有する単純マトリクス型の表示素子10と、表示素子のスキャン電極を駆動するロウドライバ26と、表示素子のデータ電極を駆動するカラムドライバ27とを備えると共に、データの取り込み用のクロックを示すパルス信号XCLK、データ確定用のラッチパルスを示すパルス信号LP、及びパルス極性制御信号を示すフレーム信号FRの出力回路は3原色で共通の1セット分だけを備え、フルカラー表示に対応した3つの表示装置駆動信号(表示装置駆動信号(/DSPOF-R)、表示装置駆動信号(/DSPOF-G)、及び表示装置駆動信号(/DSPOF-B))の出力タイミングは、所定の設定値で示される時間間隔を空ける。この時間間隔はネマティック液晶の温度-動作時間特性を参照して決定できる。

明 細 書

単純マトリクス型の表示素子を有する表示装置

技術分野

[0001] 本発明は、単純マトリクス型の表示素子を有する表示装置に関し、特にコレステリック液晶などのメモリ性の表示材料を有し、電子ペーパー等に使
用される単純マトリクス型の表示素子を有する表示装置に関する。

背景技術

[0002] 近年、産業界や学校法人等において、電子ペーパーの開発が活発になさ
れている。電子ペーパーの利用が可能な応用分野としては、電子書籍、モバイル
端末機器等のモニタ表示装置やＩＣカード等の表示部などがあり、各分野
で多様な応用形態が提案され、開発されている。さらに、近年は、新聞情報
がインターネット網に配信される時代となり、電子ペーパーは、従来の新聞
紙に代わる情報媒体としても注目されている。

[0003] 電子ペーパーの有力な方式の１つは、コレステリック液晶を使用する方
式であり、これはコレステリック液晶が有する優れた特徴、即ち、半永久的な
表示保持（メモリ性）、鮮やかなカラー表示、高コントラスト、及び高解像
度であるといった特性を利用するものである。

[0004] なお、ネマティック液晶にキラル性の添加剤（カイラル材）を比較的多く
（数１０％）添加することにより、ネマティック液晶の分子が螺旋状のコレ
ステリック相を形成する液晶となることから、このようなコレステリック液
晶は、カイラルネマティック液晶とも称されている。

[0005] 図１Ａ及び図１Ｂは、コレステリック液晶の状態を示す説明図である。
同図に示すように、コレステリック液晶を利用した表示素子１０は、上側基
板１１と、コレステリック液晶層１２と、及び下側基板１３と、を備えて構
成されている。コレステリック液晶の動作状態には、図１Ａに示すように入
射光を反射することができるプレーナ状態と、図１Ｂに示すように入射光を
透過させることができるフォーカルコニック状態とがあるが、これらの状態

は、いずれも、電圧が印加されない状態、即ち無電界下においても維持される。よって、コレステリック液晶では、安定した表示状態を保持することができる。

[0006] コレステリック液晶の動作状態がプレーナ状態の時には、液晶分子の螺旋ピッチに対応した波長の光を反射するが、この反射が大となる波長 λ は、液晶の平均屈折率を n 、螺旋ピッチを p として、 $\lambda = n \cdot p$ で表される。

[0007] 一方、コレステリック液晶の反射帯域 $\Delta \lambda$ は、液晶の屈折率異方性 Δn により大きく異なっているという特徴がある。

コレステリック液晶の動作状態がプレーナ状態の時には、入射光が反射するので「明」状態となり、即ち白を表示することができる状態となる。他方、コレステリック液晶の動作状態がフォーカルコニック状態の時には、下側基板13の下に光吸収層が設置されている場合には、光が液晶層を透過すると共に、当該光吸収層によって吸収されるので、「暗」状態となり、即ち黒を表示することができる状態となる。

[0008] 以下、コレステリック液晶を利用した従来の一般的な表示素子の駆動方法を説明する。

図2は、従来の一般的なコレステリック液晶の電圧－反射率特性を示すグラフ図である。

[0009] 同図に示すグラフ図において、グラフの縦軸はコレステリック液晶の反射率（％）を表し、横軸は、コレステリック液晶を挟む電極間に所定のパルス幅で印加されるパルス電圧の電圧値（V）を表している。

[0010] また、実線で示す曲線Pは、初期状態がプレーナ状態となっているコレステリック液晶の電圧－反射率特性を示しており、また、破線で示す曲線FCは、初期状態が、入射光を透過するフォーカルコニック状態となっているコレステリック液晶の電圧－反射率特性を示すものである。

[0011] 図2において、コレステリック液晶を挟む電極間に所定の高電圧 V_{P10} （例えば $\pm 36V$ ）を印加することにより、コレステリック液晶中に相対的に強い電界を発生させると、液晶分子の螺旋構造は完全に解けて、全ての

分子が電界の方向に従うホメオトロピック状態への転移を示す。

[0012] また、液晶分子がホメオトロピック状態の時に、印加電圧を V_{P100} から所定の低電圧（例えば、 $V_{F0} = \pm 4 \text{ V}$ ）に急激に低下させることにより、液晶中の電界を急激にほぼゼロにすると、液晶の螺旋軸は電極に垂直になり、螺旋ピッチに応じた光を選択的に反射するプレーナ状態に遷移する。

[0013] 一方、電極間に所定の低電圧 V_{F100b} （例えば、 $\pm 24 \text{ V}$ ）を印加し、コレステリック液晶中の相対的に弱い電界を発生させると、液晶分子の螺旋構造が完全には解けていない状態となる。この状態において、印加電圧を V_{F100b} から低電圧 V_{F0} に急激に低下させて、液晶中の電界を急激にほぼゼロにするか、若しくは強い電界を印加して緩やかに電界を除去した場合は、液晶分子の螺旋軸が電極に平行になり、即ち、前述の入射光を透過させるフォーカルコニック状態になる。

[0014] また、中間的な強さの電界を印加し、急激に電界を除去すると、前述の入射光を反射させるプレーナ状態と、前述の入射光を透過させるフォーカルコニック状態とが混在するので、中間調の表示が可能となる。従来、液晶表示装置は、前記の入射光に対する反射作用と吸収作用を利用することで画像の表示を行うものである。

[0015] 以下、上記の電圧応答特性に基づく駆動方法の原理を、図 3 A から図 3 C を参照して更に詳細に説明する。

図 3 A は、コレステリック液晶において、電圧パルスのパルス幅が数十 ms の場合のパルス応答特性を示し、図 3 B は電圧パルスのパルス幅が 2 ms の場合のパルス応答特性を示し、図 3 C は電圧パルスのパルス幅が 1 ms の場合のパルス応答特性を示すグラフ図である。各図の上側にはコレステリック液晶に印加される電圧パルスを示し、下側には電圧－反射率特性を示している、また、グラフ図の縦軸は反射率（％）を表し、横軸は電圧（V）を表している。コレステリック液晶の駆動パルスには正極性と負極性のパルスを組み合わせて使用している。周知のように、コレステリック液晶は、極性が反転しない固定的な電圧パルスを印加し続けると、分極による液晶の劣化

を招くが、正極性と負極性のパルスを組み合わせて使用することにより、このような劣化を防止することができる。

[0016] 図3Aでは、コレステリック液晶に印加される電圧パルスのパルス幅が数十msと大きいと、実線で示すように、初期状態がプレーナ状態の場合は、電圧を或る範囲に上げた時にフォーカルコニック状態となり、さらに電圧を上げると、再度プレーナ状態に戻ることを示している。しかしながら、破線で示すように、初期状態がフォーカルコニック状態の場合には、パルス電圧を上げるに連れて次第にプレーナ状態に遷移することが示されている。

[0017] コレステリック液晶に印加される電圧パルスのパルス幅が大きい場合、初期状態がプレーナ状態とフォーカルコニック状態のいずれであっても、必ずプレーナ状態になるパルス電圧は、図3Aでは±36Vとなっている。また、この中間のパルス電圧を印加した場合、コレステリック液晶は、プレーナ状態とフォーカルコニック状態が混在した状態になるので、画像には中間調の表示が得られる。

[0018] 一方、図3Bに示すように、コレステリック液晶に印加される電圧パルスのパルス幅が2msと小さいと、初期状態がプレーナ状態の場合、パルス電圧が10Vでは反射率は変化せず、また、パルス電圧が10V以上になってプレーナ状態とフォーカルコニック状態が混在した状態になるので反射率が低下する。この反射率の低下量は印加電圧が大きくなるに連れて大きくなるが、印加電圧が36V以上になると、反射率の低下量は一定となることが示される。コレステリック液晶におけるこのような特性は、初期状態がプレーナ状態とフォーカルコニック状態が混在した状態であっても同様である。従って、初期状態がプレーナ状態である場合に、パルス幅が2msでパルス電圧が20Vの電圧パルスを1回印加すると、反射率は或る程度低下することになる。よって、プレーナ状態とフォーカルコニック状態が混在した状態（即ち反射率が少し低下した状態）では、電圧パルスのパルス幅が2msであり、かつパルス電圧が20Vの電圧パルスを、更にコレステリック液晶に印加することにより、コレステリック液晶の反射率を更に低下させることがで

きる。上記の一連の操作を繰り返すことにより、反射率を所定値まで低下させることができる。

[0019] 図3Cに示すように、パルス幅が更に小さくなって1msの場合には、パルス幅が2msの場合と同様に、コレステリック液晶に電圧パルスを印加することによりコレステリック液晶の反射率を低下させることができるが、この場合の反射率の低下割合はパルス幅が2msの場合よりも小さいものとなる。

[0020] 以上のことから、コレステリック液晶にあつては、数十msのパルス幅で36Vのパルスを印加すればプレーナ状態になり、2msのパルス幅で十数Vから20V程度のパルスを印加すればプレーナ状態とフォーカルコニック状態が混在した状態になって反射率が低下することになるが、この反射率の低下量は、パルスの累積時間に関係することになる。

[0021] 現在、コレステリック液晶を使用して多階調表示を実現するために各種の駆動方法が提案され、開発されているが、これらを大別するとダイナミック駆動方法（例えば、文献1参照）と、コンベンショナル駆動方法（非特許文献1参照）の2つに分けられる。

[0022] ダイナミック駆動法は、駆動波形が複雑であるため、複雑な制御回路及びドライバICを必要とし、パネルの透明電極も低抵抗のものが必要となるので、製造コストが高くなるという問題点がある。また、消費電力も大きいという問題点がある。

[0023] 非特許文献1は、液晶特有の累積時間を利用し、短い電圧パルスを印加する回数を調整することで、徐々にプレーナ状態からフォーカルコニック状態へ、若しくはフォーカルコニックからプレーナ状態へと、準動画レートの比較的高速で駆動するコンベンショナル駆動方法を開示している。

[0024] 非特許文献1に開示された駆動方法では、駆動速度が準動画レートの高速であるため、駆動電圧は50～70Vと高くしているので、回路のコストが高くなるという問題点がある。さらに、非特許文献1に記載された“Two phase cumulative drive scheme”では、“preparation phase”と、“selection pha

se”との2つのステージを用いることで、プレーナ状態への累積時間と、フォーカルコニック状態への累積時間との2方向の累積時間を使用するため、表示画像の表示品質が向上しないという問題点がある。また、細かい電圧パルスを何度も印加するため、ドライバ回路の消費電力が大きくなるという問題点も有している。

[0025] 特許文献2及び特許文献3は、フォーカルコニック状態へのリセットを応用した早送りモードの駆動方法を開示している。この駆動方法は、上記の駆動方法に比べて、比較的高いコントラストが得られるという利点を有するが、リセット後の書込みには汎用STNドライバICの場合、供給困難な高電圧を必要とし、更には、プレーナ状態の方向へ遷移させた累積書込みになるため、半選択・非選択画素へのクロストークが問題になる。他に、この駆動方法も、細かいパルスを何度も印加するため、消費電力が大きくなるという問題点がある。

[0026] なお、コンベンショナル駆動方法で累積時間を利用して階調を設定する場合、上記のように、短いパルスの印加回数を調整する方法に加えて、パルス幅に差異を設ける方法も可能である。このように、パルス幅に差異を設ける方法の方が、短いパルスの印加回数を調整する方法よりも、消費電力を抑制するには有利である。以下の説明では、パルス幅に差異を設けて累積時間を変化させることにより階調を設定する方法のことをPWM(Pulse Width Modulation)法と称する。

[0027] 特許文献4は、コレステリック液晶は使用していないが、液晶表示装置に印加するパルス電圧としてパルス幅の異なる正極パルス及び負極パルスを印加する方法の回路構成を開示している。

[0028] 図4Aから図4Cは、特許文献4に開示されたパルス幅の異なる電圧パルスの1例を示しており、ここでは、パルス幅を、図4A、図4B、図4Cの順で、長く示している。

図4Aから図4Cに示す電圧パルスは、1単位のパルスの長さが等しく、パルス幅の異なる正極パルスと負極パルスとを有しており、コレステリック液

晶の分極に起因する劣化は、このような極性変換電圧パルスを印加することにより、防止することができる。

[0029] 上記のように、コレステリック液晶に印加する電圧パルスの印加累積時間に差異を付けることによって階調に差異を付与する方法には、短い電圧パルスを印加する回数に差異を設ける方法と、印加する電圧パルスのパルス幅に差異を付ける方法（PWM法）とが周知である。

[0030] コレステリック液晶に印加する電圧パルスの印加累積時間に差異を付けることにより階調に差異を付与する方法では、図3B、図3Cに示すような電圧を印加し、また、短い電圧パルスを印加する回数に差異を設ける方法では、図5に示すような電圧を画素に印加する。

[0031] コレステリック液晶では、印加電圧の極性に関わらず大きな電圧が印加されると状態が変化する。コレステリック液晶を利用した液晶表示装置では、横方向に伸びる1スキャンラインずつ書込みを行い、書き込むスキャンラインをシフトする動作を繰り返す。このため、選択したスキャンラインをグラウンドレベルに、他の非選択スキャンラインに中程度の電圧（例えば15V）を印加している。一方、縦方向に伸びるデータラインには、大きな電圧（20V）のパルスを印加するが、この場合、パルス幅以外の部分の電位をグラウンド（GND）電位にすると、非選択スキャンラインの画素で逆極性の大きな電圧（-15V）が印加されることになり、液晶の状態が変化する。

[0032] このような液晶の状態変化を防止するため、コレステリック液晶を利用した液晶表示装置の場合、図5に示すように、正極フェーズでは、ベース電圧が+10Vで、パルス電圧が+20V、負極フェーズでは、ベース電圧が-10Vで、パルス電圧が-20Vの電圧パルスを使用している。これにより、非選択スキャンラインの画素には+5Vまたは-5Vが印加されることになり、液晶の状態が変化することはない。選択スキャンラインでは、パルス部分では+20Vまたは-20Vが印加され、それ以外のベース部分では+10Vまたは-10Vが印加される。

特許文献1：特開2001-228459号公報

特許文献2：特開2000-147466号公報

特許文献3：特開2000-171837号公報

特許文献4：特開平4-62516号公報

非特許文献1：Y.-M. Zhu, D-K. Yang, Cumulative Drive Schemes for Bistable Reflective Cholesteric LCDs, SID 98 DIGEST, pp798-801, 1998

発明の開示

発明が解決しようとする課題

[0033] ところで、前述の単純マトリクス型の表示素子を有する表示装置は、フルカラー表示が可能のように構成する場合には、RGB各色用の液晶パネルが必要となるため、ドライバの個数が非カラー表示の場合の3倍が必要となり、部品点数が増え過ぎてコスト高になるという問題点があった。

以下、この問題点について、さらに詳しく説明する。

[0034] 図12は、一般的な単純マトリクスドライバの出力信号のシーケンスを示すタイムチャート図である。

同図において、パルス信号XCLKはデータの取り込み用のクロックを示す（図6参照）。また、パルス信号LPはデータ確定用のラッチパルスを示し、周期的な立ち上がりと立ち下がりとを反復するフレーム信号FRは印加電圧の極性を反転させて液晶に特有の経時劣化を回復させるパルス極性制御信号を示し、表示装置駆動信号／DSPOF（DSPOFバー）は液晶表示装置の駆動信号であり、より具体的には印加電圧の強制オフ信号（印加電圧をオフにする信号、即ち信号DSPOF）の反転信号を示している（図6参照）。さらに、データ信号OUTは、液晶表示装置に表示される画像データを示す信号である。

[0035] 従来の液晶表示装置（単純マトリクス型の表示素子を有する表示装置）は、フルカラー表示対応の場合、RGB各色用の液晶パネルが必要となるため、前記の各信号を1セットにして出力するドライバを非カラー表示の場合の3倍（より具体的には3個分）備える必要がある。即ち、ドライバは、液晶分子によって反射させる3原色光に対応した個数だけ備えている必要があっ

た。よって、部品点数は1ドライバ分の3倍が必要となるので、製造コスト（変動コスト）が高くなるという問題点があった。

[0036] また、従来の液晶表示装置は、フルカラー表示対応の場合、反射させる3原色光に対応した前記3個のドライバを並列に配し、かつ同時駆動しているので、当該3原色光に対応した液晶の温度－動作時間特性の違いは考慮されておらず、よって、色ムラ（色収差）が生じるという問題点があった。

[0037] なお、このような問題点を解消するために、前記3個のドライバを同時駆動とはせず、ドライバ出力に時間差を設定する構成にすると、そのための回路が余分に必要であった。

また、前記3個のドライバを同時に駆動すると、液晶駆動初期時に多くの電流が必要となるため、液晶を駆動するための電圧（20V）が一時的に低下するアンダーシュートが発生するため、表示コントラストが不安定になるといった問題点があった。

[0038] 本発明は、フルカラー表示が可能な単純マトリクスのコレステリック液晶表示素子の駆動制御装置における前記の問題点に鑑み、ドライバ回路の構成を簡略化することを可能にして、部品点数を削減することができる単純マトリクス型の表示素子を有する表示装置を提供することを目的とする。

[0039] 本発明の他の目的は、フルカラー表示が可能な単純マトリクスのコレステリック液晶表示素子の駆動制御装置を備え、反射させる3原色光に対応した各液晶の温度－動作時間特性の違いに起因して発生する表示画像の色ズレ・色ムラ（色収差）を解消することができる単純マトリクス型の表示素子を有する表示装置を提供することにある。

課題を解決するための手段

[0040] 上記目的を実現するため、本発明の表示装置は、マトリクス型の表示素子と、前記表示素子のスキャン電極を駆動するロウドライバと、前記表示素子のデータ電極を駆動するカラムドライバと、を備える表示装置であって、データの取り込み用のクロックを示すパルス信号XCLK、データ確定用のラッチパルスを示すパルス信号LP、及びパルス極性制御信号を示すフレーム

信号FR、から成る1セット分の制御信号を出力する手段と、フルカラー表示に対応する3つの表示装置駆動信号として、表示装置駆動信号（／DSPOF-R）、表示装置駆動信号（／DSPOF-G）、及び表示装置駆動信号（／DSPOF-B）を、それぞれ異なるタイミングで順次に出力すると共に、フルカラー表示用の3枚の液晶表示パネルに対応した3個の液晶表示装置にそれぞれ入力する手段と、を備えたことを特徴とする表示装置を提供するものである。

[0041] このように構成することにより、フルカラー表示に対応する3つの表示装置駆動信号を除く制御信号、即ち、パルス信号XCLK、パルス信号LP、及びフレーム信号FRの1セットから成る制御信号については、これを1つだけ備える構成とするので、ドライバ回路の構成が簡略化され、部品点数を削減できると共に、フルカラー表示に対応する3つの表示装置駆動信号は、それぞれ独自に確保できるので、フルカラー表示のための制御タイミングを最適化することが可能となり、表示画像の色ズレ・色ムラ（色収差）を解消できる表示装置を提供することができる効果がある。

[0042] また、前記表示装置において、前記表示装置駆動信号（／DSPOF-R）と、前記表示装置駆動信号（／DSPOF-G）との出力時間間隔、及び、前記表示装置駆動信号（／DSPOF-G）と、表示装置駆動信号（／DSPOF-B）との出力時間間隔は、それぞれ設定可能であることを特徴とする。

[0043] このように構成することにより、フルカラー表示に対応する3つの表示装置駆動信号間の出力時間間隔を自由に設定できるので、フルカラー表示のための制御タイミングを調整することが可能となり、表示画像の色ズレ・色ムラ（色収差）を解消できる表示装置を提供することができる効果がある。

[0044] また、前記表示装置において、前記3つの表示装置駆動信号の各々は、前記信号のハイまたはロウの2値に対応して、対応する液晶表示装置の駆動を開始または停止させるものであることを特徴とする。

[0045] このように構成することにより、フルカラー表示に対応する3つの表示装

置駆動信号だけを使用して、フルカラー表示のための制御を行うことが可能となり、製造コストの安い表示装置を提供することができる効果がある。

[0046] また、前記表示装置において、前記3つの表示装置駆動信号の各々は、前記信号がハイの時に対応する前記液晶表示装置に印加される印加電圧を有効にし、前記信号がロウの時には対応する前記液晶表示パネルに印加される印加電圧を強制的に消去するものであることを特徴とする。

[0047] このように構成することにより、フルカラー表示に対応する3つの表示装置駆動信号だけを使用して、フルカラー表示のための制御を確実に行うことが可能となり、信頼性が高く、かつ製造コストの安い表示装置を提供することができる効果がある。

[0048] また、前記表示装置において、前記出力時間間隔の設定は、前記液晶表示装置に使用されているネマティック液晶の温度－動作時間特性と、前記液晶表示装置の設置環境における周囲温度とを参照して決定されるものであることを特徴とする。

[0049] このように構成することにより、フルカラー表示に対応する3つの表示装置駆動信号間の出力時間間隔をネマティック液晶の温度－動作時間特性と、液晶表示装置の設置環境における周囲温度とに基づいて、的確に決定することが可能となり、表示画像の色ズレ・色ムラ（色収差）を使用環境等に適合させて確実に解消できる表示装置を提供することができる効果がある。

[0050] さらに、前記表示装置において、前記3つの表示装置駆動信号によって各々制御される3個の前記液晶表示装置に対応した3枚の液晶表示パネルは、互いに積層されるものであることを特徴とする。

図面の簡単な説明

[0051] [図1A] コレスティック液晶のプレーナ状態を示す説明図である。

[図1B] コレスティック液晶のフォーカルコニック状態を示す説明図である。

[図2] 従来一般的なコレスティック液晶の電圧－反射率特性を示すグラフ図である。

[図3A] コレスティック液晶に印加する大きな電圧と広いパルス幅のパルスに

よる反射率の変化を示す説明図である。

[図3B] コレステリック液晶に印加する中間電圧と狭いパルス幅のパルスによる反射率の変化を示す説明図である。

[図3C] コレステリック液晶に印加する中間電圧とより狭いパルス幅のパルスによる反射率の変化を示す説明図である。

[図4A] 液晶に印加する対称パルスのパルス幅が狭い場合の 1 例を示す波形図である。

[図4B] 液晶に印加する対称パルスのパルス幅が中位の場合の 1 例を示す波形図である。

[図4C] 液晶に印加する対称パルスのパルス幅が広い場合の 1 例を示す波形図である。

[図5] コレステリック液晶に印加する対称パルスの 1 例を示す波形図である。

[図6] 本発明の実施形態に係る表示装置の概略構成を示す構成図である。

[図7] 本発明の実施形態に係る表示装置の駆動シーケンスの 1 例を示すタイムチャート図である。

[図8A] 表示装置における汎用セグメントドライバと汎用コモンドライバの出力パルスのシーケンスの 1 例を示すタイムチャート図である。

[図8B] 図 8 A の出力パルスによる液晶への印加電圧を示す説明図である。

[図9] 汎用の単純マトリクスドライバの構成を示す構成図である。

[図10A] 汎用の単純マトリクスドライバのセグメントモード時の出力電圧を示す説明図である。

[図10B] 汎用の単純マトリクスドライバのコモンモード時の出力電圧を示す説明図である。

[図11] 汎用の単純マトリクスドライバを使用した従来の表示装置の概略構成を示す構成図である。

[図12] 一般的な単純マトリクスドライバの出力信号のシーケンスを示すタイムチャート図である。

[図13] 本発明の実施形態に係る表示装置が備える単純マトリクスドライバの

出力信号のシーケンスを示すタイムチャート図である。

[図14]本発明の実施形態に係る表示装置が備えるドライバ制御回路25の機能面から見たブロック構成を示すブロック構成図である。

[図15]一般的なネマティック液晶の温度－動作時間特性を示すグラフ図である。

符号の説明

[0052]	10	表示素子
	21	電源
	22	昇圧部
	25	ドライバ制御回路
	26	ロウドライバ（単純マトリクスドライバ）
	27	カラムドライバ（単純マトリクスドライバ）
	100	単純マトリクスドライバの制御部
	101	CLK（クロック）生成部
	121	R（赤色）用駆動信号生成部
	122	G（緑色）用駆動信号生成部
	123	B（青色）用駆動信号生成部

発明を実施するための最良の形態

[0053] 以下、図面を参照して本発明の実施形態を説明する。

図6は、本発明の実施形態に係る表示装置の概略構成を示す構成図である。

本実施形態に係る表示装置は、コレステリック液晶等のメモリ性の表示材料で構成される単純マトリクス型の表示素子10と、回路に電力を供給する電源21と、電源21の出力電圧を昇圧する昇圧部22と、昇圧部22の出力電圧を複数の電圧値にそれぞれ分岐する多電圧生成部23と、回路にクロックを供給するクロック源24と、複数の制御信号及び画像データを生成するドライバ制御回路25と、スキャンラインを駆動するロウドライバ26（コモンドライバ）と、表示ラインを駆動するカラムドライバ27（セグメン

トドライバ)と、を備えて構成される。

[0054] 以下、本実施形態に係る表示装置の動作を説明する。

表示素子10は、例えば、A4判XGA仕様で、1024×768画素を有するものであってよい。電源21は、例えば3V～5Vの電圧を出力するものでよい。昇圧部22は、DC-DCコンバータなどのレギュレータにより、電源21からの入力電圧を36V～40Vに昇圧するものである。多電圧生成部23は、昇圧された電圧からロウドライバ(コモンドライバ)26及びカラムドライバ(セグメントドライバ)27に供給する複数の電圧を生成する。

[0055] クロック源24は、本表示装置の各部の制御に使用するクロックを出力する。ドライバ制御回路25は、複数種類の制御信号を出力してロウドライバ26及びカラムドライバ27の制御を行う。

[0056] 走査(スキャン)ラインデータSLDは、ロウドライバ26がラッチして順にシフトさせるデータである。データ取り込みクロックXCLKは、カラムドライバ27が内部で画像データを転送するためのクロックである。

[0057] フレーム開始信号DIOは表示ラインの更新を指示する信号である。パルス極性制御信号FRは、印加電圧の極性反転信号である。

スキャンシフト信号LP_COMはロウドライバ26において表示ラインの更新を指示する信号である。

[0058] 信号/DSPOF(DSPOFバー)は、液晶表示装置の駆動信号を示すものであり、より具体的には印加電圧の強制オフ信号(印加電圧をオフにする信号、即ち信号DSPOF)の反転信号である。カラムデータラッチ信号LP_SEGは、カラムドライバ27において表示ラインの更新を指示する信号である。カラムドライバ27には、画像データが入力される。

[0059] ロウドライバ(コモンドライバ)26は、768本のスキャンラインを駆動し、他方、カラムドライバ(セグメントドライバ)27は、1024本のデータラインを駆動する。RGBの各画素に与える画像データが異なるため、カラムドライバ27は各データラインを独立して駆動する。ロウドライバ

26は、RGBのラインを共通に駆動する。ロウドライバ（コモンドライバ）26及びカラムドライバ（セグメントドライバ）27は、それぞれ2値出力の汎用の単純マトリクスドライバが使用される。広く使用されているドライバICには、コモンドライバ用IC及びセグメントドライバ用ICがあり、さらにモード切替端子に印加する電圧に応じて、コモンドライバとしてもセグメントドライバとしても使用可能なICである。

[0060] 図7は、本発明の実施形態に係る表示装置の駆動シーケンスの1例を示すタイムチャート図である。

同図に示すように、制御信号LP__COM及び制御信号LP__SEGを液晶に印加して表示ラインを更新した後、データ取り込みクロックXCLKに応じて1ライン分のデータをカラムドライバ27に供給し、1024個の画素データをシフトして1ライン分の画素データが揃った時点で再び液晶に制御信号LP__COM及び制御信号LP__SEGを印加すると、ロウドライバ26は1スキャンラインに、正極フェーズの電圧パルスを出力する。また、カラムドライバ27は、1024本のデータラインに、1ライン分の画像データに対応した正極フェーズの電圧パルスを出力する。

[0061] 正極フェーズのパルスの印加が終了すると、液晶には負極フェーズの電圧パルスの印加を行う。これと並行して、上記と同様に次の1ライン分の画素データを供給する。

以下、同様の処理を繰り返して、全画面に表示データに応じた正極及び負極フェーズの電圧パルスの印加を行う。階調レベルに対応したパルスの累積印加時間を、液晶に印加する電圧パルスのパルス数で調整する場合は、各データライン毎に印加する電圧パルスの回数を変化させ、パルス長で調整する場合は、各データライン毎に液晶に印加する電圧パルスのパルス幅を変化させる。

[0062] なお、全画素をプレーナ状態にするリセット処理の場合は、液晶の全画素に、高電圧（例えば36V）でパルス幅の広い正極及び負極フェーズで対称の電圧パルスの印加を行う。

- [0063] コレステリック液晶を利用した表示装置では、プレーナ状態から中間調レベルに変化させるために印加する階調パルスとして、カラムドライバ27（セグメントドライバ）及びロウドライバ26（コモンドライバ）は、例えば図8Aに示す様なパルスを出力する。このようなパルスを印加することにより、画素には図8Bに示すような電圧が印加される。
- [0064] カラムドライバには、 V_0 として20Vが、 V_{21S} 及び V_{34S} として10Vが、供給され、図8Aに示すように、正極フェーズ（ $FR=1$ ）では正パルスが、負極フェーズ（ $FR=0$ ）では負パルスが、それぞれ出力される。
- [0065] ロウドライバには、 V_0 として20Vが、 V_{21C} として15Vが、 V_{341C} として5Vが、それぞれ供給され、図8Aに示すように、正極フェーズ（ $FR=1$ ）では、負パルスが、負極フェーズ（ $FR=0$ ）では正パルスが、それぞれ出力される。
- [0066] 図8Aのようなパルスが印加されることにより、スキャンラインが選択状態（コモンがオン）で、データラインも選択状態（セグメントがオン）では、正極フェーズ（ $FR=1$ ）においては20Vが、負極フェーズ（ $FR=0$ ）では−20Vが印加される。スキャンラインが選択状態（コモンがオン）で、データラインが非選択状態（セグメントがオフ）では、正極フェーズ（ $FR=1$ ）においては10Vが、負極フェーズ（ $FR=0$ ）では−10Vが印加される。スキャンラインが非選択状態（コモンがオフ）で、データラインが選択状態（セグメントがオン）では、正極フェーズ（ $FR=1$ ）においては5Vが、負極フェーズ（ $FR=0$ ）では−5Vが印加される。スキャンラインが非選択状態（コモンがオフ）で、データラインが非選択状態（セグメントがオフ）では、正極フェーズ（ $FR=1$ ）においては−5Vが、負極フェーズ（ $FR=0$ ）では5Vが印加される。本表示装置のロウドライバ（図6）及びコモンドライバは、汎用の単純マトリクスドライバICで構成することができる。汎用ドライバICには、セグメントドライバ用IC及びコモンドライバ用ICの他に、端子に印加する電圧レベルによりセグメン

トドライバとして使用するか、それともコモンドライバとして使用するのかが選択できる I C も開発されている（例えば、セイコーエプソン社製 S T N 液晶ドライバ S1D17A03/S1D17A04）。

[0067] 図 9 は、セグメントドライバとして使用するか、それともコモンドライバとして使用するかの選択が可能なモード選択機能付き単純マトリクスドライバ I C のブロック構成及び入出力信号を示す図である。

[0068] このドライバ I C は、セグメントドライバと、コモンドライバとの両方を使用するため、シフトレジスタ、データレジスタ及びラッチを有している。

図 10 A は、図 9 のモード選択機能付き単純マトリクスドライバ I C のセグメントモード時の入力信号と出力電圧の関係を示す説明図である。

[0069] 同図に示すように、セグメントモード時のドライバは、表示装置駆動信号／D S P O F が「高（H I G H : 1）」の時にデータラッチ信号に応じた出力を行い、表示装置駆動信号／D S P O F が「低（L O W : 0）」の時には出力は所定値 V 5（例えば G N D）になる。データラッチ信号が“1”で、極性制御信号 F R が“1”の時には V 0（20 V）を出力し、極性制御信号 F R が“0”の時にはグラウンドレベル V 5（G N D）を出力し、データ信号が“0”で、極性制御信号 F R が“1”の時には V 2 1（10 V）を、極性制御信号 F R “0”の時には V 3 4（10 V）を出力する。

[0070] ここで、V 0、V 2 1、V 3 4 は、外部からドライバに供給される電圧であり、 $V 0 \geq V 2 1 \geq V 3 4 \geq G N D$ の制限条件を満たす必要がある。

図 10 B は、図 9 のモード選択機能付き単純マトリクスドライバ I C のコモンモード時の入力信号と出力電圧の関係を示す説明図である。

[0071] 同図に示すように、コモンモード時のドライバは、表示装置駆動信号／D S P O F が「高（H I G H : 1）」の時にデータラッチ信号に応じた出力を行い、／D S P O F が「低（L O W : 0）」の時には出力は所定値 V 5（例えば G N D）になる。データ信号が“1”で、極性制御信号 F R が“1”の時には V 5（G N D）を出力し、極性制御信号 F R が“0”の時には V 0（20 V）を出力し、データ信号が“0”で、極性制御信号 F R が“1”の時には V 2 1

(15V)を、極性制御信号FR“0”の時にはV34(5V)を出力する。
V0、V21、V34は、外部からドライバに供給される電圧であり、 $V0 \geq V21 \geq V34 \geq GND$ の制限条件を満たす必要がある。

[0072] 図11は、図9に示すモード選択機能付き単純マトリクスドライバを使用して構成した表示装置の構成を示すブロック図である。但し、図11では、表示素子10、ドライバ制御回路25、単純マトリクスドライバで構成されたロウドライバ26及び単純マトリクスドライバで構成されたカラムドライバ27のみを示しており、他の部分は図示を省略している。

[0073] 図11に示すように、ロウドライバ26のモード選択端子S/Cは、GNDに接続され、かつコモンモードに設定される。カラムドライバ27のモード選択端子S/CはHIGH端子に接続され、セグメントモードに設定される。パルス極性制御信号FR及び表示装置駆動信号/DSPOFは、2つのドライバに共通に入力される。カラムドライバ27のXSC L端子には画像データのシフトクロックが入力され、LP端子にはデータ確定用のラッチパルスが入力される。このデータ確定用のラッチパルスはロウドライバ26のLP端子にも入力され、ラインシフトクロックとして作用する。カラムドライバ27のデータ入力端子(8ビット入力であればD0-D7)には画像データが入力される。ロウドライバ26のイネーブル端子EIO1には、スキャンラインデータSLDが入力される。SLDは、通常のスキャン動作であれば、開始時に1になり、以後0の状態に維持される(他の端子についての説明は省略する)。また、各制御信号は、基本的には図7と同じなので、詳しい説明は省略する。

[0074] 図13は、本発明の実施形態に係る表示装置が備える単純マトリクスドライバの出力信号のシーケンスを示すタイムチャート図である。

同図において、パルス信号XCLKはデータの取り込み用のクロックを示す(図6, 12参照)。また、パルス信号LPはデータ確定用のラッチパルスを示し、周期的な立ち上がりと立ち下がりとを反復するフレーム信号FRは印加電圧の極性を反転させて液晶に特有の経時劣化を回復させるパルス極

性制御信号を示し、表示装置駆動信号／DSPOF（DSPOFバー）は液晶表示装置の駆動信号であり、より具体的には印加電圧の強制オフ信号（印加電圧をオフにする信号、即ち信号DSPOF）の反転信号を示している（図6、図12参照）。さらに、データ信号OUTは、液晶表示装置に表示される画像データを示す信号である。

[0075] 図13に示すように、本実施形態に係る表示装置が備える単純マトリクスドライバの出力信号のシーケンスは、データの取り込み用のクロックを示すパルス信号XCLK、データ確定用のラッチパルスを示すパルス信号LP、及びパルス極性制御信号を示すフレーム信号FRのシーケンスは、図12に示す一般的な単純マトリクスドライバの出力信号のシーケンスと同じである。

[0076] しかし、フルカラー表示に対応した3つの表示装置駆動信号／DSPOF（DSPOFバー）－R，G，B（いずれも液晶表示装置の駆動信号（パルス極性制御信号）を示す）の出力シーケンスは、所定の設定値で示される時間間隔分を空けている。この時間間隔は、ネマティック液晶の温度－動作時間特性（図15）を補償するためのものであり、後述するように、ネマティック液晶の温度－動作時間特性を参照し、液晶の外部入力（図14）によって設定することが可能である。従来は、液晶の特性に関係なく、それぞれの液晶について同じ時間電圧を印加していたため必要以上に電力を消費していたが、本発明を適用することにより、それぞれの液晶の特性に基づき、電圧の印加時間を制御することが可能となり、従来と比較して省電力化を図ることが出来る。

[0077] さらに、従来は、それぞれの液晶について同時に駆動していたため、液晶駆動初期時に液晶を駆動するための電圧（20V）が一時的に低下するアンダーシュートが発生し、表示コントラストが不安定になっていたが、本発明を適用することにより、それぞれの液晶の駆動タイミングをずらすことで、前記アンダーシュートを最小限に抑えることが出来るため、表示コントラストに対する影響を低く抑えることが出来る。

[0078] 図15に示すように、各周囲温度において、ネマティック液晶の動作速度は、R（赤色用）が最も遅く、次にG（緑色用）が遅く、B（青色用）が最も速くなるので、動作時間が最も遅いR（赤色用）の表示装置（パネル）を制御する表示装置駆動信号／DSPOF（DSPOFバー）－Rの立ち上げを先行させ、次に、表示装置駆動信号／DSPOF（DSPOFバー）－Gを立ち上げ、最後に表示装置駆動信号／DSPOF（DSPOFバー）－Bを立ち上げている。

[0079] 図14は、本発明の実施形態に係る表示装置が備えるドライバ制御回路25の機能面から見たブロック構成を示すブロック構成図である。

同図において、制御部100は、本実施形態に係る表示装置が備えるドライバ制御回路25の機能面から見たブロックである。

[0080] 制御部100は、外部入力によって周期の設定が可能なパルス信号CLKを生成するCLK（クロック）生成部101と、パルス信号CLKを分周する分周部102と、共用カウンタ110、R用カウンタ111、G用カウンタ112、及びB用カウンタ113を有すると共に分周部102の出力パルスに基づいてシーケンス制御のタイミングを計数するカウンタ109と、を備えて構成される。

[0081] また、制御部100は、共用カウンタ110の出力（タイミング）を受けてパルス信号LPを出力するLP信号ドライバ128、及びフレーム信号FRを出力するFR信号ドライバ129と、R用カウンタ111の出力（タイミング）を受けて表示装置駆動信号／DSPOF（DSPOFバー）－Rを出力するR用駆動信号生成部121と、G用カウンタ112の出力（タイミング）を受けて表示装置駆動信号／DSPOF（DSPOFバー）－Gを出力するG用駆動信号生成部122と、B用カウンタ113の出力（タイミング）を受けて表示装置駆動信号／DSPOF（DSPOFバー）－Bを出力するB用駆動信号生成部121と、を備える。

[0082] LP信号ドライバ128及びFR信号ドライバ129の出力は、それぞれR用表示パネル131、G用表示パネル132及びB用表示パネル133に

入力される。また、R用駆動信号生成部121の出力はR用表示パネル131に、G用駆動信号生成部122の出力はG用表示パネル132に、B用駆動信号生成部123の出力はB用表示パネル133に、それぞれ入力される。LP信号ドライバ128及びFR信号ドライバ129の出力タイミング（シーケンス）は、図13に示すとおりとする。なお、前記の3つの表示パネルは互いに積層されている。

[0083] R用駆動信号生成部121の出力（タイミング）とG用駆動信号生成部122の出力（タイミング）との間の時間間隔（遅延時間）、及びG用駆動信号生成部122の出力（タイミング）とB用駆動信号生成部123の出力（タイミング）との間の時間間隔（遅延時間）は、それぞれ外部入力により設定することが可能である。この設定の根拠となる情報（ネマティック液晶の温度－動作時間特性）については、以下で説明する。

[0084] 図13に示すように、本実施形態に係る表示装置が備えるドライバ制御回路25の機能面から見たブロック（制御部100）は、パルス信号CLKを生成するCLK（クロック）生成部101、パルス信号LPを出力するLP信号ドライバ128、及びフレーム信号FRを出力するFR信号ドライバ129を、1つ分だけを備え、即ち、3原色（R、G、B）について共用する簡素化された構成としているので、従来のドライバ制御回路よりも製造コスト（変動費）を顕著に削減することができる。しかも、表示装置駆動信号（／DISPOFF）については、3原色（R、G、B）の各々について、専用の回路を備え、それぞれ独自の好適なタイミングで生成する構成としているので、表示画像における色ズレ・色ムラ（色収差）の発生は防止することができる。

[0085] 図15は、一般的なネマティック液晶の温度－動作時間特性を示すグラフ図である。

同図に示すように、一般的なネマティック液晶は、周囲温度が高くなるに連れて動作時間が短くなる（即ち動作速度が速くなる）温度－動作時間特性を有しており、しかも、この動作速度は、R（赤色用）が最も遅く、次にG

（緑色用）が遅く、B（青色用）が最も速くなるので、図13に示す制御シーケンスにおいては、動作時間が最も遅いR（赤色用）の表示装置（パネル）を制御する表示装置駆動信号／DSPOF（DSPOFバー）－Rの立ち上げを先行させ、次に、表示装置駆動信号／DSPOF（DSPOFバー）－Gを立ち上げ、最後に表示装置駆動信号／DSPOF（DSPOFバー）－Bを立ち上げる必要がある。

[0086] なお、R用駆動信号生成部121の出力（タイミング）とG用駆動信号生成部122の出力（タイミング）との間の時間間隔（遅延時間）、及びG用駆動信号生成部122の出力（タイミング）とB用駆動信号生成部123の出力（タイミング）との間の時間間隔（遅延時間）は、図15を参照すると共に、本液晶表示装置の動作環境における周囲温度（室温等）に適合させて決定することができるが、図15で理解されるように、本発明の実施形態に係る液晶表示装置の色収差防止効果は、周囲温度が高くなるに連れて顕著となる。

[0087] このように、本発明の実施形態に係る液晶表示装置では、フルカラー表示対応の場合においても、単純マトリクスドライバの出力信号として、データの取り込み用のクロックを示すパルス信号XCLK、データ確定用のラッチパルスを示すパルス信号LP、及びパルス極性制御信号を示すフレーム信号FR、から成る1セットの制御信号を、R（赤色用）、G（緑色用）、及びB（青色用）の間で共通化して使用する構成としたので、従来の液晶表示装置に比べて必要な部品数は大幅に削減され、コスト低減に顕著な効果がある。


[0088] また、本発明の実施形態に係る液晶表示装置では、表示装置駆動信号／DSPOF（DSPOFバー）の制御シーケンスに関し、ネマティック液晶の温度－動作時間特性を考慮し、R（赤色用）、G（緑色用）、及びB（青色用）のネマティック液晶にそれぞれ対応した制御シーケンスを設定できるので、表示画像の色ズレ・色ムラ（色収差）を的確に解消することができる効果がある。

請求の範囲


- [1] マトリクス型の表示素子と、前記表示素子のスキャン電極を駆動するロウドライバと、前記表示素子のデータ電極を駆動するコラムドライバと、を備える表示装置であって、
- データの取り込み用のクロックを示すパルス信号XCLK、データ確定用のラッチパルスを示すパルス信号LP、及びパルス極性制御信号を示すフレーム信号FR、から成る1セット分の制御信号を出力する手段と、
- フルカラー表示に対応する3つの表示装置駆動信号として、表示装置駆動信号（/DSPOF-R）、表示装置駆動信号（/DSPOF-G）、及び表示装置駆動信号（/DSPOF-B）を、それぞれ異なるタイミングで順次に出力すると共に、フルカラー表示用の3枚の液晶表示パネルに対応した3個の液晶表示装置にそれぞれ入力する手段と、
- を備えたことを特徴とする表示装置。
- [2] 前記表示装置駆動信号（/DSPOF-R）と、前記表示装置駆動信号（/DSPOF-G）との出力時間間隔、及び、前記表示装置駆動信号（/DSPOF-G）と、表示装置駆動信号（/DSPOF-B）との出力時間間隔は、それぞれ設定可能であることを特徴とする請求項1記載の表示装置。
- [3] 前記3つの表示装置駆動信号の各々は、前記信号のハイまたはローの2値に対応して、対応する液晶表示装置の駆動を開始または停止させるものであることを特徴とする請求項1または請求項2に記載の表示装置。
- [4] 前記3つの表示装置駆動信号の各々は、前記信号がハイの時に対応する前記液晶表示装置に印加される印加電圧を有効にし、前記信号がローの時には対応する前記液晶表示パネルに印加される印加電圧を強制的に消去するものであることを特徴とする請求項3に記載の表示装置。
- [5] 前記出力時間間隔の設定は、前記液晶表示装置に使用されているネマティック液晶の温度－動作時間特性と、前記液晶表示装置の設置環境における周囲温度とを参照して決定されるものであることを特徴とする請求項2記載の表示装置。

- [6] 前記 3 つの表示装置駆動信号によって各々制御される 3 個の前記液晶表示装置に対応した 3 枚の液晶表示パネルは、互いに積層されるものであることを特徴とする請求項 1 記載の表示装置。


[図1A]




[図1B]




[図2]




[図3A]




[図3B]




[図3C]




[図4A]




[図4B]




[図4C]




[図5]




[図6]



[図7]



[図8A]




[図8B]

コモン	セグメント	正極性	負極性
ON	ON	20	-20
	OFF	10	-10
OFF	ON	5	-5
	OFF	-5	5

(V)

[図9]




[図10A]

/DSPOF	データラッチ信号	FR	ドライバ出力電圧	
HIGH	HIGH	HIGH	V0	(選択レベル)
		LOW	V5	
	LOW	HIGH	V21	(非選択レベル)
		LOW	V34	
LOW	—	—	V5	—


[図10B]

/DSPOF	データラッチ信号	FR	ドライバ出力電圧	
HIGH	HIGH	HIGH	V5	(選択レベル)
		LOW	V0	
	LOW	HIGH	V21	(非選択レベル)
		LOW	V34	
LOW	—	—	V5	—


[図11]




[図12]




[図13]



[図14]



[図15]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2007/001497

A. CLASSIFICATION OF SUBJECT MATTER

G02F1/133(2006.01)i, G02F1/1347(2006.01)i, G09G3/20(2006.01)i, G09G3/36(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G02F1/133, G02F1/1347, G09G3/20, G09G3/36

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2008
Kokai Jitsuyo Shinan Koho	1971-2008	Toroku Jitsuyo Shinan Koho	1994-2008

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y A	JP 2003-172947 A (Optrex Corp.), 20 June, 2003 (20.06.03), Par. Nos. [0037] to [0039], [0084] to [0107], [0116], [0117]; Figs. 2, 9, 10, 12, 13 (Family: none)	1-3, 6 5 4
Y A	JP 2001-100182 A (Minolta Co., Ltd.), 13 April, 2001 (13.04.01), Par. Nos. [0002] to [0007], [0031] to [0038]; Figs. 1, 2, 4 & US 6803899 B1	5 4

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
25 March, 2008 (25.03.08)

Date of mailing of the international search report
08 April, 2008 (08.04.08)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. G02F1/133(2006.01)i, G02F1/1347(2006.01)i, G09G3/20(2006.01)i, G09G3/36(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. G02F1/133, G02F1/1347, G09G3/20, G09G3/36

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 0 8 年
日本国実用新案登録公報	1 9 9 6 - 2 0 0 8 年
日本国登録実用新案公報	1 9 9 4 - 2 0 0 8 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y A	JP 2003-172947 A (オプトレックス株式会社) 2003. 06. 20, 段落【0037】-【0039】、【0084】-【0107】、 【0116】、【0117】、図2, 9, 10, 12, 13 (ファミリーなし)	1-3, 6 5 4
Y A	JP 2001-100182 A (ミノルタ株式会社) 2001. 04. 13, 段落【0002】-【0007】、【0031】-【0038】、 図1, 2, 4 & US 6803899 B1	5 4

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

2 5 . 0 3 . 2 0 0 8

国際調査報告の発送日

0 8 . 0 4 . 2 0 0 8

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

金高 敏康

2 L

3 4 1 1

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 2 9 3