

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】

半導體裝置、顯示單元及電子設備

SEMICONDUCTOR DEVICE, DISPLAY UNIT, AND
ELECTRONIC APPARATUS

[相關申請案之交叉參考]

本申請案主張2013年3月28日提交之日本優先專利申請案JP 2013-067983之權利，該案之全文以引用方式併入本文中。

【先前技術】

本發明係關於一種使用一氧化物半導體膜之半導體裝置、一種包含該半導體裝置之顯示單元及一種電子設備。

在一主動驅動型液晶顯示單元或有機EL (電致發光)顯示單元中，將TFT (薄膜電晶體)用作為一驅動元件，且使對應於用於寫入一影像之一信號電壓之一電荷保持於一電容器中。然而，當TFT之一閘極電極與源極-汲極電極之間之一交叉區域處所產生之一寄生電容增大時，一信號電壓可經變動以引起影像品質劣化。

特定言之，在有機EL顯示單元中，當一寄生電容較大時，亦需要增大一保持電容。由佈線等等佔據之比例根據像素之一佈局而增大。因此，佈線之間之短路等等之可能性增大且製造之一良率減小。

為解決此等問題，已針對其中將一氧化物半導體(諸如氧化鋅(ZnO)或氧化銦鎵鋅(IGZO))用於一通道之TFT而提出一種減小一閘極電極與源極-汲極電極之間之一交叉區域處所產生之一寄生電容之方法。例如，參考日本未審查專利申請公開案第2007-220817號(JP2007-220817A)。此外，參考J. Park等人之「Self-aligned top-gate

amorphous gallium indium zinc oxide thin film transistors」(Applied Physics Letters, American Institute of Physics, 2008年, 第93卷, 053501 (非專利文獻1))及R. Hayashi等人之「Improved Amorphous In-Ga-Zn-O TFTs」(SID 08 DIGEST, 2008年, 42. 1, 第621頁至第624頁 (非專利文獻2))。

JP2007-220817A及非專利文獻1各描述一種方法, 其中在將一閘極電極及一閘極絕緣膜設置於平面圖中之相同位置中之一氧化物半導體膜之一通道區域上之後, 自該氧化物半導體膜之該閘極電極及該閘極絕緣膜曝露之一區域之一電阻經減小以形成一源極-汲極區域(低電阻區域), 即, JP2007-220817A及非專利文獻1各描述一種依一所謂之自對準方式形成之一頂閘型TFT。另一方面, 非專利文獻2描述一種具有一自對準結構之一底閘型TFT, 其中在該TFT中, 一源極-汲極區域透過將一閘極電極用作為一遮罩之一背面曝光而形成於一氧化物半導體膜中。

【發明內容】

在具有一自對準結構之一電晶體(如上文所描述)中, 期望進一步改良耐壓特性。

可期望提供一種半導體裝置、一種顯示單元及一種電子設備, 其等各具有高耐壓特性。

根據本發明之一實施例之一半導體裝置包含一電晶體。該電晶體包含：一閘極電極；一氧化物半導體膜, 其面向該閘極電極且包含與該閘極電極重疊之一第一重疊區域；一低電阻區域, 其設置於該氧化物半導體膜中；及一第一分離區域, 其設置於該低電阻區域與該第一重疊區域之間。

根據本發明之一實施例之一顯示單元具有一顯示元件及經組態以驅動該顯示元件之一電晶體。該電晶體包含：一閘極電極；一氧化

物半導體膜，其面向該閘極電極且包含與該閘極電極重疊之一第一重疊區域；一低電阻區域，其設置於該氧化物半導體膜中；及一第一分離區域，其設置於該低電阻區域與該第一重疊區域之間。

根據本發明之一實施例之一電子設備具有一顯示器。該顯示器具有一顯示元件及經組態以驅動該顯示元件之一電晶體。該電晶體包含：一閘極電極；一氧化物半導體膜，其面向該閘極電極且包含與該閘極電極重疊之一第一重疊區域；一低電阻區域，其設置於該氧化物半導體膜中；及一第一分離區域，其設置於該低電阻區域與該第一重疊區域之間。

在根據本發明之上述實施例之該半導體裝置、該顯示單元及該電子設備中，該第一分離區域設置於該氧化物半導體膜之該第一重疊區域與該低電阻區域之間。因此，一對此等低電阻區域(源極-汲極區域)(其等之間內插有該第一重疊區域)之間之一距離延長。即，即使當該第一重疊區域之長度較短時，亦將該等低電阻區域之間之該距離調整至一所要長度。

根據本發明之上述實施例之該半導體裝置、該顯示單元及該電子設備，該第一分離區域設置於該第一重疊區域與該低電阻區域之間。因此，可改良該電晶體之耐壓特性。

應瞭解，以上一般描述及以下詳細描述兩者具例示性且意欲提供所主張發明之進一步解釋。

【圖式簡單說明】

所包含之附圖提供本發明之一進一步理解，且將附圖併入本說明書中以構成本說明書之一部分。該等圖式繪示實施例且與本說明書一起用以描述本發明之原理。

圖1係繪示根據本發明之一第一實施例之一顯示單元之一組態之一橫截面圖。

圖2繪示圖1中所繪示之一分離區域之一汲極電流與一長度之間之一關係。

圖3A係繪示圖1中所繪示之一閘極電極之一組態之一實例的一橫截面圖。

圖3B係繪示圖1中所繪示之閘極電極之一組態之另一實例的一橫截面圖。

圖4繪示包含圖1中所繪示之顯示單元之一周邊電路的一總體組態。

圖5繪示圖4中所繪示之一像素之一電路組態。

圖6A係繪示製造圖1中所繪示之顯示單元之一方法的一橫截面圖。

圖6B係繪示圖6A之後之一程序的一橫截面圖。

圖6C係繪示圖6B之後之一程序的一橫截面圖。

圖6D係繪示圖6C之後之一程序的一橫截面圖。

圖7A係繪示圖6D之後之一程序的一橫截面圖。

圖7B係繪示圖7A之後之一程序的一橫截面圖。

圖7C係繪示圖7B之後之一程序的一橫截面圖。

圖8係繪示根據一比較實例之顯示單元之一主要部分的一橫截面圖。

圖9係繪示根據一修改實例之顯示單元之一組態的一橫截面圖。

圖10A係繪示製造圖9中所繪示之顯示單元之一方法的一橫截面圖。

圖10B係繪示圖10A之後之一程序的一橫截面圖。

圖11係繪示根據本發明之一第二實施例之一顯示單元之一組態的一橫截面圖。

圖12係繪示製造圖11中所繪示之顯示單元之一方法的一橫截面

圖。

圖13係繪示根據本發明之一第三實施例之一顯示單元之一組態的一橫截面圖。

圖14係繪示根據本發明之一第四實施例之一顯示單元之一組態的一橫截面圖。

圖15係繪示包含根據實施例及類似物之任何者之顯示單元之一模組之一簡略組態的一平面圖。

圖16A係繪示根據實施例及類似物之任何者之顯示單元之一應用實例1之一外觀的一透視圖。

圖16B係繪示圖16A中所繪示之應用實例1之一外觀之另一實例的一透視圖。

圖17係繪示一應用實例2之一外觀的一透視圖。

圖18係繪示一應用實例3之一外觀的一透視圖。

圖19A係繪示一應用實例4之自一前側所觀看之一外觀的一透視圖。

圖19B係繪示應用實例4之自一後側所觀看之一外觀的一透視圖。

圖20係繪示一應用實例5之一外觀的一透視圖。

圖21係繪示一應用實例6之一外觀的一透視圖。

圖22A繪示一應用實例7之一閉合狀態。

圖22B繪示應用實例7之一敞開狀態。

【實施方式】

下文中，參考附圖詳細描述本發明之一些實施例。將依以下順序給出描述。

1.第一實施例(其中一頂閘型電晶體具有一分離區域之實例：一有機EL顯示單元)

2.修改實例(其中將一導電膜設置於一氧化物半導體膜與一電容器絕緣膜之間之實例)

3.第二實施例(其中一底閘型電晶體具有一分離區域之實例)

4.第三實施例(液晶顯示單元)

5.第四實施例(電子紙)

6.應用實例

<第一實施例>

圖1繪示根據本發明之一第一實施例之一顯示單元(顯示單元1)之一橫截面組態。顯示單元1係一主動矩陣型有機EL (電致發光)顯示單元，且在基板11上具有複數個電晶體10T及由電晶體10T驅動之複數個有機EL元件20。圖1中繪示對應於電晶體10T之一者及有機EL元件20之一者之一區域(子像素)。

電晶體10T可為具有一交錯結構之TFT (頂閘型TFT)，其在基板11上依序包含一氧化物半導體膜12、一閘極絕緣膜13T及一閘極電極14T。一抗蝕刻膜15T設置於閘極電極14T上，且一側壁16T覆蓋抗蝕刻膜15T、閘極電極14T及閘極絕緣膜13T之側面。側壁16T及抗蝕刻膜15T覆蓋有一高電阻膜17，且一層間絕緣膜18設置於高電阻膜17上。源極-汲極電極19透過層間絕緣膜18及高電阻膜17之一連接孔H1電連接至氧化物半導體膜12。

顯示單元1 (半導體裝置)具有與電晶體10T共用氧化物半導體膜12之一電容器10C。有機EL元件20設置於電晶體10T及電容器10C上，其中一平面化膜21內插於有機EL元件20與電晶體10T及電容器10C之間。

(電晶體10T)

基板11可由一板材(諸如石英、玻璃、矽或一樹脂(塑膠)膜)製成。因為可在無需加熱基板11之情況下藉由使用一後述濺渡方法而形

成氧化物半導體膜12，所以可使用一廉價樹脂膜。樹脂材料之實例可包含PET (聚對苯二甲酸乙二酯)及PEN (聚萘二甲酸乙二酯)。除此等材料之外，可根據用途使用一金屬基板，諸如不鏽鋼(SUS)。

氧化物半導體膜12設置於基板11上之一選擇性區域中，且具有作為電晶體10T之一作用層之一功能。氧化物半導體膜12可包含(例如)銦(In)、鎵(Ga)、鋅(Zn)及錫(Sn)之一或多個元素之氧化物作為一主要成分。具體言之，實例可包含氧化銦錫鋅(ITZO)及氧化銦鎵鋅(IGZO:InGaZnO)作為一非晶氧化物半導體材料，且可包含氧化鋅(ZnO)、氧化銦鋅(IZO (註冊商標)、氧化銦鎵(IGO)、氧化銦錫(ITO)及氧化銦(InO)作為一結晶氧化物半導體材料。儘管可使用非晶氧化物半導體材料或結晶氧化物半導體材料，但可較佳地使用結晶氧化物半導體材料，此係因為相對於閘極絕緣膜13T之蝕刻選擇性易於被保證。氧化物半導體膜12之一厚度(沿一層疊方向之厚度，下文中簡稱為「厚度」)可為(例如)約50 nm。

氧化物半導體膜12面向充當其之一上層之閘極電極14T，且包含與閘極電極14T重疊之一重疊區域12TA。氧化物半導體膜12具有一對低電阻區域12B (源極-汲極區域)，其中重疊區域12TA內插於該對低電阻區域12B之間。低電阻區域12B係電阻低於重疊區域12TA之一區域，且可(例如)自氧化物半導體膜12之一表面(上表面)沿一厚度方向部分設置。藉由使一金屬(諸如鋁(Al))與一氧化物半導體材料反應且擴散該金屬(摻雜劑)而形成低電阻區域12B。在電晶體10T中，透過低電阻區域12B而達成一自對準結構。此外，低電阻區域12B亦用以使電晶體10T之特性穩定。

在本實施例中，氧化物半導體膜12之重疊區域12TA及低電阻區域12B彼此分離達一預定距離(分離區域12TB)。分離區域12TB (偏移區域)容許調整低電阻區域對12B之間之一長度。因此，即使當氧化物

半導體膜12之重疊區域12TA之長度較短時，亦可改良電晶體10T之耐壓特性。

如後文所描述，分離區域12TB由側壁16T形成，且分離區域12TB之一長度相同於與氧化物半導體膜12接觸之側壁16T之一寬度(X方向)。如圖2中所繪示，因為分離區域12TB更長，所以一汲極電流被進一步減小。較佳地，電晶體10T具有高耐壓特性且使一汲極電流量維持為一預定值。例如，可將分離區域12TB較佳地抑制為高達約0.5 μm 。

閘極電極14T設置於氧化物半導體膜12上，其中閘極絕緣膜13T內插於閘極電極14T與氧化物半導體膜12之間。閘極絕緣膜13T可具有(例如)約300 nm之一厚度，且可由包含氧化矽膜(SiO₂)、氮化矽膜(SiN_x)、氮氧化矽膜(SiON)及氧化鋁膜(AlO_x)之一者之一單層膜組態或由包含其等之兩者或兩者以上之一層疊膜組態。對於閘極絕緣膜13T，可較佳地使用難以減少氧化物半導體膜12 (諸如氧化矽膜或氧化鋁膜)之一材料。

閘極電極14T藉由施加至電晶體10T之一閘極電壓(V_g)而控制氧化物半導體膜12 (重疊區域12TA及分離區域12TB)中之一載子密度，且具有作為用於供應電位之佈線之一功能。閘極電極14T可由(例如)包含鉬(Mo)、氮化鉬(MoN)、鈦(Ti)、氮化鈦(TiN)、鋁(Al)、銀(Ag)、釹(Nd)及銅(Cu)之一者或其等之一合金之一單質製成。閘極電極14T可具有其中使用複數個單質或一合金之一層疊結構。閘極電極14T可較佳地由一低電阻金屬(諸如含有鋁及釹之一鋁合金(Al-Nd)、或銅)製成。例如，在由上述低電阻金屬製成之一層(低電阻層14T-1)上，可層疊由鈦、氮化鈦、鉬或氮化鉬製成之一層(障壁層14T-2)(圖3A及圖3B)。當將障壁層14T-2內插於低電阻層14T-1與由(例如)氧化物製成之抗蝕刻膜15T之間時，閘極電極14T與抗蝕刻膜15T之間之一

接觸效能增強。將障壁層14T-2設置於低電阻層14T-1與閘極絕緣膜13T之間(圖3B)使控制閘極電極14T之一形狀更容易，如後文所描述。閘極電極14T可由一透明導電膜(諸如ITO)組態。閘極電極14T之一厚度可(例如)在自10 nm至500 nm之範圍內。閘極電極14T及閘極絕緣膜13T在平面圖中各具有彼此相同之形狀。

抗蝕刻膜15T在形成側壁16T時用作一蝕刻阻止層，且由在預定條件下展現比閘極電極14T之抗蝕刻性高之抗蝕刻性之一材料製成。對於抗蝕刻膜15T，可使用諸如ITO、IZO及IGZO之氧化物且其之一厚度可為(例如)50 nm。抗蝕刻膜15T、閘極電極14T及閘極絕緣膜13T之平面形狀實質上彼此相同。

側壁16T覆蓋抗蝕刻膜15T、閘極電極14T及閘極絕緣膜13T之側面及氧化物半導體膜12之一部分(分離區域12TB)。側壁16T之一厚度(Z方向)實質上等於(例如)閘極絕緣膜13T、閘極電極14T及抗蝕刻膜15T之厚度之一總和，且分離區域12TB之一長度由側壁16T之厚度及寬度控制。側壁16T可由一無機絕緣膜(諸如氧化矽膜、氮氧化矽膜及氮化矽膜)組態。複數個無機絕緣膜可經層疊以組態側壁16T。

高電阻膜17自抗蝕刻膜15之一上表面覆蓋側壁16T，且與自側壁16T曝露之氧化物半導體膜12(低電阻區域12B)接觸。高電阻膜17亦覆蓋電容器10C。高電阻膜17為一金屬膜(其充當擴散至氧化物半導體膜12之低電阻區域12B中之一金屬之一供應源)之一產物，且經氧化並保留於待後文描述之製程中。高電阻膜17可具有(例如)約20 nm或更小之一厚度，且由氧化鈦、氧化鋁、氧化銻、氧化錫或類似物組態。可層疊複數個此等氧化物。除對上述程序起作用之外，此高電阻膜17亦具有減少使電晶體10T中之氧化物半導體膜12之電特性變動之氧氣及水分之一影響之一功能，即，一障壁功能。據此，可藉由設置高電阻膜17而使電晶體10T及電容器10C之電特性穩定且進一步增加層間

絕緣膜18之作用。

為增加障壁功能，可將(例如)由氧化鋁或氮化矽製成之一保護膜(其具有約30 nm至約50 nm之一厚度)層疊於高電阻膜17上。藉此，使電晶體10T中之氧化物半導體膜12之電特性更穩定。

層間絕緣膜18設置於高電阻膜17上，且延伸至電晶體10T之外部及依與高電阻膜17相同之方式覆蓋電容器10C。層間絕緣膜18可由一有機材料(諸如丙烯酸樹脂、聚醯亞胺或矽氧烷)或一無機材料(諸如氧化矽膜、氮化矽膜、氮氧化矽膜或氧化鋁)製成。可層疊上述有機材料及無機材料。在包含該有機材料之層間絕緣膜18中，可容易地將其之一厚度增加至(例如)2 μm 。因此，厚度增加之層間絕緣膜18藉由完全覆蓋閘極電極14T之程序之後所形成之一台階而保證一絕緣性質。其中層疊氧化矽膜及氧化鋁膜之層間絕緣層18抑制水分污染且抑制水分擴散至氧化物半導體膜12。因此，使電晶體10T之電特性穩定且亦改良可靠性。

源極-汲極電極19經圖案化且設置於層間絕緣膜18上。此外，源極-汲極電極19透過穿過層間絕緣膜18及高電阻膜17之連接孔H1(通孔)而連接至氧化物半導體膜12之低電阻區域12B。可藉由避免閘極電極14T上方之一部分而合意地設置源極-汲極電極19。一原因在於：可防止在閘極電極14T與源極-汲極電極19之間之一交叉區域中產生寄生電容。源極-汲極電極19可具有(例如)約500 nm之一厚度，且可由與上述閘極電極14T相同之金屬材料或透明導電膜材料製成。源極-汲極電極19亦可較佳地由一低電阻金屬材料(諸如鋁或銅)製成，且更佳地由一低電阻層及一障壁層之一層疊膜製成。由上述層疊膜組態源極-汲極電極19可執行具有一小佈線延遲之驅動。將含有鈹或ITO之一鋁合金用於源極-汲極電極19之一最上層(面向有機EL元件20之一層)可容許源極-汲極電極19之一部分(該最上層)用作有機EL元件20之一第一

電極22。此可消除第一電極22。

(電容器10C)

電容器10C與電晶體10T一起設置於基板11上，且可保持(例如)待後文描述之一像素電路50A中之一電荷。電容器10C自基板11側依序具有與電晶體10T共用之氧化物半導體膜12、一電容器絕緣膜13C、一電容器電極14C及一抗蝕刻膜15C。即，電容器10C之一電極由電容器電極14C組態且另一電極由氧化物半導體膜12組態。

電容器10C之氧化物半導體膜12面向電容器電極14C，且包含與電容器電極14C重疊之一重疊區域12CA。依與電晶體10T相同之方式，一分離區域12CB存在於重疊區域12CA與低電阻區域12B之間。分離區域12CB與覆蓋抗蝕刻膜15C、電容器電極14C及電容器絕緣膜13C之側面之一側壁16C接觸。

例如，電容器絕緣膜13C可透過與閘極絕緣膜13T之程序相同之程序形成於與閘極絕緣膜13T之層相同之層中。此外，電容器絕緣膜13C可由與閘極絕緣膜13T之材料相同之材料製成，且可具有與閘極絕緣膜13T之膜厚度相同之膜厚度。電容器絕緣膜13C可由一無機絕緣材料製成，藉此獲得具有一大電容之電容器10C。此外，例如，可分別透過與閘極電極14T及抗蝕刻膜15T之程序相同之程序將電容器電極14C及抗蝕刻膜15C組態於與閘極電極14T及抗蝕刻膜15T之層相同之層中。此外，電容器電極14C及抗蝕刻膜15C可分別由與閘極電極14T及抗蝕刻膜15T之材料相同之材料製成，且可分別具有與閘極電極14T及抗蝕刻膜15T之膜厚度相同之膜厚度。依與閘極電極14T相同之方式，電容器電極14C可具有一低電阻層14C-1及一障壁層14C-2之一層疊結構(圖3A及圖3B)。電容器絕緣膜13C與閘極絕緣膜13T、電容器電極14C與閘極電極14T及抗蝕刻膜15C與抗蝕刻膜15T可形成於彼此不同之程序中，可由彼此不同之材料形成，或可形成有彼此不

同之膜厚度。

電容器10C之側壁16C覆蓋抗蝕刻膜15C、電容器電極14C及電容器絕緣膜13C之側面及氧化物半導體膜12之一部分(分離區域12CB)。依與電晶體10T之側壁16T相同之方式，可藉由調整側壁16C之一寬度而控制分離區域12CB之一長度。可透過與側壁16T之程序相同之程序由與側壁16T之材料相同之材料形成側壁16C。側壁16C及16T可透過彼此不同之程序形成，且可由彼此不同之材料形成。

(有機EL元件20)

有機EL元件20設置於平面化膜21上。有機EL元件20自平面化膜21側依序具有第一電極22、一像素分離膜23、一有機層24及一第二電極25，且由一保護層26密封。一密封基板28黏著至保護層26，其中由一熱固性樹脂或一紫外線固化樹脂製成之一黏著層27內插於密封基板28與保護層26之間。顯示單元1可為容許之光自基板11側取出有機層24處所產生之一底部發射(bottom emission)型，或為容許自密封基板28側取出該光之一頂部發射(top emission)型。

平面化膜21可設置於源極-汲極電極19及層間絕緣膜18上之基板11之整個顯示區域(待後文描述之圖4中之顯示區域50)上方，且具有一連接孔H2。連接孔H2將電晶體10T之源極-汲極電極19及有機EL元件20之第一電極22連接。平面化膜21可由(例如)聚醯亞胺或丙烯酸樹脂製成。

第一電極22設置於平面化膜21上以便嵌入連接孔H2。第一電極22可用作(例如)一陽極，且被提供給各元件。在其中顯示單元1為底部發射型之情況中，第一電極22可由一透明導電膜組態，該透明導電膜可為(例如)包含氧化銦錫(ITO)、氧化銦鋅(IZO)及氧化銦鋅(InZnO)之任何者之一單層膜或為包含其等之兩者或兩者以上之一層疊膜。另一方面，在其中顯示單元1為頂部發射型之情況中，第一電極22可由

一反射金屬組態，該反射金屬可為包含鋁(Al)、鎂(Mg)、鈣(Ca)及鈉(Na)之一或多者之一單質金屬、包含含有其等之一或多者之一合金之一單層膜或其中層疊該等單質金屬或該等合金之一多層膜。

第一電極22可經設置以便與源極-汲極電極19上之一表面(有機EL元件20側之一表面)接觸。因此，可省略平面化膜21且減少製造顯示單元1之程序之數目。

像素分離膜23保證第一電極22與第二電極25之間之一絕緣性質，且界定及分離各元件之一發光區域。此外，像素分離膜23具有面向該等各自元件之發光區域之開口。像素分離膜23可由一光敏樹脂(諸如聚醯亞胺、丙烯酸樹脂或酚醛基樹脂)組態。

有機層24經設置以便覆蓋像素分離膜23之開口。有機層24包含一有機電致發光層(有機EL層)且藉由施加一驅動電流而引起光發射。有機層24可自基板11(第一電極22)側依序具有(例如)一電洞注入層、一電洞傳輸層、一有機EL層及一電子傳輸層。該有機EL層中發生電洞與電子之重組且因此產生光。該有機EL層之一組成材料可為一通用低分子或高分子有機材料且不受特別限制。例如，可給各自像素個別提供發射紅光束、綠光束及藍光束之有機EL層。替代地，可將發射白光之有機EL層(例如紅色、綠色及藍色之有機EL層之一多層)設置於基板11之整個表面上方。該電洞注入層提高電洞注入效率且防止一洩漏，且該電洞傳輸層提高至該有機EL層之電洞傳輸效率。可基於需要設置除該有機EL層之外之層，諸如該電洞注入層、該電洞傳輸層或該電子傳輸層。

第二電極25可用作(例如)一陰極且由一金屬導電膜組態。在其中顯示單元1為底部發射型之情況中，第二電極25可由一反射金屬組態，該反射金屬可為包含鋁(Al)、鎂(Mg)、鈣(Ca)及鈉(Na)之一或多者之一單質金屬、包含含有其等之一或多者之一合金之一單層膜、或

其中層疊該等單質金屬或該等合金之一多層膜。另一方面，在其中顯示單元1為頂部發射型之情況中，一透明導電膜(諸如ITO及IZO)用於第二電極25。例如，在其中使第二電極25與第一電極22絕緣之一狀態中，給各元件共同提供第二電極25。

保護層26可由一絕緣材料及一導電材料之任何者製成。該絕緣材料之實例可包含非晶矽(a-Si)、非晶碳化矽(a-SiC)、非晶氮化矽(a-Si_(1-x)N_x)及非晶碳(a-C)。

密封基板28經配置以便面向基板11，其中電晶體10T、電容器10C及有機EL元件20內插於密封基板28與基板11之間。對於密封基板28，可使用與基板11之材料相同之材料。在其中顯示單元1為頂部發射型之情況中，一透明材料可用於密封基板28，且一彩色濾光器及一遮光膜可設置於密封基板28側上。在其中顯示單元1為底部發射型之情況中，基板11可由一透明材料製成，且(例如)一彩色濾光器及一遮光膜可設置於基板11側上。

(周邊電路及像素電路之組態)

如圖4中所繪示，顯示單元1具有包含上述有機EL元件20之複數個像素PXLC，且像素PXLC可配置於基板11之顯示區域50中(例如)呈一矩陣之一形式。圍繞顯示區域50設置作為一信號線驅動電路之一水平選擇器(HSEL) 51、作為一掃描線驅動電路之一寫入掃描器(WSCN) 52及作為一電力供應線驅動電路之一電力供應掃描器53。

在顯示區域50中，沿一行方向配置複數個(整數n個)信號線DTL1至DTLn，且沿一列方向配置複數個(整數m個)掃描線WSL1至WSLm。此外，信號線DTL與掃描線WSL之各交叉點具有像素PXLC(對應於R、G及B之像素之一者)。各信號線DTL電連接至水平選擇器51，且透過信號線DTL將一影像信號自水平選擇器51供應至各像素PXLC。另一方面，各掃描線WSL電連接至寫入掃描器52，且透過掃

描線 WSL 將一掃描信號(選擇脈衝)自寫入掃描器 52 供應至各像素 PXLC。各電力供應線 DSL 連接至電力供應掃描器 53，且透過電力供應線 DSL 將一電力供應信號(控制脈衝)自電力供應掃描器 53 供應至各像素 PXLC。

圖 5 繪示像素 PXLC 之一電路組態之一特定實例。各像素 PXLC 具有包含有機 EL 元件 20 之像素電路 50A。像素電路 50A 係具有一取樣電晶體 Tr1、一驅動電晶體 Tr2、電容器 10C 及有機 EL 元件 20 之一主動式驅動電路。應注意，取樣電晶體 Tr1 及驅動電晶體 Tr2 之一或兩者對應於上述電晶體 10T。

取樣電晶體 Tr1 具有連接至對應掃描線 WSL 之一閘極，且其之一源極及一汲極之一者連接至對應信號線 DTL。此外，該源極及該汲極之另一者連接至驅動電晶體 Tr2 之一閘極。驅動電晶體 Tr2 具有連接至對應電力供應線 DSL 之一汲極，且其之一源極連接至有機 EL 元件 20 之一陽極。此外，有機 EL 元件 20 之一陰極連接至一接地佈線 5H。應注意，接地佈線 5H 共同佈線至全部像素 PXLC。電容器 10C 配置於驅動電晶體 Tr2 之源極與閘極之間。

根據自掃描線 WSL 供應之掃描信號(選擇脈衝)而使取樣電晶體 Tr1 導電。藉此，取樣電晶體 3A 對自信號線 DTL 供應之一影像信號之一信號電位進行取樣，且使該取樣信號電位保持於電容器 10C 中。驅動電晶體 Tr2 自被設定為一預定第一電位(圖中未繪示)之電力供應線 DSL 接收一電流供應，且根據電容器 10C 中所保持之該信號電位將一驅動電流供應至有機 EL 元件 20。透過自驅動電晶體 Tr2 供應之該驅動電流，有機 EL 元件 20 發射具有對應於該影像信號之該信號電位之亮度之光。

在上述電路組態中，根據自掃描線 WSL 供應之掃描信號(選擇脈衝)而使取樣電晶體 Tr1 導電。藉此，取樣自信號線 DTL 供應之影像信

號之一信號電位，且使該信號電位保持於電容器10C中。此外，將一電流自被設定為第一電位之電力供應線DSL供應至驅動電晶體Tr2。根據電容器10C中所保持之該信號電位，將該驅動電流供應至有機EL元件20（紅色、綠色及藍色之有機EL元件之各者）。此外，透過所供應之驅動電流，有機EL元件20之各者發射具有對應於影像信號之該信號電位之亮度之光。藉此，在顯示單元1中，基於影像信號顯示一影像。

例如，顯示單元1可如下製造。

(形成電晶體10T及電容器10C之程序)

首先，如圖6A中所繪示，在基板11上形成由上述材料製成之氧化物半導體膜12。具體而言，例如，藉由使用一濺鍍方法而在基板11之整個表面上方形成(例如)具有約50 nm之一厚度之一氧化物半導體材料膜(圖中未繪示)。在此情況中，可將具有與為一膜形成物件之一氧化物半導體之組合物相同之組合物之一陶瓷用作為一目標。此外，因為該氧化物半導體中之一載子濃度主要取決於濺鍍期間之氧氣分壓，所以該氧氣分壓經控制使得一預定電晶體特性被獲得。當氧化物半導體膜12由上述結晶材料製成時，易於在待後文描述之閘極絕緣膜13T之一蝕刻程序中改良蝕刻選擇性。接著，(例如)藉由使用一光微影方法及一蝕刻方法而將所形成之氧化物半導體材料膜圖案化成一預定形狀。在此情況中，可透過使用磷酸、硝酸及乙酸之一混合液體之一濕式蝕刻而較佳地處理該氧化物半導體材料膜。磷酸、硝酸及乙酸之該混合液體可顯著增強相對於一基礎層之選擇性且可相對較容易地執行該程序。

如圖6B中所繪示，在設置氧化物半導體膜12之後，(例如)在基板11之整個表面上方依序形成由氧化矽膜或氧化鋁膜製成之一絕緣膜13(其具有300 nm之一厚度)、由一金屬材料(諸如鈾、鈦、銅或鋁)製成

之一導電膜14及由氧化物(諸如ITO、IZO或IGZO)製成之抗蝕刻膜15。如閘極電極14T中所描述，例如，可將由銅或鋁製成之一低電阻層及由鉬或鈦製成之一障壁層層疊為導電膜14。可(例如)藉由使用一電漿CVD(化學氣相沈積)方法而形成絕緣膜13。除該電漿CVD方法之外，可藉由使用一反應性電漿濺鍍方法而形成由氧化矽膜製成之絕緣膜13。此外，在其中將氧化鋁膜用於絕緣膜13之情況中，可使用除該反應性電漿濺鍍方法及該電漿CVD方法之外之一原子層沈積方法。可(例如)藉由使用濺鍍方法而形成導電膜14及抗蝕刻膜15。

在基板11之整個表面上方形成抗蝕刻膜15之後，(例如)藉由使用光微影方法及蝕刻方法而圖案化抗蝕刻膜15及導電膜14。藉此，閘極電極14T及電容器電極14C與抗蝕刻膜15T及15C一起形成於氧化物半導體膜12之一選擇性區域中。此時，例如，可將可由鈦製成之一障壁層設置於導電膜14之一最下層(面向絕緣膜13之層)處(圖3B)以容許形成均勻精細之閘極電極14T。此係因為：在具有上述組態之閘極電極14T中，可在藉由使用濕式蝕刻方法而處理抗蝕刻膜15及導電膜14之低電阻層之後將一乾式蝕刻方法用於該障壁層，且藉此藉由使用該乾式蝕刻方法而精確地控制閘極電極14T之一形狀。

隨後，將抗蝕刻膜15T及15C、閘極電極14T及電容器電極14C用作為一遮罩，蝕刻絕緣膜13。因此，在平面圖中，將閘極絕緣膜13T、閘極電極14T及抗蝕刻膜15T實質上圖案化成彼此相同之形狀。同時，在平面圖中，亦形成實質上呈彼此相同之形狀之電容器絕緣膜13C、電容器電極14C及抗蝕刻膜15C(圖6C)。此時，在其中氧化物半導體膜12由結晶材料製成(如上文所描述)之情況中，可在蝕刻程序中使用諸如氫氟酸之化學物以容許更容易程序，同時保持一極大的蝕刻選擇性。在形成閘極電極14T及閘極絕緣膜13T之後，可藉由使用不同於絕緣膜13及導電膜14之材料之材料而形成電容器10C之電容器絕

緣膜13C及電容器電極14C。

如圖6D中所繪示，在設置閘極絕緣膜13T及電容器絕緣膜13C之後，在基板11之整個表面上方形成一絕緣膜16（諸如氧化矽膜或氮化矽膜）。絕緣膜16可經形成以具有等於或大於閘極絕緣膜13T、閘極電極14T及抗蝕刻膜15T之厚度之總和之一厚度。

隨後，可(例如)對整個基板11執行使用含氟氣體之乾式蝕刻。此時，抗蝕刻膜15T及15C用作一蝕刻阻止層，且側壁16T及16C由絕緣膜16形成(圖7A)。

接著，如圖7B中所繪示，可(例如)藉由使用濺鍍方法或原子層沈積方法而在基板11之整個表面上方形成由(例如)鈦、鋁、錫或銮製成之一金屬膜17A（其例如具有自5 nm至10 nm範圍內之一厚度）。金屬膜17A可由在一相對較低溫度處與氧氣反應之一金屬製成，且經形成以與側壁16T與16C之間之氧化物半導體膜12接觸。

隨後，如圖7C中所繪示，(例如)在約攝氏200度之一溫度處執行一熱處理以氧化金屬膜17A，藉此形成高電阻膜17。在此情況中，其中使高電阻膜17與氧化物半導體膜12之一區域接觸之該區域(即，相鄰於側壁16T及16C之一位置)形成有一低電阻區域12B。換言之，透過側壁16T及16C，在重疊區域12TA及12CA與低電阻區域12B之間形成分離區域12TB及12CB。可沿氧化物半導體膜12之一厚度方向(Z方向)將低電阻區域12B設置於(例如)一部分(高電阻膜17側)中。在金屬膜17A之氧化反應中，使用包含於氧化物半導體12中之氧之一部分。因此，隨著金屬膜17A之氧化之進展，自與金屬膜17A接觸之氧化物半導體膜12之一表面(上表面)減少氧化物半導體膜12中之氧濃度。另一方面，將一金屬(諸如鋁)自金屬膜17A擴散至氧化物半導體膜12中。此金屬元素用作一摻雜劑，且因此減小與金屬膜17A接觸之氧化物半導體膜12之上表面側上之一區域之電阻。因此，依一自對準方式

形成電阻比重疊區域12TA及12CA低之低電阻區域12B。

作為金屬膜17A之熱處理，可較佳地在約攝氏200度之一溫度處執行退火，如上文所描述。在此情況中，可在包含氧氣等等之氧化氣體氛圍下執行退火。藉此，防止低電阻區域12B中之氧濃度過度減小且將足夠氧供應至氧化物半導體膜12。因此，作為一後處理(post-process)所執行之一退火程序可經省略以藉此簡化程序。

取代退火程序，例如，可在基板11上形成金屬膜17A時將基板11之一溫度設定為相對較高以藉此形成高電阻膜17。例如，在圖7B之一程序中，當形成金屬膜17A且使基板11之溫度保持處於約攝氏200度時，在無需執行熱處理之情況下減小氧化物半導體膜12之一預定區域之電阻。在此情況中，可將氧化物半導體膜12之一載子濃度減小至一電晶體所需之一位準。

如上文所描述，可較佳地形成具有10 nm或更小之一厚度之金屬膜17A。一原因在於：當金屬膜17A之一厚度為10 nm或更小時，透過熱處理而完全氧化金屬膜17A (形成高電阻膜17)。當金屬膜17A未被完全氧化時，需要透用過蝕刻而移除未經氧化之金屬膜17A之一程序，此係因為：可在使未經充分氧化之金屬膜17A保留於抗蝕刻膜15T及15C上時產生一洩漏電流。當金屬膜17A經完全氧化且形成高電阻膜17時，無需此一移除程序以藉此簡化製程。即，即使未透過蝕刻而執行該移除程序，亦可防止產生該洩漏電流。當形成具有10 nm或更小之一厚度之金屬膜17A時，熱處理之後之高電阻膜17A之一厚度為約20 nm或更小。

作為氧化金屬膜17A之一方法，可使用除上述熱處理之外之執行一蒸汽氛圍中之氧化或電漿氧化之一方法。特定言之，電漿氧化之優點在於：當在形成高電阻膜17之後使用電漿CVD方法來形成層間絕緣膜18時，可在對金屬膜17A施加電漿氧化處理之後接著(繼續)形成層

間絕緣膜18。因此，其優點在於：無需增加程序之數目。可在其中將基板11之一溫度設定為在自約攝氏200度至約攝氏400度之範圍內之條件下合意地執行電漿氧化，且可在含有氧氣之一氣體氛圍(諸如氧氣及二氧化氧之一混合氣體)下產生電漿。藉此，形成對外部空氣具有一較佳障壁性質之高電阻膜17，如上文所描述。

在形成高電阻膜17之後，在高電阻膜17之整個表面上方形成層間絕緣膜18。在其中層間絕緣膜18包含一無機絕緣材料之情況中，可使用(例如)電漿CVD方法、濺鍍方法或原子層沈積方法。在其中層間絕緣膜18包含一有機絕緣材料之情況中，可使用(例如)一塗佈方法，諸如一旋轉塗佈方法及一狹縫塗佈方法。藉由使用塗佈方法而容易地形成具有一增加厚度之層間絕緣膜18。當層間絕緣膜18由氧化鋁製成時，可使用其中使用一DC或AC電源供應器且將鋁用作為一目標之反應性濺鍍方法。在設置層間絕緣膜18之後，光微影方法及蝕刻方法經執行以在層間絕緣膜18及高電阻膜17之預定位置中形成連接孔H1。

接著，可(例如)藉由使用濺鍍方法而在層間絕緣膜18上形成由上述源極-汲極電極19之一組成材料製成之一導電膜(圖中未繪示)。此外，由導電膜嵌入連接孔H1。其後，可(例如)藉由使用光微影方法及蝕刻方法而將導電膜圖案化成一預定形狀。藉此，源極-汲極電極19形成於層間絕緣膜18上，且連接至氧化物半導體膜12之低電阻區域12B。透過上述程序，電晶體10T及電容器10C形成於基板11上。

(形成平面化膜21之程序)

接著，可(例如)藉由使用旋轉塗佈方法或狹縫塗佈方法而形成由上述材料製成之平面化膜21以便覆蓋層間絕緣膜18及源極-汲極電極19。此外，在面向源極-汲極電極19之一區域之一部分處形成連接孔H2。

(形成有機EL元件20之程序)

隨後，在平面化膜21上形成有機EL元件20。具體而言，(例如)藉由使用濺鍍方法而在平面化膜21上形成由上述材料製成之第一電極22之一膜以便嵌入連接孔H2。接著，藉由使用光微影方法及蝕刻方法而圖案化第一電極22。其後，在第一電極22上形成具有開口之像素分離膜23之後，可(例如)藉由使用一真空蒸鍍方法而形成有機層24之一膜。接著，可(例如)藉由使用濺鍍方法而在有機層24上形成由上述材料製成之第二電極25。隨後，在(例如)藉由使用CVD方法而在第二電極25上形成保護層26之一膜之後，藉由使用黏著層27而將密封基板28黏著至保護層26。如上文所描述，完成圖1中所繪示之顯示單元1。

在顯示單元1中，當將根據各色彩之一影像信號之一驅動電流施加至(例如)對應於R、G及B之任何者之各像素PXLC時，透過第一電極22及第二電極25將電子及電洞注入至有機層24中。在包含於有機層24中之有機EL層中使此等電子及電洞分別重組以藉此產生光。依此方式，例如，在顯示單元1中執行R、G及B之一全色影像顯示。此外，在該影像顯示操作之情況中，將對應於該影像信號之一電位施加至電容器10C之一端。藉此，在電容器10C中累積對應於該影像信號之一電荷。

此處，將具有一預定寬度之分離區域12TB設置於氧化物半導體膜12之重疊區域12TA與低電阻區域12B之間。因此，可調整低電阻區域對12B之間之一距離。因此，即使當重疊區域12TA之長度較短時，亦可改良電晶體10T之耐壓特性，與耐壓特性有關之描述在下文中加以描述。

圖8繪示根據一比較實例之一顯示單元(顯示單元100)之一橫截面組態。顯示單元100包含具有作為一驅動元件之一自對準結構之一電晶體100T。氧化物半導體膜12具有低電阻區域12B。在氧化物半導體膜12中，低電阻區域12B及與閘極電極14T重疊之重疊區域12TA彼此

相鄰，且其等之間未設置分離區域。在具有該自對準結構之電晶體100T中，因為可容易地使重疊區域12TA (通道長度)較短，所以容許顯示單元100顯示高清晰度之一影像。特定言之，在其中一電容器100C與電晶體100T一起形成於基板11上之情況中，可使電晶體100T之通道長度更短。然而，具有一短通道長度之電晶體100T具低抗電壓性，且易於被劣化。特定言之，在像素之間具有一共同有機層之有機EL顯示單元中，施加一高電壓。因此，存在顯示單元100之一影像品質被降低之一可能性。

相比而言，在顯示單元1中，側壁16T經設置以在重疊區域12TA與低電阻區域12B之間形成分離區域12TB。因此，使低電阻區域對12B之間之距離延長達分離區域對12TB之長度。據此，可控制分離區域12TB之長度(即，側壁16T之寬度)，且藉此改良電晶體10T之耐壓特性。

如上文所描述，在本實施例中，分離區域12TB設置於氧化物半導體膜12之重疊區域12TA與低電阻區域12B之間。因此，即使當使重疊區域12TA較短時，亦可改良晶體管10T之耐壓特性。因此，可使顯示單元1顯示具有高清晰度及均勻亮度之一高品質影像且解決對一更大螢幕及一更高圖框速率之需求。

此外，因為電容器10C與具有自對準結構之電晶體10T一起形成，所以可使重疊區域12TC較短。即，在顯示單元1中，可使電容器10C之面積較小且製造具有減少缺陷及高良率之顯示單元1。

下文中描述本發明實施例及一些其他實施例之一修改實例。在以下描述中，用相同參考元件符號標示與該等實施例之組件相同之組件，且適當省略其描述。

<修改實例>

圖9繪示根據第一實施例之一修改實例之一顯示單元(顯示單元

1A)之電晶體10T及電容器10C之橫截面組態。顯示單元1A具有與上述實施例之顯示單元1之組態相同之組態，且具有與顯示單元1之功能及作用相同之功能及作用，只是在顯示單元1A中，一導電膜31設置於電容器10C之氧化物半導體膜12與電容器絕緣膜13C之間。

導電膜31可由一金屬材料(諸如鈦、鉬或鋁)製成，且設置於在平面圖中比電容器絕緣膜13C及電容器電極14C之各自區域寬之一區域上方。導電膜31可具有其中層疊複數個金屬膜之一組態。設置導電膜31可消除一電容值之施加電壓相依性且保證一足夠電容(無關於一偏壓電壓之一大小)。即，改良顯示單元1A之一顯示特性。

例如，保持電容器10C之導電膜31可形成如下。首先，在將氧化物半導體膜12設置於基板11上之後，(例如)藉由使用濺鍍方法而在基板11之整個表面上方形成具有50 nm之一厚度之一導電膜31A (圖10A)。其後，藉由使用光微影方法及蝕刻方法而圖案化導電膜31A以在一所要位置中形成導電膜31 (圖10B)。例如，在使用磷酸、硝酸及乙酸之一混合液體來濕式蝕刻可由鉬或鋁製成之導電膜31A時，氧化物半導體膜12可較佳由一結晶氧化銮鎳(IGO)、氧化銮鋅(IZO)或類似物組態或由非晶氧化銮錫鋅組態。一原因在於：難以由磷酸、硝酸及乙酸之該混合液體蝕刻此氧化物半導體膜12。當將氧化銮鎳鋅(IGZO)用於氧化物半導體膜12時，可藉由乾式蝕刻而處理導電膜31A。在此情況中，例如，鈦、鉬及鋁可用於導電膜31A。

[第二實施例]

圖11繪示根據本發明之一第二實施例之一顯示單元(顯示單元2)之一主要部分之一橫截面組態。顯示單元2具有與第一實施例之顯示單元1之組態相同之組態，且具有與顯示單元1之功能及作用相同之功能及作用，只是顯示單元2具有一底閘型電晶體(電晶體30T)及一電容器30C。

電晶體30T在基板11上依序具有閘極電極14T、絕緣膜13、氧化物半導體膜12、一通道保護膜32及一抗蝕刻膜33。通道保護膜32可由一絕緣膜(諸如氧化矽膜)組態。抗蝕刻膜33可由在預定條件下展現比通道保護膜32之抗蝕刻性高之抗蝕刻性之一材料(諸如包含ITO、IZO及IGZO之氧化物)組態。通道保護膜32及抗蝕刻膜33設置於面向閘極電極14T之一位置處。側壁16T覆蓋通道保護膜32及抗蝕刻膜33之側面。側壁16T形成氧化物半導體膜12之重疊區域12TA與低電阻區域12B之間之分離區域12TB。分離區域12TB改良電晶體30T之耐壓特性。

電容器30C在一對電容器電極(電容器電極14C與19C)之間具有與電晶體30T共用之絕緣膜13。電容器電極14C及19C分別設置於(例如)與閘極電極14T及源極-汲極電極19之層相同之層上。

例如，電晶體30T可形成如下。首先，在將閘極電極14T、絕緣膜13及氧化物半導體膜12依序設置於基板11上之後，透過將閘極電極14T用作為一遮罩之背面曝光而形成通道保護膜32。使用此背面曝光減少通道保護膜32與閘極電極14T之間之一位移以容許通道保護膜32形成於閘極電極14T上方。隨後，在通道保護膜32上形成抗蝕刻膜33(圖12)。接著，在基板11之整個表面上方形成一絕緣膜(諸如氧化矽膜或氮化矽膜)，且使用含氟氣體來對整個基板11執行乾式蝕刻。藉此，抗蝕刻膜33用作一蝕刻阻止層且形成側壁16T。其後，依與電晶體10T相同之方式依序形成高電阻膜17、層間絕緣膜18及源極-汲極電極19以完成電晶體30T。如上文所描述，在底閘型電晶體30T中，抗蝕刻膜33設置於通道保護膜32上。藉此，側壁16T形成於通道保護膜32及抗蝕刻膜33之側面上。

[第三實施例]

圖13繪示根據本發明之一第三實施例之一顯示單元(顯示單元3)

之一橫截面組態。顯示單元3具有與上述實施例之顯示單元1之組態相同之組態，且具有與顯示單元1之功能及作用相同之功能及作用，只是顯示單元3具有取代第一實施例(顯示單元1)之有機EL元件20之一液晶顯示元件40。

顯示單元3具有與顯示單元1之電晶體及電容器相同之電晶體10T及電容器10C。此外，液晶顯示元件40設置於電晶體10T及電容器10C之一上層處，其中平面化膜21內插於液晶顯示元件40與電晶體10T及電容器10C之間。

液晶顯示元件40可具有其中(例如)將一液晶層43密封於一像素電極41與一對置電極42之間之一組態。像素電極41及對置電極42之液晶層43側上之各自表面具有對準膜44A及44B。像素電極41被提供給各像素，且可(例如)電連接至電晶體10T之源極-汲極電極19。對置電極42設置於一對置基板45上作為複數個像素之一共同電極，且可保持處於(例如)一共同電位。液晶層43可(例如)由一VA (垂直對準)模式、一TN (扭轉向列)模式、一IPS (平面內切換)模式或類似模式驅動之液晶組態。

此外，一背光源46設置於基板11下方。此外，偏光板47A及47B分別黏著至基板11之背光源46側及對置基板45。

背光源46係朝向液晶層43發射光之一光源，且可包含(例如)複數個LED (發光二極體)、CCFL (冷陰極螢光燈)或類似物。背光源46之一發光狀態及一消光狀態由一背光源驅動區段(圖中未繪示)控制。

偏光板47A及47B (一偏光器及一分析器)可互相配置成(例如)正交偏光鏡(crossed Nicols)，藉此容許(例如)在一無電壓施加狀態(切斷狀態)中阻斷來自背光源46之照明光且容許光在一電壓施加狀態(導通狀態)中透射穿過偏光板47A及47B。

在顯示單元3中，如同上述實施例之顯示單元1，分離區域12TB

設置於氧化物半導體膜12之重疊區域12TA與低電阻區域之間。因此，亦在本實施例中改良電晶體10T之耐壓特性。

[第四實施例]

圖14繪示根據本發明之一第四實施例之一顯示單元(顯示單元4)之一橫截面組態。顯示單元4具有與上述實施例之顯示單元1之組態相同之組態，且具有與顯示單元1之功能及作用相同之功能及作用，只是顯示單元4係一所謂之電子紙，且具有取代顯示單元1之有機EL元件20之一電泳顯示裝置50。

顯示單元4具有與顯示單元1之電晶體及電容器相同之電晶體10T及電容器10C。電泳顯示裝置50設置於電晶體10T及電容器10C之一上層上，其中平面化膜21內插於電泳顯示裝置50與電晶體10T及電容器10C之間。

電泳顯示裝置50可具有其中(例如)將包含一電泳顯示元件之一顯示層53密封於一像素電極51與一共同電極52之間之一組態。像素電極51被提供給各像素，且可(例如)電連接至電晶體10T之源極-汲極電極19。共同電極52設置於對置基板54上作為複數個像素之一共同電極。

在顯示單元4中，如同上述實施例之顯示單元1，分離區域12TB設置於氧化物半導體膜12之重疊區域12TA與低電阻區域12B之間。因此，亦在本實施例中改良電晶體10T之耐壓特性。

(應用實例)

下文中描述上述顯示單元之任何者(顯示單元1、1A、2、3及4之任何者)之電子設備之一些應用實例。該電子設備之實例可包含一電視機、一數位相機、一筆記型個人電腦、一可攜式終端裝置(諸如一行動電話)及一視訊攝影機。換言之，上述顯示單元之任何者可應用於任何領域中之一電子設備，其將來自外部之一影像信號輸入或內部中所產生之一影像信號顯示為一影像或一圖像。

(模組)

作為如圖15中所繪示之一模組，例如，可將上述顯示單元之任何者整合至各種電子設備(諸如待下文描述之應用實例1至7之電子設備)中。在此模組中，例如，自密封基板28或對置基板45及54曝露之一區域61可設置於基板11之一側上。此外，水平選擇器51、寫入掃描器52及電力供應掃描器53之佈線可經設置以延伸至曝露區域61以形成一外部連接終端(圖中未繪示)。該外部連接終端可具有用於輸入及輸出信號之FPC (可撓性印刷電路) 62。

(應用實例1)

圖16A及圖16B各繪示將根據上述實施例之任何者之顯示單元應用於其之一電子書之一外觀。該電子書可具有(例如)一顯示區段210及一非顯示區段220，且顯示區段210可由根據上述實施例之任何者之顯示單元組態。

(應用實例2)

圖17繪示將根據上述實施例之任何者之顯示單元應用於其之一智慧型電話之一外觀。該智慧型電話可具有(例如)一顯示區段230及一非顯示區段240，且顯示區段230可由根據上述實施例之任何者之顯示單元組態。

(應用實例3)

圖18繪示將根據將上述實施例之任何者之顯示單元應用於其之一電視機之一外觀。該電視機可具有(例如)包含一前面板310及一濾光玻璃320之一影像顯示螢幕區段300，且影像顯示螢幕區段300可由根據上述實施例之任何者之顯示單元組態。

(應用實例4)

圖19A及19B各繪示將根據上述實施例之任何者之顯示單元應用於其之一數位相機之一外觀。該數位相機可具有(例如)一閃光發射區

段410、一顯示區段420、一選單開關430及一快門按鈕440，且顯示區段420可由根據上述實施例之任何者之顯示單元組態。

(應用實例5)

圖20繪示將根據上述實施例之任何者之顯示單元應用於其之一筆記型個人電腦之一外觀。該筆記型個人電腦可具有(例如)一主體510、用於字元等等之一輸入操作之一鍵盤520、及顯示一影像之一顯示區段530，且顯示區段530可由根據上述實施例之任何者之顯示單元組態。

(應用實例6)

圖21繪示將根據上述實施例之任何者之顯示單元應用於其之一視訊攝影機之一外觀。該視訊攝影機可具有(例如)一主體區段610、用於拍攝設置於主體區段610之一前側面上之一物件之一鏡頭620、拍攝期間之一開始/停止開關630、及一顯示區段640。顯示區段640可由根據上述實施例之任何者之顯示單元組態。

(應用實例7)

圖22A及22B各繪示將根據上述實施例之任何者之顯示單元應用於其之一行動電話之一外觀。該行動電話可具有其中(例如)透過一連接區段(鉸鏈部件)730而連接一上本體710及一下本體720之一組態，且可具有一顯示器740、一子顯示器750、一圖像燈760及一攝影機770。顯示器740或子顯示器750可由根據上述實施例之任何者之顯示單元組態。

如上文所描述，參考實例性實施例及修改實例而描述本發明。然而，本發明不受限於該等實施例及類似物，且可經各種修改。例如，在該等實施例及類似物中，將其中設置高電阻膜17之一結構描述為一實例。然而，可在形成低電阻區域12B之後移除高電阻膜17。應注意，如上文所描述，可期望其中設置高電阻膜17之一情況，此係因

為依一穩定方式保持電晶體10T及保持電容器10C之電特性。

此外，在該等實施例及類似物中，描述其中低電阻區域12B自氧化物半導體膜12之一表面(上表面)沿一厚度方向部分設置於氧化物半導體膜12中之一情況。然而，低電阻區域12B可自氧化物半導體膜12之該表面(上表面)沿該厚度方向完全設置於氧化物半導體膜12中。

此外，該等實施例及類似物中所描述之各自層之材料及厚度或膜形成方法及膜形成條件不受限制。可使用其他材料及厚度，或可使用其他膜形成方法及膜形成條件。

另外，在該等實施例及類似物中，已具體描述有機EL元件20、液晶顯示元件40、電泳顯示裝置50、電晶體10T及30T、及保持電容器10C及30C之組態。然而，未必包含全部該等層，或可進一步包含任何其他層。

此外，除有機EL元件20、液晶顯示元件40及電泳顯示裝置50之外，本發明亦可應用於使用任何其他顯示元件(諸如無機電致發光元件)之一顯示單元。

另外，例如，已具體描述該等實施例之顯示單元之組態。然而，未必包含全部該等組件，或可進一步包含任何其他組件。

此外，在該等實施例及類似物中，已將顯示單元描述為包含電晶體10T及30T及保持電容器10C及30C之一半導體裝置之一實例。然而，該半導體裝置可應用於一影像偵測器或任何其他適合設備。

此外，本發明涵蓋本文中所描述及本文中所併入之各種實施例之部分或全部之任何可能組合。

可自本發明之上述實例性實施例至少達成以下組態。

(1) 一種半導體裝置，其包含：

一電晶體，其中該電晶體包含：

一閘極電極；

一氧化物半導體膜，其面向該閘極電極且包含與該閘極電極重疊之一第一重疊區域；

一低電阻區域，其設置於該氧化物半導體膜中；及

一第一分離區域，其設置於該低電阻區域與該第一重疊區域之間。

(2) 如(1)之半導體裝置，其進一步包含：

一閘極絕緣膜，其設置於該閘極電極與該氧化物半導體膜之間；及

一第一側壁，其設置於該閘極電極之一側面上及該閘極絕緣膜之一側面上，且與該氧化物半導體膜之該第一分離區域接觸。

(3) 如(2)之半導體裝置，其進一步包含設置於與該閘極電極之該閘極絕緣膜相對之一表面上之一第一抗蝕刻膜。

(4) 如(3)之半導體裝置，其中該第一抗蝕刻膜對乾式蝕刻之抗蝕刻性高於該閘極電極對乾式蝕刻之抗蝕刻性。

(5) 如(3)或(4)之半導體裝置，其中該第一抗蝕刻膜具有與該閘極電極之一平面形狀相同之一平面形狀。

(6) 如(3)至(5)中任一項之半導體裝置，其中該第一抗蝕刻膜包含氧化物。

(7) 如(3)至(6)中任一項之半導體裝置，其中該第一抗蝕刻膜包含氧化銻錫、氧化銻鋅及氧化銻鎳鋅之一者。

(8) 如(1)至(7)中任一項之半導體裝置，其中該閘極電極包含鈦、鋁或銅及鉬或氮化鉬。

(9) 如(2)之半導體裝置，其中該第一側壁包含氧化矽、氮氧化矽及氮化矽之一或多者。

(10) 如(1)之半導體裝置，其進一步包含：

一通道保護膜，其覆蓋該氧化物半導體膜之該第一重疊區域；及

一第二側壁，其覆蓋該通道保護膜之一側面。

(11) 如(10)之半導體裝置，其進一步包含設置於與該通道保護膜之該氧化物半導體膜相對之一表面上之一第二抗蝕刻膜。

(12) 如(1)至(11)中任一項之半導體裝置，其進一步包含與該低電阻區域接觸之一高電阻膜。

(13) 如(1)至(12)中任一項之半導體裝置，其中該低電阻區域包含一對低電阻區域，該對低電阻區域具有內插於其等之間之該第一重疊區域。

(14) 如(1)至(9)中任一項之半導體裝置，其進一步包含共用該電晶體之該氧化物半導體膜之一電容器。

(15) 如(14)之半導體裝置，其進一步包含一第三側壁，
其中該電容器包含：

一電容器絕緣膜；

一第一電極，其面向該氧化物半導體膜，其中該電容器絕緣膜內插於該第一電極與該氧化物半導體膜之間；及

一第二分離區域，其設置於該氧化物半導體膜之該低電阻區域與一第二重疊區域之間，該第二重疊區域與該第一電極重疊，及

其中該第三側壁設置於該第一電極之一側面上及該電容器絕緣膜之一側面上，且與該第二分離區域接觸。

(16) 如(15)之半導體裝置，其中

該電容器之該第一電極設置於與該閘極電極相同之一層中，且該電容器絕緣膜設置於與該閘極絕緣膜相同之一層中，及

該氧化物半導體膜充當該電容器之一第二電極。

(17) 如(15)之半導體裝置，其中該電容器包含設置於該氧化物半導體膜與該電容器絕緣膜之間之一導電膜。

(18) 一種顯示單元，其具有一顯示元件及經組態以驅動該顯示

元件之一電晶體，該電晶體包含：

一閘極電極；

一氧化物半導體膜，其面向該閘極電極且包含與該閘極電極重疊之一第一重疊區域；

一低電阻區域，其設置於該氧化物半導體膜中；及

一第一分離區域，其設置於該低電阻區域與該第一重疊區域之間。

(19) 如(18)之顯示單元，其中該顯示元件係一有機電致發光元件。

(20) 一種電子設備，其具有一顯示器，該顯示器具有一顯示元件及經組態以驅動該顯示元件之一電晶體，該電晶體包含：

一閘極電極；

一氧化物半導體膜，其面向該閘極電極且包含與該閘極電極重疊之一第一重疊區域；

一低電阻區域，其設置於該氧化物半導體膜中；及

一第一分離區域，其設置於該低電阻區域與該第一重疊區域之間。

熟習此項技術者應瞭解，可根據設計要求及其他因數而進行各種修改、組合、子組合及變更，只要其等落於隨附申請專利範圍或其等效物之範疇內。

【符號說明】

1	顯示單元
1A	顯示單元
2	顯示單元
3	顯示單元
4	顯示單元

5H	接地佈線
10C	電容器
10T	電晶體
11	基板
12	氧化物半導體膜
12B	低電阻區域
12CA	重疊區域
12CB	分離區域
12TA	重疊區域
12TB	分離區域
13	絕緣膜
13C	電容器絕緣膜
13T	閘極絕緣膜
14	導電膜
14C	電容器電極
14C-1	低電阻層
14C-2	障壁層
14T	閘極電極
14T-1	低電阻層
14T-2	障壁層
15	抗蝕刻膜
15C	抗蝕刻膜
15T	抗蝕刻膜
16	絕緣膜
16C	側壁
16T	側壁

17	高電阻膜
17A	金屬膜
18	層間絕緣膜
19	源極-汲極電極
19C	電容器電極
20	有機電致發光(EL)元件
21	平面化膜
22	第一電極
23	像素分離膜
24	有機層
25	第二電極
26	保護層
27	黏著層
28	密封基板
30C	電容器
30T	電晶體
31	導電膜
31A	導電膜
32	通道保護膜
33	抗蝕刻膜
40	液晶顯示元件
41	像素電極
42	對置電極
43	液晶層
44A	對準膜
44B	對準膜

45	對置基板
46	背光源
47A	偏光板
47B	偏光板
50	顯示區域/電泳顯示裝置
50A	像素電路
51	像素電極/水平選擇器(HSEL)
52	共同電極/寫入掃描器(WSCN)
53	顯示層/電力供應掃描器
54	對置基板
61	區域
62	可撓性印刷電路(FPC)
100	顯示單元
100C	電容器
100T	電晶體
210	顯示區段
220	非顯示區段
230	顯示區段
240	非顯示區段
300	影像顯示螢幕區段
310	前面板
320	濾光玻璃
410	閃光發射區段
420	顯示區段
430	選單開關
440	快門按鈕

510	主體
520	鍵盤
530	顯示區段
610	主體區段
620	鏡頭
630	開始/停止開關
640	顯示區段
710	上本體
720	下本體
730	連接區段/鉸鏈部件
740	顯示器
750	子顯示器
760	圖像燈
770	攝影機
DSL	電力供應線
DTL	信號線
DTL1	信號線
H1	連接孔
H2	連接孔
PXLC	像素
Tr1	取樣電晶體
Tr2	驅動電晶體
WSL	掃描線

I643319

發明摘要

※ 申請案號：103105341

H01L 27/12 (2006.01)

※ 申請日：103/02/18

※IPC 分類：H01L 29/786 (2006.01)

H01L 21/336 (2006.01)

【發明名稱】

半導體裝置、顯示單元及電子設備

SEMICONDUCTOR DEVICE, DISPLAY UNIT, AND
ELECTRONIC APPARATUS

【中文】

本發明提供一種包含一電晶體之半導體裝置。該電晶體包含：一閘極電極；一氧化物半導體膜，其面向該閘極電極且包含與該閘極電極重疊之一第一重疊區域；一低電阻區域，其設置於該氧化物半導體膜中；及一第一分離區域，其設置於該低電阻區域與該第一重疊區域之間。

【英文】

Provided is a semiconductor device that includes a transistor. The transistor includes: a gate electrode; an oxide semiconductor film facing the gate electrode and including a first overlapping region that is overlapped with the gate electrode; a low-resistance region provided in the oxide semiconductor film; and a first separation region provided between the low-resistance region and the first overlapping region.




圖2




圖3A




圖3B




圖4




圖5




圖6A




圖6B




圖6C




圖6D




圖7A




圖7B




圖7C




圖8




圖9




圖10A




圖10B




圖11




圖12




圖13




圖14




圖15




圖16A




圖16B




圖17




圖18




圖19A




圖19B




圖20




圖21




圖22A




圖22B

【代表圖】

【本案指定代表圖】：第（ 1 ）圖。

【本代表圖之符號簡單說明】：

1	顯示單元
10C	電容器
10T	電晶體
11	基板
12	氧化物半導體膜
12B	低電阻區域
12CA	重疊區域
12CB	分離區域
12TA	重疊區域
12TB	分離區域
13C	電容器絕緣膜
13T	閘極絕緣膜
14C	電容器電極
14T	閘極電極
15C	抗蝕刻膜
15T	抗蝕刻膜
16C	側壁
16T	側壁
17	高電阻膜
18	層間絕緣膜
19	源極-汲極電極
20	有機電致發光(EL)元件
21	平面化膜

- 22 第一電極
- 23 像素分離膜
- 24 有機層
- 25 第二電極
- 26 保護層
- 27 黏著層
- 28 密封基板
- H1 連接孔
- H2 連接孔

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：

無

申請專利範圍

1. 一種半導體裝置，其包括：

一電晶體，其中該電晶體包含：

一閘極電極；

一氧化物半導體膜，其面向該閘極電極且包含：

一第一重疊區域，其於俯視時(plan view)與該閘極電極重疊，且具有與該閘極電極對應的形狀與大小，

一第一分離區域，其於俯視時設置於該第一重疊區域之外(outside)，及

一低電阻區域，其於俯視時設置於該第一分離區域之外，以使得於俯視時該低電阻區域不在(absent)該第一重疊區域與該第一分離區域之兩者；

一閘極絕緣膜，其設置於該閘極電極與該氧化物半導體膜之間；

一第一抗蝕刻膜(etching resistant film)，其設置於與該閘極電極之該閘極絕緣膜相對的一表面上，該第一抗蝕刻膜具有與該閘極電極之剖面視時之寬度相同之剖面視(cross section view)時的寬度，且包含氧化銻錫、氧化銻鋅及氧化銻鎳鋅之一者；及

一第一側壁，其覆蓋該閘極絕緣膜之側面，且形成為與該第一分離區域接觸；及

一電容器，其共用電晶體之該氧化物半導體膜，且該電容器包含：

該氧化物半導體膜；

一電容器絕緣膜；及

一第一電極，其面對該氧化物半導體膜，且該電容器絕緣膜插入於其間；

該氧化物半導體膜進一步包含：

一第二重疊區域，其於俯視時與該第一電極重疊，且具有與該第一電極對應的形狀與大小，及

一第二分離區域，其於俯視時設置於該第二重疊區域之外，且

該低電阻區域於俯視時設置於該第二分離區域之外，以使得該低電阻區域於俯視時不在該第二重疊區域與該第二分離區域之兩者；及

一第二側壁，其設置於該第一電極之側面及該電容器絕緣膜之側面，且與該第二分離區域接觸；

其中該低電阻區域於該電晶體與電容器之間延伸以連接該第一與第二分離區域。

2. 如請求項1之半導體裝置，其中該閘極電極包含：鈦、鋁或銅之一者，及鉬或氮化鉬之一者。
3. 如請求項1之半導體裝置，其中該第一側壁包含氧化矽、氮氧化矽及氮化矽之一或多者。
4. 如請求項1之半導體裝置，其進一步包括：

一通道保護膜，其覆蓋該氧化物半導體膜之該第一重疊區域。
5. 如請求項4之半導體裝置，其進一步包括一第二抗蝕刻膜，其設置於與該通道保護膜之該氧化物半導體膜相對之一表面上。
6. 如請求項1之半導體裝置，其進一步包括與該低電阻區域接觸之一高電阻膜。
7. 如請求項1之半導體裝置，其中該低電阻區域包括一第一對低電

阻區域及一第二對低電阻區域，該第一對低電阻區域係設置為該第一重疊區域內插(interposed)於其等之間，該第二對低電阻區域係設置為該第二重疊區域內插於其等之間。

8. 如請求項1之半導體裝置，其中

該電容器之該第一電極設置於與該閘極電極相同之一層，且該電容器絕緣膜設置於與該閘極絕緣膜相同之一層；且

該氧化物半導體膜充當(serve as)該電容器之一第二電極。

9. 如請求項1之半導體裝置，其中該電容器包含設置於該氧化物半導體膜與該電容器絕緣膜之間之一導電膜。

10. 如請求項1之半導體裝置，其中該第一抗蝕刻膜係對於乾式蝕刻(dry etching)，具有高於該閘極電極之抗蝕刻性的抗蝕刻性(etching resistance)。

11. 一種顯示單元(display unit)，其具有一顯示元件(display element)、一電容器及經組態以驅動該顯示元件之一電晶體，該電晶體包括：

一閘極電極；

一氧化物半導體膜，其面向該閘極電極且包含：

一第一重疊區域，其於俯視時與該閘極電極重疊，且具有與該閘極電極對應的形狀與大小，

一第一分離區域，其於俯視時設置於該第一重疊區域之外，及

一低電阻區域，其於俯視時設置於該第一分離區域之外，以使得於俯視時該低電阻區域不在該第一重疊區域與該第一分離區域之兩者；

一閘極絕緣膜，其設置於該閘極電極與該氧化物半導體膜之間；

一第一抗蝕刻膜，其設置於與該閘極電極之該閘極絕緣膜相對的一表面上，該第一抗蝕刻膜具有與該閘極電極之剖面視時之寬度相同之剖面視時的寬度，且包含氧化銻錫、氧化銻鋅及氧化銻鎵鋅之一者；及

一第一側壁，其覆蓋該閘極絕緣膜之側面，且形成為與該氧化物半導體膜之該第一分離區域接觸；

其中該電容器共用該電晶體之該氧化物半導體膜，該電容器包含：

該氧化物半導體膜；

一電容器絕緣膜；及

一第一電極，其面對該氧化物半導體膜，且該電容器絕緣膜插入於其間；

該氧化物半導體膜進一步包含：

一第二重疊區域，其於俯視時與該第一電極重疊，且具有與該第一電極對應的形狀與大小，及

一第二分離區域，其於俯視時設置於該第二重疊區域之外，且

該低電阻區域於俯視時設置於該第二分離區域之外，以使得該低電阻區域於俯視時不在該第二重疊區域與該第二分離區域之兩者；及

一第二側壁，其設置於該第一電極之側面及該電容器絕緣膜之側面，且與該第二分離區域接觸；

其中該低電阻區域於該電晶體與電容器之間延伸以連接該第一與第二分離區域。

12. 如請求項11之顯示單元，其中該顯示元件係一有機電致發光元件。

13. 一種電子設備，其具有一顯示器，該顯示器具有一顯示元件、一電容器及經組態以驅動該顯示元件之一電晶體，該電晶體包括：

一閘極電極；

一氧化物半導體膜，其面向該閘極電極且包含：

一第一重疊區域，其於俯視時與該閘極電極重疊，且具有與該閘極電極對應的形狀與大小，

一第一分離區域，其於俯視時設置於該第一重疊區域之外，及

一低電阻區域，其於俯視時設置於該第一分離區域之外，以使得於俯視時該低電阻區域不在該第一重疊區域與該第一分離區域之兩者；

一閘極絕緣膜，其設置於該閘極電極與該氧化物半導體膜之間；

一第一抗蝕刻膜，其設置於與該閘極電極之該閘極絕緣膜相對的一表面上，該第一抗蝕刻膜具有與該閘極電極之剖面視時之寬度相同之剖面視時的寬度，且包含氧化銻錫、氧化銻鋅及氧化銻鎳鋅之一者；及

一第一側壁，其覆蓋該閘極絕緣膜之側面，且形成為與該第一分離區域接觸；

其中該電容器共用該電晶體之該氧化物半導體膜，該電容器包含：

該氧化物半導體膜；

一電容器絕緣膜；及

一第一電極，其面對該氧化物半導體膜，且該電容器絕緣膜插入於其間；

該氧化物半導體膜進一步包含：

一第二重疊區域，其於俯視時與該第一電極重疊，且具有與該第一電極對應的形狀與大小，及

一第二分離區域，其於俯視時設置於該第二重疊區域之外，且

該低電阻區域於俯視時設置於該第二分離區域之外，以使得該低電阻區域於俯視時不在該第二重疊區域與該第二分離區域之兩者；及

一第二側壁，其設置於該第一電極之側面及該電容器絕緣膜之側面，且與該第二分離區域接觸；

其中該低電阻區域於該電晶體與電容器之間延伸以連接該第一與第二分離區域。