



(19)中華民國智慧財產局

(12)發明說明書公開本

(11)公開編號：TW 201007748 A1

(43)公開日：中華民國 99 (2010) 年 02 月 16 日

(21)申請案號：098112510 (22)申請日：中華民國 98 (2009) 年 04 月 15 日

(51)Int. Cl. : G11C29/42 (2006.01) G11C29/44 (2006.01)

(30)優先權：2008/06/22 美國 12/143,796

(71)申請人：山迪士 I L 有限公司 (以色列) SANDISK IL LTD. (IL)  
以色列

(72)發明人：米爾 艾佛拉哈姆 MEIR, AVRAHAM (IL) ; 雷瑟 曼納翰 LASSER, MENAHEM (IL)

(74)代理人：黃章典；樓穎智

申請實體審查：無 申請專利範圍項數：17 項 圖式數：10 共 71 頁


(54)名稱

錯誤校正之方法及裝置

METHOD AND APPARATUS FOR ERROR CORRECTION

(57)摘要

本發明揭示用於處置一記憶體中之錯誤校正之方法、裝置及電腦可讀媒體。於一些實施例中，在作出一將原始資料寫入至一「目標」記憶體之嘗試之後，在一「第一讀取作業」中自該目標記憶體回讀資料，由此產生第一讀取資料。在該第一讀取作業之後，將該第一讀取資料與該原始資料相比較及/或確定一對該原始資料與該第一資料之間的一差異之指示。當在一「第二讀取作業」中自該目標記憶體回讀之資料中校正錯誤時，使用藉由實施該資料比較所獲得之資訊及/或與該差異指示相關之資訊。當前所揭示教示適用於任一類型之記憶體，包括(i)非揮發性記憶體，例如快閃記憶體、磁性記憶體及光學儲存器及(ii)揮發性記憶體，例如 SRAM 或 DRAM。





(19)中華民國智慧財產局

(12)發明說明書公開本

(11)公開編號：TW 201007748 A1

(43)公開日：中華民國 99 (2010) 年 02 月 16 日

(21)申請案號：098112510 (22)申請日：中華民國 98 (2009) 年 04 月 15 日  
(51)Int. Cl. : G11C29/42 (2006.01) G11C29/44 (2006.01)  
(30)優先權：2008/06/22 美國 12/143,796  
(71)申請人：山迪士 I L 有限公司 (以色列) SANDISK IL LTD. (IL)  
以色列  
(72)發明人：米爾 艾佛拉哈姆 MEIR, AVRAHAM (IL) ; 雷瑟 曼納翰 LASSER, MENAHEM (IL)  
(74)代理人：黃章典；樓穎智  
申請實體審查：無 申請專利範圍項數：17 項 圖式數：10 共 71 頁


(54)名稱

錯誤校正之方法及裝置

METHOD AND APPARATUS FOR ERROR CORRECTION

(57)摘要

本發明揭示用於處置一記憶體中之錯誤校正之方法、裝置及電腦可讀媒體。於一些實施例中，在作出一將原始資料寫入至一「目標」記憶體之嘗試之後，在一「第一讀取作業」中自該目標記憶體回讀資料，由此產生第一讀取資料。在該第一讀取作業之後，將該第一讀取資料與該原始資料相比較及/或確定一對該原始資料與該第一資料之間的一差異之指示。當在一「第二讀取作業」中在自該目標記憶體回讀之資料中校正錯誤時，使用藉由實施該資料比較所獲得之資訊及/或與該差異指示相關之資訊。當前所揭示教示適用於任一類型之記憶體，包括(i)非揮發性記憶體，例如快閃記憶體、磁性記憶體及光學儲存器及(ii)揮發性記憶體，例如 SRAM 或 DRAM。



## 六、發明說明：

### 【發明所屬之技術領域】

本發明係關於用於在自記憶體(例如快閃記憶體)讀取之資料中校正錯誤之裝置、方法及電腦媒體。

### 【先前技術】

#### 快閃記憶體器件中之錯誤校正

快閃記憶體器件已知多年。除其他特性以外，NAND型快閃記憶體與其他類型之快閃記憶體(例如，NOR型)之區別在於可自處於一「翻轉」狀態(即，不同於向記憶體寫入原始位元之狀態)下之記憶體讀取某一寫入至記憶體之資訊位元數之事實。

為了克服此現象並使NAND型記憶體可供實際應用使用，與此等記憶體相結合使用錯誤校正碼(ECC)係一常見技術。

存在一對用於處置快閃記憶體器件中、以及包括不同於快閃記憶體之記憶體之儲存器件中之錯誤校正之改良技術及裝置之迫切需要。

#### 對例示性器件架構之說明

圖1A(先前技術)係一快閃記憶體儲存器件260(先前技術)之一方塊圖。該快閃記憶體儲存器件包括一快閃記憶體270及一快閃控制器280，快閃控制器280運作以讀取資料並將資料寫入至快閃記憶體270。術語「程式化(program)」、「程式化(programming)」、「程式化(programmed)」及「可程式化(programmable)」在本文中可分別與術語「寫入(write)」、「寫入(writing)」、「寫入(written)」及「可寫

入(writable)」通用，以表示將資料儲存於快閃記憶體中。

快閃記憶體儲存器件之一個實例係一「周邊快閃儲存器件」。周邊快閃儲存器件在形體因數方面係計算技術中眾所周知的，例如USB快閃驅動器(UFD)；PC卡；及用於數位相機、音樂播放器、手持式及掌上型電腦、以及蜂巢式電話之小型儲存卡。於一些實施形式中，周邊快閃儲存器件部署於主機器件之機箱內。

圖1B(先前技術)係一周邊快閃記憶體儲存器件260\*(該星號指示該快閃記憶體儲存器件係一周邊快閃儲存器件)之一方塊圖，周邊快閃記憶體儲存器件260\*經由器件側介面250與一主機器件310(例如，一膝上型或桌上型或手持式電腦、數位相機、行動電話、音樂播放器及視訊遊戲控制臺)「連接」或組態用於與該主機器件310交換資料。周邊快閃記憶體儲存器件260\*及主機器件310使用主機側介面350及器件側介面250(例如，相應USB或SD介面)經由通信鏈路300來與彼此通信。

於一實例中，快閃記憶體儲存器件260\*為主機器件310提供資料讀取及資料寫入服務。由快閃記憶體儲存器件260\*自主機器件310所接收之資料由快閃控制器280寫入至快閃記憶體270。此外，回應於由快閃記憶體儲存器所接收之「資料讀取」請求，快閃控制器280自快閃記憶體270讀取資料。

可在「讀取時刻」或在任一稍後時刻在該讀取資料中校正錯誤。該錯誤校正可至少部分地由快閃控制器280、至

少部分地由主機器件310在任一其他位置及以任一其他方式來進行(例如，藉由由主機側處理器320來執行RAM 330中之可執行碼或以任一其他方式)。

熟習此項技術者應瞭解，「周邊快閃儲存器件」並非係唯一類別之快閃記憶體儲存器件。舉例而言，某些行動電話、桌上型或膝上型電腦、PDA器件或其他電子器件亦可包括快閃記憶體及一快閃控制器，且可能未必組態用於與一主機器件連接及/或為一主機器件提供資料讀取服務及/或資料寫入服務。

熟習此項技術者應瞭解，圖1A-1B中所描述之快閃記憶體器件僅係一種類別之周邊儲存記憶體器件，且其他記憶體器件可包括其他類型之揮發性記憶體，例如磁性記憶體(例如，磁阻隨機存取記憶體(MRAM)或硬磁碟盤)。此外，應瞭解，該一些周邊儲存器件可使用揮發性記憶體來代替或補充快閃記憶體270。

如圖1C(先前技術)中所示，於一些系統中，一記憶體(即，包括但不限於快閃記憶體)可包括一「快取儲存區域272」及一「主儲存區域274」部分，其中資料首先寫入至該「快取儲存區域272」(例如，自一快閃器件控制器280之RAM複製至快閃記憶體之快取儲存區域272)並隨後自快取儲存區域272複製至主儲存區域274。

在許多實例中，(i)使用一比一用於主儲存區域274之寫入模式「較快之寫入模式」來對快取儲存區域272寫入；及/或(ii)主儲存區域274大於快取儲存區域272(即，具有一

更大容量)；及/或(iii)儲存至快取儲存區域272之資料儲存具有一較儲存至主儲存區域274之資料為大之可靠度(即，在程式化時刻及/或在程式化時刻之後不太易於出現錯誤)。

於一特定實例中，「快取儲存區域272」包括若干其中在每一快閃單元中儲存 $N$ 個資料位元之快閃區塊，其中 $N$ 係一正整數，且主儲存區域274包括若干其中在每一快閃單元中儲存 $M$ 個資料位元之快閃區塊，其中 $M$ 係一超過 $N$ 之正整數。

### 【發明內容】

各實施例解決此等及相關問題，本文中提供各實施例之實例，包括方法及系統。

一個實施例係一種用於處置錯誤校正之方法。該方法包含以下步驟：a)將原始資料寫入至一記憶體；b)在該寫入之後，自該記憶體讀取，由此產生第一讀取資料；c)將該第一讀取資料與該原始資料相比較；d)在該比較之後，自該記憶體讀取，由此產生第二讀取資料；及e)根據步驟(c)之該比較之結果，在該第二讀取資料中校正錯誤。

可對任何揮發性或非揮發性記憶體實施該前述方法，包括但不限於快閃記憶體、光學儲存器、磁性記憶體、靜態隨機存取記憶體(SRAM)及動態隨機存取記憶體(DRAM)。

於一些實施例中，步驟(c)之該比較可包括實施至少一個選自由以下組成之群組之比較：i)該第一讀取資料與該原始資料之間的一直接比較；ii)該第一讀取資料與該原始資

料之一指示性非恒等函數之間的一直接比較；iii)該第一讀取資料之一指示性非恒等函數與該原始資料之間的一直接比較；及iv)該第一讀取資料之一指示性非恒等函數與該原始資料之一指示性非恒等函數之間的一直接比較。

於一些實施例中，步驟(b)之該讀取可回應於步驟(a)之該寫入之一完成而進行。

步驟(b)之該讀取可在任一時刻進行。於一特定實施例中，步驟(b)之該讀取係在步驟(a)之該寫入之該完成之後即刻進行。

於一些實施例中，步驟(a)之該寫入係向該記憶體內之一目的地位置；及ii)步驟(b)之該讀取及步驟(d)之該讀取中之至少一者係自該記憶體內之該目的地位置。

於一些實施例中，該方法進一步包含確定至少一個選自由以下組成之群組之錯誤指示：i)該第一讀取資料中之位元錯誤數量；ii)含有錯誤資料之記憶體單元數量；iii)其中儲存有錯誤資料之一個或多個位元位置之列表；iv)其中儲存有錯誤資料之一個或多個記憶體單元之列表；及v)該第一讀取資料中之一特定位元或複數個位元係錯誤的機率值，其中步驟(e)之該錯誤校正係根據所確定之至少一個錯誤指示來進行。

本文中闡述多種用於根據所確定之作業參數來校正錯誤的技術。

於一實例中，i)該原始資料在步驟(a)中寫入至該記憶體之一主儲存區；ii)步驟(b)之該讀取包括自該記憶體之該主

儲存區讀取以從該主儲存區之內容中產生該第一讀取資料；及iii)該方法進一步包含：在步驟(a)之該寫入之前，自一不同於該記憶體之該主儲存區之該記憶體之快取區讀取以獲得該原始資料。

於再一實例中，根據步驟(c)之該比較之該等結果之該錯誤校正包括根據步驟(c)之該比較之該等結果來選擇一解碼匯流排寬度大小。

於再一實例中，根據步驟(c)之該比較之該等結果之該錯誤校正包括實施以下作業中之至少一者：i)根據步驟(c)之該比較之該等結果來選擇一第一解碼器及一第二解碼器中之一者並僅使用該第一及第二解碼器中之該選擇之解碼器來校正錯誤；及ii)根據步驟(c)之該比較之該等結果來選擇一解碼器之一第一模式及該解碼器之一第二模式中之一者並僅使用該第一及第二模式中之一者來校正錯誤。

於再一實例中，根據步驟(c)之該比較之該等結果之該錯誤校正包括以下中之至少一者：i)決定是否：A)嘗試使用一較輕加權解碼器來校正錯誤或B)嘗試僅使用一慢於該較快解碼器之較慢解碼器來校正錯誤；ii)決定是否：A)嘗試使用一較快解碼器來校正錯誤或B)嘗試僅使用一慢於該較快解碼器之較慢解碼器來校正錯誤；iii)決定是否：A)嘗試使用一特定解碼器之一較輕加權模式來校正錯誤或B)嘗試僅使用該特定解碼器之一重於該較輕加權模式之較重加權模式來校正錯誤；及iv)決定是否：A)嘗試使用一特定解

碼器之一較快模式來校正錯誤或B)嘗試僅使用該特定解碼器之一慢於該較快模式之較慢模式來校正錯誤。

於再一實例中，根據步驟(c)之該比較之該等結果之該第二資料中之該錯誤校正包括根據步驟(c)之該比較之該等結果來確定該第二讀取資料之一個或多個位元機率值。

一些當前所揭示實施例提供一種用於處置錯誤校正之方法。該方法包含以下步驟：a)將原始資料自一記憶體之一快取區複製至該記憶體之一主儲存區；b)在該複製之後，自該記憶體之該主儲存區讀取，由此產生第一主儲存讀取資料；c)在該複製之後，自該記憶體之該快取區讀取，由此產生快取讀取資料；d)將該快取讀取資料與該第一主儲存讀取資料相比較；e)在該比較之後，自該記憶體之該主儲存區讀取，由此產生第二主儲存讀取資料；及f)根據步驟(d)之該比較之結果，在該第二主儲存讀取資料中校正錯誤。

於一些實施例中，步驟(d)之該比較包括實施至少一個選自由以下組成之群組之比較：i)該第一主儲存讀取資料與該快取讀取資料之間的一直接比較；ii)該第一主儲存讀取資料與該快取讀取資料之一指示性非恒等函數之間的一直接比較；iii)該第一主儲存讀取資料之一指示性非恒等函數與該快取讀取資料之間的一直接比較；及iv)該第一讀取主儲存區資料之一指示性非恒等函數與該快取讀取資料之一指示性非恒等函數之間的一直接比較。

一些當前所揭示實施例提供一種用於處置錯誤校正之方

法。該方法包含以下步驟：a)將原始資料寫入至一記憶體；b)在該寫入之後，自該記憶體讀取，由此產生第一讀取資料；c)根據該第一讀取資料來確定一對該第一讀取資料與該原始資料之間的一差異之指示；d)在對該差異指示之該確定之後，自該記憶體讀取，由此產生第二讀取資料；及e)根據該差異指示，在該第二讀取資料中校正錯誤。

一些當前所揭示實施例提供一種揭示用於一記憶體器件之控制器。該控制器包含：a)電路系統，其運作以：i)將原始資料寫入至一記憶體；ii)在該寫入之後，自該記憶體讀取，由此產生第一讀取資料；iii)將該第一讀取資料與該原始資料相比較；iv)在該比較之後，自該記憶體讀取，由此產生第二讀取資料；及v)根據該比較之結果，在該第二讀取資料中校正錯誤。

於一些實施例中，該電路系統包括軟體及硬體中之至少一者。

於一些實施例中，該控制器經組態以將該原始資料寫入至一揮發性記憶體並自該揮發性記憶體讀取。

於一些實施例中，該控制器經組態以將該原始資料寫入至一非揮發性記憶體並自該非揮發性記憶體讀取。

於一些實施例中，控制器在步驟(a)(iii)中運作以實施至少一個選自由以下組成之群組之比較：i)該第一讀取資料與該原始資料之間的一直接比較；ii)該第一讀取資料與該原始資料之一指示性非恆等函數之間的一直接比較；iii)

該第一讀取資料之一指示性非恒等函數與該原始資料之間的一直接比較；及iv)該第一讀取資料之一指示性非恒等函數與該原始資料之一指示性非恒等函數之間的一直接比較。

於一些實施例中，該控制器運作以回應於步驟(a)(i)之該寫入之一完成而進行步驟(a)(ii)之該讀取。

於一些實施例中，該控制器運作以在步驟(a)(i)之該寫入之該完成之後即刻進行步驟(a)(ii)之該讀取。

於一些實施例中，i)該控制器運作以進行步驟(a)(i)之向該記憶體內之一目的地位置之該寫入；及ii)該控制器進一步運作以進行自該記憶體內之該目的地位置之步驟(a)(ii)之該讀取及步驟(a)(iv)之該讀取中之至少一者。

於一些實施例中，i)該控制器進一步運作以確定至少一個選自由以下組成之群組之錯誤指示：A)該第一讀取資料中之一位元錯誤數量；B)一含有錯誤資料之記憶體單元數量；C)其中儲存有錯誤資料之一個或多個位元位置之一列表；D)其中儲存錯誤資料之一個或多個記憶體單元之一列表；及E)該第一讀取資料中之一特定位元或複數個位元係錯誤之一機率之一值；及ii)該控制器運作以根據所確定之至少一個錯誤指示來進行步驟(a)(v)之該錯誤校正。

於一些實施例中，i)該控制器運作以將該原始資料寫入至該記憶體之一主儲存區；ii)該控制器運作以按一方式來進行步驟(a)(ii)之該讀取，該方式包括自該記憶體之該主儲存區讀取以便從該主儲存區之內容中產生該第一讀取資

料；及 iii) 在步驟 (a)(i) 之該寫入之前，該控制器進一步運作，以自一不同於該記憶體之該主儲存區之該記憶體之快取區讀取以便獲得該原始資料。

於一些實施例中，該控制器以一方式運作以根據步驟 (a)(iii) 之該比較之該等結果來進行該錯誤校正，該方式包括根據步驟 (a)(iii) 之該比較之該等結果來選擇一解碼匯流排寬度大小。

於一些實施例中，該控制器以一方式運作以根據步驟 (a)(iii) 之該比較之該等結果來進行該錯誤校正，該方式包括實施以下中之至少一者：i) 根據步驟 (a)(iii) 之該比較之該等結果來選擇一第一解碼器及一第二解碼器中之一者並僅使用該第一及第二解碼器中之該選擇之解碼器來校正錯誤；及 ii) 根據步驟 (a)(iii) 之該比較之該等結果來選擇一解碼器之一第一模式及該解碼器之一第二模式中之一者並僅使用該第一及第二模式中之一者來校正錯誤。

於一些實施例中，該控制器以一方式運作以根據步驟 (a)(iii) 之該比較之該等結果來進行該錯誤校正，該方式包括以下中之至少一者：i) 決定是否：A) 嘗試使用一較輕加權解碼器來校正錯誤或 B) 嘗試僅使用一重於該較輕加權解碼器之較重加權解碼器來校正錯誤；ii) 決定是否：A) 嘗試使用一較快解碼器來校正錯誤或 B) 嘗試僅使用一慢於該較快解碼器之較慢解碼器來校正錯誤；iii) 決定是否：A) 嘗試使用一特定解碼器之一較輕加權模式來校正錯誤或 B) 嘗試僅使用該特定解碼器之一重於該較輕加權模式之較重加

權模式來校正錯誤；及iv)決定是否：A)嘗試使用一特定解碼器之一較快模式來校正錯誤或B)嘗試僅使用該特定解碼器之一慢於該較快模式之較慢模式來校正錯誤。

於一些實施例中，該控制器以一方式運作以根據步驟之該比較之該等結果來進行該第二讀取資料中之該錯誤校正，該方式包括根據步驟之該比較之該等結果來確定該第二讀取資料之一個或多個位元機率值。

一些當前所揭示實施例提供一種揭示用於一記憶體器件之控制器。該控制器包含：a)電路系統，其運作以：i)將原始資料自一記憶體之一快取區複製至該記憶體之一主儲存區；ii)在該複製之後，自該記憶體之該主儲存區讀取，由此產生第一主儲存讀取資料；iii)在該複製之後，自該記憶體之該快取區讀取，由此產生快取讀取資料；iv)將該快取讀取資料與該第一主儲存讀取資料相比較；v)在該比較之後，自該記憶體之該主儲存區讀取，由此產生第二主儲存讀取資料；及vi)根據步驟(d)之該比較之結果，在該第二主儲存讀取資料中校正錯誤。

於一些實施例中，該電路系統包括軟體及硬體中之至少一者。

於一些實施例中，該控制器在步驟(a)(iv)中運作以實施至少一個選自由以下組成之群組之比較：i)該第一主儲存讀取資料與該快取讀取資料之間的一直接比較；ii)該第一主儲存讀取資料與該快取讀取資料之一指示性非恆等函數之間的一直接比較；iii)該第一主儲存讀取資料之一指示

性非恒等函數與該快取讀取資料之間的一直接比較；及iv)該第一讀取主儲存區資料之一指示性非恒等函數與該快取讀取資料之一指示性非恒等函數之間的一直接比較。

一些當前所揭示實施例提供一種揭示用於一記憶體器件之控制器，該控制器包含：a)電路系統，其運作以：i)將原始資料寫入至一記憶體；ii)在該寫入之後，自該記憶體讀取，由此產生第一讀取資料；iii)根據該第一讀取資料來確定一對該第一讀取資料與該原始資料之間的一差異之指示；iv)在對該差異指示之該確定之後，自該記憶體讀取，由此產生第二讀取資料；及v)根據該差異指示，在該第二讀取資料中校正錯誤。

於一些實施例中，該電路系統包括軟體及硬體中之至少一者。

現在首次揭示一種其中儲存有用於處置對一記憶體之錯誤校正之電腦可讀程式碼的電腦可讀媒體，該程式碼可運作以：a)將原始資料寫入至該記憶體；b)在該寫入之後，自該記憶體讀取，由此產生第一讀取資料；c)將該第一讀取資料與該原始資料相比較；d)在該比較之後，自該記憶體讀取，由此產生第二讀取資料；及e)根據步驟(c)之該比較之結果，在該第二讀取資料中校正錯誤。

現在首次揭示一種其中儲存有用於處置對一記憶體之錯誤校正之電腦可讀程式碼的電腦可讀媒體，該程式碼可運作以：a)將原始資料自該記憶體之一快取區複製至該記憶體之一主儲存區；b)在該複製之後，自該記憶體之該主儲

存區讀取，由此產生第一主儲存讀取資料；c)在該複製之後，自該記憶體之該快取區讀取，由此產生快取讀取資料；d)將該快取讀取資料與該第一主儲存讀取資料相比較；e)在該比較之後，自該記憶體之該主儲存區讀取，由此產生第二主儲存讀取資料；及f)根據步驟(d)之該比較之結果，在該第二主儲存讀取資料中校正錯誤。

現在首次揭示一種其中儲存有用於處置對一記憶體之錯誤校正之電腦可讀程式碼的電腦可讀媒體，該程式碼可運作以：a)將原始資料寫入至該記憶體；b)在該寫入之後，自該記憶體讀取，由此產生第一讀取資料；c)根據該第一讀取資料來確定一對該第一讀取資料與該原始資料之間的一差異之指示；d)在對該差異指示之該確定之後，自該記憶體讀取，由此產生第二讀取資料；及e)根據該差異指示，在該第二讀取資料中校正錯誤。

注意，上文闡述為與某些實施例有關的特徵亦可包括於其他實施例中，除非下文另有指示。

### 【實施方式】

參考圖式閱讀本發明對各實例性實施例之詳細說明將更好地理解下文申請專利範圍。說明、實施例及圖式不應視為限制申請專利範圍之範疇。應理解，並非用於處置錯誤校正之當前所揭示方法及裝置之一切特徵在所有實施形式中皆係必不可少的。亦應理解，貫穿於其中顯示或闡述一過程或方法之本揭示內容，該方法之各步驟可按任一次序或同時實施，除非根據上下文很清楚，一個步驟依賴於首

先實施之另一步驟。如貫穿於本申請案所使用，字詞「可能」使用具有許可意義(即，意謂「具有…的可能性」)，而不具有強制意義(即，意謂「必須」)。

本發明之各實施例係關於令人驚訝的發現，其在將「原始」資料寫入至一快閃記憶體之後適用於：(i)自該快閃記憶體回讀(即，實施一「第一讀取作業」)；(ii)將該回讀資料與該原始資料相比較；及(iii)在該比較之後，在隨後自該快閃記憶體讀取資料時(即，在一「第二讀取作業」中)，根據由該回讀資料與該原始資料之比較而產生資訊在該隨後所讀取資料中校正錯誤。

於一些實施例中，藉由該比較所產生之資訊指示該原始資料與可能已由在程式化時刻所出現之錯誤(例如，由所謂「程式化干擾效應」而引起之錯誤)破壞之快閃儲存資料之間的差異。因此，藉由該比較所產生之資訊可提供一對資料向快閃記憶體之程式化或寫入「多麼成功」之指示。

可在稍後在「第二讀取作業」期間所讀取之資料中校正錯誤時使用關於資料向快閃記憶體之程式化或寫入「多麼成功」之此資訊。舉例而言，若藉由該比較所獲得之資訊指示記憶體資料寫入相對「成功」及/或寫入至記憶體之資料之品質相對「高」，則其可適用於隨後以一相對「樂觀」方式校正自記憶體讀取之資料中的錯誤。否則，一用於校正錯誤之更「悲觀」技術也許係較佳的。

下文參考圖5至圖8來闡述相對「樂觀」及「悲觀」技術

之各個實例。

在一個與圖 6A 相關之非限制性實例中，可在校正錯誤時使用一「較重加權」解碼器或一「較輕加權」解碼器。於此實例中，該「較輕加權」解碼器比該「較重加權」解碼器較快及/或耗用更少計算資源，但成功地校正錯誤之可能性更小(即，與一較低失敗機率相關聯)。

應瞭解，圖 5 至圖 8 之「樂觀/悲觀」錯誤校正並旨在為一窮盡性列表，且亦可使用其他「悲觀」或「樂觀」技術。

根據與圖 6A 相關之此非限制性實例，稍後，當校正來自「第二讀取作業」之資料時，可使用在「第一讀取」作業之後從該比較中所獲得之資訊來加速錯誤校正。若原始資料與自快閃讀取之資料之間的先前比較指示快閃儲存資料(或在某一先前時間點處)相對無錯誤，則可能最好稍後採用一「樂觀策略」並嘗試使用較快之「較輕加權」解碼器來校正錯誤。另一選擇係，若該比較指示快閃儲存資料包括(或在某一先前時間點處包括)一「更大數量之錯誤」，則可能最好稍後採用一「悲觀策略」並嘗試使用較慢之「較重加權」解碼器來校正錯誤。

注意，此僅係一個「根據該比較之結果來校正錯誤」之非限制性實例且下文闡述各種額外實例闡。此外，下文揭示與根據一對回讀資料與原始資料之間的一差異之指示來校正錯誤相關之額外技術。

於一些實施例中，「第一讀取作業」之回讀係在第一讀

取作業「之後即刻」(即，在幾秒內)進行。此可適用於在程式化時刻或接近於程式化時刻收集指示資料及/或「目標記憶體」之品質之資訊。另一選擇係或另外，該回讀可在一稍後時刻進行。

貫穿於本揭示內容，當用「快閃記憶體」的字眼來解釋某些技術時，應瞭解此等技術亦適用於不同於快閃記憶體的其他記憶體。例示性記憶體包括但不限於不同於快閃記憶體之非揮發性記憶體(例如，磁性記憶體或光學儲存器)及例如SRAM或DRAM之揮發性記憶體。

例示性磁性記憶體包括但不限於磁阻隨機存取記憶體(MRAM)及硬磁碟盤。

熟習此項技術者應瞭解，用於校正錯誤之當前所揭示技術可與任何其他用於在自記憶體讀取之資料中校正錯誤之技術相組合。

在闡述圖式之前，呈現一對在快閃記憶體中使用ECC之一般概述並提供各種術語之定義(在接下來的兩個段落中)。

#### 快閃記憶體器件中之錯誤校正

下面呈現一對在快閃記憶體中使用ECC之一般概述且包括以下步驟：

(1) 在將資料寫入至記憶體之前，對資料應用一ECC演算法以計算稍後用於錯誤偵測及校正之額外(即，冗餘)位元。此等冗餘位元通常稱作「同位位元」或「同位」。輸入至一ECC模組中之資料與由彼模組輸出之同位之一組合

稱作一碼字。至一ECC模組之輸入資料之每一不同值產生一不同碼字。

(2) 將整個碼字(即，原始資料及同位)記錄至快閃記憶體。應注意，NAND型快閃記憶體之實際大小大於原始資料之大小，且該記憶體經設計以亦容置同位。

(3) 當自記憶體擷取資料時，重新讀取整個碼字，並對資料及同位應用一ECC演算法以偵測並校正可能之「命中翻轉」(即，錯誤)。

應注意，ECC之實施可由硬體、軟體或硬體與軟體之一組合來完成。此外，ECC可在一記憶體器件內、在一記憶體器件控制器內、在一主機電腦內實施，或可「分散」於一系統之此等組件之中。

通常使用之演算法包括Reed-Solomon、BCH、加權平均(Hamming)及許多其他演算法。每一ECC演算法皆由兩個部分(接收資料位元並產生同位位元(或等效地，產生碼字)之部分、及接收碼字並產生經校正資料位元之部分)構成。第一部分稱作「編碼器」且在寫入期間使用，而第二部分稱作「解碼器」且在讀取期間使用。可在硬體或軟體中實施該兩個部分中之每一者，且亦可在硬體中實施一個部分而將在軟體中實施另一部分。亦可在硬體與軟體之一組合中實施該等部分中之每一者。

接收資料位元並產生對應碼字稱作「編碼」。接收碼字並產生經校正資料位元稱作「解碼」。

應注意，實際上存在兩種類型之ECC。其中將資料位元

之識別碼保存於碼字中之上述類型之ECC稱作「系統化」ECC。在「非系統化」ECC中，將資料位元轉換至一其中不保存原始資料之識別碼之碼字。

選擇一演算法(如BCH)作為擬在一快閃記憶體系統中使用之ECC演算法並不唯一性地定義所選解決方案。任一此類ECC演算法實際上並非係一單一演算法而係一族演算法。同一族內之演算法在其能夠保護之資料位元數量方面其之間有所不同。一需要保護100個資料位元之演算法不同於一需要保護10,000個資料位元之演算法，即使該兩種演算法通常相當類似並按相同原理運作。

但甚至同一族中之兩種演算法(兩者保護相同數量之資料位元)未必相同。該等演算法可能在所提供之可靠性水平方面，或等效地(在該等演算法能夠校正之資料中之位元錯誤數量方面)有所不同。舉例而言，一種系統可能需要保護1,000個資料位元之組塊以免出現任何達到3個位元錯誤之組合(但不免出現4個或更多個位元錯誤)，而在另一系統中，期望一高得多的可靠性且因此需要保護1,000個資料位元之組塊以免出現任何達到10個位元錯誤之組合。通常，保護以免出現更多錯誤需要使用更多同位位元(或更長碼字)，從而使ECC方案不太「有效」，其中效率係以一碼字中之資料位元數與該碼字中之總位元數(包括，在系統化ECC中，資料位元及同位位元兩者)之比為量度。該量度通常稱作ECC編碼之「速率」。

不同ECC演算法及實施形式亦在其他方面(編碼過程之

速度、解碼過程之速度、編碼過程之複雜度、解碼過程之複雜度、至解碼器之輸入中之可接受錯誤率(根據儲存單元之品質界定)等等)有所不同。編碼及解碼之複雜度很重要不僅因為其影響作業之速度，而且因為其影響ECC方案之硬體實施形式之功能消耗及矽面積。

因此很明顯，為一記憶體系統選擇一ECC解決方案涉及一在多個考量因素之間的複雜權衡。一些在ECC設計領域中具有代表性的非限制性經驗法則係：

a. 針對一既定記憶體可靠性，輸出可靠性越好(或等效地可校正錯誤數越高)碼之速率就越低(或等效地，針對系統化ECC，需要更多同位位元)。

b. 針對一既定記憶體可靠性，輸出可靠性越好，解碼器就越複雜。

c. 針對一既定輸出可靠性水平，碼之速率越高，解碼器就越複雜。

d. 針對一既定輸出可靠性水平，碼之速率越高，解碼器就越慢。

當設計一ECC解決方案時，人們通常從解碼器輸入處之錯誤率(其取決於儲存單元之品質)及所期望之輸出可靠性(其取決於應用之要求)開始。基於此等數，人們通常選擇一特定ECC簇，計算所需同位位元數，並隨後估計編碼器及解碼器之速度及複雜度。

在一些情況下，系統設計員之最重要考量係解碼之速度，因為解碼之速度可限制從記憶體當中讀取資料之速

度。在此等情況下，設計者可能面對進退兩難的局面—滿足輸出可靠性要求所需之ECC方案可能結果導致一具有緩慢運作之相當複雜的解碼器，從而無法滿足系統之速度目標。但是，另一方面，選擇一相當簡單但促成快速解碼之ECC方案並不提供所需之輸出可靠性水平。

### 定義

為方便起見，在本文說明之上下文中，此處呈現各種術語。由於在本申請案中之此處或別處明確地或含蓄地提供定義，以致熟習相關技術者將此等定義理解為與所定義術語之用途相一致。此外，此等定義應視為具有與此用途相一致的最廣泛可能意義。

由於某些類型之記憶體(例如，快閃記憶體、磁性記憶體、光學儲存器或揮發性記憶體)係「破壞媒體」，因此一個或多個錯誤有時被引入至寫入至該記憶體之「原始」資料中，從而在自該記憶體回讀該資料(即，原始資料之一表示形式)時「翻轉」一個或多個資訊位元。

「原始資料」係針對其作出一寫入至一「目標記憶體」(例如，可能係一破壞媒體之快閃記憶體或任一其他記憶體)之嘗試之資料。在一些情況下，由於該寫入嘗試而實際儲存於該「目標記憶體」中之資料相同於該「原始資料」。在其他情況下，一個或多個錯誤隨著儲存於記憶體中之資料寫入至該「目標記憶體」中而被引入至該資料中(或隨後即刻)—例如，因程式化干擾效應。

針對其作出一寫入「原始資料」之嘗試之目標記憶體中

之實體或邏輯位置稱作「目標記憶體」中之「目的地位置」。

從自該記憶體回讀之資料中重構該原始、無錯誤資料之過程係「校正錯誤」。儘管術語「校正錯誤」以複數形式使用，但應瞭解「校正錯誤」亦係指校正一單一錯誤。應瞭解，於一些實施例中，對錯誤之該「校正」亦可包括一個或多個失敗校正錯誤嘗試。

如上文所提到，錯誤校正技術可分類為：(i)系統化錯誤校正，其中將資料位元之識別碼保存於碼字中及(ii)「非系統化」錯誤校正，其中將資料位元轉換至一其中不保存原始資料之識別碼的碼字。在前一種情況下，作出一將保存於碼字中之資料位元寫入至「目標記憶體」之嘗試，並將此等資料位元視為「原始資料」。在後一種情況下，作出一將「經轉換」或「經編碼」資料位元寫入至「目標記憶體」之嘗試並將此等經轉換或「經編碼」資料位元視為「原始資料」。

一些實施例包括將自「目標記憶體」回讀之資料與「原始資料」相「比較」。於一個實施形式中，此可藉由實施回讀資料與原始資料之間的一「直接比較」來進行，在此情況下，全部或部分地檢查原始資料與回讀資料在其內容方面是否匹配。另一選擇係或另外，回讀資料與「原始資料」之比較可係一涉及原始資料之一數學函數及/或第一讀取資料之一數學函數之「間接比較」。熟習此項技術者參考圖9及隨附說明以獲得更多細節。

如先前所提到，為了校正錯誤，可使用一「解碼器」來從一碼字之一表示形式中恢復原始資料。一些實施例涉及多個解碼器，包括「較輕加權」解碼器及「較重加權解碼器」。

術語「較重加權」及「較輕加權」用於比較兩種解碼器及/或一單一解碼器之兩種模式。「較重加權」解碼器(或一單一解碼器之較重加權模式)(i)耗用較「較輕加權」配對物為多之電流及/或(ii)需要較「較輕加權」配對物為多之記憶體(用於解碼器本身之電腦可執行碼及/或更多用於在校正錯誤時儲存計算之「中間結果」之記憶體)及/或(iii)需要較「較輕加權」配對物為多之計算作業。

#### 對圖2之說明

圖2係一種根據一些實施例用於處置錯誤校正之例示性技術之一流程圖。在步驟S411中，將原始資料寫入至記憶體(即，作出一將原始資料寫入至「目標記憶體」中之嘗試)。如先前所提到，不保證實際上在該寫入作業之後即刻駐存於「目標記憶體」中之資料相同於針對其作出該嘗試之原始資料(例如，因可在「寫入時刻」將錯誤引入至資料中之程式化干擾效應)。

在一個實例中，在步驟S411中，將原始資料自揮發性記憶體(例如，RAM及/或暫存器及/或任一其他類型之揮發性記憶體)複製至例如快閃記憶體或磁性「磁碟」儲存器之非揮發性記憶體中。在一個與圖1B相關之特定實例中，資料由周邊儲存器件260\*自一主機器件310接收。回應於該

資料接收，在步驟S411中，將「傳入」接收資料寫入至周邊儲存器件260\*內之非揮發性記憶體270中。儘管本揭示內容中所述之幾個實例與一周邊儲存器件260\*之實施形式相關，但應瞭解此決非係一限制，且可使用一並非係一周邊儲存器件260\*之記憶體儲存器件260來實施任一所揭示技術。

於再一實例中，在步驟S411中，將原始資料自揮發性記憶體中之一個位置複製至同一揮發性記憶體中之另一「目標」位置(例如，RAM中之另一位置)。於再一實例中，將原始資料自一種類型之揮發性記憶體(例如，一暫存器)複製至另一種類型之揮發性記憶體(例如，RAM)中。

在步驟S415中，進行一「第一讀取作業」。在一個非限制性實例中，自在步驟S411中向其寫入「原始」資料之目標記憶體內之「目的地位置」回讀資料。然後，在步驟S419中，直接或間接地將回讀資料(即，自步驟S415之第一讀取作業)與「原始資料」相比較。

在各實施例中，步驟S419之資料比較可適用於產生指示由於步驟S411之寫入作業而駐存於「目標記憶體」中之資料之「品質」(或另一選擇係，指示目標記憶體本身之「品質」)的資訊。「資料品質」資訊之例示性指示符包括但不限於：i)第一讀取資料中之一位元錯誤數量；ii)一含有錯誤資料之記憶體單元數量；iii)其中儲存有錯誤之一個或多個位元位置之一列表；iv)其中儲存有錯誤資料之一個或多個記憶體單元之一列表；及v)第一讀取資料中之

一特定位元或複數個位元係錯誤的一機率之一值。

此品質資訊可儲存並擷取供稍後使用。如下文將解釋，此品質資訊可稍後在校正錯誤時在步驟S427中使用。於一個非限制性實例中，此品質資訊係在程式化時刻(即，在步驟S419時或「隨後即刻」(即，在幾秒內)確定並儲存且稍後使用。儘管如此，如上文所提到，不存在任何在「程式化時刻」確定此資訊(即，在步驟S415及/或S419中)之明確要求(此可在任一時刻進行)。

於一些實施例中，步驟S415之讀取及/或步驟S419之比較(i)由儲存器件260\*「自動地」且「由於」步驟S411之寫入而進行，(ii)不需要自主機器件310接收任何外部「資料讀取請求」且(iii)不回應於自主機器件所接收之任何「資料請求」而進行。此外，於一些實施例中，由步驟S419之第一讀取作業所產生之第一讀取資料可供在周邊儲存器件260\*內「內部使用」(即，在步驟S419-S427中)且不自周邊儲存器件260\*「輸出」。

相反，步驟S415之讀取及/或步驟S419之比較可「回應於」步驟S411之寫入及/或回應於一由快閃記憶體儲存器件260經由相應器件間介面250、350自主機器件310接收之「外部接收」資料寫入命令而進行。

如上文所提到，可在一稍後時刻儲存(未顯示於圖2中)並擷取「品質資訊」(儲存及擷取步驟未顯示於圖2中)。該儲存及/或擷取可在任一時刻進行，包括在步驟S423之讀取之前、與其同時、在其之後。

在步驟S423中，在一「第二讀取作業」中自記憶體讀取資料。於一些實施例中，與步驟S415之讀取相反，「第二讀取作業」可回應於一由快閃記憶體儲存器件所接收之外部接收「資料讀取」命令而進行，且在步驟S423中所讀取之資料(在步驟S427之錯誤校正之前或之後)之結果可自記憶體儲存器件260\*「輸出」至一主機器件。

不存在對步驟S415及/或S423之讀取之「目標位置」之限制。於一些實施例中，步驟S415之「第一讀取」及/或步驟S423之「第二讀取」之「目標位置」係在步驟S411中向其寫入「原始資料」之「目標位置」。

在步驟S427中，期望在步驟S423中所讀取之「第二讀取資料」中校正錯誤。在步驟S427中，該錯誤校正係根據在步驟S419中所獲得之資訊(即，根據第一讀取資料與原始資料之比較之結果)來進行。下文(例如，參考圖5-8)闡述如何「根據該比較之結果來校正錯誤」之不同實例。

#### 「即刻」回讀

儘管不是一限制，但注意，於一些實施例中，步驟S415之讀取及/或步驟S419之比較係在步驟S411之寫入「之後即刻」(例如，在幾秒內)進行。此可適用於「釋放」其中儲存有原始資料之記憶體中之位置。

因此，在一個非限制性實例中，「原始資料」駐存於快閃記憶體儲存器件260內之揮發性記憶體(未顯示)(例如，但不限於，快閃控制器280內之揮發性記憶體(例如，RAM及/或暫存器))中。根據此實例，在步驟S411中，將此「原

始資料」自該揮發性記憶體寫入至快閃記憶體270(即，該揮發性係「源記憶體」且該快閃記憶體係「目標記憶體」)。根據此實例，藉由「即刻」(例如，在幾秒內)回讀S415及/或比較S419，不需要將該「原始資料」保持於該揮發性記憶體中且在該揮發性記憶體內為該「原始資料」「保持預留空間」。因此，在此非限制性實例中，在步驟S419之比較之後，可將其中駐存有該「原始資料」之揮發性記憶體(即，揮發性記憶體中之位置)用於其他目的。

儘管如此，此並非係一限制，且當然可在步驟S411之寫入之後之任一時刻實施該比較。

### 對圖3之說明

注意，於一些實施例中，圖2之比較適用於確定一對原始資料與第一讀取資料(即，與原始資料相比較之資料)之間的一差異之指示。

現在參考圖3。可如同在圖2中一樣實施圖3中之步驟S411、S415及S423。在步驟S435中，確定一對原始資料與第一讀取資料之間的一差異之指示(例如，指示駐存於在步驟S411中向其寫入原始資料之「目標」記憶體中之資料中存在多少錯誤)。

於一個實例中，此指示係藉由將第一讀取資料與原始資料相比較來確定。

另一選擇係或另外，該指示可在不將第一讀取資料與原始資料相比較之情況下確定。在一個實例中，在第一讀取資料中校正錯誤，並將經錯誤校正之資料與第一讀取資料

相比較(即，直接地或間接地)。若(例如)經錯誤校正之資料相同於或接近於第一讀取資料，則此可指示駐存於「目標記憶體」中之資料中幾乎不存在或完全不存在錯誤。此可指示「原始資料與第一讀取資料之間的差異」不存在或最小。另一方面，經錯誤校正之資料與第一讀取資料之間的更多差異可指示步驟S411之「資料寫入」過程係「有干擾的」(例如，因程式化干擾效應)且原始資料與第一讀取資料之間的差異相對「大」。

在所有前述實例中，對原始資料與第一讀取資料之間的差異之指示係根據在步驟S415中自「目標記憶體」讀取(例如，在步驟S415中自在步驟S411中向其寫入原始資料之「目標記憶體」內之一「目標位置」讀取)之第一讀取資料而確定。

多個與可儲存指示原始資料與讀取資料之間的差異(即，在步驟S435中)之資訊類型相關的例示性使用案例

應瞭解，所提供之實例列表並非旨在為一窮盡性列表。此外，應瞭解，在不同實施形式中，可具有各種組合。所有實例皆旨在為闡釋性的而非限制性的。

一第一實例：在本段落之一第一實例中，儲存第一讀取資料中之錯誤之具體位置(即，如在步驟S419及/或S435中所確定)，以便在讀取時刻一記憶體儲存系統之快閃控制器或任一其他元件能夠容易校正所列出之錯誤位元。在一個特定實施形式中，將儲存之錯誤位置數限制至一最大數(此可簡化對在步驟S419及/或S435及/或S463中所確定之錯

誤或「品質」資訊之儲存之管理)。

一 第二實例：於一些實施例中，儲存從已知錯誤資料中導出之一值或若干值，而不儲存對該(該等)錯誤之該(該等)位置之描述。舉例而言，可儲存該錯誤數而不儲存其位置。如下文所解釋，此一值可適用於在一些錯誤校正方案中增強錯誤校正過程。

一 第三實例：當使用MLC快閃器件時，可將資料位元或快閃單元視為基本單元。因此，當儲存具體位置時，人們可識別特定位元及/或識別特定單元。因此，在不同非限制性實例中，當儲存錯誤數時，人們可儲存錯誤位元數及/或錯誤單元數。

根據一個其中儲存有錯誤位元之具體位置之實施例，在讀取使用者資料時有利地使用該(該等)儲存位置也許非常簡單。在若干特定實例中，該錯誤校正過程隨後可實施為一兩階段過程(首先反轉所揭示錯誤位元，並隨後採用該常規錯誤校正方案)。此可適用於任一類型之錯誤校正方案。

多個與指示在步驟S415中自「目標」記憶體回讀之資料中之錯誤之「儲存及擷取資訊」相關的例示性使用案例

如上文所提到，於一些實施例中，由步驟S419之比較及/或由步驟S435之確定所產生之資訊首先儲存(圖中未顯示之步驟)，並稍後擷取以在步驟S427及/或步驟S439中使用。不存在對儲存所產生資訊之方式及/或地點之限制。所產生資訊可儲存於揮發性及/或非揮發性記憶體之任一

組合中。

於一些實施例中，所產生資訊儲存於在步驟S411中向其寫入原始資料之「目標記憶體」中。另一選擇係或另外，所產生資訊可儲存於一不同於該目標記憶體之記憶體中。

現在闡述一些與一快閃記憶體器件器件之特定案例相關之非限制性使用案例，該快閃記憶體器件包括：(i)一控制器280，其駐存於一第一晶片上；及(ii)一快閃記憶體270(例如，NAND快閃)，其駐存於一不同於第一晶片之第二晶片上(或駐存於多個不同於第一「控制器」晶片之晶片上)。

**使用案例A：**將該資訊儲存於該NAND快閃晶片中。在實施每一比較作業(例如，參見步驟S419)之後，該快閃控制器將該資訊儲存於該快閃晶片中。可將該資訊附著至與(例如)駐存於含有該資料之頁面之額外區中相關之使用者資料。另一選擇係，可將許多頁面之資訊組合至一中心位置(例如一含有多個頁面之相關資訊之項目表)中。

於一些實施形式中，第二替代形式可能更可取，此乃因(i)只有在使用者資料已經儲存至快閃頁面中之後方可知道該資訊，及(ii)進行一至彼頁面中之第二寫入作業可能違反快閃器件之部分程式化限制。於此實施形式中，該控制器可能需要在該控制器需要該儲存資訊時(或之前)擷取該第二資訊(例如，在步驟S429或S439中)。於各實施形式中，控制器280可在讀取使用者資料(即，在步驟S423之第二讀取作業中)之前或在讀取使用得資料之後進行此擷

取。於一些實施例中，該控制器在解碼使用者資料之前擷取該資訊以便能夠將其用於該解碼過程中可能更可取。

**使用案例 B：**根據該使用案例，將該資訊儲存於該控制器晶片中而不是該快閃記憶體晶片中。

#### 對圖 4 之說明

圖 4 係一根據一些實施例用於處置錯誤校正之常式之一流程圖。在步驟 S451 中，將原始資料自一快取儲存區域 272 (例如，一快閃記憶體 270 之一快取儲存區域 272) 複製至一主儲存區 (例如，一快閃記憶體 270 之一主儲存區域 274)。注意，因在程式化主儲存區域 274 時的可能錯誤，故不保證在步驟 S451 之複製作業之後，駐存於主儲存區域 274 中之實際資料將相同於自快取儲存區域 272 複製之資料 (例如，因程式化干擾效應)。

在步驟 S455 中，將資料自主儲存區域 274 讀取 (例如) 至揮發性記憶體中，以產生「第一主儲存讀取資料」。在一個實例中，步驟 S455 之資料讀取作業包括自在步驟 S451 中向其複製資料之主儲存區域 274 內之「目標位置」讀取。

在步驟 S459 中，將資料自快取儲存區域 272 讀取 (例如) 至揮發性記憶體中，以產生「快取讀取資料」。在一個實例中，步驟 S459 之資料讀取作業包括自在步驟 S451 中自其複製資料之快取 272 中之「源位置」讀取。

在步驟 S463 中，將該快取讀取資料 (即，其可理解為「類似於」原始資料) 與第一主儲存讀取資料 (即，其可理解為「類似於」第一讀取資料) 相比較。於一些實施例

中，步驟S463之此比較提供一對該快取讀取資料與第一主儲存讀取資料之間的一差異之指示，該指示可適用於確定該複製多麼「成功」(不成功)及/或作為步驟S451之複製作業之「目標」之主區駐存資料中存在或不存在程式化時的錯誤。類似於步驟S419之比較，步驟S463之比較可實施為一「直接比較」及/或一「間接比較」(熟習此項技術者參考圖10)。

在步驟S467中，進行一對主儲存區域274之「第二讀取」。於一些實施例中，此「第二讀取」可根據或回應於一由儲存器件260自主機器件310接收之接收「外部讀取命令」而進行。

在步驟S471中，根據步驟S463之比較之結果在「第二主儲存讀取資料」中校正錯誤。在一個實例中，若步驟S463之比較指示主儲存區讀取資料相同於或幾乎相同於快取讀取資料(即，指示步驟S451之複製事件相對「成功」)，則在步驟S71中使用一相對「樂觀」錯誤校正常式。否則，若步驟S463之比較指示主儲存區讀取資料不同於快取讀取資料，則可使用一不太「樂觀」錯誤校正常式或一「悲觀」錯誤校正常式。

下文參考圖5-8闡述「樂觀」及「悲觀」錯誤校正常式之非限制性實例。

在一個使用案例中，可經由快取儲存區域272將「目標」資料自揮發性記憶體「間接地」寫入至主儲存區域278。在此使用案例中，快取區域272係一比主儲存區域

274「更可靠之儲存媒體」，且假定：(i)寫入至快取272之資料未必包括錯誤；(ii)複製(即，在步驟S451中)至主儲存區域274之資料更有可能包括錯誤。由於快取272中之資料假定為相對「無錯誤」，因此不需要在處理自主儲存區域278回讀之資料的同時將「原始資料」保持於該揮發性記憶體中(而是，可利用自「相對可靠」快取區域272回讀之資料)。

參考圖5A-5B、圖6A-6B對步驟S427及/或S471及/或S439之例示性實施形式之說明

設想具有以下特性之兩種解碼器(或一個能夠在兩種不同模式下運作之解碼器)：

- a. 第一解碼器係較快及/或「較輕加權」的，但另一方面不保證成功地產生解碼過程之結果。
- b. 第二解碼器係較慢及/或「較重加權」的，但保證始終產生解碼過程之正確結果(或至少更有可能產生解碼過程之正確結果)。

通常，資料中之錯誤數越高，第一解碼器失敗就越頻繁。遺憾的是，當在步驟S423或S467中自記憶體回讀(例如，藉由回讀碼字之表示形式)時，不一定事先知道回讀資料中存在多少錯誤。因此，不一定知道是否需要一「較重加權」解碼器(或一單一解碼器之較重加權模式)，或一「較輕加權」解碼器是否將足夠。

本發明人現在揭示若(i)步驟S419(或步驟S463)之比較或(ii)步驟S435之確定指示步驟S411之資料寫入或步驟S451

之資料複製相對「成功」，則可選擇一用於稍後校正錯誤之相對「樂觀」技術在步驟S423或S467中所讀取之資料中校正錯誤。因此，在此情況下，可有利地「冒險」使用「較輕加權」解碼器(或一單一解碼器之較輕加權模式)來校正錯誤。否則，使用「較重加權」解碼器或一單一解碼器之較輕加權模式來校正錯誤可能更可取。

現在參考圖5A。在步驟S615中，根據該比較及/或差異指示之結果來從複數個候選解碼器中選擇一解碼器。

在步驟S619中，僅使用所選擇之解碼器而不使用未選的「被拒絕」解碼器來校正錯誤。

現在參考圖5B。在步驟S625中，根據該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果從複數個候選解碼器模式中選擇一既定解碼器之一模式。

在步驟S629中，僅使用所選擇之解碼器模式而不使用未選的「被拒絕」解碼器模式來校正錯誤。

現在參考圖6A。

在步驟S651中，作出一是否嘗試根據該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果使用一較輕加權解碼器(即，複數個候選解碼器中之)來校正錯誤之決策。

若該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果指示步驟S411之寫入或步驟S451之複製相對「成功」(例如，因第一讀取資料「非常類似」於原始資料，或因第一主儲存讀取資料「非常類似」於快取讀取

資料)，則可採用一相對「樂觀」錯誤校正策略。因此，在此情形下，在步驟S655中作出一使用較輕加權解碼器來校正錯誤之嘗試。若較輕加權解碼器成功(參見步驟S659)，則不需要嘗試使用較重加權解碼器來校正錯誤(參見步驟S667)。若較輕加權解碼器無法校正錯誤，則作出S663一使用一較重加權解碼器來校正錯誤之嘗試。

此外，注意，參考步驟S651，若該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果指示步驟S411之寫入或步驟S451之複製相對「不太成功」(例如，因第一讀取資料「相對不同」於原始資料，或因第一主儲存讀取資料「相對不同」於快取讀取資料)，則可採用一相對「悲觀」錯誤校正策略。在此情形下，可跳過步驟S665，並嘗試使用較重加權解碼器而不是較輕加權解碼器來校正錯誤(在步驟S663中)。

現在參考圖6B。

在步驟S851中，作出一是否嘗試根據該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果使用一較快解碼器(即，複數個候選解碼器中之)來校正錯誤之決策。

若該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果指示可採用一相對「樂觀」錯誤校正策略，則在步驟S855中作出一使用該較快解碼器來校正錯誤之嘗試。若該較快解碼器成功(參見步驟S859)，則不需要嘗試使用較慢解碼器來校正錯誤(參見步驟S867)。若該較

快解碼器無法校正錯誤，則作出S863—使用一較慢解碼器來校正錯誤之嘗試。

此外，注意，參考步驟S851，若該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果指示一相對「悲觀」錯誤校正策略更可取，則可跳過步驟S865，並嘗試使用該較慢解碼器而不是該較快解碼器來校正錯誤(在步驟S863中)。

現在參考圖6C。

在步驟S671中，作出一是否嘗試根據該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果使用一較輕加權模式(即，一既定解碼器之複數個候選解碼器模式中)來校正錯誤之決策。

若該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果指示可採用一相對「樂觀」錯誤校正策略，則在步驟S675中作出一使用該較輕加權模式來校正錯誤之嘗試。若該較輕加權模式成功(參見步驟S679)，則不需要嘗試使用該較重加權模式來校正錯誤(參見步驟S687)。若該較重加權模式無法校正錯誤，則作出S683—使用一較重加權模式來校正錯誤之嘗試。

此外，注意，參考步驟S671，若該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果指示一相對「悲觀」錯誤校正策略更可取，則可跳過S675，並嘗試使用該較重加權模式而不是該較輕加權模式來校正錯誤(在步驟S683中)。

現在參考圖 6D。

在步驟 S871 中，作出一是否嘗試根據該比較及/或一在步驟 S419 或 S435 或 S463 中所確定之差異指示之結果使用一較快解碼器模式(即，複數個候選解碼器模式中之)來校正錯誤之決策。

若該比較及/或一在步驟 S419 或 S435 或 S463 中所確定之差異指示之結果指示可採用一相對「樂觀」錯誤校正策略，則在步驟 S875 中作出一使用該較快解碼器模式來校正錯誤之嘗試。若該較快解碼器模式成功(參見步驟 S879)，則不需要嘗試使用該較快解碼器模式來校正錯誤(參見步驟 S887)。若該較快解碼器模式無法校正錯誤，則作出步驟 S883 一使用一較慢解碼器模式來校正錯誤之嘗試。

此外，注意，參考步驟 S871，若該比較及/或一在步驟 S419 或 S435 或 S463 中所確定之差異指示之結果指示一相對「悲觀」錯誤校正策略更可取，則可跳過步驟 S865，並嘗試使用該較快解碼器模式而不是該較慢解碼器模式來校正錯誤(在步驟 S863 中)。

#### 對圖 7-8 之說明

圖 7-8 係用於根據該比較及/或差異指示之結果使用一軟解碼器來校正錯誤之技術的流程圖。

軟解碼器藉由下述方式來運作：為碼字中的每一位元指配一機率(例如，該位元之值為 1 而不是 0 之機率)，並運行多重疊代，在該多重疊代中之每一者中，根據其他位元之當前機率來改變每一位元之機率。

任何不屬於軟解碼器之解碼器在本文中稱作「代數解碼器」。

在步驟S711中，根據該比較及/或差異指示之結果來指配一個或多個位元機率值。

對於本揭示內容而言，一「位元機率值」界定為一指定位元具有一指定值(例如，0或1)之一機率。

在一個與對稱解碼器相關之非限制性實例中，在步驟S423或S467中自記憶體讀取對應於原始資料之位元。在此實例中，可翻轉回讀位元中之一者或多者(針對每一位元，最初指配一「翻轉」該位元之相應機率)。若最初將「翻轉」一既定位元之機率指配為「高」於必要的或「低」於必要的，則疊代機率性錯誤校正常式可能「不必要慢地」集中(即，對於計算而言，所需之步驟或資源及/或需要集中之時間量)。

因此，在一個非限制性使用案例中，若「該比較及/或一在步驟S419或S435或S463中所確定之差異指示」之結果指示一「樂觀情形」，則可指配指示一較低位元翻轉機率之適當初始機率(此可「有助於」疊代機率性錯誤校正常式較快地集中)。若該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果之值指示一「悲觀情形」，則可指配指示一較高位元翻轉機率之適當初始機率。

在步驟S715及S719中，進行疊代常式，其中更新機率(參見步驟S715)直至在步驟S719中滿足一「停止條件」為

止(例如，直至作出一已「正確地」恢復「原始」資料之確定為止)。在步驟S723中，該常式停止。

現在參考圖8。

如上文所提到，軟解碼器藉由下述方式來運作：為碼字中之每一位元指配一機率(例如，該位元之值為1而不是0之機率)，並運行多重疊代，在該多重疊代中之每一者中，根據其他位元之當前機率來改變每一位元之概論。

此類計算據說採用「訊息傳遞」技術，因為每一位元皆向其對等物「傳遞訊息」。一構建此等解碼器之主要設計決策係訊息傳遞之匯流排寬度。使用一寬匯流排(例如10個位元)確保，若該演算法可應付錯誤，則該演算法實際上將集中於正確資料。但另一方面，解碼器之功率消耗在此設計中較高。使用一窄匯流排(例如3個位元)提供低得多的功能消耗，但在具有相對大量錯誤之情況下解碼器可能無法集中於正確資料(即使在一相應寬匯流排解碼器中正確地解碼同一資料及錯誤型樣)。用於訊息傳遞之位元數對解碼過程之功率消耗具有主要影響(位元數越高，功率消耗就越高)。

此現象之原因之一在於在解碼作業期間該軟解碼器之訊息及頻道輸入(軟值)儲存於一大功耗RAM中。當例如我們針對每一訊息使用3個位元而不是10個位元時，可關閉該RAM之70%。功率消耗節省之另一源係處理此等傳遞訊息之處理單元。很明顯，對3個位元而不是10個位元實施計算需要較小及較少功耗單元。

可構建一其中可在解碼開始時設定「訊息傳遞」中之位元數之軟解碼器。因此，於一些實施例中，根據該比較及/或一在步驟S419或S435或S463中所確定之差異指示之結果來選擇一解碼匯流排寬度大小。若該比較及一在步驟S419或S435或S463中所確定之差異指示之結果指示一「樂觀情形」，則可選擇一較小解碼匯流排寬度大小並相應地校正錯誤。否則，選擇一較大解碼匯流排寬度大小可能更可取。

此以圖形方式顯示於圖8中。在步驟S751中，根據該比較及/或差異指示之結果來選擇一解碼器匯流排寬度。在步驟S755中，根據解碼器匯流排寬度之選定值來校正錯誤。

#### 對圖9之說明

於一些實施例中，步驟S419及/或S463之比較係原始資料與第一讀取資料及/或快取讀取資料與第一主儲存讀取資料之間的一「直接比較」。

另一選擇係或另外，步驟S419及/或S463之比較係一涉及比較作業之該等輸入中之至少一者之一非識別碼指示函數之「間接比較」。

一資料「指示函數」係一其結果指示並依賴於資料之函數，其與(例如)一其結果係恆定或完全任意/隨機之函數形成對比。一「非識別碼」函數係一不同於一識別碼函數之函數(即，函數之結果不同於「函數之輸入」)。

在一個實例中，明確地計算該等非識別碼指示函數中之

一者或多者。另一選擇係，不需要明確地計算該等非識別碼指示函數中之一者或多者。在一個非限制性實例中，原始資料及/或第一讀取資料及/或快取讀取資料及/或主儲存區讀取資料之非識別碼指示函數可偶然駐存於記憶體。

現在參考圖9A。在圖9A之實例中，可在步驟S419中藉由下述方式來將第一讀取資料與原始資料相比較：(i)如同在步驟S479中一樣實施一直接比較；及/或(ii)實施一間接比較。

該間接比較可包括以下直接比較中之任何一者：

- i) 第一讀取資料與原始資料之一指示性非恒等函數之間的一直接比較(即，一明確計算之函數或相反中之任何一者)；
- ii) 第一讀取資料之一指示性非恒等函數(即，一明確計算之函數或相反中之任何一者)與原始資料之間的一直接比較；及
- iii) 第一讀取資料之一指示性非恒等函數(即，一明確計算之函數或相反中之任何一者)與原始資料之一指示性非恒等函數(即，一明確計算之函數或相反中之任何一者)之間的一直接比較。

在一個實例中，「原始資料之指示性非恒等函數」係藉由明確地比較原始資料之函數而獲得。

如圖9B中所示，可在步驟S463中藉由以下方式來將第一主儲存讀取資料與快取讀取資料相比較：(i)如同在步驟S489中一樣實施一直接比較；及/或(ii)實施一間接比較(例

如，如同在步驟S491、S493中一樣)。

該間接比較可包括以下直接比較中之任何一者：

- i) 第一主儲存讀取資料與快取讀取資料之一指示性非恒等函數之間的一直接比較；
- ii) 第一主儲存讀取資料之一指示性非恒等函數(即，一明確計算之函數或相反中之任何一者)與快取讀取資料之間的一直接比較；及
- iii) 第一主儲存讀取資料之一指示性非恒等函數(即，一明確計算之函數或相反中之任何一者)與快取讀取資料之一指示性非恒等函數(即，一明確計算之函數或相反中之任何一者)之間的一直接比較。

#### 對圖10之說明

圖10提供一用於校正錯誤之例示性常式之一流程圖。在步驟S407中，編碼使用者資料以獲得原始資料。在一個非限制性實例中，將「使用者資料」自主機310發送至周邊快閃器件260\*。在此實例中，根據「非系統化錯誤校正」技術，周邊快閃器件260\*在步驟S407中將使用者資料編碼至一其中不保存「使用者資料」之識別碼之碼字(在此實例中，該「碼字」係在步驟S411中針對其作出一寫入至「目標」記憶體(例如，快閃記憶體)之嘗試之原始資料)中。

圖10之步驟S415類似於圖3之步驟S415。

在步驟S419'中，在第一讀取資料與使用者資料之間進行一比較。該比較可係一直接比較或一間接比較。在一個

非限制性實例中，「解碼」第一讀取資料並隨後將「所解碼第一讀取資料」與使用者資料(其可係在步驟S411中寫入之原始資料之一指示性非恒等函數)相比較。注意，步驟S419'僅係步驟S419之一特定案例(即，步驟S419'僅係一與參考圖3之步驟S419所述之原始資料與第一讀取資料之間的比較相關聯之「間接比較」之一個實施形式)。

進一步注意，上文所述實施例中之任何一者可進一步包括在電腦可讀媒體上接收、發送或儲存實施上文結合各圖式所述之作業之指令及/或資料。一般地說，一電腦可讀媒體可包括諸如磁性或快閃或光學媒體之儲存媒體或記憶媒體，例如磁碟或CD-ROM、諸如RAM、ROM等之揮發性或非揮發性媒體、以及諸如經由一通信媒體(例如網路及/或無線鏈路)傳送之電、電磁或數位信號之傳輸媒體或信號。

如此闡述上述例示性實施例之後，熟習此項技術者將易知，可具有上述例示性實施例之各種等效、變更、修改及改進形式，此並不背離下文所述之申請專利範圍之範疇及主旨。特定而言，不同實施例可包括不同於本文中所述之特徵組合。因此，申請專利範圍不僅限於上述說明。

### 【圖式簡單說明】

圖1A係一習用快閃記憶體儲存器件之一方塊圖；

圖1B係一與一主機器件連接之習用周邊快閃記憶體儲存器件之一方塊圖；

圖1C係一包括一主儲存區域及一快取區域之習用快閃記

憶體之一方塊圖；

圖2至圖8、圖10係根據一些實施例之錯誤校正技術之流程圖；及

圖9A至圖9B圖解闡釋用於比較資料之不同常式。

**【主要元件符號說明】**

250	器件側介面
260	快閃記憶體儲存器件
260*	快閃記憶體儲存器件
270	快閃記憶體
270	快閃記憶體
272	快取區
274	主儲存區
280	快閃控制器
300	通信鏈路
310	主機器件
320	處理器
330	隨機存取記憶體
340	可執行碼
350	主機側介面

# 發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號： 98112510

※申請日： 98.4.15

※IPC 分類：G11C 29/42 (2006.01)

G11C 29/44 (2006.01)

一、發明名稱：(中文/英文)

錯誤校正之方法及裝置

METHOD AND APPARATUS FOR ERROR CORRECTION

二、中文發明摘要：

本發明揭示用於處置一記憶體中之錯誤校正之方法、裝置及電腦可讀媒體。於一些實施例中，在作出一將原始資料寫入至一「目標」記憶體之嘗試之後，在一「第一讀取作業」中自該目標記憶體回讀資料，由此產生第一讀取資料。在該第一讀取作業之後，將該第一讀取資料與該原始資料相比較及/或確定一對該原始資料與該第一資料之間的一差異之指示。當在一「第二讀取作業」中在自該目標記憶體回讀之資料中校正錯誤時，使用藉由實施該資料比較所獲得之資訊及/或與該差異指示相關之資訊。當前所揭示教示適用於任一類型之記憶體，包括(i)非揮發性記憶體，例如快閃記憶體、磁性記憶體及光學儲存器及(ii)揮發性記憶體，例如SRAM或DRAM。

### 三、英文發明摘要：

Methods, apparatus and computer readable medium for handling error correction in a memory are disclosed. In some embodiments, after an attempt is made to write original data to a 'target' memory, data is read back from the target memory in a 'first read operation', thereby generating first read data. After the first read operation, the first read data is compared to the original data and/or an indication of a difference between the original data and the first data is determined. The information obtained by effecting the data-comparison and/or information related to the difference indication is used when correcting errors in data read back from the target memory in a 'second read operation.'. The presently-disclosed teachings are applicable to any kind of memory including (i) non-volatile memories such as flash memory, magnetic memory and optical storage and (ii) volatile memory such as SRAM or DRAM.

## 七、申請專利範圍：

1. 一種用於處置錯誤校正之方法，該方法包含
  - a) 將原始資料寫入至一記憶體；
  - b) 在該寫入之後，自該記憶體讀取，由此產生第一讀取資料；
  - c) 將該第一讀取資料與該原始資料相比較；
  - d) 在該比較之後，自該記憶體讀取，由此產生第二讀取資料；及
  - e) 根據步驟(c)之該比較之結果，在該第二讀取資料中校正錯誤。
2. 如請求項1之方法，其中該記憶體係一揮發性記憶體。
3. 如請求項1之方法，其中該記憶體係一非揮發性記憶體。
4. 如請求項3之方法，其中該非揮發性記憶體係一快閃記憶體。
5. 如請求項1之方法，其中步驟(c)之該比較包括實施選自由以下組成之群組之至少一個比較：
  - i) 該第一讀取資料與該原始資料之間的一直接比較；
  - ii) 該第一讀取資料與該原始資料之一指示性非恆等函數之間的一直接比較；
  - iii) 該第一讀取資料之一指示性非恆等函數與該原始資料之間的一直接比較；及
  - iv) 該第一讀取資料之一指示性非恆等函數與該原始

資料之一指示性非恒等函數之間的一直接比較。

6. 如請求項1之方法，其中回應於步驟(a)之該寫入之一完成進行步驟(b)之該讀取。
7. 如請求項6之方法，其中在步驟(a)之該寫入之該完成之後即刻進行步驟(b)之該讀取。
8. 如請求項1之方法，其中：
  - i) 步驟(a)之該寫入係至該記憶體內之一目的地位置；及
  - ii) 步驟(b)之該讀取及步驟(d)之該讀取中之至少一者係自該記憶體內之該目的地位置。
9. 如請求項1之方法，其進一步包含確定選自由以下組成之群組之至少一個錯誤指示：
  - i) 該第一讀取資料中之一位元錯誤數量；
  - ii) 一含有錯誤資料之記憶體單元數量；
  - iii) 其中儲存有錯誤資料之一個或多個位元位置之一列表；
  - iv) 其中儲存有錯誤資料之一個或多個記憶體單元之一列表；及
  - v) 該第一讀取資料中之一特定位元或複數個位元係錯誤的一機率之一值，其中根據該確定之至少一個錯誤指示進行步驟(e)之該錯誤校正。
10. 如請求項1之方法，其中：
  - i) 在步驟(a)中，將該原始資料寫入至該記憶體之一

主儲存區；

ii) 步驟(b)之該讀取包括自該記憶體之該主儲存區讀取以便從該主儲存區之內容產生該第一讀取資料；且

iii) 該方法進一步包含：

在步驟(a)之該寫入之前，自不同於該記憶體之該主儲存區之該記憶體之一快取區讀取以便獲得該原始資料。

11. 如請求項1之方法，其中根據步驟(c)之該比較之該等結果之該錯誤校正包括根據步驟(c)之該比較之該等結果來選擇一解碼匯流排寬度大小。

12. 如請求項1之方法，其中根據步驟(c)之該比較之該等結果之該錯誤校正包括實施以下中之至少一者：

i) 根據步驟(c)之該比較之該等結果來選擇一第一解碼器及一第二解碼器中之一者並僅使用該第一及第二解碼器中之該選擇之解碼器來校正錯誤；及

ii) 根據步驟(c)之該比較之該等結果來選擇一解碼器之一第一模式及該解碼器之一第二模式中之一者且僅使用該第一及第二模式中之一者來校正錯誤。

13. 如請求項1之方法，其中根據步驟(c)之該比較之該等結果之該錯誤校正包括以下中之至少一者：

i) 決定是否：

A) 嘗試使用一較輕加權解碼器來校正錯誤或

B) 嘗試僅使用一重於該較輕加權解碼器之較重加權解碼器來校正錯誤；

ii) 決定是否：

A) 嘗試使用一較快解碼器來校正錯誤或

B) 嘗試僅使用一慢於該較快解碼器之較慢解碼器來校正錯誤；

iii) 決定是否：

A) 嘗試使用一特定解碼器之一較輕加權模式來校正錯誤或

B) 嘗試僅使用該特定解碼器之一重於該較輕加權模式之較重加權模式來校正錯誤；及

iv) 決定是否：

A) 嘗試使用一特定解碼器之一較快模式來校正錯誤或

B) 嘗試僅使用該特定解碼器之一慢於該較快模式之較慢模式來校正錯誤。

14. 如請求項1之方法，其中根據步驟(c)之該比較之該等結果之該第二資料中之該錯誤校正包括根據步驟(c)之該比較之該等結果來確定該第二讀取資料之一個或多個位元機率值。

15. 一種用於處置錯誤校正之方法，該方法包含：

a) 將原始資料自一記憶體之一快取區複製至該記憶體之一主儲存區；

b) 在該複製之後，自該記憶體之該主儲存區讀取，由此產生第一主儲存讀取資料；

c) 在該複製之後，自該記憶體之該快取區讀取，由

此產生快取讀取資料；

d) 將該快取讀取資料與該第一主儲存讀取資料相比較；

e) 在該比較之後，自該記憶體之該主儲存區讀取，由此產生第二主儲存讀取資料；及

f) 根據步驟(d)之該比較之結果，在該第二主儲存讀取資料中校正錯誤。

16. 如請求項15之方法，其中步驟(d)之該比較包括實施選自由以下組成之群組之至少一個比較：

i) 該第一主儲存讀取資料與該快取讀取資料之間的一直接比較；

ii) 該第一儲存區讀取資料與該快取讀取資料之一指示性非恆等函數之間的一直接比較；

iii) 該第一主儲存讀取資料之一指示性非恆等函數與該快取讀取資料之間的一直接比較；及

iv) 該第一讀取主儲存資料之一指示性非恆等函數與該快取讀取資料之一指示性非恆等函數之間的一直接比較。

17. 一種用於處置錯誤校正之方法，該方法包括

a) 將原始資料寫入至一記憶體；

b) 在該寫入之後，自該記憶體讀取，由此產生第一讀取資料；

c) 根據該第一讀取資料，確定對該第一讀取資料與該原始資料之間的一差異之一指示；

- d) 在該差異指示之該確定之後，自該記憶體讀取，由此產生第二讀取資料；及
- e) 根據該差異指示，在該第二讀取資料中校正錯誤。

八、圖式：




圖 1A




圖 1B




圖 1C




圖 2




圖 3




圖 4






圖 5A




根據該比較及/或差異指示之結果，在第二讀取資料中校正錯誤 S427 或 S471 或 S439

圖 5B




根據該比較及/或差異指示之結果，在第二讀取資料中校正錯誤 S427 或 S471 或 S439

圖 6A




根據該比較及/或差異指示之結果，在第二讀取資料中校正錯誤 S427 或 S471 或 S439

圖 6B



根據該比較及/或差異指示之結果，在第二讀取資料中校正錯誤 S427 或 S471 或 S439

圖 6C



根據該比較及/或差異指示之結果，在第二讀取資料中校正錯誤 S427 或 S471  
或 S439

圖 6D




圖 7




圖 8

直接比較

間接比較(一些實例)

實施 S479 第一讀取資料與原始資料之間的一直接比較

實施選自由以下組成之群組之至少一個函數計算作業 S481:

- a) 計算一指示性非恒等函數  $f$ (原始資料)
- b) 計算一指示性非恒等函數  $g$ (第一讀取資料)

實施以下之間的一直接 S483 比較:

- i) 原始資料及/或原始資料之一函數與
- ii) 第一讀取資料及/或第一讀取資料之一函數

將第一讀取資料與原始資料相比較 S419

圖 9A

直接比較

實施 S489 快速获取  
資料與第一主儲存  
讀取資料之間的一  
直接比較

間接比較(一些實例)

實施選自由以下組成之群組之至少一個函數計算作業 S491：  
a) 計算一指示性非恒等函數  $f$ (快速获取\_資料)  
b) 計算一指示性非恒等函數  $g$ (第一\_主\_儲存\_讀取\_資料)

實施以下之間的一直接 S493 比較：  
i. 快速获取資料或快速获取資料之一經計算函數  
與  
ii. 主儲存讀取資料或主儲存讀取資料之一經計算函數

將快速获取資料與第一主儲存讀取資料相比較 S463

圖 9B




圖 10

**四、指定代表圖：**

(一)本案指定代表圖為：第(2)圖。

(二)本代表圖之元件符號簡單說明：

(無元件符號說明)

**五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：**

(無)