(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国 际 局

(43) 国际公布日
2014 年 12 月 24 日 (24.12.2014)

WIPO | PCT

(10) 国际公布号
WO 2014/201796 A1

(51) 国际专利分类号:
G02F 1/1343 (2006.01) *G02F 1/1362* (2006.01)

(21) 国际申请号: PCT/CN2013/086921

(22) 国际申请日: 2013 年 11 月 12 日 (12.11.2013)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201310251163.2 2013 年 6 月 21 日 (21.06.2013) CN

(71) 申请人: 京东方科技集团股份有限公司 (BOE TECHNOLOGY GROUP CO., LTD.) [CN/CN]; 中国北京市朝阳区酒仙桥路 10 号, Beijing 100015 (CN)。

(72) 发明人: 彭宽军 (PENG, Kuanjun); 中国北京市北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。 田允允 (TIAN, Yunyun); 中国北京市北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。 崔贤植 (CHOI, Hyun Sic); 中国北京市北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。 金熙哲 (KIM, Hee Cheol); 中国北京市北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。

(74) 代理人: 北京天昊联合知识产权代理有限公司 (TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS); 中国北京市东城区建国门内大街 28 号民生金融中心 D 座 10 层陈源, Beijing 100005 (CN)。

(81) 指定国 (除另有指明，要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明，要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

[见续页]

(54) Title: ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE

(54) 发明名称 : 阵列基板及液晶显示装置




图 3 / Fig. 3

(57) Abstract: An array substrate and a liquid crystal display device, which belong to the field of liquid crystal displays and can solve the problem of low transmittance of the existing liquid crystal display devices. The array substrate comprises a plurality of pixel units (9), wherein a plate electrode (2) and a slit electrode (1) located above the plate electrode (2) are arranged in the pixel unit (9), an insulation layer is arranged between the plate electrode (2) and the slit electrode (1), and the plate electrode (2) is extended to the periphery of the pixel unit (9); the slit electrode (1) is extended to the periphery of the pixel unit (9); and the slit electrode (1) and the plate electrode (2) are simultaneously arranged in at least part of peripheral regions of the pixel unit (9). The array substrate can be used in a liquid crystal display device, and can be further used in a liquid crystal display device adopting double-gate-line design.

(57) 摘要: 一种阵列基板以及液晶显示装置，属于液晶显示领域，其可解决现有的液晶显示装置透过率低的问题。阵列基板包括多个像素单元（9），像素单元（9）中设有板状电极（2）和位于板状电极（2）上方的狭缝电极（1），板状电极（2）与狭缝电极（1）间设有绝缘层，且板状电极（2）延伸到像素单元（9）外围；所述狭缝电极（1）延伸到像素单元（9）外围；狭缝电极（1）和板状电极（2）同时设置在所述像素单元（9）的至少部分外围区域中。可用于液晶显示装置中，进一步可用于采用双栅极线设计的液晶显示装置。

WO 2014/201796 A1

本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

阵列基板及液晶显示装置

技术领域

本发明属于液晶显示技术领域，具体涉及一种阵列基板以及液晶显示装置。

背景技术

边缘场开关模式(FFS，Fringe Field Switching)或高级超维场转换模式(ADS，Advanced Dimension Switch)的液晶显示装置具有透过率高、视角宽、色域广等诸多优点，故成为液晶显示装置的研究热点。

如图 1 所示，FFS 模式或 ADS 模式的液晶显示装置的阵列基板上设有多个用于进行显示(即用于出光)的像素单元 9，每个像素单元 9 中设有板状电极 2，板状电极 2 上方设有狭缝电极 1，板状电极 2 和狭缝电极 1 间设有绝缘层(图中未示出)；而各像素单元 9 之间的区域(即像素单元 9 的外围区域)则用于设置栅极线 31、数据线 32、薄膜晶体管 4 等其他结构，各像素单元 9 之间的区域与彩膜基板上的黑矩阵对应，故这些区域不用于显示(即不出光)。

这里，所述“像素单元”是指用于进行显示的区域，即在显示过程中光可透过的区域（出光区），而各像素单元之间还有间隔的区域，这些区域用于设置栅极线、数据线、薄膜晶体管等其他结构，这些区域在显示时会被黑矩阵遮挡不出光，故不算做“像素单元”。“狭缝电极”是指由电极条和位于电极条之间的狭缝交替排列组成的电极结构，“板状电极”是指用于与狭缝电极间产生驱动电场的片状电极结构，“狭缝电极”与“板状电极”均可以例如通过对透明导电材料层(如氧化铟锡)进行光刻得到，在光刻过程中，除形成狭缝电极和板状电极外，还可能多留下一些导电材料层形成电连接结构(如连接狭缝电极的各电极条或将不同

像素单元中的电极电连接)，而这些电连接结构虽与狭缝电极或板状电极同时形成，但并不视作狭缝电极或板状电极的一部分。

其中，板状电极 2 可以为像素电极而狭缝电极 1 为公共电极，或者也可反之，即板状电极 2 可以为公共电极而狭缝电极 1 为像素电极。但不论电极的具体类型是怎样的，如图 1 所示，通常板状电极 2 都会大于像素单元 9(即板状电极 2 延伸到像素单元 9 的外围)，而狭缝电极 1 则与像素单元 9 重合或略小于像素单元 9(即狭缝电极 1 的边界对应像素单元 9 的边界或比其略小)。

发明人发现现有技术中至少存在如下问题：在 FFS 模式或 ADS 模式的液晶显示装置中，狭缝电极与像素单元重合或比其略小，显然，狭缝电极边缘处的电场与中部的电场分布肯定有所不同，其边缘处的电场易发生紊乱，对液晶分子的驱动力较差，这导致像素单元边缘区(对应狭缝电极的边缘处)的液晶效率低，并由此降低整个显示装置的透过率。

发明内容

本发明所要解决的技术问题包括，针对现有的 FFS 模式或 ADS 模式的液晶显示装置透过率低的问题，提供一种透过率高的阵列基板和透过率。

解决本发明技术问题所采用的技术方案是一种阵列基板，其包括多个像素单元，像素单元中设有板状电极和位于板状电极上方的狭缝电极，板状电极与狭缝电极间设有绝缘层；且板状电极延伸到像素单元外围；

所述狭缝电极延伸到像素单元外围；

狭缝电极和板状电极同时设置在所述像素单元的至少部分外围区域中。

本发明的阵列基板中，在像素单元的至少部分外围区域中设有狭缝电极和板状电极，因此对于与该外围区域相邻的像素单元的边缘区，使得其中产生的电场与像素单元中部区域产生的电场不再有区别，故在该边缘区电场的驱动能力得到增强，使得液晶

效率高，透过率高，由此使液晶显示装置的整体透过率提高。

优选的是，所述阵列基板还包括交叉设置的多条栅极线和数据线，其中以栅极线的设置方向为行方向，数据线的设置方向为列方向；每两行相邻像素单元间设有 N 条栅极线，每行像素单元中每 N 个像素单元彼此交错地与 N 条栅极线相连，N 为大于等于 2 的整数；每隔 N 列像素单元设有一条数据线，每条数据线同时与 N 列像素单元相连。

其中“以栅极线的设置方向为行方向，数据线的设置方向为列方向”是指：将栅极线的长度方向定义为“行”的方向，而将数据线的长度方向定义为“列”的方向，即该“行/列方向”是由栅极线和数据线的方向决定的，而与阵列基板的位置、放置方式等均无关系。“每行像素单元中每 N 个像素单元彼此交错地与该行像素单元两侧的 N 条栅极线相连”是指，对于同一行中的每 N 个像素单元来说，在沿一定方向依次观察时彼此交错地连接到该行像素单元两侧的 N 条栅极线中的每一条，即其中任意 N 个相邻的像素单元分别与 N 条栅极线以一对一的方式连接；例如，若 N 等于 2，则某行像素单元中从左起的第一个像素单元与该行像素单元一侧的第一条栅极线相连，第二个像素单元与该行像素单元另一侧的第二条栅极线相连，第三个像素单元又与前述第一条栅极线相连，第四个像素单元再与第二条栅极线相连，并依次类推；又例如，若 N 等于 3，每两行像素单元之间具有 3 条栅极线，则某行像素单元中从左起的第一个像素单元与该行像素单元第一侧的第一条栅极线相连，第二个像素单元与该行像素单元第二侧的第二条栅极线相连，第三个像素单元与该行第一侧的第三条栅极线相连，然后第四个像素单元再与该行第一侧的第一条栅极线相连，第五个像素单元与该行第二侧的第二条栅极线相连，第六个像素单元与该行第一侧的第三条栅极线相连，以此类推；而以下的“每列像素单元中每 N 个像素单元彼此交错地与该列像素单元两侧的 N 条数据线相连”含义类似，不再详细描述。

进一步优选的是，狭缝电极和板状电极延伸到所述像素单元

在行方向上未与数据线相邻侧的外围区域中。

进一步优选的是，所述板状电极为像素电极，狭缝电极为公共电极；位于同一行中且之间无数据线的 N 个相邻像素单元的狭缝电极连接成一体结构。

进一步优选的是，所述 N 为 2；每行像素单元中每 2 个像素单元彼此交错地与该行像素单元两侧的 2 条栅极线相连；每条数据线同时与该数据线两侧的 2 列像素单元相连。

优选的是，所述阵列基板还包括交叉设置的多条栅极线和数据线，其中以栅极线的设置方向为行方向，数据线的设置方向为列方向；每隔 N 行像素单元设有一条栅极线，每条栅极线同时与 N 行像素单元相连，N 为大于等于 2 的整数；每两列相邻像素单元间设有 N 条数据线，每列像素单元中每 2 个像素单元彼此交错地与 N 条数据线相连。

进一步优选的是，狭缝电极和板状电极延伸到所述像素单元在列方向上未与栅极线相邻侧的外围区域中。

进一步优选的是，所述板状电极为像素电极，狭缝电极为公共电极；位于同一列中且之间无栅极线的 N 个相邻像素单元的狭缝电极连接成一体结构。

进一步优选的是，所述 N 为 2；每条栅极线同时与该栅极线两侧的 2 行像素单元相连；每列像素单元中每 2 个像素单元彼此交错地与该列像素单元两侧的 2 条数据线相连。

优选的是，所述像素单元各方向的外围区域中均设有板状电极和狭缝电极。

解决本发明技术问题所采用的技术方案是一种液晶显示装置，其包括上述的阵列基板。

由于本发明的液晶显示装置中具有上述阵列基板，故其透过率高。

本发明适用于 FFS 模式或 ADS 模式的液晶显示装置中，尤其是用于采用“双栅极线”设计的液晶显示装置中。

附图说明

图 1 为现有的 FFS 模式或 ADS 模式的阵列基板的局部俯视结构示意图；

图 2 为本发明的实施例 1 的阵列基板的局部俯视结构示意图；

图 3 为本发明的实施例 2 的阵列基板的局部俯视结构示意图；

图 4 为本发明的实施例 3 的阵列基板的局部俯视结构示意图；

其中附图标记为：1、狭缝电极；2、板状电极；31、栅极线；32、数据线；33、公共电极线；4、薄膜晶体管；9、像素单元。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

实施例 1:

如图 2 所示，本实施例提供一种阵列基板，其包括交叉设置的栅极线 31 和数据线 32，栅极线 31 和数据线 32 的交叉处设有薄膜晶体管 4，并限定出像素单元 9，每个像素单元 9 用于独立显示所需内容。

其中，阵列基板为 FFS 模式或 ADS 模式，即每个像素单元 9 中均设有板状电极 2 和位于板状电极 2 上方的狭缝电极 1，板状电极 2 与狭缝电极 1 间设有绝缘层(图中未示出)以实现绝缘。

如图 2 所示，每个像素单元 9 中的板状电极 2 均延伸到像素单元 9 的外围，即板状电极 2 超出像素单元 9 范围之外；同时，狭缝电极 1 也延伸到像素单元 9 之外，且在像素单元 9 的至少部分外围区域中，同时设有狭缝电极 1 和板状电极 2。

也就是说，狭缝电极 1 和板状电极 2 均有部分延伸到像素单元 9 之外，且二者在像素单元 9 的外围有重叠，从而二者可在像素单元 9 的外围区域中产生驱动电场；这样，与该外围区域相邻的像素单元 9 的边缘区就不再对应狭缝电极 1 的边缘处了，其中所产生的电场与像素单元中部区域产生的电场也不再有区别，故

在像素单元 9 的边缘区中电场对液晶的驱动能力得到增强，使得液晶效率高，透过率高，从而整个显示装置的透过率较高。

优选的，像素单元 9 的各方向外围均设有板状电极 2 和狭缝电极 1。

也就是说，如图 2 所示，与像素单元 9 边缘的任意位置相邻的外围区域中均设有板状电极 2 和狭缝电极 1，或者说板状电极 2 和狭缝电极 1 的重叠区域完全包围像素单元 9; 例如，当像素单元 9 为矩形时，则其四条边和四个角的外侧均设有重叠的板状电极 2 和狭缝电极 1。如前所述，若在像素单元 9 的外围某处设有板状电极 2 和狭缝电极 1，则像素单元 9 中与该处相邻的边缘区的透过率可获得提高; 因此，优选在像素单元 9 的外围均设置重叠的板状电极 2 和狭缝电极 1，从而使整个像素单元 9 的全部边缘区的透过率都获得提高，达到最好的改善透过率的效果。

当然，应当理解，如果只在像素单元 9 的部分外围区域中设置板状电极 2 和狭缝电极 1，也可达到提高透过率的效果。

优选的，如图 2 所示，狭缝电极 1(和板状电极 2)超出像素单元 9 外的区域均不与栅极线 31、数据线 32 等引线重叠，因为如果狭缝电极 1 等与引线重叠，则会产生较大的寄生电容，影响显示质量。

当然，应当理解，如果狭缝电极 1 与栅极线 31、数据线 32 等引线重叠设置，只要其间设有绝缘层，也是可行的。

在本实施例中，以狭缝电极 1 为公共电极，而板状电极 2 为像素电极，因此，如图 2 所示，各狭缝电极 1 均与公共电极线 33 电连接(公共电极线 33 还连接驱动芯片)，且公共电极线 33 与板状电极 2 间绝缘(当然各狭缝电极 1 也可通过连接线等其他方式电连接)，而各板状电极 2 则相互绝缘，并与各自的薄膜晶体管 4 相连。

当然，应当理解，如果是以狭缝电极 1 为像素电极，而板状电极 2 为公共电极，也是可行的。

实施例 2:

如图 3 所示，本实施例提供一种阵列基板，其具有与以上实施例 1 的阵列基板类似的结构。

区别在于，本实施例的阵列基板采用的是“双栅极线”设计，即其中栅极线 31 的数量加倍而数据线 32 的数量减半，这种设计可减少数据驱动芯片(Data Driver IC)数量、降低成本。

具体的，如图 3 所示，以栅极线 31 的设置方向为行方向，数据线 32 的设置方向为列方向；则每两行相邻像素单元 9 间设有两条栅极线 31，而每行像素单元 9 中的每两个像素单元 9 彼此交错地与该行像素单元 9 两侧的两条栅极线 31 相连；每隔两列像素单元 9 设有一条数据线 32，每条数据线 32 同时与该数据线两侧的两列像素单元 9 相连。

优选的，像素单元 9 在行方向上未与数据线 32 相邻侧的外围区域中设有狭缝电极 1 和板状电极 2。

也就是说，优选在各像素单元 9 间没有数据线 32 和栅极线 31 一侧的外围区域中设置狭缝电极 1 和板状电极 2，其原因如下：

如前所述，狭缝电极 1、板状电极 2 优选不与栅极线 31、数据线 32 等引线重叠，而随着分辨率的提高，各引线与像素单元 9 间的间隙越来越小，这导致若要狭缝电极 1、板状电极 2 不与引线重叠，则在像素单元 9 外围区域中能重叠设置狭缝电极 1 和板状电极 2 的区域越来越小；而根据以上方案，由于采用了双栅极线设计，故部分像素单元 9 间没有引线(数据线 32)，这样这些像素单元 9 间就留出了足够的空间用于设置狭缝电极 1 和板状电极 2，使其设计、制造等更加简单，提高透过率的效果更好。

进一步优选的，当板状电极 2 为像素电极，而狭缝电极 1 为公共电极时，如图 3 所示，位于同一行中且之间无数据线 32 的两个相邻像素单元 9 的狭缝电极 1 连接成一体结构。

通常而言，如图 1 所示，当狭缝电极 1 为公共电极时，各像素单元 9 的狭缝电极 1 间通过公共电极线 33 等电连接，但其狭缝并不相通，即各狭缝电极 1 仍是独立设置的。而在本实施例中，如图 3 所示，之间没有数据线 32 的两个相邻像素单元 9 的狭缝电

极 1 形成一体结构(即其两个像素单元 9 之间的部分也是狭缝电极 1)，或者说每个狭缝电极 1 同时覆盖两个相邻且之间没有数据线 32 的像素单元 9。

如前所述，当采用双栅极线设计时，在行方向上部分相邻像素单元 9 间没有引线，故在这些位置设置狭缝电极 1 不会产生寄生电容，又由于此时狭缝电极 1 是公共电极，故为了更好的简化设计和制造工艺，可将之间没有数据线 32 的相邻像素单元 9 的狭缝电极 1 直接连为一体结构，形成覆盖两个像素单元 9 的“大狭缝电极”。

当然，以上所述的是板状电极 2 为像素电极，而狭缝电极 1 为公共电极的情况；但当板状电极 2 为公共电极而狭缝电极 1 为像素电极时，也可使位于同一行中且之间无数据线 32 的 2 个相邻像素单元 9 中的板状电极 2 连接成一体结构，在此不再详细描述。

应当理解，本实施例中虽然以“双栅极线”的设计作为例子，但若采用“N 栅极线”的设计也是可行的；也就是说，可将栅极线 31 数量增加 N 倍(N 可为 3、4、5 等大于 2 的整数)，而数据线 32 数量减小为 N 分之一。此时，在行方向上，会有更多相邻的像素单元 9 之间没有数据线 32，故可在像素单元 9 外围留出更多的空间用于设置狭缝电极 1 和板状电极 2，且可将更多个像素单元 9 的狭逢电极(或板状电极 2)连为一体。当然，当 N 大于等于 3 时，必然会出现部分引线交叠，此时需要设置额外的绝缘层，在此不再详细描述。

实施例 3:

如图 4 所示，本实施例提供一种阵列基板，其具有与以上实施例 2 的阵列基板类似的结构。

区别在于，本实施例采用的不是“双栅极线”的设计，而是“双数据线”的设计。

也就是说，如图 4 所示，本实施例的阵列基板中，数据线 32 的数量加倍而栅极线 31 的数量减半。具体的，以栅极线 31 的设

置方向为行方向，数据线 32 的设置方向为列方向；其中，每隔两行像素单元 9 设有一条栅极线 31，每条栅极线 31 同时与该栅极线两侧的两行像素单元 9 相连；每两列相邻像素单元 9 间设有两条数据线 32，每列像素单元 9 中的每两个像素单元 9 分别与该行像素单元两侧的两条数据线 32 相连。

优选的，像素单元 9 在列方向上未与栅极线 31 相邻侧的外围区域中设有狭缝电极 1 和板状电极 2。

显然，如果采用“双数据线”的设计，则在列方向上部分像素单元 9 之间没有栅极线 31，故其同样可为狭缝电极 1 和板状电极 2 的设置留出更多的空间，降低设计和制造难度。

进一步优选的，当板状电极 2 为像素电极，狭缝电极 1 为公共电极，则位于同一列中且之间无栅极线 31 的两个相邻像素单元 9 的狭缝电极 1 连接成一体结构。

与实施例 2 类似，可将之间没有栅极线 31 的邻像素单元 9 的狭缝电极 1 连接成一体结构，以进一步降低设计和制造难度。

当然，应当理解，在板状电极 2 为公共电极而狭缝电极 1 为像素电极时，也可使位于同一列中且之间无栅极线 31 的两个相邻像素单元 9 的板状电极 2 连接成一体结构。

同时，本实施例显然也可采用“N 数据线”的设计，即可将数据线 32 的数量增加 N 倍(N 可为 3、4、5 等大于 2 的整数)，而栅极线 31 数量减小为 N 分之一；此时，在列方向上，会有更多相邻的像素单元 9 之间没有栅极线 31，故可在像素单元 9 外围留出更多的空间用于设置狭缝电极 1 和板状电极 2。

实施例 4:

本实施例提供一种液晶显示装置，其包括上述的阵列基板。

当然，本实施例的液晶显示装置中还应包括其他的已知结构，如电源单元、驱动芯片、彩膜基板、背光源等。

本实施例的液晶显示装置可为液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等

任何具有显示功能的产品或部件。

由于本实施例的液晶显示装置中具有上述阵列基板，故其透过率高。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

权 利 要 求 书

1. 一种阵列基板，包括多个像素单元，像素单元中设有板状电极和位于板状电极上方的狭缝电极，板状电极与狭缝电极间设有绝缘层，且板状电极延伸到像素单元的外围区域，其特征在于，

所述狭缝电极延伸到像素单元的外围区域；

所述狭缝电极和板状电极同时设置在所述像素单元的至少部分外围区域中。

2. 根据权利要求 1 所述的阵列基板，其特征在于，还包括交叉设置的多条栅极线和数据线，其中

以栅极线的设置方向为行方向，数据线的设置方向为列方向；

每两行相邻像素单元间设有 N 条栅极线，每行像素单元中的各个像素单元彼此交错地连接至该行像素单元两侧的 N 条栅极线，N 为大于等于 2 的整数；每隔 N 列像素单元设有一条数据线，每条数据线同时与 N 列像素单元相连。

3. 根据权利要求 2 所述的阵列基板，其特征在于，

所述像素单元在行方向上未与数据线相邻侧的外围区域中设有狭缝电极和板状电极。

4. 根据权利要求 3 所述的阵列基板，其特征在于，

所述板状电极为像素电极，狭缝电极为公共电极；

位于同一行中且之间无数据线的 N 个相邻像素单元的狭缝电极连接成一体结构。

5. 根据权利要求 3 所述的阵列基板，其特征在于，

所述板状电极为公共电极，狭缝电极为像素电极；

位于同一行中且之间无数据线的 N 个相邻像素单元的板状电极连接成一体结构。

6. 根据权利要求 2 所述的阵列基板，其特征在于，

所述 N 为 2。

7. 根据权利要求 1 所述的阵列基板，其特征在于，还包括交叉设置的多条栅极线和数据线，其中

以栅极线的设置方向为行方向，数据线的设置方向为列方向；

每隔 N 行像素单元设有一条栅极线，每条栅极线同时与 N 行像素单元相连，N 为大于等于 2 的整数；

每两列相邻像素单元间设有 N 条数据线，每列像素单元中的各个像素单元彼此交错地连接至该列像素单元两侧的 N 条数据线。

8. 根据权利要求 7 所述的阵列基板，其特征在于，

所述像素单元在列方向上未与栅极线相邻侧的外围区域中设有狭缝电极和板状电极。

9. 根据权利要求 8 所述的阵列基板，其特征在于，

所述板状电极为像素电极，狭缝电极为公共电极；

位于同一列中且之间无栅极线的 N 个相邻像素单元的狭缝电极连接成一体结构。

10. 根据权利要求 8 所述的阵列基板，其特征在于，

所述板状电极为公共电极，狭缝电极为像素电极；

位于同一列中且之间无栅极线的 N 个相邻像素单元的板状电极连接成一体结构。

11. 根据权利要求 7 所述的阵列基板，其特征在于，

所述 N 为 2。

12. 据权利要求 1 至 11 中任意一项所述的阵列基板，其特征

在于，

所述像素单元各方向的外围区域中均设有板状电极和狭缝电极。

13. 一种液晶显示装置，其特征在于，包括：

权利要求 1 至 12 中任意一项所述的阵列基板。




图 1




图 2




图 3




图 4

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2013/086921

A. CLASSIFICATION OF SUBJECT MATTER

See the extra sheet

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC: G02F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, EPODOC, WPI: array, substrate?, pixel?, exterior, external, out??, peripher+, pectinate, slit, common, electrode??, display, edge, fringe, marginal, extend, prolong+, overlap+, superposion, active, passive, strip, comb, region, unit

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN 103336392 A (BOE TECHNOLOGY GROUP CO., LTD) 02 October 2013 (02.10.2013) description, paragraphs [0006] to [0069] and figures 1 to 4	1-13
E	CN 203337964 U (BOE TECHNOLOGY GROUP CO., LTD) 11 December 2013 (11.12.2013) description, paragraphs [0006] to [0069] and figures 1 to 4	1-13
X	CN 101276102 A (SEIKO EPSON CORP.) 01 October 2008 (01.10.2008) description, page 6, line 28 to page 12, line 20 and figures 1 to 7(b)	1-13
X	CN 102279493 A (SHANGHAI TIANMA MICROELECTRONICS CO., LTD) 14 December 2011 (14.12.2011) description, paragraphs [0029] to [0049] and figures 1 to 3	1-13

☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&"document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
28 February 2014 (28.02.2014)	27 March 2014 (27.03.2014)
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer CHEN, Jiajia Telephone No. (86-10) 61648430

Form PCT/ISA /210 (second sheet) (July 2009)

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2013/086921

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 103336392 A	02.10.2013	None	
CN 203337964 U	11.12.2013	None	
CN 101276102 A	01.10.2008	JP 2008276172 A	13.11.2008
		US 2009009671 A1	08.01.2009
		KR 20080089193 A	06.10.2008
		TW 200907486 A	16.02.2009
		US 7859630 B2	28.12.2010
		CN 101276102 B	19.10.2011
		JP 5167781 B2	21.03.2013
CN 102279493 A	14.12.2011	None	

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2013/086921

CLASSIFICATION OF SUBJECT MATTER:

G02F 1/1343 (2006.01) i

G02F 1/1362 (2006.01) i

国际检索报告

国际申请号
PCT/CN2013/086921

A. 主题的分类

参见附加页

按照国际专利分类(IPC)或者同时按照国家分类和 IPC 两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

IPC：G02F

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称，和使用的检索词（如使用）)

CNPAT，EPODOC，WPI：阵列，有源，无源，像素，基板，外部，外围，外面，狭缝，梳妆，条状，公共，共用，电极，显示，边缘，边沿，延伸，延长，伸长，伸出，区域，单元，重叠，叠合，重合，array, substrate?, pixel?, exterior, external, out??, peripher+, pectinate, slit, common, electrode??, display, edge, fringe, marginal, extend, prolong+, overlap+, superposion

C. 相关文件

类　型*	引用文件，必要时，指明相关段落	相关的权利要求
PX	CN 103336392 A (京东方科技集团股份有限公司) 02.10 月 2013 (02.10.2013) 说明书第[0006]-[0069]段、图 1-4	1-13
E	CN203337964 U (京东方科技集团股份有限公司) 11.12 月 2013 (11.12.2013) 说明书第[0006]-[0069]段、图 1-4	1-13
X	CN 101276102 A (精工爱普生株式会社) 01.10 月 2008 (01.10.2008) 说明书第 6 页第 28 行-第 12 页第 20 行、图 1-7（b）	1-13
X	CN 102279493 A (上海天马微电子有限公司) 14.12 月 2011 (14.12.2011) 说明书第[0029]-[0049]段、图 1-3	1-13

☐ 其余文件在 C 栏的续页中列出。　　☒ 见同族专利附件。

* 引用文件的具体类型：

"A" 认为不特别相关的表示了现有技术一般状态的文件

"E" 在国际申请日的当天或之后公布的在先申请或专利

"L" 可能对优先权要求构成怀疑的文件，或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件（如具体说明的）

"O" 涉及口头公开、使用、展览或其他方式公开的文件

"P" 公布日先于国际申请日但迟于所要求的优先权日的文件

"T" 在申请日或优先权日之后公布，与申请不相抵触，但为了理解发明之理论或原理的在后文件

"X" 特别相关的文件，单独考虑该文件，认定要求保护的发明不是新颖的或不具有创造性

"Y" 特别相关的文件，当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时，要求保护的发明不具有创造性

"&" 同族专利的文件

国际检索实际完成的日期	国际检索报告邮寄日期
28.2 月 2014（28.02.2014）	**27.3 月 2014 (27.03.2014)**
ISA/CN 的名称和邮寄地址： 中华人民共和国国家知识产权局 中国北京市海淀区蓟门桥西土城路 6 号 100088 传真号：　(86-10)62019451	受权官员 陈嘉佳 电话号码：(86-10) **61648430**

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2013/086921

检索报告中引用的专利文件	公布日期	同族专利	公布日期
CN 103336392 A	02.10.2013	无	
CN203337964 U	11.12.2013	无	
CN 101276102 A	01.10.2008	JP 2008276172 A	13.11.2008
		US 2009009671 A1	08.01.2009
		KR 20080089193 A	06.10.2008
		TW 200907486 A	16.02.2009
		US 7859630 B2	28.12.2010
		CN 101276102 B	19.10.2011
		JP 5167781 B2	21.03.2013
CN 102279493 A	14.12.2011	无	

国际检索报告

国际申请号
PCT/CN2013/086921

续：**A. 主题的分类**

G02F 1/1343（2006.01）i

G02F 1/1362（2006.01）i