



(19)中華民國智慧財產局

(12)發明說明書公開本

(11)公開編號：TW 201250469 A1

(43)公開日：中華民國 101 (2012) 年 12 月 16 日

(21)申請案號：100120727

(22)申請日：中華民國 100 (2011) 年 06 月 14 日

(51)Int. Cl. : **G06F12/00 (2006.01)**

(71)申請人：群聯電子股份有限公司 (中華民國) PHISON ELECTRONICS CORP. (TW)

苗栗縣竹南鎮群義路 1 號

(72)發明人：趙偉程 TEO, WEI-CHEN (MY) ; 梁鳴仁 LIANG, MING JEN (TW) ; 葉志剛 YEH, CHIH KANG (TW)

(74)代理人：詹銘文；葉璟宗

申請實體審查：有 申請專利範圍項數：19 項 圖式數：10 共 50 頁


(54)名稱

記憶體管理表處理方法、記憶體控制器與記憶體儲存裝置

MEMORY MANAGEMENT TABLE PROCEESING METHOD, MEMORY CONTROLLER AND MEMORY STORAGE APPARATUS

(57)摘要

一種記憶體管理表處理方法，用以將屬於多個記憶體管理表之多個登錄儲存至記憶體儲存裝置的緩衝記憶體中，其中每個登錄具有至少一個無效位元。本方法包括在緩衝記憶體中針對各個記憶體管理表劃分對應的區域。本方法也包括針對各個記憶體管理表記錄對應的無效位元資訊。本方法還包括根據對應各個記憶體管理表的無效位元資訊移除每個登錄中的無效位元，以產生對應每個登錄的有效資料串。本方法更包括將每個有效資料串寫入至緩衝記憶體中的對應區域中。基此，緩衝記憶體之儲存空間能夠有效地被利用。



六、發明說明：

【發明所屬之技術領域】

本發明是有關於一種記憶體管理表處理方法，且特別是有關於一種將屬於記憶體管理表的資料串寫入緩衝記憶體中與從緩衝記憶體中讀取屬於此記憶體管理表之資料串的記憶體管理表處理方法，以及使用此方法的記憶體控制器與記憶體儲存裝置。

【先前技術】

數位相機、手機與 MP3 在這幾年來的成長十分迅速，促使消費者對儲存媒體的需求也急遽增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、低耗電、體積小、無機械結構且讀寫速度快等特性，最適合用在可攜式電子產品，例如手機、個人數位助理與筆記型電腦等。例如，目前備受注目的固態硬碟就是一種以快閃記憶體作為儲存媒體的儲存裝置。因此，近年來快閃記憶體產業已成為電子產業中相當熱門的一環。

可複寫式非揮發性記憶體模組具有多個實體區塊(physical block)，且每一實體區塊具有多個實體頁面(physical page)，其中在實體區塊中寫入資料時必須根據實體頁面的順序依序地寫入資料。此外，已被寫入資料之實體頁面必需先被抹除後才能再次用於寫入資料。特別是，實體區塊為抹除之最小單位，並且實體頁面為程式化(亦稱寫入)的最小單元。

因此，為提升運作效率，快閃記憶體儲存裝置的記憶體控制器會將可複寫式非揮發性記憶體模組的實體區塊區分為資料區、閒置區、系統區與取代區。

資料區的實體區塊是用以儲存主機系統所寫入之資料。具體來說，記憶體管理電路會將主機系統所存取的邏輯存取位址轉換為邏輯區塊的邏輯頁面，並且將邏輯區塊的邏輯頁面映射至資料區的實體區塊的實體頁面。也就是說，在快閃記憶體模組的管理上，資料區的實體區塊被視為已使用的實體區塊(例如，已儲存主機系統所寫入的資料)。另外，記憶體管理電路會使用邏輯區塊-實體區塊映射表(logical block-physical block mapping table)來記載邏輯區塊與資料區的實體區塊的映射關係，其中邏輯區塊中的邏輯頁面依序地對應所映射之實體區塊的實體頁面。

閒置區的實體區塊是用以輪替資料區中的實體區塊。具體來說，已寫入資料的實體區塊必須被抹除後才可再次用於寫入資料，而閒置區的實體區塊是被設計用於寫入更新資料以替換原先映射邏輯區塊的實體區塊。基此，閒置區中的實體區塊為空的或可使用的區塊，即無記錄資料或標記為已沒用的無效資料。

系統區的實體區塊是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體區塊數、每一實體區塊的實體頁面數等。

取代區的實體區塊是用以取代損壞的實體區塊。具體

來說，倘若取代區中仍存有正常之實體區塊並且資料區的實體區塊損壞，記憶體管理電路會從取代區中提取正常的實體區塊來更換損壞的實體區塊。

因此，為因應複雜的管理作業，記憶體控制器在管理可複寫式非揮發性記憶體模組時會利用許多記憶體管理表來記錄實體區塊的相關資訊。特別是，在快閃記憶體儲存裝置運作時，這些記憶體管理表會被暫存在緩衝記憶體中，以利更新。例如，此些記憶體管理表包括邏輯區塊-實體區塊映射表、閒置區實體區塊表、取代區實體區塊表、系統區實體區塊表、損壞區塊表、抹除計數表等。隨著管理邏輯越趨複雜，記憶體控制器需要用到的記憶體管理表也越趨增加，因而需要佔用更多緩衝記憶體的儲存空間。然而，緩衝記憶體的儲存空間是有限的，基此，如何更有效率地利用記憶體的儲存空間，實為此領域技術人員所致力的目標。

【發明內容】

本發明提供一種記憶體管理表處理方法、記憶體控制器與記憶體儲存裝置，其能夠有效地減少記憶體之儲存空間的耗用。

本發明範例實施例提出一種記憶體管理表處理方法，用於將屬於多個記憶體管理表之多個登錄(entry)儲存至記憶體儲存裝置的緩衝記憶體中，其中這些記憶體管理表的每個登錄具有至少一個無效位元。此記憶體管理表處

理方法包括在此緩衝記憶體中劃分出用於儲存這些記憶體管理表的多個區域，其中每個區域對應這些記憶體管理表的其中之一。此記憶體管理表處理方法亦包括記錄對應每個記憶體管理表的無效位元資訊，其中這些無效位元資訊包括關於這些記憶體管理表的每個登錄的無效位元的資訊。此記憶體管理表處理方法還包括根據這些無效位元資訊移除每個登錄中的至少一個無效位元資料，以產生對應這些記憶體管理表之這些登錄的多個有效資料串。此記憶體管理表處理方法更包括將每個有效資料串寫入至此緩衝記憶體中的這些區域之中的一個對應區域中。

在本發明之一實施例中，上述之記憶體管理表包括第一記憶體管理表與第二記憶體管理表，其中在此緩衝記憶體中劃分用於這些記憶體管理表的這些區域的步驟包括：在此緩衝記憶體中劃分對應此第一記憶體管理表的一個第一區域與對應此第二記憶體管理表的一個第二區域。

在本發明之一實施例中，上述之記錄對應每個記憶體管理表的無效位元資訊的步驟包括：記錄對應此第一記憶體管理表的第一無效位元資訊以及記錄對應此第二記憶體管理表的第二無效位元資訊，其中此第一無效位元資訊包括關於此第一記憶體管理表的每個登錄的至少一個第一無效位元的資訊並且此第二無效位元資訊包括關於此第二記憶體管理表的每個登錄的至少一個第二無效位元的資訊。

在本發明之一實施例中，上述之根據這些無效位元資訊移除每個登錄中的至少一個無效位元資料，以產生對應

這些記憶體管理表之這些登錄的有效資料串的步驟包括：根據對應此第一記憶體管理表的第一無效位元資訊，移除屬於此第一記憶體管理表之多個登錄中的無效位元資料，以產生對應此第一記憶體管理表之這些登錄的多個有效資料串；以及根據對應此第二記憶體管理表的第二無效位元資訊，移除屬於此第二記憶體管理表之多個登錄中的無效位元資料，以產生對應此第二記憶體管理表之這些登錄的多個有效資料串。

在本發明之一實施例中，上述之將每個有效資料串寫入至此緩衝記憶體中的這些區域之中的對應區域中的步驟包括：將對應此第一記憶體管理表之這些登錄的有效資料串寫入至此第一區域以及將對應此第一記憶體管理表之這些登錄的有效資料串寫入至此第二區域。

在本發明之一實施例中，上述之記憶體管理表處理方法更包括：從此緩衝記憶體中的這些區域讀取對應這些記憶體管理表之這些登錄的這些有效資料串；以及根據這些記憶體管理表的這些無效位元資訊將從此緩衝記憶體中的這些區域中讀取的這些有效資料串回復成屬於這些記憶體管理表之這些登錄。

本發明範例實施例提出一種記憶體控制器，用以管理可複寫式非揮發性記憶體模組。本記憶體控制器包括記憶體管理電路、主機介面、記憶體介面、緩衝記憶體與暫存資料處理電路。主機介面耦接至主機系統。記憶體介面耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接

至主機介面與記憶體介面。緩衝記憶體用以暫存資料。暫存資料處理電路是耦接至記憶體管理電路，並且用於將屬於多個記憶體管理表之多個登錄儲存至記憶體儲存裝置的緩衝記憶體中，其中這些記憶體管理表的每個登錄具有至少一個無效位元。在此，暫存資料處理電路在此緩衝記憶體中劃分用於儲存這些記憶體管理表的多個區域，其中每個區域對應這些記憶體管理表的其中之一。此外，暫存資料處理電路記錄對應每個記憶體管理表的無效位元資訊，其中這些無效位元資訊包括關於這些記憶體管理表的每個登錄的無效位元的資訊。再者，暫存資料處理電路會根據這些無效位元資訊移除每個登錄中的至少一個無效位元資料，以產生對應這些記憶體管理表之這些登錄的多個有效資料串，以及將每個有效資料串寫入至此緩衝記憶體中的這些區域之中的一個對應區域中。

在本發明之一實施例中，上述之記憶體管理表包括第一記憶體管理表與第二記憶體管理表，其中上述之暫存資料處理電路在此緩衝記憶體中劃分對應此第一記憶體管理表的第一區域與對應此第二記憶體管理表的第二區域。

在本發明之一實施例中，上述之暫存資料處理電路記錄對應此第一記憶體管理表的第一無效位元資訊並且記錄對應此第二記憶體管理表的第二無效位元資訊，其中此第一無效位元資訊包括關於此第一記憶體管理表的每個登錄的至少一個第一無效位元的資訊並且第二無效位元資訊包括關於此第二記憶體管理表的每個登錄的至少一個第二無

效位元的資訊。

在本發明之一實施例中，上述之暫存資料處理電路會根據對應此第一記憶體管理表的此第一無效位元資訊，移除屬於此第一記憶體管理表之多個登錄中的無效位元資料，以產生對應這些第一記憶體管理表之這些登錄的多個有效資料串。此外，上述之暫存資料處理電路會根據對應此第二記憶體管理表的此第二無效位元資訊，移除屬於此第二記憶體管理表之多個登錄中的無效位元資料，以產生對應這些第二記憶體管理表之這些登錄的多個有效資料串。

在本發明之一實施例中，上述之暫存資料處理電路將對應這些第一記憶體管理表之這些登錄的這些有效資料串寫入至此第一區域，以及將對應這些第一記憶體管理表之這些登錄的這些有效資料串寫入至此第二區域。

在本發明之一實施例中，上述之暫存資料處理電路更用以從此緩衝記憶體中的這些區域讀取對應這些記憶體管理表之這些登錄的這些有效資料串，以及根據這些記憶體管理表的這些無效位元資訊將從此緩衝記憶體中的這些區域中讀取的這些有效資料串回復成屬於這些記憶體管理表之這些登錄。

本發明提出一種記憶體儲存裝置，本記憶體儲存裝置包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器耦接至主機系統。可複寫式非揮發性記憶體模組用以儲存資料。記憶體控制器耦接至連接器與可複寫式

非揮發性記憶體模組，並且包括記憶體管理電路、主機介面、記憶體介面、緩衝記憶體與暫存資料處理電路。主機介面耦接至主機系統。記憶體介面耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至該主機介面與記憶體介面。緩衝記憶體用以暫存資料。暫存資料處理電路，耦接至此記憶體管理電路，並且用於將屬於多個記憶體管理表之多個登錄儲存至記憶體儲存裝置的緩衝記憶體中，其中這些記憶體管理表的每個登錄具有至少一個無效位元。在此，暫存資料處理電路在此緩衝記憶體中劃分用於這些記憶體管理表的多個區域，其中每個區域對應這些記憶體管理表的其中之一。此外，暫存資料處理電路記錄對應每個記憶體管理表的無效位元資訊，其中這些無效位元資訊包括關於這些記憶體管理表的每個登錄的無效位元的資訊。再者，暫存資料處理電路會根據這些無效位元資訊移除每個登錄中的至少一個無效位元資料，以產生對應這些記憶體管理表之這些登錄的多個有效資料串，以及將每個有效資料串寫入至此緩衝記憶體中的這些區域之中的一個對應區域中。

基於上述，本發明所提供的記憶體管理表處理方法、記憶體控制器與記憶體儲存裝置能夠在將屬於記憶體管理表之登錄的資料串寫入至緩衝記憶體之前將其中的無效位元資料移除，並且在從緩衝記憶體中讀取資料串之後將先前所移除的無效位元補上，藉此可節省緩衝記憶體之儲存空間的耗用，以有效提升緩衝記憶體的使用效率。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

【實施方式】

為了能夠有效地提升緩衝記憶體的使用效率，本發明提出能夠減少儲存記憶體管理表所需之儲存空間的資料處理方法。如圖 1 所示，在此資料處理方法中，緩衝記憶體中會被劃分多個區域，以用於不同的記憶體管理表(S1)，其中每一區域對應其中一個記憶體管理表的其中之一。此外，在本資料處理方法中，對應每一記憶體管理表的無效位元資訊會被記錄(S3)，其中無效位元資訊包括關於記憶體管理表的每一登錄的至少一無效位元的資訊。再者，在本資料處理方法中，屬於記憶體管理表之登錄中的無效位元資料會根據無效位元資訊被移除以產生對應記憶體管理表之登錄的有效資料串(5)並且此些有效資料串會被寫入至緩衝記憶體中的對應區域中(S7)。為了能夠更清楚地瞭解本發明，以下以數個範例實施例來進行說明。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖 2A 是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置。

請參照圖 2A，主機系統 1000 一般包括電腦 1100 與輸入/輸出(input/output, I/O)裝置 1106。電腦 1100 包括微處理器 1102、隨機存取記憶體(random access memory, RAM) 1104、系統匯流排 1108 與資料傳輸介面 1110。輸入/輸出裝置 1106 包括如圖 2B 的滑鼠 1202、鍵盤 1204、顯示器 1206 與印表機 1208。必須瞭解的是，圖 2B 所示的裝置非限制輸入/輸出裝置 1106，輸入/輸出裝置 1106 可更包括其他裝置。

在本發明實施例中，記憶體儲存裝置 100 是透過資料傳輸介面 1110 與主機系統 1000 的其他元件耦接。藉由微處理器 1102、隨機存取記憶體 1104 與輸入/輸出裝置 1106 的運作可將資料寫入至記憶體儲存裝置 100 或從記憶體儲存裝置 100 中讀取資料。例如，記憶體儲存裝置 100 可以是如圖 2B 所示的隨身碟 1212、記憶卡 1214 或固態硬碟(Solid State Drive, SSD)1216 等可複寫式非揮發性記憶體儲存裝置。

一般而言，主機系統 1000 可實質地為能夠與記憶體儲存裝置 100 配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統 1000 是以電腦系統來作說明，然而，在本發明另一範例實施例中，主機系統 1000 可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310 時，可複寫式非揮發性記憶體儲存裝置則為其所使用的 SD 卡 1312、MMC 卡 1314、記憶棒(memory stick)1316、CF 卡 1318 或嵌入式儲存裝置 1320(如圖 2C 所示)。嵌入式儲存裝置 1320

包括嵌入式多媒體卡(Embedded MMC, eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖 3 是根據本發明一範例實施例所繪示之記憶體儲存裝置的概要方塊圖。

請參照圖 3，記憶體儲存裝置 100 包括連接器 102、記憶體控制器 104 與可複寫式非揮發性記憶體模組 106。

在本範例實施例中，連接器 102 是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器 102 亦可以是符合電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE) 1394 標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express) 標準、通用序列匯流排(Universal Serial Bus, USB) 標準、安全數位(Secure Digital, SD)介面標準、記憶棒(Memory Stick, MS)介面標準、多媒體儲存卡(Multi Media Card, MMC)介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE) 標準或其他適合的標準。

記憶體控制器 104 用以執行以硬體型式或軟體型式實作的多個邏輯閘或控制指令，並且根據主機系統 1000 的指令在可複寫式非揮發性記憶體模組 106 中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組 106 是耦接至記憶體控制器 104，並且具有多個實體區塊以儲存主機系統 1000 所

寫入之資料。在本範例實施例中，每一實體區塊分別具有複數個實體頁面，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。例如，每一實體區塊是由 128 個實體頁面所組成。然而，必須瞭解的是，本發明不限於此，每一實體區塊是可由 64 個實體頁面、256 個實體頁面或其他任意個實體頁面所組成。

更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。實體頁面為程式化的最小單元。亦即，實體頁面為讀寫資料的最小單元。然而，必須瞭解的是，在本發明另一範例實施例中，寫入資料的最小單位亦可以是扇區(Sector)或其他大小。每一實體頁面通常包括資料位元區與冗餘位元區。資料位元區用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤檢查與校正碼)。

在本範例實施例中，可複寫式非揮發性記憶體模組 106 為多階記憶胞(Multi Level Cell, MLC)NAND 快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組 106 亦可是單階記憶胞(Single Level Cell, SLC) NAND 快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

圖 4 是根據本發明一範例實施例所繪示之記憶體控制器的概要方塊圖。

請參照圖 4，記憶體控制器 104 包括記憶體管理電路 202、主機介面 204、記憶體介面 206、暫存資料處理電路

208 與緩衝記憶體 210。

記憶體管理電路 202 用以控制記憶體控制器 104 的整體運作。具體來說，記憶體管理電路 202 具有多個控制指令，並且在記憶體儲存裝置 100 運作時，這些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。

在本範例實施例中，記憶體管理電路 202 的控制指令是以韌體型式來實作。例如，記憶體管理電路 202 具有微處理單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置 100 運作時，此些控制指令會由微處理單元來執行以完成根據本發明範例實施例的資料寫入方法。

在本發明另一範例實施例中，記憶體管理電路 202 的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組 106 的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路 202 具有微處理單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼段，並且當記憶體控制器 104 被致能時，微處理單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組 106 中之控制指令載入至記憶體管理電路 202 的隨機存取記憶體中。之後，微處理單元會運轉此些控制指令以執行本發明範例實施例的資料寫入方法。此外，在本發明另一範例實施例中，記憶體管理電路 202 的控制指令亦可以一硬體型式來實作。

主機介面 204 是耦接至連接器 102 與記憶體管理電路 202，並且用以接收與識別主機系統 1000 所傳送的指令與資料。也就是說，主機系統 1000 所傳送的指令與資料會透過主機介面 204 來傳送至記憶體管理電路 202。在本範例實施例中，主機介面 204 是相容於 SATA 標準。然而，必須瞭解的是本發明不限於此，主機介面 204 亦可以是相容於 PATA 標準、IEEE 1394 標準、PCI Express 標準、USB 標準、SD 標準、MS 標準、MMC 標準、CF 標準、IDE 標準或其他適合的資料傳輸標準。

記憶體介面 206 是耦接至記憶體管理電路 202，並且用以存取可複寫式非揮發性記憶體模組 106。也就是說，欲寫入至可複寫式非揮發性記憶體模組 106 的資料會經由記憶體介面 206 轉換為可複寫式非揮發性記憶體模組 106 所能接受的格式。

暫存資料處理電路 208 是耦接至緩衝記憶體 210 與記憶體管理電路 202。在此，暫存資料處理電路 208 用以將記憶體管理電路 202 欲暫存至緩衝記憶體 210 儲存至緩衝記憶體 210 以及用以讀取記憶體管理電路 202 欲從緩衝記憶體 210 中所讀取的資料。

緩衝記憶體 210 是耦接至記憶體管理電路 202，並且用以暫存來自於主機系統 1000 的資料與指令或來自於可複寫式非揮發性記憶體模組 106 的資料。特別是，暫存資料處理電路 208 會將用以管理可複寫式非揮發性記憶體模組 106 時所使用之記憶體管理表(例如，邏輯區塊-實體區

塊映射表)暫存至緩衝記憶體 210 中。

在本發明一範例實施例中，記憶體控制器 104 還包括電源管理電路 212。電源管理電路 212 是耦接至記憶體管理電路 202，並且用以控制記憶體儲存裝置 100 的電源。

在本發明一範例實施例中，記憶體控制器 104 還包括錯誤檢查與校正電路 214。錯誤檢查與校正電路 214 是耦接至記憶體管理電路 202，並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路 202 從主機系統 1000 中接收到寫入指令時，錯誤檢查與校正電路 214 會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code, ECC Code)，並且記憶體管理電路 202 會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組 106 中。之後，當記憶體管理電路 202 從可複寫式非揮發性記憶體模組 106 中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路 214 會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。

圖 5 與圖 6 是根據本發明一範例實施例所繪示管理可複寫式非揮發性記憶體模組之實體區塊的示意圖。

請參照圖 5，可複寫式非揮發性記憶體模組 106 具有實體區塊 310(0)~310(R)，並且記憶體控制器 104 的記憶體管理電路 202 會將實體區塊 310(0)~310-(R)邏輯地分組為資料區 502、閒置區 504、系統區 506 與取代區 508。

邏輯上屬於資料區 502 與閒置區 504 的實體區塊是用以儲存來自於主機系統 1000 的資料。具體來說，資料區 502 的實體區塊被視為已儲存資料的實體區塊，而閒置區 504 的實體區塊是用以替換資料區 502 的實體區塊。也就是說，當從主機系統 1000 接收到寫入指令與欲寫入之資料時，記憶體管理電路 202 會從閒置區 504 中提取實體區塊，並且將資料寫入至所提取的實體區塊中，以替換資料區 502 的實體區塊。

邏輯上屬於系統區 506 的實體區塊是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體區塊數、每一實體區塊的實體頁面數等。

邏輯上屬於取代區 508 的實體區塊是用以取代損壞的實體區塊。具體來說，倘若取代區 508 中仍存有正常之實體區塊並且資料區 502 的實體區塊損壞，記憶體管理電路 202 會從取代區 508 中提取正常的實體區塊來更換損壞的實體區塊。

值得一提的是，在本範例實施例中，記憶體管理電路 202 是以每一實體區塊為單位來進行管理。然而，本發明不限於此，在另一範例實施例中，記憶體管理電路 202 亦可將實體區塊分組為多個實體單元，並且以實體單元為單位來進行管理。例如，每一實體單元可由同一記憶體子模組或不同記憶體子模組中的至少一個實體區塊所組成。

特別是，資料區 502、閒置區 504、系統區 506 與取

代區 508 之實體區塊的數量會依據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置 100 的運作期間，實體區塊關聯至資料區 502、閒置區 504、系統區 506 與取代區 508 的分組關係也會動態地變動。例如，當閒置區 504 中的實體區塊損壞而被取代區的實體區塊取代時，則原本取代區 508 的實體區塊會被關聯至閒置區 504。

請參照圖 6，如上所述，資料區 502 與閒置區 504 的實體區塊是以輪替方式來儲存主機系統 1000 所寫入之資料。在本範例實施例中，記憶體管理電路 202 會配置邏輯區塊 510(0)~510(H)以映射以上述輪替方式來儲存資料之實體區塊，並且將邏輯區塊 510(0)~510(H)的邏輯頁面映射至主機系統 1000 所存取的邏輯存取位址，以利主機系統 1000 來存取資料。

例如，記憶體管理電路 202 會初始地將邏輯區塊 510(0)~510(H)映射至資料區 502 的實體區塊。具體來說，當記憶體儲存裝置 100 被完成製造時，邏輯區塊 510(0)~510(H)分別地映射至資料區 502 的實體區塊 310(0)~310(D)。也就是說，一個邏輯區塊會映射資料區 502 中的一個實體區塊。在此，記憶體管理電路 202 會建立邏輯區塊-實體區塊映射表，以記錄邏輯區塊與實體區塊之間的映射關係。也就是說，記憶體管理電路 202 會將主機系統 1000 欲存取的邏輯存取位址轉換成對應之邏輯區塊的邏輯頁面，由此透過查詢邏輯區塊-實體區塊映射表於實體

位址中存取資料。

綜上可知，記憶體控制器 104 的記憶體管理電路 202 在管理可複寫式非揮發性記憶體模組 106 時會用到許多記憶體管理表，例如，用以記錄邏輯區塊 510(0)~510(H)與資料區 502 的實體區塊之間的映射關係的邏輯區塊-實體區塊映射表、用以記錄閒置區 504 之實體區塊的閒置區實體區塊表、用以記錄取代區 508 之實體區塊的取代區實體區塊表、用以記錄系統區 506 之實體區塊的系統區實體區塊表、用以記錄損壞實體區塊的損壞區塊管理、用以記錄每一個實體區塊之抹除次數的抹除次數表等。

一般來說，在記憶體儲存裝置 100 關機前，記憶體管理電路 202 會將最新之記憶體管理表回存至可複寫式非揮發性記憶體模組 106。並且，在記憶體儲存裝置 100 運作時，記憶體管理電路 202 會從可複寫式非揮發性記憶體模組 106 中載入此些記憶體管理表並且暫存資料處理電路 208 會將這些記憶體管理表會暫存至緩衝記憶體 210 中，以利於快速地被更新。

值得注意的是，每一記憶體管理表是由多個個登錄(entry)所組成，而每個登錄包括多個位元組成。具體來說，記憶體管理電路 202 的微處理單元是以固定的存取大小來將資料暫存至緩衝記憶體 210 與從緩衝記憶體 210 中讀取資料。例如，資料是以 1 個位元組(即，8 個位元)為單位來進行存取。因此，每個登錄會被設計為固定的大小。然而，由於各種記憶體管理表的大小可能會不同，因此，記憶體

管理電路 202 僅會使用登錄中的部分位元來儲存有效的資料並且將其他位元以無效位元資料（例如，'0'）來填補。在此，每一登錄中非儲存有效資料的位元稱為無效位元。因此，在本範例實施例中，對於同一個記憶體管理表來說，各個登錄會包含至少一個無效位元並且各個登錄具有相同的資料態樣。亦即，在一個記憶體管理表的所有登錄中的特定固定位元皆為無效位元。

圖 7 是根據本發明範例實施例所繪示之記憶體管理表與對應的緩衝記憶體區域的示意圖。

請參照圖 7，在此，假設記憶體管理電路 202 使用第一記憶體管理表 600(例如，邏輯區塊-實體區塊映射表)與第二記憶體管理表 610(例如，損壞區塊表)來管理可複寫式非揮發性記憶體模組 106 並且第一記憶體管理表 600 與第二記憶體管理表 610 會被儲存在可複寫式非揮發性記憶體模組 106 的系統區 506 中。必須瞭解的是，在本發明另一範例實施例中，第一記憶體管理表 600 與第二記憶體管理表 610 亦可被儲存在可複寫式非揮發性記憶體模組 106 的資料區 502 中。此外，儘管在本範例實施例中是以兩個記憶體管理表來作說明，但本發明不限於此。

第一記憶體管理表 600 與第二記憶體管理表 610 分別包括多個登錄，而每個登錄是由多個位元(bit)所組成。記憶體管理電路 202 會在每個位元上記錄資料。例如，第一記憶體管理表 600 包含登錄 601 與登錄 602 並且第二記憶體管理表 610 包含登錄 611 與登錄 612。特別是，第一記

記憶體管理表 600 當中的所有登錄皆具有相同的位元數，並且在相同的位置上包含無效的位元。例如，登錄 601 與登錄 602 皆具有 8 個位元，並且其第 0、4 與 6 個位元為無效位元(如圖 7 中的斜線區域所示)。另外，登錄 611 與登錄 612 皆具有 8 個位元，並且其第 1、3、4 與 6 個位元皆為無效位元(如圖 7 中的斜線區域所示)。必須瞭解的是，儘管在本範例實施例中，每一記憶體管理表是包括兩個登錄，但本發明不限於此，在本發明另一範例實施例中，每一記憶體管理表可以包括更多登錄。此外，在本發明範例實施例中，每一登錄的大小為 8 個位元(即，1 個位元組)，但本發明不限於此。例如，一個登錄的大小可以是 2 個位元組、4 個位元組或其他大小。

在本範例實施例中，暫存資料處理電路 208 會分別針對第一記憶體管理表 600 與第二記憶體管理表 610 在緩衝記憶體 210 中劃分出對應的第一區域 630 與第二區域 640，並且分別記錄對應第一記憶體管理表 600 的無效位元資訊與第二記憶體管理表 610 的無效位元資訊。在此，無效位元資訊是用以記錄記憶體管理表之登錄中哪些位元是無效位元。

特別是，當記憶體管理電路 202 欲將第一記憶體管理表 600 載入至緩衝記憶體 210 時，暫存資料處理電路 208 會將屬於第一記憶體管理表 600 之登錄寫入緩衝記憶體 210 的第一區域 630 中。類似地，當記憶體管理電路 202 欲將第二記憶體管理表 610 載入至緩衝記憶體 210 時，暫

存資料處理電路 208 會將屬於第二記憶體管理表 610 之登錄寫入緩衝記憶體 210 的第二區域 640 中。也就是說，第一區域 630 僅用以儲存屬於第一記憶體管理表 600 之登錄並且第二區域 640 僅用以儲存屬於第二記憶體管理表 610 之登錄。值得一提的是，在本範例實施例中是於緩衝記憶體 210 中劃分兩個區域來分別地儲存記憶體管理表。然而，必須必須瞭解的是，本發明不限於此，在本發明另一範例實施例中，當記憶體管理表增加時，更多個區域會被劃分出來，或者，當僅有一個記憶體管理表時，亦可僅劃分 1 個區域來儲存此記憶體管理表。

值得一提的是，在將屬於記憶體管理表之登錄寫入緩衝記憶體的過程中，若將無效位元原封不動地寫入緩衝記憶體中，會對有限的緩衝記憶體 210 之儲存空間造成無謂浪費。在本範例實施例中，暫存資料處理電路 208 會先移除登錄中的無效位元資料，再將移除無效位元資料之後的登錄(以下稱為有效資料串)儲存至緩衝記憶體 210 中，由此，避免緩衝記憶體之儲存空間的浪費。

具體來說，暫存資料處理電路 208 會識別欲暫存至緩衝記憶體 210 的資料串是屬於哪個記憶體管理表，並且根據此記憶體管理表所對應的無效位元資訊移除此資料串中的無效位元資料。之後，暫存資料處理電路 208 會把移除無效位元資料後所得到的有效資料串寫入緩衝記憶體 210 中。

反之，在從緩衝記憶體 210 中讀取資料時，暫存資料

處理電路 208 會先識別所讀取之資料串是屬於哪個記憶體管理表，並且根據此記憶體管理表所對應的無效位元資訊將所讀取之資料串回復成原始的登錄(即，將無效位元資料重新加入至所讀取之資料串中)。之後，暫存資料處理電路 208 會將回復後之登錄傳送給記憶體管理電路 202。

圖 8 是根據本發明範例實施例所繪示的處理記憶體管理表之資料串的示意圖。在此，僅以在緩衝記憶體 210 中存取屬於第一記憶體管理表 600 之登錄 601 為例進行說明。然而，必須瞭解的是，此處理機制亦適用於在緩衝記憶體 210 中存取屬於第一記憶體管理表 600 之其他登錄或者屬於其他記憶體管理表之登錄。

請參照圖 8，當欲將屬於第一記憶體管理表 600 之登錄 601 的資料串儲存至緩衝記憶體 210 時，記憶體管理電路 202 會透過暫存資料處理電路 208 對緩衝記憶體 210 進行寫入。

詳言之，暫存資料處理電路 208 會根據對應第一記憶體管理表 600 的無效位元資訊移除登錄中第 0、4 與 6 個位元中的資料(即，無效位元資料)來產生對應第一記憶體管理表 600 之登錄 601 的有效資料串 803 並且將有效資料串 803 儲存至緩衝記憶體 210 的第一區域 630 中。

此外，當欲從緩衝記憶體 210 中讀取有效資料串 803 時，記憶體管理電路 202 會透過暫存資料處理電路 208 對緩衝記憶體 210 進行讀取。

詳言之，暫存資料處理電路 208 會讀取有效資料串 803

並且根據對應第一記憶體管理表 600 的無效位元資訊在讀取之有效資料串 803 中重新加入對應的無效位元資料，以回復屬於第一記憶體管理表 600 之登錄 601。然後，暫存資料處理電路 208 會將回復之登錄傳送給記憶體管理電路 202。

基於上述，藉由暫存資料處理電路 208 將資料串中的無效位元資料移除，可有效地減少在緩衝記憶體 210 中用以儲存記憶體管理表的儲存空間。例如，在本範例實施例中，第一記憶體管理表 600 的每一登錄為 8 個位元並且包括 3 個無效位元，因此，在緩衝記憶體 210 中用以儲存第一記憶體管理表 600 的儲存空間可節省 37.5 %。

圖 9 是根據本發明範例實施例所繪示的寫入屬於記憶體管理表之登錄的資料串至緩衝記憶體的流程圖。

請參照圖 9，首先，在步驟 S901 中，從記憶體管理電路 202 中接收登錄並且判斷所接收的登錄是屬於第一記憶體管理表 600 或第二記憶體管理表 610。

倘若從記憶體管理電路 202 中所接收的登錄是屬於第一記憶體管理表 600 時，在步驟 S903 中，暫存資料處理電路 208 會根據對應第一記憶體管理表 600 的無效位元資訊移除此登錄中的無效資料位元以產生有效資料串，並且，在步驟 S905 中，暫存資料處理電路 208 會將有效資料串儲存至對應第一記憶體管理表 600 的第一區域 630 中。

倘若從記憶體管理電路 202 中所接收的登錄是屬於第二記憶體管理表 610 時，在步驟 S907 中，暫存資料處理

電路 208 會根據對應第二記憶體管理表 610 的無效位元資訊移除此登錄中的無效資料位元以產生有效資料串，並且，在步驟 S909 中，暫存資料處理電路 208 會將有效資料串儲存至對應第二記憶體管理表 600 的第二區域 640 中。

圖 10 是根據本發明範例實施例所繪示的從緩衝記憶體中讀取屬於記憶體管理表之登錄的資料串的流程圖。

請參照圖 10，首先，在步驟 S1001 中，暫存資料處理電路 208 會判斷記憶體管理電路 202 欲讀取的資料串是屬於第一記憶體管理表 600 或第二記憶體管理表 610。

倘若記憶體管理電路 202 欲讀取的登錄是屬於第一記憶體管理表 600 時，在步驟 S1003 中，暫存資料處理電路 208 會從緩衝記憶體 210 的第一區域 630 中讀取資料串，並且，在步驟 S1005 中，暫存資料處理電路 208 會根據對應第一記憶體管理表 600 的無效位元資訊將所讀取的資料串回復成原始的登錄。之後，在步驟 S1007 中，暫存資料處理電路 208 會傳送所回復之登錄給記憶體管理電路 202。

倘若記憶體管理電路 202 欲讀取的登錄是屬於第二記憶體管理表 610 時，在步驟 S1009 中，暫存資料處理電路 208 會從緩衝記憶體 210 的第二區域 640 中讀取資料串，並且，在步驟 S1011 中，暫存資料處理電路 208 會根據對應第二記憶體管理表 610 的無效位元資訊將所讀取的資料串回復成原始的登錄。之後，步驟 S1007 會被執行。

值得一提的是，在本範例實施例中，是以在緩衝記憶體中儲存記憶體管理表為例來進行說明，然而，本發明不

限於此，在本發明另一範例實施例中，亦可以相同方式於其他記憶體(例如，快閃記憶體等)中儲存記憶體管理表。

綜上所述，在將屬於記憶體管理表之登錄寫入緩衝記憶體時，本發明範例實施例的記憶體管理表處理方法、記憶體控制器與記憶體儲存裝置會識別欲寫入記憶體之登錄屬於哪個記憶體管理表，並據以移除此資料串所包含的無效位元資料，最後再寫入記憶體的特定區域中。基此，本發明範例實施例的記憶體管理表處理方法、記憶體控制器與記憶體儲存裝置可有效地節省需要耗用的記憶體之儲存空間。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

圖 1 是根據本發明範例實施例所繪示的資料處理方法的流程圖。

圖 2A 是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置。

圖 2B 是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。

圖 2C 是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖 3 是根據本發明一範例實施例所繪示之記憶體儲存裝置的概要方塊圖。

圖 4 是根據本發明一範例實施例所繪示之記憶體控制器的概要方塊圖。

圖 5 與圖 6 是根據本發明一範例實施例所繪示管理可複寫式非揮發性記憶體模組之實體區塊的示意圖。

圖 7 是根據本發明範例實施例所繪示之記憶體管理表與對應的緩衝記憶體區域的示意圖。

圖 8 是根據本發明範例實施例所繪示的處理記憶體管理表之資料串的示意圖。

圖 9 是根據本發明範例實施例所繪示的寫入屬於記憶體管理表之登錄的資料串至緩衝記憶體的流程圖。

圖 10 是根據本發明範例實施例所繪示的從緩衝記憶體中讀取屬於記憶體管理表之登錄的資料串的流程圖。

【主要元件符號說明】

S1、S3、S5、S7：資料處理方法的步驟

1000：主機系統

1100：電腦

1102：微處理器

1104：隨機存取記憶體

1106：輸入/輸出裝置

1108：系統匯流排

1110：資料傳輸介面

- 1202：滑鼠
- 1204：鍵盤
- 1206：顯示器
- 1208：印表機
- 1212：隨身碟
- 1214：記憶卡
- 1216：固態硬碟
- 1310：數位相機
- 1312：SD 卡
- 1314：MMC 卡
- 1316：記憶棒
- 1318：CF 卡
- 1320：嵌入式儲存裝置
- 100：記憶體儲存裝置
- 102：連接器
- 104：記憶體控制器
- 106：可複寫式非揮發性記憶體模組
- 202：記憶體管理電路
- 204：主機介面
- 206：記憶體介面
- 208：暫存資料處理電路
- 210：緩衝記憶體
- 212：電源管理電路
- 214：錯誤檢查與校正電路

310(0)~310(R)：實體區塊

502：資料區

504：閒置區

506：系統區

508：取代區

510(0)~510(H)：邏輯區塊

600：第一記憶體管理表

601~602：登錄

610：第二記憶體管理表

611~612：登錄

630：第一區域

640：第二區域

803：有效資料串

S901、S903、S905、S907、S909：寫入記憶體管理表
之資料串至緩衝記憶體的步驟

S1001、S1003、S1005、S1007、S1009、S1011：從緩
衝記憶體讀取記憶體管理表之資料串的步驟

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：100120127

※申請日：

※IPC 分類：G06F 12/00 (2006.01)

一、發明名稱：

記憶體管理表處理方法、記憶體控制器與記憶體儲存裝置 / MEMORY MANAGEMENT TABLE PROCEESING METHOD, MEMORY CONTROLLER AND MEMORY STORAGE APPARATUS

二、中文發明摘要：

一種記憶體管理表處理方法，用以將屬於多個記憶體管理表之多個登錄儲存至記憶體儲存裝置的緩衝記憶體中，其中每個登錄具有至少一個無效位元。本方法包括在緩衝記憶體中針對各個記憶體管理表劃分對應的區域。本方法也包括針對各個記憶體管理表記錄對應的無效位元資訊。本方法還包括根據對應各個記憶體管理表的無效位元資訊移除每個登錄中的無效位元，以產生對應每個登錄的有效資料串。本方法更包括將每個有效資料串寫入至緩衝記憶體中的對應區域中。基此，緩衝記憶體之儲存空間能夠有效地被利用。

三、英文發明摘要：

A memory management table processing method for

writing entries belonging to a plurality of memory management tables into a buffer memory is provided, wherein each entry consists of a plurality of bits and includes at least one null bit. The method includes dividing the buffer memory into a plurality of areas respectively corresponding to each of the memory management tables. The method also includes recording the information about the at least one null bit for each of the memory management tables. The method still includes removing the at least one null bit from each entry to generate a valid data string corresponding to each of the entries. The method further includes writing the each of the valid data strings into the corresponding area in the buffer memory. Accordingly, the storage space of the buffer memory can be utilized efficiently.

四、指定代表圖：

(一) 本案之指定代表圖：圖 1

(二) 本代表圖之元件符號簡單說明：

S1、S3、S5、S7：資記憶體管理表處理方法的步驟

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

七、申請專利範圍：

1. 一種記憶體管理表處理方法，用於將屬於多個記憶體管理表之多個登錄(entry)儲存至一記憶體儲存裝置的一緩衝記憶體中，其中該些記憶體管理表的每一該些登錄具有至少一無效位元，該記憶體管理表處理方法包括：

在該緩衝記憶體中劃分用於儲存該些記憶體管理表的多個區域，其中每一該些區域對應該些記憶體管理表的其中之一；

記錄對應每一該些記憶體管理表的一無效位元資訊，其中該些無效位元資訊包括關於該些記憶體管理表的每一該些登錄的該至少一無效位元的資訊；

根據該些無效位元資訊移除每一該些登錄中的至少一無效位元資料以產生對應該些記憶體管理表之該些登錄的多個有效資料串；以及

將每一該些有效資料串寫入至該緩衝記憶體中的該些區域中的一對應區域中。

2. 如申請專利範圍第 1 項所述之記憶體管理表處理方法，其中該些記憶體管理表包括一第一記憶體管理表與一第二記憶體管理表，

其中在該緩衝記憶體中劃分用於該些記憶體管理表的該些區域的步驟包括：在該緩衝記憶體中劃分對應該第一記憶體管理表的一第一區域與對應該第二記憶體管理表的一第二區域。

3. 如申請專利範圍第 2 項所述之記憶體管理表處理

方法，其中記錄對應每一該些記憶體管理表的該無效位元資訊的步驟包括：

記錄對應該第一記憶體管理表的第一無效位元資訊，其中該第一無效位元資訊包括關於該第一記憶體管理表的每一該些登錄的至少一第一無效位元的資訊；以及

記錄對應該第二記憶體管理表的第二無效位元資訊，其中該第二無效位元資訊包含關於該第二記憶體管理表的每一該些登錄的至少一第二無效位元的資訊。

4. 如申請專利範圍第 3 項所述之記憶體管理表處理方法，其中根據該些無效位元資訊移除每一該些登錄中的該至少一無效位元資料以產生對應該些記憶體管理表之該些登錄的該些有效資料串的步驟包括：

根據對應該第一記憶體管理表的該第一無效位元資訊，移除屬於該第一記憶體管理表之多個登錄中的多個無效位元資料以產生對應該第一記憶體管理表之該些登錄的多個有效資料串；以及

根據對應該第二記憶體管理表的該第二無效位元資訊，移除屬於該第二記憶體管理表之多個登錄中的多個無效位元資料以產生對應該第二記憶體管理表之該些登錄的多個有效資料串。

5. 如申請專利範圍第 4 項所述之記憶體管理表處理方法，其中將每一該些有效資料串寫入至該緩衝記憶體中的該些區域之中的該對應區域中的步驟包括：

將對應該第一記憶體管理表之該些登錄的該些有效

資料串寫入至該第一區域；以及

將對應該第一記憶體管理表之該些登錄的該些有效資料串寫入至該第二區域。

6. 如申請專利範圍第 1 項所述之記憶體管理表處理方法，更包括：

從該緩衝記憶體中的該些區域讀取對應該些記憶體管理表之該些登錄的該些有效資料串；以及

根據該些記憶體管理表的該些無效位元資訊將從該緩衝記憶體中的該些區域中讀取的該些有效資料串回復成屬於該些記憶體管理表之該些登錄。

7. 一種記憶體控制器，用以管理一可複寫式非揮發性記憶體模組，該記憶體控制器包括：

一主機介面，用以耦接至一主機系統；

一記憶體介面，耦接至該可複寫式非揮發性記憶體模組；

一記憶體管理電路，耦接至該主機介面與該記憶體介面；

一緩衝記憶體，耦接至該記憶體管理電路並且用以暫存資料；以及

一暫存資料處理電路，耦接至該緩衝記憶體與該記憶體管理電路，並且用於從該記憶體管理電路中接收屬於多個記憶體管理表之多個登錄，其中該些記憶體管理表的每一該些登錄具有至少一無效位元，

其中該暫存資料處理電路在該緩衝記憶體中劃分用

於儲存該些記憶體管理表的多個區域，其中每一該些區域對應該些記憶體管理表的其中之一，

其中該暫存資料處理電路記錄對應每一該些記憶體管理表的一無效位元資訊，其中該些無效位元資訊包括關於該些記憶體管理表的每一該些登錄的該至少一無效位元的資訊，

其中該暫存資料處理電路根據該些無效位元資訊移除每一該些登錄中的至少一無效位元資料以產生對應該些記憶體管理表之該些登錄的多個有效資料串，以及將每一該些有效資料串寫入至該緩衝記憶體中的該些區域中的一對應區域中。

8. 如申請專利範圍第 7 項所述之記憶體控制器，其中該些記憶體管理表包括一第一記憶體管理表與一第二記憶體管理表，

其中該暫存資料處理電路在該緩衝記憶體中劃分對應該第一記憶體管理表的一第一區域與對應該第二記憶體管理表的一第二區域。

9. 如申請專利範圍第 8 項所述之記憶體控制器，其中該暫存資料處理電路記錄對應該第一記憶體管理表的一第一無效位元資訊並且記錄對應該第二記憶體管理表的一第二無效位元資訊，其中該第一無效位元資訊包括關於該第一記憶體管理表的每一該些登錄的至少一第一無效位元的資訊並且該第二無效位元資訊包含關於該第二記憶體管理表的每一該些登錄的至少一第二無效位元的資訊。

10. 如申請專利範圍第 9 項所述之記憶體控制器，

其中該暫存資料處理電路根據對應該第一記憶體管理表的該第一無效位元資訊，移除屬於該第一記憶體管理表之多個登錄中的多個無效位元資料以產生對應該第一記憶體管理表之該些登錄的多個有效資料串，

其中該暫存資料處理電路根據對應該第二記憶體管理表的該第二無效位元資訊，移除屬於該第二記憶體管理表之多個登錄中的多個無效位元資料以產生對應該第二記憶體管理表之該些登錄的多個有效資料串。

11. 如申請專利範圍第 10 項所述之記憶體控制器，其中該暫存資料處理電路將對應該第一記憶體管理表之該些登錄的該些有效資料串寫入至該第一區域並且將對應該第一記憶體管理表之該些登錄的該些有效資料串寫入至該第二區域。

12. 如申請專利範圍第 7 項所述之記憶體控制器，其中該暫存資料處理電路更用以從該緩衝記憶體中的該些區域讀取對應該些記憶體管理表之該些登錄的該些有效資料串，並且根據該些記憶體管理表的該些無效位元資訊將從該緩衝記憶體中的該些區域中讀取的該些有效資料串回復成屬於該些記憶體管理表之該些登錄。

13. 一種記憶體儲存裝置，包括：

一連接器，耦接至一主機系統；

一可複寫式非揮發性記憶體模組，用以儲存資料；以

及

一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體控制器包括：

- 一主機介面，耦接至該連接器；
- 一記憶體介面，耦接至該可複寫式非揮發性記憶體模組；
- 一記憶體管理電路，耦接至該主機介面與該記憶體介面；
- 一緩衝記憶體，用以暫存資料；以及
- 一暫存資料處理電路，耦接至該緩衝記憶體與該記憶體管理電路，

其中該暫存資料處理電路用以從該記憶體管理電路中接收屬於多個記憶體管理表之多個登錄，其中該些記憶體管理表的每一該些登錄具有至少一無效位元，

其中該暫存資料處理電路在該緩衝記憶體中劃分用於該些記憶體管理表的多個區域，其中每一該些區域對應該些記憶體管理表的其中之一，

其中該暫存資料處理電路記錄對應每一該些記憶體管理表的一無效位元資訊，其中該些無效位元資訊包括關於該些記憶體管理表的每一該些登錄的該至少一無效位元的資訊，

其中該暫存資料處理電路根據該些無效位元資訊移除每一該些登錄中的至少一無效位元資料以產生對應該些記憶體管理表之該些登錄的多個有效資料串並且將每一該些有效資料串寫入至該緩衝記憶體中的該些區域之中的一

對應區域中。

14. 如申請專利範圍第 13 項所述之記憶體儲存裝置，其中該些記憶體管理表包括一第一記憶體管理表與一第二記憶體管理表，

其中該暫存資料處理電路在該緩衝記憶體中劃分對應該第一記憶體管理表的一第一區域與對應該第二記憶體管理表的一第二區域。

15. 如申請專利範圍第 14 項所述之記憶體儲存裝置，其中該暫存資料處理電路記錄對應該第一記憶體管理表的一第一無效位元資訊並且記錄對應該第二記憶體管理表的一第二無效位元資訊，其中該第一無效位元資訊包括關於該第一記憶體管理表的每一該些登錄的至少一第一無效位元的資訊並且該第二無效位元資訊包含關於該第二記憶體管理表的每一該些登錄的至少一第二無效位元的資訊。

16. 如申請專利範圍第 15 項所述之記憶體儲存裝置，其中該暫存資料處理電路根據對應該第一記憶體管理表的該第一無效位元資訊，移除屬於該第一記憶體管理表之多個登錄中的多個無效位元資料以產生對應該第一記憶體管理表之該些登錄的多個有效資料串，

其中該暫存資料處理電路根據對應該第二記憶體管理表的該第二無效位元資訊，移除屬於該第二記憶體管理表之多個登錄中的多個無效位元資料以產生對應該第二記憶體管理表之該些登錄的多個有效資料串。

17. 如申請專利範圍第 16 項所述之記憶體儲存裝置，其中該暫存資料處理電路將對應該第一記憶體管理表之該些登錄的該些有效資料串寫入至該第一區域並且將對應該第一記憶體管理表之該些登錄的該些有效資料串寫入至該第二區域。

18. 如申請專利範圍第 13 項所述之記憶體儲存裝置，其中該暫存資料處理電路更用以從該緩衝記憶體中的該些區域讀取對應該些記憶體管理表之該些登錄的該些有效資料串，

其中該暫存資料處理電路根據該些記憶體管理表的該些無效位元資訊將從該緩衝記憶體中的該些區域中讀取的該些有效資料串回復成屬於該些記憶體管理表之該些登錄。

19. 一種記憶體管理表處理方法，其中該記憶體管理表具有多筆登錄(entry)，且各該登錄具有至少一無效位元，該記憶體管理表處理方法包括：

在一記憶體中劃分一預定區域，用於儲存該記憶體管理表；

記錄該記憶體管理表的一無效位元資訊，其中該無效位元資訊包括關於該記憶體管理表的每一該些登錄的該至少一無效位元的資訊；

確認接收到該記憶體管理表的該些登錄至少其中之一；

根據該無效位元資訊移除該些登錄至少其中之一的

至少一無效位元資料以產生屬於該記憶體管理表之該些登錄至少其中之一的有效資料串；以及

將該有效資料串寫入至該預定區域。




圖 1




圖 2A




圖 2B




圖 2C




圖 3




圖 4




圖 5




圖 6




圖 7




圖 8




圖 9




圖 10

writing entries belonging to a plurality of memory management tables into a buffer memory is provided, wherein each entry consists of a plurality of bits and includes at least one null bit. The method includes dividing the buffer memory into a plurality of areas respectively corresponding to each of the memory management tables. The method also includes recording the information about the at least one null bit for each of the memory management tables. The method still includes removing the at least one null bit from each entry to generate a valid data string corresponding to each of the entries. The method further includes writing the each of the valid data strings into the corresponding area in the buffer memory. Accordingly, the storage space of the buffer memory can be utilized efficiently.

四、指定代表圖：

(一) 本案之指定代表圖：圖 1

(二) 本代表圖之元件符號簡單說明：

S1、S3、S5、S7：資記憶體管理表處理方法的步驟

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無