(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2023-0069026
(43) 공개일자 2023년05월18일

(51) 국제특허분류(Int. Cl.)
H01L 31/113 (2006.01) *G06N 3/063* (2023.01)
H01L 31/032 (2006.01) *H01L 31/18* (2006.01)
H10K 99/00 (2023.01)
(52) CPC특허분류
H01L 31/1136 (2013.01)
G06N 3/063 (2013.01)
(21) 출원번호 10-2022-0149341
(22) 출원일자 2022년11월10일
심사청구일자 2022년11월10일
(30) 우선권주장
1020210154672 2021년11월11일 대한민국(KR)

(71) 출원인
서강대학교산학협력단
서울특별시 마포구 백범로 35 (신수동, 서강대학교)
(72) 발명자
윤광석
서울특별시 서초구 신반포로23길 41 신반포2지구 아파트 113동 604호
김태우
서울특별시 마포구 백범로 35 서강대학교
(74) 대리인
신진현

전체 청구항 수 : 총 8 항


(54) 발명의 명칭 **광 시냅스 트랜지스터 및 그 제조방법**

(57) 요 약


광 시냅스 트랜지스터에 관한 기술이 개시된다. 상기 광 시냅스 트랜지스터는 게이트 전극부, 상기 게이트 전극부 상에 마련되는 유전체부, 상기 유전체부 상에 마련되는 전자트랩부, 상기 전자트랩부 상에 마련되는 광전기변환부, 상기 광전기변환부 상에 마련되는 채널부, 상기 채널부에 전기적으로 연결되는 소스 전극부 및 상기 소스

(뒷면에 계속)

대 표 도 - 도2



(a)



(b)

전극부와 이격되게 마련되며, 상기 채널부에 전기적으로 연결되는 드레인 전극부를 포함한다. 인가되는 광에 의해 상기 광전기변환부에서 생성되는 전자 및 홀은 각각 상기 전자트랩부 및 상기 채널부로 이동할 수 있다. 상기 전자트랩부는 상기 광전기변환부 보다 낮은 에너지레벨을 가질 수 있다.

본 명세서에서 개시하는 광 시냅스 트랜지스터는 별도로 전자트랩부를 마련함으로써 광에 의해 생성되는 전자가 광전기변환부에 머물러 있는 것이 아니라 전자트랩부로 이동하도록 함으로써 채널부로 이동한 홀과 전자트랩부로 이동한 전자 사이의 에너지 장벽을 더욱 크게 함으로서 광전류의 향상 및 메모리 상태(memory state)를 오래 유지할 수 있는 효과를 제공해 줄 수 있다.

(52) CPC특허분류
H01L 31/032 (2013.01)
H01L 31/18 (2021.01)
H10K 85/10 (2023.02)
H10K 85/40 (2023.02)

이 발명을 지원한 국가연구개발사업
과제고유번호 1711126448
과제번호 2018-0-01421-004
부처명 과학기술정보통신부
과제관리(전문)기관명 정보통신기획평가원
연구사업명 대학ICT연구센터지원사업
연구과제명 인공지능 서비스 실현을 위한 지능형 반도체 설계 핵심기술 개발
기 여 율 30/100
과제수행기관명 서강대학교산학협력단
연구기간 2018.06.01 ~ 2021.12.31
이 발명을 지원한 국가연구개발사업
과제고유번호 1711111144
과제번호 2019R1A2B5B01070298
부처명 과학기술정보통신부
과제관리(전문)기관명 한국연구재단
연구사업명 이공분야기초연구사업
연구과제명 섬유 형태의 슈퍼커패시터를 활용한 스위치 슈퍼커패시터회로 및 이를 이용한 자가발전 기반의 의복형 센서 개발
기 여 율 70/100
과제수행기관명 서강대학교 산학협력단
연구기간 2019.03.01 ~ 2022.02.28

명 세 서

청구범위

청구항 1

게이트 전극부;

상기 게이트 전극부 상에 마련되는 유전체부;

상기 유전체부 상에 마련되는 전자트랩부;

상기 전자트랩부 상에 마련되는 광전기변환부;

상기 광전기변환부 상에 마련되는 채널부;

상기 채널부에 전기적으로 연결되는 소스 전극부; 및

상기 소스 전극부와 이격되게 마련되며, 상기 채널부에 전기적으로 연결되는 드레인 전극부를 포함하는 광 시냅스 트랜지스터.

청구항 2

제1항에 있어서,

인가되는 광에 의해 상기 광전기변환부에서 생성되는 전자 및 홀은 각각 상기 전자트랩부 및 상기 채널부로 이동하는 광 시냅스 트랜지스터.

청구항 3

제1항에 있어서,

상기 전자트랩부는 상기 광전기변환부 보다 낮은 에너지레벨을 가지는 광 시냅스 트랜지스터.

청구항 4

제1항에 있어서,

상기 채널부는 TIPS-펜타센을 포함하며,

상기 광전기변환부는 페로브스카이트를 포함하며,

상기 전자트랩부는 SnO_2, ZnO 또는 TiO_2를 포함하며,

상기 유전체부는 SiO_2를 포함하는 광 시냅스 트랜지스터.

청구항 5

게이트 전극부를 준비하는 과정;

상기 게이트 전극부 상에 유전체부를 마련하는 과정;

상기 유전체부 상에 전자트랩부를 마련하는 과정;

상기 전자트랩부 상에 광전기변환부를 마련하는 과정;

상기 광전기변환부 상에 채널부를 마련하는 과정;

상기 채널부에 전기적으로 연결되는 소스 전극부를 마련하는 과정; 및

상기 소스 전극부와 이격되게 상기 채널부에 전기적으로 연결되는 드레인 전극부를 마련하는 과정을 포함하는 광 시냅스 트랜지스터 제조방법.

청구항 6

제5항에 있어서,

상기 전자트랩부를 마련하는 과정은 SnO_2, ZnO 또는 TiO_2가 물에 분산된 콜로이드 용액을 상기 유전체부 상에 코팅하는 과정을 포함하는 광 시냅스 트랜지스터 제조방법.

청구항 7

제5항에 있어서,

상기 광전기변환부를 마련하는 과정은 CsBr 및 $PbBr_2$ 파우더를 DMSO 용매에 녹인 후 상기 전자트랩부 상에 코팅하는 과정을 포함하는 광 시냅스 트랜지스터 제조방법.

청구항 8

제5항에 있어서,

상기 채널부를 마련하는 과정은 TIPS-펜타센과 폴리스티렌을 클로로벤젠에 녹인 후 상기 광전기변환부 상에 코팅하는 과정을 포함하는 광 시냅스 트랜지스터 제조방법.

발명의 설명

기 술 분 야

[0001] 본 명세서에 개시하는 기술은 대체로 광 시냅스 트랜지스터 및 그 제조방법에 관한 것으로, 보다 구체적으로는 전자트랩부를 이용하여 메모리 상태를 오래 유지할 수 있는 광 시냅스 트랜지스터 및 그 제조방법에 관한 것이다.

배 경 기 술

[0002] 전통적인 von Neumann 방식의 정보처리는 단일 채널을 통해 직렬 및 순차적으로 계산을 수행하기 때문에 순간적으로 생성되고 무작위로 이동하는 대용량 정보를 처리하는 데 적합하지 않다. 이러한 전통적인 방식으로 많은 양의 데이터를 처리하는 것은 von Neumann 병목 현상이라고 하는 지연 및 실패와 많은 에너지 소비에 직면할 수 있다.

[0003] 최근에 연구자들은 고도로 통합되어 처리할 수 있는 인간의 두뇌에 주목하여 시냅스 트랜지스터를 활용하여 인간의 뇌를 모방한 뉴로모픽 시스템에 대한 연구가 활발하게 진행되고 있다.

[0004] 시냅스 트랜지스터와 관련한 종래기술로는 대한민국 출원특허 KR 제10-2017-0048610호 “맴캐패시터를 이용한 트랜지스터 소자 및 그 제조방법” 등이 있다. 종래기술은 산소 공공을 도펀트로 사용하는 산화물 반도체 재질의 산화물 반도체층과 산소 공공을 포함하는 산화물 재질인 게이트 절연층 사이에서 산소 이온을 이동하여 나타나는 맴캐패시터의 특성을 트랜지스터 소자에 이용함으로써, 시냅스의 거동을 모사하는 시냅틱 트랜지스터 소자를 개시하고 있다. 종래기술과 같이 게이트 전압으로 시냅스 특정을 구현하는 트랜지스터의 경우 시냅스의 거동 모사에 있어서 대역폭, 전송 속도, 소비 전력 등에서 개선할 부분이 여전히 존재하는 문제점이 있다.

발명의 내용

해결하려는 과제

[0005] 본 명세서에서 개시하는 기술은 상기한 종래기술의 문제점을 해결하기 위하여 도출된 것으로서, 게이트 전압으로 시냅스 특성을 구현하는 트랜지스터가 아닌 광을 통해 시냅스 특성을 구현하는 광 시냅스 트랜지스터로, 게이트 전압을 이용한 시냅스 트랜지스터에 비해 넓은 대역폭, 빠른 전송 속도, 낮은 소비 전력을 가지는 광 시냅스 트랜지스터 및 그 제조방법에 관한 기술을 제공하는 것이다.

과제의 해결 수단

[0006] 일 실시 예에 있어서, 광 시냅스 트랜지스터에 관한 기술이 개시(disclosure)된다. 상기 광 시냅스 트랜지스터는 게이트 전극부, 상기 게이트 전극부 상에 마련되는 유전체부, 상기 유전체부 상에 마련되는 전자트랩부, 상

기 전자트랩부 상에 마련되는 광전기변환부, 상기 광전기변환부 상에 마련되는 채널부, 상기 채널부에 전기적으로 연결되는 소스 전극부 및 상기 소스 전극부와 이격되게 마련되며, 상기 채널부에 전기적으로 연결되는 드레인 전극부를 포함한다.

[0007] 인가되는 광에 의해 상기 광전기변환부에서 생성되는 전자 및 홀은 각각 상기 전자트랩부 및 상기 채널부로 이동할 수 있다.

[0008] 상기 전자트랩부는 상기 광전기변환부 보다 낮은 에너지레벨을 가질 수 있다.

[0009] 일례로, 상기 채널부는 TIPS-펜타센을 포함할 수 있다. 상기 광전기변환부는 페로브스카이트를 포함할 수 있다. 상기 전자트랩부는 SnO_2, ZnO 또는 TiO_2를 포함할 수 있다. 상기 유전체부는 SiO_2를 포함할 수 있다.

[0010] 다른 실시 예에 있어서, 광 시냅스 트랜지스터 제조방법에 관한 기술이 개시된다. 상기 광 시냅스 트랜지스터 제조방법은 게이트 전극부를 준비하는 과정, 상기 게이트 전극부 상에 유전체부를 마련하는 과정, 상기 유전체부 상에 전자트랩부를 마련하는 과정, 상기 전자트랩부 상에 광전기변환부를 마련하는 과정, 상기 광전기변환부 상에 채널부를 마련하는 과정, 상기 채널부에 전기적으로 연결되는 소스 전극부를 마련하는 과정 및 상기 소스 전극부와 이격되게 상기 채널부에 전기적으로 연결되는 드레인 전극부를 마련하는 과정을 포함한다.

[0011] 상기 전자트랩부를 마련하는 과정은 SnO_2, ZnO 또는 TiO_2가 물에 분산된 콜로이드 용액을 상기 유전체부 상에 코팅하는 과정을 포함할 수 있다.

[0012] 상기 광전기변환부를 마련하는 과정은 CsBr 및 $PbBr_2$ 파우더를 DMSO 용매에 녹인 후 상기 전자트랩부 상에 코팅하는 과정을 포함할 수 있다.

[0013] 상기 채널부를 마련하는 과정은 TIPS-펜타센과 폴리스티렌을 클로로벤젠에 녹인 후 상기 광전기변환부 상에 코팅하는 과정을 포함할 수 있다.

발명의 효과

[0014] 본 명세서에서 개시하는 광 시냅스 트랜지스터는 광을 통해 시냅스 특성을 구현함으로써 게이트 전압을 이용한 시냅스 트랜지스터에 비해 넓은 대역폭, 빠른 전송 속도, 낮은 소비 전력을 가지는 효과를 제공해 줄 수 있다.

[0015] 특히, 본 명세서에서 개시하는 광 시냅스 트랜지스터는 별도로 전자트랩부를 마련함으로써 광에 의해 생성되는 전자가 광전기변환부에 머물러 있는 것이 아니라 전자트랩부로 이동하도록 함으로써 채널부로 이동한 홀과 전자트랩부로 이동한 전자 사이의 에너지 장벽을 더욱 크게 함으로서 광전류의 향상 및 메모리 상태(memory state)를 오래 유지할 수 있는 효과를 제공해 줄 수 있다.

[0016] 본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.

[0017] 전술한 내용은 이후 보다 자세하게 기술되는 사항에 대해 간략화된 형태로 선택적인 개념만을 제공한다. 본 내용은 특허 청구 범위의 주요 특징 또는 필수적 특징을 한정하거나, 특허청구범위의 범위를 제한할 의도로 제공되는 것은 아니다.

도면의 간단한 설명

[0018] 도 1은 생물학적 신경 시냅스와 일 실시 예에 따른 본 명세서에서 개시하는 광 시냅스 트랜지스터의 개념도이다.

도 2는 채널부와 광전기변환부 즉, 이중층(double layer)의 에너지밴드 다이어그램(energy band diagram) 및 채널부, 광전기변환부와 전자트랩부 즉, 삼중층(triple layer)의 에너지밴드 다이어그램을 보여주는 도면이다.

도 3은 실제 제작된 광 시냅스 트랜지스터의 삼중층의 단면의 SEM 이미지, 5x4 어레이로 실제 제작된 광 시냅스 트랜지스터의 실측 이미지 및 실제 제작된 광 시냅스 트랜지스터의 소스 전극부와 드레인 전극부의 이미지를 보여주는 도면이다.

도 4는 광 시냅스 트랜지스터의 제작에 활용된 소재인 SnO_2, TIPS, $CsPbBr_3$, $CsPbBr_3$/TIPS, SnO_2/$CsPbBr_3$/TIPS 필름의 자외선-가시광선 흡수 스펙트럼을 보여주는 도면이다.

도 5는 광 스파이크(light spike)를 광 시냅스 트랜지스터에 제공할 경우의 이중층과 삼중층의 시냅스 특성, 이중층의 EPSC(excitatory post-synaptic current) 동작, 삼중층의 EPSC 동작 및 광 스파이크 인터벌(△t)의 변화에 따른 이중층과 삼중층의 PPF(paired pulse facilitation, 쌍 펄스 촉진) 인덱스의 변화를 보여주는 도면이다.

도 6은 광 스파이크의 폭에 따른 이중층의 △EPSC, 삼중층의 △EPSC, 이중층과 삼중층의 △EPSC의 피크(peak)를, 광 스파이크의 개수 변화에 따른 이중층의 △EPSC, 삼중층의 △EPSC, 이중층과 삼중층의 △EPSC의 피크(peak)를, 광 스파이크의 세기 변화에 따른 이중층의 △EPSC, 삼중층의 △EPSC, 이중층과 삼중층의 △EPSC의 피크(peak)를 보여주는 도면이다.

도 7은 드레인 전압 변화에 따른 이중층의 △EPSC, 삼중층의 △EPSC를, 극한 조건에서의 이중층의 EPSC, 삼중층의 EPSC를 보여주는 도면이다.

발명을 실시하기 위한 구체적인 내용

[0019] 이하, 본 명세서에 개시된 실시 예들을 도면을 참조하여 상세하게 설명하고 자 한다. 본문에서 달리 명시하지 않는 한, 도면의 유사한 참조번호들은 유사한 구성요소들을 나타낸다. 상세한 설명, 도면들 및 청구항들에서 상술하는 예시적인 실시 예들은 한정을 위한 것이 아니며, 다른 실시 예들이 이용될 수 있으며, 여기서 개시되는 기술의 사상이나 범주를 벗어나지 않는 한 다른 변경들도 가능하다. 본 기술분야의 통상의 기술자는 본 개시의 구성요소들, 즉 여기서 일반적으로 기술되고, 도면에 기재되는 구성요소들을 다양하게 다른 구성으로 배열, 구성, 결합, 도안할 수 있으며, 이것들의 모두는 명백하게 고안되며, 본 개시의 일부를 형성하고 있음을 용이하게 이해할 수 있을 것이다. 도면에서 여러 층(또는 막), 영역 및 형상을 명확하게 표현하기 위하여 구성요소의 폭, 길이, 두께 또는 형상 등은 과장되어 표현될 수도 있다.

[0020] 일 구성요소가 다른 구성요소에 "마련"이라고 언급되는 경우, 상기 일 구성요소가 상기 다른 구성요소에 직접 마련되는 경우는 물론, 이들 사이에 추가적인 구성요소가 개재되는 경우도 포함할 수 있다.

[0021] 일 구성요소가 다른 구성요소에 "연결"이라고 언급되는 경우, 상기 일 구성요소가 상기 다른 구성요소에 직접 연결되는 경우는 물론, 이들 사이에 추가적인 구성요소가 개재되는 경우도 포함할 수 있다.

[0022] 개시된 기술에 관한 설명은 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 개시된 기술의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시 예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 개시된 기술의 권리범위는 기술적 사상을 실현할 수 있는 균등물을 포함하는 것으로 이해되어야 한다.

[0023] 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, “포함하다” 또는 “가지다” 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

[0024] 여기서 사용된 모든 용어들은 다르게 정의되지 않는 한, 개시된 기술이 속하는 분야에서 통상의 기술자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.

[0025] 도 1은 생물학적 신경 시냅스와 일 실시 예에 따른 본 명세서에서 개시하는 광 시냅스 트랜지스터의 개념도이다. 도 2의 (a)는 채널부와 광전기변환부 즉, 이중층(double layer)의 에너지밴드 다이어그램(energy band diagram)을 보여주는 도면이다. 도 2의 (b)는 채널부, 광전기변환부와 전자트랩부 즉, 삼중층(triple layer)의 에너지밴드 다이어그램을 보여주는 도면이다. 도 3의 (a)는 실제 제작된 광 시냅스 트랜지스터의 삼중층의 단면의 SEM 이미지를 보여주는 도면이다. 도 3의 (b)는 5x4 어레이로 실제 제작된 광 시냅스 트랜지스터의 실측 이미지를 보여주는 도면이다. 도 3의 (c)는 실제 제작된 광 시냅스 트랜지스터의 소스 전극부와 드레인 전극부의 이미지를 보여주는 도면이다. 도 4는 광 시냅스 트랜지스터의 제작에 활용된 소재인 SnO_2, TIPS, $CsPbBr_3$, $CsPbBr_3$/TIPS, SnO_2/$CsPbBr_3$/TIPS 필름의 자외선-가시광선 흡수 스펙트럼을 보여주는 도면이다. 도 5의 (a)는 광 스파이크(light spike)를 광 시냅스 트랜지스터에 제공할 경우의 이중층과 삼중층의 시냅스 특성을 보여주는 도면이다. 도 5의 (b)는 두번의 연속적인 광 스파이크를 광 시냅스 트랜지스터에 제공할 경우의 이중층의 EPSC(excitatory post-synaptic current) 동작을 보여주는 도면이다. 도 5의 (c)는 두번의 연속적인 광 스

파이크를 광 시냅스 트랜지스터에 제공할 경우의 삼중층의 EPSC 동작을 보여주는 도면이다. 도 5의 (d)는 광 스파이크 인터벌(△t)의 변화에 따른 이중층과 삼중층의 PPF(paired pulse facilitation, 쌍 펄스 촉진) 인덱스의 변화를 보여주는 도면이다. 도 6의 (a) 내지 (c)는 각각 광 시냅스 트랜지스터에 제공되는 광 스파이크의 제공 시간인 폭(width)의 변화에 따른 이중층의 △EPSC, 삼중층의 △EPSC 및 이중층과 삼중층의 △EPSC의 피크(peak)를 보여주는 도면이다. 도 6의 (d) 내지 (f)는 각각 광 시냅스 트랜지스터에 제공되는 광 스파이크의 개수 변화에 따른 이중층의 △EPSC, 삼중층의 △EPSC 및 이중층과 삼중층의 △EPSC의 피크(peak)를 보여주는 도면이다. 도 6의 (g) 및 (i)는 각각 광 시냅스 트랜지스터에 제공되는 광 스파이크의 세기 변화에 따른 이중층의 △EPSC, 삼중층의 △EPSC 및 이중층과 삼중층의 △EPSC의 피크(peak)를 보여주는 도면이다. 도 7의 (a)는 광 시냅스 트랜지스터에 제공되는 광 스파이크의 폭 및 세기가 각각 1sec 및 42 μW/cm^2인 경우의 드레인 전압 변화에 따른 이중층의 △EPSC를 보여주는 도면이다. 도 7의 (b)는 광 시냅스 트랜지스터에 제공되는 광 스파이크의 폭 및 광 스파이크의 세기가 각각 1sec 및 42 μW/cm^2인 경우의 드레인 전압 변화에 따른 삼중층의 △EPSC를 보여주는 도면이다. 도 7의 (c)는 드레인 전압, 광 스파이크의 폭 및 광 스파이크의 세기가 각각 -0.1mV, 10msec 및 0.17 μW/cm^2인 경우의 이중층의 EPSC를 보여주는 도면이다. 도 7의 (d)는 드레인 전압, 광 스파이크의 폭 및 광 스파이크의 세기가 각각 -0.1mV, 10msec 및 0.17 μW/cm^2인 경우의 삼중층의 EPSC를 보여주는 도면이다.

[0026] 이하 도면을 참조하여 본 명세서에서 개시하는 광 시냅스 트랜지스터 및 광 시냅스 트랜지스터 제조방법에 대하여 설명하기로 한다.

[0027] 먼저 도 1의 좌측에 도시된 생물학적 신경 시냅스의 메커니즘을 설명하기로 한다. 신경 시냅스는 시냅스 전(Pre-synapse)에서 시냅스 후(Post-synapse) 뉴런으로 전달되는 정보를 교환하는 뉴런 간의 연결이다. 외부 자극에 의해 신경 전달 물질은 시냅스 후 전류를 생성하면서 시냅스 후 뉴런의 수용체에 결합한다. 도 1의 우측에 도시된 그림은 이 생물학적 과정을 모방한 본 명세서에서 제안하는 광 시냅스 트랜지스터(100)를 보여준다. 외부 입력은 광 스파이크(light spike)로 정의되며, 광 스파이크의 인가에 따라 증가된 드레인 전류는 광 시냅스 트랜지스터에서 데이터의 수집, 전송 및 저장에 중요한 EPSC(excitatory postsynaptic current)로 정의된다.

[0028] 도면을 참조하면, 본 명세서에서 개시하는 광 시냅스 트랜지스터(100)는 게이트 전극부(110), 유전체부(120), 전자트랩부(130), 광전기변환부(140), 채널부(150), 소스 전극부(160) 및 드레인 전극부(170)를 포함한다.

[0029] 게이트 전극부(110)는 광 스파이크에 의해 변화된 채널부(150)의 전도도(conductance)를 초기 상태(initial state)로 변환시키는 역할을 수행할 수 있다. 예로서, 게이트 전극부(110)에 강한 음 전압을 가함으로써 채널부(150)의 홀과 전자트랩부(130)의 전자의 재결합을 촉진시켜 광 스파이크에 의해 변화된 채널부(150)의 전도도를 초기 상태로 돌아오게 할 수 있다. 게이트 전극부(110)의 소재로는 예로서 n-type Si이 사용될 수 있으나, 상술한 기능을 수행할 수 있는 한 게이트 전극부(110)의 소재에는 그 제한이 없다.

[0030] 유전체부(120)는 게이트 전극부(110) 상에 마련된다. 유전체부(120)는 후술하는 전자트랩부(130)와 게이트 전극부(110)를 절연하는 기능을 수행한다. 유전체부(120)로는 SiO_2가 사용될 수 있으나, 상술한 기능을 수행할 수 있는 한 유전체부(120)의 소재에는 그 제한이 없다.

[0031] 전자트랩부(130)는 유전체부(120) 상에 마련된다. 전자트랩부(130)는 후술하는 광전기변환부(140) 보다 낮은 에너지레벨을 가질 수 있다. 인가되는 광(예를 들면, 광 스파이크)에 의해 광전기변환부(140)에서 생성되는 전자는 전자트랩부(130)로 이동하여 트랩(trap)된다. 전자트랩부(130)의 소재로는 SnO_2, ZnO 또는 TiO_2가 사용될 수 있으나, 후술하는 기능을 수행할 수 있는 한 전자트랩부(130)의 소재에는 그 제한이 없다.

[0032] 광전기변환부(140)는 전자트랩부(130) 상에 마련된다. 광전기변환부(140)는 인가되는 광에 의해 전자 및 홀 쌍을 생성한다. 광전기변환부(140)의 소재로는 페로브스카이트($CsPbBr_3$)가 사용될 수 있으나, 후술하는 기능을 수행할 수 있는 한 광전기변환부(140)의 소재에는 그 제한이 없다.

[0033] 채널부(150)는 광전기변환부(140) 상에 마련된다. 인가되는 광에 의해 광전기변환부(140)에서 생성되는 홀은 채널부(150)로 이동된다. 채널부(150)는 후술하는 소스 전극부(160) 및 드레인 전극부(170) 사이의 전압(이하 드레인 전압, V_d)에 의해 전하가 이동할 수 있는 전하 수송층의 역할을 수행할 수 있다. 인가되는 광에 의해 광전기변환부(140)에서 생성되어 채널부(150)로 이동된 홀은 광 시냅스 트랜지스터(100)의 드레인 전류의 증가를 야기하며, 증가된 드레인 전류는 광 시냅스 트랜지스터(100)에서 데이터의 수집, 전송 및 저장에 중요한 의미를 가지는 EPSC(excitatory postsynaptic current)로 정의될 수 있다. 채널부(150)의 소재로는 p형 유기 반도체

물질인 6,13-Bis(triisopropylsilylethynyl)-pentacene(TIPS-펜타센, 이하 TIPS라고 칭하기로 한다)이 사용될 수 있으나, 후술하는 기능을 수행할 수 있는 한 채널부(150)의 소재에는 그 제한이 없다.

[0034] 소스 전극부(160)는 채널부(150)에 전기적으로 연결된다. 소스 전극부(160)의 소재로는 금이 사용될 수 있으나, 채널부(150)에 전기적으로 연결될 수 있는 한 소스 전극부(160)의 소재에는 그 제한이 없다.

[0035] 드레인 전극부(170)는 소스 전극부(160)와 이격되게 마련되며, 채널부(150)에 전기적으로 연결된다. 드레인 전극부(170)의 소재로는 금이 사용될 수 있으나, 채널부(150)에 전기적으로 연결될 수 있는 한 드레인 전극부(170)의 소재에는 그 제한이 없다.

[0036] 본 명세서에서 개시하는 광 시냅스 트랜지스터 제조방법은 게이트 전극부(110)를 준비하는 과정, 게이트 전극부(110) 상에 유전체부(120)를 마련하는 과정, 유전체부(120) 상에 전자트랩부(130)를 마련하는 과정, 전자트랩부(130) 상에 광전기변환부(140)를 마련하는 과정, 광전기변환부(140) 상에 채널부(150)를 마련하는 과정, 채널부(150)에 전기적으로 연결되는 소스 전극부(160)를 마련하는 과정 및 소스 전극부(160)와 이격되게 채널부(150)에 전기적으로 연결되는 드레인 전극부(170)를 마련하는 과정을 포함한다.

[0037] 일례로, 상기 전자트랩부(130)를 마련하는 과정은 SnO_2, ZnO 또는 TiO_2가 물에 분산된 콜로이드 용액을 유전체부(120) 상에 코팅하는 과정을 포함할 수 있다.

[0038] 일례로, 상기 광전기변환부(140)를 마련하는 과정은 CsBr 및 $PbBr_2$ 파우더를 DMSO 용매(Dimethyl Sulfoxide solvent)에 녹인 후 전자트랩부(130) 상에 코팅하는 과정을 포함할 수 있다.

[0039] 일례로, 상기 채널부(150)를 마련하는 과정은 TIPS-펜타센(trilsopropylsilyle-thynyl-pentacene, 이하 TIPS라 함)과 폴리스티렌(polystyrene)을 클로로벤젠(chlorobenzene)에 녹인 후 광전기변환부(140) 상에 코팅하는 과정을 포함할 수 있다.

[0040] 본 명세서에서 개시하는 광 시냅스 트랜지스터(100)의 특성을 확인하기 위해 아래의 방식으로 광 시냅스 트랜지스터(100)를 제작하였다.

[0041] 먼저 광 시냅스 트랜지스터(100) 제작에 사용된 재료는 아래의 과정을 통해 제조되었다.

[0042] 페로브스카이트($CsPbBr_3$) 0.3M은 $PbBr_2$(>=98%, Sigma-Aldrich) 및 CsBr(99.999%, Sigma-Aldrich)을 DMSO(DMSO, 99.8%, SAMCHUN)에 용해하여 제조하였다. TIPS는 10mg의 6,13-Bis(triisopropylsilylethynyl)pentacene(>99%, TCI)과 10mg의 Polystyrene(Sigma-Aldrich)을 1mL의 Monochlorobenzene(>99.7%, DAEJUNG)에 용해하여 제조하였다. SnO_2는 SnO_2 콜로이드 용액(H_2O 콜로이드 분산에서 15%, thermos scientific)을 희석하여 제조하였다.

[0043] 재료를 준비한 다음 광 시냅스 트랜지스터(100)는 아래의 과정을 통해 제조되었다.

[0044] 100 nm의 SiO_2로 고농도로 도핑된 n형 실리콘을 준비하였다. 깨끗한 기판을 만들기 위해 기판에 아세톤, 이소프로필알코올, 탈이온수의 순서로 10분간 초음파 처리를 하였다. O_2 플라즈마는 5분 동안 기판에 적용하였다. 그 후, 제조된 SnO_2 용액을 기판에 떨어뜨리고 3000rpm, 30초로 스핀 코팅한 후 150℃에서 30분간 어닐링하였다. 다음으로, SnO_2에 $CsPbBr_3$ 용액을 4000rpm에서 60초 동안 스핀 코팅하였다. 그 후, 샘플을 진공 펌프에 넣어 용매를 제거하였다. 그런 다음, TIPS 용액을 페로브스카이트 층에 1000rpm에서 10초 동안 스핀 코팅하고 100° C에서 10분 동안 어닐링하였다. 마지막으로 50nm Au를 열 증착시켜 채널 너비가 1000㎛이고 길이가 50㎛인 소스 및 드레인 전극을 형성하였다.

[0045] 제작된 광 시냅스 트랜지스터(100)는 아래의 방식으로 특성화 및 측정을 진행하였다.

[0046] 전기적 측정을 위해 Keithley 4200-SCS 반도체 매개변수 분석기를 사용하여 장치의 시냅스 성능을 측정하였다. 자외선-흡수 스펙트럼 즉, UV-vis 흡수 측정은 JASCO V-750 분광 광도계로 수행하였다. 소자의 광학현미경 이미지는 Olympus BX51로 관찰하였으며, 나노이미지는 JSM-7100F FE-SEM으로 관찰하였다.

[0047] 이중층을 갖는 광 시냅스 트랜지스터는 상술한 과정과 동일한 과정으로 제작하되, 전자트랩부(130)에 해당하는 SnO_2를 제외하고 제작하였다.

[0048] 이하 도 2의 에너지밴드 다이어그램을 참조하여 전자트랩부(130)의 역할을 설명하기로 한다.

[0049] 도 2의 에너지 밴드 다이어그램은 층 사이에 계단식 에너지 장벽이 형성되는 이중층 및 삼중층에서 광 시냅스

트랜지스터(100)가 각각 어떻게 기능하는지 설명하기 위한 도면이다.

[0050] 광을 광 시냅스 트랜지스터를 비추면 광전기변환부(140)인 페로브스카이트($CsPbBr_3$)에서 전자-정공 쌍이 생성된다. 도 2의 (a)의 $CsPbBr_3$/TIPS 이중층 소자에서 정공은 내장된 전위 바이어스로 인해 채널부(150)인 TIPS 층으로 통과하지만 전자는 TIPS의 가장 낮은 비점유 분자 궤도(LUMO)와 페로브스카이트($CsPbBr_3$)의 전도대(CB)에 의해 생성된 장벽으로 인해 정공과 전자는 서로 쉽게 교차할 수 없다. 따라서 페로브스카이트($CsPbBr_3$)에 전자가 갇혀 있기 때문에 광이 꺼지더라도 전자와 정공과의 재결합이 방지되어 잠시 동안 전류가 계속 흐르게 된다. 그러나 이중층 구조에서는 장벽이 충분히 크지 않아 오랜 시간 동안 재결합을 막을 수는 없기 때문에 페로브스카이트($CsPbBr_3$)에 갇힌 전자는 소정의 시간이 경과한 후 정공과 빠르게 재결합하게 되어 채널부(150)를 통해 흐르는 채널 전류가 더 이상 흐르지 않게 된다.

[0051] 이중층 소자와 달리 도 2의 (b)의 SnO_2/$CsPbBr_3$/TIPS 삼중층 소자에서는 광에 의해 발생되는 전자가 페로브스카이트($CsPbBr_3$)가 아닌 페로브스카이트($CsPbBr_3$) 보다 낮은 에너지레벨을 가지는 SnO_2층으로 이동한다. 한편, 정공은 이중층 구조와 마찬가지로 TIPS로 이동하며, 이를 통해 삼중층 소자는 이중층 소자에 비해 전자와 정공 사이의 물리적 거리와 에너지 장벽이 모두 증가한다. 따라서, 삼중층 구조의 전자와 홀의 재결합율이 이중층의 경우보다 낮아지므로 채널 및 캐리어 수명에 기여하는 정공의 수가 상대적으로 증가하는 효과를 얻을 수 있다. 이러한 이유로 삼중층 구조의 광 시냅스 트랜지스터(100)는 이중층 구조의 광 시냅스 트랜지스터에 비해 향상된 광학 응답성을 보여줄 수 있다.

[0052] 도 3은 제작된 삼중층 구조를 가지는 광 시냅스 트랜지스터(100)를 보여준다. 도 3의 (a)를 참조하면, SnO_2층은 매우 균일하게 코팅된 것을 확인할 수 있으며, 페로브스카이트($CsPbBr_3$)는 분산된 섬 모양의 입자 구조로 코팅된 것을 확인할 수 있다. 이온 이동이 입자(grain)가 아닌 입자 경계(grain boundary)에서 일어나기 때문에 입자 경계가 적은 구조의 페로브스카이트($CsPbBr_3$)는 게이트 필드 스크리닝(gate field screening) 효과를 일으키는 이온 이동을 방지하는데 유리하며, 약한 광에도 민감하게 반응하는 효과를 제공해 줄 수 있다.

[0053] 도 3의 (b) 및 (c)는 제작된 광 시냅스 트랜지스터(100)의 사진을 보여준다. 채널 길이는 50㎛이고 너비는 1000㎛로 제작되었다. 도 4는 각각 SnO_2, TIPS, $CsPbBr_3$, $CsPbBr_3$/TIPS 및 SnO_2/$CsPbBr_3$/TIPS 필름의 UV-vis 스펙트럼을 보여준다. 결과에서 알 수 있듯이 SnO_2의 흡수는 다른 필름에 비해 매우 낮아 $CsPbBr_3$/TIPS 필름에 SnO_2를 첨가하더라도 피크값과 광흡수에 큰 변화가 없다. 이중층인 $CsPbBr_3$/TIPS 및 삼중층인 SnO_2/$CsPbBr_3$/TIPS 필름의 피크 값은 488 nm의 TIPS 필름의 피크 값과 거의 유사하여 피크 값이 TIPS에 의해 결정됨을 알 수 있다. 피크에 가장 가까운 파장의 빛을 사용하면 높은 광전류 이득을 얻을 수 있기 때문에 조명 실험에서 LED를 사용하여 파장을 450nm로 고정하여 장치에 임펄스 스파이크를 제공하였다.

[0054] 광의 조도에 따른 전류의 과도 응답은 광 시냅스 트랜지스터(100)의 시냅스 특성을 평가하는 중요한 실험이다.

[0055] 도 5의 (a)는 이중층 및 삼중층 소자의 응답 전류를 보여준다. V_d = -1V에서 광 스파이크 폭인 시간(t_{light}) 및 광의 세기는 각각 1s 및 84㎼/cm^2였다. 게이트 전압(V_g)은 0V로 고정하였다. 이중층 및 삼중층 소자의 비교를 위해, 두 트랜지스터의 그라운드 레벨이 다르기 때문에 원 전류 값 대신 전류 증가(△EPSC)를 그래프에 표시하였다. EPSC 피크는 빛이 인가된 기간 동안 페로브스카이트에서 반응에 의해 이중층과 삼중층의 트랜지스터 모두에서 나타났으나 △EPSC는 삼중층 소자에서 1.309 nA로서 이중층 소자의 0.605nA 보다 2.16배 더 크게 나타났다. 이러한 결과는 삼중층 소자에서 증가된 에너지 장벽에 의해 전자와 정공의 재결합이 효과적으로 억제됨을 보여준다.

[0056] 도 5의 (b) 및 (c)에서 확인할 수 있는 바와 같이, 광 시냅스 트랜지스터에 광 스파이크가 연속적으로 인가되면 도 5의 (b) 및 (c)에서 각각 A_2로 표시된 두 번째 광 스파이크에서 발생하는 광전류가 도 5의 (b) 및 (c)에서 각각 A_1으로 표시된 첫 번째 광 스파이크보다 높아져 쌍을 이루는데 이를 쌍 펄스 촉진(PPF)이라고 한다. PPF는 아래 공식으로 계산된다.

[0057] $PPF = (A_2/A_1) \times 100\ \%$

[0058] 이 현상은 시냅스 가소성(synaptic plasticity)의 결과이며, 첫 번째 광 스파이크에 의해 생성된 전자와 정공이

완전히 재결합되기 전에 두 번째 광 스파이크가 빨리 오면 전류를 더욱 증가시킨다.

[0059] PPF 실험은 광 스파이크 폭(t_{light}) 및 광 세기를 각각 1 s 및 84 μW/cm^2로 하여 수행하였으며, 두 광 스파이크 사이의 시간 간격(△t)은 1~3초에서진행하였다. 도 5의 (b) 및 (c)는 △t = 1s에서 측정된 이중층과 상중층의 EPSC 그래프이다. 도 5의 (b) 및 (c)에서도 이중층 소자보다 삼중층 소자에서 더 높은 EPSC를 보여준다.

[0060] 도 5의 (d)는 이중층 및 삼중층 소자에 대해 다양한 △t에서 측정된 PPF 지수를 보여준다. 두 경우 모두 △t가 증가함에 따라 PPF 비율이 급격히 감소한 후 점차 수렴하였다. 이중층 소자의 경우 PPF가 146.06%에서 107.25%로 감소한 반면, 삼중층 소자는 176.35%에서 114.39%로 감소했다. 삼중층 소자는 이중층 소자보다 △t에서 더 높은 PPF 지수를 보였다. 이는 삼중층 소자의 더 큰 에너지 장벽으로 인해 전자와 재결합하기 전에 정공이 TIPS에 더 오래 머무르므로 두 번째 광 스파이크가 도달할 때까지 더 많은 수의 캐리어가 채널에 남아 있기 때문으로 해석할 수 있다.

[0061] 반복된 정보가 인간의 뇌에서 더 강하고 오래 기억될 수 있는 것처럼, 더 길고 더 강한 자극이 가해질 때 단기 강화(short term potentiation, STP)에서 장기 강화(long term potentiation, LTP)로의 전환도 시냅스 장치의 중요한 특성이다.

[0062] 도 6의 (a) 및 (b)는 광 스파이크의 폭에 따른 △EPSC의 변화를 보여준다. 이 실험에서 광의 세기는 84 μW/cm^2로 하였다. 오랜 시간 동안 광을 받으면 연속적으로 캐리어가 생성되어 이중층 및 삼중층 소자에는 더 높은 전류가 발생한다. 도 6의 (d) 및 (e)는 광 스파이크의 폭(t_{light}), 인가 간격(△t) 및 세기를 각각 1s, 1s 및 84 μW/cm^2로 한 조건에서 연속 광 스파이크의 수를 1에서 10으로 변경하면서 관찰한 이중층 및 삼중층의 △EPSC의 변화를 보여준다. 이전 실험과 유사하게, 광 스파이크의 수가 많을수록 피크 전류가 높아짐을 알 수 있다. 도 6의 (g) 및 (h)는 광 스파이크의 세기를 변화시키면서 1초 동안 이중층 및 삼중층 소자에 적용한 실험 결과를 보여준다. 광 스파이크의 세기가 증가함에 따라 더 많은 전자-정공 쌍이 생성되기 때문에 더 높은 △EPSC를 얻을 수 있다. 또한 증가된 에너지 장벽으로 인해 도 6의 (b), (e) 및 (h)와 도 6의 (a), (d) 및 (g)에서 각각 확인할 수 있는 바와 같이 삼중층 소자가 이중층 소자보다 더 높은 광 반응성을 보여준다.

[0063] 피크 값의 변화 경향은 도 6의 (c), (f) 및 (i)를 통해 비교할 수 있다. 또한 도 6의 (c), (f) 및 (i)를 통해 광 시냅스 트랜지스터 소자에 가해지는 광 자극(광 스파이크 폭, 광 스파이크 수, 광 스파이크의 세기 등)이 증가할수록 그래프의 기울기가 완만해지는 것을 알 수 있다. 이는 페로브스카이트($CsPbBr_3$)의 전자가 강한 광 자극으로 인해 고밀도에 도달한 후 TIPS 층으로 이동하기 전에 새로 생성된 정공이 전자와 바로 재결합되기 때문이다. 본 명세서에서 개시하는 실험을 통해 삼중층 소자가 이중층 소자보다 포화 경향이 적으면서 EPSC가 비교적 꾸준히 증가한다는 사실을 확인할 수 있었다. 이는 삼중층 소자에서 생성된 전자가 SnO_2층으로 이동함에 따라 페로브스카이트($CsPbBr_3$) 층에서 전자와 정공의 재결합이 감소하고 정공의 수명이 늘어났기 때문으로 해석할 수 있다. 이러한 증가된 홀 수명으로 인해 도달할 수 있는 최대 광전류는 삼중층 소자가 이중층 소자보다 높은 것으로 확인되었다.

[0064] 광 시냅스 트랜지스터 소자에서 중요한 파라미터인 저전력 소모 특성을 확인하기 위해 동작 전압을 낮추면서 소자 동작을 측정하였다. 도 7의 (a) 및 (b)는 광 스파이크의 폭(t_{light}) 및 세기를 각각 1s 및 42 μW/cm^2로 한 조건에서 소스 전극부(160)와 드레인 전극부(170) 사이의 전압(V_d, 이하 설명의 편의상 동작 전압이라 칭하기로 한다)인 동작 전압을 -0.1V에서 -0.001V로 낮추면서 이중층 소자 및 삼중층 소자에서 각각 측정한 △EPSC를 보여준다. 동작 전압이 감소함에 따라 전류가 급격히 감소하지만 이 전압 범위에서 광 스파이크에 대한 이중층 및 삼중층 소자의 응답을 확인할 수 있다.

[0065] 광 시냅스 트랜지스터(100)의 소비 전력 한계를 확인하기 위해 동작 전압, 광 스파이크 폭 및 광 스파이크 세기를 각각 -0.1mV, 10ms 및 0.17 μW/cm^2로 하는 조건에서 측정하였다. 이러한 극한 조건에서 도 7의 (c)에 도시한 바와 같이, 이중층 소자는 명확하게 구별할 수 있는 피크 값을 도출할 수 없었고, 노이즈만 확인되었다. 이에 반하여 도 7의 (d)에 도시한 바와 같이, 삼중층 소자는 광 시냅스 트랜지스터(100)가 광반응을 하고 있음을 알 수 있었다. 이는 이중층 소자보다 삼중층 소자에서 채널에 더 많은 정공이 살아남는다는 것을 의미하는 것으로 해석될 수 있다. 시냅스 트랜지스터의 스파이크 당 소비 전력 계산은 다음 식에 의해 이뤄진다.

[0066] $E_{per\ spike} = V_d \cdot I_{peak} \cdot t_{light}$

[0067] 삼중층 소자는 계산 결과 0.01375 fJ의 매우 낮은 전력 소비량을 보이며, 이는 사람의 뇌에서 일어나는 약 10 fJ의 전력 소비량 보다 약 1000배 가량 낮다.

[0068] 정리하면, 본 명세서에서 개시하는 광 시냅스 트랜지스터(100)는 광전기변환부(140) 및 채널부(150)로 구성되는 이중층 소자에 전자트랩부(130)의 한 예인 SnO_2를 추가하여 전자트랩부(130), 광전기변환부(140) 및 채널부(150)로 구성되는 삼중층 소자를 제안함으로써 더 높은 성능으로 시냅스 효과를 구현하였다. 이중층에서는 전자가 광전기변환부(140)의 한 예인 페로브스카이트($CsPbBr_3$) 층에 갇혔지만 삼중층 소자에서는 전자가 페로브스카이트($CsPbBr_3$) 층이 아닌 SnO_2층에 갇히게 되어 채널부(150)의 홀과 SnO_2층의 전자 사이에 더 높은 에너지 장벽이 형성되도록 하여 전자-정공 재결합 속도를 감소시켰다. 그 결과 EPSC가 크게 향상된 것을 확인할 수 있었다.

[0069] 본 명세서에서 개시하는 광 시냅스 트랜지스터(100)는 여러 실험을 통해 PPF, STP 및 LTP와 같은 다양한 시냅스 효과를 가짐이 입증되었으며, 전력 소비 테스트에서는 -0.1mV의 매우 낮은 작동 전압에서도 0.01375fJ의 매우 낮은 전력 소비 특성이 입증되었다. 또한, 게이트 전극부(110), 소스 전극부(160) 및 드레인 전극부(170) 등의 전극을 제외한 전자트랩부(130), 광전기변환부(140) 및 채널부(150)의 모든 층을 스핀 코팅과 같은 간단한 용액 공정으로 제조할 수 있어 향후 간단하고 저렴한 공정으로 소자를 양산할 수 있는 효과를 제공해 줄 수 있다.

[0070] 상기로부터, 본 개시의 다양한 실시 예들이 예시를 위해 기술되었으며, 아울러 본 개시의 범주 및 사상으로부터 벗어나지 않고 가능한 다양한 변형 예들이 존재함을 이해할 수 있을 것이다. 그리고 개시되고 있는 상기 다양한 실시 예들은 본 개시된 사상을 한정하기 위한 것이 아니며, 진정한 사상 및 범주는 하기의 청구항으로부터 제시될 것이다.

부호의 설명

[0071] 100: 광 시냅스 트랜지스터

110: 게이트 전극부

120: 유전체부

130: 전자트랩부

140: 광전기변환부


150: 채널부

160: 소스 전극부


170: 드레인 전극부

도면


도면1



도면2



Light spike
120
150
-1
-2
-3
-4
-5
-6
-7
-8
-9
Energy level (eV)
TIPS
CsPbBr3
SiO2
140
Smaller energy barrier

(a)



Light spike
Hole
Electron
120
150
130
-1
-2
-3
-4
-5
-6
-7
-8
-9
Energy level (eV)
TIPS
CsPbBr3
SnO2
SiO2
140
Higher energy barrier

(b)


도면3


Au
CsPbBr3/TIPS
SnO2
SiO2
Si
100 nm
CsPbBr3
SnO2
100 nm

(a)



90
100
110
120
130
140

(b)



1000 μm
Drain
Source
50 μm
200 μm

(c)


도면4


Absorbance
0.4
0.2
0
400
450
500
550
600
650
700
Wavelength (nm)
SnO2/CsPbBr3/TIPS
CsPbBr3/TIPS
CsPbBr3
TIPS
SnO2


도면5


1 s light spike
Triple-layer
Double-layer
△EPSC (nA)
Time (s)
(a)
1 s light spike, △t = 1 s
EPSC (nA)
A1
A2
Time (s)
(b)
1 s light spike, △t = 1 s
EPSC (nA)
A1
A2
Time (s)
(c)
PPF index (%)
Triple-layer
Double-layer
△t (s)
(d)

도면6


10 s
5 s
3 s
1 s
△EPSC (nA)
Time (s)
(a)
(b)
△EPSCp (nA)
Triple-layer
Double-layer
Widths of spike (s)
(c)
10 spikes
5 spikes
3 spikes
1 spike
(d)
(e)
Number of spikes
(f)
1 s light spike
119 μW/cm2
42 μW/cm2
14 μW/cm2
7 μW/cm2
(g)
(h)
Light intensity (μW/cm2)
(i)

도면7


△EPSC (nA)
Time (s)
V_d = −0.1 V
V_d = −0.01 V
V_d = −0.001V
(a)
(b)
EPSC (pA)
0.01 s light spike
Not responding clearly
$E_{per\ spike}$ = 0.01375 fJ
(c)
(d)