



(12) 发明专利申请

(10) 申请公布号 CN 104637683 A

(43) 申请公布日 2015. 05. 20

(21) 申请号 201410638740. 8

(22) 申请日 2014. 11. 07

(30) 优先权数据

2013-232463 2013. 11. 08 JP

(71) 申请人 TDK 株式会社

地址 日本东京都

(72) 发明人 增田淳 小林一三 吉井彰敏

(74) 专利代理机构 北京尚诚知识产权代理有限公司 11322

代理人 杨琦

(51) Int. Cl.

H01G 4/38(2006. 01)

H01G 4/35(2006. 01)

H01G 4/002(2006. 01)


权利要求书2页 说明书11页 附图6页

(54) 发明名称

陶瓷电子部件

(57) 摘要

本发明所涉及的附有金属端子的陶瓷电子部件具备：芯片部件，具有一对端子电极（22、24）并且是大致长方体形状；一对金属端子部（30、40），对于端子电极进行设置。端子电极以从芯片部件的端面（20a、20b）绕到侧面（20c～20f）的一部分的方式进行形成。金属端子部具有包含与端面大致相平行地进行延伸的连接面（36a、46a）并且连接于端子电极的连接部（36、46）、包含在与连接面不同的方向上进行延伸的连结面（37a、47a）并且连接于连接部的多个连结部（37、47）、包含在与连结面不同的方向上相对于任意一个侧面空开规定间隔并大致平行地进行延伸的安装部上表面（38a、48a）并且连接于连结部的多个安装部（38、48）。



1. 一种附有金属端子的陶瓷电子部件,其特征在于:

具备:

芯片部件,具有一对端子电极并且是大致长方体形状;以及

一对金属端子部,对应于所述端子电极进行设置,

所述端子电极以从所述芯片部件的端面绕到侧面的一部分的方式形成,

所述金属端子部具有包含与所述端面大致相平行地延伸的连接面并且连接于所述端子电极的连接部、包含在与所述连接面不同的方向上延伸的连结面并且连接于所述连接部的多个连结部、以及包含在与所述连结面不同的方向上相对于任意一个所述侧面空开规定间隔并大致平行地延伸的安装部上表面并且连接于所述连结部的多个安装部。

2. 如权利要求1所述的附有金属端子的陶瓷电子部件,其特征在于:

所述安装部上表面相对于与该安装部上表面相对的所述侧面分离。

3. 如权利要求1所述的附有金属端子的陶瓷电子部件,其特征在于:

所述连接部具有连接于所述连接面并且夹入所述芯片部件中的所述侧面来进行把持的至少一对嵌合臂部。

4. 如权利要求3所述的附有金属端子的陶瓷电子部件,其特征在于:

一对所述嵌合臂部夹入大致平行于所述安装部上表面的所述侧面来进行把持。

5. 如权利要求1所述的附有金属端子的陶瓷电子部件,其特征在于:

具有沿着大致平行于所述安装部上表面的面进行排列的多个所述芯片部件。

6. 如权利要求5所述的附有金属端子的陶瓷电子部件,其特征在于:

所述连接部具有连接于所述连接面并且夹入1个所述芯片部件的所述侧面来进行把持的一对第1嵌合臂部、相对于所述第1嵌合臂部空开规定间隔并连接于所述连接面并且夹入其它的1个所述芯片部件的所述侧面来进行把持的一对第2嵌合臂部。

7. 如权利要求1~6中任意一项所述的附有金属端子的陶瓷电子部件,其特征在于:

所述连结面相对于邻接于与所述安装部上表面相平行的所述侧面的其它的所述侧面空开规定间隔来进行配置。

8. 如权利要求1所述的附有金属端子的陶瓷电子部件,其特征在于:

对于多个所述连结部而言,包括:包含与所述侧面中的垂直于所述安装部上表面的1个侧面相对的连结面的1个连结部;以及包含与所述侧面中的垂直于所述安装部上表面的其它的1个侧面相对的连结面的其它的1个连结部。

9. 如权利要求1所述的附有金属端子的陶瓷电子部件,其特征在于:

多个所述安装部从与所述连结部相连接的连接部分朝着与所述芯片部件相对的一侧延伸。

10. 如权利要求1所述的附有金属端子的陶瓷电子部件,其特征在于:

多个所述安装部包括:连接于包含与1个所述侧面相对的连结面的连结部的1个安装部;连接于包含与其它的1个所述侧面相对的连结面的连结部的其它的1个安装部,

1个所述安装部和其它的1个所述安装部向互相接近的方向延伸。

11. 如权利要求1所述的附有金属端子的陶瓷电子部件,其特征在于:

所述芯片部件是具有相对于所述安装部上表面大致平行的层叠方向的层叠芯片部件。

12. 如权利要求1所述的附有金属端子的陶瓷电子部件,其特征在于:

所述芯片部件的所述端面和所述金属端子部的所述连接面由非导电性粘结剂来进行接合。

13. 如权利要求 1 所述的附有金属端子的陶瓷电子部件，其特征在于：
所述芯片部件是由电介质层和内部电极层构成的层叠陶瓷电容器。

陶瓷电子部件

技术领域

[0001] 本发明涉及具有芯片部件和被安装于其的金属端子的附有金属端子的陶瓷电子部件。

背景技术

[0002] 作为陶瓷电容器等的陶瓷电子部件，除了以单体直接在基板等上实施表面安装等的通常的芯片部件之外，还提出有将金属端子安装于芯片部件的电子芯片部件。安装有金属端子的陶瓷电子部件，被报告有具有在安装后缓和芯片部件从基板所受到的变形应力并保护芯片部件免受冲击等的效果，从而在要求耐久性以及可靠性等的领域中被使用。

[0003] 提出有现有的陶瓷电子部件中的金属端子部具有从平行于芯片部件的端面的面以直角折回的安装部并且相对于安装基板焊接安装部来进行安装的陶瓷电子部件（参考专利文献1等）。

[0004] 专利文献1：日本特开2000-235931号公报

发明内容

[0005] 然而，在具有从平行于芯片部件的端面的面以直角折回的安装部的现有的陶瓷电子部件中，具有由芯片部件产生的振动经由金属端子而容易传递到安装基板并且产生所谓啸叫声的问题。

[0006] 本发明有鉴于这样的实际状况，其目的在于，提供一种能够防止由芯片部件产生的振动经由金属端子而传递到安装基板的陶瓷电子部件。

[0007] 为了达到上述目的，本发明所涉及的陶瓷电子部件具备：芯片部件，具有一对端子电极并且是大致长方体形状；以及一对金属端子部，对应于所述端子电极进行设置；所述端子电极以从所述芯片部件的端面绕到侧面的一部分的方式进行形成，所述金属端子部具有包含与所述端面大致相平行地进行延伸的连接面并且连接于所述端子电极的连接部、包含在与所述连接面不同的方向上进行延伸的连结面并且连接于所述连接部的多个连结部、包含在与所述连结面不同的方向上相对于任意一个所述侧面空开规定间隔并大致平行地进行延伸的安装部上表面并且连接于所述连结部的多个安装部。

[0008] 另外，例如，所述安装部上表面也可以相对于与该安装部上表面相对的所述侧面分离。

[0009] 本发明所涉及的陶瓷电子部件中的金属端子部在连接于芯片部件的端子电极的连接部与安装部之间存在连结部，在安装部与芯片部件之间空开规定间隔。因此，是紧凑的，从而可以较现有更长地确保从芯片部件到安装部的振动的传递路径，另外，通过在振动经连结部进行传播的时候分散振动方向从而能够抑制从芯片部件经由金属端子传递到安装基板的振动。因此，这样的陶瓷电子部件能够降低使用时的啸叫声。另外，通过金属端子部具有多个连结部以及安装部，从而金属端子部内的传递通道被分散而变短，可以降低ESL。

[0010] 另外,例如,所述连接部也可以具有连接于所述连接面并且夹入所述芯片部件中的所述侧面来进行把持的至少一对嵌合臂部。

[0011] 另外,例如,一对所述嵌合臂部也可以夹入大致平行于所述安装部上表面的所述侧面来进行把持。

[0012] 这样的陶瓷电子部件因为通过嵌合臂部夹入芯片部件的侧面来进行把持从而金属端子部和芯片部件被固定,所以由在安装该陶瓷电子部件的时候传递到接合部分的热而不用担心金属端子部与芯片部件的固定发生脱落。再有,与现有技术不同,因为对于金属端子部与芯片部件的接合来说没有必要使用高温焊接等,所以能够抑制具有环境负荷的材质的使用。还有,在嵌合臂部中的与芯片部件相对的面即臂内面上优选形成有卡合于芯片部件的内侧凸部。

[0013] 另外,例如,本发明所涉及的陶瓷电子部件也可以具有沿着大致平行于所述安装部上表面的面进行排列的多个所述芯片部件。

[0014] 通过沿着平行于安装部上表面的面排列多个芯片部件,从而能够以薄型实现静电容量大的陶瓷电子部件。另外,在金属端子部中,因为电流方向朝着连接部内的多方向被分散并且传递通道变短,所以,根据这样的陶瓷电子部件,能够实现低 ESL。

[0015] 另外,例如,所述连接部也可以具有连接于所述连接面并且夹入 1 个所述芯片部件的所述侧面来进行把持的一对第 1 嵌合臂部、相对于所述第 1 嵌合臂部空开规定间隔并连接于所述连接面并且夹入其它的 1 个所述芯片部件的所述侧面来进行把持的一对第 2 嵌合臂部。

[0016] 通过具有空开规定间隔并连接于连接面的第 1 嵌合臂部以及第 2 嵌合臂部,从而各个嵌合臂部可以独立地把持各个芯片部件。因此,这样的陶瓷电子部件即使是在所把持的芯片部件之间存在尺寸偏差的情况下,第 1 以及第 2 嵌合臂部也能够可靠地把持各个芯片部件。

[0017] 另外,例如,所述连结面也可以相对于邻接于与所述安装部上表面相平行的所述侧面的其它的所述侧面空开规定间隔来进行配置。

[0018] 另外,例如,对于多个所述连结部而言,也可以包括:包含与所述侧面中的垂直于所述安装部上表面的 1 个侧面相对的连结面的 1 个连结部、包含与所述侧面中的垂直于所述安装部上表面的其它的 1 个侧面相对的连结面的其它的 1 个连结部。

[0019] 通过在连结面与芯片部件的侧面之间空开规定间隔从而即使是在芯片部件产生尺寸偏差的情况下,也能够将金属端子部稳定地安装于芯片部件。另外,可以抑制来自芯片部件的振动的传递并且可以抑制啸叫声。再有,因为安装部与芯片部件的下方侧面的间隔也变大,所以能够防止安装时的焊料横跨于安装部与芯片部件之间并发生附着而使啸叫声恶化的问题。

[0020] 另外,例如,多个所述安装部也可以从与所述连结部相连接的连接部分朝着与所述芯片部件相对的一侧进行延伸。

[0021] 另外,例如,多个所述安装部也可以包括:连接于包含与 1 个所述侧面相对的连结面的连结部的 1 个安装部、连接于包含与其它的 1 个所述侧面相对的连结面的连结部的其它的 1 个安装部;1 个所述安装部和其它的 1 个所述安装部也可以向互相接近的方向进行延伸。

[0022] 这样的陶瓷电子部件因为安装部是在芯片部件的下方进行延伸的形状,所以能够降低安装所需要的面积并且能够实现高密度安装。

[0023] 另外,例如,所述芯片部件也可以是具有相对于所述安装部上表面大致平行的层叠方向的层叠芯片部件。

[0024] 另外,例如,所述芯片部件的素体也可以是由电介质层和内部电极层构成的层叠体。

[0025] 本发明所涉及的陶瓷电子部件在层叠数增加的情况下能够减少传递通道变长的问题并且能够抑制 ESL。

[0026] 另外,例如,所述芯片部件的所述端面和所述金属端子部的所述连接面也可以由非导电性粘结剂来进行接合。

[0027] 通过使用非导电性粘结剂从而与包含金属填料等的导电性成分的导电性粘结剂相比较,因为能够获得强的粘结性,所以能够提高芯片部件与金属端子部的粘结强度。

附图说明

[0028] 以下,基于附图所表示的实施方式来说明本发明。

[0029] 图 1 是表示本发明的第 1 实施方式所涉及的陶瓷电子部件的概略立体图。

[0030] 图 2 是图 1 所表示的陶瓷电子部件的正面图。

[0031] 图 3 是图 1 所表示的陶瓷电子部件的右侧面图。

[0032] 图 4 是图 1 所表示的陶瓷电子部件的底面图。

[0033] 图 5 是图 1 所表示的陶瓷电子部件的分解立体图。

[0034] 图 6 是图 1 所表示的陶瓷电子部件的模式截面图。

具体实施方式

[0035] 以下,根据附图说明本发明的实施方式。

第 1 实施方式

[0037] 图 1 是表示本发明的第 1 实施方式所涉及的陶瓷电容器 10 的概略立体图。陶瓷电容器 10 具备 :3 个芯片电容器 20,其具有由第 1 端子电极 22 以及第 2 端子电极 24 构成的一对端子电极 22、24 ;一对金属端子部 30、40,对于芯片电容器 20 的端子电极 22、24 进行配备。

[0038] 还有,在各个实施方式的说明中,以金属端子部 30、40 被安装于芯片电容器 20 的陶瓷电容器为例来进行说明,但是,作为本发明的陶瓷电子部件,并不限于此,也可以是金属端子部 30、40 被安装于电容器以外的芯片部件的陶瓷电子部件。

[0039] 另外,在陶瓷电容器 10 的说明中,如图 5 所示,将连接芯片电容器 20 的第 1 侧面 20c 和第 2 侧面 20d 的方向作为 X 轴方向,将连接第 1 端面 20a 和第 2 端面 20b 的方向作为 Y 轴方向,将连接第 3 侧面 20e 和第 4 侧面 20f 的方向作为 Z 轴方向来进行说明。

[0040] 图 6 是图 1 所表示的陶瓷电容器 10 的截面图,特别是模式性地表示芯片电容器 20 的内部构造。芯片电容器 20 具有电容器素体 26、第 1 端子电极 22 和第 2 端子电极 24。电容器素体 26 具有作为陶瓷层的电介质层 28 和内部电极层 27,电介质层 28 和内部电极层 27 交替地层叠。

[0041] 内部电极层 27 具有连接于第 1 端子电极 22 的层和连接于第 2 端子电极 24 的层，连接于第 1 端子电极 22 的内部电极层 27 和连接于第 2 端子电极 24 的内部电极层 27 夹着电介质层 28 而被交替地层叠。

[0042] 电介质层 28 的材质并没有特别的限定，例如由钛酸钙、钛酸锶、钛酸钡或者它们的混合物等的电介质材料构成。各个电介质层 28 的厚度并没有特别的限定，但是一般为数 μm ~ 数百 μm 。在本实施方式中，优选为 $1.0 \sim 5.0 \mu\text{m}$ 。另外，电介质层优选将能够增大电容器的静电容量的钛酸钡作为主要成分。

[0043] 内部电极层 27 中所包含的导电体材料并没有特别的限定，但是在电介质层 28 的构成材料具有耐还原性的情况下能够使用比较便宜的贱金属。作为贱金属优选为 Ni 或者 Ni 合金。作为 Ni 合金优选选自 Mn、Cr、Co 以及 Al 中的 1 种以上的元素与 Ni 的合金，合金中的 Ni 含量优选为 95 重量% 以上。

[0044] 还有，P 等的各种微量成分在 Ni 或者 Ni 合金中也可以以 0.1 重量% 左右以下进行包含。另外，内部电极层 27 也可以使用市售的电极用膏体来进行形成。内部电极层 27 的厚度可以对应于用途等来适当决定。

[0045] 端子电极 22、24 的材质也没有特别的限定，通常可以使用铜或铜合金、镍或镍合金等，但是也可以使用银或银与钯的合金等。端子电极 22、24 的厚度也没有特别的限定，通常为 $10 \sim 50 \mu\text{m}$ 左右。还有，在端子电极 22、24 的表面上也可以形成选自 Ni、Cu、Sn 等中的至少 1 种金属膜。

[0046] 芯片电容器 20 的形状或尺寸可以对应于目的或用途来适当决定。芯片电容器 20 为长方体形状的情况下，通常是纵 ($0.6 \sim 5.6\text{mm}$ ，优选为 $3.2 \sim 5.6\text{mm}$) × 横 ($0.3 \sim 5.0\text{mm}$ ，优选为 $1.6 \sim 5.0\text{mm}$) × 厚 ($0.1 \sim 1.9\text{mm}$ ，优选为 $1.6 \sim 5.6\text{mm}$) 左右。

[0047] 如图 1 所示，陶瓷电容器 10 具有 3 个芯片电容器 20。3 个芯片电容器 20 具有基本上相同的形状。但是，陶瓷电容器 10 所具有的芯片电容器 20 的个数也可以是 1 个、2 个或者 4 个以上，在具有多个芯片电容器 20 的情况下，即使大小或形状彼此不同也是可以的。

[0048] 芯片电容器 20 为由第 1 端面 20a、第 2 端面 20b、第 1 侧面 20c、第 2 侧面 20d、第 3 侧面 20e、第 4 侧面 20f 的 6 个面构成的大致长方体形状。如图 5 以及图 6 所示，第 1 端面 20a 与金属端子部 30 的连接部内面 36a 相对，第 2 端面 20b 与第 1 端面 20a 相平行，并且与金属端子部 40 的连接部内面 46a 相对。

[0049] 芯片电容器 20 具有互相相对的第 1 端面 20a 以及第 2 端面 20b。另外，第 1 端面 20a 以及第 2 端面 20b 为大致长方形。芯片电容器 20 具有以连结第 1 以及第 2 端面 20a、20b 的长边的方式进行延伸并且互相相对的第 1 以及第 2 侧面 20c、20d、以连结第 1 以及第 2 端面 20a、20b 的短边的方式进行延伸并且互相相对的第 3 以及第 4 侧面 20e、20f。

[0050] 然后，如图 5 所示，以端面 20a、20b 的长边方向成为 Z 轴方向（垂直于安装部 38 的方向）并且端面 20a、20b 的短边方向成为与安装部 38 相平行（X 轴方向）的方式进行配置。在本实施方式中，如图 6 所示，芯片电容器 20 内部的内部电极层 27 和电介质层 28 在第 1 侧面 20c 与第 2 侧面 20d 的相对方向上被交替地层叠。另外，内部电极层 27 和电介质层 28 以相对于安装部或（电路基板的）安装面成为大致垂直的方式进行配置。即，各个芯片电容器 20 是具有相对于安装部上表面大致平行的层叠方向的芯片部件，内部电极层 27 和电介质层 28 在 X 轴方向上层叠。

[0051] 在芯片电容器 20 的 4 个侧面 20c ~ 20f 中, 如图 5 所示, 第 1 侧面 20c 和第 2 侧面 20d 以相对于金属端子部 30 的安装部 38 以及金属端子部 40 的安装部 48 大致垂直的方式被配置。相对于此, 第 3 侧面 20e 和第 4 侧面 20f 以与金属端子部 30 的安装部 38 以及金属端子部 40 的安装部 48 大致相平行的方式被配置。另外, 第 3 侧面 20e 是朝着与下方的安装部 38、48 相反方向的上方侧面, 第 4 侧面 20f 是与安装部 38、48 相对的下方侧面。

[0052] 如图 1 以及图 5 所示, 芯片电容器 20 的第 1 端子电极 22 以从第 1 端面 20a 绕到侧面 20c ~ 20f 的一部分的方式被形成。因此, 第 1 端子电极 22 具有被配置于第 1 端面 20a 的部分、被配置于第 1 侧面 20c ~ 第 4 侧面 20f 的部分(参照图 1 ~ 图 5)。

[0053] 另外, 芯片电容器 20 的第 2 端子电极 24 以从第 2 端面 20b 绕到侧面 20c ~ 20f 的其它的一部分(与第 1 端子电极 22 被绕到的部分不同的部分)的方式被配置。因此, 第 2 端子电极 24 具有被配置于第 2 端面 20b 的部分、被配置于第 1 侧面 20c ~ 第 4 侧面 20f 的部分(参照图 1 ~ 图 5)。另外, 在第 1 侧面 20c ~ 第 4 侧面 20f 上, 第 1 端子电极 22 和第 2 端子电极 24 以在 Y 轴方向上隔开规定距离而被绝缘的方式被形成。

[0054] 如图 1 所示, 金属端子部 30、40 对应于芯片电容器 20 的第 1 以及第 2 端子电极 22、24, 被配备于沿着芯片电容器 20 的 Y 轴方向的两个端部。3 个芯片电容器 20 以沿着大致平行于安装部上表面 38a、48a 的面在 X 轴方向上进行排列的状态被金属端子部 30、40 保持。

[0055] 如图 6 所示, 金属端子部 30 具备具有与多个芯片电容器 20 的第 1 端面 20a 大致平行地进行延伸的连接部内面 36a 并且连接于第 1 端子电极 22 的连接部 36。该金属端子部 30 具备具有在与连接部内面 36a 不同的方向上相对于第 1 或者第 2 侧面 20c、20d 空开规定间隔并大致平行地进行延伸的连结部内面 37a 并且一体地连接于连接部 36 的多个连结部 37。另外, 如图 5 所示, 金属端子部 30 具备具有在与连结部内面 37a 不同的方向上相对于第 4 侧面 20f 空开规定间隔并大致平行地进行延伸的安装部上表面 38a 并且一体地连接于连结部 37 的多个安装部 38。

[0056] 另外, 如图 6 所示, 金属端子部 40 具备具有与多个芯片电容器 20 的第 2 端面 20b 大致相平行地进行延伸的连接部内面 46a 并且连接于第 2 端子电极 24 的连接部 46。该金属端子部 40 具备具有在与连接部内面 46a 不同的方向上相对于第 1 或者第 2 侧面 20c、20d 空开规定间隔并大致平行地进行延伸的连结部内面 47a 并且一体地连接于连接部 46 的多个连结部 47。另外, 如图 5 所示, 金属端子部 40 具备具有在与连结部内面 47a 不同的方向上相对于第 4 侧面 20f 空开规定间隔并大致平行地进行延伸的安装部上表面 48a 并且一体地连接于连结部 47 的多个安装部 48。还有, 金属端子部 40 以夹着芯片电容器 20 并与金属端子部 30 相对称的方式被配置, 但是关于形状自身因为与金属端子部 30 相同, 所以省略说明金属端子部 40 的详细结构。

[0057] 连接部 36 的连接部内面 36a 与芯片电容器 20 的第 1 端面 20a 相对, 在连接部内面 36a 上形成有朝着第 1 端面 20a 突出并与第 1 端面 20a 相接触的突出部。关于突出部的形状与图 5 的金属端子部 40 中的突出部 46aa 相同。突出部使连接部内面 36a 与第 1 端面 20a 的接触面积减少, 并且能够取得难以将芯片电容器 20 的振动传递到金属端子部 30 的效果。

[0058] 如图 5 所示, 金属端子部 30 的连接部 36 具有一体地连接于连接部内面 36a 并从

Z 轴方向两侧夹入被配置于 X 轴正方向侧的芯片电容器 20 的第 3 侧面 20e 以及第 4 侧面 20f 从而进行把持的一对第 1 嵌合臂部 31。另外,该连接部 36 具有相对于第 1 嵌合臂部 31 在 X 轴方向上空开规定间隔并一体地连接于连接部内面 36a 并从 Z 轴方向两侧夹入被配置于 X 轴方向中央部的芯片电容器 20 的第 3 侧面 20e 以及第 4 侧面 20f 从而进行把持的一对第 2 嵌合臂部 33。再有,该连接部 36 具有相对于第 2 嵌合臂部 33 在 X 轴方向上空开规定间隔并一体地连接于连接部内面 36a 并从 Z 轴方向两侧夹入被配置于 X 轴负方向侧的芯片电容器 20 的第 3 侧面 20e 以及第 4 侧面 20f 从而进行把持的一对第 3 嵌合臂部 35。

[0059] 各个嵌合臂部 31、33、35 与芯片电容器 20 的上方侧面即第 3 侧面 20e 以及下方侧面即第 4 侧面 20f 相对,特别是在第 3 侧面 20e 以及第 4 侧面 20f 中接触于第 1 端子电极 22 绕到侧面 20e、20f 的区域。另外,朝着芯片电容器 20 突出的多个内侧凸部被形成于嵌合臂部 31、33、35 中的芯片电容器 20 侧的面即臂部内面。多个内侧凸部中至少一部分卡合于第 1 端子电极 22,从而可以进行电连接。还有,关于内侧凸部的形状与图 5 的金属端子部 40 中的内侧凸部 41aa、43aa、45aa 相同。

[0060] 内侧凸部能够防止金属端子部 30 从第 1 端子电极 22 脱落并能够可靠地确保第 1 端子电极 22 与嵌合臂部 31、33、35 的导通。还有,在与臂部内面相反侧的面即臂部外面上形成有使臂部内面的凹凸形状翻转的凹凸形状,这样的凹凸能够提高金属端子部 30 的散热特性并且能够抑制芯片电容器 20 的温度上升。

[0061] 这样,金属端子部 30 和芯片电容器 20 被嵌合臂部 31、33、35 的把持力接合,但是除此之外芯片电容器 20 的第 1 端面 20a 和金属端子部 30 的连接部内面 36a 也可以由粘结剂来进行接合。在该情况下,通过对连接部内面 36a 的接合部分进行例如除去上述的金属膜等的表面处理,从而与形成有金属膜的其他的部分(例如图 2 所表示的安装部下表面 38b)相比较,优选形成相对于粘结剂的接合性强的区域。

[0062] 另外,作为粘结剂,并没有特别的限定,但是为了提高芯片电容器 20 与金属端子部 30 的固定强度而优选为非导电性粘结剂。一般来说,为了将导电性赋予粘结剂而添加的导电性填料或导电性金属颗粒等的导电性成分无助于粘结力的提高。因此,通过使用由不包含导电性填料或导电性金属颗粒等的导电性成分的树脂等构成的非导电性粘结剂,从而与包含导电性成分的导电性粘结剂相比较,能够获得强的粘结性。作为非导电性粘结剂,例如能够使用环氧树脂、酚醛树脂等的热固化性树脂等。

[0063] 如图 5 所示,金属端子部 30 具有 2 个连结部 37,一个连结部 37 连接于连接部 36 的 X 轴正方向端部,另一个连结部 37 连接于连接部 36 的 X 轴负方向端部。因此,2 个连结部 37 以从芯片电容器 20 的排列方向即 X 轴方向的两侧向中间夹着 3 个芯片电容器 20 的状态进行配置。连结部 37 的连结部内面 37a 以相对于邻接于与安装部上表面 38a 相平行的第 4 侧面 20f 的第 1 侧面 20c 或者第 2 侧面 20d 空开规定间隔的方式进行配置。

[0064] 另外,连结部内面 37a 的 Z 轴正方向的端部其高度与连接部内面 36a 的 Z 轴正方向的端部相同,连结部内面 37a 的 Z 轴负方向的端部处于连接部内面 36a 的 Z 轴负方向的端部的下方,所以连结部内面 37a 相比于连接部内面 36a 更向 Z 轴方向上扩张。由此,由连结部内面 37a 来防止连接部内面 36a 的变形的效果会涉及到连接部内面 36a 整体。但是,如果连接部内面 36a 的强度被确保的话则连结部内面 37a 的 Z 轴正方向的端部即使低于连接部内面 36a 的 Z 轴正方向的端部也是可以的。

[0065] 金属端子部 30 具有 2 个安装部 38，一个安装部 38 连接于在连接部 36 的 X 轴正方向端部上进行连接的连结部 37，另一个安装部 38 连接于在连接部 36 的 X 轴负方向端部上进行连接的连结部 37。2 个安装部 38 处于自芯片电容器 20 的下方侧面即第 4 侧面 20f 起相同距离，2 个安装部下表面 38b 位于同一平面上。

[0066] 安装部 38 为在将陶瓷电容器 10 安装于基板等的时候由焊接等而被接合于基板的部分，陶瓷电容器 10 以与朝着 Z 轴负方向侧的安装部下表面 38b 为安装对象的基板相对的方式被设置于安装基板。2 个安装部 38 从与连结部 37 的连接部分朝着与芯片电容器 20 相对的一侧并且从 X 轴方向的两端部朝着互相接近的一侧进行延伸，安装部 38 的前端位于芯片电容器 20 的下方。

[0067] 还有，安装部 38 中的芯片电容器 20 侧的表面即安装部上表面 38a 从防止在将芯片电容器 20 安装于基板的时候所使用的焊料的过度的绕入的观点出发优选相对于焊料的浸润性低于安装部下表面 38b。

[0068] 如图 5 所示，在金属端子部 30，连接部 36 与第 1 端面 20a 相连接，在沿着连接部 36 的 X 轴方向的两个端部上分别被连接于一个连结部 37 和另一个连结部 37。一个（X 轴负方向侧）连结部 37 以从连接部 36 的连接部内面 36a 弯曲大致 90 度并且与第 1 侧面 20c 相平行而且分离的方式进行配置。另一个（X 轴正方向侧）连结部 37 以从连接部 36 的连接部内面 36a 弯曲大致 90 度并且与第 2 侧面 20d 相平行而且分离的方式进行配置。

[0069] 于是，一个（X 轴负方向侧）安装部 38 以从一个连结部 37（在与连接部内面 36a 和连结部 37 进行折回的方向不同的方向上）弯曲大致 90 度并且与第 4 侧面 20f 相平行而且分离的方式进行配置。另一个（X 轴正方向侧）安装部 38 以从另一个连结部 37（在与连接部内面 36a 和连结部 37 进行折回的方向不同的方向上）弯曲大致 90 度并且与第 4 侧面 20f 相平行而且分离的方式进行配置。于是，一个安装部 38 和另一个安装部 38 从各个连结部 37 的端部向互相相对的方向延伸。

[0070] 在本实施方式中，连接部内面 36a 和连结部内面 37a、连接部内面 37a 和安装部上表面 38a、安装部上表面 38a 和连接部内面 36a 分别朝着 90 度不同的方向。即，连接部内面、一个连结部内面、一个安装部上表面分别朝着 90 度不同的方向。

[0071] 另外，连接内面、另一个连结部内面、另一个安装部上表面分别朝着 90 度不同的方向。因此，能够使芯片电容器 20 中的电致伸缩振动方向分散并缓和。另外，因为能够分散于从连接部 36 经由一个连结部 37 而流过一个安装部 38 的电流路径、以及从连接部 36 经由另一个连结部 37 而流过另一个安装部 38 的电流路径，而且传递通道变短，所能够做到低 ESL 以及低 ESR。

[0072] 还有，在本实施方式中，例示了具有 3 个芯片电容器 20 的陶瓷电容器 10，在被形成于外侧的一个（X 轴负方向侧）芯片电容器 20 的第 1 侧面 20c 侧形成有一个连结部 37，在被形成于外侧的另一个（X 轴正方向侧）芯片电容器 20 的第 2 侧面 20d 侧形成有另一个连结部 37，但是芯片电容器 20 也可以是一个。

[0073] 另外，在本实施方式中，因为相对于安装面平行地配置多个芯片电容器 20，所以与相对于安装面垂直地配置多个芯片电容器 20 的情况相比较，传递通道变短并且能够做到低 ESL。另外，内部电极层 27 因为相对于安装面垂直地配置，所以与相对于安装面平行地配置的情况相比较，能够抑制随着层叠数的增加而传递通道变长，并且能够做到低 ESL。再

有,在本实施方式中,在将各个芯片电容器 20 的 Z 轴方向长度设为 Lz,将 Y 轴方向长度设为 Ly,将 X 轴方向长度设为 Lx 的情况下,处于 $Lz > Ly > Lx$ 的关系,从该点出发也能够实现低 ESL,并且能够谋求作为整体的省空间化(高密度化)。

[0074] 对于金属端子部 40 的连接部 46、连结部 47、安装部 48、被配备于安装部 48 的安装部上表面 48a 和安装部下表面 48b、被配备于连接部 46 的第 1 嵌合臂部 41 和第 2 嵌合臂部 43 和第 3 嵌合臂部 45,也是与金属端子部 30 相同的结构。金属端子部 30、40 的材料只要是具有导电性的金属材料的话则没有特别的限定。例如可以使用铁、镍、铜、银等或者包含这些金属的合金。特别是将金属端子部 30、40 的材质设为磷青铜能够抑制金属端子部 30、40 的比电阻并降低陶瓷电容器 10 的 ESR,从该观点出发而优选磷青铜。

[0075] 以下,对陶瓷电容器 10 的制造方法进行说明。

[0076] 层叠陶瓷芯片电容器 20 的制造方法

[0077] 在层叠陶瓷芯片电容器 20 的制造中,首先,层叠形成有在烧成后成为内部电极层 27 的电极图形的生片(在烧成后成为电介质层 28)而制作层叠体,之后,通过加压·烧成所获得的层叠体从而获得电容器素体 26。再有,通过由端子电极用涂料烧结以及镀敷等将第 1 端子电极 22 以及第 2 端子电极 24 形成于电容器素体 26,从而获得芯片电容器 20。成为层叠体的原料的生片用涂料或内部电极层用涂料、端子电极的原料、以及层叠体和电极的烧成条件等并没有特别的限定,能够参照公知的制造方法等来进行决定。

[0078] 在本实施方式中,作为电介质材料,使用将钛酸钡作为主成分的陶瓷生片。另外,端子电极通过对 Cu 膏体进行浸渍、烧结处理来形成烧结层,进一步通过进行镀镍、镀锡处理来形成 Cu 烧结层 / 镀 Ni 层 / 镀 Sn 层。

[0079] 金属端子部 30、40 的制造方法

[0080] 在金属端子 30 的制造中,首先准备平板状的金属板材。金属板材的材质只要是具有导电性的金属材料的话则没有特别的限定,例如可以使用铁、镍、铜、银等或者包含这些金属的合金。接着,通过机械加工金属板材,从而形成嵌合臂部 31、33、35、连接部 36、连结部 37 以及安装部 38 等的形状。

[0081] 例如,将平板状的板材弯曲 90 度并形成相当于连接部内面 36a 和连结部内面 37a 的面,进一步通过形成从相当于连结部内面 37a 的面弯曲 90 度的其它的面从而能够形成相当于安装部上表面 38a 的面。另外,能够由如喷砂或化学腐蚀那样的表面粗化处理或压制加工等来将相当于内侧凸部的凹凸形状形成于相当于嵌合臂部 31、33、35 的部分。

[0082] 接着,通过将由镀敷形成的金属膜形成于由机械加工形成的中间构件的表面,从而获得金属端子部 30。作为用于镀敷的材料,并没有特别的限定,例如可以列举 Ni、Sn、Cu 等。另外,通过在镀敷处理的时候对安装部 38 的安装部上表面 38a 以及连接部内面 36a 中的粘结剂附着预定部分实施抗蚀剂处理,从而防止镀层附着于安装部上表面 38a 以及连接部内面 36a 的一部分。

[0083] 由此,能够在安装部上表面 38a 与安装部下表面 38b 的相对于焊料的浸润性上产生差异,另外,能够使连接部内面 36a 的相对于粘结剂的接合性高于被施以金属膜的其它的部分。还有,在对中间构件整体实施镀敷处理并形成金属膜之后,即使由激光剥离等仅除去被形成于安装部上表面 38a 以及连接部内面 36a 的金属膜也能够产生同样的差异。

[0084] 金属端子部 40 的制造方法与金属端子部 30 的制造方法相同。

[0085] 陶瓷电容器 10 的组装

[0086] 准备 3 个如上所述获得的芯片电容器 20, 以如图 5 所示进行排列并保持的状态将各个金属端子部 30、40 安装于第 1 端子电极 22 和第 2 端子电极 24, 从而获得陶瓷电容器 10。在进行对芯片电容器 20 的安装之前, 将粘结剂涂布于各个金属端子部 30、40 的连接部内面 36a、46a 中的未形成有金属膜的部分。粘结剂也可以不是涂布在各个金属端子部 30、40 的连接部内面 36a、46a 的整个面而是仅涂布于一部分。

[0087] 金属端子部 30、40 的各个嵌合臂部的前端因为以互相分离的方式进行弯曲, 所以通过仅使芯片电容器 20 的各个端面 20a、20b 与金属端子部 30、40 的连接部内面 36a、46a 互相接近从而能够将端子电极 22、24 嵌入到一对嵌合臂部 31、33、35、41、43、45 之间。

[0088] 还有, 金属端子部 30、40 中的连结部 37、47 因为能够防止在夹入芯片电容器 20 的时候连接部内面 36a、36a 发生变形, 所以连结部 37 被连接于连接部的两侧的金属端子部 30、40 能够可靠地把持芯片电容器 20。

[0089] 在粘结剂为热固化性粘结剂的情况下, 在将第 1 以及第 2 金属端子部 30、40 安装于芯片电容器 20 之后进行规定温度下的加热处理并使粘结剂固化。还有, 根据需要, 使被形成于端子电极 22、24 和卡合于其的嵌合臂部 31、33、35、41、43、45 的内侧凸部中的任意一方或者双方的金属镀层溶解, 从而使端子电极 22、24 和卡合于其的嵌合臂部 31、33、35、41、43、45 的内侧凸部熔接。由此, 能够提高端子电极 22、24 与金属端子部 30、40 的电接合性, 并且能够增强芯片电容器 20 与金属端子部 30、40 的物理结合。

[0090] 这样, 金属端子部 30、40 在连接部 36 与安装部 38 之间具有连结部 37, 再有, 在安装部 38 与芯片电容器 20 之间空开有规定间隔, 所以是紧凑的并且可以相比于现有更长地确保从芯片电容器 20 到安装部 38 的振动的传递路径, 另外, 通过在振动经连结部 37 进行传播的时候分散振动方向从而能够抑制从芯片电容器 20 经由金属端子 30、40 而传递到安装基板的振动。还有, 在安装部 38 与芯片电容器 20 之间的规定间隔只要是能够取得上述的作用效果就没有特别的限定, 但是优选为 0.1mm 以上且 1.5mm 以下, 进一步优选为 0.5mm 以上且 1.0mm 以下。如果在这样的范围内, 能够抑制整体高度并谋求 ESR 以及 ESL 的降低, 而且能够维持上述的作用效果。

[0091] 因此, 这样的陶瓷电容器 10 能够降低使用时的啸叫声。另外, 通过金属端子部 30、40 具有多个连结部 37、47 以及安装部 38、48, 从而能够分散并缩短金属端子 30、40 内的传递通道, 并且可以降低 ESL。

[0092] 另外, 在陶瓷电容器 10 中, 金属端子部 30、40 具有嵌合臂部 31、33、35、41、43、45, 夹入芯片电容器 20 的侧面 20e、20f 来进行把持。因此, 陶瓷电容器 10 能够容易地进行组装。另外, 陶瓷电容器 10 即使是在高温环境或温度变化大的环境下被使用的情况下, 也与将焊料等作为接合材料的现有技术不同, 由于接合材料与金属端子部 30、40 的热膨胀率的差异, 不会有芯片电容器 20 与金属端子部 30、40 的接合被解除的担忧。

[0093] 另外, 各个嵌合臂部 31、33、35、41、43、45 因为空开规定间隔并连接于连接部内面 36a、46a 并且各个嵌合臂部独立地把持各个芯片部件, 所以即使是在例如所把持的 3 个芯片电容器 20 之间存在尺寸偏差的情况下, 也能够可靠地把持各个芯片电容器 20。

[0094] 再有, 在陶瓷电容器 10 中, 因为在连结部内面 37a、47a 与第 1 侧面 20c 或者第 2 侧面 20d 之间形成有规定间隔, 所以即使是在芯片电容器 20 产生尺寸偏差的情况下也能够

稳定地将金属端子部 30、40 安装于芯片电容器 20。

[0095] 另外,形成有这样的间隙的陶瓷电容器 10 能够抑制来自芯片电容器 20 的振动的传递,并且可以抑制啸叫声。通过扩大连结部内面 37a、47a 与第 1 侧面 20c 或者第 2 侧面 20d 的间隔,从而能够缩小安装部上表面 38a、48a 与第 4 侧面 20f 相对的区域。或者能够成为在 X 轴方向上错开安装部上表面 38a、48a 与第 4 侧面 20f 的位置并使其不相对的状态。

[0096] 由此,能够防止焊料横跨安装部上表面 38a、48a 与芯片电容器 20 的端子电极 22 之间或者安装部上表面 38a、48a 与位于芯片电容器 20 下方的嵌合臂部 31、35、41、45 之间并发生附着,根据该点,也能够防止啸叫声的恶化。还有,在连结部内面 37a、47a 与第 1 侧面 20c 或者第 2 侧面 20d 之间的规定间隔只要是能够取得上述的作用效果的话就没有特别的限定,但是优选为大于 0mm 且 1.5mm 以下,进一步优选为 0.2mm 以上且 1.3mm 以下。如果为这样的关系,则不会增大安装面积,能够维持上述的作用效果。

[0097] 另外,在陶瓷电容器 10 中,芯片电容器 20 与金属端子部 30、40 的导通经由嵌合臂部 31、33、35、41、43、45 而被确保。因此,与使用焊料或粘结材料来接合金属端子部和芯片部件的现有技术不同,没有必要将高温焊料等使用于金属端子部 30、40 与芯片电容器 20 的接合,并且能够抑制具有环境负荷的材质的使用。

[0098] 另外,通过将多个内侧凸部 41aa、43aa、45aa 形成于臂部内面,从而即使是在芯片电容器 20 中的端子电极 22、24 的形状具有制造偏差的情况下,嵌合臂部 31、33、35、41、43、45 也可以适当地发挥把持芯片电容器 20 的力,另外,可以可靠地使至少 1 个内侧凸部 41aa、43aa、45aa 与端子电极 22、24 卡合来确保电导通。

[0099] 另外,安装部 38、48 的前端因为延伸到陶瓷电容器 10 的中央侧,所以与安装部 38、48a 的前端延伸到陶瓷电容器 10 的外侧的形状相比较能够减少安装所需要的面积,从而能够实现高密度安装。例如,通过在安装基板上将多个陶瓷电容器 10 排列成矩阵状并且电连接各个陶瓷电容器 10 的安装部 38、48,从而可以将高容量或者高耐压的电容器形成于安装基板的受限的空间。

[0100] 另外,陶瓷电容器 10 通过将层叠方向设为大致平行于安装部上表面 38a、48a 的方向,从而能够在层叠数增加的情况下防止陶瓷电容器 10 的高度变高而实现薄型化,并且能够抑制传递通道变长的问题并实现低 ESL。

[0101] 另外,由粘结剂接合芯片电容器 20 的端面 20a、20b 和金属端子部 30、40 的连接部 36、46 的陶瓷电容器 10 相对于来自外部的变形力或冲击,无论在电气性方面还是在构造方面都具有适当的可靠性。

[0102] 其他的实施方式

[0103] 上述的实施方式中所说明的陶瓷电容器 10 不过是本发明的一个实施方式,当然可以进行各种各样的改变。例如,金属端子部的连接部也可以取代嵌合臂部而经由导电性粘结剂等而连接于端子电极 22、24。另外,被把持于陶瓷电容器 10 的芯片电容器 20 也可以不是在平面方向(X 轴以及 Y 轴方向)上进行排列而是在高度方向(Z 轴方向)上进行排列,另外,也可以在平面方向以及高度方向上 2 维或者 3 维地进行排列。

[0104] 另外,金属端子部 30、40 所具有的连结部 37、47 以及安装部 38、48 如果是多个的话则没有特别的限定,各个金属端子部 30、40 也可以具有 3 个以上的连结部 37、47 或者安装部 38、48。

- [0105] 符号的说明
- [0106] 10…陶瓷电容器
- [0107] 20…芯片电容器
- [0108] 20a…第1端面
- [0109] 20b…第2端面
- [0110] 20c…第1侧面
- [0111] 20d…第2侧面
- [0112] 20e…第3侧面
- [0113] 20f…第4侧面
- [0114] 22…第1端子电极
- [0115] 24…第2端子电极
- [0116] 30、40…金属端子部
- [0117] 31、33、35、41、43、45…嵌合臂部
- [0118] 36、46…连接部
- [0119] 36a、46a…连接部内面
- [0120] 37、47…连结部
- [0121] 37a、47a…连结部内面
- [0122] 38、48…安装部
- [0123] 38a、48a…安装部上表面
- [0124] 38b…安装部下表面




图 1




图 2





图 3






图 5




图 6