

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-32834

(P2010-32834A)

(43) 公開日 平成22年2月12日(2010.2.12)

(51) Int.Cl.	F I	テーマコード (参考)
G02F 1/1343 (2006.01)	G02F 1/1343	2H092
G02F 1/1368 (2006.01)	G02F 1/1368	5C094
G09F 9/30 (2006.01)	G09F 9/30 338	
	G09F 9/30 330Z	

審査請求 未請求 請求項の数 6 O L (全 27 頁)

(21) 出願番号	特願2008-195727 (P2008-195727)	(71) 出願人	000002897
(22) 出願日	平成20年7月30日 (2008.7.30)		大日本印刷株式会社
			東京都新宿区市谷加賀町一丁目1番1号
		(74) 代理人	100117226
			弁理士 吉村 俊一
		(72) 発明者	市村 公二
			東京都新宿区市谷加賀町一丁目1番1号
			大日本印刷株式会社内
		Fターム(参考)	2H092 GA17 JA26 JB56 JB65 JB69
			NA01
			5C094 AA07 AA53 AA54 BA03 BA43
			BA75 CA19 DA13 EA04 EA10
			EB02 FA01 FA02 JA01


(54) 【発明の名称】 マトリクス型表示装置

(57) 【要約】 (修正有)

【課題】保持容量を形成して表示の安定化を行う形式のマトリクス型表示装置において、高階調化、応答の安定化あるいは強誘電性液晶を使用する場合に、より大きな保持容量比を得て、高品位の表示性能を得る。

【解決手段】画素電極1が形成されている第1基板10Aと、対向電極21が形成されている第2基板20と、前記画素電極1と対向電極21の間に設けられた光制御層30とを有するマトリクス型表示装置60Aであって、前記画素電極1の上層に、絶縁膜2を介して前記画素電極1の一部を覆うように参照電極3を配設する構成とすることにより、前記画素電極1と参照電極3との間で保持容量を形成するとともに、前記画素電極1と対向電極21との間に形成される液晶容量を前記参照電極3の領域相当分だけ減少させる。

【選択図】図1



【特許請求の範囲】

【請求項 1】

ベース基板と、該ベース基板上に設けられた画素形成部及びスイッチング素子部とを有する第 1 基板であって、該画素形成部には、前記ベース基板上に形成された画素電極と、該画素電極の一部を覆うように形成された絶縁膜と、該絶縁膜上に形成され、前記画素電極との平面視における重複部分の面積が B となるように形成された参照電極とを少なくとも有する第 1 基板と、

透明基板と、該透明基板上の全面又は一部に前記画素電極に対向するように形成された対向電極とを有する第 2 基板と、

前記第 1 基板と前記第 2 基板との間に設けられて前記画素電極と前記対向電極との間に電圧を印加することで光学特性が変化する光制御層と、を備えるマトリクス型表示装置であって、

各画素単位において、前記画素電極と前記面積 B からなる参照電極との平面視での重複部分が保持容量を構成し、前記画素電極の面積から前記面積 B を差し引いた面積を A としたとき、該面積 A からなる画素電極と前記対向電極との平面視での重複部分が画素容量を構成することを特徴とするマトリクス型表示装置。

【請求項 2】

各画素単位において、前記面積 B と前記面積 A との比 (B/A) が $0.1/0.9$ 以上 $0.7/0.3$ 未満の範囲内である、請求項 1 に記載のマトリクス型表示装置。

【請求項 3】

ベース基板と、該ベース基板上に設けられた画素形成部及びスイッチング素子部を有する第 1 基板であって、該画素形成部には、後に形成される画素電極との平面視における重複部分の面積が C となるように前記ベース基板上に形成された第 2 参照電極と、該第 2 参照電極を覆うように形成された第 2 絶縁膜と、該第 2 絶縁膜上に形成された画素電極と、該画素電極の一部を覆うように形成された第 1 絶縁膜と、該第 1 絶縁膜上に形成され、前記画素電極との平面視における重複部分の面積が B となるように形成された第 1 参照電極とを少なくとも有する第 1 基板と、

透明基板と、該透明基板上の全面又は一部に前記画素電極に対向するように形成された対向電極とを有する第 2 基板と、

前記第 1 基板と前記第 2 基板との間に設けられて前記画素電極と前記対向電極との間に電圧を印加することで光学特性が変化する光制御層と、を備えるマトリクス型表示装置であって、

各画素単位において、前記画素電極と前記面積 B からなる第 1 参照電極との平面視での重複部分が第 1 保持容量を構成し、前記画素電極と前記第 2 参照電極との平面視での重複部分が第 2 保持容量を構成し、前記画素電極の面積から前記面積 B を差し引いた面積を A としたとき、該面積 A からなる画素電極と前記対向電極との平面視での重複部分が画素容量を構成することを特徴とするマトリクス型表示装置。

【請求項 4】

前記スイッチング素子部が薄膜トランジスタ部である、請求項 1 ~ 3 のいずれか 1 項に記載のマトリクス型表示装置。

【請求項 5】

前記光制御層が液晶層である、請求項 1 ~ 4 のいずれか 1 項に記載のマトリクス型表示装置。

【請求項 6】

前記光制御層が電気泳動材料層である、請求項 1 ~ 4 のいずれか 1 項に記載のマトリクス型表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば液晶ディスプレイ等のマトリクス型表示装置に関し、さらに詳しくは

10

20

30

40

50

、電圧変動する要因があっても表示性能を一定に維持することができるマトリクス型表示装置に関する。

【背景技術】

【0002】

液晶表示装置や電気泳動型表示装置のような電圧駆動型の表示装置は、薄膜トランジスタ(TFT)を用いたアクティブマトリクス方式で駆動される場合が多い。図6は、アクティブマトリクス方式で駆動される液晶表示装置の単画素領域の従来例を示す模式的な断面図であり、図4の実線部分は、液晶表示装置の単画素の等価回路図である。図6に例示した液晶表示装置100においては、画素電極101を有するTFT基板110と、対向電極121を有するカラーフィルター基板120との間に液晶層130が挟まれており、その液晶層130は画素容量 C_{LC} として存在し、さらにその画素容量 C_{LC} と並列回路となる容量成分として保持容量 C_{ST} が形成されている。

10

【0003】

保持容量 C_{ST} は、画素形成部111毎に設けられ、TFT基板110に形成された画素電極101と、その画素電極101のベース基板104側に設けられた参照電極103との間に、容量成分である絶縁膜102を配置することによって構成されている(例えば非特許文献1を参照)。保持容量 C_{ST} が必要なケースとしては、画素電極101と走査線(ゲート線)(図4中の符号41)との間に寄生容量 C_{GS} が存在し、その寄生容量 C_{GS} の存在によって画素形成部111への印加電圧が変動し、表示性能が影響を受けるケースや、異方性を持つ液晶分子が画素電極101に印加された電圧によって分子の向きが変化し、その結果として画素電極101と対向電極121との間で構成される画素容量 C_{LC} の値が変動するケースが挙げられる。

20

【0004】

このような場合、保持容量 C_{ST} を設けることにより、寄生容量 C_{GS} の存在や液晶分子の異方性に基づいた電圧変動を相対的に小さくすることができるので、画素形成部111への印加電圧が安定化し、良好な表示性能を得ることができるようになる。電圧変動による表示性能への影響は液晶ディスプレイの仕様によっても異なるが、階調数の多い高品位の液晶ディスプレイにおいては、電圧のわずかな変動が表示性能に敏感に反映されるので、より大きな保持容量 C_{ST} をTFT基板110に作り込んでおくことが好ましいとされている。

30

【0005】

従来、TFT基板110に作り込まれる保持容量 C_{ST} は、画素容量 C_{LC} に対して0.5倍~1.0倍程度である。この場合、画素電極101と参照電極103との間の絶縁膜102の膜厚や誘電率の関係、また液晶層130の膜厚や誘電率の関係から、保持容量 C_{ST} を形成するための参照電極103の面積 C は、画素電極101の面積 A の10~30%の大きさで形成されていれば十分である。その結果、参照電極103として金属電極を用いても大きな開口率の低減にはならず、さらにプロセスの簡便性からも、そうした金属電極が用いられているケースが多い。

【0006】

しかしながら、最近の液晶ディスプレイのより一層の高品位化に伴い、画素の階調数をさらに増大させたり、応答性を向上させたりすることが行われる。階調数を増大させた場合には、画素電極101に印加する電圧がわずかに変動しただけでも階調が変化することになるので、電圧変動の許容値が従来にもまして小さくなる。そのため、さらに大きな保持容量 C_{ST} を作り込んでおく必要がある。また、応答性を向上させるためには、液晶層130の膜厚を減少させて画素容量 C_{LC} を増大させたり、自発分極を持つ強誘電性液晶を適用したりする必要があるため、保持容量 C_{ST} も併せて大きくする必要がある。

40

【0007】

なお、特許文献1に記載の液晶表示装置は、不透明金属からなる第1電極と透明導電膜からなる画素電極とで保持容量を構成したものであり、第1電極のレイアウトによって開

50

口率を向上させていることを特徴としている。

【非特許文献１】責任編集：堀 浩雄、鈴木幸治、「カラー液晶ディスプレイ」、共立出版、２００１年発行、第１１６～１２０頁。

【特許文献１】特開平５－２０３９８１号公報（第００１１～００１２段落）

【発明の開示】

【発明が解決しようとする課題】

【０００８】

上記のように、保持容量 C_{ST} をさらに大きくする場合において、参照電極１０３の面積 C を拡大すればよいわけであるが、通常の製造工程では参照電極１０３は配線層と同じ工程で形成されるため、不透明な金属電極層として設けられている。したがって、透過型液晶ディスプレイのように、バックライト等を透過する必要があるディスプレイの場合には、参照電極１０３の面積 C を大きくすることは、透過率、すなわち光の利用効率を低下させることとなり、消費電力の観点からもデメリットとなる。この問題を解決するには、参照電極１０３の材質を透明導電材料にすれば、液晶ディスプレイ１００ではバックライト等１５０を参照電極１０３が遮蔽しないので開口率を低下させることはない。そのため、保持容量 C_{ST} を大きくするための手段は、参照電極１０３の面積 C を単純に拡大することである程度までは対応可能となる。ただし、この場合、金属電極である配線部分と異なる材質の参照電極１０３を用いるため、成膜工程やエッチング工程が増え、製品コストを上昇させる要因となる。

10

【０００９】

一方、配線層に参照電極１０３と同じ透明電極を用いることも可能であるが、透明電極材料は金属電極と比較すると比抵抗率が高いため、配線抵抗が高くなり、ディスプレイとしての画面サイズや動作速度が制限される可能性がある。また、バックライトを透過する必要のない反射型液晶ディスプレイや電子ペーパーでは、従来どおりの不透明な金属電極を用いた場合でも参照電極１０３の面積 C を拡大することができる。

20

【００１０】

なお、図６に示すように、参照電極１０３は平面視で画素電極１０１の下に該画素電極１０１よりも小さい面積 C で形成されているので、参照電極１０３と画素電極１０１とで構成される保持容量 C_{ST} は、参照電極１０３と画素電極１０１とが平面視で重複する面積に対応したものとなっている。

30

【００１１】

しかしながら、参照電極１０３の面積 C を大きくして保持容量 C_{ST} を増大させた場合であっても、参照電極１０３の面積 C はせいぜい画素電極１０１の面積の１倍程度が限度である。したがって、保持容量 C_{ST} を形成する絶縁膜１０２の膜厚や誘電率及び画素容量 C_{LC} を形成する液晶層１３０の膜厚や誘電率の関係によっても違うが、保持容量 C_{ST} の増大には限界があった。

【００１２】

本発明は、上記課題を解決するためになされたものであって、その目的は、画素の階調数をさらに増大させたり、応答性を向上させたりした高品位なマトリクス型表示装置において、電圧変動の許容値が従来にもまして小さくなる場合、あるいは、液晶層の膜厚を減少させて画素容量を増大させたり自発分極を持つ強誘電性液晶を適用したりすることによって応答性を向上させた場合であっても、高品位の表示性能を一定に維持することができるマトリクス型表示装置を提供することにある。

40

【課題を解決するための手段】

【００１３】

上記課題を解決するための本発明の第１形態に係るマトリクス型表示装置は、ベース基板と、該ベース基板上に設けられた画素形成部及びスイッチング素子部とを有する第１基板であって、該画素形成部には、前記ベース基板上に形成された画素電極と、該画素電極の一部を覆うように形成された絶縁膜と、該絶縁膜上に形成され、前記画素電極との平面視における重複部分の面積が B となるように形成された参照電極とを少なくと

50

も有する第 1 基板と、

透明基板と、該透明基板上の全面又は一部に前記画素電極に対向するように形成された対向電極とを有する第 2 基板と、

前記第 1 基板と前記第 2 基板との間に設けられて前記画素電極と前記対向電極との間に電圧を印加することで光学特性が変化する光制御層と、を備えるマトリクス型表示装置であって、

各画素単位において、前記画素電極と前記面積 B からなる参照電極との平面視での重複部分が保持容量を構成し、前記画素電極の面積から前記面積 B を差し引いた面積を A としたとき、該面積 A からなる画素電極と前記対向電極との平面視での重複部分が画素容量を構成することを特徴とする。

10

【0014】

この発明によれば、各画素単位において、画素電極の上（対向電極側）に絶縁膜を介して対向電極と同電位の参照電極が形成されているので、画素電極と参照電極との平面視での重複部分（面積 B）は画素容量 C_{LC} を構成せずに保持容量 C_{ST} を構成する。そして、画素電極の面積から面積 B を差し引いた面積 A からなる画素電極と、第 2 基板上に形成された対向電極との平面視での重複部分（面積 A）が画素容量 C_{LC} を構成する。こうした構成は、画素電極の下（ベース基板側）に絶縁膜を介して設けられた参照電極（対向電極と同電位である。）と画素電極との平面視での重複部分の面積 C（図 6 の従来例を参照）が上記本発明に係る面積 B と同じ面積で形成されている場合、言い換えれば、参照電極が光学的に不透明な金属電極を使用しているためにその部分の光透過がないことによる開口率が同じ場合、に比べ、本発明の第 1 形態に係るマトリクス型表示装置は、画素容量 C_{LC} を相対的に小さくすることができる。その結果、保持容量 C_{ST} と画素容量 C_{LC} との相対比（ C_{ST} / C_{LC} ）を従来よりも大きくすることができる。

20

【0015】

こうしたことにより、画素容量 C_{LC} に対して相対的に大きな電荷を保持容量 C_{ST} に蓄えておくことができるので、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量 C_{ST} によって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。なお、図 6 の従来例では、画素電極の面積に対して参照電極の面積が約 10% ~ 約 30% 程度である。

30

【0016】

本発明の第 1 形態に係るマトリクス型表示装置は、各画素単位において、前記面積 B と前記面積 A との比（ B / A ）が 0.1 / 0.9 以上 0.7 / 0.3 未満の範囲内であるように構成することが好ましい。

【0017】

この発明によれば、保持容量 C_{ST} を構成する面積 B が十分に確保されるので、画素容量 C_{LC} を構成する面積 A が小さくなりすぎることによる開口率の低下と、表示性能の向上との関係において、面積 B と面積 A との比（ B / A ）を上記範囲内とすることが好ましい。

40

【0018】

上記課題を解決するための本発明の第 2 形態に係るマトリクス型表示装置は、ベース基板と、該ベース基板上に設けられた画素形成部及びスイッチング素子部を有する第 1 基板であって、該画素形成部には、後に形成される画素電極との平面視における重複部分の面積が C となるように前記ベース基板上に形成された第 2 参照電極と、該第 2 参照電極を覆うように形成された第 2 絶縁膜と、該第 2 絶縁膜上に形成された画素電極と、該画素電極の一部を覆うように形成された第 1 絶縁膜と、該第 1 絶縁膜上に形成され、前記画素電極との平面視における重複部分の面積が B となるように形成された第 1 参照電極とを少なくとも有する第 1 基板と、

透明基板と、該透明基板上の全面又は一部に前記画素電極に対向するように形成された

50

対向電極とを有する第2基板と、

前記第1基板と前記第2基板との間に設けられて前記画素電極と前記対向電極との間に電圧を印加することで光学特性が変化する光制御層と、を備えるマトリクス型表示装置であって、

各画素単位において、前記画素電極と前記面積Bからなる第1参照電極との平面視での重複部分が第1保持容量を構成し、前記画素電極と前記第2参照電極との平面視での重複部分が第2保持容量を構成し、前記画素電極の面積から前記面積Bを差し引いた面積をAとしたとき、該面積Aからなる画素電極と前記対向電極との平面視での重複部分が画素容量を構成することを特徴とする。

【0019】

この発明によれば、上記第1形態の場合と同様、各画素単位において、画素電極の上（対向電極側）に第1絶縁膜を介して対向電極と同電位の第1参照電極が形成されているので、画素電極と面積Bからなる第1参照電極との平面視での重複部分（面積B）は画素容量 C_{LC} を構成せずに第1保持容量 C_{ST1} を構成する。そして、画素電極の面積から面積Bを差し引いた面積Aからなる画素電極と、第2基板上に形成された対向電極との平面視での重複部分（面積A）が画素容量 C_{LC} を構成する。さらに、この第2形態においては、各画素単位において、画素電極の下（ベース基板側）に第2絶縁膜を介して設けられた第2参照電極（対向電極と同電位である。）と、画素電極との平面視での重複部分（面積C）が第2保持容量 C_{ST2} を構成する。

【0020】

こうした第2形態の構成は、画素電極の下（ベース基板側）にのみ絶縁膜を介して設けられた参照電極（対向電極と同電位である。）と画素電極との平面視での重複部分（面積C）を保持容量とする場合（図6の従来例を参照）よりも、第1保持容量 C_{ST1} と第2保持容量 C_{ST2} とからなる2つの保持容量を構成できるので、保持容量と画素容量との相対比 $[(C_{ST1} + C_{ST2}) / C_{LC}]$ を従来よりも大きくすることができる。その結果、画素容量 C_{LC} に対して相対的に大きな電荷を保持容量 $C_{ST} (C_{ST1} + C_{ST2})$ に蓄えておくことができるので、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量 $C_{ST} (C_{ST1} + C_{ST2})$ によって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。

【0021】

本発明の第1及び第2形態に係るマトリクス型表示装置の好ましい態様として、前記スイッチング素子部が薄膜トランジスタ部であるように構成する。

【0022】

本発明の第1及び第2形態に係るマトリクス型表示装置の好ましい態様として、前記光制御層が液晶層であるように構成する。

【0023】

本発明の第1及び第2形態に係るマトリクス型表示装置の好ましい態様として、前記光制御層が電気泳動材料層であるように構成する。

【発明の効果】

【0024】

本発明の第1形態に係るマトリクス型表示装置によれば、画素電極と参照電極との平面視での重複部分（面積B）は画素容量 C_{LC} を構成せずに保持容量 C_{ST} を構成し、そして、画素電極の面積から面積Bを差し引いた面積Aからなる画素電極と、対向電極との平面視での重複部分（面積A）が画素容量 C_{LC} を構成する。そのため、画素電極の下（ベース基板側）に絶縁膜を介して設けられた参照電極（対向電極と同電位である。）と画素電極との平面視での重複部分の面積C（図6の従来例を参照）が上記本発明に係る面積Bと同じ面積で形成されている場合、言い換えれば、参照電極が光学的に不透明な金属電極を使用しているためにその部分の光透過がないことによる開口率が同じ場合、に比べ、本

10

20

30

40

50

発明の第 1 形態に係るマトリクス型表示装置は、画素容量 C_{LC} を相対的に小さくすることができる。その結果、保持容量 C_{ST} と画素容量 C_{LC} との相対比 (C_{ST} / C_{LC}) を従来よりも大きくすることができる。こうしたことにより、画素容量 C_{LC} に対して相対的に大きな電荷を保持容量 C_{ST} に蓄えておくことができるので、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量 C_{ST} によって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。

【0025】

本発明の第 2 形態に係るマトリクス型表示装置によれば、上記第 1 形態に加え、さらに、画素電極の下（ベース基板側）に第 2 絶縁膜を介して第 2 参照電極（対向電極と同電位である。）が形成されているので、画素電極と第 2 参照電極との平面視での重複部分（面積 C ）は第 2 保持容量 C_{ST2} を構成する。そのため、画素電極の下（ベース基板側）にのみ絶縁膜を介して設けられた参照電極（対向電極と同電位である。）と画素電極との平面視での重複部分（面積 C ）を保持容量とする場合（図 6 の従来例を参照）よりも、第 1 保持容量 C_{ST1} と第 2 保持容量 C_{ST2} とからなる 2 つの保持容量を構成できるので、保持容量と画素容量との相対比 [$(C_{ST1} + C_{ST2}) / C_{LC}$] を従来よりも大きくすることができる。その結果、画素容量 C_{LC} に対して相対的に大きな電荷を保持容量 $C_{ST} (C_{ST1} + C_{ST2})$ に蓄えておくことができるので、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量 $C_{ST} (C_{ST1} + C_{ST2})$ によって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。

【0026】

こうした本発明のマトリクス型表示装置において、光制御層を液晶層あるいは電気泳動材料層であるように構成することにより、画素の階調数をさらに増大させたり、応答性を向上させたりした高品位な液晶表示装置や電気泳動表示装置を構成することができる。これらの表示装置は、電圧変動の許容値が従来にもまして小さくなる場合、あるいは、液晶層の膜厚を減少させて画素容量を増大させたり自発分極を持つ強誘電性液晶を適用したりすることによって応答性を向上させた場合であっても、高品位の表示性能を一定に維持することができる。

【発明を実施するための最良の形態】

【0027】

以下、本発明のマトリクス型表示装置について詳細に説明するが、本発明は図面の形態や以下の実施形態に限定されるものではない。

【0028】

〔マトリクス型表示装置〕

図 1、図 2 及び図 5（以下、これらを示すときは「図 1 等」という。）は、本発明のマトリクス型表示装置の単画素領域の例を示す模式的な断面図であり、図 3 は、本発明のマトリクス型表示装置の単画素領域の一例を示す模式的な平面図であり、図 4 は、本発明のマトリクス型表示装置の単画素の等価回路図の模式図である。ここで、図 1 及び図 2 に示すマトリクス型表示装置 60A、60B は、光制御層 30 として液晶層が採用されてなる液晶表示装置を示す実施形態であり、図 5 に示すマトリクス型表示装置 60C は、光制御層 30' としてマイクロカプセル方式の電気泳動層が採用されてなる電気泳動表示装置を示す実施形態である。なお、以下において、各マトリクス型表示装置 60A、60B、60C を総称するときは、符号 60 で表す。

【0029】

本発明のマトリクス型表示装置 60 は、図 1 等 に示すように、第 1 基板 10 と、第 2 基板 20 と、第 1 基板 10 と第 2 基板 20 との間に設けられた光制御層 30 と、を有している。図 1 等において、符号 50 は、本発明のマトリクス型表示装置 60 が液晶表示装置で

ある場合における偏光板やバックライト等を表している。

【0030】

第1基板10は、ベース基板4と、ベース基板4上の面内方向に設けられた画素形成部11及びスイッチング素子部12とを有する基板である。その画素形成部11とスイッチング素子部12は、単画素内にそれぞれ設けられている。本発明のマトリクス型表示装置60では、第1基板10の形態として2種の形態(図1に示す第1形態に係る第1基板10Aと、図2に示す第2形態に係る第1基板10B)を挙げることができる。なお、以下において、第1形態に係る第1基板10Aと第2形態に係る第1基板10Bとを総称するときは、符号10で表す。

【0031】

第1形態に係る第1基板10Aは、図1に示すように、画素形成部11には、ベース基板4上に所定の面積で形成された画素電極1と、画素電極1の一部を覆うように形成された絶縁膜2と、絶縁膜2上に形成され、その該画素電極1との平面視における重複部分の面積がBとなるように形成された参照電極3とを少なくとも有する構造になっている。そして、この第1形態に係る第1基板10Aにおいては、各画素単位において、画素電極1と面積Bからなる参照電極3との平面視での重複部分(面積B)が保持容量 C_{ST} を構成し、画素電極1の面積から前記した重複部分の面積Bを差し引いた面積をAとしたとき、その面積Aからなる画素電極1と、後述する対向電極21との平面視での重複部分(面積A)が画素容量 C_{LC} を構成することに特徴がある。

【0032】

一方、第2形態に係る第1基板10Bは、図2に示すように、画素形成部11には、後に形成される画素電極1との平面視における重複部分の面積がCとなるようにベース基板4上に形成された第2参照電極13と、第2参照電極13を覆うように形成された第2絶縁膜14と、第2絶縁膜14上に形成された画素電極1と、画素電極1の一部を覆うように形成された第1絶縁膜2と、第1絶縁膜2上に形成され、画素電極1との平面視における重複部分の面積がBとなるように形成された第1参照電極3とを少なくとも有する構造になっている。そして、この第2形態に係る第1基板10Bにおいては、各画素単位において、画素電極1と面積Bからなる第1参照電極3との平面視での重複部分(面積B)が第1保持容量 C_{ST1} を構成し、画素電極1と第2参照電極13との平面視での重複部分(面積C)が第2保持容量 C_{ST2} を構成し、画素電極1の面積から面積Bを差し引いた面積をAとしたとき、その面積Aからなる画素電極1と対向電極21との平面視での重複部分(面積A)が画素容量 C_{LC} を構成することに特徴がある。

【0033】

第2基板20は、上記第1ないし第2形態に係る第1基板10に設けられた画素電極1に対向するように、透明基板22と、その透明基板22上の全面又は一部に、その画素電極1に対向するように形成された対向電極21とを有している。さらに、光制御層30は、上記第1ないし第2形態に係る第1基板10と第2基板20との間に、両基板に挟まれるように設けられており、画素電極1と対向電極21との間に電圧を印加することで光学特性が変化する層である。

【0034】

本発明において、第1形態に係る第1基板10Aを備えたマトリクス型表示装置60Aでは、図1に示すように、各画素単位において、画素電極1の上(対向電極21の側)に絶縁膜2を介して対向電極21と同電位の参照電極3が形成されているので、画素電極1と参照電極3との平面視での重複部分(面積B)は画素容量 C_{LC} を構成せずに保持容量 C_{ST} を構成する。そして、画素電極1の面積から前記した面積Bを差し引いた面積Aからなる画素電極1と、第2基板20上に形成された対向電極21との平面視での重複部分(面積A)が画素容量 C_{LC} を構成する。こうした構成は、画素電極1の下(ベース基板4の側)に絶縁膜を介して設けられた参照電極(対向電極と同電位である。)と画素電極との平面視での重複部分の面積C(図6の従来例を参照)が本発明に係る面積Bと同じ面積で形成されている場合、言い換えれば、参照電極が光学的に不透明な金属電極を使用し

10

20

30

40

50

ているためにその部分の光透過がないことによる開口率が同じ場合、に比べ、本発明の第1形態に係るマトリクス型表示装置は、画素容量 C_{LC} を相対的に小さくすることができる。その結果、保持容量 C_{ST} と画素容量 C_{LC} との相対比(C_{ST}/C_{LC})を従来よりも大きくすることができ、画素容量 C_{LC} に対して相対的に大きな電荷を保持容量 C_{ST} に蓄えておくことを可能とする。

【0035】

一方、第2形態に係る第1基板10Bを備えたマトリクス型表示装置60Bでは、図2に示すように、各画素単位において、画素電極1の上(対向電極21の側)に第1絶縁膜2を介して対向電極21と同電位の第1参照電極3が形成されているので、画素電極1と面積Bからなる第1参照電極3との平面視での重複部分(面積B)は画素容量 C_{LC} を構成せず、第1保持容量 C_{ST1} を構成する。そして、画素電極1の面積から面積Bを差し引いた面積Aからなる画素電極1と、第2基板20上に形成された対向電極21との平面視での重複部分(面積A)が画素容量 C_{LC} を構成する。さらに、この第2形態においては、各画素単位において、画素電極1の下(ベース基板4の側)に第2絶縁膜14を介して設けられた第2参照電極13(対向電極21と同電位である。)と、画素電極1との平面視での重複部分(面積C)が第2保持容量 C_{ST2} を構成する。

【0036】

こうした第2形態の構成は、画素電極1の下(ベース基板4の側)にのみ絶縁膜を介して設けられた参照電極(対向電極と同電位である。)と画素電極との平面視での重複部分(面積C)を保持容量とする場合(図6の従来例を参照)よりも、第1保持容量 C_{ST1} と第2保持容量 C_{ST2} とからなる2つの保持容量を構成できるので、保持容量と画素容量との相対比 $[(C_{ST1} + C_{ST2})/C_{LC}]$ を従来よりも大きくすることができる。その結果、画素容量 C_{LC} に対して相対的に大きな電荷を保持容量 $C_{ST}(C_{ST1} + C_{ST2})$ に蓄えておくことができるので、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量 $C_{ST}(C_{ST1} + C_{ST2})$ によって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。

【0037】

以下、本発明のマトリクス型表示装置60の各構成について詳しく説明する。第1形態に係る第1基板10Aと第2形態に係る第1基板10Bとを順に説明する。

【0038】

(第1形態に係る第1基板)

第1形態に係る第1基板10Aは、図1に示すように、ベース基板4上の面内方向に規則的に設けられた単画素を多数有している。図1では、スイッチング素子部12と画素形成部11とを備えた単画素を表している。

【0039】

ベース基板4としては、液晶表示装置や電気泳動表示装置のベース基板として一般的に用いられているものを用いることができ、有機基板であっても無機基板であってもよい。本発明のマトリクス型表示装置60が液晶表示装置である場合、光制御層30(液晶層)が設けられる側の反対側のベース基板面には、通常、偏光板やバックライト等50が設けられるので、ベース基板4はバックライト等50からの光が透過することができるように、透明又は半透明であることが好ましい。一方、本発明のマトリクス型表示装置60が電気泳動表示装置である場合には、ベース基板4は必ずしも透明又は半透明である必要はなく、不透明であっても構わない。

【0040】

有機基板としては、例えば、ポリエーテルサルフォン(PES)、ポリエチレンナフタレート(PEN)、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、

ポリアミドイミド、ポリエーテルイミド、又はポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。こうした有機基板は、剛性を有するものであってもよいし、厚さが $5\mu\text{m} \sim 300\mu\text{m}$ 程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな基板の使用は、TFTを有する液晶表示装置や電気泳動表示装置をフレキシブルとすることが可能となる。また、無機基板としては、例えば、ガラス基板、シリコン基板、セラミックス基板等を挙げることができる。ガラス基板としては、Na等のアルカリ元素の少ない硼ケイ酸ガラス等を用いることができ、また、その厚さとしては、 $0.05\text{mm} \sim 3.0\text{mm}$ 程の液晶ディスプレイ用途のものを用いることができる。

【0041】

スイッチング素子部12は、マトリクス型表示装置60を構成する各単画素に、画素形成部11と共に設けられている。図1において、スイッチング素子部12には、図1に示すように、ボトムゲート・トップコンタクト構造からなるTFTが設けられている。一方、画素形成部11には、参照電極3と画素電極1とが所定の大きさで形成されている。具体的には後述するが、画素形成部11は、ベース基板4上に形成された所定の面積の画素電極1と、その画素電極1の一部を覆う絶縁膜2の上に、画素電極1との平面視における重複部分の面積がBとなるように形成された参照電極3とで構成されている。したがって、参照電極3は、画素電極1の一部に形成された絶縁膜2上に設けられているので、画素電極1の一部よりも小さい面積で形成されている。

【0042】

ゲート電極5は、ベース基板4上に形成されている。ゲート電極5の形成材料としては、アルミニウム、チタン、銅、金、白金、クロム、パラジウム、インジウム、モリブデン、ニッケル等の金属もしくはMoW等の合金、又は、ITO（インジウム錫オキシド）、酸化インジウム、IZO（インジウム亜鉛オキシド）、 SnO_2 、 ZnO 等の透明導電材料等を挙げることができる。なお、図3からもわかるように、ゲート電極5は、走査線41と同時に形成されることが多いので、導電性のよい金属又は合金が好ましく用いられる。ゲート電極5は、単一層として形成されたものであってもよいし、異なる層が積層されたものであってもよい。

【0043】

ゲート電極5は、蒸着やスパッタリング等の既存の薄膜形成手段とパターニング手段とで形成できる。例えば、スパッタ成膜、マスク露光、現像、エッチング等からなる手段（「PEP手段」（Photolithography and Etching Process）という。以下同じ。）により形成できる。ゲート電極5の厚さは、その材質の導電率にもよるが、 $30\text{nm} \sim 200\text{nm}$ 程度であることが好ましい。ゲート電極5の厚さの下限は、電極材料の導電率及びベース基板4との密着強度によって上記範囲内から好ましい値が選択される。ゲート電極5の厚さの上限は、後述の絶縁膜2（ゲート絶縁膜を含む）、ソース電極7及びドレイン電極8を設けた際に、ベース基板4とゲート電極5の段差部分における絶縁膜2による絶縁被覆が十分で、且つその上に形成する電極パターンに断線を生ぜしめないことを考慮して上記範囲内から好ましい値が選択される。特に、可とう性があるベース基板4を使用した場合には、応力のバランスを考慮する必要がある。

【0044】

画素電極1は、図1に示すように、ベース基板4上に設けられて各単画素の画素形成部11を構成する。この画素電極1は、所定の面積で形成されたパターン電極であり、後述する第2基板20が有する対向電極21との間に電圧を印加することによって、光制御層30（例えば液晶層又は電気泳動層）の光学特性を変化させるように作用する。本発明のマトリクス型表示装置が液晶層を備えた液晶表示装置60Aである場合（図1を参照）は、画素電極1の形成材料としては、ITO（インジウム錫オキシド）、酸化インジウム、IZO（インジウム亜鉛オキシド）、 SnO_2 、 ZnO 等の透明導電材料を好ましく挙げることができる。一方、本発明のマトリクス型表示装置が電気泳動層を備えた電気泳動表示装置60Cである場合（図5を参照）は、画素電極1の形成材料としては、前記同様の透明導電材料であってもよいし、不透明な金属材料又は合金材料であってもよい。こ

10

20

30

40

50

ここでいう金属材料又は合金材料としては、アルミニウム、チタン、銅、金、白金、クロム、パラジウム、インジウム、モリブデン、ニッケル等の金属や、MoW等の合金を挙げることができる。

【0045】

画素電極1は、上述したゲート電極5やソース電極7及びドレイン電極8と同様、蒸着やスパッタリング等の既存の薄膜形成手段とパターンニング手段で形成できる。画素電極1の厚さは、その形成材料によっても異なるが、通常のITOの場合には、50nm~300nmである。なお、この画素電極1は、前記のソース電極7及びドレイン電極8を形成する前に形成してもよいし(図1を参照)、ソース電極7及びドレイン電極8を形成した後に形成してもよい。画素電極1は、図1~図3に示すように、通常、ドレイン電極8に接続されている。なお、ゲート電極5と画素電極1を形成する前のベース基板4には、基板からの不純物の拡散やガスの透過を防止するためのバリア層や、密着性を向上させるためのアンダーコート層等が設けられていてもよい。

10

【0046】

絶縁膜2は、ゲート電極5を覆うと共に画素電極1の一部を覆うように形成されている。ゲート電極5を覆う絶縁膜2と画素電極1の一部を覆う絶縁膜2とは、同時に形成された同一材料からなるものであってもよいし、別々に形成された同一又は異なる材料からなるものであってもよい。ゲート電極5を覆う部分の絶縁膜2は、いわゆるゲート絶縁膜として作用する。一方、画素電極1の一部を覆う絶縁膜2は、その後にその絶縁膜2上に参照電極3を形成することによって容量成分として作用する。こうした絶縁膜2の形成材料としては、 SiO_2 、 SiN_x 、 Al_2O_3 等の無機材料や、ポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルプルラン、ポリメチルメタクリレート、ポリサルホン、ポリカーボネート、ポリイミド等の有機材料や、一般的に使用されているレジスト材料で形成できる。無機材料からなる絶縁膜2は、CVD法やスパッタ法等で成膜でき、また、有機材料からなる絶縁膜2は、スピンコート等の各種の塗布法で成膜できる。

20

【0047】

絶縁膜2の厚さは薄いほど好ましいが、TFTを構成するゲート絶縁膜の観点からは、薄すぎるとソース電極7・ドレイン電極8とゲート電極5との間での漏れ電流が大きくなり、ON/OFF比の低いデバイスになってしまうおそれがある。そのため、絶縁膜2の厚さは、通常、20nm~500nm程度であることが好ましい。一方、絶縁膜2を画素電極1の一部の上に設けて保持容量 C_{ST} を構成するという観点からは、厚すぎると保持容量 C_{ST} が小さくなり、薄すぎると電極間のリーク電流が増大してコンデンサとしての機能を果たさなくなることから、通常、30nm~300nm程度であることが好ましい。したがって、これらを勘案すると、絶縁膜2の厚さは、20nm~500nmであることが好ましく、30nm~300nmであることがより好ましい。

30

【0048】

半導体膜6は、ゲート電極5上に位置するゲート絶縁膜2の上にPEP手段で形成されている。半導体膜6の種類は特に限定されず、各種の半導体材料を各種の成膜手段で形成できるが、例えばノンドープのアモルファスシリコン(a-Si)膜と、リンをドープした n^+ -a-Si膜とを連続してPECVD法で成膜した後に、PEP手段によりパターン形成することができる。半導体膜6のそれ以外の例としては、例えば、ペンタセン等の有機半導体材料を成膜してもよい。半導体層6の厚さは特に限定されないが、例えば30nm~200nm程度で形成される。ここでは、半導体層6は後述するソース電極7とドレイン電極8の形成前に行うが、半導体層6をソース電極7とドレイン電極8の形成後に行うことも可能である。

40

【0049】

ソース電極7及びドレイン電極8は、半導体膜6上に所定の間隔を開けて隔たるようにパターン形成される。ソース電極7とドレイン電極8は通常、同じ材料で形成されるが、その材料は半導体材料の種類に応じて選択される。例えば、半導体膜6がp型半導体材料

50

で形成されている場合、ソース電極 7 とドレイン電極 8 は仕事関数の大きい金属で形成されることが好ましく、半導体膜 6 が n 型半導体材料で形成されている場合、ソース電極 7 とドレイン電極 8 は仕事関数の小さな金属で形成されることが好ましい。その理由としては、ソース電極 7 とドレイン電極 8 が半導体膜 6 とオーミック接触することが必要であるからである。仕事関数の大きい電極材料としては、金、白金、透明導電膜（インジウム・スズ酸化物、インジウム・亜鉛酸化物等）等が挙げられ、仕事関数の小さい電極材料としては、アルミニウムや、カルシウム又はリチウムとアルミニウムとの積層構造等を挙げることができる。なお、このソース電極 7 とドレイン電極 8 は、図 3 からわかるように、信号線 4 2 と同時に形成されることが多いので、導電性のよい金属又は合金が好ましく用いられる。また、図 1 においては、ドレイン電極 8 が画素電極 1 に電氣的に接続されている。

10

【0050】

ソース電極 7 とドレイン電極 8 は、例えばチャネル長 $5\ \mu\text{m}$ 、チャネル幅 $50\ \mu\text{m}$ となるように設計されたマスクを用い、例えば膜厚 $30\ \text{nm} \sim 100\ \text{nm}$ 程度となるように、スパッタリング法や電子ビーム（EB）蒸着法で形成することができる。なお、絶縁膜 2 上にソース電極 7 及びドレイン電極 8 を形成する際に、絶縁膜 2 の表面の汚染を防ぐことを目的として、 SiO_2 、 SiN_x 、 Al_2O_3 等の無機材料や、ポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルブルラン、ポリメチルメタクリレート、ポリスルホン、ポリカーボネート、ポリイミド等の有機材料からなる厚さ $30\ \text{nm}$ 程度の層間絶縁膜（図示しない）を設けてもよい。

20

【0051】

参照電極 3 は、上記した画素電極 1 の一部に設けられた絶縁膜 2 1 上に、その絶縁膜 2 の面積よりも小さい面積で形成されたパターン電極である。この参照電極 3 は、図 4 に示すように、後述の対向電極 2 1 と同じ電位を持つように形成され、絶縁膜 2 を挟む画素電極 1 と参照電極 3 とによって保持容量 C_{ST} （画素容量 C_{LC} と並列な容量である。図 4 を参照。）を構成する。こうした参照電極 3 の形成材料としては、上記のソース電極 7、ドレイン電極 8 と同じ材料で形成してもよいし、異なる材料にして形成してもよい。同じ材料で参照電極 3 を形成する場合には、ソース電極 7 及びドレイン電極 8 と参照電極 3 とを一工程で形成できるので好ましい。一方、参照電極 3 の材料とソース電極 7 及びドレイン電極 8 の材料が異なる場合、例えば、参照電極 3 を透明導電材料等で形成し、ソース電極 7、ドレイン電極 8 を金属材料又は合金材料で形成する場合には、それぞれ別工程で形成される。この場合、それら電極の形成順は問わない。

30

【0052】

本発明では、参照電極 3 は従来どおりの面積で、すなわち画素電極 1 の面積 A に対して参照電極 2 の面積 C が約 $10\% \sim 30\%$ 程度となるように形成している。

【0053】

図 1 に示すように、参照電極 3 の下には絶縁膜 2 が形成され、さらにその絶縁膜 2 の下には画素電極 1 が形成されている。したがって、参照電極 3 / 絶縁膜 2 / 画素電極 1 からなる積層構造は保持容量 C_{ST} を構成し、その保持容量 C_{ST} の大きさは、画素電極 1 と参照電極 3 との平面視における重複部分の面積 B で特定される。なお、参照電極 3 は、第 2 基板 2 0 が有する対向電極 2 1 と同電位であるので、参照電極 3 / 光制御層 3 0 / 対向電極 2 1 からなる積層構造は画素容量を構成しない。したがって、画素電極 1 の面積から前記した重複部分の面積 B を差し引いた面積を A としたとき（図 1 を参照）、その面積 A からなる画素電極 1 と、第 2 基板 2 0 に形成された対向電極 2 1 との平面視での重複部分が画素容量 C_{LC} を構成することになる。

40

【0054】

保護膜 9 は、主に半導体膜 6 の酸化を防止することを目的とし、図 1 に示すように TFT を覆うように設けられる。一般的な保護膜 9 は、酸素バリア性や水蒸気バリア性を有する膜であり、例えば SiO_2 や SiN 等からなる厚さ $20\ \text{nm} \sim 2000\ \text{nm}$ 程度の薄膜

50

を挙げることができる。保護膜 9 は、スパッタリング法等により成膜できる。

【0055】

なお、画素電極 1 上には保護膜 9 は設けない。本発明のマトリクス型表示装置が液晶表示装置 60A である場合、画素電極 1 や参照電極 3 上には、通常、液晶配向膜 15 が設けられる（図 1 を参照）。液晶配向膜 15 の形成材料としては、ポリイミド等の有機材料が挙げられ、その成膜方法としては、スピンコート法を挙げることができる。一方、本発明のマトリクス型表示装置が電気泳動表示装置 60C である場合（図 5 を参照）は、画素電極 1 や参照電極 3 上には、通常、電極保護層 15' が設けられる。電極保護層 15' の形成材料としては、PMMa 等の有機材料が挙げられ、その成膜方法としては、スピンコート法を挙げることができる。

10

【0056】

（第 2 形態に係る第 1 基板）

第 2 形態に係る第 1 基板 10B は、図 2 に示すように、画素電極 1 の下（ベース基板 4 の側）に第 2 絶縁膜 14 を介して対向電極 21 と同電位の第 2 参照電極 13 が形成されている点で上記の第 1 形態に係る第 1 基板 10A と相違するが、それ以外は第 1 形態に係る第 1 基板 10A と同様である。以下において、第 1 形態に係る第 1 基板 10A と同じ符号で表した構成要素は、第 1 形態のものと同じであるのでその説明は最小限にする。

【0057】

すなわち、図 2 に示した第 1 基板 10B において、ベース基板 4 上に、ゲート電極 5 をパターン形成すると同時に又はゲート電極 5 をパターン形成する前後に、所定のパターンからなる第 2 参照電極 13 を形成する。この第 2 参照電極 13 は面積 C で形成される。第 2 参照電極 13 は、第 2 絶縁膜 14 と画素電極 1 と共に第 2 保持容量 C_{ST2} を構成し、参照電極 3（第 1 基板 10B では第 1 参照電極 3 という。）と第 1 絶縁膜 2 と画素電極 1 とで構成する第 1 保持容量 C_{ST1} を補完する。こうした第 2 保持容量 C_{ST2} を備えることにより、第 2 形態に係る第 1 基板 10B が有する保持容量 C_{ST} は、「 $C_{ST1} + C_{ST2}$ 」となる。そのため、上記第 1 形態に係る第 1 基板 10A よりも、画素容量 C_L に対する保持容量 C_{ST} （ $C_{ST1} + C_{ST2}$ ）の割合を相対的に高めることができる。

20

【0058】

第 2 参照電極 13 は、ゲート電極 5 と同様、ベース基板 4 上に所定の面積で形成されたパターン電極である。なお、本願では、参照電極 13 と画素電極 1 とが平面視で重複する部分の面積を、面積 C で表している。この第 2 参照電極 13 も上記の参照電極 3（第 1 参照電極 3）と同様、図 4 に示すように、後述の対向電極 21 と同じ電位を持つように形成され、第 2 絶縁膜 14 を挟む画素電極 1 との間で第 2 保持容量 C_{ST2} （画素容量 C_{LC} と並列な容量である。図 4 中の破線部を参照。）を形成する。第 2 参照電極 13 の形成材料は、ゲート電極 5 と同じ材料であってもよいし、異なる材料であってもよい。同じ材料で第 2 参照電極 13 を形成する場合には、ゲート電極 5 と第 2 参照電極 13 とを一工程で形成できるので好ましい。一方、第 2 参照電極 13 の材料とゲート電極 5 の材料が異なる場合、例えば、第 2 参照電極 13 を透明導電材料で形成し、ゲート電極 5 を金属材料又は合金材料で形成する場合には、それぞれ別工程で形成される。この場合、両電極の形成順は問わない。なお、ゲート電極 5 と第 2 参照電極 13 を形成する前のベース基板 4 には、基板からの不純物の拡散やガスの透過を防止するためのバリア層や、密着性を向上させるためのアンダーコート層等が設けられていてもよい。

30

40

【0059】

この第 2 形態では、第 2 参照電極 13 上には第 2 絶縁膜 14 が形成され、さらにその第 2 絶縁膜 14 上には画素電極 1 が形成される。すなわち、第 2 参照電極 13 は、第 2 絶縁膜 14 を間に介して画素電極 1 と対向するように形成され、こうした積層構造は、各単画素における保持容量 C_{ST2} を構成する。この第 2 参照電極 13 をどの程度の大きさで形成するかは、第 2 保持容量 C_{ST2} の大きさとの関係で重要である。

【0060】

50

例えば、図 2 に示すように、面積 C は、第 1 参照電極 3 と第 1 絶縁膜 2 と画素電極 1 とからなる第 1 保持容量 C_{ST1} の大きさを規定する面積 B よりも小さく形成され、しかもその下に隠れるように形成されていてもよい。この場合は、第 2 保持容量 C_{ST2} が第 1 保持容量 C_{ST1} を補完するように作用する。一方、面積 C を面積 B よりも大きく形成してもよい。この場合は、第 1 保持容量 C_{ST1} が第 2 保持容量 C_{ST2} を補完するように作用する。なお、同じ保持容量 C_{ST} ($C_{ST1} + C_{ST2}$) であっても、面積 C を面積 B より大きくした場合は、面積 A が相対的に大きくなるので、保持容量 C_{ST} に対する画素容量 C_{LC} の比率は相対的に小さくなるが、光制御層 30 の駆動領域である面積 A が大きくなるので、いわゆる開口率を向上させることができる。このように、第 2 参照電極 13 や第 1 参照電極 3 の大きさを調整することにより、上記第 1 形態に係る第 1 基板 10A に比べ、保持容量や開口率の調整の自由度をより向上させることができる。

10

【0061】

上記の面積 C を面積 B よりも大きくする場合（図示しない）において、第 2 参照電極 13 を光透過性を妨げない透明導電材料で形成すれば、バックライト等 50 を設けて液晶層（光制御層 30）を駆動させる画素部 11 の開口率を高めるようにすることも可能である。

【0062】

第 2 参照電極 13 の上には、図 2 に示すように、第 2 絶縁膜 14 が形成されるが、この第 2 絶縁膜 14 は、ゲート電極 5 を同時に覆うように形成してもよい。なお、ゲート電極 5 上の第 2 絶縁膜 14 はいわゆるゲート絶縁膜として作用する。一方、第 2 参照電極 13 を覆う部分の第 2 絶縁膜 14 は、その後に画素電極 1 を形成することによって容量成分（保持容量 C_{ST2} ）として作用する。この第 2 絶縁膜 14 の形成材料、成膜方法及び厚さ等は、上述した絶縁膜 2 のものと同じものを適用できるので、ここではその説明を省略する。

20

【0063】

この第 2 絶縁膜 14 上には、半導体膜 6 と、ソース電極 7 及びドレイン電極 8 が順に形成される。この半導体膜 6 と、ソース電極 7 及びドレイン電極 8 の形成材料、成膜方法及び厚さ等も、上述したのと同じものであるのでここではその説明を省略する。

【0064】

画素電極 1 は、第 2 絶縁膜 14 上に、ドレイン電極 8 に接続するように形成される。この第 2 形態に係る第 1 基板 10B と上記の第 1 形態に係る第 1 基板 10A との違いは、この第 1 基板 10B を構成する画素電極 1 が第 2 絶縁膜 14 上に形成されているのに対し、上記の第 1 基板 10A を構成する画素電極 1 がベース基板 4 上に形成されている点である。この第 2 形態に係る第 1 基板 10B において、画素電極 1 の上に形成される第 1 絶縁膜 2（第 1 形態では単に「絶縁膜 2」で表す。）と、その第 1 絶縁膜 2 上に設けられる第 1 参照電極 3（第 1 形態では単に「参照電極 3」で表す。）と、画素電極 1 及び第 1 参照電極 3 上に設けられる液晶配向膜 15 は、上記第 1 形態に係る第 1 基板 10A と同じであり、ここでは同一の符号を用いてその説明を省略する。また、TF T 部 12 に設けられる保護膜についても上記第 1 形態のものと同様である。

30

【0065】

なお、図 3 は、単画素領域の一例を示す模式的な平面図であるが、図示のように、画素の開口領域は、走査線 41 と信号線 42 とスイッチング素子部 12（TF T 部）とが形成された以外の、画素電極 1 の形成領域であることがわかる。走査線 41 は、ゲート電極 5 に電圧を印加するためにマトリクス型表示装置の横方向に延びる配線であり、ゲート線とも呼ばれ、通常は、走査線 41 とゲート電極 5 は同時に形成される。一方、信号線 42 は、ソース電極 7・ドレイン電極 8 にデータ信号を印加するためにマトリクス型表示装置の縦方向に延びる配線であり、通常は、信号線 42 とソース電極 7、ドレイン電極 8 とは同時に形成される。画素電極 1 は、各画素毎、画素形成部 11 のほぼ全面に形成されている。一方、参照電極 3 は、各画素を横方向に横断するように共通電極として設けられている。図 3 中の面積 B は、画素電極 1 と参照電極 3 との重複部分の面積である。この面積 B は

40

50

、参照電極 3 が対向電極 2 1 と同電位になっていることから、画素容量 C_{LC} とはならず、保持容量 C_{ST} を構成する。図 3 中の面積 A は、画素電極 1 の面積から前記した重複部分の面積 B を差し引いた面積であり、画素容量 C_{LC} を構成する。

【0066】

(第2基板)

第2基板 20 は、第1基板 10 が有する画素電極 1 と参照電極 3 (第2形態では第1参照電極 3) に対向するように対向電極 2 1 が設けられている。より詳しくは、この第2基板 20 は、図 1 等 to 示すように、透明基板 2 2 と、その透明基板 2 2 の一方の面 (光制御層 3 0 側の面) 上に所定のパターンで形成された着色層 2 3 及びブラックマトリクス層 2 4 と、その着色層 2 3 及びブラックマトリクス層 2 4 上に形成された透明保護膜 2 5 と、その透明保護膜 2 5 上の全面又は一部に形成された対向電極 2 1 とを有するカラーフィルター基板である。なお、モノクロディスプレイやカラーフィルターを使用しないフィールドシーケンシャル方式ディスプレイなどの場合にはカラーフィルターを構成する必要はなく、対向電極 2 1 があればよい。なお、図示しないが、第2基板 20 の他方の面 (光制御層 3 0 側の面の反対面) 上には、通常、偏光板が設けられている。この偏光板と第1基板 10 に設けられている偏光板の光吸収軸は、それぞれ直交して配置されているものがある。

10

【0067】

透明基板 2 2 は、本発明のマトリクス型表示装置 6 0 の観察者側に設けられる基板であるので、透明性の高い基板であることが望ましい。通常は、厚さ 0.5 mm ~ 1.1 mm 程度の透明性の高いガラス基板や石英基板、又は、厚さ 0.05 mm ~ 0.2 mm 程度の透明性の高いプラスチック基板が用いられる。そうしたプラスチック基板としては、ポリカーボネート、ポリエーテルサルフォン等が挙げられる。

20

【0068】

着色層 2 3 は、透明基板 2 2 の上に形成された所定色の層であり、R (赤色)、G (緑色)、B (青色) のいずれかの着色パターンが各画素毎に形成されている。着色層 2 3 は、主成分を構成する樹脂材料と、着色成分からなる材料とを含有し、さらに分散剤や開始剤等の添加材料を必要に応じて含有する。主成分を構成する材料としては、ポリイミド樹脂、ポリビニルアルコール、アクリル樹脂等を挙げることができ、着色成分からなる材料としては、アゾレーキ系、キナクリドン系等の有機顔料や染料等を挙げることができる。

30

【0069】

ブラックマトリクス層 2 4 は、漏れ光を遮蔽するために設けられる層であり、透明基板 2 2 の面内方向に所定のパターンで設けられている。通常は、第1基板 10 のスイッチング素子部 1 2 に対向する位置に設けられている。ブラックマトリクス層 2 4 は、クロム等の金属薄膜、又は、カーボン微粒子等の遮光性粒子若しくは黒色顔料を含有させたポリイミド樹脂、アクリル樹脂、エポキシ樹脂等の樹脂層で形成される。なお、本発明のマトリクス型表示装置 6 0 においては、ブラックマトリクス層 2 4 が形成されていないものであってもよい。

【0070】

透明保護膜 2 5 は、空気中の活性成分や貼合に用いられる接着剤に含まれる活性成分から着色層 2 3 に含まれる顔料や染料の退色を防ぐために、着色層 2 3 上に設けられる。さらに、光制御層 3 0 である液晶層や電気泳動層に接する側の面を平坦化すると共に、着色層 2 3 に含まれる成分が溶出して光制御層 3 0 に悪影響を及ぼさないようにするために設けられることもある。こうした透明保護膜 2 5 としては、重合反応を起こすとともに架橋反応を起こすことが可能な有機物を好ましく用いることができる。具体的には、不飽和二重結合基を有する (メタ) アクリレート基含有化合物、エポキシ基含有化合物、ウレタン基含有化合物等が挙げられる。

40

【0071】

対向電極 2 1 は、第1基板 10 の画素電極 1 に対向する電極であり、通常は第2基板 20 の全面に形成されているが、所定のパターンで第2基板 20 の一部に形成されていても

50

よい。なお、所定のパターンで形成する場合は、開口率や第1基板10と第2基板20とのアライメントのし易さ等を考慮して、第1基板10の画素電極1よりも大きい面積で形成されていることが好ましい。この対向電極21は、光制御層30が液晶層である場合には、画素電極1と共にその液晶層に電圧を印加して液晶を駆動させて光学特性を変化させる。一方、光制御層30が電気泳動層である場合には、画素電極1と共にその電気泳動層に電圧を印加して、例えばマイクロカプセル内の電気泳動粒子を移動させて光学特性を変化させる。

【0072】

こうした対向電極21の形成材料としては、ITO等の透明電極が好ましく用いられ、蒸着やスパッタリング等の既存の薄膜形成手段とパターニング手段で所定の面積Bでパターン形成できる。対向電極21の厚さは、その形成材料によっても異なるが、通常のITOの場合には、50nm~300nmである。なお、この対向電極21は、前記の参照電極3と同電位となるように形成されるので、対向電極21と画素電極1とが対向する部位のうち、画素電極1の面積から参照電極3の面積Bを差し引いた面積Aの領域が画素容量 C_{LC} を構成し、対向電極21と参照電極3とが平面視で重複する面積Bの領域が保持容量 C_{ST} を構成する。

【0073】

(光制御層)

光制御層30として、液晶層又は電気泳動層を挙げることができる。これらの層は、第1基板10に設けられた画素電極1と第2基板20に設けられた対向電極21との間に設けられ、両電極間に電圧が印加されることによって光学特性が変化する。

【0074】

液晶層は、公知の各種の液晶材料で形成することができ、例えば、スメクチック液晶、ネマチック液晶、コストリック液晶等から任意に選択できる。また、電気泳動層は、いわゆるマイクロカプセル電気泳動方式の電気泳動層であってもよいし、いわゆるツイストボール(ジリコンビーズ)方式の電気泳動層であってもよい。前者(マイクロカプセル方式)の電気泳動層は、図5に示すように、両電極間に電圧を印加することによって、マイクロカプセル31内の黒色粒子と白色粒子が電圧の極性に依存して移動し、表示性能を発現する。後者(ツイストボール方式)の電気泳動層は、両電極間に電圧を印加することによって、半球が黒と白に塗り分けられた球状微粒子が電圧の極性に依存して回転し、表示性能を発現する。

【0075】

なお、第1基板10と第2基板20とを所定の間隔に保って光制御層30を所定の厚さにするため、両基板10, 20間には通常、スペーサ(図示しない)が設けられる。スペーサとしては、所望の間隔と同じ厚さ又は粒径のシート状部材や粒子等が用いられる。

【0076】

(各電極の面積)

本発明の第1形態に係るマトリクス型表示装置60A, 60Cは、図1及び図5に示すように、各单位画素において、面積B[画素電極1の面積と参照電極3の面積との平面視における重複部分の面積]と、面積A[画素電極1の面積から前記した重複部分の面積Bを差し引いた面積]との比(B/A)が0.1/0.9以上0.7/0.3未満の範囲内であることが好ましい。

【0077】

面積Bと面積Aとの比(B/A)を上記範囲内とすれば、保持容量 C_{ST} を構成する面積Bが十分に確保されるので、画素容量 C_{LC} を構成する面積Aが小さくなりすぎることによる開口率の低下と、表示性能の向上との関係において好ましい。すなわち、 B/A が0.1/0.9未満では、画素容量 C_{LC} に対して保持容量 C_{ST} が相対的に小さくなりすぎるので従来とあまり違いがなく、画素容量 C_{LC} に対して相対的に大きな電荷を保持容量 C_{ST} に蓄えておくことができない。その結果、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装

10

20

30

40

50

置や電気泳動表示装置等において、その保持容量 C_{ST} によって画素電圧の変動を十分に抑えることができず、液晶等からなる光制御層 30 を所定の電圧で駆動させて表示性能を一定に維持することが不十分となる場合がある。一方、 B/A が $0.7/0.3$ 以上では、保持容量 C_{ST} を構成する面積 B が大きくなりすぎ、その結果、光制御層 30 を駆動することができる面積 A が小さくなって開口率が低下するという難点がある。なお、開口率の損失と保持容量に対する効果の観点からは、 B/A が $0.2/0.8$ 以上 $0.5/0.5$ 以下の範囲であることが特に好ましい。

【0078】

本発明のマトリクス型表示装置 60 では、上記のように、面積 A 、面積 B 、さらに第 2 形態では面積 C 、の各面積の大きさを調整することにより、画素容量 C_{LC} に対する保持容量 C_{ST} を相対的に大きくすることができる。以下では、大きな保持容量 C_{ST} を必要とする場合について、特に光制御層 30 を液晶層とし且つ上記第 1 形態での場合を例にして説明するが、理論的に同じであれば電気泳動層とした場合も同様である。

【0079】

大きな保持容量 C_{ST} が必要なケースとして、[ケース 1] 液晶が大きな自発分極を持つ場合（例えば液晶が強誘電性液晶の場合。特開 2000-122043 号公報、及び、Journal of the Korean Physical Society, Vol.42, April, pp.S1391~S1394 (2003) を参照。）、[ケース 2] 液晶が大きな誘電率異方性を持つ場合、の 2 つのケースを例示することができる。これらのケースは、いずれも、液晶のオフ状態とオン状態とで見かけ上の誘電率（液晶が自発分極を持つ場合には、電極上に必要な電荷量）が異なるものである。こうした液晶を TFT で駆動させた場合、通常は TFT のオン時間よりも液晶の応答時間（応答速度）の方が遅い。したがって、TFT がオフ時間（すなわち画素電極 1 上の電荷量に変化しない時間）では、液晶がオフ状態からオン状態に変化して誘電率が変化したり、自発分極の方向が変化して必要な電荷量に変化したりする。この状態を式で表現すると、下式のようになる。ここで、 Q は画素電極に蓄積される電荷量、 C は液晶がオン状態での液晶相の容量、 C' は液晶がオフ状態での液晶層の容量、 V は液晶がオン状態での画素容量に印加される電圧、 V' は液晶がオフ状態での画素容量に印加される電圧、 P_s は液晶層の自発分極である。

【0080】

$$[\text{ケース 1}] \quad Q = C \times V = C \times V' + P_s$$

【0081】

$$[\text{ケース 2}] \quad Q = C \times V = C' \times V'$$

【0082】

先ず、上記ケース 1 の場合をより詳細に説明する。初期状態（オフ状態）では液晶分子は配向しておらず、自発分極が現れないとした場合、TFT がオン時間の間に画素電極に電圧 V を印加し、その後、TFT のオフ時間に液晶分子が応答した後の電圧 V' を計算すると、TFT のオン時間に画素電極 1 に蓄積される電荷 Q は、下式のようになる。ここで、 C_{LC} は液晶層の容量、 C_{ST} は液晶層と並列に形成する保持容量、 P_s は液晶層の自発分極である。

【0083】

$$Q = (C_{LC} + C_{ST}) \times V$$

【0084】

TFT のオン時間が終了した時点で、画素電極 1 上に蓄積された電荷 Q は変化しないが、液晶はある応答時間で配向するため、その結果として自発分極 P_s が発現する。したがって、その時の電圧を V' とすると、TFT がオフ時間に画素電極 1 に蓄積される電荷 Q は下式のようになる。

【0085】

$$Q = (C_{LC} + C_{ST}) \times V' + P_s$$

【0086】

これらの式から、 V' は下式のようになる。

【 0 0 8 7 】

$$V' = V - P_s / (C_{LC} + C_{ST})$$

【 0 0 8 8 】

したがって、電圧 V を印加したとしても、最終的には $[V - P_s / (C_{LC} + C_{ST})]$ の電圧 V' が印加されたことになる。従って、電圧の変動値は $[-P_s / (C_{LC} + C_{ST})]$ となる。

【 0 0 8 9 】

一般的な 15 インチ XGA ディスプレイを例に数値を計算すると、画素面積が $300 \mu\text{m} \times 100 \mu\text{m}$ 、開口率を 80%、液晶の誘電率を $\epsilon_r = 6.8$ 、セルギャップを $1.5 \mu\text{m}$ 、液晶の駆動電圧を 5V、自発分極を $60 \text{ nC} / \text{cm}^2$ 、表示の階調性を 16 階調とした例では、画素容量 C_{LC} と自発分極 P_s は以下のように計算できる。ここで、自発分極を $60 \text{ nC} / \text{cm}^2$ としたのは、Journal of the Korean Physical Society, Vol.42, April, pp.S1391~S1394 (2003) において報告されている、 $60 \sim 70 \text{ nC} / \text{cm}^2$ の自発分極の値に基づいた。

【 0 0 9 0 】

$$C_{LC} = 100 \times 10^{-6} \times 300 \times 10^{-6} \times 0.8 \times 6.8 \times 8.85 \times 10^{-12} / 1.5 \times 10^{-6} = 0.56 \text{ pF}$$

$$P_s = 100 \times 10^{-6} \times 300 \times 10^{-6} \times 0.8 \times 60 \times 10^{-9} \times 100000 = 14.4 \text{ pC}$$

【 0 0 9 1 】

このとき、許容される電圧変動 ΔV は、 $\Delta V = 5 / 16 = 0.31 \text{ V}$ 、と計算できる。したがって、保持容量 C_{ST} は以下ようになる。

【 0 0 9 2 】

$$P_s / (C_{LC} + C_{ST}) = 0.31 \text{ V}$$

$$C_{ST} = 46.5 \text{ pF}$$

【 0 0 9 3 】

この保持容量 C_{ST} は画素電極 1 と参照電極 3 とで構成されるので、保持容量 C_{ST} を構成する絶縁膜 2 の誘電率を ϵ_r とし、絶縁膜 2 の厚さを d とすると、 ϵ_r / d は以下ようになる。

【 0 0 9 4 】

$$46.5 \text{ pF} = 100 \times 10^{-6} \times 300 \times 10^{-6} \times 0.8 \times \epsilon_r \times 8.85 \times 10^{-12} / d$$

$$\epsilon_r / d = 2.2 \times 10^8$$

【 0 0 9 5 】

以上のことから、例えば $60 \text{ nC} / \text{cm}^2$ 、の自発分極を持つ液晶を用いると共に保持容量 C_{ST} を例えば Si_xN_y ($\epsilon_r = 8$) で形成すると、 d は 36 nm となり、リーク電流が大きく、絶縁膜としては現実的な膜厚ではなくなる。

【 0 0 9 6 】

しかし、本発明のマトリクス型表示装置 60 においては、上記のように、参照電極 3 を画素電極 1 の上に形成することで、画素容量 C_{LC} を小さくし、好ましくは画素電極 1 から参照電極 3 の面積 B を差し引いた面積 A との比 (B/A) が $0.1/0.9$ 以上 $0.7/0.3$ 未満の範囲となるように小さくしたので、例えば B/A を $0.5/0.5$ にして画素電極 1 の面積を実質的に半分にすると (保持容量 C_{ST} を形成する参照電極 3 の面積を同じとした場合)、上式において C_{LC} と P_s のみが半分になる。その結果、保持容量 C_{ST} を Si_xN_y ($\epsilon_r = 8$) で形成すると、絶縁膜 2 の厚さ d は上記の倍の 72 nm となり、現実的な厚さとすることができる。さらに第 2 の実施形態では、保持容量をさらに大きくできるので、さらに絶縁膜の膜厚を厚くすることができる。

【 0 0 9 7 】

次に、上記ケース 2 のように、大きな誘電率異方性を持つ液晶を用いたマトリクス型表示装置 60 について説明する。マトリクス型表示装置 60 は、一般的には画素電圧の変動

はできるだけ小さいことが望ましい。しかし、大きな誘電率異方性を持つ液晶を用いたマトリクス型表示装置 60 においては、TFT がオン時間に電荷 Q が注入されて画素電極と対向電極との間の電圧 V が一定電圧に保たれるが、誘電率異方性を持つ液晶はその動きが遅く、その遅い動きによって液晶層の画素容量 C_{LC} が大きな値に変化する。

【0098】

こうして画素容量 C_{LC} が大きくなると、 Q (電荷：一定) = C_{LC} (画素容量) × V (駆動電圧) より、駆動電圧 V が小さくなり、液晶は小さくなった電圧 V' での駆動しかできなくなり、所望の表示性能を発揮できなくなる。本発明のマトリクス型表示装置 60 は、こうした問題に対し、対向電極 21 の面積 B を相対的に小さくし、さらに参照電極 3 の面積 C を相対的に大きくして画素容量 C_{LC} に対する保持容量 C_{ST} を相対的に大きくしたので、保持容量 C_{ST} として十分な電荷を蓄えておくことを可能にした。その結果、大きな誘電率異方性を持つ液晶を駆動させた場合であっても、画素電圧の変動を抑え、液晶を所定の電圧 V で駆動させることができる。

10

【0099】

次に、上記ケース 2 の場合をより詳細に説明する。初期状態 (オフ状態) では液晶分子は配向膜にしたがって横方向に配向しているが、電圧を印加することで縦方向に配向し、横方向に配向した場合とは異なった誘電率を持つ状態となる。TFT がオン時間に電圧 V を印加し、その後、TFT のオフ時間に液晶分子が応答した後の電圧 V' を計算すると、TFT のオン時間に画素電極 1 に蓄積される電荷 Q は、下式のようにになる。ここで、 C_{LC} は液晶層の容量、 C_{ST} は液晶層と並列に形成する保持容量である。

20

【0100】

$$Q = (C_{LC} + C_{ST}) \times V$$

【0101】

TFT のオン時間が終了した場合、画素電極上の電荷は変化しないが、液晶分子の配向による誘電率の変化から電圧 V' は以下のように変化する。

【0102】

$$Q = (C'_{LC} + C_{ST}) \times V'$$

【0103】

従って、

$$V' = (C_{LC} + C_{ST}) / (C'_{LC} + C_{ST}) \times V、$$

30

ここで、液晶分子の誘電率異方性を $\Delta\epsilon$ とすると、

$$C'_{LC} = C_{LC} + \epsilon \times \Delta\epsilon \times S / d、$$

となることから、

$$V' = V - (\epsilon \times \Delta\epsilon \times S / d) / (C'_{LC} + C_{ST}) \times V$$

となる。

【0104】

すなわち、電圧変動は $[(\epsilon \times \Delta\epsilon \times S / d) / (C'_{LC} + C_{ST}) \times V]$ である。

【0105】

ここで、ケース 1 と同様に、一般的な 15 インチ XGA ディスプレイを例に数値を計算すると、画素面積が $300 \mu m \times 100 \mu m$ 、開口率を 80%、液晶の誘電率 ϵ を 6.8、液晶の誘電率異方性 $\Delta\epsilon$ を 23.6、セルギャップを $1.5 \mu m$ 、液晶の駆動電圧を 5V、表示の階調性を 16 階調とした例では、電圧変動から計算すると

40

【0106】

$$(100 \times 10^{-6} \times 300 \times 10^{-6} \times 0.8 \times 23.6 \times 8.85 \times 10^{-12} / 1.5 \times 10^{-6}) / (100 \times 10^{-6} \times 300 \times 10^{-6} \times 0.8 \times (23.6 + 6.8) \times 8.85 \times 10^{-12} / 1.5 \times 10^{-6} + C_{ST}) \times 5 = 5 / 16$$

【0107】

$$C_{ST} = 49.2 \text{ pF}$$

【0108】

となる。ここで、誘電率異方性は DIC Technical Review No.11/2005、29 ページ、「

50

液晶材料の開発と工業化」に記載のあるフルオロナフタレン液晶の値 $\Delta \varepsilon = 23.6$ を採用した。

【0109】

以上のことから、例えば、 $\Delta \varepsilon = 23.6$ の誘電率異方性を持つ液晶を用いると共に保持容量 C_{ST} を例えば $S_i \times N_y$ ($\varepsilon_r = 8$) で形成すると、 d は 34 nm となり、リーク電流が大きく、絶縁膜としては現実的な膜厚ではなくなる。

【0110】

しかし、このケース2の場合においても、本発明のマトリクス型表示装置60においては、上記のように、参照電極3を画素電極1の上に形成することで、画素容量 C_{LC} を小さくし、好ましくは画素電極1から参照電極3の面積 B を差し引いた面積 A との比 (B/A) が $0.1/0.9$ 以上 $0.7/0.3$ 未満の範囲となるように小さくしたので、例えば B/A を $0.5/0.5$ にして画素電極1の面積を実質的に半分にすると(保持容量 C_{ST} を形成する参照電極3の面積を同じとした場合)、上式において C_{LC} と P_s のみが半分になる。その結果、保持容量 C_{ST} を $S_i \times N_y$ ($\varepsilon_r = 8$) で形成すると、絶縁膜2の厚さ d は上記の倍の 72 nm となり、現実的な厚さとすることができる。さらに第2の実施形態では、保持容量をさらに大きくできるので、さらに絶縁膜の膜厚を厚くすることができる。

10

【0111】

以上説明したように、本発明のマトリクス型表示装置60によれば、図4に示す等価回路図からもわかるように、画素容量 C_{LC} を相対的に小さくすることができ、保持容量 C_{ST} と画素容量 C_{LC} との相対比 (C_{ST}/C_{LC}) を従来よりも大きくすることができるので、画素容量 C_{LC} に対して相対的に大きな電荷を保持容量 C_{ST} に蓄えておくことができる。その結果、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量 C_{ST} によって画素電圧の変動を抑えることができ、液晶等からなる光制御層30を所定の電圧で駆動させて表示性能を一定に維持することができる。

20

【0112】

こうした本発明のマトリクス型表示装置において、光制御層30を液晶層あるいは電気泳動材料層であるように構成することにより、画素の階調数をさらに増大させたり、応答性を向上させたりした高品位な液晶表示装置や電気泳動表示装置を構成することができる。これらの表示装置は、電圧変動の許容値が従来にもまして小さくなる場合、あるいは、液晶層の膜厚を減少させて画素容量を増大させたり自発分極を持つ強誘電性液晶を適用したりすることによって応答性を向上させた場合であっても、高品位の表示性能を一定に維持することができる。

30

【実施例】

【0113】

以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。

【0114】

(実施例1)

図1に示す態様の第1形態に係るマトリクス型表示装置を作製した。最初に、第1基板10Aを作製した。まず、ベース基板4として、アルミノシリケート系無アルカリガラスからなる厚さ $600 \mu\text{m}$ のガラス基板を用いた。そのベース基板4上に、クロム膜を厚さ 100 nm となるようにDCマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのゲート電極5をスイッチング素子部12に形成すると共に走査線41を形成した。次に、同じくベース基板4上に、ITO膜を厚さ 100 nm となるようにDCマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの画素電極1を画素形成部11に形成した。次に、図1に示すように、ゲート電極5を覆うと共に、画素電極1の一部(画素電極1の面積の30%)を覆うように、窒化シリコン膜を厚さ $d: 36 \text{ nm}$ となるようにPECVD法で成膜し、マスク

40

50

露光、現像及びエッチング等を行って所定パターンの絶縁膜 2 (ゲート絶縁膜を含む) をスイッチング素子部 1 2 及び画素形成部 1 1 に形成した。次に、ゲート電極 5 の上の絶縁膜 2 上に、厚さ 200 nm のノドープのアモルファスシリコン (a-Si) 膜と、リンをドーブした厚さ 50 nm の n^+a-Si 膜とを連続してスパッタ成膜し、マスク露光、現像及びエッチング等を行って所定パターンの半導体膜 6 をスイッチング素子部 1 2 に形成した。次に、クロム膜を厚さ 200 nm となるように DC マグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのソース電極 7 及びドレイン電極 8 をスイッチング素子部 1 2 に形成すると共に信号線 4 2 と参照電極 3 を形成した。次に、窒化シリコン膜を厚さ 50 nm となるように PECVD 法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの保護膜 2 5 を、スイッチング素子部 1 2 を覆うように形成した。最後に、ポリイミド膜を厚さ 10 nm となるようにスピンコート法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの液晶配向膜 1 5 を、画素電極 1 及び参照電極 3 を覆うように画素形成部 1 1 に形成した。こうして図 1 に示す形態の第 1 基板 1 0 A を作製した。

【0115】

次に、第 2 基板 2 0 を作製した。まず、透明基板 2 2 として、アルミノシリケート系無アルカリガラスからなる厚さ 600 μm のガラス基板を用いた。その透明基板 2 2 上に、クロム膜を厚さ 50 nm となるように DC マグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのブラックマトリックス層 2 4 を、第 1 基板 1 0 A のスイッチング素子部 1 2 の対向位置になるように形成した。次に、同じく透明基板 2 2 上に、感光性着色樹脂膜を厚さ 500 nm となるようにスピンコート法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの着色層 2 3 を、画素形成部 1 1 の対向位置に形成した。次に、ブラックマトリックス層 2 4 と着色層 2 3 とを覆うように、アクリル系ポリマーを厚さ 200 nm となるようにスピンコート法で成膜し、透明保護膜 2 5 を形成した。次に、その透明保護膜 2 5 上の全面に、ITO 膜を厚さ 150 nm となるように DC マグネトロンスパッタ法で成膜して全ベタの対向電極 2 1 を形成した。こうして第 2 基板 2 0 を作製した。

【0116】

次に、得られた第 1 基板 1 0 と第 2 基板 2 0 とを所定の間隔で対向させるためのスペーサを介して貼り合わせ、その後、高い自発分極を持つ材料である強誘電性液晶 (チソ株式会社、CS-1030、 $P_s = 60 nC/cm^2$) を注入して、実施例 1 に係るマトリクス型表示装置を作製した。得られたマトリクス型表示装置について、面積 A [画素電極 1 の面積から前記した重複部分の面積 B を差し引いた面積] 及び面積 B [画素電極 1 の面積と参照電極 3 の面積との平面視における重複部分の面積] を表 1 に示し、さらに計算した B/A 、画素容量 C_{LC} 、保持容量 C_{ST} 、 C_{ST}/C_{LC} も表 1 に示した。なお、表 1 中、 d は絶縁膜である窒化シリコン膜の厚さを表し、 P_s は液晶層の自発分極を表し、 ΔV は電圧変動を表している。

【0117】

(実施例 2, 3 及び比較例 1, 2)

実施例 1 において、画素電極 1 と参照電極 3 の形成パターンを変化させて面積 A と面積 B を表 1 に示すように変化させ、また絶縁膜 2 の膜厚 d を変化させた他は、実施例 1 のマトリクス型表示装置と同様にして、実施例 2, 3 及び比較例 1 のマトリクス型表示装置を作製した。また、比較例 2 に関しては、実施例 1 において、図 6 の構成となるように、参照電極 103 をゲート電極 105 と同時に形成し、画素電極 101 と参照電極 103 の面積 A、B が表 1 となるようにした他は、実施例 1 と同様にして、比較例 1 のマトリクス型表示装置を作製した。ただし、ここでの面積 A は、 C_{LC} を構成する面積として画素電極全面の面積を用いている。得られたマトリクス型表示装置について、 B/A 、画素容量 C_{LC} 、保持容量 C_{ST} 、 C_{ST}/C_{LC} を計算して表 1 に示した。

【0118】

(実施例 4, 5 及び比較例 3, 4)

実施例 1 において、液晶として、大きな誘電率異方性を持つナフタレン系液晶 ($\Delta \varepsilon = 7.2$) を用いた他は、実施例 1 のマトリクス型表示装置と同様にして、実施例 4, 5 のマトリクス型表示装置を作製した。なお、面積 A、面積 B 及び絶縁膜 2 の膜厚 d については表 1 に示すように変化させた。また、比較例 3, 4 に関しては、上記同様、液晶として大きな誘電率異方性を持つナフタレン系液晶 ($\Delta \varepsilon = 7.2$) を用いた他は、比較例 2 と同様にしてした。計算した B/A 、画素容量 C_{LC} 、保持容量 C_{ST} 、 C_{ST}/C_{LC} を表 1 に示した。なお、表 1 中、 $\Delta \varepsilon$ は液晶の誘電率異方性を表す。

【0119】

(実施例 6)

実施例 1 において、液晶として、大きな誘電率異方性を持つフルオロナフタレン系液晶 ($\Delta \varepsilon = 23.69$) を用いた他は、実施例 1 のマトリクス型表示装置と同様にして、実施例 6 のマトリクス型表示装置を作製した。なお、面積 A、面積 B 及び絶縁膜 2 の膜厚 d については表 1 に示すように変化させた。計算した B/A 、画素容量 C_{LC} 、保持容量 C_{ST} 、 C_{ST}/C_{LC} を表 1 に示した。なお、表 1 中、 $\Delta \varepsilon$ は液晶の誘電率異方性を表す。

10

【0120】

【表 1】

表1

	面積A (平方 μ m)	面積B (平方 μ m)	B/A	C _{LC} (pF)	C _{ST} (pF)	d (nm)	P _s (nC)	$\Delta \varepsilon$	C _{ST} /C _{LC}	ΔV (V)	
実施例1	12000	12000	0.5/0.5	0.28	46.5	36	60	-	166.1	0.31	電圧変動値は良好な階調表示が得られる範囲に収まっており、表示も良好であった
実施例2	7200	16800	0.7/0.3	0.168	65.1	36	60	-	387.5	0.15	電圧変動は小さく、良好な表示が得られた。
実施例3	7200	16800	0.7/0.3	0.168	27.1	85	60	-	161.3	0.3	絶縁膜の膜厚が厚く信頼性のあるパネルで、表示も良好であった。
比較例1	4800	19200	0.8/0.2	0.112	30.9	85	60	-	275.9	0.2	電圧変動は小さいが、開口率が小さく、暗い表示であった。
比較例2	24000	12000	0.33/0.67	0.56	46.5	36	60	-	83.0	0.8	電圧変動が大きく、良好な階調表示が得られず、ムラが見られた。
実施例4	21600	2400	0.1/0.9	0.504	1.67	100	-	7.2	3.3	0.95	電圧変動は階調表示が可能な1V以下であった。
実施例5	16800	7200	0.3/0.7	0.392	5.01	100	-	7.2	12.8	0.3	電圧変動は小さく、良好な表示が得られた。
比較例3	24000	2400	0.09/0.91	0.56	1.67	100	-	7.2	3.0	1.05	電圧変動は階調表示が可能な1Vを越えて、階調表示が得られなかった。。
比較例4	24000	7200	0.23/0.77	0.56	5.01	100	-	7.2	8.9	0.48	電圧変動が大きく、良好な階調表示が得られず、ムラが見られた。
実施例6	12000	12000	0.5/0.5	0.28	16.7	50	-	23.6	59.6	0.3	電圧変動は小さく、良好な表示が得られた。

表 1 には、得られたマトリクス型表示装置における電圧変動と表示状態を示した。その結果からも分かるように、本発明に係る実施例 1 ~ 6 のマトリクス型表示装置は、電圧変動が小さく、かつ良好な表示性能を示していた。一方、比較例 1 ~ 5 に係るマトリクス型表示装置は、電圧変動が大きい、表示性能が劣るかのいずれかを示していた。このように、実施例の保持容量 C_{ST} と画素容量 C_{LC} との相対比 (C_{ST} / C_{LC}) を比較例の場合よりも大きくすることができるので、画素容量 C_{LC} に対して相対的に大きな電荷を保持容量 C_{ST} に蓄えておくことができる。

【0122】

(実施例 7)

図 2 に示す態様の第 2 形態に係るマトリクス型表示装置を作製した。最初に、第 1 基板 10B を作製した。先ず、ベース基板 4 として、アルミノシリケート系無アルカリガラスからなる厚さ 600 μm のガラス基板を用いた。そのベース基板 4 上に、クロム膜を厚さ 100 nm となるように DC マグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのゲート電極 5 をスイッチング素子部 12 に形成すると共に走査線 41 と第 2 参照電極 13 を形成した。次に、ゲート電極 5 と第 2 参照電極 13 とを覆うように、窒化シリコン膜を厚さ $d: 36 \text{ nm}$ となるように PECVD 法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの第 2 絶縁膜 14 (ゲート絶縁膜を含む) をスイッチング素子部 12 及び画素電極形成部 11 に形成した。次に、第 2 絶縁膜 14 上に、厚さ 200 nm のノンドープのアモルファスシリコン ($a\text{-Si}$) 膜と、リンをドープした厚さ 50 nm の $n^+ a\text{-Si}$ 膜とを連続して PECVD 成膜し、マスク露光、現像及びエッチング等を行って所定パターンの半導体膜 6 をスイッチング素子部 12 に形成した。次に、クロム膜を厚さ 200 nm となるように DC マグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのソース電極 7 及びドレイン電極 8 をスイッチング素子部 12 に形成すると共に信号線 42 を形成した。次に、ITO 膜を厚さ 150 nm となるように DC マグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの画素電極 1 を画素電極形成部 11 に形成した。次に、図 1 に示すように、画素電極 1 の一部 (画素電極 1 の面積の 30%) を覆うように、窒化シリコン膜を厚さ 300 nm となるように PECVD 法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの第 1 絶縁膜 2 と保護膜 25 を形成した。次に、クロム膜を厚さ 200 nm となるように DC マグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの第 1 参照電極 3 を画素形成部 11 の第 1 絶縁膜 2 上に形成した。最後に、ポリイミドを厚さ 10 nm となるようにスピコート法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの液晶配向膜 15 を、画素電極 1 及び第 1 参照電極 3 を覆うように画素形成部 11 に形成した。こうして図 2 に示す形態の第 1 基板 10B を作製した。

【0123】

第 2 基板 20 は実施例 1 と同様に作製し、得られた第 1 基板 10 と第 2 基板 20 とを所定の間隔で対向させるためのスペーサを介して貼り合わせ、その後、高い自発分極を持つ材料である強誘電性液晶 (チソ株式会社、 $CS-1030$ 、 $P_s = 60 \text{ nC/cm}^2$) を注入して、実施例 7 に係るマトリクス型表示装置を作製した。

【図面の簡単な説明】

【0124】

【図 1】本発明の第 1 形態に係るマトリクス型表示装置の単画素領域の一例を示す模式的な断面図である。

【図 2】本発明の第 2 形態に係るマトリクス型表示装置の単画素領域の一例を示す模式的な断面図である。

【図 3】本発明のマトリクス型表示装置の単画素領域の一例を示す模式的な平面図である。

【図 4】本発明のマトリクス型表示装置の単画素の等価回路図の模式図である。

【図 5】本発明のマトリクス型表示装置の単画素領域の他の一例を示す模式的な断面図で

10

20

30

40

50

ある。


【図 6】アクティブマトリクス方式で駆動される液晶表示装置の単画素領域の従来例を示す模式的な断面図である。

【符号の説明】


【 0 1 2 5 】

1	画素電極	
2	絶縁膜（第 1 絶縁膜）	
3	参照電極（第 1 参照電極）	
4	ベース基板	
5	ゲート電極	10
6	半導体膜	
7	ソース電極	
8	ドレイン電極	
9	保護膜	
10, 10A, 10B	第 1 基板	
11	画素形成部	
12	スイッチング素子部	
13	第 2 参照電極	
14	第 2 絶縁膜	
15	液晶配向膜	20
20	第 2 基板	
21	対向電極	
22	透明基板	
23	着色層	
24	ブラックマトリクス層	
25	透明保護膜	
30	光制御層（液晶層）	
30'	光制御層（電気泳動層）	
31	マイクロカプセル	
41	走査線	30
42	信号線	
50	バックライト等	
60, 60A, 60B, 60C	マトリクス型表示装置	
C _L C	画素容量	
C _S T	保持容量	
C _S T ₁	第 1 保持容量	
C _S T ₂	第 2 保持容量	
C _G S	寄生容量	
A	画素電極の面積から面積 B を差し引いた面積	
B	画素電極と第 1 参照電極との平面視での重複面積	40
C	画素電極と第 2 参照電極との平面視での重複面積	


【 図 1 】



【 図 2 】



【 図 3 】



【 図 4 】

