

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成20年5月15日(2008.5.15)

【公表番号】特表2008-502140(P2008-502140A)

【公表日】平成20年1月24日(2008.1.24)

【年通号数】公開・登録公報2008-003

【出願番号】特願2007-515228(P2007-515228)

【国際特許分類】

H 01 L	21/768	(2006.01)
H 01 L	23/522	(2006.01)
H 01 L	21/3065	(2006.01)
H 01 L	21/312	(2006.01)
H 01 L	21/316	(2006.01)

【F I】

H 01 L	21/90	N
H 01 L	21/302	1 0 1 B
H 01 L	21/302	1 0 4 H
H 01 L	21/312	A
H 01 L	21/312	N
H 01 L	21/316	G
H 01 L	21/316	M

【手続補正書】

【提出日】平成20年3月31日(2008.3.31)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第1の誘電材料と第2の誘電材料の互層を付着させるステップであって、前記第1の誘電材料と前記第2の誘電材料が異なる速度で選択的にエッティング可能であるステップと、

誘電材料の前記互層内に第1のフィーチャを形成するステップと、

誘電材料の前記互層を選択的にエッティングして、前記第1の誘電材料を有するそれぞれの層内の前記第1の誘電材料の全部でない少なくとも一部分を除去し、前記第2の誘電材料を本質的にエッティングされていないままにしておくステップと

を含む、半導体デバイスの形成方法。

【請求項2】

前記第1の誘電材料が有機誘電材料を含み、前記第2の誘電材料が無機誘電材料を含む、請求項1に記載の方法。

【請求項3】

誘電材料の前記互層を選択的にエッティングする前記ステップの後にさらに、

誘電材料の前記互層の表面を覆う共形ライナを付着させて、前記互層を密封するステップ

を含む、請求項1に記載の方法。

【請求項4】

前記共形ライナが、SiCOH、SiO₂、SiN、SiCおよびSiCNからなるグループから選択された材料を含む、請求項3に記載の方法。

【請求項 5】

共形ライナを付着させる前記ステップの後にさらに、

前記デバイスの表面を覆う導電材料層を付着させて、前記第1のフィーチャを埋めるステップと、

前記デバイスの前記表面を研磨して、前記第1のフィーチャ内の前記導電材料を残し前記デバイスの前記表面の余分な導電材料を除去するステップと

を含む、請求項3に記載の方法。

【請求項 6】

第1の絶縁材料と第2の絶縁材料の互層を付着させるステップと、

前記第1の絶縁材料と前記第2の絶縁材料の前記互層内に第1のフィーチャを形成するステップと、

前記第1の絶縁材料の前記層内に開口を形成するステップと

を含む、半導体デバイスの形成方法。

【請求項 7】

前記第1の誘電材料が、前記第2の誘電材料よりも選択的にエッチングされる材料を含む、請求項1又は6に記載の方法。

【請求項 8】

前記第1の誘電材料が、ポリアリーレンエーテル(SiLK(商標))、パリレン(N)、パリレン(F)、Teflon、多孔質ポリアリーレンエーテル(SiLK(商標))、多孔質パリレン(N)、多孔質パリレン(F)および多孔質Teflonからなるグループから選択された有機誘電材料を含み、前記第2の誘電材料が、OSG、SiO₂、FSG、MSQ、多孔質OSG、多孔質SiO₂、多孔質FSGおよび多孔質MSQからなるグループから選択された無機誘電材料を含む、請求項1又は6に記載の方法。

【請求項 9】

前記第1のフィーチャがシングル・ダマシン・フィーチャまたはデュアル・ダマシン・フィーチャを含む、請求項1又は6に記載の方法。

【請求項 10】

前記第1の誘電材料の部分が、前記デュアル・ダマシン・フィーチャのワイヤ・トレーニング部分から除去され、前記デュアル・ダマシン・フィーチャのバイア・トレーニング部分からは除去されない、請求項9に記載の方法。

【請求項 11】

前記第1の絶縁材料層内に開口を形成する前記ステップの後にさらに、

絶縁材料の前記互層の表面を覆う共形ライナを付着させて、前記互層を密封するステップ

を含み、前記共形ライナが、SiCOH、SiO₂、SiN、SiCおよびSiCNからなるグループから選択された材料を含む、

請求項6に記載の方法。

【請求項 12】

第1の誘電材料と第2の誘電材料の互層を有し、第1の誘電材料と第2の誘電材料の前記互層内に形成された第1のフィーチャを有する金属配線レベルと、

前記第1の誘電材料内の複数の開口と

を含む半導体デバイス。

【請求項 13】

前記第1の誘電材料が、ポリアリーレンエーテル(SiLK(商標))、パリレン(N)、パリレン(F)、Teflon、多孔質ポリアリーレンエーテル(SiLK(商標))、多孔質パリレン(N)、多孔質パリレン(F)および多孔質Teflonからなるグループから選択された有機誘電材料を含み、前記第2の誘電材料が、OSG、SiO₂、FSG、MSQ、多孔質OSG、多孔質SiO₂、多孔質FSGおよび多孔質MSQからなるグループから選択された無機誘電材料を含む、請求項12に記載の半導体デバイス。

【請求項 14】

前記第1の誘電材料が、前記デュアル・ダマシン・フィーチャのワイヤ・トレンチ部分から除去され、バイア・トレンチ部分からは除去されない、請求項13に記載の半導体デバイス。

【請求項15】

第1の誘電材料と第2の誘電材料の互層を有し、前記金属配線レベル上に形成され、自体の前記第1の誘電材料内に開口を有する第2の金属配線レベルと、

前記第2の金属配線レベルの第1の誘電材料と第2の誘電材料の前記互層内に形成された第2のフィーチャと、

前記第2の配線レベルの前記第1の誘電材料内の複数の開口と
をさらに含む、請求項12に記載の半導体デバイス。

【請求項16】

互層をなす複数の第1および第2の絶縁層であって、前記第1の絶縁層と前記第2の絶縁層のエッティング速度が異なる複数の絶縁層と、

前記第1および第2の絶縁層内に形成された第1のフィーチャと、
選択エッティング中に形成された前記複数の第1の絶縁層内の複数の開口と
を含む半導体デバイス。

【請求項17】

前記第1の絶縁層が有機誘電材料を含み、前記第2の絶縁層が無機誘電材料を含む、請求項16に記載の半導体デバイス。

【請求項18】

前記第1の絶縁層が、ポリアリーレンエーテル(SiLK(商標))、パリレン(N)、パリレン(F)、Teflon、多孔質ポリアリーレンエーテル(SiLK(商標))、多孔質パリレン(N)、多孔質パリレン(F)および多孔質Teflonからなるグループから選択された有機誘電材料を含み、前記第2の絶縁層が、OSG、SiO₂、FSG、MSQ、多孔質OSG、多孔質SiO₂、多孔質FSGおよび多孔質MSQからなるグループから選択された無機誘電材料を含む、請求項16に記載の半導体デバイス。

【請求項19】

前記第1のフィーチャがシングル・ダマシン・フィーチャまたはデュアル・ダマシン・フィーチャを含む、請求項16に記載の半導体デバイス。

【請求項20】

前記開口が前記デュアル・ダマシン・フィーチャのワイヤ・トレンチ部分内にあり、バイア・トレンチ部分内にはない、請求項19に記載の半導体デバイス。

【請求項21】

前記第1の誘電材料が、前記第2の誘電材料よりも選択的にエッティングされる材料を含む、請求項12又は16に記載の半導体デバイス。

【請求項22】

誘電材料の前記互層を密封するために前記互層の表面を覆う共形ライナをさらに含み、前記共形ライナが、SiCOH、SiO₂、SiN、SiCおよびSiCNからなるグループから選択された材料を含む、
請求項12又は16に記載の半導体デバイス。

【請求項23】

前記第1のフィーチャ内の導電材料をさらに含む、請求項12又は16に記載の半導体デバイス。