

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成17年5月26日(2005.5.26)

【公開番号】特開2000-261306(P2000-261306A)

【公開日】平成12年9月22日(2000.9.22)

【出願番号】特願平11-60081

【国際特許分類第7版】

H 03 K 19/0185

H 03 K 17/10

H 03 K 17/687

H 03 K 17/693

H 03 K 19/0948

【F I】

H 03 K 19/00 101 D

H 03 K 17/10

H 03 K 17/693 D

H 03 K 17/687 F

H 03 K 19/094 B

【手続補正書】

【提出日】平成16年7月21日(2004.7.21)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

所定の高電位電源 - 低電位電源間で動作する論理回路と、この論理回路の出力を相補信号でトランスファー制御する第1導電型の第1のMOSトランジスタ及び第2導電型の第2のMOSトランジスタを含むスイッチ回路とを具備し、

前記論理回路は、前記第1のMOSトランジスタを含む第1の電流経路と接続された第1のノードと、前記第2のMOSトランジスタを含む第2の電流経路と接続された第2のノードと、前記第1のノードと前記第2のノードとの間に挿入された常時導通状態の第1のバリアMOSトランジスタを具備する第3の電流経路と、を含み、

前記スイッチ回路の前記第1、第2の電流経路の少なくとも1つは、前記第1の電流経路または前記第2の電流経路にそれぞれ含まれる前記第1、第2のMOSトランジスタの少なくとも1つと同じ導電型の常時導通状態の第2のバリアMOSトランジスタを含む、ことを特徴とするMOS型半導体集積回路。

【請求項2】

前記第1のバリアMOSトランジスタが前記第2導電型であり、前記第2のバリアMOSトランジスタが前記第2導電型であることを特徴とする請求項1記載のMOS型半導体集積回路。

【請求項3】

前記第1のバリアMOSトランジスタが前記第1導電型であり、前記第2のバリアMOSトランジスタが前記第1導電型であることを特徴とする請求項1記載のMOS型半導体集積回路。

【請求項4】

前記論理回路の前記第1のノードと前記第2のノード間に挿入された前記第3の電流経

路は、前記第1のバリアMOSトランジスタと直列接続された常時導通状態の第3のバリアMOSトランジスタにより構成され、前記第1のバリアMOSトランジスタは前記第1導電型であり、前記第3のバリアMOSトランジスタは前記第2導電型であり、

前記スイッチ回路の前記第1の電流経路は前記第1のMOSトランジスタと直列接続された前記第2のバリアMOSトランジスタを含み、前記第2の電流経路は前記第2のMOSトランジスタと直列接続された第4のバリアMOSトランジスタを含み、前記第2のバリアMOSトランジスタは前記第1導電型であり、前記第4のバリアMOSトランジスタは前記第2導電型である、

ことを特徴とする請求項1記載のMOS型半導体集積回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0021

【補正方法】変更

【補正の内容】

【0021】

【課題を解決するための手段】

本発明のMOS型半導体集積回路は、所定の高電位電源 - 低電位電源間で動作する論理回路と、この論理回路の出力を相補信号でトランスファー制御する第1導電型の第1のMOSトランジスタ及び第2導電型の第2のMOSトランジスタを含むスイッチ回路とを具備し、前記論理回路は、前記第1のMOSトランジスタを含む第1の電流経路と接続された第1のノードと、前記第2のMOSトランジスタを含む第2の電流経路と接続された第2のノードと、前記第1のノードと前記第2のノードとの間に挿入された常時導通状態の第1のバリアMOSトランジスタを具備する第3の電流経路と、を含み、前記スイッチ回路の前記第1、第2の電流経路の少なくとも1つは、前記第1の電流経路または前記第2の電流経路にそれぞれ含まれる前記第1、第2のMOSトランジスタの少なくとも1つと同じ導電型の常時導通状態の第2のバリアMOSトランジスタを含む、ことを特徴とする。