



- (51) 国際特許分類 :
H01L 27/146 (2006.01) H04N 5/365 (201 1.01)
H04N 5/363 (201 1.01) H04N 5/374 (201 1.01)
- (21) 国際出願番号 : PCT/JP201 1/003940
- (22) 国際出願日 : 201 1 年 7 月 8 日 (08.07.201 1)
- (25) 国際出願の言語 : 日本語
- (26) 国際公開の言語 : 日本語
- (30) 優先権データ :
特許 2010-157292 2010 年 7 月 9 日 (09.07.2010) JP
- (71) 出願人 (米国を除く全ての指定国について) : パナソニック株式会社 (PANASONIC CORPORATION) [JP/JP]; 〒5718501 大阪府門真市大字門真 1 0 0 6 番地 Osaka (JP).
- () 発明者 : および
- () 発明者/出願人 (米国についてのみ) : 鎗野 真 (YARINO, Makoto), 山本 孝大 (YAMAMOTO, Takahiro), 松長 誠之 (MATSUNAGA, Yoshiyuki).
- (74) 代理人 : 新居 広守 (Nii, Hiromori); 〒532001 1 大阪府大阪市淀川区西中島 5 丁目 3 番 1 0 号 タ

ナカ・イトーピア新大阪ビル 6 階新居国際特許事務所内 Osaka (JP).

- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能) : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.


- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能) : ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

[続 葉 有]

(54) Title: SOLID-STATE IMAGING DEVICE

(54) 発明の名称 : 固体撮像装置

[図 1]



13 Vertical scanning unit (column scanning unit)
15 Horizontal scanning unit (row scanning unit)

(57) Abstract: Provided is a solid-state imaging device for suppressing noise. A pixel (11) is provided with a reset transistor (117), a selection transistor (115), an amplifier transistor (113), and a photoelectric conversion unit (111), wherein: the photoelectric conversion unit (111) is provided with a photoelectric conversion film (45) for performing photoelectric conversion, a pixel electrode (46) formed on the surface of the photoelectric conversion film (45) on the side of a semiconductor substrate (31), and a transparent electrode (47) formed on the surface of the photoelectric conversion film (45) on the opposite side from the pixel electrode (46); and the amplitude of the column reset signal applied to the gate of the reset transistor (117) is at least smaller than (a) the maximum voltage applied to the drain of the amplifier transistor (113), (b) the maximum voltage applied to the gate of the selection transistor (115), (c) the source voltage applied to an inversion amplifier (23), or (d) the maximum voltage applied to the transparent electrode.

(57) 要約 : 本発明は、ノイズを抑制する固体撮像装置を提供することを目的とする。画素 (11) は、リセットトランジスタ (117)、選択トランジスタ (115)、増幅トランジスタ (113)、および光電変換部 (111) を有し、光電変換部 (111) は、光電変換する光電変換膜 (45) と、光電変換膜 (45) の半導体基板 (31) 側の面に形成された

画素電極 (46) と、光電変換膜 (45) の画素電極 (46) と反対側の面に形成された透明電極 (47) とを有し、リセットトランジスタ (117) のゲートに印加される行リセット信号の振幅は、(a) 増幅トランジスタ (113) のドレインに印加される最大電圧、(b) 選択トランジスタ (115) のゲートに印加される最大電圧、(c) 反転増幅器 (23) に印加される電源電圧、および (d) 透明電極に印加される最大電圧の少なくとも一つよりも小さし。



添付公開書類：

- 国際調査報告 (条約第 21 条 (3))

明 細 書

発明の名称 : 固体撮像装置

技術分野

[0001] 本発明は、固体撮像装置に関し、特に積層型の固体撮像装置に関する。

背景技術

[0002] 一般的な固体撮像装置は、受光部として埋め込みフォトダイオード構造が用いられている。

[0003] また、特許文献 1 には、固体撮像装置を構成する制御電極の上に光電変換層を形成しこの上に透明電極層を設け、ここに印加した電圧の作用を変換層を介して制御電極に及ぼすことにより良好な S N 比で光情報を電気信号に変える技術、所謂、積層型の固体撮像装置が開示されている。

先行技術文献

特許文献

[0004] 特許文献 1 : 特開昭 5 5 - 1 2 0 1 8 2 号公報

発明の概要

発明が解決しようとする課題

[0005] 積層型の固体撮像装置は、画素回路が形成された半導体基板の上に絶縁膜を介して光電変換膜が形成された構成を有している。このため、光電変換膜にアモルファスシリコン等の光吸収係数が大きい材料を用いることが可能となる。例えば、アモルファスシリコンの場合、波長 5 5 0 n m の緑色の光は、0 . 4 n m 程度の厚さでほとんど吸収することができる。

[0006] また埋め込みフォトダイオードを用いないため、光電変換部の容量を大きくすることが可能であり、飽和電荷を大きくすることができる。さらに、電荷を完全転送しないため付加容量を積極的に付加することも可能であり、微細化された画素においても十分な大きさの容量が実現でき、さらに、ダイナミックランダムアクセスメモリにおけるスタックセルのような構造とすることも可能である。

[0007] しかしながら、特許文献 1 に示した固体撮像装置は、光電変換膜が半導体基板の表面と間隔をおいて形成されており、光電変換膜と半導体基板表面を電氣的に結合する必要がある。このため、埋め込みフォトダイオード (P D) においては問題とならなかった暗電流の値が大きくなるという問題を有している。

[0008] まず、一般的な埋め込みフォトダイオード型の固体撮像装置は、電荷の転送がほぼ完全に出来るので、 $(\text{信号レベル} + \text{固定パターンノイズ}) - (\text{黒レベル} + \text{固定パターンノイズ}) = \text{信号レベル}$ というサンプリングを C D S 回路で行えば、固定パターンノイズのキャンセルが可能であり、信号をリセットする際にリセットトランジスタの強反転動作と弱反転動作とを組み合わせることにより、雑音を $1/\sqrt{2}$ に抑圧する方法が知られているが、この方法を特許文献 1 で開示した積層型の固体撮像装置に用いることは出来ない。

[0009] また、従来技術の固体撮像装置は、駆動素子として機能する増幅用トランジスタを画素毎に備えているが、信号電荷が無い状態でのトランジスタ特性、例えばトランジスタの閾値電圧 (以下 V_{th} と記す) がばらつくと、光量の均一な光が光電変換部に入射し、それによつて動作制御部の電位が等しくなった状態においても、トランジスタの出力値がばらついてしまう。その結果、空間的に固定パターンノイズが発生し、画質が著しく損なわれてしまう。

[0010] また、従来技術の固体撮像装置は、信号電荷を読み出す際にリセットトランジスタと増幅用トランジスタ間の容量バラッキによる固定パターンノイズが発生する。積層型の固体撮像装置は、電荷の完全転送が出来ないために、C D S 回路で上記の埋め込みフォトダイオード型の固体撮像装置のようなサンプリングを実施しても、固定パターンノイズのキャンセルが不完全になり、ノイズが発生した状態において次の信号電荷が加算されるために固定パターンノイズが重畳された信号電荷を読み出す。このため、固定パターンノイズが大きくなる。すなわち、特許文献 1 に示された固体撮像装置は、一般的なフォトダイオード型の固体撮像装置よりも、固定パターンノイズが大きい

という問題を有している。

[001 1] また、積層型の固体撮像装置では、リセット信号に含まれるリセットパルスの後縁に起因して、リセット信号線と画素電極等との間の容量結合によりランダムノイズが発生してしまうという問題を有している。なお、リセットパルスの後縁（後ろエッジ）は、リセット信号に含まれるリセットパルスが正パルス（上向きのパルス）である場合は立ち下がりエッジであり、リセットパルスが負パルス（下向きのパルス）である場合は立ち上がりエッジである。

[001 2] 前記課題に鑑み、本発明は、ランダムノイズ、固定パターンノイズ等のノイズの抑圧が実現可能な積層型の固体撮像装置を実現することを目的とする。

課題を解決するための手段

[001 3] 上記課題を解決するため本発明の一形態に係る固体撮像装置は、半導体基板に行列状に配置された複数の画素と、行リセット信号を生成する行走査部と、列毎に形成された反転増幅器とを備え、前記画素は、リセットトランジスタ、選択トランジスタ、増幅トランジスタ、および光電変換部を有し、前記光電変換部は、光電変換する光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、前記行走査部は、前記リセットトランジスタのゲートに前記行リセット信号を供給し、前記行リセット信号の振幅は、（a）前記増幅トランジスタのドレインに印加される最大電圧、（b）前記選択トランジスタのゲートに印加される最大電圧、（c）前記反転増幅器に印加される電源電圧、および（d）前記透明電極に印加される最大電圧の少なくとも1つよりも小さい。

[0014] この構成によれば、行リセット信号が上記（a）～（d）の少なくとも1つより小さい振幅をもつので、リセット信号に含まれるリセットパルスの後

縁に起因より発生するランダムノイズを抑制することができる。

[001 5] ここで、前記固体撮像装置は、さらに、列毎に形成された列信号線と、前記列信号線に接続された反転増幅器と、前記反転増幅器の出力信号を対応する列の画素にフィードバックするために列毎に設けられたフィードバック線とを備え、前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、前記リセットトランジスタのソースおよびドレインの一方は前記画素電極に接続され、ソースおよびドレインの他方は対応する前記フィードバック線に接続される構成としてもよい。

[001 6] この構成によれば、反転増幅器の出力をフィードバックすることによって、リセットトランジスタで画素電極の信号電荷をリセットするときに発生するリセット雑音が抑圧され、次の信号電荷にリセット雑音が重畳されることを軽減するので、ランダム雑音を抑圧することが出来る。また、フィードバックにより回路バラツキ（例えば、列毎の増幅トランジスタの V_{th} ムラ）によるノイズを軽減することができる。

[001 7] ここで、前記行走査部は、さらに、電源電圧に相当する振幅を有する波形調整前の行リセット信号が入力され、当該行リセット信号の振幅を小さくするよう波形を調整するようにしてもよい。

[001 8] ここで、前記リセットトランジスタのゲートに印加される前記行リセット信号の振幅は、前記増幅トランジスタのドレインに印加される最大電圧より小さくしてもよい。

[001 9] ここで、前記リセットトランジスタのゲートに印加される前記行リセット信号の振幅は、前記選択トランジスタのゲートに印加される最大電圧より小さくしてもよい。

[0020] ここで、前記リセットトランジスタのゲートに印加される前記行リセット信号の振幅は、前記反転増幅器に印加される電源電圧より小さくしてもよい。

[0021] ここで、前記リセットトランジスタのゲートに印加される前記行リセット

信号の振幅は、前記透明電極に印加される最大電圧より小さくしてもよい。

[0022] ここで、前記リセットトランジスタのゲートに印加される前記行リセット信号の振幅は、(a) 前記増幅トランジスタのドレインに印加される最大電圧、(b) 前記選択トランジスタのゲートに印加される最大電圧、(c) 前記反転増幅器に印加される電源電圧、および (d) 前記透明電極に印加される最大電圧よりも小さくしてもよい。

[0023] ここで、前記固体撮像装置は、さらに、前記リセットトランジスタのゲートに印加すべき行リセット信号の波形を調整する波形調整部を有し、前記波形調整部は、行リセット信号に含まれるリセットパルスの後縁に傾斜を付与するよう波形を調整し、調整されたリセットパルスを前記リセットトランジスタのゲートに供給するようにしてもよい。

[0024] ここで、前記固体撮像装置は、第1のフレームレートでの撮像と、前記第1のフレームレートよりも高い第2のフレームレートでの撮像とを切換可能であり、前記波形調整部は、前記第1のフレームレートでの撮像における前記リセットパルスの後縁の立ち下がりまたは立ち上がりに要する遷移時間を、前記第2のフレームでの撮像における遷移時間よりも大きくするように前記立ち下がりエッジの傾斜を調整する構成としてもよい。

[0025] この構成によれば、シーンに応じたフレームレートで撮影が可能な積層型の固体撮像装置において種々のフレームレートに対応してノイズ低減を行うことができる。

[0026] ここで、前記波形調整部は、前記リセットトランジスタのゲートに接続されたリセット制御線に挿入されたフィルタ回路であつてもよい。

[0027] ここで、前記波形調整部は、前記フィルタ回路の回路定数を変更することにより前記リセットパルスの後縁の傾斜を調整するようにしてもよい。

[0028] ここで、前記波形調整部は、前記リセットパルスの後縁に傾斜をもつアナログ信号を前記行リセット信号として出力するデジタル—アナログコンバータを含む構成としてもよい。

[0029] ここで、前記固体撮像装置は、さらに、前記リセットトランジスタのゲー

トに印加される行リセット信号の波形を調整する波形調整部を有し、前記波形調整部は、行リセット信号中のリセットパルスの後縁が有する周波数帯域を調整するようにしてもよい。

[0030] また、本発明の他の形態に係る固体撮像装置の駆動方法において、前記固体撮像装置は、半導体基板に行列状に配置された複数の画素と、行リセット信号を生成する行走査部とを備え、前記画素は、リセットトランジスタ、選択トランジスタ及び、増幅トランジスタ、および光電変換部を有し、前記光電変換部は、光電変換する光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、前記駆動方法は、前記選択トランジスタのゲートに行選択信号を有効にすることにより、前記増幅トランジスタの出力信号を列信号線に出力し、(a) 前記増幅トランジスタのドレインに印加される最大電圧、(b) 前記選択トランジスタのゲートに印加される最大電圧、(c) 前記反転増幅器に印加される電源電圧、および(d) 前記透明電極に印加される最大電圧の少なくとも1つよりも小さい振幅をもつ前記行リセット信号を前記リセットトランジスタのゲートに供給する。

発明の効果

[0031] 本発明に係る固体撮像装置によれば、フィードバック回路によって、回路バラツキ(列毎の増幅トランジスタの V_{th} ムラによる固定パターンノイズ)が軽減し、且つ、リセットOFF時における信号電荷読出し時のリセット振幅を0V又は0V近傍の小振幅にすることで、リセットトランジスタと増幅トランジスタ間の容量バラツキ(固定パターンノイズ)が軽減できる。

図面の簡単な説明

[0032] [図1] 図1は、第1の実施形態に係る固体撮像装置を示す回路図である。

[図2] 図2は、第1の実施形態に係る固体撮像装置の1画素を示す断面図である。

[図3A] 図3 Aは、図2の1-1線に沿った部分における電位を示す図である。

[図3B] 図3 Bは、第1の実施形態に係る固体撮像装置の動作を示すタイムチャートである。

[図4A] 図4 Aは、従来技術における画素のポテンシャル図である。

[図4B] 図4 Bは、第2の実施形態における画素のポテンシャル図である。

[図5] 図5は、リセットトランジスタの制御時におけるリセット振幅を示す図である。

[図6A] 図6 Aは、第3の実施形態に係る固体撮像装置を示す回路図である。

[図6B] 図6 Bは、第3の実施形態に係る固体撮像装置の動作を示すタイムチャートである。

[図7A] 図7 Aは、リセット信号制御素子の回路例を示す図である。

[図7B] 図7 Bは、リセット信号制御素子の回路例を示す図である。

[図7C] 図7 Cは、リセット信号制御素子の回路例を示す図である。

[図7D] 図7 Dは、リセット信号制御素子の回路例を示す図である。

[図7E] 図7 Eは、リセット信号制御素子の回路例を示す図である。

発明を実施するための形態

[0033] (第1の実施形態)

本実施形態の固体撮像装置は積層型の固体撮像装置であり、図1は本実施形態に係る固体撮像装置の回路構成を示している。図2は、本実施形態の固体撮像装置における図1の画素11の断面構成を示している。

[0034] 図1に示すように、固体撮像装置は、行列状に配置された複数の画素11と、画素11に種々のタイミング信号を供給する垂直走査部（行走査部とも呼ぶ）13と、画素11の信号を順次水平出力端子142へ読み出す水平走査部（列走査部、水平信号読み出し部とも呼ぶ）15と、列毎に形成された垂直信号線（列信号線とも呼ぶ）141と、列信号線141に接続された反転増幅器23と、反転増幅器23の出力信号を対応する列の画素11にフィードバックするために列毎に設けられたフィードバック線126とを備えて

いる。図 1 において、画素 1 1 は 2 行 2 列分だけを記載しているが、行数及び列数は任意に設定してよい。

[0035] 図 2 に示すようにシリコンからなる半導体基板 3 1 に増幅トランジスタ 1 1 3、選択トランジスタ 1 1 5 及びリセットトランジスタ 1 1 7 が形成されている。増幅トランジスタ 1 1 3 は、ゲート電極 4 1 と、ドレインである拡散層 5 1 及びソースである拡散層 5 2 とを有している。選択トランジスタ 1 1 5 はゲート電極 4 2 と、ドレインである拡散層 5 2 及びソースである拡散層 5 3 とを有している。増幅トランジスタのソースと選択トランジスタ 1 1 5 のドレインとは、共通の拡散層である。リセットトランジスタ 1 1 7 は、ゲート電極 4 3 と、ソースである拡散層 5 5 及びドレインである拡散層 5 4 とを有している。拡散層 5 1 と拡散層 5 4 とは素子分離領域 3 3 により分離されている。

[0036] 半導体基板 3 1 の上には、各トランジスタを覆うように絶縁膜 3 5 が形成されている。

[0037] 絶縁膜 3 5 の上には光電変換部 1 1 1 が形成されている。光電変換部 1 1 1 は、アモルファスシリコン等からなる光電変換膜 4 5 と光電変換膜 4 5 の下面に形成された画素電極 4 6 と、光電変換膜 4 5 の上面に形成された透明電極 4 7 とを有している。画素電極 4 6 は、コンタクト 3 6 を介して増幅トランジスタ 1 1 3 のゲート電極 4 1 及びリセットトランジスタ 1 1 7 のソースである拡散層 5 4 と接続されている。画素電極 4 6 と接続された拡散層 5 4 は蓄積ダイオードとして機能する。

[0038] 画素 1 1 は、光電変換部 1 1 1 と、ゲートが光電変換部 1 1 1 と接続された増幅トランジスタ 1 1 3 と、ドレインが光電変換部 1 1 1 と接続されたリセットトランジスタ 1 1 7 と、ドレインが増幅トランジスタ 1 1 3 のソースと接続された選択トランジスタ 1 1 5 とを有している。

[0039] 光電変換部 1 1 1 は、図 2 に示すように、光電変換する光電変換膜 4 5 と、光電変換膜 4 5 の半導体基板 3 1 側の面に形成された画素電極 4 6 と、光電変換膜 4 5 の画素電極 4 6 と反対側の面に形成された透明電極 4 7 とを有

する。この光電変換部 111 は、増幅トランジスタ 113 のゲート及びリセットトランジスタ 117 のドレインと、光電変換部制御線 131 との間に接続されている。増幅トランジスタ 113 は、電源 125 と接続され、画素電極 46 に接続されたゲートを有し、画素電極 46 の電位に応じた信号電圧を、選択トランジスタ 115 を介して列信号線 141 に出力する。リセットトランジスタ 117 のソースおよびドレインの一方は画素電極 46 に接続され、ソースおよびドレインの他方は対応するフィードバック線 126 に接続されている。選択トランジスタ 115 のソースは対応する垂直信号線 141 と接続されている。選択トランジスタ 115 のゲートは、アドレス制御線 121 を介して垂直走査部 13 と接続されている。リセットトランジスタ 117 のゲートは、リセット制御線 123 を介して垂直走査部 13 と接続されている。本実施の形態では、リセットトランジスタ 117 が n 型 MOS トランジスタであり、そのゲートに入力されるリセット信号に含まれるリセットパルスが正パルス（上向きのパルス）であり、リセットパルスの後縁が立ち下がリエッジである例について説明する。アドレス制御線 121、リセット制御線 123 は行毎に設けられている。光電変換部制御線 131 は、全画素に共通となっている。垂直信号線 141 は、列毎に設けられ、カラム信号処理部 21 を介して水平信号読み出し部 15 と接続されている。カラム信号処理部 21 は、相関 2 重サンプリングに代表される雑音抑圧信号処理を行う。

[0040] 垂直走査部 13 は、リセットトランジスタ 117 のゲートに行リセット信号を供給する。行リセット信号の振幅は、(a) 増幅トランジスタのドレインに印加される最大電圧、(b) 選択トランジスタのゲートに印加される最大電圧、(c) 反転増幅器に印加される電源電圧、および (d) 透明電極に印加される最大電圧の少なくとも 1 つよりも小さい。これは、行リセット信号の振幅を他の信号線の振幅よりも小さくすることにより、行リセット信号に含まれるリセットパルスの後縁（立ち下がリエッジ）によって生じるランダムノイズを抑制するためである。

[0041] また、列毎に設けられた垂直信号線 141 には、反転増幅器 23 がそれぞれ

れ接続されており、反転増幅器 2 3 には、全画素共通の基準電圧 (V_R) 1 3 3 も入力されており、反転増幅器 2 3 の出力はリセットトランジスタ 1 1 7 のソースに接続されており、選択トランジスタ 1 1 5 とリセットトランジスタ 1 1 7 が導通状態にある時、選択トランジスタ 1 1 5 の出力を受け取り、増幅トランジスタ 1 1 3 のゲート電位が、反転増幅器 2 3 の基準電圧 (V_R) 1 3 3 に実質的に等しくなるように、フィードバック動作する。この時、反転増幅器 2 3 の出力は 0V もしくは、0V 近傍の正電圧となる。

[0042] 図 3 B は、固体撮像装置の最も基本的な撮像動作を示すフローチャートである。同図の SEL 1 は、1 行目の行選択信号を示す。RST 1 は、1 行目の行リセット信号を示す。SEL 2、RST 2 も、対応する行が異なる点以外同様である。行リセット信号の振幅は、上記の (a) ~ (d) の少なくとも 1 つよりも小さくなっている。

[0043] 同図の 1 水平周期は、行選択信号が有効になつてから、次の行の行選択信号が有効になるまで (SEL 1 の立ち上がりから SEL 2 の立ち上がりまで) の期間であり、1 行分の画素 1 1 から信号電圧を読み出すのに要する期間である。1 垂直周期は、全行の画素 1 1 から信号電圧を読み出すのに要する期間である。

[0044] フィードバック動作は、行選択信号と行リセット信号が同時に有効になったときに起こる。つまり、選択トランジスタ 1 1 5 とリセットトランジスタ 1 1 7 が同時にオンのとき起こる。図 3 B のように、垂直走査部 1 3 は、画素 1 1 からの信号読み出しの後にリセット (フィードバック動作) を行うように制御する。まず、選択トランジスタ 1 1 5 のゲートに行選択信号を有効にすることにより選択トランジスタ 1 1 5 をオンし、増幅トランジスタの出力信号を列信号線 1 4 1 に出力し、次に、行選択信号が有効になつてから一定時間遅れて行リセット信号を有効にすることにより、反転増幅器 2 3 の出力をリセットトランジスタ 1 1 7 を介して画素電極 4 6 にフィードバックする。

[0045] このフィードバック動作により、リセットトランジスタ 1 1 7 で信号電荷

をリセットするときに発生する列ごとの増幅トランジスタの V_{th} ムラによる固定パターンノイズは軽減され、次の信号電荷に固定パターンノイズが重畳されることが軽減するので、固定パターンノイズを抑圧することが可能となる。

[0046] 具体的な反転増幅器23の例としては、オペアンプなどの差動増幅回路を用いて、一側に垂直信号線141を介して選択トランジスタ115の出力を入力し、+側には基準電圧(V_R)133を入力し、差動増幅回路の出力をリセットトランジスタ117のソースに接続すれば、差動増幅回路は、一側に入力した信号が、+側の入力信号に近づくよう出力するように動作する。なお、反転増幅器23は、この回路構成に限定しなくても構わない。

[0047] 本発明は光吸収係数が大きな光電変換部111を用いているので、量子化効率が格段に良く、従って固定パターンノイズが下がった時の効果が従来構造の固体撮像装置に比べて非常に大きい。また、本発明は、フォトダイオード面積を小さく出来るため、回路的に変換ゲインを大きくでき、固定パターンノイズが下がった時の効果が格段に大きい。さらに、構造的に、本発明は半導体基板31内で光電変換が行われないので、固定パターンノイズが抑圧された時の効果が格段に大きい。

[0048] 従って、第1の実施の形態の構成では各垂直信号線141上の反転増幅器23を用いてフィードバック動作をさせることにより、リセットトランジスタ117のソースにかかる電圧は0Vまたは0V近傍となるため、積層型の固体撮像装置の固定パターンノイズの軽減が可能となり、固定パターンノイズが重畳された信号電荷を読み出すことも軽減するので、固定パターンノイズを抑圧することが可能となる。

[0049] (第2の実施形態)

図1において、増幅トランジスタ113、選択トランジスタ115およびリセットトランジスタ117がp型の半導体基板に形成され、n型の拡散層を有するnチャンネル型のトランジスタであるとして説明を行う。図2の場合、31がp型の半導体基板で、41から43および51から55がn型の

拡散層を有する n チャンネル型の トランジスタになる。ただし、反転増幅器 2 3 の出力は 0 V もしくは、0 V 近傍の正電圧となるので、増幅 トランジスタ 1 1 3 は、デプレッション型の トランジスタであることが望ましい。基本的な回路構成は、第 1 の実施の形態の図 1 で構成可能である。

[0050] 図 3 A は、図 2 の I - I 線に沿った部分における電位を示す図である。まず、信号がない状態（リセットされている状態）においては、蓄積ダイオードである拡散層 5 4 の電位は、ほぼ 0 V であり若干の逆バイアスが印加されている。逆バイアスが熱雑音によって生じる 2 5 m V 程度である場合には蓄積ダイオードの電荷の一部が基板側に抜けてしまうおそれがある。このため、信号電荷を蓄積する期間に印加する逆バイアスは、約 0 . 1 V 以上とすることが好ましい。蓄積ダイオードの電位を 0 V 近傍とすることにより、蓄積ダイオードと半導体基板 3 1 との間に流れる逆方向リーク電流（暗電流）を小さくすることができる。一方、透明電極 4 7 には正電圧が印加されている。透明電極 4 7 の上方から入射した光は透明電極 4 7 を通過して光電変換膜 4 5 に入射し、ここで電子正孔対に変換される。変換された電子正孔対のうちの電子は透明電極 4 7 側に移送され透明電極 4 7 と接続された電源（図示せず）に流れる。正孔は拡散層 5 4 側に移送されここに蓄積される。このため、拡散層 5 4 の電位は + 方向に変化し、拡散層 5 4 と半導体基板 3 1 との間に電圧が加わる。これにより、拡散層 5 4 と半導体基板 3 1 との間に逆方向リーク電流（暗電流）が流れ雑音となる。しかし、信号がある状態では雑音は目立たないので問題とならない。

[0051] 拡散層 5 4 に蓄積された正孔により + 側に変化した電圧は増幅 トランジスタ 1 1 3 のゲート電極 4 1 に伝達され、増幅 トランジスタ 1 1 3 により増幅された信号は選択 トランジスタ 1 1 5 を介して垂直信号線 1 4 1 に出力される。

[0052] なお、一般的な従来の固体撮像素子は、マイナスの電荷を持った電子を拡散層に蓄積させるために、リセットトランジスタのゲートには振幅の高いリセット信号の印加が必要であったが、本発明の構成にすると、プラスの電荷

を持った正孔を拡散層に蓄積させるので、リセットトランジスタのゲートには小振幅のリセット信号の印加をすればよい。

[0053] 図4Aに一般的な埋め込み型フォトダイオード型の固体撮像装置のポテンシャル図を、図4Bに本実施の形態の積層型固体撮像装置のポテンシャル図を示した。

[0054] 一般的な埋め込み型フォトダイオード型の固体撮像装置は、基準レベル903（例として3V）よりも負（マイナス側）に電荷902（ここでは電子）を蓄積するので、901のような振幅の大きなリセット信号を印加する必要がある。

[0055] それに対し、第2の実施の形態の積層型固体撮像装置は、光電変換膜45に正（プラス）の電圧を印加し、基準レベル906（例として0V）よりも正（プラス側）に電荷905（ここでは正孔）を蓄積するので、904のような小振幅のリセット信号を印加すればよい。

[0056] これは、第1の実施形態で実現可能な構成であり、リセットOFF時におけるリセットトランジスタ117と増幅トランジスタ113間の容量バラッキによる固定パターンノイズの軽減が可能となり、固定パターンノイズが重量された信号電荷を読み出すことも軽減するので、固定パターンノイズを抑圧することが可能となる。

[0057] （第3の実施形態）

上述した第1、第2の実施形態に固体撮像装置でのフィードバック回路による固定パターンノイズの軽減による固定パターンノイズの抑圧を説明したが、この構成による固定パターンノイズの抑圧は、フィードバック回路に限定した構成ではなく、リセット振幅を0V又は0V近傍の小振幅にすることで固定パターンノイズの抑圧することが出来る。

[0058] 図6Aは、本実施形態に係る固体撮像装置を示す回路図である。図6Bは、本実施形態に係る固体撮像装置の動作を示すタイムチャートである。

[0059] 図6Aは、具体的には第1の実施形態の構成（図1）に対し、リセット信号制御素子151が追加された点が主に異なっている。同じ点は説明を省略

し、以下異なる点を中心に説明する。

[0060] リセット信号制御素子 151 は、リセットトランジスタ 117 のゲートに印加すべき行リセット信号の波形を調整する波形調整部である。リセット信号制御素子 (波形調整部) 151 は、行リセット信号に含まれるリセットパルスの立ち下がりエッジに傾斜を付与するよう波形を調整し、調整された行リセット信号をリセットトランジスタ 117 のゲートに供給する。言い換えれば、リセット信号制御素子 (波形調整部) 151 は、行リセット信号中の立ち下がりエッジが有する周波数帯域を調整する。

[0061] 図 6 A に記したリセット信号制御素子 151 の回路例を図 7 A ～図 7 E に示す。

[0062] リセット信号制御素子 151 は、図 7 A の様に抵抗素子 R (1001) でも、図 7 B の様にフィルタ回路 (RC のフィルタ回路、1002 と 1003) でも、一般的なテーパード回路でも良く、リセットトランジスタ 117 のゲートに入力するリセット信号を調整して、リセット信号のリセット帯域を調整出来ればよい。

[0063] つまり、垂直走査部 13 から出力されるリセット信号を、リセット信号制御素子 151 を用いて、波形調整してリセット帯域を調整する。

[0064] 図 7 C に抵抗素子を複数用いて、抵抗値を選択可能な場合のリセット信号制御素子 151 を記した。リセット信号制御素子 151 内の抵抗値は $R_3 > R_2 > R_1$ になっており、抵抗値選択信号 1004 によって、セクタ 1005 で選択した抵抗値を通過してリセット帯域が調整されたリセット信号がリセットトランジスタ 117 のゲートへ入力される。

[0065] 図 7 C の例では、 R_3 は R_1 に比べて抵抗値が大きいので、リセット信号が鈍り、リセットに必要な時間が長くなる。撮影シーンに応じて、リセット帯域を調整することが出来る。図 7 C には、抵抗値を 3 種類選択可能な場合を記載したが、選択可能な抵抗値数は限定しない。

[0066] また、図 7 B には、RC のフィルタ回路 (1002 と 1003) を記したが、フィルタ回路構成は、垂直走査部 13 から出力されるリセット信号の立

ち下が り波形 を調整 出来れば、これに限定 しない。さらに、複数の フィルタ 係数 に変更 可能な構成 にして (例えば、図 7 E のように 1 0 0 2 と 1 0 0 3 の値 を回路 的に変更 可能な構成 にして)、フィルタ 回路 を通過 してリセッ ト帯域 が調整 された リセッ ト信号 がリセッ トトランジスタ 1 1 7 のゲー トへ入 力する 構成 も有効 である。

[0067] さらに、図 7 D に示 したが、リセッ ト信号 制御素子 1 5 1 をテーパード回 路で構成 している場合は、各列信号 線 1 4 1 上のカラム信号 処理部 2 1 では 各画素 1 1 のアナログ 出力 をデジタル 信号 出力 に変換 しており、それに用い ている D A C 回路 (D / A コンバータ ー回路) を兼用 してもよい。

[0068] (第 4 の実施形態)

図 5 において、リセッ トトランジスタ 1 1 7 の制御時における リセッ ト振 幅を示 した。リセッ ト 0 F F 状態における リセッ ト振幅 9 0 8 において、リ セッ トトランジスタ 1 1 7 と増幅 トランジスタ 1 1 3 間における 容量バラツ キが発生 するが、リセッ ト 0 F F 状態における 振幅は 0 V 又は 0 V 近傍の 小 振幅であるため、容量バラツ キも軽減 でき、固定パター ンノイズ が軽減 でき る。

[0069] また、リセッ ト O N 状態における リセッ ト振幅 9 0 9 において、プラスの 電荷 を持った 正孔 を拡散層 に蓄積 させるので、リセッ トトランジスタ 1 1 7 のゲー トには 小振幅 のリセッ ト信号 の印加 をすればよい。

[0070] この時、リセッ ト 0 F F 状態における リセッ ト振幅は リセッ ト O N 状態に おける リセッ ト振幅 よりも小さい。

[0071] また、リセッ ト O F F 状態における リセッ ト振幅は、増幅 トランジスタ 1 1 3 を駆動 させる 電源電圧 よりも低い場合もある。

[0072] また、リセッ ト 0 F F 状態における リセッ ト振幅は、選択 トランジスタ 1 1 5 のゲー ト電圧 よりも低い場合もある。

[0073] また、リセッ ト 0 F F 状態における リセッ ト振幅は、反転増幅器 2 3 の電 源電圧 よりも低い場合もある。

[0074] (まとめ)

以上、図面を用いて説明したように、一般的な固体撮像装置は $1\ \mu\text{m}$ 以下の画素サイズを実現するためには結晶シリコンの光吸収係数が小さいことにより生じる第1の課題と、取り扱い信号量に関する第2の課題とを解決する必要があることを本願発明者は見出した。

[0075] 第1の課題について詳細に述べると、結晶シリコンの光吸収係数は光の波長に依存する。固体撮像装置の感度を定める波長 $550\ \text{nm}$ 近傍の緑色の光をほぼ完全に吸収し光電変換するには約 $3.5\ \mu\text{m}$ の厚さの結晶シリコンが必要である。従って、半導体基板の内部に形成するフォトダイオードの深さを $3.5\ \mu\text{m}$ 程度とする必要がある。

[0076] 平面的な画素サイズを $1\ \mu\text{m}$ とした場合には、深さが $3.5\ \mu\text{m}$ 程度のフォトダイオードを形成することは非常に困難である、仮に深さが $3.5\ \mu\text{m}$ 程度のフォトダイオードを形成できたとしても、斜めに入射する光が隣接する画素のフォトダイオードに入射するという問題が発生するおそれが高い。

[0077] 斜めに入射する光が隣接する画素のフォトダイオードに入射すると、混色（クロストーク）が生じ、カラーの固体撮像素子においては大きな問題である。混色を防ぐためにフォトダイオードをこれより浅く形成すると緑の光吸収効率が劣化しイメージセンサの感度が劣化する。画素の微細化では画素サイズが小さくなるので1つの画素の感度が低下するため、これに加えて光吸収効率が低下することは致命的である。

[0078] 第2の課題について詳細を述べると、取り扱い信号量は、一般的な固体撮像装置に用いられているフォトダイオード構造である埋め込みフォトダイオードの飽和電荷量により決まる。

[0079] 埋め込みフォトダイオードは、内部に蓄積された信号電荷をほぼ完全に隣接する電荷検出部に転送できる（完全転送）という長所がある。このため、電荷転送に関わる雑音がほとんど発生せず、埋め込みフォトダイオードは広く固体撮像装置に採用されている。

[0080] しかし、完全転送を実現するためにフォトダイオードの単位面積あたりの容量を大きくできない。このため画素を微細化すると飽和電荷の減少が問題

となる。

[0081] コンパクトデジカメにおいては、一画素あたり10000電子の飽和電子数が必要であったが、画素サイズが1.4 μm 程度となると飽和電子数は5000電子程度が限界となる。現在は、デジタル信号処理技術による雑音抑圧処理等により画像を作製することにより、飽和電子数の減少に対応しているが、自然な再生画像を得ることは困難である。

[0082] さらに、高級な一眼レフカメラの場合には、一画素あたり30000電子程度の飽和電子数が必要であると言われている。

[0083] なお、結晶シリコン基板を用いたMOS型イメージセンサにおいて、基板を薄く削ることにより画素回路が形成された表面側ではなく裏面側から光を入射させる構造が検討されている。しかし、画素回路を構成する配線等により入射する光が妨げられることを回避できるだけであり、第1の課題及び第2の課題を解決することはできない。

[0084] しかし、本発明の実施形態に係る固体撮像装置は、画素回路が形成された半導体基板の上に絶縁膜を介して光電変換膜が形成された構成を有しているため、光電変換膜にアモルファスシリコン等の光吸収係数が大きい材料を用いることが可能となる。例えば、アモルファスシリコンの場合、波長550 nmの緑色の光は、0.4 nm程度の厚さでほとんど吸収することができる。

[0085] また埋め込みフォトダイオードを用いないため、光電変換部の容量を大きくすることが可能であり、飽和電荷を大きくすることができる。さらに、電荷を完全転送しないため付加容量を積極的に付加することも可能であり、微細化された画素においても十分な大きさの容量が実現でき、第2の課題も解決できる。ダイナミックランダムアクセスメモリにおけるスタックセルのような構造とすることも可能である。

[0086] さらに、本発明の実施形態に係る固体撮像装置は、フィードバック回路、およびリセット信号の振幅を制御するしくみを用いて、リセットトランジスタの電位を一旦接地電位よりもローレベルとする構成とする。

[0087] 具体的は、半導体基板と、前記半導体基板に行列状に配置された複数の画素と、列毎に形成された垂直信号線と、前記垂直信号線に接続された演算増幅器（反転増幅器）とを備え、前記画素は、前記半導体基板上に形成されたリセットトランジスタ、選択トランジスタ、増幅トランジスタ、および光電変換部を有し、前記光電変換部は、前記半導体基板上に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、ゲートが前記画素電極と接続され、前記リセットトランジスタは、ドレインが前記画素電極と接続され、前記増幅トランジスタは、ソースが選択トランジスタのドレインに接続され、前記選択トランジスタは、ソースが垂直信号線に接続され、前記選択トランジスタと前記リセットトランジスタが導通状態にある時、前記選択トランジスタの出力を受け取り、前記増幅トランジスタのゲート電位が、前記演算増幅器の参照電位に実質的に等しくなるように、前記演算増幅器の出力が、前記リセットトランジスタのソースに接続されている構成にする。

[0088] これによつて、前記演算増幅器からのフィードバック動作により、前記増幅トランジスタのゲート電位が、前記演算増幅器の参照電位に実質的に等しくなることにより、列ごとに設けられた増幅トランジスタの V_{th} ムラによる固定パターンノイズが抑圧され、固定パターンノイズが重畳された信号電荷を読み出すことも軽減するので、固定パターンノイズを抑圧することが可能となる。

[0089] さらに、本発明の実施形態に係る固体撮像装置は、半導体基板と、前記半導体基板に行列状に配置された複数の画素と、列毎に形成された垂直信号線と、前記垂直信号線に接続された演算増幅器とを備え、前記画素は、前記半導体基板上に形成されたリセットトランジスタ、選択トランジスタ、増幅トランジスタ、および光電変換部を有し、前記光電変換部は、前記半導体基板上に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成さ

れた透明電極とを有し、前記増幅トランジスタは、ゲートが前記画素電極と接続され、前記リセットトランジスタは、ドレインが前記画素電極と接続され、前記増幅トランジスタは、ソースが選択トランジスタのドレインに接続され、前記選択トランジスタは、ソースが垂直信号線に接続され、前記選択トランジスタと前記リセットトランジスタが導通状態にある時、前記選択トランジスタの出力を受け取り、前記増幅トランジスタのゲート電位が、前記演算増幅器の参照電位に実質的に等しくなるように、前記演算増幅器の出力が、前記リセットトランジスタのドレインに接続され、前記画素電極からの信号読出しを正孔にすることでリセット振幅を0 V又は0 V近傍の小振幅である構成にする。

[0090] これによつて、前記演算増幅器からのフィードバック動作により、前記増幅トランジスタのゲート電位が、前記演算増幅器の参照電位に実質的に等しくなることにより、列毎に設けられた増幅トランジスタの V_{th} ムラによる固定パターンノイズが抑圧され、固定パターンノイズが重畳された信号電荷を読み出すことも軽減するので、固定パターンノイズを抑圧することが可能となる。

[0091] さらに、リセット振幅を0 V又は0 V近傍の小振幅である構成にすることで、リセットOFF状態における信号電荷読出し時のリセットトランジスタと増幅トランジスタ間の容量 C_{ov} ラツキが軽減し、固定パターンノイズの軽減が可能となる。

[0092] さらに、本発明の実施形態に係る固体撮像装置は、半導体基板と、前記半導体基板に行列状に配置された複数の画素と、列毎に形成された垂直信号線と、前記画素は、前記半導体基板上に形成されたリセットトランジスタ、選択トランジスタ、増幅トランジスタ、および光電変換部を有し、前記光電変換部は、前記半導体基板上に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、ゲートが前記画素電極と接続され、前記リセットトランジスタは、ドレイン

が前記画素電極と接続され前記増幅トランジスタは、ソースが選択トランジスタのドレインに接続され、前記選択トランジスタは、ソースが垂直信号線に接続され、前記リセットトランジスタを導通状態にするためにゲートに印加するリセット信号の振幅は、0 V 又は0 V 近傍の小振幅である構成にする。

[0093] これによつて、フィードバック回路を有していない構成においてもリセットOFF状態における信号読出し時のリセット振幅を0 V 又は0 V 近傍の小振幅である構成にすることで、リセットトランジスタと増幅トランジスタ間の容量/ラツキを軽減することにより、固定パターンノイズの軽減が可能となる。

[0094] なお、上記の実施の形態では、リセットトランジスタ117がn型MOSトランジスタであり、そのゲートに入力されるリセット信号に含まれるリセットパルスの後縁が立ち下がりエッジである例について説明したが、リセットトランジスタ117がp型MOSトランジスタである場合には、そのゲートに入力されるリセットパルスは負パルス（下向きのパルス）になり、リセットパルスの後縁が立ち上がりエッジになる。この場合、リセット信号制御素子（波形調整部）151は、行リセット信号に含まれるリセットパルスの後縁つまり立ち上がりエッジに傾斜を付与するよう波形を調整し、リセットトランジスタ117のゲートに供給する。言い換えれば、リセット信号制御素子（波形調整部）151は、行リセット信号中の後縁である立ち上がりエッジが有する周波数帯域を調整する。

[0095] 以上説明してきたように、本発明の一形態における固体撮像装置は、半導体基板に行列状に配置された複数の画素11と、行リセット信号を生成する行走査部13とを備える。この画素11は、リセットトランジスタ117、選択トランジスタ115、増幅トランジスタ113、および光電変換部111を有する。この光電変換部111は、光電変換する光電変換膜45と、光電変換膜の半導体基板側の面に形成された画素電極46と、光電変換膜の画素電極と反対側の面に形成された透明電極47とを有する。増幅トランジス

タ 1 1 3 は、画素電極 4 6 に接続されたゲート有し、画素電極 4 6 の電位に応じた信号電圧を、選択トランジスタ 1 1 5 を介して列信号線 1 4 1 に出カし、行走査部は、リセットトランジスタ 1 1 7 のゲートに行リセツ ト信号を供給し、行リセツ ト信号の振幅は、(a) 増幅トランジスタ 1 1 3 のドレインに印加される最大電圧、(b) 選択トランジスタ 1 1 5 のゲートに印加される最大電圧、(c) 反転増幅器 2 3 に印加される電源電圧、および (d) 透明電極に印加される最大電圧の少なくとも 1 つよりも小さい。

[0096] ここで、固体撮像装置は、さらに、列毎に形成された列信号線 1 4 1 と、列信号線 1 4 1 に接続された反転増幅器 2 3 と、反転増幅器 2 3 の出力信号を対応する列の画素 1 1 にフィードバックするために列毎に設けられたフィードバック線 1 2 6 とを備え、増幅トランジスタ 1 1 3 は、画素電極 4 6 に接続されたゲート有し、画素電極 4 6 の電位に応じた信号電圧を、選択トランジスタ 1 1 5 を介して列信号線 1 4 1 に出カし、リセットトランジスタ 1 1 7 のソースおよびドレインの一方は画素電極 4 6 に接続され、ソースおよびドレインの他方は対応するフィードバック線 1 2 6 に接続されていてもよい。

[0097] ここで、行走査部 1 3 は、さらに、電源電圧に相当する振幅を有する波形調整前の行リセツ ト信号が入カされ、当該行リセツ ト信号の振幅を小さくするよう波形を調整するようにしてもよい。

[0098] ここで、リセットトランジスタ 1 1 7 のゲートに印加される行リセツ ト信号の振幅は、増幅トランジスタ 1 1 3 のドレインに印加される最大電圧より小さくてもよい。

[0099] ここで、リセットトランジスタ 1 1 7 のゲートに印加される行リセツ ト信号の振幅は、選択トランジスタ 1 1 5 のゲートに印加される最大電圧より小さくてもよい。

[0100] ここで、リセットトランジスタ 1 1 7 のゲートに印加される行リセツ ト信号の振幅は、反転増幅器 2 3 に印加される電源電圧より小さくてもよい。

[0101] ここで、リセットトランジスタ 1 1 7 のゲートに印加される行リセツ ト信

号の振幅は、透明電極 4 7 に印加される最大電圧より小さくてもよい。

[01 02] ここで、リセットトランジスタ 1 1 7 のゲートに印加される行リセット信号の振幅は、(a) 増幅トランジスタ 1 1 3 のドレインに印加される最大電圧、(b) 選択トランジスタ 1 1 5 のゲートに印加される最大電圧、(c) 反転増幅器 2 3 に印加される電源電圧、および (d) 透明電極 4 7 に印加される最大電圧よりも小さくてもよい。

[01 03] ここで、固体撮像装置は、さらに、リセットトランジスタ 1 1 7 のゲートに印加すべき行リセット信号の波形を調整するリセット信号調整素子 (波形調整部) 1 5 1 を有し、リセット信号調整素子 (波形調整部) 1 5 1 は、行リセット信号に含まれるリセットパルスの後縁に傾斜を付与するよう波形を調整し、リセットトランジスタ 1 1 7 のゲートに供給するようにしてもよい。

[01 04] ここで、固体撮像装置は、第 1 のフレームレートでの撮像と、第 1 のフレームレートよりも高い第 2 のフレームレートでの撮像とを切換可能であり、リセット信号調整素子 (波形調整部) 1 5 1 は、第 1 のフレームレートでの撮像におけるリセットパルスの後縁の立ち下がりまたは立ち上がりに要する遷移時間を、第 2 のフレームでの撮像における遷移時間よりも大きくするように立ち下がリエッジの傾斜を調整するようにしてもよい。

[01 05] ここで、リセット信号調整素子 (波形調整部) 1 5 1 は、リセットトランジスタ 1 1 7 のゲートに接続されたリセット制御線 1 2 3 に挿入されたフィルタ回路であってもよい。

[01 06] ここで、リセット信号調整素子 (波形調整部) 1 5 1 は、フィルタ回路の回路定数を変更することによりリセットパルスの後縁の傾斜を調整してもよい。

[01 07] ここで、リセット信号調整素子 (波形調整部) 1 5 1 は、リセットパルスの後縁に傾斜をもつアナログ信号を行リセット信号として出力するデジタル—アナログコンバータを含む構成でもよい。

[01 08] ここで、固体撮像装置は、さらに、リセットトランジスタ 1 1 7 のゲート

に印加される行リセット信号の波形を調整するリセット信号調整素子（波形調整部）１５１を有し、リセット信号調整素子（波形調整部）１５１は、行リセット信号中のリセットパルスの後縁が有する周波数帯域を調整するようにしてもよい。

[01 09] ここで、固体撮像装置の駆動方法の一形態は、以下である。

[01 10] ここで固体撮像装置は、半導体基板３１に行列状に配置された複数の画素１１と、行リセット信号を生成する行走査部１３とを備える。各画素１１は、リセットトランジスタ１１７、選択トランジスタ１１５、増幅トランジスタ１１３、および光電変換部１１１を有する。光電変換部１１１は、光電変換する光電変換膜４５と、光電変換膜４５の半導体基板３１側の面に形成された画素電極４６と、光電変換膜４５の画素電極４６と反対側の面に形成された透明電極４７とを有する。増幅トランジスタ１１３は、画素電極４６に接続されたゲートを有し、画素電極４６の電位に応じた信号電圧を、選択トランジスタ１１５を介して列信号線１４１に出力する。

[01 11] 上記の駆動方法は、選択トランジスタ１１５のゲートに行選択信号を有効にすることにより、増幅トランジスタ１１３の出力信号を列信号線１４１に出力し、（ａ）増幅トランジスタ１１３のドレインに印加される最大電圧、（ｂ）選択トランジスタ１１５のゲートに印加される最大電圧、（ｃ）反転増幅器２３に印加される電源電圧、および（ｄ）透明電極４７に印加される最大電圧の少なくとも１つよりも小さい振幅をもつ行リセット信号をリセットトランジスタ１１７のゲートに供給する。

産業上の利用可能性

[01 12] 本発明に係る固体撮像素子は、固定パターンノイズを抑圧可能な積層型の固体撮像装置を実現でき、特に小型・薄型で動画撮影を目的とする画像ピックアップ装置等として有効である。

符号の説明

[01 13] １１ 画素
１３ 垂直走査部

- 1 5 水平走査部
- 2 1 カラム信号処理部
- 2 3 反転増幅器
- 3 1 半導体基板
- 3 3 素子分離領域
- 3 5 絶縁膜
- 3 6 コンタクト
- 4 1、4 2、4 3 ゲート電極
- 4 5 光電変換膜
- 4 6 画素電極
- 4 7 透明電極
- 5 1、5 2、5 3、5 4、5 5 拡散層
- 1 1 1 光電変換部
- 1 1 3 増幅トランジスタ
- 1 1 5 選択トランジスタ
- 1 1 7 リセットトランジスタ
- 1 2 1 アドレス制御線
- 1 2 3 リセット制御線
- 1 2 5 電源
- 1 2 6 フィードバック線
- 1 3 1 光電変換部制御線
- 1 4 1 垂直信号線
- 1 4 2 水平出力端子
- 9 0 1 一般的な埋め込みフォトダイオード型の固体撮像装置のリセット振幅
- 9 0 2 一般的な埋め込みフォトダイオード型の電荷
- 9 0 3 一般的な埋め込みフォトダイオードの基準レベル (3 v)
- 9 0 4 本発明の積層型固体撮像装置のリセット振幅

- 9 0 5 本発明の積層型固体撮像装置の電荷
- 9 0 8 リセットOFF状態におけるリセット振幅
- 9 0 9 リセットON状態におけるリセット振幅

請求の範囲

[請求項 1]

固体撮像装置であつて、

半導体基板に行列状に配置された複数の画素と、

行リセット信号を生成する行走査部と、

列毎に形成された反転増幅器とを備え、

前記画素は、

リセットトランジスタ、選択トランジスタ、増幅トランジスタ、および光電変換部を有し、

前記光電変換部は、

光電変換する光電変換膜と、

前記光電変換膜の前記半導体基板側の面に形成された画素電極と、

前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、

前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、

前記行走査部は、前記リセットトランジスタのゲートに前記行リセット信号を供給し、

前記行リセット信号の振幅は、

(a) 前記増幅トランジスタのドレインに印加される最大電圧、

(b) 前記選択トランジスタのゲートに印加される最大電圧、

(c) 前記反転増幅器に印加される電源電圧、および

(d) 前記透明電極に印加される最大電圧の少なくとも1つよりも小さい

固体撮像装置。

[請求項 2]

前記固体撮像装置は、さらに、

列毎に形成された列信号線と、

前記列信号線に接続された反転増幅器と、

前記反転増幅器の出力信号を対応する列の画素にフィードバックするために列毎に設けられたフィードバック線とを備え、

前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、

前記リセットトランジスタのソースおよびドレインの一方は前記画素電極に接続され、ソースおよびドレインの他方は対応する前記フィードバック線に接続される

請求項 1 記載の固体撮像装置。

[請求項3]

前記行走査部は、さらに、電源電圧に相当する振幅を有する波形調整前の行リセット信号が入力され、前記行リセット信号の振幅を小さくするよう波形を調整する

請求項 2 記載の固体撮像装置。

[請求項4]

前記リセットトランジスタのゲートに印加される前記行リセット信号の振幅は、前記増幅トランジスタのドレインに印加される最大電圧より小さい

請求項 2 記載の固体撮像装置。

[請求項5]

前記リセットトランジスタのゲートに印加される前記行リセット信号の振幅は、前記選択トランジスタのゲートに印加される最大電圧より小さい

請求項 2 記載の固体撮像装置。

[請求項6]

前記リセットトランジスタのゲートに印加される前記行リセット信号の振幅は、前記反転増幅器に印加される電源電圧より小さい

請求項 2 記載の固体撮像装置。

[請求項7]

前記リセットトランジスタのゲートに印加される前記行リセット信号の振幅は、前記透明電極に印加される最大電圧より小さい

請求項 2 記載の固体撮像装置。

[請求項8]

前記リセットトランジスタのゲートに印加される前記行リセット信

号の振幅は、

- (a) 前記増幅トランジスタのドレインに印加される最大電圧、
- (b) 前記選択トランジスタのゲートに印加される最大電圧、
- (c) 前記反転増幅器に印加される電源電圧、および
- (d) 前記透明電極に印加される最大電圧

よりも小さい

請求項 2 記載の固体撮像装置。

[請求項 9]

前記固体撮像装置は、さらに、

前記リセットトランジスタのゲートに印加すべき行リセット信号の波形を調整する波形調整部を有し、

前記波形調整部は、行リセット信号に含まれるリセットパルスの後縁に傾斜を付与するよう波形を調整し、調整されたリセットパルスを前記リセットトランジスタのゲートに供給する

請求項 1 記載の固体撮像装置。

[請求項 10]

前記固体撮像装置は、第 1 のフレームレートでの撮像と、前記第 1 のフレームレートよりも高い第 2 のフレームレートでの撮像とを切換可能であり、

前記波形調整部は、前記第 1 のフレームレートでの撮像における前記リセットパルスの後縁の立ち下がりまたは立ち上がりに要する遷移時間を、前記第 2 のフレームでの撮像における遷移時間よりも大きくするように前記立ち下がりエッジの傾斜を調整する

請求項 9 記載の固体撮像装置。

[請求項 11]

前記波形調整部は、前記リセットトランジスタのゲートに接続されたリセット制御線に挿入されたフィルタ回路である

請求項 9 記載の固体撮像装置。

[請求項 12]

前記波形調整部は、前記フィルタ回路の回路定数を変更することにより前記リセットパルスの後縁の傾斜を調整する

請求項 11 記載の固体撮像装置。

[請求項 13] 前記波形調整部は、前記リセットパルスの後縁に傾斜をもつアナログ信号を前記行リセット信号として出力するデジタル—アナログコンバータを含む

請求項 9 記載の固体撮像装置。

[請求項 14] 前記固体撮像装置は、さらに、
前記リセットトランジスタのゲートに印加される行リセット信号の波形を調整する波形調整部を有し、

前記波形調整部は、行リセット信号中のリセットパルスの後縁が有する周波数帯域を調整する

請求項 9 記載の固体撮像装置。

[請求項 15] 固体撮像装置の駆動方法であつて、
前記固体撮像装置は、
半導体基板に行列状に配置された複数の画素と、
行リセット信号を生成する行走査部とを備え、
前記画素は、
リセットトランジスタ、選択トランジスタ及び、増幅トランジスタ、および光電変換部を有し、
前記光電変換部は、
光電変換する光電変換膜と、
前記光電変換膜の前記半導体基板側の面に形成された画素電極と、
前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、

前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、
前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、

前記駆動方法は、

前記選択トランジスタのゲートに行選択信号を有効にすることにより、前記増幅トランジスタの出力信号を列信号線に出力し、

(a) 前記増幅トランジスタのドレインに印加される最大電圧、

(b) 前記選択トランジスタのゲートに印加される最大電圧、


(c) 前記反転増幅器に印加される電源電圧、および

(d) 前記透明電極に印加される最大電圧

の少なくとも一つよりも小さい振幅をもつ前記行リセット信号を前記リセットトランジスタのゲートに供給する


固体撮像装置の駆動方法。

[図1]






This diagram shows a cross-sectional view of a multi-layered structure. At the top, there is a thick layer (47) with a diagonal hatching pattern. Below this is a thinner layer (45) with a stippled pattern. A vertical dashed line labeled 'I' passes through the center. Below the thin layer is a large central cavity (35). Inside this cavity, there are two vertical structures: a central one (36) with a diagonal hatching pattern, and two side ones (43) with a stippled pattern. These side structures are connected to a horizontal layer (42) at the bottom of the cavity. Below this horizontal layer is another layer (55) with a diagonal hatching pattern. At the very bottom, there is a base layer (31) with a diagonal hatching pattern. A vertical dashed line labeled 'II' passes through the center of the base layer. Various other components are labeled with numbers: 41 and 44 point to the side walls of the central cavity; 46 points to the top surface of the central cavity; 51, 52, 53, and 54 point to different regions of the base layer (31).

[図3B]




[図4A]







[図6A]




[図6B]




[図7A]




[図7B]




[図7C]



[図7D]



[図7E]



INTERNATIONAL SEARCH REPORT

International application No.

PCT / JP2 011 / 003940

A. CLASSIFICATION OF SUBJECT MATTER

H 01 L 27 / 14 6, 2 0 0 5 (2 0 1 1 . 0 1) i , H 0 4 N 5 / 3 6 3 { 2 0 1 1 . 0 1 } i , H 0 4 N 5 / 3 6 5 (2 0 1 1 . 0 1) i , H 0 4 N 5 / 3 7 4 (2 0 1 1 . 0 1) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H 0 1 L 2 7 / 1 4 6 , H 0 4 N 5 / 3 6 3 , H 0 4 N 5 / 3 6 5 , H 0 4 N 5 / 3 7 4

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo	Shinan	Koho	1922-1	996	Jitsuyo	Shinan	Toroku	Koho	1996-2011
Kokai	Jitsuyo	Shinan	Koho	1971-2011	Toroku	Jitsuyo	Shinan	Koho	1994 - 2011

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	J P 10 - 281870 A (Matsushita Electronics Corp.), 23 October 1998 (23.10.1998), entire text; all drawings & US 6469740 B1 & EP 856989 A2 & TW 390096 B	1 - 15
A	J P 2005 - 065270 A (Agilent Technologies Inc.), 10 March 2005 (10.03.2005), entire text; all drawings & US 2005/0036048 A1 & EP 1507406 A1 & DE 602004000375 D & CN 1581929 A	1 - 15



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
13 September, 2011 (13.09.11)

Date of mailing of the international search report
27 September, 2011 (27.09.11)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT / JP2 011 / 003940

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 97/07631 AI (To shiba Corp.), 27 February 1997 (27.02.1997), entire text ; all drawings & US 2001/0052941 AI & US 6091449 A & US 2001/0013901 AI & US 6239839 B1 & US 6300978 B1 & US 6795121 B2 & US 2005/0012839 AI & EP 845900 AI & WO 1997/007631 AI & WO 1997/007628 AI & WO 1997/007629 AI & WO 1997/007630 AI & DE 69624714 D & DE 69624714 T & AT 227487 T & KR 10-0267383 B	1~15
A	JP 55-120182 A (Nippon Hos o Kyokai), 16 September 1980 (16.09.1980), entire text ; all drawings & US 4363963 A & GB 2044996 A & DE 3008858 A & DE 3008858 A1 & FR 2451107 A	1~15

A. 発明の属する分野の分類 (国際特許分類 (IPC))

IntCl. H01L27/146 (2006. 01) i, H04N5/363 (2011. 01) i, H04N5/365 (2011. 01) i, H04N5/374 (2011. 01) i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

IntCl. H01L27/146, H04N5/363, H04N5/365, H04N5/374

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922—1996年
日本国公開実用新案公報	1971—2011年
日本国実用新案登録公報	1996—2011年
日本国登録実用新案公報	1994—2011年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 10-28 1870 A (松下電子工業株式会社) 1998. 10. 23, 全文, 全図 & US 6469740 B1 & EP 856989 A2 & TW 390096 B	1-15
A	JP 2005-065270 A (アジレント・テクノロジーズ・インク) 2005. 03. 10, 全文, 全図 & US 2005/0036048 A1 & EP 1507406 A1 & DE 602004000375 D & CN 1581929 A	1-15

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

IA「特に関連のある文献ではなく、一般的技術水準を示すもの」
 IE「国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの」
 I「優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)」
 IΘ「口頭による開示、使用、展示等に言及する文献」
 IP「国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献」
 け「国際出願日又は優先日後に公表された文献であつて出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの」
 X「特に関連のある文献であつて、当該文献のみで発明の新規性又は進歩性がないと考えられるもの」
 Y「特に関連のある文献であつて、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの」
 &「同一パテントファミリー文献」

国際調査を完了した日 13. 09. 2011	国際調査報告の発送日 27. 09. 2011
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号 100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 栗野 正明 電話番号 03-3581-1101 内線 3498
	4L 9353

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー *	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	WO 97/07631 AI (株式会社東芝) 1997. 02. 27, 全文, 全図 & US 2001/0052941 AI & US 6091449 A & US 2001/0013901 AI & US 6239839 BI & US 6300978 BI & US 6795121 B2 & US 2005/0012839 AI & EP 845900 AI & 1997/007631 AI & WO 1997/007628 AI & WO 1997/007629 AI & WO 1997/007630 AI & DE 69624714 D & DE 69624714 T & AT 227487 T & KR 10-0267383 B	1-15
A	JP 55-120182 A (日本放送協会) 1980. 09. 16, 全文, 全図 & US 4363963 A & GB 2044996 A & DE 3008858 A & DE 3008858 AI & FR 2451107 A	1-15