

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第4区分

【発行日】平成30年1月18日(2018.1.18)

【公開番号】特開2016-143430(P2016-143430A)

【公開日】平成28年8月8日(2016.8.8)

【年通号数】公開・登録公報2016-047

【出願番号】特願2015-16977(P2015-16977)

【国際特許分類】

G 11 C 15/04 (2006.01)

G 06 F 17/30 (2006.01)

【F I】

G 11 C 15/04 6 3 1 M

G 06 F 17/30 2 1 0 D

G 06 F 17/30 3 5 0 D

【手続補正書】

【提出日】平成29年12月1日(2017.12.1)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0054

【補正方法】変更

【補正の内容】

【0054】

距離 / クロック数変換回路 DC₁ は、一般的に、W 個の距離信号 D_{1,1} ~ D_{1,W} を受ける。そして、W 個の距離信号 D_{1,1} ~ D_{1,W} のそれぞれは、M ビットのビット長を有する。したがって、距離 / クロック数変換回路 DC₁ は、M × W ビットのビット長を有する距離信号 D_{1,1} D_{1,2} ... D_{1,W} を受ける。カウンタ一致検出回路 131において、距離信号 D_{1,1} が示す距離に一致する回数分だけ、その距離に一致するクロック数を繰り返しカウントする。また、カウンタ一致検出回路 132 ~ 13W は、それぞれ、カウンタ一致検出回路 131 ~ 13W - 1 から一致信号を受けた後に、距離信号 D_{1,2} ~ D_{1,W} にそれぞれ一致するクロック数を、その距離に一致する回数だけ繰り返しカウントする。その結果、距離 / クロック数変換回路 DC₁ においてカウントされる全体のクロック数 C_{N_t o t a l 1} は、カウンタ一致検出回路 131 ~ 13W のそれぞれにおいてカウントされたクロック数の和に等しい。カウンタ一致検出回路 131 ~ 13W のそれぞれにおいてカウントされたクロック数は、それぞれ、距離信号 D_{1,1} ~ D_{1,W} が示す各距離の二乗値に相当するため、距離 / クロック数変換回路 DC₁ においてカウントされる全体のクロック数 C_{N_t o t a l 1} は、各距離信号 D_{1,1} ~ D_{1,W} の二乗値の和を表している。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0073

【補正方法】変更

【補正の内容】

【0073】

クラス識別回路 33 は、R 個のマッチ信号検出回路 331 と、デマルチプレクサ 332 と、二つのバッファ 333, 334 を含む。クラス識別回路 33 には、直列に接続されたバッファ 333 とバッファ 334 を介してクロック信号 CLK が接続されている。制御回路 20 から出力されるマッチ信号アクティブ検出信号 MD が H レベルに遷移することで、バッファ 333 およびバッファ 334 を介してクラス識別回路 33 にクロック信号 CLK が供給される。これにより、クラス識別回路 33 は動作を開始する。また、クラス識別

回路 3 3 によるクラス識別動作が終了すると終了信号 end が H レベルに遷移する。終了信号 end が H レベルに遷移することで、バッファ 3 3 4 がクラス識別回路 3 3 へのクロック信号 CLK の供給を遮断する。これにより、クラス識別回路 3 3 は動作を停止する。

【手続補正 3】

【補正対象書類名】明細書

【補正対象項目名】0080

【補正方法】変更

【補正の内容】

【0080】

レジスタ 3 3 1 2 には、直列に接続されたバッファ 3 3 1 5 とバッファ 3 3 1 6 を介してクロック信号 CLK が接続されている。動作開始信号 next_{i-1} が H レベルになると、バッファ 3 3 1 5 はクロック信号 CLK をバッファ 3 3 1 6 へ供給する。さらに、一致信号 match の反転が H レベルになるとバッファ 3 3 1 6 はクロック信号 CLK をレジスタ 3 3 1 2 へ供給する。レジスタ 3 3 1 2 はクロック信号 CLK を受けると保持値を 1 に変更する。これにより、アクティブのマッチ信号 M_i とレジスタ 3 3 1 2 の保持値とが一致して一致信号 match が H レベルとなる。このとき、AND ゲート 3 3 1 3 の出力が H レベルとなり、次段のマッチ信号検出回路 3 3 1 に動作開始信号 next_{i-1} が供給される。また、AND ゲート 3 3 1 4 の出力は L レベルとなる。すなわち、クラスデータの選択信号 act_i が L レベルに遷移する。このように、マッチ信号 M_i がアクティブのとき、マッチ信号検出回路 3 3 1 は、クラスデータの選択信号を出力してから 1 クロック周期後に、入力された動作開始信号を次段のマッチ信号検出回路 3 3 1 に伝達する。このとき出力されるクラスデータの選択信号は 1 クロック周期だけ H レベルとなる。

【手続補正 4】

【補正対象書類名】明細書

【補正対象項目名】0098

【補正方法】変更

【補正の内容】

【0098】

100 k 近傍法連想メモリ

10 クロックカウント式連想メモリ

20 制御回路

30 k 近傍クラスタリング回路

31 クラスデータメモリ

32 クラスカウンタ

33 クラス識別回路

331 マッチ信号検出回路

34 最大カウンタ検出回路

341 ダウンカウンタ

342 一致検出回路

345 最大値選出回路

35 k - マッチ信号数一致検出回路