

發明專利說明書

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：96144764

※申請日期：96 年 11 月 26 日

※IPC 分類：H01L 21/3205 (2006.01)
H01L 21/768 (2006.01)

一、發明名稱：

(中) 半導體裝置之 Cu 配線及其製造方法
(英)

二、申請人：(共 1 人)

1. 姓 名：(中) 神戶製鋼所股份有限公司
(英) KABUSHIKI KAISHA KOBE SEIKO SHO (KOBELCO STEEL, LTD.)
代表人：(中) 1. 犬伏泰夫
(英) 1. INUBUSHI, YASUO
地 址：(中) 日本國兵庫縣神戶市中央區脇濱町二丁目一〇番二六號
(英) 10-26, Wakinohama-cho 2-chome, Chuo-ku, Kobe-shi, Hyogo
651-8585 Japan
國籍：(中英) 日本 JAPAN

三、發明人：(共 4 人)

1. 姓 名：(中) 伊藤弘高
(英) ITO, HIROTAKA
國 籍：(中) 日本
(英) JAPAN
2. 姓 名：(中) 大西隆
(英) ONISHI, TAKASHI
國 籍：(中) 日本
(英) JAPAN
3. 姓 名：(中) 武田實佳子
(英) TAKEDA, MIKAKO
國 籍：(中) 日本
(英) JAPAN
4. 姓 名：(中) 水野雅夫
(英) MIZUNO, MASAO

國 籍：(中) 日本
(英) JAPAN

四、聲明事項：

◎本案申請前已向下列國家（地區）申請專利 ☐ 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 日本 ; 2006/11/28 ; 2006-320572 ☒ 有主張優先權
2. 日本 ; 2007/10/12 ; 2007-267180 ☒ 有主張優先權

國 籍：(中) 日本
(英) JAPAN

四、聲明事項：

◎本案申請前已向下列國家（地區）申請專利 ☐ 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 日本 ; 2006/11/28 ; 2006-320572 ☒ 有主張優先權
2. 日本 ; 2007/10/12 ; 2007-267180 ☒ 有主張優先權

九、發明說明

【發明所屬之技術領域】

本發明係關於半導體裝置，詳細言之，係關於例如以 ULSI (Ultra Large Scale Integrated-Circuit; 超大型積體電路) 等為代表之 Si 半導體裝置中之 Cu 配線與形成該 Cu 配線的方法。

【先前技術】

近年來，為滿足 LSI (大型機體電路) 之高度密集化與高速訊號傳播之要求，設計基準 (design rule) 日趨嚴苛，配線間距 (pitch)、配線寬、配線間距離、連接配線彼此之層間連接路 (連接孔 (via)) 等係日益縮小化。

又，為因應半導體裝置之高度密集化，亦研究著將配線作成多層構造，相對於配線溝 (trench) 的寬度之配線溝的深度之比 (配線溝之 (深度 / 寬度))、相對於連接上層配線與下層配線之層間連接路的寬度之深度的比 (層間連接路之 (深度 / 寬度)) 也日趨增大。

再者，隨著配線線路之微細化與高度密集化，配線本身之電阻也跟著增加，導致訊號傳遞之延遲。因此，作為較以往之以 Al 為主之配線材料 (以下亦稱為 Al 系配線材料) 之電阻可更減低的配線材料，乃有使用以 Cu 為主之配線材料 (以下亦稱為 Cu 系配線材料) 以形成 Cu 配線之嘗試。

作為形成多層構造的 Cu 配線之方法，習知者為鑲嵌（damascene）配線技術。此技術係在設置於半導體基板上的絕緣膜上形成配線溝與層間連接路，將此等之開口部以純 Cu 或 Cu 合金等之 Cu 系配線材料被覆後，藉由加熱加壓使 Cu 系配線材料流動而將 Cu 系配線材料嵌入配線溝與層間連接路內，為藉此形成 Cu 配線的方法。又，未嵌入配線溝與層間連接路內之過剩的 Cu 系配線材料係藉由化學機械研磨（Chemical Mechanical Polish；CMP）而除去。

然而，Cu 配線之本體部若與絕緣膜直接接觸，Cu 會往絕緣膜擴散致使絕緣膜之絕緣性變差。因此，為防止 Cu 之往絕緣膜擴散，在本體部與絕緣膜之間設置障蔽層是必要的。然而，欲將覆蓋著配線溝與層間連接路的開口部而形成的 Cu 系配線材料嵌入配線溝與層間連接路內，通常須加熱至 500～700℃ 的高溫，故必須要求障蔽層在此高溫狀態下可發揮障蔽性。因此，作為障蔽層係使用 TaN 膜或 TiN 膜等之金屬氮化膜。尤其 TaN 膜較 TiN 膜於更高溫下亦可發揮障蔽性而受到廣泛地使用。

然而，若於金屬氮化膜等之陶瓷製障蔽層的表面立即形成 Cu 配線本體部，則障蔽層與 Cu 配線的界面會成為 Cu 原子之主要擴散路徑使 Cu 擴散，致使在障蔽層與 Cu 配線的界面產生孔隙或龜裂、或使 Cu 配線本身發生斷線、或發生配線之移動與變形。此問題被稱為電子轉移（Electro Migration；EM）或應力轉移（Stress Migration；

SM)。 「電子轉移」係指於電流流動時因電子流與電場的作用而使構成配線材料之原子移動的現象；「應力轉移」係指即使在沒有電流流動的狀態下，因熱活性或拉伸應力使得於粒界產生孔隙與斷線之現象。

而且障蔽層與 Cu 的密著性差，Cu 配線會自障蔽層剝離而在障蔽層與 Cu 配線的界面產生孔隙等，使得 Cu 配線之可靠性降低，因此必須提高障蔽層與 Cu 系配線的密著性。

有關障蔽層與 Cu 之密著性差，於例如專利文獻 1 中有記載。於此專利文獻 1 中指出若障蔽層與 Cu 配線的密著性差，障蔽層與 Cu 配線之間容易發生剝離，若發生剝離，於半導體裝置會因動作時之熱應力而發生斷線等不良情形，致半導體裝置之可靠性顯著地降低。因此，在此專利文獻 1 中記載著，為提高半導體裝置之可靠性而不設置障蔽層而在 Cu 配線與絕緣膜之間設置以高熔點金屬與 Cu 為主成分之導電層，作為導電層，例示出由 Ti 與 Cu 之金屬間化合物所成之金屬膜。又，於專利文獻 1 中記載著亦可於導電層與絕緣膜之間設置障蔽層。然而，本發明者等就專利文獻 1 中所記載之 Cu 配線的密著性進行探討之下，發現障蔽層與配線之密著性並不充分，仍有改善之餘地。

又，如上述般，近年來，配線溝與層間連接路的寬度日趨狹小，且配線溝與層間連接路之深度/寬度比日益增大，因此，欲確實地將 Cu 系配線材料嵌入配線溝與層間

連接路內更加困難。

專利文獻 1：日本專利特開平 10-223635 號公報

【發明內容】

本發明係鑑於上述之狀況而提出者，其目的在於提供和形成於配線溝與層間連接路表面之由 TaN 構成的障蔽層之密著性良好的 Cu 配線，與可製造此 Cu 配線的方法。又，本發明之其他目的在於，提供一種 Cu 配線，及可製造此 Cu 配線的方法，所述 Cu 配線係即使於形成於半導體基板上的絕緣膜之配線溝與層間連接路的寬度為狹窄且深的情況，亦可與障蔽層之密著性良好，且可完全嵌入配線溝與層間連接路的各角落之 Cu 配線。

本發明者等為提高由 TaN 構成的障蔽層與 Cu 配線之密著性而刻意一再研究。其結果發現：（1）於 Cu 配線之配線本體部中含有特定量之特定元素；或（2）以純 Cu 作為 Cu 配線之配線本體部，在由此純 Cu 構成的配線本體部與障蔽層之間介在著含有特定量之特定元素的中間層，則可提高配線本體部與障蔽層之密著性；（3）又於配線溝與層間連接路的寬度狹窄且深的情況，以被覆配線溝與層間連接路的方式形成 Cu 系配線材料時，施以加熱處理，或視需要再進行加壓，則可完全嵌入配線溝與層間連接路的各角落，遂完成本發明。

亦即，可解決上述課題的本發明之半導體裝置之 Cu 配線為嵌入形成於半導體基板上的絕緣膜上之配線溝或層

間連接路之 Cu 配線；其特徵為，該 Cu 配線係由形成於配線溝側或層間連接路側之由 TaN 所構成的障蔽層、與由含有選自由 Pt、In、Ti、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所成的群中之 1 種以上的元素合計為 0.05~3.0 原子 % 之 Cu 所成的配線本體部所構成。

又，上述課題亦可藉由下述構成之 Cu 配線解決，其為由（1）形成於配線溝側或層間連接路側之由 TaN 所構成的障蔽層、（2）由純 Cu 所構成之配線本體部、與（3）於該障蔽層與該配線本體部之間將其等連接而形成，且由含有選自由 Pt、In、Ti、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所成的群中之 1 種以上的元素合計為 0.05~3.0 原子 % 之 Cu 所成的中間層所構成。該中間層的厚度為例如 10~50nm。

上述配線溝或上述層間連接路之寬度為 $0.15\ \mu\text{m}$ 以下，相對於此寬度之深度的比（深度/寬度）為 1 以上亦可。

本發明之半導體裝置之 Cu 配線可藉由經過下述步驟而製造，其為：在形成於半導體基板上的絕緣膜之配線溝或層間連接路表面形成 TaN 層之步驟；在此 TaN 層表面以濺鍍法形成含有選自由 Pt、In、Ti、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所成的群中之 1 種以上的元素合計為 0.05~3.0 原子 % 之 Cu 層之步驟。前述配線溝或前述層間連接路，其寬度為 $0.15\ \mu\text{m}$ 以下，相對於此寬度之深度的比（深度/寬度）為 1 以上之情況，於難以

將 Cu 層壓入其等之中時，於壓入時可施以加熱，或視需要再施以加壓。

又，本發明之半導體裝置之 Cu 配線可藉由經過下述步驟而製造，其為：在形成於半導體基板上的絕緣膜之配線溝或層間連接路表面形成 TaN 層之步驟；在此 TaN 層表面以濺鍍法形成含有選自由 Pt、In、Ti、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所成的群中之 1 種以上的元素合計為 0.05~3.0 原子%之 Cu 層之步驟；在該 Cu 層表面形成純 Cu 層之步驟。前述配線溝或前述層間連接路，其寬度為 0.15 μ m 以下，相對於此寬度之深度的比（深度/寬度）為 1 以上之情況，於難以將 Cu 層壓入其等之中時，於壓入時可施以加熱，或視需要再施以加壓。

依據本發明，可適當地調整 Cu 配線的配線本體部之成分組成，或於 Cu 配線的配線本體部為純 Cu 的情況可於純 Cu 與 TaN 構成的障蔽層之間介在著適當地調整成分組成的中間層，因此可改善配線本體部與障蔽層之密著性。藉此，在配線本體部與障蔽層之間不會產生孔隙等，可提高 Cu 配線之可靠性。而且，依據本發明，即使於配線溝與層間連接路之寬度狹窄且深的情況，以被覆配線溝與層間連接路的方式形成 Cu 系配線材料後，施以加熱處理，或視需要再進行加壓，則可無損於障蔽層與配線本體部的密著性下將 Cu 系配線材料完全嵌入配線溝與層間連接路內。

【實施方式】

為提高 Cu 配線之配線本體部與由 TaN 構成的障蔽層之密著性，適當地調整與障蔽層直接鄰接的層之成分組成是重要的。

亦即，於與障蔽層直接鄰接的層為配線本體部的情況，配線本體部可作成含有選自由 Pt、In、Ti、Nb、B 及 Fe 所構成的群中之 1 種以上的元素，或於此等元素之外亦含有選自由 V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所構成的群中之 1 種以上的元素，合計為 0.05～3.0 原子%之由 Cu 所構成的配線。另一方面，於配線本體部為純 Cu 的情況，可在配線本體部與障蔽層之間，以與其等相接的方式，設置含有選自由 Pt、In、Ti、Nb、B 及 Fe 所構成的群中之 1 種以上的元素，或於此等元素之外亦含有選自由 V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所構成的群中之 1 種以上的元素，合計為 0.05～3.0 原子%之由 Cu 所構成的中間層。

Pt、In、Ti、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os，皆為本發明者等反覆進行各種實驗之結果發現為對由 TaN 構成之障蔽層與 Cu 之密著性有明確的提高作用之元素（以下亦稱為提高密著性元素）。此等提高密著性元素之可提高障蔽層與 Cu 層的密著性之理由，吾人認為係如下述。

吾人認為 Pt、B、Ru、Re 及 Os 析出至障蔽層與 Cu（含有提高密著性元素之配線本體部或含有提高密著性元

素之中間層)的界面而有緩和於該界面的殘留應力之作用。吾人亦認為由於殘留應力於障蔽層與 Cu 的界面會達到最大，故藉由緩和此殘留應力可提高 Cu 對障蔽層的密著性。

吾人認為 In、Ga 及 Tl 擴散至障蔽層與 Cu 的界面，於該界面形成 Ta 和 In、Ga 或 Tl 的合金層，此合金層具可發揮提高障蔽層與 Cu 之密著性的作用。又認為 In 的熔點約 156°C 、Ga 的熔點為 29.76°C 、Tl 的熔點為 304°C 皆低，故即使於未滿 50°C 的程度之低溫與室溫下亦易於擴散於 Cu 中。

吾人認為：Ti、Nb、Fe、V、Zr 及 Hf 皆為就化學平衡計算來考慮與障蔽層的反應性而選擇之元素，藉由良好的反應性而在此等元素與 Ta 間會形成化合物或化學鍵結，故可提高 Cu 對障蔽層的密著性。例如，Ti 藉由與由 TaN 構成的障蔽層接觸而形成 TiN，此 TiN 使 Cu 對障蔽層之密著性提高。Fe 藉由與由 TaN 構成的障蔽層接觸而在低溫側形成 Fe_2Ta 或 FeTa_2 ，此等化合物使 Cu 對障蔽層之密著性提高。Nb 藉由與由 TaN 構成的障蔽層接觸而在形成 NbN，此 NbN 使 Cu 對障蔽層之密著性提高。V 藉由與由 TaN 構成的障蔽層接觸而在形成 VN，此 VN 使 Cu 對障蔽層之密著性提高。Zr 藉由與由 TaN 構成的障蔽層接觸而在形成 ZrN，此 ZrN 使 Cu 對障蔽層之密著性提高。Hf 藉由與由 TaN 構成的障蔽層接觸而在形成 HfN，此 HfN 使 Cu 對障蔽層之密著性提高。

於以含有上述提高密著性元素之 Cu 層作為本體部而設置的情況，為使得於提高與障蔽層的密著性之同時不會提高配線本身的電阻提高，上述提高密著性元素之中尤以含有 B 或 Pt 為特佳。又，為使得於提高與障蔽層的密著性之同時亦提高對配線溝與層間連接路之嵌入性，上述提高密著性元素之中尤以含有 In 為特佳。

另一方面，於以含有上述提高密著性元素之 Cu 層作為中間層而設置的情況，為了以提高與障蔽層的密著性為主之目的，上述提高密著性元素之中尤以含有 Nb、Ti、Fe 為特佳。

又，本發明中不論是否為以含有上述提高密著性元素之 Cu 層作為配線本體部或中間層而設置的情況，亦成為密著性 Cu 層。

配線本體部或中間層中所含有之提高密著性元素的量，只要其合計為 0.05～3.0 原子%皆可。提高密著性元素若未達 0.05 原子%，無法充分提高障蔽層與配線本體部之密著性。提高密著性元素之含有量須為 0.05 原子%以上，以 0.5 原子%以上為佳，以 1 原子%以上為更佳，尤以 1.5 原子%以上為特佳。而提高密著性元素過剩地含有，不僅其效果已達飽和，且過剩的元素會成為導致 Cu 配線的電阻提高之原因。因而，提高密著性元素之含有量須為 3.0 原子%以下，以 2.5 原子%以下為佳，尤以 2.0 原子%以下為特佳。

中間層之厚度並無特別限定，為改善障蔽層與配線本

體部的密著性之目的宜為 10nm 以上。以 15nm 以上為更佳，尤以 20nm 以上為特佳。然而，即使中間層過厚，其改善障蔽層與配線本體部之密著性的效果已達飽和，故中間層之厚度上限宜定為 50nm 的程度。較佳為 45nm 以下，更佳為 40nm 以下。

中間層之厚度，係使形成於絕緣膜上的配線溝或層間連接路的形狀成為露出的方式而切斷的 Cu 配線，對此 Cu 配線之截面進行觀察，測定沿著配線溝或層間連接路的內壁（側壁或底面）形成的中間層之厚度時之最小厚度。例如，在配線溝與層間連接路的底面容易形成中間層，而於配線溝與層間連接路的側壁則難以形成中間層。因此，形成於配線溝與層間連接路的側壁之中間層的厚度有較薄的傾向。

形成於配線溝或層間連接路的絕緣膜之種類並無特別限定，可用例如氧化矽、氮化矽、BSG（Boro-Silicate Glass：硼矽酸玻璃）、PSG（Phospho-Silicate Glass：磷矽酸玻璃）、BPSG（Boro-Phospho-Silicate Glass：硼磷矽酸玻璃）、TEOS（SiOF）等。

其次，就本發明之 Cu 配線的製造方法做說明。其係於與障蔽層直接相鄰接的層為配線本體部的情況，在形成於半導體基板上的絕緣膜上之配線溝或層間連接路的表面形成 TaN 層後，在此 TaN 層表面以濺鍍法形成含有選自由 Pt、In、Ti、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所構成的群中之 1 種以上的元素（提高密著性元

素) 合計為 0.05~3.0 原子%之密著性 Cu 層(即配線本體部)即可。

形成 TaN 層的方法並無特別限定,可用濺鍍法(例如,DC 磁控管濺鍍法)或 CVD 法等形成。

欲於 TaN 層表面形成密著性 Cu 層,可採用濺鍍法,只要採用濺鍍法,可簡單地在附有 TaN 層之配線溝與層間連接路的表面形成含有提高密著性元素之密著性 Cu 層。

濺鍍法可為例如,(DC)磁控管濺鍍法、長距離拋射濺鍍法(long throw sputtering)。基於後述之嵌入性的觀點考量,尤其宜採用長距離拋射濺鍍法。所謂長距離拋射濺鍍法,係採用較長的晶圓與濺鍍靶的距離之濺鍍法,本發明中,係指此距離為 150mm 以上而進行濺鍍的方法,稱為長距離拋射濺鍍法。

欲使提高密著性元素以濺鍍法形成密著性 Cu 層,作為濺鍍法,可用含有提高密著性元素之 Cu 靶,或用在純 Cu 靶表面黏貼含有提高密著性元素的 Cu 片或由提高密著性元素所成的金屬片之金屬片黏貼靶(chip on target),在惰性環境下進行濺鍍。

惰性氣體,可用例如,氦、氖、氬、氪、氙、氬等。以用氬或氬為佳,尤以氬價較廉,為較佳之適用者。其他之濺鍍條件(例如,到達真空度、濺鍍氣壓、放電功率密度、基板溫度、極間距離等)並無特別限定,可於通常的範圍內調整。

以濺鍍形成的密著性 Cu 層之厚度，可依配線溝與層間連接路的深度而改變，宜形成至少與配線溝或層間連接路的深度相等厚度之密著性 Cu 層。密著性 Cu 層的厚度之上限為例如 $2\mu\text{m}$ 。厚度若過大，由於密著性 Cu 層的強度變大，故即使如後述般進行加熱、加壓，亦難以使密著性 Cu 層嵌入配線溝與層間連接路中。

另一方面，於配線本體部為純 Cu 的情況，可在形成於半導體基板上的絕緣膜之配線溝或層間連接路表面形成 TaN 層之後，在此 TaN 層表面以濺鍍法形成含有選自由 Pt、In、Ti、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所構成的群中之 1 種以上的元素合計為 $0.05\sim 3.0$ 原子 % 之密著性 Cu 層（即中間層），然後在前述密著性 Cu 層表面形成純 Cu 層（亦即，配線本體部）。

在 TaN 層表面形成作為中間層之密著性 Cu 層的方法可與形成密著性 Cu 層作為本體部的情況相同。

於障蔽層與配線本體部之間形成作為中間層之密著性 Cu 層的情況，密著性 Cu 層之厚度可作為 $10\sim 50\text{nm}$ 的程度。

形成純 Cu 層的方法並無特別限定，可採用例如電鍍法、化學氣相生長法（CVD 法）、（電弧）離子鍍法、濺鍍法等。尤其若採用電鍍法，可使純 Cu 層自配線溝與層間連接路的底部開始徐徐地嵌入而填充。濺鍍法可為例如（DC）磁控管濺鍍法或長距離拋射濺鍍法，尤其就嵌入性的觀點考量以採用長距離拋射濺鍍法為佳。純 Cu 的

純度以例如 99 原子 % 以上（尤其是 99.9 ~ 99.99 原子 %）為佳。

純 Cu 的厚度可依配線溝與層間連接路的深度而變動，宜形成至少與配線溝或層間連接路的深度相等的厚度的純 Cu 層。純 Cu 層的厚度上限為例如 $2\mu\text{m}$ 。厚度若過大，純 Cu 層的強度會變大，故於用濺鍍法形成純 Cu 層的情況，即使如後述般進行加熱、加壓，亦難以使純 Cu 層嵌入配線溝與層間連接路中。

例如，於配線溝或層間連接路為寬度 $0.15\mu\text{m}$ 以下，相對於此寬度的深度之比（深度 / 寬度）為 1 以上的情況，若以濺鍍法形成含有提高密著性元素之 Cu 層或純 Cu 層作為配線本體部，由於配線溝或層間連接路的寬度狹窄且深，故配線本體部無法完全嵌入配線溝與層間連接路內，致配線本體部會以覆蓋配線溝與層間連接路的開口部之方式架橋，於配線溝與層間連接路的內部形成空隙。

因此，於以濺鍍法形成配線本體部的情况，可將其在邊加熱下加壓而將配線本體部而壓入配線溝與層間連接路內。具體而言，宜邊加熱至 500°C 以上（以 550°C 以上為佳），邊加壓至 150MPa 以上（以 160MPa 以上為佳）。加熱之上限為 700°C 程度。加熱至 700°C 以上的裝置於實務上有困難，且溫度若過高，Cu 配線的電阻會有增大的傾向。且半導體基板本身也會發生變形。較佳上限為 650°C ，更佳上限為 600°C 。又，加熱時之環境氣體並無特別限定，可為例如上述之惰性氣體環境。壓力以儘量高為佳

，為若超過 200MPa，則壓力過高不符實用，故上限為 200MPa 程度。以 180MPa 以下為佳。

又，即使配線溝或層間連接路為寬度 $0.15\ \mu\text{m}$ 以下，且相對於此寬度之深度的比（深度/寬度）為 1 以上，只要以長距離拋射濺鍍法形成配線本體部，可將配線本體部幾乎都確實地嵌入配線溝與層間連接路內。因而，於以長距離拋射濺鍍法形成配線本體部的情況，可不加熱加壓，視需要亦可進行加熱或加壓亦或加熱加壓。又，於配線本體部為純 Cu 的情況，可用電鍍法形成純 Cu 層，於配線溝或層間連接路之寬度為 $0.15\ \mu\text{m}$ 以下，相對於此寬度之深度的比（深度/寬度）為 1 以上時，亦可將純 Cu 層幾乎都確實地嵌入配線溝與層間連接路內。因而，於以電鍍法形成純 Cu 層的情況可不加熱加壓，視需要亦可進行加熱或加壓亦或加熱加壓。

加熱時之溫度只要超過室溫皆可，例如為 50°C 以上（尤以 200°C 以上為佳）。加壓時之壓力只要超過常壓皆可，例如為 1MPa 以上（尤以 10MPa 以上為佳）。

但若不加壓之下加熱，密著性會變差。加熱之情況，與加熱前相比，Cu 受到的拉伸應力會增加，此拉伸應力會妨礙密著性，會產生促進 Cu 自障蔽層的剝離之作用。相對於此，若一併進行加熱與加壓，在 TaN 所構成的障蔽層與 Cu 的界面會形成例如 Cu 與 Ta 混合成的非晶質層，隨著此非晶質層之厚度增加，Cu 對障蔽層之密著性會提高。因而，於以長距離拋射濺鍍法形成配線本體部的情

況，亦以進行加熱加壓為佳。

加熱加壓時的加熱溫度只要超過室溫皆可，為例如 50℃ 以上（尤以 200℃ 以上為佳）。加熱加壓時的壓力為例如，50MPa 以上（尤以 100MPa 以上為佳）。

上述密著性 Cu 層、純 Cu 層、由 TaN 所成之障蔽層的膜厚可藉由控制各層的形成條件而調整。亦即，適當地控制各層的形成條件預先形成替代性（dummy）薄膜，對此薄膜以觸針式膜厚計測定，再藉由控制各層的形成條件可調整膜厚。

實施例

以下，藉由實施例就本發明更詳細地加以說明，惟下述實施例並非用以限定本發明之性質者，符合於前述與後述的精神下做適當的變更是可能的，其等皆屬本發明之技術範圍。

[實驗例 1]

在 $\phi 4$ 吋的矽晶圓表面以 DC 磁控管濺鍍法進行 TaN 層之成膜至厚度 50nm，然後，以 DC 磁控管濺鍍法進行純 Cu 層（下述表 1 之 No.1）或含有下述表 1 中所示之元素的密著性 Cu 層（其餘為 Cu 及不可避免之雜質）之成膜至厚度 200nm，得到積層體。

作為濺鍍裝置係用島津製作所製之 HSM-552 型濺鍍裝置，用純 Cu 靶或金屬片黏貼靶進行濺鍍。作為金屬片

黏貼靶係用在基材之純 Cu 靶 (ϕ 100mm) 之表面將 5mm 四方的金屬片 (含有所要的元素之 Cu 片或由所要的元素所成之金屬片) 3~6 片貼於腐蝕位置附近者，藉由改變金屬片的種類以調整密著性 Cu 層的成分，藉由改變金屬片之片數與黏貼位置以控制密著性 Cu 層中所含有之組成。

進行 TaN 層之成膜時的濺鍍條件為到達真空度定為 $133 \times 10^{-6} \text{Pa}$ 以下 ($1 \times 10^{-6} \text{Torr}$ 以下)、濺鍍時之環境氣體用 Ar 與 N_2 的混合氣體 (含有 20% 體積 N_2 氣體之 Ar 氣體)、濺鍍壓定為 $667 \times 10^{-3} \text{Pa}$ ($5 \times 10^{-3} \text{Torr}$)、放電功率密度定為 2.0W/cm^2 (DC)、基板溫度為室溫 ($T_s = 20^\circ\text{C}$)、極間距離定為 55mm。

進行純 Cu 層或密著性 Cu 層之成膜時的濺鍍條件為到達真空度定為 $133 \times 10^{-6} \text{Pa}$ 以下 ($1 \times 10^{-6} \text{Torr}$ 以下)、濺鍍時之環境氣體用 Ar 氣體、濺鍍壓定為 $267 \times 10^{-3} \text{Pa}$ ($2 \times 10^{-3} \text{Torr}$)、放電功率密度定為 3.2W/cm^2 (DC)、基板溫度為室溫 ($T_s = 20^\circ\text{C}$)、極間距離定為 55mm。又，於下述表 1 中之 No.8 所示之例係使用純 Cu 靶作為濺鍍靶，濺鍍時之環境氣體為 Ar 與 N_2 的混合氣體 (含有 3% 體積 N_2 氣體之 Ar 氣體)，以形成密著性 Cu 層。

濺鍍成膜得到之密著性 Cu 層中所含有的提高密著性元素量係用島津製作所製之 ICP 發光分光分析裝置「ICP-8000 型」以 ICP 發光分光法進行定量。

對得到的積層體，就對於 TaN 層之純 Cu 層或密著性

Cu 層的密著性以 MELT 法測定密著力，藉以進行評價。所謂「MELT 法」係於純 Cu 層或密著性 Cu 層表面塗佈環氧樹脂，利用將其冷卻所致之環氧樹脂所承受的應力來測定將純 Cu 層或密著性 Cu 層自其等與 TaN 層的界面拉引剝離時之力（密著力）的方法。密著力為用以使純 Cu 層或密著性 Cu 層自其等與 TaN 層的界面分離所需之力 G_c (J/m^2)，以下式 (1) 表示， G_c 可由下式 (2) 算出。

[數學式 1]

$$G_c = \frac{\partial U}{\partial A} \quad (1)$$

[數學式 2]

$$G_c = \frac{\sigma_0^2 h (1 - \nu^2)}{2E} \quad (2)$$

上式 (1) 中， U 為對 TaN 層之純 Cu 層或密著性 Cu 層之附著力 (J)， A 為附著面積 (m^2)。上式 (2) 中， σ_0 為環氧樹脂層的殘留應力， h 為環氧樹脂層的厚度， ν 為環氧樹脂層的柏松比 (poisson ratio)， E 為環氧樹脂層的楊氏係數。又，上述式 (2) 中之 h 、 ν 、 E 為依環氧樹脂的種類而異之已知數值。又，亦可用由環氧樹脂層的殘留應力 σ_0 (Pa) 與環氧樹脂層的厚度 h (m) 以下式 (3) 求出之 K_{appl} ($Pa \cdot m^{1/2}$) 作為密著性的指標。 K_{appl}

值愈大密著性愈優。

[數學式 3]

$$K_{appl} = \sigma_0 \sqrt{h/2} \quad (3)$$

密著力之測定，具體而言可依下述步驟進行。在成膜於矽晶圓表面的純 Cu 層或密著性 Cu 層表面塗佈環氧樹脂厚度 $100 \mu\text{m}$ ，使其於 170°C 烘烤 1 小時後，用外緣切割機（切割鋸）裁切成 $12\text{mm} \times 12\text{mm}$ 四方，以砂紙研磨裁切的供試體（方塊體）的四角落之端面，再用 #1000 打磨。對得到之供試體用 FMS 公司製之薄膜密著性測定機（FMS Laminar Series II）測定對 TaN 層之純 Cu 層或密著性 Cu 層的密著力。密著力係使得到之供試體在測試室（chamber）內冷卻，測定純 Cu 層或密著性 Cu 層自 TaN 層剝離時的溫度，由此溫度求出 σ_0 ，再由上式（3）求出 K_{appl} 值。以 MELT 法求出之純 Cu 層或密著性 Cu 層之 K_{appl} 值示於下述表 1。

由下表 1 可作如下之考察。No.1 為在 TaN 層上積層純 Cu 層之例，較之此 No.1，No.2~7 般的積層有含有選自由 Pt、In、Ti、Nb、B 及 Fe 所構成的群中之 1 種以上的元素於 $0.05 \sim 3.0$ 原子 % 的範圍之密著性 Cu 層者於密著性較為優異。另一方面，No.8 為在 TaN 層上積層含有 N 之密著性 Cu 層之例，No.9 為在 TaN 層上積層含有 Sb 之密著性 Cu 層之例，於密著性 Cu 層未能看出密著性之

提高。

[表 1]

No.	Cu 合金薄膜之成分組成		K_{appl} (MPa.m ^{1/2})
	合金元素	含有量(原子%)	
1	—	—	0.16
2	Pt	2.12	0.22
3	In	1.07	0.23
4	Ti	1.79	0.41
5	Nb	2.35	0.45
6	B	0.79	0.26
7	Fe	1.88	0.28
8	N	0.50	0.16
9	Sb	1.93	0.08

[實驗例 2]

除了於上述實驗例 1 中，在 TaN 層表面形成就 Pt、In、Ti、Nb、B 或 Fe 的含有量進行調整之密著性 Cu 層（其餘為 Cu 及部不可避免之雜質）之外，係以與上述實驗例 1 同樣的條件得到積層體。

對得到的積層體以與上述實驗例 1 相同的條件測定密著性 Cu 層對 TaN 層之密著力。提高密著性元素之含有量與以 MELT 法求出之密著性 Cu 層的 K_{appl} 之關係示於圖 1。圖 1 中分別表示 □ 為 Pt、● 為 In、○ 為 Ti、◆ 為 Nb、◇ 為 B、■ 為 Fe 之結果。圖 1 之 (b) 為圖 1 (a) 中之 0 ~ 0.2 原子 % 的範圍加以放大之曲線圖。

由圖 1 (a) 可得知：隨著提高密著性元素的含有量之增加，密著性 Cu 層對 TaN 層之密著力亦增高。尤其，

若作為提高密著性元素係含有 Nb 或 Ti 時，與含有其他元素的情況相比密著力可提高 2 倍的程度以上。惟提高密著性元素即使含有超過 3 原子 % 以上，其提高密著性效果顯示出達到飽和之傾向。

由圖 1 (b) 可得知：藉由含有提高密著性元素 0.05 原子 % 以上，可急速地發揮提高密著性之效果。

[實驗例 3]

於上述實驗例 1 中，在 TaN 層表面形成 Fe 含有量經調整的密著性 Cu 層（其餘為 Cu 及不可避免之雜質）後，於常壓下加熱（以下亦稱為常壓回火處理），或於邊加熱下進行加壓（以下稱為高壓回火處理）得到積層體。常壓回火處理，係在常壓（0.1MPa）的 Ar 環境氣體中由室溫至 500℃ 以 5℃ / 分鐘之速度加熱，於 500℃ 下保持 15 分鐘後，以降溫速度 5℃ / 分鐘進行冷卻至室溫。高壓回火處理，係於 $133 \times 10^{-6} \text{Pa}$ 以下（ $1 \times 10^{-6} \text{Torr}$ 以下）的真空下，加壓至 150MPa，由室溫至 500℃ 以 15℃ / 分鐘之速度加熱，於 500℃ 下保持 15 分鐘後，以降溫速度 10℃ / 分鐘進行冷卻至室溫。

對得到之積層體，以與上述實驗例 1 相同的條件測定密著性 Cu 層對 TaN 層之密著力。Fe 之含有量與以 MELT 法求出之密著性 Cu 層的 K_{appl} 之關係示於圖 2。圖 2 中分別表示 ● 為常壓回火處理、▲ 為高壓回火處理之結果。又，圖 2 中亦一併顯示未進行常壓回火處理與高壓回火處理

的情況（未處理：○）之結果。

由圖 2 可得知：即使在 TaN 層上形成密著性 Cu 層的狀態（未處理），於形成密著性 Cu 層後，進行常壓處理或高壓回火處理，隨著 Fe 含有量的增加，密著性 Cu 層對 TaN 層的密著力亦增加。惟於任一情況中，即使含有超過 3 原子 % 的 Fe，其提高密著性效果顯示出達到飽和之傾向。

又可知：於形成密著性 Cu 層後，若進行常壓回火處理，密著力較未處理的情況降低。相對於此，於形成密著性 Cu 層後，若進行高壓回火處理，密著力較未處理的情況提高。進行常壓回火處理時密著力較未處理的情況降低之理由，吾人認為係受到因加熱所致之密著力降低與因加壓所致之密著力提高兩者所支配之故。亦即，於常壓處理中，由於由於加熱所致之密著性降低效果會發揮較強的作用，故密著力較未處理的情況降低。

[實驗例 4]

於上述實驗例 1 中，在 TaN 層表面形成含有 Fe 1.88 原子 % 的密著性 Cu 層（其餘為 Cu 及不可避免之雜質）後，如上述實驗例 3 般於常壓下加熱（常壓回火處理），或於邊加熱下進行加壓（高壓回火處理）得到積層體。

常壓回火處理，係在常壓（0.1MPa）的 Ar 環境氣體中於加熱狀態下保持 15 分鐘。高壓回火處理，係於 $133 \times 10^{-6} \text{Pa}$ 以下（ $1 \times 10^{-6} \text{Torr}$ 以下）的真空下，加壓至

150MPa，於加熱狀態下保持 15 分鐘。常壓回火處理與高壓回火處理之加熱溫度定為 200℃、500℃、700℃，加熱時之昇溫速度為 5℃/分鐘，加熱後之降溫速度為 5℃/分鐘。

對得到之積層體，以與上述實驗例 1 相同的條件測定密著性 Cu 層對 TaN 層之密著力。常壓回火處理或高壓回火處理之溫度與以 MELT 法求出之密著性 Cu 層的 K_{appl} 之關係示於圖 3。圖 3 中分別表示 ● 為常壓回火處理、▲ 為高壓回火處理之結果。又，圖 3 中亦一併顯示未進行常壓回火處理與高壓回火處理的情況（未處理：○）之結果。

由圖 3 可得知：於加壓的情況，可提高於高溫進行回火處理者，密著性 Cu 層對 TaN 層的密著力。另一方面，若於常壓下進行加熱，於愈高溫，密著性 Cu 層對 TaN 層的密著力稍有降低。

[實驗例 5]

於上述實驗例 1 中，在 TaN 層表面形成 Pt、In、Ti、Nb、B 或 Fe 含有量經調整的密著性 Cu 層（其餘為 Cu 及不可避免之雜質）50nm 後，以 DC 磁控管濺鍍法進行成膜形成厚度為 200nm 的純 Cu 層，得到積層體。

對得到之積層體，以與上述實驗例 1 相同的條件測定密著性 Cu 層對 TaN 層之密著力。提高密著性元素之含有量與以 MELT 法求出之密著性 Cu 層的 K_{appl} 之關係示於圖 4。圖 4 中分別表示 □ 為 Pt、● 為 In、○ 為 Ti、◆ 為 Nb

、◇爲 B、■爲 Fe 之結果。

由圖 4 可得知：於密著性 Cu 層表面形成純 Cu 層的情況，隨著密著性 Cu 層所含有的提高密著性元素之增加，密著性 Cu 層對 TaN 層的密著力亦提高。惟提高密著性元素即使含有超過 3 原子%，其提高密著性效果顯示出達到飽和之傾向。

[實驗例 6]

於上述實驗例 1 中，在 TaN 層表面形成含有 1.79 原子% Ti 的密著性 Cu 層（其餘爲 Cu 及不可避免之雜質）10~50nm 後，以 DC 磁控管濺鍍法進行成膜形成厚度爲 200nm 的純 Cu 層，得到積層體 A。又以電鍍法代替 DC 磁控管濺鍍法進行成膜形成厚度爲 200nm 的純 Cu 層，得到積層體 B。電鍍係以電流密度 $17\text{mA}/\text{cm}^2$ 進行。

對得到之積層體 A 與積層體 B，以與上述實驗例 1 相同的條件測定密著性 Cu 層對 TaN 層之密著力。密著性 Cu 層之厚度與以 MELT 法求出之密著性 Cu 層的 K_{appl} 之關係示於圖 5。圖 5 中分別表示○爲以 DC 磁控管濺鍍法形成純 Cu 層之例（積層體 A），●爲以電鍍法形成純 Cu 層之例（積層體 B）的結果。

由圖 5 可得知：在密著性 Cu 層上不論是以 DC 磁控管濺鍍法或以電鍍法形成純 Cu 層，密著性 Cu 層對 TaN 層的密著力幾乎沒有變化。

[實驗例 7]

於上述實驗例 1 中，在 TaN 層表面形成含有 2.35 原子 % Nb 的密著性 Cu 層（其餘為 Cu 及不可避免之雜質）10~50nm 後，以 DC 磁控管濺鍍法進行成膜形成厚度為 200nm 的純 Cu 層，於常壓下加熱（常壓回火處理），或於邊加熱下進行加壓（高壓回火處理）得到積層體。常壓回火處理與高壓回火處理係以與上述實驗例 3 所示之條件進行。

對得到之積層體，以與上述實驗例 1 相同的條件測定密著性 Cu 層對 TaN 層之密著力。密著性 Cu 層之厚度與以 MELT 法求出之密著性 Cu 層的 K_{appl} 之關係示於圖 6。圖 6 中分別表示 ● 為常壓回火處理、▲ 為高壓回火處理之結果。又，圖 6 中亦一併顯示未進行常壓回火處理與高壓回火處理的情況（未處理：○）之結果。

由圖 6 可得知：藉由使密著性 Cu 層的厚度加厚，密著性 Cu 層對 TaN 層的密著力亦增大。又，於形成密著性 Cu 層後若進行常壓回火處理，該密著力較未處理的情況降低。相對於此，於形成密著性 Cu 層後若進行該壓回火處理，該密著力較未處理的情況更提高。

[實驗例 8]

於上述實驗例 1 中，在 TaN 層表面形成含有 1.88 原子 % Fe 的密著性 Cu 層（其餘為 Cu 及不可避免之雜質）50nm 後，以 DC 磁控管濺鍍法進行成膜形成厚度為

200nm 的純 Cu 層，於常壓下加熱（常壓回火處理），或於邊加熱下進行加壓（高壓回火處理）得到積層體。常壓回火處理與高壓回火處理係以與上述實驗例 3 所示之條件進行。

對得到之積層體，以與上述實驗例 1 相同的條件測定密著性 Cu 層對 TaN 層之密著力。常壓回火處理或高壓回火處理之溫度與以 MELT 法求出之密著性 Cu 層的 K_{appl} 之關係示於圖 7。圖 7 中分別表示 ● 為常壓回火處理、▲ 為高壓回火處理之結果。又，圖 7 中亦一併顯示未進行常壓回火處理與高壓回火處理的情況（未處理：○）之結果。

由圖 7 可得知：於加壓之情況，於高溫下進行回火處理者，可提高密著性 Cu 層對 TaN 層的密著力。另一方面，於常壓下進行加熱之情況，加熱溫度愈高，密著性 Cu 層對 TaN 層的密著力稍降地。

[實驗例 9]

使用在形成於矽晶圓表面之絕緣膜（TEOS 膜：SiOF 膜）上設置有直徑 $0.12 \mu\text{m}$ （120nm）、深 $0.55 \mu\text{m}$ （550nm）、間距 450nm 之評價元件（TEG）。在此 TEG 表面以 DC 磁控管濺鍍法以與上述實驗例 1 相同的條件進行 TaN 層 50nm 之成膜後，再以濺鍍法（CS 法）或長距離拋射濺鍍法（LTS 法）進行含有 1.88 原子 % Fe 之密著性 Cu 層（其餘為 Cu 及不可避免之雜質）之成膜，作成厚度 500nm。

進行密著性 Cu 層成膜時之濺鍍條件係與上述實驗例 1 所示之條件相同。進行密著性 Cu 層成膜時之長距離拋射濺鍍條件係定為：到達真空度為 $133 \times 10^{-6} \text{Pa}$ 以下（ $1 \times 10^{-6} \text{Torr}$ 以下）、濺鍍時之環境氣體用 Ar 氣體、濺鍍壓定為 $266 \times 10^{-3} \text{Pa}$ （ $2 \times 10^{-3} \text{Torr}$ ）、放電功率密度定為 25W/cm^2 （DC）、基板偏壓為 -200V 、基板溫度 T_s 為 0°C 、極間距離定為 300mm 。

進行密著性 Cu 層之成膜後，如上述實驗例 3 般於常壓下加熱（常壓回火處理），或於邊加熱下進行加壓（高壓回火處理）得到積層體。常壓回火處理與高壓回火處理係以與上述實驗例 4 所示之條件進行。又，下述表 2 之 No.11 與 No.18 為於密著性 Cu 層成膜後未進行常壓回火處理與高壓回火處理之例。

對處理後之 TEG 以集束離子線裝置（FIB 裝置）進行加工使連接孔截面露出，對該截面以 FIB 裝置之 SIM 像觀察，查察密著性 Cu 層嵌入連接孔部之狀態（嵌入特性）。嵌入特性係對連接孔截面之 SIM 像進行影像解析，以由下式（4）所算出之嵌入率進行評價。對其中之 15 個連接孔進行觀察，就各連接孔分別算出嵌入率，求出其平均。嵌入率示於下述表 2。

$$\text{嵌入率}(\%) = [(\text{嵌入於連接孔之密著性 Cu 層的截面積}) / (\text{連接孔的截面積})] \times 100 \quad \dots (4)$$

由表 2 可得知：爲使密著性 Cu 層嵌入連接孔中而使用濺鍍法形成密著性 Cu 層的情況，邊加熱至 500℃ 以上邊加壓即可。又，於以長距離拋射濺鍍法形成密著性 Cu 層的情況，不論是常壓、加壓，只要進行加熱則密著性 Cu 層可完全地嵌入連接孔中。

[表 2]

No.	Cu 合金薄膜 之成膜方法	Cu 合金薄膜 之膜厚(nm)	回火處理條件			嵌入率 (%)
			溫度 (℃)	壓力 (MPa)	時間 (分鐘)	
11	CS 法	500	無			60
12	CS 法	500	200	0.1	15	62
13	CS 法	500	500	0.1	15	70
14	CS 法	500	700	0.1	15	76
15	CS 法	500	200	150	15	66
16	CS 法	500	500	150	15	92
17	CS 法	500	700	150	15	100
18	LTS 法	500	無			100
19	LTS 法	500	200	0.1	15	100
20	LTS 法	500	500	0.1	15	100
21	LTS 法	500	700	0.1	15	100
22	LTS 法	500	200	150	15	100
23	LTS 法	500	500	150	15	100
24	LTS 法	500	700	150	15	100

CS 法：濺鍍法

LTS 法：長距離拋射濺鍍法

[實驗例 10]

於上述實驗例 9 中，以濺鍍法（CS 法）在 TaN 層表面形成含有 1.79 原子 % Ti 的密著性 Cu 層（其餘爲 Cu 及

不可避免之雜質) 10~50nm 後，再以電鍍法、濺鍍法 (CS 法) 或長距離拋射濺鍍法 (LTS 法) 進行純 Cu 層之成膜，作成厚度 500nm。

進行密著性 Cu 層成膜時之濺鍍條件係與上述實驗例 1 所示之條件相同。進行純 Cu 層成膜時之電鍍條件同上述實驗例 6、濺鍍條件同上述實驗例 1、長距離拋射濺鍍條件同上述實驗例 9 中所示之條件。

於純 Cu 層成膜後，如上述實驗例 4 般於常壓下加熱 (常壓回火處理)，或於邊加熱下進行加壓 (高壓回火處理) 得到積層體。常壓回火處理，係在常壓 (0.1MPa) 的 Ar 環境氣體中於加熱狀態下保持 15 分鐘。高壓回火處理，係於 133×10^{-6} Pa 以下 (1×10^{-6} Torr 以下) 的真空下，加壓至 150MPa，於加熱狀態下保持 15 分鐘。常壓回火處理與高壓回火處理之加熱溫度定為 200℃ 或 500℃，加熱時之昇溫速度為 5℃/分鐘，加熱後之降溫速度為 5℃/分鐘。又下述表 3 之 No.31~33、No.38、No.44 係於純 Cu 層成膜後未進行常壓回火處理與高壓回火處理之例。

對處理後之 TEG，以與上述實驗例 11 相同之條件對密著性 Cu 層與純 Cu 層嵌入連接孔部之狀態 (嵌入特性) 進行查察。嵌入率示於下述表 3。

由表 3 可如下考察：No.31~37，由於密著性 Cu 層皆薄，且純 Cu 層係以電鍍法形成，故即使未進行回火處理亦可使密著性 Cu 層與純 Cu 層完全地嵌入凹部中。由 No.42~43 可得知於以濺鍍法形成純 Cu 層的情況，在加

熱至 500℃ 以上的狀態下，若加壓至 150MPa 而押壓，可使純 Cu 層壓入連接孔中。由 No.44~50 可得知於以長距離拋射濺鍍法形成純 Cu 層之情況，即使未進行回火處理亦可使純 Cu 層壓入連接孔中。

[表 3]

No.	Cu 合金薄膜 之成膜方法	Cu 合金 薄膜之膜 厚(nm)	純 Cu 薄膜 之成膜方法	回火處理條件			嵌入率 (%)
				溫度 (℃)	壓力 (MPa)	時間 (分鐘)	
31	CS 法	10	電鍍法	無			100
32	CS 法	30	電鍍法	無			100
33	CS 法	50	電鍍法	無			100
34	CS 法	50	電鍍法	200	0.1	15	100
35	CS 法	50	電鍍法	500	0.1	15	100
36	CS 法	50	電鍍法	200	150	15	100
37	CS 法	50	電鍍法	500	150	15	100
38	CS 法	50	CS 法	無			65
39	CS 法	50	CS 法	500	0.1	15	68
40	CS 法	50	CS 法	700	0.1	15	69
41	CS 法	50	CS 法	200	150	15	78
42	CS 法	50	CS 法	500	150	15	100
43	CS 法	50	CS 法	700	150	15	100
44	CS 法	50	LTS 法	無			98
45	CS 法	50	LTS 法	200	0.1	15	100
46	CS 法	50	LTS 法	500	0.1	15	100
47	CS 法	50	LTS 法	700	0.1	15	100
48	CS 法	50	LTS 法	200	150	15	100
49	CS 法	50	LTS 法	500	150	15	100
50	CS 法	50	LTS 法	700	150	15	100

CS 法：濺鍍法

[實驗例 11]

除了於上述實驗例 1 中，在 TaN 層表面形成就 V、Zr、Re、Ru、Hf、Ga、Os 或 Tl 的含有量進行調整之密著性 Cu 層（其餘為 Cu 及部不可避免之雜質）之外，係以與上述實驗例 1 同樣的條件得到積層體。又，由於 Ga 熔點低故無法製作由 Ga 元素所成的金屬片。因此，Ga 的部分係製作含有 5 原子% 或 10 原子% Ga 之 Cu 合金片（其餘為不可避免之雜質），在基材之純 Cu 靶（ $\phi 100\text{mm}$ ）之表面將 5mm 四方的 Cu 合金 3~6 片貼於腐蝕位置附近，以其作為金屬片黏貼靶使用。藉由改變 Cu 合金片的種類、片數、黏貼位置以控制密著性 Cu 層中所含有之組成。

對得到的積層體以與上述實驗例 1 相同的條件測定密著性 Cu 層對 TaN 層之密著力。提高密著性元素之含有量與以 MELT 法求出之密著性 Cu 層的 K_{appl} 之關係示於圖 8。圖 8 中分別表示 □ 為 V、● 為 Zr、○ 為 Re、◆ 為 Ru、◇ 為 Hf、■ 為 Ga、△ 為 Os、▲ 為 Tl 之結果。圖 8 之 (b) 為圖 8 (a) 中之 0~0.2 原子% 的範圍加以放大之曲線圖。

由圖 8 (a) 可得知：隨著提高密著性元素的含有量之增加，密著性 Cu 層對 TaN 層之密著力亦增高。惟提高密著性元素即使含有超過 3 原子% 以上，其提高密著性效果顯示出達到飽和之傾向。

由圖 8 (b) 可得知：藉由使提高密著性元素為 0.05 原子%，可急速地發揮提高密著性之效果。

[實驗例 12]

於上述實驗例 1 中，在 TaN 層表面形成 V、Zr、Re、Ru、Hf、Ga、Os 或 Tl 之含有量經調整的密著性 Cu 層（其餘為 Cu 及不可避免之雜質）50nm 後，以 DC 磁控管濺鍍法進行成膜形成厚度為 200nm 的純 Cu 層，得到積層體。

又，Ga 的部分係以上述實驗例 11 之步驟控制密著性 Cu 層中所含有之組成。

對得到之積層體，以與上述實驗例 1 相同的條件測定密著性 Cu 層對 TaN 層之密著力。提高密著性元素之含有量與以 MELT 法求出之密著性 Cu 層的 K_{app} 之關係示於圖 9。圖 9 中分別表示 □ 為 V、● 為 Zr、○ 為 Re、◆ 為 Ru、◇ 為 Hf、■ 為 Ga、△ 為 Os、▲ 為 Tl 之結果。

由圖 9 可得知：即使於密著性 Cu 層表面形成純 Cu 層之情況，隨著提高密著性元素量的增加，密著性 Cu 層對 TaN 層的密著力亦增加。惟，即使提高密著性元素超過 3 原子%，其提高密著性效果亦顯示出達到飽和之傾向。

上述係就本發明參照特定形態所作的詳細說明，惟在未脫離本發明之精神與範圍下可作各種變更與修正，於業者而言乃不言而喻者。

又，本申請案係依據於 2006 年 11 月 28 日提出申請之日本專利申請案（特願 2006-320572）及於 2007 年 10

月 12 日提出申請之日本專利申請案（特願 2007- 267180），並援用其全部內容。

又，此處所引用之全部參照係全體援用。

（產業上之可利用性）

依據本發明，由於可適當地調整 Cu 配線之配線本體部的成分組成，或於 Cu 配線之配線本體部為純 Cu 的情況係在純 Cu 與由 TaN 所成的障蔽層之間介在著經適當地調整成分組成的中間層，故可改善配線本體部與障蔽層之密著性。藉此，配線本體部與障蔽層之間不會產生孔隙等而可提高 Cu 配線之可靠性。而且，依據本發明即使於配線溝與層間連接路的寬度狹窄且深的情況，藉由以將配線溝與層間連接路覆蓋的方式形成 Cu 系配線材料後，進行加熱，或視需要再進行加壓，可於無損於障蔽層與配線本體部之密著性之下，使 Cu 系配線材料嵌入配線溝與層間連接路內。

【圖式簡單說明】

圖 1 為表示提高密著性元素之含有量與以 MELT 法求出之密著性 Cu 層之 K_{app} 的關係之曲線圖。圖 1 (b) 為圖 1 (a) 中將 0~0.2 原子%的範圍放大之曲線圖。

圖 2 為表示 Fe 含有量與以 MELT 法求出之密著性 Cu 層之 K_{app} 的關係之曲線圖。

圖 3 為表示常壓回火 (annealing) 處理或高壓回火處

理的溫度與以 MELT 法求出之密著性 Cu 層之 K_{appl} 的關係之曲線圖。

圖 4 為提高密著性元素的含有量與以 MELT 法求出之密著性 Cu 層之 K_{appl} 的關係之曲線圖。

圖 5 為密著性 Cu 層的厚度與以 MELT 法求出之密著性 Cu 層之 K_{appl} 的關係之曲線圖。

圖 6 為密著性 Cu 層的厚度與以 MELT 法求出之密著性 Cu 層之 K_{appl} 的關係之曲線圖。

圖 7 為常壓回火處理或高壓回火處理的溫度與以 MELT 法求出之密著性 Cu 層之 K_{appl} 的關係之曲線圖。

圖 8 為提高密著性元素的含有量與以 MELT 法求出之密著性 Cu 層之 K_{appl} 的關係之曲線圖。圖 8 (b) 為圖 8 (a) 中將 0~0.2 原子% 的範圍放大之曲線圖。

圖 9 為提高密著性元素的含有量與以 MELT 法求出之密著性 Cu 層之 K_{appl} 的關係之曲線圖。

五、中文發明摘要

發明名稱：半導體裝置之 Cu 配線及其製造方法

本發明之半導體裝置之 Cu 配線，係嵌入形成於半導體基板上的絕緣膜上之配線溝或層間連接路之 Cu 配線；其特徵為，該 Cu 配線係由形成於配線溝側或形成於層間連接路側之由 TaN 所構成的障蔽層、與由含有選自由 Pt、In、Ti、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所構成的群中之 1 種以上的元素合計為 0.05~3.0 原子 % 之由 Cu 所構成的配線本體部所構成。本發明之半導體裝置之 Cu 配線，其配線本體部與障蔽層間之密著性良好。

六、英文發明摘要

發明名稱：

十、申請專利範圍

1. 一種半導體裝置之 Cu 配線，係嵌入形成於半導體基板上的絕緣膜上之配線溝或層間連接路之 Cu 配線；其特徵為，該 Cu 配線係由

(1) 形成於配線溝側或層間連接路側之由 TaN 所構成的障蔽層、與

(2) 由含有選自由 Pt、In、Ti、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所成的群中之 1 種以上的元素合計為 0.05~3.0 原子%之 Cu 所成的配線本體部所構成。

2. 一種半導體裝置之 Cu 配線，係嵌入形成於半導體基板上的絕緣膜上之配線溝或層間連接路之 Cu 配線；其特徵為，該 Cu 配線係由

(1) 形成於配線溝側或層間連接路側之由 TaN 所構成的障蔽層、

(2) 由純 Cu 所構成之配線本體部、與

(3) 於該障蔽層與該配線本體部之間將其等連接而形成，且由含有選自由 Pt、In、Ti、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所成的群中之 1 種以上的元素合計為 0.05~3.0 原子%之 Cu 所成的中間層所構成。

3. 如申請專利範圍第 2 項之 Cu 配線，其中該中間層之厚度為 10~50nm。

4. 如申請專利範圍第 1 至 3 項中任一項之 Cu 配線，其中該配線溝或該層間連接路之寬度為 0.15 μ m 以下，相

對於此寬度之深度的比（深度/寬度）為 1 以上。

5. 一種半導體裝置之 Cu 配線的製造方法，其特徵為包含：

在形成於半導體基板上的絕緣膜之配線溝或層間連接路表面形成 TaN 層之步驟、

在此 TaN 層表面以濺鍍法形成含有選自由 Pt、In、Ti、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所成的群中之 1 種以上的元素合計為 0.05～3.0 原子 % 之 Cu 層之步驟。

6. 如申請專利範圍第 5 項之製造方法，其中該配線溝或該層間連接路之寬度為 $0.15\ \mu\text{m}$ 以下，相對於此寬度之深度的比（深度/寬度）為 1 以上，於形成該 Cu 層後，藉由加熱將 Cu 層壓入附有 TaN 層之配線溝或層間連接路。

7. 如申請專利範圍第 5 項之製造方法，其中該配線溝或該層間連接路之寬度為 $0.15\ \mu\text{m}$ 以下，相對於此寬度之深度的比（深度/寬度）為 1 以上，於形成該 Cu 層後，藉由加熱及加壓將 Cu 層壓入附有 TaN 層之配線溝或層間連接路。

8. 一種半導體裝置之 Cu 配線的製造方法，其特徵為包含：

在形成於半導體基板上的絕緣膜之配線溝或層間連接路表面形成 TaN 層之步驟、

在此 TaN 層表面以濺鍍法形成含有選自由 Pt、In、Ti

、Nb、B、Fe、V、Zr、Hf、Ga、Tl、Ru、Re 及 Os 所成的群中之 1 種以上的元素合計為 0.05～3.0 原子 % 之 Cu 層之步驟、

在該 Cu 層表面形成純 Cu 層之步驟。

9. 如申請專利範圍第 8 項之製造方法，其中該配線溝或該層間連接路之寬度為 $0.15\ \mu\text{m}$ 以下，相對於此寬度之深度的比（深度/寬度）為 1 以上，於形成該純 Cu 層後，藉由加熱將純 Cu 層壓入附有 Cu 層之配線溝或層間連接路。

10. 如申請專利範圍第 8 項之製造方法，其中該配線溝或該層間連接路之寬度為 $0.15\ \mu\text{m}$ 以下，相對於此寬度之深度的比（深度/寬度）為 1 以上，於形成該純 Cu 層後，藉由加熱及加壓將純 Cu 層壓入附有 Cu 層之配線溝或層間連接路。





圖2




圖3




圖4




圖5




圖6




圖7





圖 8

(a)



(b)





圖 9



七、指定代表圖：

(一)、本案指定代表圖為：無

(二)、本代表圖之元件代表符號簡單說明：無

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：無