

(19) 日本国特許庁(JP)

(12) **公開特許公報(A)**

(11) 特許出願公開番号

特開2010-50298

(P2010-50298A)

(43) 公開日 平成22年3月4日(2010.3.4)

(51) Int.Cl.

F l

テーマコード (参考)

H05K 1/02 (2006.01)

H05K 1/02

P

5 E 3 3 8

HO 1 P 5/08 (2006.01)

HO 1 P 5/08

M

H O 1 L 25/00 (2006.01)

HO 1 L 25/00

B

審査請求 未請求 請求項の数 3 O L (全 12 頁)

(21) 出願番号 特願2008-213521 (P2008-213521)

(22) 出願日 平成20年8月22日 (2008. 8. 22)

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(74) 代理人 100082337

弁理士 近島 一夫

(74) 代理人 100095991

弁理士 阪本 善朗

(72) 発明者 多田羅 靖人

東京都大田区下丸子3丁目30番2号 ㊦

ヤノン株式会社内

F ターム (参考) 5E338 AA02 CC01 CC05 CC06 CD02

CD25 CD33 EE13


(54) 【発明の名称】 プリント回路板

(57) 【要約】

【課題】 静電気ノイズ等の外来ノイズに対する耐性が高く、なおかつ放射ノイズも抑制できるプリント回路板を実現する。

【解決手段】プリント回路板１のフレームグラウンドパターン２は、スリット部４によってシグナルグラウンドパターン３と分離されている。スリット部４を跨ぐ信号配線５の真下には、導電性を有する接続部材２０が配設され、信号配線５のリターン電流経路を確保する。また、接続部材２０に集中する静電気ノイズを分散させるために、接続部材２０から分岐する導電体２１、２２をスリット部４に沿って配置する。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

外部インターフェースを搭載する領域に設けられたフレームグラウンドパターンと、信号配線によって前記外部インターフェースと接続された回路部品を搭載する領域に設けられたシグナルグラウンドパターンと、

前記フレームグラウンドパターンと前記シグナルグラウンドパターンとを分離するスリット部と、

前記信号配線とともに前記スリット部を跨いで配置され、前記フレームグラウンドパターンと前記シグナルグラウンドパターンを電氣的に接続する接続部材と、

前記接続部材と電氣的に接続され、前記フレームグラウンドパターン及びシグナルグラウンドパターンとは分離されて前記スリット部に沿って延在する導電体と、を有することを特徴とするプリント回路板。

10

【請求項 2】

前記フレームグラウンドパターンと前記導電体とが、抵抗性素子もしくは容量性素子、あるいはその両方を介して接続されたことを特徴とする請求項 1 に記載のプリント回路板。

【請求項 3】

前記導電体は、誘導性素子を備えたことを特徴とする請求項 1 又は 2 に記載のプリント回路板。

【発明の詳細な説明】

20

【技術分野】

【0001】

本発明は、電子機器に搭載されるプリント回路板に関するものである。

【背景技術】

【0002】

近年、プリンタ等の電子機器の小型化、高モールド率化が進み、機器をシールドする筐体面積が縮小化してきている。また、プリント回路板においても、高密度実装化に伴い、LSI 等の実装部品の微細化や低電圧化が顕著になってきている。このような筐体面積縮小化、LSI 微細化及び低電圧化は、静電気ノイズ等の外来ノイズによる機器の回路の誤動作を招く確率を高くさせている。

30

【0003】

静電気ノイズによる誤動作を防止するための対策として、従来からプリント回路板に採用されている構成の一例を図 1 3 及び図 1 4 を用いて説明する。ここでは、プリント回路板 1 0 1 を 2 層板として説明する。プリント回路板 1 0 1 には、第 1 の導体層 1 0 1 a と第 2 の導体層 1 0 1 b の間を導通するビア、第 1 の導体層 1 0 1 a に形成されるクリアランス、第 1 の導体層 1 0 1 a と第 2 の導体層 1 0 1 b に挟まれた誘電体層等を有しているが、図では省略してある。プリント回路板 1 0 1 は、ビス、金属スペーサ等の導通部材 1 1 1、1 1 2、1 1 3、1 1 4、1 1 5、1 1 6 を介して機器筐体 1 1 7 と接続されている。なお、図 1 4 では、導通部材 1 1 1、1 1 2、1 1 3、1 1 4 及び機器筐体 1 1 7 については、省略してある。プリント回路板 1 0 1 に実装された、コネクタ、スイッチ等の外部インターフェース 1 0 6 の周囲において、フレームグラウンドパターン 1 0 2、1 1 8 と、シグナルグラウンドパターン 1 0 3、1 1 9 とが、スリット部 1 0 4 により分離されている。機器筐体 1 1 7 との導通部材 1 1 1、1 1 2 はフレームグラウンドパターン 1 0 2、1 1 8 と短絡され、機器筐体 1 1 7 との導通部材 1 1 3、1 1 4、1 1 5、1 1 6 はシグナルグラウンドパターン 1 0 3、1 1 9 と短絡されている。

40

【0004】

例えば、機器筐体 1 1 7 において、外部インターフェース 1 0 6 の近傍に静電気ノイズが印加されると、静電気ノイズはフレームグラウンドパターン 1 0 2、1 1 8 に流れ込む。しかし、フレームグラウンドパターン 1 0 2、1 1 8 とシグナルグラウンドパターン 1 0 3、1 1 9 とがスリット部 1 0 4 により分離されているため、静電気ノイズはシグナル

50

グラウンドパターン１０３、１１９まで及びにくい。つまり、スリット部１０４を跨がない信号配線１０８で信号のやり取りをしているＩＣ等の半導体素子１０９、１１０の静電気ノイズに対する耐性は高いと言える。

【０００５】

しかしながら、上記構成では、外部インターフェース１０６に接続されている信号配線１０５に、半導体素子１０７とやり取りする信号が流れる場合、スリット部１０４によって信号のリターン電流経路が阻害されるために、放射ノイズが増大する。

【０００６】

上記問題を解決する手法として、非特許文献１に開示された構成が知られている。この構成は、図１５及び図１６に示すように、スリット部１０４を跨ぐ信号配線１０５の直下の導体層１０１ｂにおいて、フレームグラウンドパターン１１８とシグナルグラウンドパターン１１９とが、導電性を有する接続部材１２０を介して接続されている。導電性を有する接続部材１２０はパターンであってもよいし、実装部品であってもよい。接続部材１２０で、グラウンド間を電氣的に接続することにより、スリットを跨ぐ信号配線１０５に信号が流れていても、リターン電流経路を確保でき、放射ノイズも抑制できる。

【０００７】

【非特許文献１】Mark I. Montrose 著「プリント回路のＥＭＣ設計」オーム社、１９９７年１１月、p 134-136

【発明の開示】

【発明が解決しようとする課題】

【０００８】

しかしながら、非特許文献１に開示された構成においては、印加された静電気ノイズの一部がフレームグラウンドパターン１１８からシグナルグラウンドパターン１１９に流れ込む際に、接続部材１２０に集中してしまう。そこで発生した磁界が、スリット部１０４を跨ぐ信号配線１０５と強く結合することで、信号配線１０５への静電気ノイズの伝播量が増加する。その結果、半導体素子１０７の静電気ノイズに対する耐性が低くなってしまうという問題がある。

【０００９】

本発明は、静電気ノイズ等の外来ノイズ及び放射ノイズを効果的に抑制できるプリント回路板を提供することを目的とするものである。

【課題を解決するための手段】

【００１０】

上記目的を達成するため、本発明のプリント回路板は、外部インターフェースを搭載する領域に設けられたフレームグラウンドパターンと、信号配線によって前記外部インターフェースと接続された回路部品を搭載する領域に設けられたシグナルグラウンドパターンと、前記フレームグラウンドパターンと前記シグナルグラウンドパターンとを分離するスリット部と、前記信号配線とともに前記スリット部を跨いで配置され、前記フレームグラウンドパターンと前記シグナルグラウンドパターンを電氣的に接続する接続部材と、前記接続部材と電氣的に接続され、前記フレームグラウンドパターン及びシグナルグラウンドパターンとは分離されて前記スリット部に沿って延在する導電体と、を有することを特徴とする。

【発明の効果】

【００１１】

スリット部に導電体を配置するだけの、低コストで単純な構成により、静電気ノイズ等の外来ノイズに対する耐性を強化し、なおかつ放射ノイズも抑制できるプリント回路板を実現できる。

【００１２】

また、低コストかつ単純な構成でインピーダンス調整が可能となるため、静電気ノイズ等の外来ノイズに対する耐性をより一層向上させることができる。

【発明を実施するための最良の形態】

【0013】

本発明を実施するための最良の形態を図面に基づいて説明する。

【実施例1】

【0014】

図1及び図2は、実施例1を示す平面図及び部分斜視図である。図1に示すように、プリント回路板1は、フレームグラウンドパターン2及びシグナルグラウンドパターン3を有し、両者はスリット部4によって分離される。スリット部4を跨ぐ信号配線5は、フレームグラウンドパターン2を有するフレーム領域における外部インターフェース6と、シグナルグラウンドパターン3を有するシグナル領域における回路部品である半導体素子7を接続する。シグナルグラウンドパターン上には、信号配線8によって互に接続された2つの半導体素子9、10が実装されている。

10

【0015】

図2に示すように、プリント回路板1は、第1の導体層1aと第2の導体層1bを積層した2層構成である。プリント回路板1には、第1の導体層1aと第2の導体層1bの間を導通するビア、第1の導体層1aに形成されるクリアランス、第1の導体層1aと第2の導体層1bに挟まれた誘電体層等を有しているが、図では省略してある。プリント回路板1は、ビス、金属スペーサ等の導通部材11、12、13、14、15、16を介して機器筐体17と接続されている。なお、図2では、導通部材11、12、13、14及び機器筐体17については省略してある。プリント回路板1に実装された、コネクタ、スイッチ等の外部インターフェース6の周囲において、フレームグラウンドパターン2、18と、シグナルグラウンドパターン3、19とが、スリット部4により分離されている。なお、機器筐体17との導通部材11、12はフレームグラウンドパターン2、18と短絡され、機器筐体17との導通部材13、14、15、16はシグナルグラウンドパターン3、19と短絡されている。

20

【0016】

スリット部4を跨ぐ信号配線5の直下の導体層1bにおいて、フレームグラウンドパターン18とシグナルグラウンドパターン19とを接続する導電性を有する接続部材20が、スリット部4を信号配線5とともに跨ぐように配置される。さらに、接続部材20と電気的に接続された導電体21、22が、接続部材20から分岐され、スリット部4に沿って延在する。導電体21、22は、フレームグラウンドパターン18及びシグナルグラウンドパターン19とは分離されている。なお、導電体21、22は、パターンであってもよいし、実装部品であってもよい。

30

【0017】

導電体21、22を設けることによって、導電性を有する接続部材20に流れる静電気ノイズ等の外来ノイズを分散させることができる。すなわち、スリット部4を跨ぐ信号配線5への静電気ノイズの伝播量が減少し、信号配線5によって信号のやり取りを行う半導体素子7の静電気ノイズ耐性が向上する。半導体素子7の静電気ノイズ耐性は、導電体21、22の接続部材20側の入力インピーダンスが低い程、向上する。入力インピーダンスが低くなれば、導電性を有する接続部材20に流れるノイズ分散効果が増すからである。

40

【0018】

図1及び図2に示すように、スリット部4に沿って、線状に延びる導電体21、22の線幅を太くすることにより、導電体21、22の入力インピーダンスを低くするとよい。

【0019】

また、グラウンド間にスリット部4を有しているため、スリット部4を跨がない信号配線8への静電気ノイズの伝播量を減らすことになり、信号配線8で信号のやり取りを行う半導体素子9、10の静電気ノイズに対する耐性も高くなる。

【0020】

さらに、前述のように、グラウンド間は導電体21、22が延在した接続部材20で電気的に接続しているため、リターン経路を確保し、スリット部4を跨ぐ信号配線5から放

50

射されるノイズは抑制される。

【0021】

(実験例1)

図3は、実施例1の構成を示した図1における、導電体21（もしくは導電体22）を含むスリット部4の等価回路図である。スリット部4は、導電体を有しているのでインダクタ成分が含まれる。接続部材20から見たスリット部4の入力インピーダンスを算出した結果を図4に示す。1700MHz付近において、入力インピーダンスが約6Ω、つまり非特許文献1に開示された構成の場合の1/100倍である。

【0022】

図5は、図1における信号配線5の静電気ノイズ伝搬量を算出した結果を示している。静電気ノイズ伝搬量は、非特許文献1に開示された構成のそれに対して約17%低減された値を示している。入力インピーダンスが低いために、静電気ノイズは、スリット部4（厳密には、導電体21（もしくは導電体22））の方にも流れ、シグナルグラウンドパターン3に流れる静電気ノイズを分散させているためである。

10

【0023】

図6は、電磁界シミュレータにて放射ノイズ強度（水平偏波）を算出した結果を示している。実施例1の構成での放射ノイズ強度は、非特許文献1の構成でのそれに比べて最大10dB程度低い。

【0024】

以上の結論として、静電気ノイズが集中して流れる接続部材に入力インピーダンスの低い導電体を付け加え、静電気ノイズを分散させれば、スリットを跨ぐ信号配線の静電気ノイズ伝搬量を低減できるということが言える。

20

【0025】

(比較実験例)

図17は、非特許文献1に開示された構成を示した図15における、スリット部104の等価回路図である。スリット部104は、容量素子としてみなせる。接続部材120から見たスリット部104の入力インピーダンスを算出した結果を図18に示す。また、図15における信号配線105の静電気ノイズ伝搬量を算出した結果を図19に示す。1700MHz付近に信号配線105の共振によるピークが存在するが、そのピーク周波数において、スリット部104の入力インピーダンスは約600Ωと高い値を示している。静電気ノイズは、入力インピーダンスの高いスリット部104には、ほとんど流れず、入力インピーダンスの低いシグナルグラウンドパターン103の方に多く流れてしまう。結果として、信号配線105への静電気ノイズ伝搬量が増えてしまう。

30

【実施例2】

【0026】

図7は実施例2の主要部を示す部分斜視図である。本実施例は、実施例1の構成に対して、第1の導体層1aにおいても、第2の導体層1bと同様に、フレームグラウンドパターン2とシグナルグラウンドパターン3とを接続する接続部材23と、接続部材23から分岐する導電体24、25を付加したものである。また、図示していないが、導電体24、25と導電体21、22とが、ビアで導通してあってもよい。

40

【0027】

(実験例2)

図8は、図7における信号配線5の静電気ノイズ伝搬量を算出した結果を示している。実施例2の構成の場合における静電気ノイズ伝搬量は、非特許文献1に対して97%程度低減された値を示し、半導体素子7の静電気ノイズ耐性が大幅に向上する。また、図6には、実施例2の構成の場合における放射ノイズ強度（水平偏波）も示している。放射ノイズ強度が、非特許文献1に対して20～40dB程度、低減する。

【0028】

このように、複数の層においてそれぞれ、スリット部、導電性を有する接続部材及び導電体を形成することは、半導体素子の静電気ノイズ耐性向上と放射ノイズ抑制を両立する

50

うえで有効である。

【実施例 3】

【0029】

図 9 及び図 10 は、実施例 3 を示す平面図及び部分斜視図である。本実施例は、実施例 1 の構成に対して、導電体 21、22 とフレームグラウンドパターン 18 とを接続する抵抗性素子 26、27 を付加したものである。抵抗性素子 26、27 はチップ抵抗であってもよいし、リード抵抗であってもよい。

【0030】

抵抗性素子の代わりに、セラミックコンデンサ、電解コンデンサ等の容量性素子を用いてもよい。あるいは抵抗性素子と容量性素子を直列、並列接続などして、同時に複数使用してもよい。

10

【0031】

抵抗性素子もしくは容量性素子あるいはその両方を設けることにより、プリント回路板のインピーダンス特性を調整することができる。プリント回路板のインピーダンス特性は、プリント回路板から放射されるノイズ特性に大きな影響を与える。このときの接続部材 20 から見た導電体 21、22 の入力インピーダンスにより、導電体 21、22 による接続部材 20 に流れる静電気ノイズの分散効果は変動する。この入力インピーダンスは、抵抗性素子および容量性素子の定数により定まるため、抵抗性素子もしくは容量性素子の値を変えることで、信号配線 5 の共振周波数における入力インピーダンスが低くなるよう調整すればよい。

20

【0032】

プリント回路板作製時に、予め、インピーダンス調整を可能にするための抵抗性素子もしくは容量性素子の実装用ランドを形成しておけば、問題が発生したときに、プリント基板を作り直すことなく、対処できる。これによって、プリント回路板の製造コストの低減及び製造時間の短縮に貢献できる。

【実施例 4】

【0033】

図 11 及び図 12 は、実施例 4 を示す平面図及び部分斜視図である。本実施例は、実施例 1 の構成に対して、導電性を有する接続部材 20 から分岐される導電体が、それぞれ導電体 21a、21b 及び導電体 22a、22b に分割されている。そして、導電体 21a と導電体 21b とが、誘導性素子 28 を介して接続され、導電体 22a と導電体 22b とが、誘導性素子 29 を介して接続されている。誘導性素子 28、29 は、フレームグラウンドパターン 18 及びシグナルグラウンドパターン 19 には接続されていない。誘導性素子は、チップインダクタであってもよいし、リードインダクタであってもよい。

30

【0034】

誘導性素子を設けた場合においても、実施例 3 と同様に、誘導性素子の値を変えることで、信号配線の共振周波数における接続部材から見た導電体の入力インピーダンスが低くなるよう調整すればよい。ただし、誘導性素子の値をあまり大きくすると、静電気ノイズ分散効果を損なう恐れがあるので、注意が必要である。

【0035】

プリント回路板作製時に、予め、インピーダンス調整を可能にするための誘導性素子の実装用ランドを形成しておけば、問題が発生したときに、プリント基板を作り直すことなく、対処できる。これによって、プリント回路板の製造コストの低減及び製造時間の短縮に貢献できる。

40

【0036】

なお、実施例 3 と実施例 4 を組み合わせることによって、より柔軟性を持ったインピーダンス調整が可能となる。

【図面の簡単な説明】

【0037】

【図 1】実施例 1 によるプリント回路板を示す平面図である。

50

- 【図 2】 実施例 1 のプリント回路板の主要部を示す部分斜視図である。
- 【図 3】 実施例 1 のプリント回路板のスリット部の等価回路図である。
- 【図 4】 実施例 1 のプリント回路板の入力インピーダンスを示すグラフである。
- 【図 5】 実施例 1 における静電気ノイズ伝搬量を示すグラフである。
- 【図 6】 実施例 1、実施例 2、非特許文献 1 の放射ノイズ強度を示すグラフである。
- 【図 7】 実施例 2 のプリント回路板の主要部を示す部分斜視図である。
- 【図 8】 実施例 2 における静電気ノイズ伝搬量を示すグラフである。
- 【図 9】 実施例 3 によるプリント回路板を示す平面図である。
- 【図 10】 実施例 3 のプリント回路板の主要部を示す部分斜視図である。
- 【図 11】 実施例 4 によるプリント回路板を示す平面図である。
- 【図 12】 実施例 4 のプリント回路板の主要部を示す部分斜視図である。
- 【図 13】 一従来例によるプリント回路板を示す平面図である。
- 【図 14】 図 13 のプリント回路板の主要部を示す部分斜視図である。
- 【図 15】 別の従来例によるプリント回路板を示す平面図である。
- 【図 16】 図 15 のプリント回路板の主要部を示す部分斜視図である。
- 【図 17】 図 15 のプリント回路板のスリット部の等価回路図である。
- 【図 18】 図 15 のプリント回路板の入力インピーダンスを示すグラフである。
- 【図 19】 図 15 のプリント回路板の静電気ノイズ伝搬量を示すグラフである。

【符号の説明】

【0038】


- 1 プリント回路板
- 1 a、1 b 導体層
- 2、18 フレームグラウンドパターン
- 3、19 シグナルグラウンドパターン
- 4 スリット部
- 5 スリットを跨ぐ信号配線
- 6 外部インターフェース
- 7、9、10 半導体素子
- 8 スリットを跨がない信号配線
- 11、12、13、14、15、16 導通部材
- 17 機器筐体
- 20、23 接続部材
- 21、21 a、21 b、22、22 a、22 b、24、25 導電体
- 26、27 抵抗性素子
- 28、29 誘導性素子

10


20

30


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 1 3】




【図 1 4】




【図 1 5】




【図 1 6】



【図 1 7】



【図 1 8】



【図 1 9】

