(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号

特許第3666888号

(P3666888)

(45)発行日　平成17年6月29日(2005.6.29)　(24)登録日　平成17年4月15日(2005.4.15)

(51)Int.Cl.[7]	F I
H04N 1/387	H04N 1/387
H04N 1/00	H04N 1/00 E

請求項の数 2　(全 10 頁)

(21)出願番号　特願平5-103239
(22)出願日　平成5年4月28日(1993.4.28)
(65)公開番号　特開平6-197213
(43)公開日　平成6年7月15日(1994.7.15)
審査請求日　平成12年4月28日(2000.4.28)
(31)優先権主張番号　PL2155
(32)優先日　平成4年4月29日(1992.4.29)
(33)優先権主張国　オーストラリア(AU)

(73)特許権者　000001007
キヤノン株式会社
東京都大田区下丸子３丁目３０番２号
(74)代理人　100076428
弁理士　大塚　康徳
(74)代理人　100093908
弁理士　松本　研一
(72)発明者　キア　シルバブルック
オーストラリア国　２０２５　ニュー　サウス　ウェールズ州，ウォーラーラ，　バサースト　ストリート　４０

審査官　仲間　晃

最終頁に続く

(54)【発明の名称】カラー処理装置およびその方法

(57)【特許請求の範囲】

【請求項１】

走査画像データを入力する走査手段と、

選択された図形画像のオブジェクトのリストおよびオブジェクト概要データを読み込む読込手段と、

前記オブジェクト概要データである二次多項フラグメントの全てと走査線の交差点を計算し、前記オブジェクトの可視順序を決め、前記走査線上の隣接する前記交差点間の色をレンダリングする実時間レンダリング手段と、

前記実時間レンダリング手段により出力された画素データからなる部分画像と、前記走査画像データからなる部分画像とを有する画像を印刷する印刷手段とを有することを特徴とするカラー処理装置。

【請求項２】

走査画像データを入力し、

選択された図形画像のオブジェクトのリストおよびオブジェクト概要データを読み込み、

前記オブジェクト概要データである二次多項フラグメントの全てと走査線の交差点を計算し、前記オブジェクトの可視順序を決め、前記走査線上の隣接する前記交差点間の色をレンダリングする実時間レンダリングを実行し、

前記実時間レンダリングにより出力された画素データからなる部分画像と、前記走査画像データからなる部分画像とを有する画像を印刷することを特徴とするカラー処理方法。

【発明の詳細な説明】
【産業上の利用分野】
【０００１】
【産業上の利用分野】
本発明はカラー処理装置およびその方法に関し、例えば、カラー複写機に用いられる総合グラフィクスシステムを関する。
【０００２】
【従来の技術】
400ドット毎インチ(DPI)で、例えばA3サイズの全色画像を作成し印刷することのできるフルカラーのデスクトップパブリッシング(以下「DTP」という）用の色合成システムは、従来、マウスやキーボードなど種々の入力装置を使うパーソナルコンピュータシステムを使用していた。画像は、通常、カラープリンタなどの関連表示装置に行毎に書込まれる前に、フレームバッファ記憶装置に画素毎に構図が決められ記憶される。さらに、様々な走査装置で画像のいろいろな部分が走査されフレームバッファに書込まれて、最終画像の一部を形成する。
【０００３】
【発明が解決しようとする課題】
400DPIでA3サイズの画像を作成する場合、4,632×6,480画素を記憶しなければならない。24ビットの色を画素毎に記憶する場合、全記憶容量は90メガバイト以上になる。このような大記憶容量は、フルカラー合成システムの設計においては経費を増大させ、合成システムを組み込むシステムの大きさを増加させる。従って、画像合成システムを組み込もうとすると、カラー複写機のコストや大きさの増加を覚悟しなければならなかった。本発明は、走査画像データに合成すべき図形画像オブジェクトの可視順序を決め、走査線と二次多項フラグメントの交差点間の色を実時間レンダリングして画素データを得ることで、簡易に画素データを得るカラー処理を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明は、前記の目的を達成する一手段として、以下の構成を備える。本発明は、走査画像データを入力し、選択された図形画像のオブジェクトのリストおよびオブジェクト概要データを読み込み、前記オブジェクト概要データである二次多項フラグメントの全てと走査線の交差点を計算し、前記オブジェクトの可視順序を決め、前記走査線上の隣接する前記交差点間の色をレンダリングする実時間レンダリングを実行し、前記実時間レンダリングにより出力された画素データからなる部分画像と、前記走査画像データからなる部分画像とを有する画像を印刷することを特徴とする。
【０００５】
なお、本発明は、次の特許出願で開示された技術に係わる：
(イ)「実時間目的的グラフィクスシステム」と題した、1992年4月29日付豪州特許出願第PL2147号の主張を伴う豪州特許出願。
(ロ)「目的的レジスタ画像を充填するための方法と装置」と題した、1992年4月29日付豪州特許出願第PL2148号の主張を伴う豪州特許出願。
(ハ)「目的的レジスタ画像に透明性を与えるための方法と装置」と題した、1992年4月29日付豪州特許出願第PL2153号の主張を伴う豪州特許出願。
(ニ)「グラフィクスシステム用のオブジェクト分類とエッジ計算」と題した、1992年4月29日付豪州特許出願第PL2156号の主張を伴う豪州特許出願。
(ホ)「RTOグラフィクスシス図示しないテム用の処理パイプライン」と題した、1992年4月29日付豪州特許出願第PL2142号の主張を伴う豪州特許出願。
(ヘ)「二次多項フラグメントを使用する目的的グラフィクス」と題した、1992年4月29日付豪州特許出願第PL2150号の主張を伴う豪州特許出願。
(ト)「Bezierスプライン関数‐二次多項フラグメント変換」と題した、1992年4月29日付豪州特許出願第PL2149号の主張を伴う豪州特許出願。

上記の出願はすべて本出願人によって申し立てられたものであり、それぞれの開示については相互参照に掲載されている。

【０００６】

【実施例】

本発明の優先的実施例は、カラーレーザ複写機に含まれる構成部に加えて組合わせて使用するハードウェアに関する。

【０００７】

図１に、カラーレーザ複写機に使用されている現存の回路構成要素2を備えた総合表示グラフィックスカラー複写システム1を示す。システム1に使用されている現存の回路構成要素2は、LCD表示器29、マイクロプロセッサ41、スキャナ42、マルチプレクサ43およびプリンタ44である。これらの機構は、キヤノン株式会社が製作したキヤノンカラーレーザコピアCLC500など公知のカラー複写機に備わっているものである。

【０００８】

総合表示グラフィックスカラー複写機システム1は、さらに、アドレスラッチ15を介してプロセッサバス4に接続されたホストプロセッサ3を備えている。プロセッサバス4には、システムROM5と、システムRAM6と、逐次制御器7と、データポート47と、実時間クロック45と、RTOプロセッサ13と、メモリカードリーダ10とそれに対応したバッファ11と、デュアルポートRAM9も接続されている。

【０００９】

ホストプロセッサ3は、目的画像の生成を制御するために設けられた汎用マイクロプロセッサである。優先的実施例では、ホストプロセッサ3は、インテルi960SAなどの32ビットマイクロプロセッサで、低コストで高速処理が可能であり、アドレス指定範囲が広い。ホストプロセッサ3は、システムRAM6に記憶され、究極的にはRTOプロセッサ13によって処理されて画像を形成するオブジェクトを複数個示すオブジェクトリストを複数個作成し維持する。画像生成のための計算は、普通、図形オブジェクトのレベルで実施されるのみである。作成される画像各々について、ホストプロセッサ3は、最終画像に見られる各オブジェクトの位置、大きさおよび色を設定する。ホストプロセッサ3は、逐次制御器7と相互に作用してキーボード21に対処する。キーボード21によって、ユーザは、総合表示グラフィックスカラー複写システム1とインタフェイスをとって、指令を出したり制御を行ったりする、例えば、図形オブジェクトを選択して印刷する画像を形成するのである。逐次制御器7は、キーボード21からのキーボード指令を解釈して、そのキーボート指令をプロセッサバス4に乗せてホストプロセッサ3へ送る。また、ホストプロセッサ3を、複写機の標準的演算タスクを多数処理できるように構成することも可能である。

【００１０】

複写機に設けられたマイクロプロセッサ41を、ホストプロセッサ3の代わりに使用することもできる。但し、マイクロプロセッサ41が、充分な速度、通常、5MIPS以上でデータを処理でき、Cなどの高級言語でプログラムされうることが条件である。この代替案は、ソフトウェア開発とその後の保守を複雑にするという点で好ましくない。

【００１１】

実時間クロック45が設けられているので、印刷された頁を時系列に並べたり、印刷時に類別したりできる。あるいは、これらの処理の一方が可能である。

【００１２】

ホストプロセッサ3は、16ビットの外部データバスを備えている。このデータバスは、32ビットのアドレスバスで多重化される。ホストプロセッサ3からは、16種類の制御信号が供給される。最上位の16個のアドレスビット(ビット31～16)は多重化されない。しかし、アドレスビット15～4は、アドレスラッチ15によって多重化が解かれる。ホストプロセッサ3は、プロセッサバス4の二次的な制御を行う。一方、RTOプロセッサ13は、ホストプロセッサ3を制御するソフトウェアを介してロックアウトされていない限り必要な時にいつでも、DMAを介してプロセッサバス4にアクセスできる。アドレスラッチ15は、三通りの状態をとり、ホストプロセッサ3がプロセッサバス4の制御権を持つ時のみ使用される。アド

レスビット3,2および1は、ホストプロセッサ3によって直接多重化が解かれ、バーストアクセスの間にラッチ遅延が生じるのを防ぐ。バーストでは、上位アドレスビットとラッチアドレスビットとは静的状態を維持する反面、アドレスビット3～1はカウントアップする。ホストプロセッサバーストは、従って、16バイトに制限される。これらのバーストは、バイトアクセスと1/2ワードアクセスの組合せのいくつかで発生しうる。全アドレス復号化は、(256メガバイト境界に位置合わせされた) 上位4個のアドレス行について実施されるので、1個のホストプロセッサバーストが複数の装置に亙ることはない。

【００１３】

ホストプロセッサ3の多重化データバス上で、RTOプロセッサ13、システムRAM6、システムROM5、逐次制御器7およびメモリカードリーダ10が直接制御される。

【００１４】

プロセッサバス4の仲裁は、ホストプロセッサ3とRTOプロセッサ13との間で起こる。ホストプロセッサ3は、RTOプロセッサ13が演算を開始するよう指令されるまで、プロセッサバス4を支配する。RTOプロセッサ13が、プロセッサバス4の制御権を取ると、ホストプロセッサ3に終了時間を知らせる。ホストプロセッサ3には、RTOプロセッサ13がプロセッサバス4を獲得するのを止める機構が何も設けられていない。当然、RTOプロセッサ13の演算を停止すれば止めさせられるが。RTOプロセッサ13は、一旦起動されると、印刷か表示用にオブジェクトリストを用意しようとする。また、一旦獲得するとプロセッサバス4を連続的に使うことができる（RTOプロセッサ13が翻訳中である場合、内部的妨害が発生し、使用可能になるまでプロセッサバス4を開放する）。複数のオブジェクトリストから画像を作成できる。システムソフトウェアはこれを利用して、RTOプロセッサ13があまり長い間プロセッサバス4を支配しないようにする。

【００１５】

ホストプロセッサ3は、メモリマップI/Oによって、総合表示グラフィックスカラー複写機システム1の他の様々な装置と交信する。プロセッサバス4の上位4ビットは、PAL(プログラマブルアレイロジック、図示しない)によって復号され、必要なイネーブル信号および選択信号と、読取りストローブ信号および書込みストローブ信号と、バッファ制御と、準備完了信号とを全部ホストプロセッサ3に供給する。この論理回路は、ホストプロセッサ3がバス4を支配している時と、RTOプロセッサ13がバス4を支配している時に活動状態となる。

【００１６】

総合表示グラフィックスカラー複写機システム1は、マイクロプロセッサ41とマルチプレクサ43に接続されているデータポート47とデータバッファ46とを介して、現存の回路構成要素2とインタフェイスを取る。

【００１７】

システムROM5は、通常256キロビット×16機で用意される512キロバイトのROMで構成される。システムROM5は、総合表示グラフィックスカラー複写機システム1の制御プログラムばかりでなく、画像や、フォントや、切抜き題名などの、総合表示グラフィックスカラー複写機システム1で使用されるデータの見本を種々備えている。ホストプロセッサ3とRTOプロセッサ13の両方は、システムROM5内のメモリにアクセスできる。また、単一アクセスもバーストアクセスもサポートされている。システムROM5は、大容量ROMを使用できる時に使用できるように配線されることが好ましい。

【００１８】

システムRAM6は、128キロビット×8機2組で構成される256キロバイトのRAMで形成される。ホストプロセッサ3は、QPFリストなどの図形オブジェクトのキャッシュメモリとして、性能判断コードのキャッシュメモリとして、および可変記憶装置としてシステムRAM6を使用する。単一アクセスとバーストアクセスとがサポートされているのと同様に、バイト書込みもサポートされている。システムRAM6は、大容量RAMを使用可能な時に使用できるように配線されることが好ましい。

【００１９】

メモリカードリーダ10は、標準化されたメモリカードに対処するものである。このリーダを、JEIDA基準とPCMIA基準の両方に準じたカードを読込むために設けられるのが一般的である。JEIDA(日本電子産業開発協会)とPCMCIA(国際PCメモリカード機構)とは、68ピンの互換性のあるメモリカードの使用に対する基準を公表したが、どちらの基準も内容はほぼ同一である。メモリカード16は、普通、目的図形データを有するROM装置として使用されるが、フラッシュEPROMや蓄電池でバックアップされた静的RAMとしても使用可能である。メモリカード16は、図形オブジェクトのライブラリと、オブジェクト編集リストと、切抜き題名と、フォントと、文字と、動画順序と、特別プログラムとの、全部もしくはどれか一つを記憶する。これらのプログラムは、システムROM5内のプログラムの全部もしくは一部の代わりとして、もしくは、補足として使用される。静的RAMカードを使用すれば、後の使用のためにユーザの画像を保存しておくこともできる。メモリカードインタフェイスソケット8(図示しない)は、増えるていくカードを収容できることが好ましい。

【００２０】

次に、動作について述べる。ユーザは、メモリカード16を挿入し、キーボード21で適当な図形画像を選択する。適当なテンプレートが選択されると、ユーザは、メッセージをタイプするか画像を編集する。必要ならば両方を行う。次に、標準カラー複写機の機能を使用して画像印刷の操作を行う。これで画像の印刷が実施される。印刷された頁は数秒で出力される。従って、全色刷り画像の製作時間を顕著に低減でる。また、製作時間は、種々のメモリカード16上の図形オブジェクト画像の範囲の広さに依存する。

【００２１】

メモリカード16は、動画の専門家によって考案され、予めプログラムされて、ユーザによって直接購入される。ユーザは、画像を印刷して、その画像内のどこにでもテキストを追加できる。

【００２２】

メモリカード16の制約上、テンプレートに写真像を指定することはできない。しかし、スキャナ42を使って写真像を処理すれば、写真を縮小したり、ユーザが挿入したテキストを画像に追加できる。

【００２３】

メモリカードリーダ10とプロセッサバス4との間にはバッファ11を設置して、プロセッサバス4にアクセスする他の装置全部からの緩衝を図る。これによって、メモリカード16が、いかなる段階でもプロセッサバス4の論理レベルに干渉することはなくなる。ユーザは、いつでもメモリカード16を挿入したり抜取ったりできるので、避けられないバス障害も存在する。メモリカードインタフェイスソケット8(図示しない)内の短ピンを使用して、カードが抜取られる前に短時間割込みを発行できる。カードが抜取られた時に、RTOプロセッサ13がプロセッサバス4を支配している場合、ホストプロセッサ3のソフトウェアの回復時間は、RTOプロセッサ13の最大バス保有期間によって低減される。メモリカードリーダ10には、短いカード検出ピンが設けられている。これらのピンは、メモリカード16が存在するかどうかを示す挿入割込みと抜取り割込みとを発生させる。これらの信号は逐次制御器7へ送られ、屈曲したメモリカード16の抜取りや挿入の検出に使用される。検出されたメモリカード信号は、全体割込みによってホストプロセッサ3へ中継される。このように、ソフトウェアの事象を通知することによって、ホストプロセッサ3の現状が更新されて、抜取りや挿入に対処できるようになる。

【００２４】

挿入されたメモリカード16の特性を判断するために、オプションの属性メモリをメモリカード16から読取ることができる。この属性メモリは、幅が8ビットしかなく、低データバス上で読取られ、メモリカード16の予め設定されたメモリアドレスでアクセスされる。これによって、総合表示グラフィックスカラー複写機システム1を属性と速度の異なるメモリカードで使用できるようになる。メモリカードを調べて、速度とオプションの属性メモリとに基づいて、RTOプロセッサ13とホストプロセッサ3とが、メモリカード16に安全にアクセスする最善の方法を決定できるシステムソフトウェアを導入することが好ましい。

【００２５】
蓄電池でバックアップされたSRAM型のメモリカードがサポートされている場合、メモリカードリーダ10に蓄電池状態信号を供給する。蓄電池状態信号は、逐次制御器7に接続され、蓄電池が良いか悪いかを知らせる。
【００２６】
逐次制御器7は、好ましくは、エクサー82C684クォート(Exar 82C684 Quart)で実現される。エクサー82C684クォートは、全二重非同期シリアルチャネル4個と、タイマ2個と、汎用入出力ポート16個とで構成される。逐次制御器7とプロセッサバス4との接続部分は、幅が僅か8ビットなので、アクセス全部がプロセッサバス4の下位(偶数)バイト上で行われる。第一シリアル通信リンク22は、キーボード21と交信して対話入力や制御をするために使用される。ユーザは、要求や指令や選択項目や情報を入力すればよい。第二シリアル通信リンク23(図示しない)を制御器7に接続すれば、タッチパネルを設置できる。タッチパネルは、ユーザの入力に敏感に反応し、入力の位置を判断するために設けられる。第二シリアル通信リンク23(図示しない)によって、ダイアル制御手段を提供でき、グラフィックスシステムのユーザからの方向入力の受信が可能になる。
【００２７】
RTOプロセッサ13は、ホストプロセッサ3によって設定され制御されて、目的図形画像の実時間翻訳を行う。RTOプロセッサ13の一例は、同一の出願人による1992年4月の豪州特許出願第PL2147号の主張を伴う豪州特許出願において詳細に説明されている。この出願の開示は相互参照に掲載されている。
【００２８】
RTOプロセッサ13は、プロセッサバス4とインタフェイスをとるばかりでなく、専用QPFメモリ17ともインタフェイスをとる。このQPFメモリ17は、512キロバイトの25ナノ秒局部QPFメモリ(128キロビットRAM×8機×4組)で実現される。これらのRAMは、常に、割込み可能状態であり、RTOプロセッサ13は、読取りストローブ信号と書込みストローブ信号を直接に駆動する。
【００２９】
一旦設定され起動されると、RTOプロセッサ13は、システムROM5、システムRAM6またはメモリカード16からオブジェクトのリストを読取り、自分の局部メモリに格納し、オブジェクトを用意し翻訳して、出力装置の画素毎にRTOプロセッサ出力レベルバス18で8ビットデータワードを出力する。この8ビットデータワードは、当該画素で活動状態の最優先順位の可視オブジェクトに必要なレベルと効果を知らせる。好ましくは、表示リストには、実時間での図形画像の計算を可能とするオブジェクト概要データが含まれる。このデータは、例えば、システムRAM6内のキャッシュメモリに格納されるが、システムROM5かメモリカード16から直接読取ることができる二次多項フラグメント(QPF)である。
【００３０】
表示リストからQPFを読取ると、RTOプロセッサ13は、X方向とY方向の各々の方向についてQPFオブジェクトを基準化し翻訳する。これによって、潰れ効果と引張り効果を実現できるばかりでなく、異なる出力装置の異なる画素の縦横比を補正できる。
【００３１】
翻訳され基準化されて、画面から完全に外れたQPFは次に、選り除けによってオブジェクトリストから除去される。小さすぎて見ることができないQPFも除去される。出力装置の境界に跨るQPFは摘取られる。初期処理が終了すると、QPFは専用QPFメモリ17に格納される。QPF全部が専用QPFメモリ17に格納されてしまうと、各QPFの第一画素の位置に対して行毎に格納され、続いて画素毎に格納される。その後、QPF全部の走査線との交差点が計算される。これは、フレーム記録装置を使用せずに実時間で実行される。QPFは、交差点計算が行われない限り、平坦化され直線化されない。従って、倍率が高くても曲線には湾曲が保持される。交差点計算が完了すると、オブジェクトの可視順序が決まり、隠された表面が除去される。その後、次の交差点までQPF毎に優先レベルを引伸ばすことによって、色部位が充填される。次に、透明度計算と効果計算とが、ハードウェアで実時間データ

転送速度で実行される。このように、RTOプロセッサ13は、ラスタ表示器上に表示するまたは複写機で印刷するための画素データを同期出力する。その画素データは、8ビットレベルのRTOプロセッサ出力レベルバス18を介して転送される色レベルデータで構成される。

【００３２】

RTOプロセッサ13が、ホストプロセッサ3に従属しているとき、ホストプロセッサ3は、RTOプロセッサ13の制御レジスタを読取れるばかりでなく、専用QPFメモリ17を読取ることもできる。RTOプロセッサ13の制御レジスタへのアクセスは、メモリマップI/O方式で実行される。専用QPFメモリ17にアクセスするためのベースアドレスは、起動時にRTOプロセッサ13レジスタにプログラムされ、ホストプロセッサメモリマップテーブルに従って設定される。RTOプロセッサ13は、レジスタや専用QPFメモリ17へのバーストアクセスやバイト書込みをサポートしていない。

【００３３】

RTOプロセッサ13が、プロセッサバス4の制御下にあるとき、RTOプロセッサ13は、多重化が解かれたアドレスバスとデータバスとを直接駆動する。先述のように、プロセッサバス4の使用を通知で要求し、ホストプロセッサ3から許可を得る。

【００３４】

RTOプロセッサ13は、ホストプロセッサ3の優先順位の最も高い割込み(INTO)を接続されて形成する割込み出力信号を有する。この割込みを使えば、演算の終了や内部エラー事象などの多数の事象を表示できる。

【００３５】

RTOプロセッサ出力レベルバス18の8ビットの内容によって、デュアルポートRAM9のアドレスが作成される。このアドレスは、RTOプロセッサ13とキヤノンCLC500コピア25との間の色パレットとして使用される。好ましくは、デュアルポートRAM9は、多数の別々のパレット領域に分割される。予め設定された数の行がキヤノンCLC500コピア25によって印刷された後に、別のパレット領域が選択される。キヤノンCLC500コピア25は4色パスプロセスで作働する。4色パスとは、シアンとマゼンタと黄色と黒(CMYK)のパスのことである。パレット領域の交換は、キヤノンCLC500コピア25の各色パスの完成時に行われるようにタイミングが取られている。デュアルポートRAM9の一方のポートからは、RTOプロセッサ13によって選択された色が複写機インタフェイスバッファ26へ出力される。

【００３６】

RTOプロセッサ出力レベルバス18の8ビットの内容によって、どのオブジェクトが走査線の各部分で優位に立つかが決まる。オブジェクトの優先順位は、4,632画素毎行(DPL)の解像度で出力される。この解像度はA3の頁上での400ドット毎インチ(DPI)に匹敵する。優先順の情報は、デュアルポートRAM9へ渡され、オブジェクトレベル毎に一つの色が割当てられる。色はカラーレーザ複写機が印刷できる色ならどれでも良い。

【００３７】

別の実施例においては、デュアルポートRAM9は、豪州特許出願第PL2152号「色生成混合装置」と題して、同時に同出願人によって1992年4月29日申請された。この開示は本出願に組込まれている。

【００３８】

複写機インタフェイスバッファ26は、特有のタイミング条件に応じて、RTOプロセッサ13からの画素刻時情報や複写機活動開始信号や行許可信号の他に、現在の画素の色もキヤノンCLC500コピア25へ出力する。デュアルポートRAM9の他方のポートは、プロセッサバス4に接続されている。このポートからは、読取りも書込みも可能であり、ホストプロセッサ3によるバーストアクセスを可能にする。また、ホストプロセッサ3は、ソフトウェア制御による色パレット領域の変更にこのポートを使用する。キヤノンCLC500コピア25がある色パスに従事している間とか、キヤノンCLC500コピア25が現在の色パスに従事している時などいかなる時にも、ホストプロセッサ3で色パレットを変更できる。

【００３９】

複写機インタフェイスバッファ26からの出力は、RTOプロセッサ13の制御の下にマルチプレクサ43を介して複写機データストリームに組込まれる。そして、スキャナ42から直接入力したデータであるかのように印刷される。最終画像は、走査した画像部分と、総合表示グラフィックスカラー複写機システム1によって作成された図形オブジェクトで構成される部分とから形成される。画像は、カラー複写機で内部的に使用される映像転送速度、すなわち、通常約13.33メガビット毎秒で、マゼンタとシアンと黄色と黒(MCYK)のデータとして直接に実時間で生成される。別の実施例は、4ドラムプリンタでの使用に適応させたものであり、MCYKデータを同時に計算することが要求される。現存のカラーレーザ複写機、例えば、キヤノンCLC500やCLC200との互換性については、総合表示グラフィックスカラー複写機システム1には適合性があり、目的図形とフォントを使用して400ドット毎インチ(DPI)で色頁を作成することができる。

【００４０】

本発明の実施例は特定の出力装置に関する例について述べてきた。他の態様や修正案の使用も、当業者には明らかなように、本発明の範囲を逸脱することなく可能である。

【００４１】

【発明の効果】

本発明によれば、走査画像データに合成すべき図形画像のオブジェクトの可視順序を決め、走査線と二次多項フラグメントの交差点間の色を実時間レンダリングして画素データを得ることで、簡易に画素データを得るカラー処理を提供することができる。

【図面の簡単な説明】


【図１】優先的実施例の概略的ブロック図である。

【図２】図１のパネル制御機能を示す。


【符号の説明】

1　総合表示グラフィックスカラー複写機システム
2　現存の回路構成要素
3　ホストプロセッサ
4　プロセッサバス
5　システムROM
6　システムRAM
7　逐次制御器
10　メモリカードリーダ
13　RTOプロセッサ
16　メモリカード
17　専用QPFメモリ

【図１】


EXISTING COLOUR LASER COPIER
PRINTER 44
MULTIPLEXER 43
SCANNER 42
uP 41
LCD 29
DATA PORT 47
MEMORY CARD
MEMORY CARD READER 10
Buffer
DUAL PORT RAM 9
RTO PROCESSOR 13
QPF RAM 17
Latch
PROCESSOR 3
CONTROLLER 7
KEYBOARD 21
REAL TIME CLOCK
ROM 5
RAM 6
1
2
4
11
15
16
18
22
26
45

【図２】


OK
Reduc
1:1
Enlarg
Reset
Start
ENTER
Colour
ACS
Black
Full Col-
Lighter
Darker
EJECT
CAP
SHIFT
15
32
33
51
56

フロントページの続き

(56)参考文献 特開平０１－２５６８６０（ＪＰ，Ａ）
特開平０３－０８９７６６（ＪＰ，Ａ）
特開昭６２－２１３４７５（ＪＰ，Ａ）
特開昭６３－０８７８５８（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.[7]，ＤＢ名)
H04N 1/387
H04N 1/00