

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号  
特許第7364997号  
(P7364997)

(45)発行日 令和5年10月19日(2023.10.19)

(24)登録日 令和5年10月11日(2023.10.11)

(51)国際特許分類	F I		
H 0 1 L 21/20 (2006.01)	H 0 1 L	21/20	
H 0 1 L 21/205 (2006.01)	H 0 1 L	21/205	
H 0 1 L 21/265 (2006.01)	H 0 1 L	21/265	W
C 3 0 B 29/38 (2006.01)	C 3 0 B	29/38	D
C 3 0 B 25/18 (2006.01)	C 3 0 B	25/18	

請求項の数 10 (全13頁) 最終頁に続く

(21)出願番号	特願2019-70218(P2019-70218)	(73)特許権者	507107291 テキサス インスツルメンツ インコーポ レイテッド アメリカ合衆国 テキサス州 7 5 2 6 5 - 5 4 7 4 ダラス メール ステーション 3 9 9 9 ピーオーボックス 6 5 5 4 7 4
(22)出願日	平成31年3月13日(2019.3.13)	(74)代理人	230129078 弁護士 佐藤 仁
(65)公開番号	特開2020-150243(P2020-150243 A)	(72)発明者	高見澤 彰一 群馬県高崎市東町2 1 8 番 1
(43)公開日	令和2年9月17日(2020.9.17)	審査官	桑原 清
審査請求日	令和4年3月11日(2022.3.11)		

最終頁に続く

(54)【発明の名称】 窒化物半導体基板

(57)【特許請求の範囲】

【請求項1】

シリコン基板の上に窒化物半導体がエピタキシャル成長される半導体基板であって、  
前記シリコン基板が、

第1のドーパント濃度を有するシリコン単結晶基板と、

前記シリコン単結晶基板上に形成されるエピタキシャルシリコン層であって、前記第1の  
ドーパント濃度よりも低い第2のドーパント濃度を有する、前記エピタキシャルシリコン  
層と、

前記シリコン単結晶基板に形成されるミスフィット転位層と、

を有する、半導体基板。

【請求項2】

請求項1に記載の半導体基板であって、

前記ミスフィット転位層が、前記シリコン単結晶基板と前記エピタキシャルシリコン層  
との間の界面の下の1 . 5 μ m以上の深さにミスフィット転位の最大密度を有する、半導  
体基板。

【請求項3】

請求項1に記載の半導体基板であって、

前記第1のドーパント濃度が  $2 \sim 4 \times 10^{19} \text{ atoms / cm}^3$  であり、前記第2のドー  
パント濃度が  $1 \sim 2 \times 10^{16} \text{ atoms / cm}^3$  である、半導体基板。

【請求項4】

請求項 1、2 又は 3 に記載の半導体基板を製造する方法であって、

シリコン鏡面ウエーハを前記シリコン単結晶基板として、その主表面上に該シリコン鏡面ウエーハと格子定数の異なるシリコン単結晶薄膜を気相成長させて、格子定数の違いに基づくミスフィット転位を前記シリコン単結晶薄膜との界面に生じさせたエピタキシャルウエーハを製造する工程と、

該エピタキシャルウエーハを前記シリコン基板として、窒化物半導体をエピタキシャル成長する工程と、

を含む方法。

【請求項 5】

シリコン基板の上に窒化物半導体がエピタキシャル成長され、シリコン単結晶基板にミスフィット転位が存在する、半導体基板を製造する方法であって、

10

シリコン鏡面ウエーハにシリコンエピタキシャル層を気相成長する際に、該シリコンエピタキシャル層と格子定数の異なるエピタキシャル層を挟み込むように成長して、格子定数の違いに基づくミスフィット転位をエピタキシャル層中に生じさせたエピタキシャルウエーハを製造する工程と、

該エピタキシャルウエーハを前記シリコン基板として、窒化物半導体をエピタキシャル成長する工程と、

を含む方法。

【請求項 6】

シリコン基板の上に窒化物半導体がエピタキシャル成長され、シリコン単結晶基板にミスフィット転位が存在する、半導体基板を製造する方法であって、

20

リン、ボロン、アンチモン、炭素又はゲルマニウムの 1 種以上を  $5 \times 10^{14} \text{ atoms/cm}^2$  以上のドーズ量で前記シリコン単結晶基板としてのシリコン鏡面ウエーハにイオン注入する工程と、

回復熱処理をする工程と、

前記シリコン鏡面ウエーハにミスフィット転位を生じさせるように前記シリコン鏡面ウエーハにエピタキシャル層をエピタキシャル成長させる工程と、

前記シリコン鏡面ウエーハを前記シリコン基板として、窒化物半導体をエピタキシャル成長させる工程と、

を含む方法。

30

【請求項 7】

半導体基板を製造する方法であって、

リン、ボロン、アンチモン、炭素又はゲルマニウムの 1 つ又はそれ以上を  $5 \times 10^{14} \text{ atoms/cm}^2$  のドーズ量でシリコン鏡面ウエーハにイオン注入することと、

前記シリコン鏡面ウエーハに対して回復熱処理を行うことと、

前記シリコン鏡面ウエーハにミスフィット転位を生じさせるように前記シリコン鏡面ウエーハ上にエピタキシャルシリコン層をエピタキシャル成長させることと、

を含む方法。

【請求項 8】

半導体装置を形成する方法であって、

40

シリコンウエーハ上にエピタキシャルシリコン層を形成することであって、前記エピタキシャルシリコン層が前記シリコンウエーハの格子定数と異なる格子定数を有し、前記格子定数における差が前記シリコンウエーハにミスフィット転位の層を生じさせる、前記形成することと、

前記エピタキシャルシリコン層の上に窒化物半導体層をエピタキシャル成長させることと、を含む方法。

【請求項 9】

請求項 8 に記載の方法であって、

前記シリコンウエーハが  $2 \sim 4 \times 10^{19} \text{ atoms/cm}^3$  のドーパント濃度を有し、前記エピタキシャルシリコン層が  $1 \sim 2 \times 10^{16} \text{ atoms/cm}^3$  のドーパント濃度を有

50

する、方法。

【請求項 10】

請求項 8 に記載の方法であって、

前記ミスフィット転位の層が、前記シリコンウエーハと前記エピタキシャルシリコン層との間の界面の下の 1.5  $\mu\text{m}$  以上の深さに位置する、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、窒化物半導体をシリコン単結晶基板（以下では、シリコン基板と表記する）にエピタキシャル成長した、例えば、GaN on Si ウエーハに代表される窒化物半導体基板を製造するためのシリコン基板、及び、この基板上へ窒化物半導体をエピタキシャル成長した半導体基板に関する。

10

【背景技術】

【0002】

窒化物単結晶は、液相からの成長が極めて難しいため、安価なシリコン基板上やサファイア基板上に窒化物半導体をエピタキシャル成長した半導体基板の形で広く用いられている。しかし、シリコン基板やサファイア基板上に窒化物半導体層を厚く成長すると、格子定数の違いや熱膨張率の違いから応力が発生して転位や反りが発生する。特にシリコン基板を用いた場合は、窒化物半導体層の転位密度が高くなりデバイスの電気特性を悪化させてしまうという問題がある。また、基板の反りが大きくなり半導体装置でのウエーハ処理に支障をきたすことや、窒化物半導体エピタキシャル層にクラックが発生するという問題がある。

20

【0003】

基板の反りの問題を改善する手段として、シリコン基板を厚くする方法が特許文献 1 に紹介されている。反りが小さくなり、デバイスを作製する製造ラインで対応できる 1 mm 程度までの厚い基板が用いられている。シリコン基板に不純物を高濃度にドーピングすることにより、不純物硬化により基板を固くして、反りの増大を抑制する方法も提案されている。

【0004】

さらに、特許文献 2 には、シリコン基板の背面に熱膨張率がシリコンよりも小さな材料の薄膜を付与することにより、反りの発生をとクラックの発生を抑制するための手法が開示されている。高温でシリコン基板に大きな熱応力を与えるとスリップ転位が発生するという問題があるため、低温での窒化物半導体基板の反りを低減してクラックの発生を抑制できる範囲は限られてしまう。

30

【0005】

シリコン基板に窒化物半導体をエピタキシャル成長する時には、基板とエピタキシャル層の格子不整をミスフィット転位の導入により緩和しつつ、表面側への転位の伝播を効果的に抑制することができるバッファ層を窒化物半導体層に形成して、窒化ガリウムのエピタキシャル成長をおこなう方法が広く用いられている。そのバッファ層はエピタキシャル成長後に室温まで冷却する際に窒化物半導体とシリコン結晶の熱膨張率の違いによって生ずる熱応力の緩和を行う役割も担うため、二つの役割の両立は現状では十分できていない。

40

【先行技術文献】

【特許文献】

【0006】

【文献】特開 2014 - 192246 号公報  
特開 2010 - 272781 号公報

【非特許文献】

【0007】

【文献】阿部孝夫著、「シリコン」（結晶成長とウエーハ加工）、培風館、（1994）

50

, pp 17, 図 2.5 及び pp 45, 図 3.22  
杉田吉充, 日本結晶学会誌, 12, (1970), pp. 100

【発明の概要】

【発明が解決しようとする課題】

【0008】

上述のように、窒化物半導体をシリコン基板上にエピタキシャル成長する際には、格子定数のミスマッチや、熱膨張率の違いから生ずるエピタキシャル層とシリコン基板界面に生ずる大きな応力とそれにより発生する反りを改善するための幾つかの手法の提案がなされてきた。しかし、シリコン基板を窒化物半導体のエピタキシャル成長用基板として用いる場合には、サファイア基板を用いる場合と比較して反りの発生が大きな障害となってきた。また、窒化物半導体層表面の転位密度はサファイア基板を用いた場合より一桁程度大きく、シリコン基板が広く用いられる状況には至っていない。

10

【0009】

シリコンウエーハを窒化物半導体のエピタキシャル成長の基板として用いようとする理由は、コスト低減を目的とした大口径化である。サファイア基板は2インチ、3インチが主流であるのに対し、シリコン基板は6インチが主流である。しかし、ウエーハの直径が大きくなると反りの問題解決は格段に難しくなっていく。ウエーハの反りが大きくなるとデバイス製造工程で装置がウエーハを処理出来なくなるという問題やクラックが発生するという問題が起こる。

【0010】

窒化ガリウムとシリコンの格子定数の違いが極めて大きいため、バッファー層を形成してから窒化ガリウムのエピタキシャル成長がおこなわれる。該バッファー層中では高密度のミスフィット転位の導入により格子歪みが緩和される。このミスフィット転位の大半はエピタキシャル界面に平行に伸びる刃状転位であるため表面に伸びる転位は限定される。ガリウムやアルミニウムの組成を急激に周期的に変化させた窒化物バッファー層や、III族元素の組成に勾配をつけた窒化物バッファー層によってミスフィット転位が表面に伸びないように様々な工夫がなされている。バッファー層は格子歪みの緩和だけでなく、エピタキシャル成長後の冷却時に熱膨張率の違いから生ずる熱歪みをそのミスフィット転位によって緩和している。

20

【0011】

このバッファー層は、エピタキシャル成長後に室温まで冷却する際に生ずる熱膨張率の違いによる反りの発生を抑制する能力に優れたものが望ましい。ウエーハの反りが大きくなるとデバイスの製造ができなくなるからであり、窒化物半導体層にクラックが発生すると、クラック発生に伴う異物の発生により歩留まりが著しく低減するからである。クラックや反りが発生しにくいサファイア基板では、バッファー層は熱歪み緩和の役割が減る。その結果、サファイア基板の場合にはシリコン基板を用いた場合より、デバイスが形成される領域の窒化物半導体の転位密度は、1桁前後低くなる。

30

【0012】

シリコンウエーハを窒化物半導体のエピタキシャル成長の基板として用いようとする理由の一つに、窒化ガリウムの優れた特性を利用して高性能の高耐圧トランジスタを実用化しようという目標がある。そのようなトランジスタの実用化が始まっているが、電流コラプス等の結晶品質に関連する課題の完全な解決も課題として残されている。反りの問題と共に窒化物半導体層の結晶性の向上が期待されている。GaN on Siウエーハを用いてLEDの製造を行おうとする試みも一部で行われているが、窒化ガリウム結晶の転位密度が高く発光効率が低くなるため、大口径ウエーハを用いるメリットを生かせず、未だサファイア基板を凌駕するには至っていない。

40

【0013】

LED用に広く用いられているサファイア基板上に窒化物半導体を成長したエピタキシャルウエーハでは、サファイアよりも窒化物半導体の熱膨張率は15%小さいため、冷却後窒化物半導体膜に圧縮応力がかかる。そのためクラックの発生が起こり難くない。2イン

50

チから3インチの小口径基板が広く用いられているので反りも小さくなり問題になることは殆どない。そのためバッファ層は、格子歪みの緩和に重点を置き、表面に伸びる貫通転位の密度が増大しないように最適化することができる。

【0014】

それに対して、窒化物半導体をシリコン基板上にエピタキシャル成長する時は、窒化物半導体の熱膨張率がシリコンより60%以上大きくなるので大きな反りの発生や引っ張り応力によるクラックの発生が問題になる。室温への冷却で生ずる熱歪みの緩和を優先しつつ、格子歪みの緩和をおこなうことが必要になるため、バッファ層のミスフィット転位を高密度に導入することが必要となりバッファ層上部へ伸びる貫通転位の密度も高くなってしまふ。

10

【課題を解決するための手段】

【0015】

以下では、シリコン基板上に窒化ガリウム結晶をエピタキシャル成長したウエーハ、所謂、GaN on Si に限定して説明する。

従来、窒化物半導体基板の製造においては、シリコン結晶と窒化ガリウム結晶の格子定数のミスマッチに伴う歪みとエピタキシャル成長後の冷却時に熱伝導率の違いから生ずる熱歪みを、窒化ガリウム側に形成される窒化アルミニウムと窒化ガリウムとそれらの混晶からなるバッファ層によって緩和している。本発明は、上記の2つの種類の歪みをシリコン基板側からも緩和して、前記バッファ層上の窒化ガリウム層の貫通転位密度を低減するとともに、クラックの発生や大きな反りが発生しない窒化ガリウム基板の製造を可能とすることを特徴としている。

20

【0016】

本発明者らは、シリコン基板上にエピタキシャル成長する窒化ガリウム層の結晶品質を向上させながら大きな反りやクラックの発生を防ぐために、シリコン基板にミスフィット転位を発生させて、シリコン側からも窒化ガリウムのエピタキシャル成長時にシリコン基板との界面に生ずる格子歪みを緩和し、エピタキシャル成長後に室温まで冷却する際に熱膨張率の違いにより生ずる熱歪みを緩和し、反りの小さい結晶性の良い窒化ガリウムエピタキシャルウエーハを製造する手法を考案した。

【0017】

共有結合半径の小さなボロン又はリンを  $1 \times 10^{19}$  atoms / cc 以上にドーブしたシリコン鏡面ウエーハに、ノンドープ又はボロン、リン、ヒ素を  $1 \times 10^{18}$  atoms / cc 以下の濃度にドーブしたシリコンエピタキシャル層を成長したとき、前記鏡面ウエーハと前記エピタキシャル層の界面に格子不整が生じ、シリコンエピタキシャルウエーハは凸形状となる。共有結合半径の大きなヒ素やアンチモンを高濃度にドーブしたシリコン鏡面ウエーハを用いた場合には凹形状になる。エピタキシャル層が厚くなるに従い応力が増大し反りが大きくなっていく。低抵抗のシリコン基板に高抵抗のシリコンエピタキシャル膜厚を厚く成長するとミスフィット転位が発生して応力が緩和され、塑性変形により反りが半分程度に減少することはシリコンのエピタキシャル製造で良く知られていることでもある。(図1)

30

【0018】

単結晶シリコンは常温では塑性を示さない。高温でも無転位の単結晶シリコンは弾性変形をするが、ある大きさ以上の応力が加えられると転位が導入され塑性変形が起こるようになる。結晶方位と応力の状態により発生する転位の種類や伸びる方向が決まる。エピタキシャル成長界面が(111)面の場合、格子不整を緩和するミスフィット転位は主に成長界面に平行に伸びる刃状転位となる。転位が発生した領域では塑性変形が容易に起こるようになる。このような現象はシリコンでは800以上の温度で顕在化することが知られている。図3に900でのシリコン無転位結晶と有転位結晶の応力歪み曲線の概略図を示した。(非特許文献1を参照)

40

【0019】

窒化物半導体をシリコン基板にエピタキシャル成長した時は、格子不整が非常に大きい

50

ので、成長初期に直ちにミスフィット転位が発生する。応力が成長界面に平行に保たれるように工夫してバッファ層を形成し、格子不整をある程度まで緩和した後にデバイスが形成される窒化ガリウム結晶をその上に成長する。バッファ層で格子不整の緩和を進めるとき、転位の一部が表層に向かって伸びる貫通転位になる。この貫通転位の密度を下げたためバッファ層の構造が色々工夫されている。

#### 【0020】

しかしながらサファイア基板を用いる場合に比較して、シリコン基板を用いると窒化ガリウム結晶の貫通転位密度は一桁程度高くなりLED用には殆ど用いられていない。その最大の理由は、窒化ガリウムに対する熱膨張率の比率が、サファイアが1.16に対してシリコンは0.6であるため、エピタキシャル成長後の冷却時に生ずる熱応力に大きな違いがあるためと考えられる。シリコン基板を用いた時には、窒化物半導体のバッファ層の特性は熱応力の緩和が優先されることとなる。本法においては、シリコン基板中のミスフィット転位も熱応力の緩和に寄与してクラックや反りの発生を抑制して、貫通転位の発生が少ないバッファ層の利用が可能となる。

10

#### 【0021】

シリコンパワーMOSFETでは、ミスフィット転位がデバイス製造での歪みにより貫通転位となりデバイス領域に伸びてリーク電流増大の原因になる場合があるためミスフィット転位の発生を抑制する技術が検討されている。ミスフィット転位同士が近接すると相互作用が起こり、表面に向かって伸びる貫通転位となることも知られている。(非特許文献2) 1050 ~ 1150 の範囲で窒化ガリウムのエピタキシャル成長がおこなわれた後、室温に冷却される過程で生ずる熱歪みのミスフィット転位への影響は複雑である。シリコン基板中に意図的に導入されたミスフィット転位が、窒化物半導体バッファ層から100 $\mu$ m以上離れると応力緩和の効果は減少するが、どの程度接近すると転位間の相互作用が生じ貫通転位を増大させるかについては、窒化物バッファ層の製造方法との関係もあり個別の検討が必要な課題である。

20

#### 【0022】

転位が発生していないシリコン基板では、塑性変形が起こり難くなることが図3から理解される。その分窒化物半導体のバッファ層側に大きな応力がかかり、その応力を緩和するために高密度のミスフィット転位が発生するようになる。転位密度が高くなるので、転位が交差したりして貫通転位となる確率も上がり、バッファ層の上方向に伸びる転位密度が高くなると考えられる。

30

#### 【0023】

シリコンのエピタキシャルウエーハにミスフィット転位を発生させる方法については幾つかの方法があるが、以下では、比較的基板の入手、製造が簡単な超低抵抗シリコン鏡面ウエーハをその基板に用いる方法を中心に説明する。

非常に低抵抗のシリコンの基板に高抵抗の厚いエピタキシャル膜を成長した場合にミスフィット転位が発生することがある。それを回避するための対策は色々検討されてきているが、本法では、逆に、ミスフィット転位が発生するように基板とエピタキシャル成長の条件を決める必要がある。

#### 【0024】

前述のシリコン鏡面基板の不純物濃度は、 $1 \times 10^{19}$  atoms/cm<sup>3</sup>以上、エピタキシャル層の不純物濃度は、 $2 \times 10^{18}$  atoms/cm<sup>3</sup>以下である場合が一般的である。リン、またはボロンが高濃度にドーピングされた(低抵抗)シリコン鏡面基板に低濃度にドーピングされた(高抵抗)エピタキシャル膜が成長されたときは、界面に0.01%程度の格子不整が生じ(非特許文献2)表面側が凸型の反りが、高濃度のヒ素、アンチモンがドーピングされた低抵抗基板に低濃度のドーパントがドーピングされた(高抵抗)エピタキシャル膜が成長されたときは、表面側が凹型の反りが発生する。高温で高抵抗のエピタキシャル成長が進み、エピタキシャル層が厚くなっていくと、基板との格子定数のミスマッチから生ずる応力が増大しウエーハの反りが大きくなっていく。エピタキシャル膜厚が臨界膜厚を超えるとミスフィット転位が発生し塑性変形により応力が緩和され反りが小さくなる。(

40

50

図 1 )

【 0 0 2 5 】

ミスフィット転位が発生するかどうかは、シリコンのエピタキシャル成長温度（熱処理温度）や、基板の抵抗率、エピタキシャル層の厚さにより決まる。（図 2 参照）ミスフィットが発生した基板は、非特許文献 1 に紹介されているように X 線トポグラフで観察、評価することができる。そのような方法を用いなくても、広い範囲に存在する時は集光灯下の目視観察でも表面にメッシュ状の段差として確認することができる。

【 0 0 2 6 】

本発明ではシリコンエピタキシャルウエーハ中にミスフィット転位を形成するためにシリコン鏡面ウエーハのドーパントの濃度を高くする方法だけでなく、シリコンエピタキシャル層中にボロン、リンが高濃度にドーパされた層を形成してもよい。1 層以上の薄いシリコンゲルマニウム層をエピタキシャル層に挿入しても良い。

10

【 0 0 2 7 】

低抵抗のシリコン鏡面ウエーハや高濃度のエピタキシャル層をエピタキシャル基板に形成するのではなく、シリコン鏡面ウエーハに、リン、ボロン、アンチモン、炭素やゲルマニウムを 1 種以上、 $5 \times 10^{14} \text{ atoms/cm}^2$  以上のドーパ量でイオン注入した後に回復熱処理をしたのち、シリコンエピタキシャル成長をしてミスフィット転位を導入したシリコン基板に窒化物半導体をエピタキシャル成長しても良い。

【発明の効果】

【 0 0 2 8 】

以上説明したように、本発明によれば、窒化物半導体をシリコン基板上にエピタキシャル成長する時に、ミスフィット転位を発生させて塑性変形が起こり易くしたシリコンエピタキシャルウエーハを用いて、窒化物半導体をエピタキシャル成長した時にシリコン基板との界面に生ずる格子不整による応力を窒化物半導体側に形成するバッファ層だけで緩和するのではなく、シリコン基板側からも緩和させることができるようにした。その結果、反りの小さい良好な結晶性をもった窒化物半導体結晶層がシリコン結晶上に形成できるようになる。

20

【 0 0 2 9 】

窒化物半導体結晶をシリコン結晶上にエピタキシャル成長した後、室温まで冷却する際、シリコンと窒化物半導体の熱伝導率の違いから大きな凹形状の反りが発生し、時には窒化物半導体層にクラックが発生する。図 4 に示したように、基板となるシリコンエピタキシャルウエーハにミスフィット転位を形成することで、800 程度までの冷却時に生ずる熱応力をシリコン基板側でも塑性変形して緩和するので、室温まで冷却した時の熱応力は小さくなり、反りやクラックの発生を防止できるようになる。

30

【図面の簡単な説明】

【 0 0 3 0 】

【図 1】エピタキシャル成長が進んでエピ層が厚くなりミスフィット転位が発生した時と、その直前の反りの状況を模式的に示した図である。

【図 2】1130 成長でのシリコンエピタキシャルウエーハのエピ層厚さと基板の抵抗率とミスフィット転位の発生に関係を表した図面である。

40

【図 3】シリコンの無転位結晶と有転位結晶の 900 における応力 歪み曲線図である。（引っ張り歪み付加）

【図 4】本発明のエピタキシャル基板にミスフィット転位がある場合と、無い場合の窒化物半導体の冷却工程における応力の状況を示した図である。

【図 5】本発明の半導体基板を用いた半導体装置の模式的な図面である。

【発明を実施するための形態】

【 0 0 3 1 】

以下では、GaN on Si 基板の標準的製法を例に説明する。用いる設備によってはこの条件が最適でない場合もある。ヒーター加熱型の枚葉 MOCVD 装置を用いて、HEMT 用の GaN on Si ウエーハを製造することを前提に最良の形態について説明する。

50

## 【0032】

図1は、極めて低抵抗のp型基板に数 cmのエピ層が形成された(P/P++タイプの)シリコンエピタキシャルウエーハである。その基板は150mmの結晶方位(111)のCZ基板でボロンが $2 \sim 4 \times 10^{19} \text{ atoms/cm}^3$ の範囲でドーピングされている。エピタキシャル成長は枚葉式リアクターによりトリクロロシランをシリコンソースとしてエピタキシャル層の成長をおこなった。エピタキシャル層には $1 \sim 2 \times 10^{16} \text{ atoms/cm}^3$ の濃度のボロンがドーピングされている。図1(A)は1200で6 $\mu\text{m}$ の厚さのエピタキシャル成長をおこなったミスフィット転位(MFD)が発生しているエピタキシャルウエーハである。図1(B)は1120で4 $\mu\text{m}$ の厚さのエピタキシャル成長をおこなったミスフィットが発生していないエピタキシャルウエーハである。

10

## 【0033】

図1(A)のエピタキシャルウエーハの全てについて、ミスフィット転位により発生する60°で交差するメッシュ状の微小な段差を、集光灯下で目視観察により確認している。その一部を抜き取り、X線トポグラフによりミスフィット転位が発生していることを確認している。反りは14 $\mu\text{m}$ 以下であった。

## 【0034】

図1(B)のエピタキシャルウエーハについて、ミスフィット転位により発生する60°で交差するメッシュ状の微小な段差は集光灯下での目視観察によっては確認できなかった。その中の1枚のウエーハを抜き取ってX線トポグラフにより観察したが、ミスフィット転位の発生は確認されなかった。反りは22 $\mu\text{m}$ 前後であった。

20

## 【0035】

次に該シリコンエピタキシャル基板にMOCVD装置を用いて窒化物半導体をエピタキシャル成長して、GaN on Siウエーハを作る工程について説明する。MOCVD装置は枚葉式の実験用リアクターを用いた。シリコンエピタキシャル基板を1120の水素雰囲気中でプレアニールした後、TMA(トリメチルアルミニウム)とNH<sub>3</sub>(アンモニア)ガスにより、AlN膜を100nmの厚さに成長して初期層を形成した。

## 【0036】

次に、初期層上にバッファー層を形成した。バッファー層は5nm程度の厚さのAlNからなる第1層とTMG(トリメチルガリウム)とNH<sub>3</sub>(アンモニア)ガスにより成長する5nm程度の厚さのGaNからなる第2層を数十から百数十回繰り返して成長する。ここではバッファー層の厚さを1000nmとした。

30

## 【0037】

バッファー層の成長に続いて、その上に窒化ガリウム層(iGaN層)を成長した。この活性層と呼ばれる窒化ガリウム層の成長時には不純物をドーピングしていない。ここでは、窒化ガリウム層の厚さが2.5 $\mu\text{m}$ のGaN on Siウエーハを作成した。該窒化ガリウム層の上に、AlGaN(Al組成0.25)からなるバリア層を形成した。バリア層の厚さは25nmとしている。このような製法により図5に示した構造のHEMTデバイス用の基板として用いられるGaN on Siウエーハを作成した。

## 【0038】

以上で説明した基本的な製法を基本として、条件が異なる実施例について以下で説明していくが、本発明はこれに限定されるものではない。

40

## 【実施例1】

## 【0039】

シリコン基板として、図1(A)に示したミスフィット転位が発生しているエピタキシャル基板を用いた。1120の水素雰囲気中でプレアニールした後、温度を変更せずにAlNの初期層を100nmの厚さに形成し、連続してバッファー層の成長をおこなった。バッファー層の全体の厚さは1000nmである。バッファー層の上に成長する活性層の窒化ガリウム層は1120で成長し、その厚さは2500nmとした。このような方法で作製されたGaN on Si基板のうち、GaN層(iGaN層とAlGaN層)の結晶品質をX線回折法(XRD)によりピーク波形の半値幅(arcsec)で評価した。

50

その結果、(102)面の半値幅は399 arcsec、(002)面の半値幅は318 arcsecであった。このGaN on Siウエーハでは全面でクラックの発生は見られなかった。

【実施例2】

【0040】

シリコン基板として、図1(A)に示したミスフィット転位が発生しているエピタキシャル基板を用いた。1120の水素雰囲気中でプレアニールした後、HClガスによりエピタキシャル層を2μmエッチングして、エピタキシャル層の厚さを4μmにした後、(実施例1)と同様にプロセスを進めて、GaN on Siウエーハを得た。得られたGaN on Siウエーハのうち、GaN層(iGaN層とAlGaN層)をX線回折法で評価した。その結果、(102)面の半値幅は433 arcsec、(002)面の半値幅は367 arcsecであった。ウエーハ全面でクラックの発生は見られなかった。

10

【実施例3】

【0041】

シリコン基板として、図1(A)に示したミスフィット転位が発生しているエピタキシャル基板を1120の水素雰囲気中でプレアニールした後にHClガスによりエッチングしエピ層を1.5μmの厚さにした後、(実施例1)と同様にプロセスを進めて、GaN on Siウエーハを得た。得られたGaN on Siウエーハのうち、GaN層(iGaN層とAlGaN層)をX線回折法で評価した。その結果、(102)面の半値幅は568 arcsec、(002)面の半値幅は454 arcsecであった。ウエーハ外周部にクラックの発生は見られなかった。

20

【0042】

(比較例1)

シリコン基板として、図1(B)に示したミスフィット転位が発生していないエピタキシャル基板を用いた点以外は、(実施例1)と同様にプロセスを進めて、GaN on Siウエーハを得た。得られたGaN on Siウエーハのうち、GaN層(iGaN層とAlGaN層)をX線回折法で評価した。その結果、(102)面の半値幅は447 arcsec、(002)面の半値幅は572 arcsecであった。ウエーハの外周部約20mm内にもクラックの発生が見られた。

【0043】

30

(比較例2)

シリコン基板として、20cmの150mmのCZ鏡面ウエーハを用いた。それ以外は(実施例1)と同様にプロセスを進めて、GaN on Siウエーハを得た。得られたGaN on Siウエーハのうち、GaN層(iGaN層とAlGaN層)をX線回折法で評価した。その結果、(102)面の半値幅は641 arcsec、(002)面の半値幅は502 arcsecであった。ウエーハの外周部約20mm内にもクラックの発生が見られた。

【0044】

実施例1、実施例2、実施例3、比較例1、比較例2について、シリコン基板の条件とXRDの半値幅、クラックの発生状況を表にまとめて示した。

40

【表 1】

	実施例 1	実施例 2	実施例 3	比較例 1	比較例 2
Si 基板	EP(P/P++) (MFD 発生)	EP(P/P++) (MFD 発生)	EP(P/P++) (MFD 発生)	EP(P/P++) (MFD なし)	PW (P - ) (MFD なし)
SiEP 厚	6.0 $\mu$ m	4.0 $\mu$ m	1.5 $\mu$ m	4.0 $\mu$ m	—
iGaN 膜厚	2500 nm	2500 nm	2500 nm	2500 nm	2500 nm
XRD (002)	318	367	454	447	502
XRD (102)	399	433	568	572	641
クラック	発生なし	発生なし	発生なし	発生 外周 20 mm	発生 外周 20 mm

10

20

## 【0045】

表 1 から、エピタキシャル層のある深さにミスフィット転位を発生させて塑性変形を起こり易くしたシリコン基板に窒化物半導体をエピタキシャル成長すると、クラックの発生が抑制され、窒化物半導体のエピタキシャル層の結晶性が向上すること、及び、ミスフィット層が界面に 1.5 $\mu$ m 迄近づくと効果も悪影響もなくなるという傾向が確認された。高濃度のボロンをドーピングしたシリコン基板を用いてもクラック発生に対する抑制効果はなかった。

## 【符号の説明】

## 【0046】

- 1 1、 シリコンエピタキシャル層
- 1 2、 シリコン単結晶基板（低抵抗）
- 1 3、 ミスフィット転位
- 1 4、 ミスフィットが発生したエピタキシャルウエーハの反り
- 1 5、 ミスフィット未発生のエピタキシャルウエーハの反り
- 3 3、 初期層
- 3 4、 AlN 層
- 3 5、 GaN 層
- 3 6、 バッファ層
- 3 7、 活性（iGaN）層
- 3 8、 バリア層
- 4 1、 ソース電極
- 4 2、 ドレイン電極
- 4 3、 ゲート電極


30

40


50

【図面】

【図 1】




【図 2】




10

20

【図 3】



【図 4】




30

40

50

【 図 5 】



10

20

30

40

50

---

フロントページの続き

(51)国際特許分類

C 2 3 C 16/34 (2006.01)

F I

C 2 3 C 16/34

(56)参考文献

特開 2 0 1 8 - 0 1 1 0 6 0 ( J P , A )

特開 2 0 0 6 - 3 2 7 9 3 1 ( J P , A )

特開昭 6 3 - 2 4 9 3 7 7 ( J P , A )

特開 2 0 0 9 - 1 4 3 7 5 6 ( J P , A )

特開 2 0 0 7 - 0 7 3 8 7 3 ( J P , A )

米国特許出願公開第 2 0 1 1 / 0 2 6 3 0 9 8 ( U S , A 1 )

(58)調査した分野 (Int.Cl., D B 名)

H 0 1 L 2 1 / 2 0

H 0 1 L 2 1 / 2 0 5

H 0 1 L 2 1 / 2 6 5

C 3 0 B 2 9 / 3 8

C 3 0 B 2 5 / 1 8

C 2 3 C 1 6 / 3 4