

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局(43) 国际公布日
2017年7月13日 (13.07.2017) WIPO | PCT(10) 国际公布号
WO 2017/117846 A1(51) 国际专利分类号:
G09G 3/36 (2006.01)

中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。

(21) 国际申请号: PCT/CN2016/074465

(74) 代理人: 深圳市德力知识产权代理事务所 (COMI-
PS INTELLECTUAL PROPERTY OFFICE); 中国广
东省深圳市福田区上步中路深勘大厦 15E, Guang-
dong 518028 (CN)。

(22) 国际申请日: 2016 年 2 月 24 日 (24.02.2016)

(81) 指定国(除另有指明, 要求每一种可提供的国家保
护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG,
BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR,
CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB,
GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS,
JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU,
LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA,
RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST,
SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ,
VC, VN, ZA, ZM, ZW。

(25) 申请语言: 中文

(84) 指定国(除另有指明, 要求每一种可提供的地区保
护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA,
RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ,
BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH,
CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE,

(26) 公布语言: 中文

(30) 优先权: 201610003068.4 2016 年 1 月 4 日 (04.01.2016) CN

(71) 申请人: 武汉华星光电技术有限公司 (WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。

(72) 发明人: 肖军城 (XIAO, Juncheng); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。 颜尧 (YAN, Yao); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。 戴荣磊 (DAI, Ronglei); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。 曹曹操 (CAO, Shangcao);

[见续页]

(54) Title: GOA CIRCUIT

(54) 发明名称: GOA 电路




图 1

(57) Abstract: A GOA circuit, provided with a forward and reverse scanning control module (100), an output module (200), an output pull-down module (300), a node control module (400), a second node signal input module (500), a second node signal control module (600), a voltage stabilisation module (700) and a second capacitor (C2). Forward and reverse scanning of the circuit is controlled via ninth and tenth thin film transistors (T9, T10), a signal input of a second node (P(n)) is controlled via first and eleventh thin film transistors (T1, T11), and mutual control between a first node (Q(n)) and the second node (P(n)) is implemented via second, fourth and fifth thin film transistors (T2, T4, T5). The GOA circuit is applied to a display having a bilateral drive interlaced scanning architecture, respectively accessing four different clock signals via GOA circuits on two sides to reduce GOA circuit signal line load, weaken the degree of signal delay, and decrease GOA circuit power consumption.

(57) 摘要:

[见续页]



本国际公布:

IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO,
RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI,
CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD,
TG)。 — 包括国际检索报告(条约第 21 条(3))。

一种 GOA 电路，设置有正反向扫描控制模块（100）、输出模块（200）、输出下拉模块（300）、节点控制模块（400）、第二节点信号输入模块（500）、第二节点信号控制模块（600）、稳压模块（700）、及第二电容（C2）；通过第九和第十薄膜晶体管（T9、T10）控制电路的正反向扫描，通过第一和第十一薄膜晶体管（T1、T11）控制第二节点（P(n)）的信号输入，通过第二、第四和第五薄膜晶体管（T2、T4、T5）实现第一节点（Q(n)）与第二节点（P(n)）的相互控制，同时该 GOA 电路应用于双边驱动隔行扫描架构的显示器，可通过两边的 GOA 电路分别接入四条不同的时钟信号来降低 GOA 电路的信号线的负载，减弱信号延迟的程度，降低 GOA 电路的功耗。

GOA 电路

技术领域

本发明涉及显示技术领域，尤其涉及一种 GOA 电路。

5

背景技术

液晶显示器（Liquid Crystal Display, LCD）具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理（PDA）、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。

现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组（backlight module）。液晶显示面板的工作原理是在薄膜晶体管阵列基板（Thin Film Transistor Array Substrate, TFT Array Substrate）与彩色滤光片基板（Color Filter, CF）之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。

主动矩阵式液晶显示器（Active Matrix Liquid Crystal Display, AMLCD）是目前最常用的液晶显示器，包含多个像素，每个像素各受一个薄膜晶体管（Thin Film Transistor, TFT）的控制，该 TFT 的栅极连接至沿水平方向延伸的扫描线，漏极连接至沿垂直方向延伸的数据线，源极连接至对应的像素电极。如果在水平方向的某一扫描线上施加足够的正电压，则会使得连接在该条扫描线上的所有 TFT 打开，将数据线上所加载的数据信号电压写入像素电极中，控制不同液晶的透光度进而达到控制色彩的效果。

主动矩阵式液晶显示器水平扫描线的驱动（即栅极驱动）最初由外接的集成电路（Integrated Circuit, IC）来完成，外接的 IC 可以控制各级水平扫描线的逐级充电和放电。GOA 技术（Gate Driver on Array）即阵列基板行驱动技术，可以运用液晶显示面板的阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接 IC 来完成水平扫描线的驱动。GOA 技术能减少外接 IC 的焊接（bonding）工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框的显示产品。

随着智能手机的普及，消费者对手机屏幕等小尺寸显示器的分辨率要求也越来越高，对于相同尺寸的显示器，更高分辨率意味着更高的像素密度（Pixels Per Inch, PPI）。像素密度越高，显示器对驱动电路信号延迟的

要求也越高，尤其在小尺寸显示器中更为明显。然而，现有的 GOA 电路中存在信号线负载（Loading）过重的问题，并不适用于小尺寸、高分辨率的显示器。进一步地，现有的 GOA 电路功耗较大，如何降低 GOA 电路的功耗也一直是显示器行业研究的课题。

5

发明内容

本发明的目的在于提供一种 GOA 电路，能够适应小尺寸、高分辨率的显示器的工作要求，降低 GOA 电路的信号线的负载，减弱信号延迟的程度，降低 GOA 电路的功耗。

为实现上述目的，本发明提供了一种 GOA 电路，包括：级联的多级 GOA 单元，每一级 GOA 单元均包括：正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容；

设 n 为正整数，除第一级 GOA 单元、第二级 GOA 单元、倒数第二级 GOA 单元、和最后一级 GOA 单元外，在第 n 级 GOA 单元中：

所述正反向扫描控制模块包括：第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接于上两级第 $n-2$ 级 GOA 单元的输出端，源极接入正向扫描直流控制信号，漏极电性连接于第三节点；以及第十薄膜晶体管，所述第十薄膜晶体管的栅极电性连接于下两级第 $n+2$ 级 GOA 单元的输出端，源极接入反向扫描直流控制信号，漏极电性连接于第三节点；

所述输出模块包括：第七薄膜晶体管，所述第七薄膜晶体管的栅极电性连接于第一节点，源极接入第 M 条时钟信号，漏极电性连接于输出端；以及第一电容，所述第一电容的一端电性连接于第一节点，另一端电性连接于输出端；

所述输出下拉模块包括：第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位，漏极电性连接于输出端；

所述节点控制模块包括：第四薄膜晶体管，所述第四薄膜晶体管的栅极接入第 M 条时钟信号，源极电性连接于第三节点，漏极电性连接于第五薄膜晶体管的漏极；第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位；以及第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接于第三节点，源极电性连接于第二节点，漏极电性连接于第四节点；

所述第二节点信号输入模块包括：第三薄膜晶体管，所述第三薄膜晶体管的栅极电性连接于第四节点，源极接入第一恒压电位，漏极电性连接

于第二节点；

第二节点信号控制模块包括：第一薄膜晶体管，所述第一薄膜晶体管的栅极接入正向扫描直流控制信号，源极接入第 M-2 条时钟信号，漏极电性连接于第四节点；以及第十一薄膜晶体管，所述第十一薄膜晶体管的栅极接入反向扫描直流控制信号，源极接入第 M+2 条时钟信号，漏极电性连接于第四节点；

所述稳压模块包括：第六薄膜晶体管，所述第六薄膜晶体管的栅极接入第一恒压电位，源极电性连接于第三节点，漏极电性连接于第一节点；

所述第二电容的一端电性连接于第二节点，另一端接入第二恒压电位；

所述正向扫描直流控制信号与反向扫描直流控制信号的电位一高一低，所述第一恒压电位与第二恒压电位的电位一高一低。

在第一级 GOA 单元和第二级 GOA 单元中，所述第九薄膜晶体管的栅极接入电路的起始信号。

在最后一级 GOA 单元和倒数第二级 GOA 单元中，所述第十薄膜晶体管的栅极接入电路的起始信号。

可选的，各个薄膜晶体管均为 N 型薄膜晶体管，所述第一恒压电位为恒压高电位，所述第二恒压电位为恒压低电位。

正向扫描时，所述正向扫描直流控制信号为高电位，反向扫描直流控制信号为低电位；反向扫描时，所述正向扫描直流控制信号为低电位，反向扫描直流控制信号为高电位。

可选的，各个薄膜晶体管均为 P 型薄膜晶体管，所述第一恒压电位为恒压低电位，所述第二恒压电位为恒压高电位。

正向扫描时，所述正向扫描直流控制信号为低电位，反向扫描直流控制信号为高电位；反向扫描时，所述正向扫描直流控制信号为高电位，反向扫描直流控制信号为低电位。

本发明的 GOA 电路应用于双边驱动隔行扫描架构的显示器，在显示器有效显示区域的左、右两边分别设置一 GOA 电路，一边的 GOA 电路仅包括奇数级 GOA 单元，另一边的 GOA 电路仅包括偶数级 GOA 单元；

其中一边 GOA 电路的各级 GOA 单元接入四条时钟信号：第一条时钟信号、第三条时钟信号、第五条时钟信号、和第七条时钟信号；另一边 GOA 电路的各级 GOA 单元接入另四条时钟信号：第二条时钟信号、第四条时钟信号、第六条时钟信号、和第八条时钟信号。

所述第一、第二、第三、第四、第五、第六、第七、及第八条时钟信号的脉冲周期相同，前一条时钟信号的脉冲信号结束的同时后一条时钟信

号的脉冲信号产生。

所述第 M 条时钟信号为第一条时钟信号时，所述第 M-2 条时钟信号为第七条时钟信号；所述第 M 条时钟信号为第二条时钟信号时，所述第 M-2 条时钟信号为第八条时钟信号；所述第 M 条时钟信号为第七条时钟信号时，所述第 M+2 条时钟信号为第一条时钟信号；所述第 M 条时钟信号为第八条时钟信号时，所述第 M+2 条时钟信号为第二条时钟信号。

本发明还提供一种 GOA 电路，包括：级联的多级 GOA 单元，每一级 GOA 单元均包括：正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容；

设 n 为正整数，除第一级 GOA 单元、第二级 GOA 单元、倒数第二级 GOA 单元、和最后一级 GOA 单元外，在第 n 级 GOA 单元中：

所述正反向扫描控制模块包括：第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接于上两级第 n-2 级 GOA 单元的输出端，源极接入正向扫描直流控制信号，漏极电性连接于第三节点；以及第十薄膜晶体管，所述第十薄膜晶体管的栅极电性连接于下两级第 n+2 级 GOA 单元的输出端，源极接入反向扫描直流控制信号，漏极电性连接于第三节点；

所述输出模块包括：第七薄膜晶体管，所述第七薄膜晶体管的栅极电性连接于第一节点，源极接入第 M 条时钟信号，漏极电性连接于输出端；以及第一电容，所述第一电容的一端电性连接于第一节点，另一端电性连接于输出端；

所述输出下拉模块包括：第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位，漏极电性连接于输出端；

所述节点控制模块包括：第四薄膜晶体管，所述第四薄膜晶体管的栅极接入第 M 条时钟信号，源极电性连接于第三节点，漏极电性连接于第五薄膜晶体管的漏极；第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位；以及第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接于第三节点，源极电性连接于第二节点，漏极电性连接于第四节点；

所述第二节点信号输入模块包括：第三薄膜晶体管，所述第三薄膜晶体管的栅极电性连接于第四节点，源极接入第一恒压电位，漏极电性连接于第二节点；

第二节点信号控制模块包括：第一薄膜晶体管，所述第一薄膜晶体管的栅极接入正向扫描直流控制信号，源极接入第 M-2 条时钟信号，漏极电

性连接于第四节点；以及第十一薄膜晶体管，所述第十一薄膜晶体管的栅极接入反向扫描直流控制信号，源极接入第 M+2 条时钟信号，漏极电性连接于第四节点；

5 所述稳压模块包括：第六薄膜晶体管，所述第六薄膜晶体管的栅极接
入第一恒压电位，源极电性连接于第三节点，漏极电性连接于第一节点；

所述第二电容的一端电性连接于第二节点，另一端接入第二恒压电位；

所述正向扫描直流控制信号与反向扫描直流控制信号的电位一高一
低，所述第一恒压电位与第二恒压电位的电位一高一低；

10 其中，在第一级 GOA 单元和第二级 GOA 单元中，所述第九薄膜晶体
管的栅极接入电路的起始信号；

其中，在最后一级 GOA 单元和倒数第二级 GOA 单元中，所述第十薄
膜晶体管的栅极接入电路的起始信号；

15 其中，应用于双边驱动隔行扫描架构的显示器，在显示器有效显示区
域的左、右两边分别设置一 GOA 电路，一边的 GOA 电路仅包括奇数级 GOA
单元，另一边的 GOA 电路仅包括偶数级 GOA 单元；

其中一边 GOA 电路的各级 GOA 单元接入四条时钟信号：第一条时钟
信号、第三条时钟信号、第五条时钟信号、和第七条时钟信号；另一边 GOA
电路的各级 GOA 单元接入另四条时钟信号：第二条时钟信号、第四条时钟
信号、第六条时钟信号、和第八条时钟信号。

20 本发明的有益效果：本发明提供的一种 GOA 电路，设置有正反向扫描
控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入
模块、第二节点信号控制模块、稳压模块、及第二电容；通过第九和第十
薄膜晶体管控制电路的正反向扫描，通过第一和第十一薄膜晶体管控制第
二节点的信号输入，实现 GOA 电路在非工作阶段的低电位输出，通过第
25 二、第四和第五薄膜晶体管实现第一节点与第二节点的相互控制，同时该
GOA 电路应用于双边驱动隔行扫描架构的显示器，可通过两边的 GOA 电
路分别接入四条不同的时钟信号来降低 GOA 电路的信号线的负载，减弱信
号延迟的程度，降低 GOA 电路的功耗，从而能够适应小尺寸、高分辨率的
显示器的工作要求。

30 为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本
发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发
明加以限制。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

附图中，

图 1 为本发明的 GOA 电路的第一实施例的电路图；

5 图 2 为图 1 所示 GOA 电路进行正向扫描时的时序图；

图 3 为本发明的 GOA 电路的第一实施例的第一级 GOA 单元的电路图；

图 4 为本发明的 GOA 电路的第一实施例的第二级 GOA 单元的电路图；

图 5 为本发明的 GOA 电路的第一实施例的倒数第二级 GOA 单元的电
路图；

10 图 6 为本发明的 GOA 电路的第一实施例的最后一级 GOA 单元的电
路图；

图 7 为本发明的 GOA 电路的第二实施例的电路图。

具体实施方式

15 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图 1 或图 7，本发明提供一种 GOA 电路，包括 级联的多级 GOA
单元，每一级 GOA 单元均包括：正反向扫描控制模块 100、输出模块 200、
输出下拉模块 300、节点控制模块 400、第二节点信号输入模块 500、第二
20 节点信号控制模块 600、稳压模块 700、及第二电容 C2。

设 n 为正整数，除第一级 GOA 单元、第二级 GOA 单元、倒数第二级
GOA 单元、和最后一级 GOA 单元外，在第 n 级 GOA 单元中：

所述正反向扫描控制模块 100 包括：第九薄膜晶体管 T9，所述第九薄
膜晶体管 T9 的栅极电性连接于上两级第 n-2 级 GOA 单元的输出端 G(n-2)，
25 源极接入正向扫描直流控制信号 U2D，漏极电性连接于第三节点 K(n)；以
及第十薄膜晶体管 T10，所述第十薄膜晶体管 T10 的栅极电性连接于下两
级第 n+2 级 GOA 单元的输出端 G(n+2)，源极接入反向扫描直流控制信号
D2U，漏极电性连接于第三节点 K(n)；

所述输出模块 200 包括：第七薄膜晶体管 T7，所述第七薄膜晶体管 T7
30 的栅极电性连接于第一节点 Q(n)，源极接入第 M 条时钟信号 CK(M)，漏极
电性连接于输出端 G(n)；以及第一电容 C1，所述第一电容 C1 的一端电性
连接于第一节点 Q(n)，另一端电性连接于输出端 G(n)；

所述输出下拉模块 300 包括：第八薄膜晶体管 T8，所述第八薄膜晶体
管 T8 的栅极电性连接于第二节点 P(n)，源极接入第二恒压电位，漏极电性

连接于输出端 G(n);

所述节点控制模块 400 包括：第四薄膜晶体管 T4，所述第四薄膜晶体管 T4 的栅极接入第 M 条时钟信号 CK(M)，源极电性连接于第三节点 K(n)，漏极电性连接于第五薄膜晶体管 T5 的漏极；第五薄膜晶体管 T5，所述第五薄膜晶体管 T5 的栅极电性连接于第二节点 P(n)，源极接入第二恒压电位；以及第二薄膜晶体管 T2，所述第二薄膜晶体管 T2 的栅极电性连接于第三节点 K(n)，源极电性连接于第二节点 P(n)，漏极电性连接于第四节点 H(n)；

所述第二节点信号输入模块 500 包括：第三薄膜晶体管 T3，所述第三薄膜晶体管 T3 的栅极电性连接于第四节点 H(n)，源极接入第一恒压电位，漏极电性连接于第二节点 P(n)；

第二节点信号控制模块 600 包括：第一薄膜晶体管 T1，所述第一薄膜晶体管 T1 的栅极接入正向扫描直流控制信号 U2D，源极接入第 M-2 条时钟信号 CK(M-2)，漏极电性连接于第四节点 H(n)；以及第十一薄膜晶体管 T11，所述第十一薄膜晶体管 T11 的栅极接入反向扫描直流控制信号 D2U，源极接入第 M+2 条时钟信号 CK(M+2)，漏极电性连接于第四节点 H(n)；

所述稳压模块 700 包括：第六薄膜晶体管 T6，所述第六薄膜晶体管 T6 的栅极接入第一恒压电位，源极电性连接于第三节点 K(n)，漏极电性连接于第一节点 Q(n)；

所述第二电容 C2 的一端电性连接于第二节点 P(n)，另一端接入第二恒压电位；

所述正向扫描直流控制信号 U2D 与反向扫描直流控制信号 D2U 的电位一高一低，所述第一恒压电位与第二恒压电位的电位一高一低。

特别地，如图 3、图 4 所示，在第一级 GOA 单元和第二级 GOA 单元中，所述第九薄膜晶体管 T9 的栅极接入电路的起始信号 STV；如图 5、图 6 所示，在倒数第二级 GOA 单元和最后一级 GOA 单元中，所述第十薄膜晶体管 T10 的栅极接入电路的起始信号 STV。

可选的，请参阅图 1，在本发明的第一实施例中，各个薄膜晶体管均为 N 型薄膜晶体管，此时，所述第一恒压电位为恒压高电位 VGH，所述第二恒压电位为恒压低电位 VGL。正向扫描时，所述正向扫描直流控制信号 U2D 为高电位，反向扫描控直流制信号 D2U 为低电位；反向扫描时，所述正向扫描直流控制信号 U2D 为低电位，反向扫描直流控制信号 D2U 为高电位。

可选的，请参阅图 7，在本发明的第二实施例中，各个薄膜晶体管均为 P 型薄膜晶体管，此时，所述第一恒压电位为恒压低电位 VGL，所述第二

恒压电位为恒压高电位 VGH，正向扫描时，所述正向扫描直流控制信号 U2D 为低电位，反向扫描直流控制信号 D2U 为高电位；反向扫描时，所述正向扫描直流控制信号 U2D 为高电位，反向扫描直流控制信号 D2U 为低电位。

优选的，所述恒压高电位 VGH 为 10V，恒压低电位 VGL 为 -7V；各条时钟信号的脉冲高电位为 10V，脉冲低电位为 -7V；所述正向扫描直流控制信号 U2D 在高电位时为 10V，在低电位时为 -7V，所述反向扫描控制信号 D2U 在低电位时为 -7V，在高电位时为 10V。

进一步地，本发明的 GOA 电路应用于双边驱动隔行扫描架构的显示器，在显示器左、右两边分别设置一 GOA 电路，一边的 GOA 电路仅包括第一级、第三级、第五级、第七级、和第九级等奇数级 GOA 单元，另一边的 GOA 电路仅包括第二级、第四级、第六级、和第八级等偶数级 GOA 单元；

其中一边 GOA 电路的各级 GOA 单元接入四条时钟信号：第一条时钟信号 CK(1)、第三条时钟信号 CK(3)、第五条时钟信号 CK(5)、和第七条时钟信号 CK(7)；另一边 GOA 电路的各级 GOA 单元接入另四条时钟信号：第二条时钟信号 CK(2)、第四条时钟信号 CK(4)、第六条时钟信号 CK(6)、和第八条时钟信号 CK(8)。

需要说明的是，当所述第 M 条时钟信号 CK(M)为第一条时钟信号 CK(1)时，所述第 M-2 条时钟信号 CK(M-2)为第七条时钟信号 CK(7)；当所述第 M 条时钟信号 CK(M)为第二条时钟信号 CK(2)时，所述第 M-2 条时钟信号 CK(M-2)为第八条时钟信号 CK(8)；当所述第 M 条时钟信号 CK(M)为第七条时钟信号 CK(7)时，所述第 M+2 条时钟信号 CK(M+2)为第一条时钟信号 CK(1)；当所述第 M 条时钟信号 CK(M)为第八条时钟信号 CK(8)时，所述第 M+2 条时钟信号 CK(M+2)为第二条时钟信号 CK(2)。优选的，在第一级 GOA 单元中，所述第 M 条时钟信号为第三条时钟信号 CK(3)，在第二级 GOA 单元中，第 M 条时钟信号为第四条时钟信号 CK(4)，在第三级 GOA 单元中，所述第 M 条时钟信号为第五条时钟信号 CK(5)，在第四级 GOA 单元中，第 M 条时钟信号为第六条时钟信号 CK(6)，在第五级 GOA 电路中，所述第 M 条时钟信号为第七条时钟信号 CK(7)，在第六级 GOA 单元中，第 M 条时钟信号为第八条时钟信号 CK(8)，在第七级 GOA 单元中，所述第 M 条时钟信号为第一条时钟信号 CK(1)，在第八级 GOA 单元中，第 M 条时钟信号为第二条时钟信号 CK(2)，依次类推至最后一级 GOA 单元。

具体地，如图 2 所示，所述第一、第二、第三、第四、第五、第六、第七、及第八条时钟信号 CK(1)、CK(2)、CK(3)、CK(4)、CK(5)、CK(6)、

CK(7)、CK(8)的脉冲周期相同，前一条时钟信号的脉冲信号结束的同时后一条时钟信号的脉冲信号产生，即所述第一条时钟信号 CK(1)的第一个脉冲首先产生，所述第一时钟信号 CK(1)的第一个脉冲结束的同时所述第二条时钟信号 CK(2)的第一个脉冲产生，所述第二条时钟信号 CK(2)的第一个脉冲结束的同时所述第三条时钟信号 CK(3)的第一个脉冲产生，所述第三条时钟信号 CK(3)的第一个脉冲结束的同时所述第四条时钟信号 CK(4)的第一个脉冲产生，所述第四条时钟信号 CK(4)的第一个脉冲结束的同时所述第五条时钟信号 CK(5)的第一个脉冲产生；所述第五条时钟信号 CK(5)的第一个脉冲结束的同时所述第六条时钟信号 CK(6)的第一个脉冲产生，所述第六条时钟信号 CK(6)的第一个脉冲结束的同时所述第七条时钟信号 CK(7)的第一个脉冲产生，所述第七条时钟信号 CK(7)的第一个脉冲结束的同时所述第八条时钟信号 CK(8)的第一个脉冲产生，所述第八条时钟信号 CK(8)的第一个脉冲结束的同时所述第一条时钟信号 CK(1)的第二个脉冲产生。进一步的，对应到本发明的第一实施例中，即为前一条时钟信号的下降沿与后一条时钟信号的上升沿同时产生；对应到本发明的第二实施例中，即为前一条时钟信号的上升沿与后一条时钟信号的下降沿同时产生。

请结合图 1 与图 2，下面以本发明 GOA 电路第一实施例的正向扫描为例，说明本发明的 GOA 电路的工作过程。

在本发明的第一实施例中，各个薄膜晶体管均为 N 型薄膜晶体管，所述第一恒压电位为恒压高电位 VGH，所述第二恒压电位为恒压低电位 VGL。正向扫描时，所述正向扫描控制信号 U2D 为高电位，反向扫描控制信号 D2U 为低电位，图 2 中所示 Q(9)和 P(9)代表第九级 GOA 单元的第一节点和第二节点，具体工作过程如下：

首先，第 n-2 级 GOA 单元的输出端 G(n-2)输出高电位（第一级和第二级 GOA 单元即为电路的启动信号 STV 为高电位），第九薄膜晶体管 T9 打开，第六薄膜晶体管 T6 受恒压高电位 VGH 的控制始终打开，高电位的正向扫描控制信号 U2D 将第一节点 Q(n)充电至高电位；受高电位的正向扫描控制信号 U2D 控制的第一薄膜晶体管 T1 始终打开，第 M-2 条时钟信号 CK(M-2)提供高电位，第四节点 H(n)为高电位，第三薄膜晶体管 T3 打开，第二节点 P(n)充电至高电位，第五和第八薄膜晶体管 T5、T8 打开，第 M 条时钟信号 CK(M)此时提供低电位，第四薄膜晶体管 T4 关闭，输出端 G(n)被下拉至恒压低电位 VGL；

然后，第 M-2 条时钟信号 CK(M-2)和第 n-2 级 GOA 单元的输出端 G(n-2)变为低电位，第四节点 H(n)为低电位，第三薄膜晶体管 T3 关闭，第一节点

Q(n)受第一电容 C1 的作用保持高电位，受第一节点 Q(n)控制的第二薄膜晶体管 T2 打开，下拉第二节点 P(n)至低电位，第五和第八薄膜晶体管 T5、T8 关闭；

5 随后，第 M 条时钟信号 CK(M)变为高电位，第七薄膜晶体管 T7 受第一
一节点 Q(n)控制打开，输出端 G(n)输出第 M 条时钟信号 CK(M)的高电位，在第一电容 C1 作用下第一节点 Q(n)抬升至更高电位，第二节点 P(n)仍保持低电位，第五和第八薄膜晶体管 T5、T8 保持关闭；

接着，第 M 条时钟信号 CK(M)变为低电位，输出端 G(n)输出第 M 条时钟信号 CK(M)的低电位；

10 然后，第 n+2 级 GOA 单元的输出端 G(n+2)输出高电位，第十薄膜晶体管 T10 打开，通过低电位的反向扫描控制信号 D2U 下拉第一节点 Q(n)至低电位，第七薄膜晶体管 T7 关闭，第二薄膜晶体管 T2 关闭，第二节点 P(n)在第二电容 C2 作用下保持低电位；

15 最后，第 M-2 条时钟信号 CK(M-2)再次变为高电位，第 n-2 级 GOA 单元的输出端 G(n-2)保持低电位，在第一薄膜晶体管 T1 的作用下，第四节点 H(n)再次变为高电位，第三薄膜晶体管 T3 打开，受第一节点 Q(n)控制的第二薄膜晶体管 T2 仍关闭，第二节点 P(n)再次充电至高电位，第五和第八薄膜晶体管 T5、T8 打开，至此第二节点 P(n)受第二电容 C2 作用保持高电位，输出端 G(n)保持输出低电位。

20 反向扫描时的工作过程与正向扫描类似，仅需要将所述正向扫描控制信号 U2D 变为低电位，反向扫描控制信号 D2U 变为高电位，扫描的方向由第一级 GOA 单元向最后一级 GOA 单元扫描变为最后一级 GOA 单元向第一级 GOA 单元扫描，此处不再赘述。

25 图 7 所示的第二实施例与上述第一实施例的具体工作过程类似，仅需要将各信号、节点的电位高低进行调换即可，此处不再赘述。

综上所述，本发明的 GOA 电路，设置有正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容；通过第九和第十薄膜晶体管控制电路的正反向扫描，通过第一和第十一薄膜晶体管控制第二节点的信号输入，实现 GOA 电路在非工作阶段的低电位输出，通过第二、第四和第五薄膜晶体管实现第一节点与第二节点的相互控制，同时该 GOA 电路应用于双边驱动隔行扫描架构的显示器，可通过两边的 GOA 电路分别接入四条不同的时钟信号来降低 GOA 电路的信号线的负载，减弱信号延迟的程度，降低 GOA 电路的功耗，从而能够适应小尺寸、高分辨率的显示器的工作要求。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

权利要求

1、一种 GOA 电路，包括：级联的多级 GOA 单元，每一级 GOA 单元均包括：正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、
5 第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容；

设 n 为正整数，除第一级 GOA 单元、第二级 GOA 单元、倒数第二级
GOA 单元、和最后一级 GOA 单元外，在第 n 级 GOA 单元中：

所述正反向扫描控制模块包括：第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接于上两级第 n-2 级 GOA 单元的输出端，源极接入正向扫描直流控制信号，漏极电性连接于第三节点；以及第十薄膜晶体管，所述第十薄膜晶体管的栅极电性连接于下两级第 n+2 级 GOA 单元的输出端，源极接入反向扫描直流控制信号，漏极电性连接于第三节点；
10

所述输出模块包括：第七薄膜晶体管，所述第七薄膜晶体管的栅极电性连接于第一节点，源极接入第 M 条时钟信号，漏极电性连接于输出端；
15 以及第一电容，所述第一电容的一端电性连接于第一节点，另一端电性连接于输出端；

所述输出下拉模块包括：第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位，漏极电性连接于输出端；

所述节点控制模块包括：第四薄膜晶体管，所述第四薄膜晶体管的栅极接入第 M 条时钟信号，源极电性连接于第三节点，漏极电性连接于第五薄膜晶体管的漏极；第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位；以及第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接于第三节点，源极电性连接于第二节点，漏极电性连接于第四节点；
20

所述第二节点信号输入模块包括：第三薄膜晶体管，所述第三薄膜晶体管的栅极电性连接于第四节点，源极接入第一恒压电位，漏极电性连接于第二节点；
25

第二节点信号控制模块包括：第一薄膜晶体管，所述第一薄膜晶体管的栅极接入正向扫描直流控制信号，源极接入第 M-2 条时钟信号，漏极电性连接于第四节点；以及第十一薄膜晶体管，所述第十一薄膜晶体管的栅极接入反向扫描直流控制信号，源极接入第 M+2 条时钟信号，漏极电性连接于第四节点；
30

所述稳压模块包括：第六薄膜晶体管，所述第六薄膜晶体管的栅极接

入第一恒压电位，源极电性连接于第三节点，漏极电性连接于第一节点；

所述第二电容的一端电性连接于第二节点，另一端接入第二恒压电位；

所述正向扫描直流控制信号与反向扫描直流控制信号的电位一高一低，所述第一恒压电位与第二恒压电位的电位一高一低。

5 2、如权利要求 1 所述的 GOA 电路，其中，在第一级 GOA 单元和第二级 GOA 单元中，所述第九薄膜晶体管的栅极接入电路的起始信号。

3、如权利要求 1 所述的 GOA 电路，其中，在最后一级 GOA 单元和倒数第二级 GOA 单元中，所述第十薄膜晶体管的栅极接入电路的起始信号。

10 4、如权利要求 1 所述的 GOA 电路，其中，各个薄膜晶体管均为 N 型薄膜晶体管，所述第一恒压电位为恒压高电位，所述第二恒压电位为恒压低电位。

5 5、如权利要求 4 所述的 GOA 电路，其中，正向扫描时，所述正向扫描直流控制信号为高电位，反向扫描直流控制信号为低电位；反向扫描时，所述正向扫描直流控制信号为低电位，反向扫描直流控制信号为高电位。

15 6、如权利要求 1 所述的 GOA 电路，其中，各个薄膜晶体管均为 P 型薄膜晶体管，所述第一恒压电位为恒压低电位，所述第二恒压电位为恒压高电位。

20 7、如权利要求 6 所述的 GOA 电路，其中，正向扫描时，所述正向扫描直流控制信号为低电位，反向扫描直流控制信号为高电位；反向扫描时，所述正向扫描直流控制信号为高电位，反向扫描直流控制信号为低电位。

8、如权利要求 1 所述的 GOA 电路，其中，应用于双边驱动隔行扫描架构的显示器，在显示器有效显示区域的左、右两边分别设置一 GOA 电路，一边的 GOA 电路仅包括奇数级 GOA 单元，另一边的 GOA 电路仅包括偶数级 GOA 单元；

25 其中一边 GOA 电路的各级 GOA 单元接入四条时钟信号：第一条时钟信号、第三条时钟信号、第五条时钟信号、和第七条时钟信号；另一边 GOA 电路的各级 GOA 单元接入另四条时钟信号：第二条时钟信号、第四条时钟信号、第六条时钟信号、和第八条时钟信号。

30 9、如权利要求 8 所述的 GOA 电路，其中，所述第一、第二、第三、第四、第五、第六、第七、及第八条时钟信号的脉冲周期相同，前一条时钟信号的脉冲信号结束的同时后一条时钟信号的脉冲信号产生。

10、如权利要求 8 所述的 GOA 电路，其中，所述第 M 条时钟信号为第一条时钟信号时，所述第 M-2 条时钟信号为第七条时钟信号；所述第 M 条时钟信号为第二条时钟信号时，所述第 M-2 条时钟信号为第八条时钟信

号；所述第 M 条时钟信号为第七条时钟信号时，所述第 M+2 条时钟信号为第一条时钟信号；所述第 M 条时钟信号为第八条时钟信号时，所述第 M+2 条时钟信号为第二条时钟信号。

11、一种 GOA 电路，包括：级联的多级 GOA 单元，每一级 GOA 单元均包括：正反向扫描控制模块、输出模块、输出下拉模块、节点控制模块、第二节点信号输入模块、第二节点信号控制模块、稳压模块、及第二电容；

设 n 为正整数，除第一级 GOA 单元、第二级 GOA 单元、倒数第二级 GOA 单元、和最后一级 GOA 单元外，在第 n 级 GOA 单元中：

10 所述正反向扫描控制模块包括：第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接于上两级第 n-2 级 GOA 单元的输出端，源极接入正向扫描直流控制信号，漏极电性连接于第三节点；以及第十薄膜晶体管，所述第十薄膜晶体管的栅极电性连接于下两级第 n+2 级 GOA 单元的输出端，源极接入反向扫描直流控制信号，漏极电性连接于第三节点；

15 所述输出模块包括：第七薄膜晶体管，所述第七薄膜晶体管的栅极电性连接于第一节点，源极接入第 M 条时钟信号，漏极电性连接于输出端；以及第一电容，所述第一电容的一端电性连接于第一节点，另一端电性连接于输出端；

20 所述输出下拉模块包括：第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位，漏极电性连接于输出端；

所述节点控制模块包括：第四薄膜晶体管，所述第四薄膜晶体管的栅极接入第 M 条时钟信号，源极电性连接于第三节点，漏极电性连接于第五薄膜晶体管的漏极；第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接于第二节点，源极接入第二恒压电位；以及第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接于第三节点，源极电性连接于第二节点，漏极电性连接于第四节点；

25 所述第二节点信号输入模块包括：第三薄膜晶体管，所述第三薄膜晶体管的栅极电性连接于第四节点，源极接入第一恒压电位，漏极电性连接于第二节点；

30 所述第二节点信号控制模块包括：第一薄膜晶体管，所述第一薄膜晶体管的栅极接入正向扫描直流控制信号，源极接入第 M-2 条时钟信号，漏极电性连接于第四节点；以及第十一薄膜晶体管，所述第十一薄膜晶体管的栅极接入反向扫描直流控制信号，源极接入第 M+2 条时钟信号，漏极电性连接于第四节点；

所述稳压模块包括：第六薄膜晶体管，所述第六薄膜晶体管的栅极接入第一恒压电位，源极电性连接于第三节点，漏极电性连接于第一节点；

所述第二电容的一端电性连接于第二节点，另一端接入第二恒压电位；

所述正向扫描直流控制信号与反向扫描直流控制信号的电位一高一低，所述第一恒压电位与第二恒压电位的电位一高一低；

其中，在第一级 GOA 单元和第二级 GOA 单元中，所述第九薄膜晶体管的栅极接入电路的起始信号；

其中，在最后一级 GOA 单元和倒数第二级 GOA 单元中，所述第十薄膜晶体管的栅极接入电路的起始信号；

其中，应用于双边驱动隔行扫描架构的显示器，在显示器有效显示区域的左、右两边分别设置一 GOA 电路，一边的 GOA 电路仅包括奇数级 GOA 单元，另一边的 GOA 电路仅包括偶数级 GOA 单元；

其中一边 GOA 电路的各级 GOA 单元接入四条时钟信号：第一条时钟信号、第三条时钟信号、第五条时钟信号、和第七条时钟信号；另一边 GOA 15 电路的各级 GOA 单元接入另四条时钟信号：第二条时钟信号、第四条时钟信号、第六条时钟信号、和第八条时钟信号。

12、如权利要求 11 所述的 GOA 电路，其中，各个薄膜晶体管均为 N 型薄膜晶体管，所述第一恒压电位为恒压高电位，所述第二恒压电位为恒压低电位。

20 13、如权利要求 12 所述的 GOA 电路，其中，正向扫描时，所述正向扫描直流控制信号为高电位，反向扫描直流控制信号为低电位；反向扫描时，所述正向扫描直流控制信号为低电位，反向扫描直流控制信号为高电位。

25 14、如权利要求 11 所述的 GOA 电路，其中，各个薄膜晶体管均为 P 型薄膜晶体管，所述第一恒压电位为恒压低电位，所述第二恒压电位为恒压高电位。

30 15、如权利要求 14 所述的 GOA 电路，其中，正向扫描时，所述正向扫描直流控制信号为低电位，反向扫描直流控制信号为高电位；反向扫描时，所述正向扫描直流控制信号为高电位，反向扫描直流控制信号为低电位。

16、如权利要求 11 所述的 GOA 电路，其中，所述第一、第二、第三、第四、第五、第六、第七、及第八条时钟信号的脉冲周期相同，前一条时钟信号的脉冲信号结束的同时后一条时钟信号的脉冲信号产生。

17、如权利要求 11 所述的 GOA 电路，其中，所述第 M 条时钟信号为

第一条时钟信号时，所述第 M-2 条时钟信号为第七条时钟信号；所述第 M 条时钟信号为第二条时钟信号时，所述第 M-2 条时钟信号为第八条时钟信号；所述第 M 条时钟信号为第七条时钟信号时，所述第 M+2 条时钟信号为第一条时钟信号；所述第 M 条时钟信号为第八条时钟信号时，所述第 M+2 条时钟信号为第二条时钟信号。
5




图1




图2




图3




图4





图5



冬 6




图7

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2016/074465

A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/36 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G 3/- G11C 19/-

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, CNKI, WPI, EPODOC: CHINA STAR OPTOELECTRONICS; XIAO, Juncheng; YAN, Yao; DAI, Ronglei; CAO, Shangcao; gate drive, GOA, forward/backward, bi-directional, power consumption, dual, clock, scan+, grid, transistor?, switch, power, pull+ 1w down

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 104485079 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.), 01 April 2015 (01.04.2015), description, paragraphs [0067]-[0076], and figure 4	1-17
A	CN 102945651 A (BOE TECHNOLOGY GROUP CO., LTD. et al.), 27 February 2013 (27.02.2013), the whole document	1-17
A	CN 104575353 A (XIAMEN TIANMA MICROELECTRONICS CO., LTD. et al.), 29 April 2015 (29.04.2015), the whole document	1-17
A	CN 103606350 A (AU Optronics Corp.), 26 February 2014 (26.02.2014), the whole document	1-17
A	CN 103021309 A (HYDIS TECHNOLOGIES CO., LTD.), 03 April 2013 (03.04.2013), the whole document	1-17
A	US 2010272228 A1 (NOVATEK MICROELECTRONICS CORP.), 28 October 2010 (28.10.2010), the whole document	1-17

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:	
“A” document defining the general state of the art which is not considered to be of particular relevance	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“E” earlier application or patent but published on or after the international filing date	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“O” document referring to an oral disclosure, use, exhibition or other means	“&” document member of the same patent family
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
11 August 2016 (11.08.2016)

Date of mailing of the international search report
26 August 2016 (26.08.2016)

Name and mailing address of the ISA/CN:
State Intellectual Property Office of the P. R. China
No. 6, Xitucheng Road, Jimenqiao
Haidian District, Beijing 100088, China
Facsimile No.: (86-10) 62019451

Authorized officer
LI, Wenfei
Telephone No.: (86-10) **62414443**

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No.

PCT/CN2016/074465

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 104485079 A	01 April 2015	WO 2016106802 A1 US 2016189648 A1	07 July 2016 30 June 2016
CN 102945651 A	27 February 2013	US 2014118237 A1 CN 102945651 B US 9123283 B2	01 May 2014 25 February 2015 01 September 2015
CN 104575353 A	29 April 2015	US 2016189586 A1 DE 102015219935 A1	30 June 2016 30 June 2016
CN 103606350 A	26 February 2014	US 9336720 B2 CN 103606350 B US 2015002377 A1 TW I494905 B	10 May 2016 28 October 2015 01 January 2015 01 August 2015
CN 103021309 A	03 April 2013	US 2013077736 A1 US 8774346 B2 US 2014320466 A1 KR 101340197 B1 JP 2013069400 A JP 5945195 B2 KR 20130032532 A TW 201314653 A	28 March 2013 08 July 2014 30 October 2014 10 December 2013 18 April 2013 05 July 2016 02 April 2013 01 April 2013
US 2010272228 A1	28 October 2010	US 7894566 B2 TW 201039325 A	22 February 2011 01 November 2010

国际检索报告

国际申请号

PCT/CN2016/074465

A. 主题的分类

G09G 3/36 (2006. 01) i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G09G3/- G11C19/-

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNPAT, CNKI, WPI, EPDOC: 华星光电, 肖军城, 彦尧, 戴荣磊, 曹尚操, 栅极驱动, G0A, 下拉, 正反向, 双向, 时钟, 功耗, 晶体管, 开关, dual, clock, scan+, grid, transistor?, switch, power, pull+ lwdown

C. 相关文件

类型*	引用文件, 必要时, 指明相关段落	相关的权利要求
A	CN 104485079 A (深圳市华星光电技术有限公司) 2015年 4月 1日 (2015 - 04 - 01) 说明书第0067-0076段, 附图4	1-17
A	CN 102945651 A (京东方科技集团股份有限公司 等) 2013年 2月 27日 (2013 - 02 - 27) 全文	1-17
A	CN 104575353 A (厦门天马微电子有限公司 等) 2015年 4月 29日 (2015 - 04 - 29) 全文	1-17
A	CN 103606350 A (友达光电股份有限公司) 2014年 2月 26日 (2014 - 02 - 26) 全文	1-17
A	CN 103021309 A (海蒂斯技术有限公司) 2013年 4月 3日 (2013 - 04 - 03) 全文	1-17
A	US 2010272228 A1 (NOVATEK MICROELECTRONICS CORP.) 2010年 10月 28日 (2010 - 10 - 28) 全文	1-17

 其余文件在C栏的续页中列出。 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“&” 同族专利的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

国际检索实际完成的日期 2016年 8月 11日	国际检索报告邮寄日期 2016年 8月 26日
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10) 62019451	受权官员 李文斐 电话号码 (86-10) 62414443

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2016/074465

检索报告引用的专利文件			公布日 (年/月/日)	同族专利		公布日 (年/月/日)	
CN	104485079	A	2015年 4月 1日	WO	2016106802	A1	2016年 7月 7日
				US	2016189648	A1	2016年 6月 30日
CN	102945651	A	2013年 2月 27日	US	2014118237	A1	2014年 5月 1日
				CN	102945651	B	2015年 2月 25日
				US	9123283	B2	2015年 9月 1日
CN	104575353	A	2015年 4月 29日	US	2016189586	A1	2016年 6月 30日
				DE	102015219935	A1	2016年 6月 30日
CN	103606350	A	2014年 2月 26日	US	9336720	B2	2016年 5月 10日
				CN	103606350	B	2015年 10月 28日
				US	2015002377	A1	2015年 1月 1日
				TW	I494905	B	2015年 8月 1日
				TW	201503080	A	2015年 1月 16日
CN	103021309	A	2013年 4月 3日	US	2013077736	A1	2013年 3月 28日
				US	8774346	B2	2014年 7月 8日
				US	2014320466	A1	2014年 10月 30日
				KR	101340197	B1	2013年 12月 10日
				JP	2013069400	A	2013年 4月 18日
				JP	5945195	B2	2016年 7月 5日
				KR	20130032532	A	2013年 4月 2日
				TW	201314653	A	2013年 4月 1日
US	2010272228	A1	2010年 10月 28日	US	7894566	B2	2011年 2月 22日
				TW	201039325	A	2010年 11月 1日

表 PCT/ISA/210 (同族专利附件) (2009年7月)