

# (12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织  
国际局

(43) 国际公布日  
2018 年 9 月 13 日 (13.09.2018)



(10) 国际公布号  
**WO 2018/161393 A1**

(51) 国际专利分类号:  
**G09G 3/00** (2006.01)

(21) 国际申请号: PCT/CN2017/079555

(22) 国际申请日: 2017 年 4 月 6 日 (06.04.2017)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:  
201710142709.9 2017 年 3 月 10 日 (10.03.2017) CN

(71) 申请人: 武汉华星光电技术有限公司 (WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD) [CN/CN]; 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。

(72) 发明人: 王倩 (WANG, Qian); 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。  
虞晓江 (YU, Xiaojang); 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。

(74) 代理人: 深圳市威世博知识产权代理事务所 (普通合伙) (CHINA WISPRO INTELLECTUAL PROPERTY LLP.); 中国广东省深圳市南山区高新区粤兴三道 8 号中国地质大学产学研基地中地大楼 A806, Guangdong 518057 (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY,

(54) Title: ARRAY SUBSTRATE TEST CIRCUIT AND MANUFACTURING METHOD THEREFOR

(54) 发明名称: 阵列基板测试电路及其制作方法




图 3

13 Display region  
AA Left side GOA  
BB Right side GOA  
CC Cutting line

(57) Abstract: An array substrate test circuit and a manufacturing method therefor. The array substrate test circuit is provided on a substrate (20); the substrate (20) comprises at least two display units (10); each of the at least two display units (10) comprises a first display unit and a second display unit (10) adjacent to the first display unit; each of the first display unit and the second display unit (10) comprises an array test electrode region (11) and a box test electrode region (12); an array test electrode (111) of the second display unit (10) is correspondingly connected to a box test electrode (121) of the second display unit (10) by means of the periphery of the first display unit (10), thereby driving output of display signals by means of the box test electrode region (12) of the second display unit (10), and reducing the occurrence of coupling, electric leakage and explosive wound problems, and furthermore, improving the production yield of display panels.



MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,  
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM,  
ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US,  
UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区  
保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ,  
NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM,  
AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG,  
CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU,  
IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT,  
RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI,  
CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告 (条约第21条(3))。

(57) 摘要: 一种阵列基板测试电路及其制作方法。阵列基板测试电路设于基板 (20) 上, 基板 (20) 包括至少两个显示单元 (10), 至少两个显示单元 (10) 包括第一及相邻设置的第二显示单元 (10), 第一及第二显示单元 (10) 均包括阵列测试电极区 (11) 及成盒测试电极区 (12), 第二显示单元 (10) 的阵列测试电极 (111) 通过第一显示单元 (10) 的外围对应连接第二显示单元 (10) 的成盒测试电极 (121), 以通过第二显示单元 (10) 的成盒测试电极区 (12) 驱动显示信号的输出, 减少耦合、漏电及炸伤问题的发生, 从而提升显示面板生产良率。

## 阵列基板测试电路及其制作方法

[1]       **【技术领域】**

[2]       本发明涉及显示技术领域，特别是涉及一种阵列基板测试电路及其制作方法。

[3]       **【背景技术】**

[4]       LTPS（Low temperature Poly Silicon，低温多晶硅）TFT LCD（Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器）近年来在手机上得到广泛应用，其高电路整合特性与低成本的优势，在中小尺寸显示面板的应用中有着绝对的优势。LTPS TFT LCD具有高分辨率、反应速度快、高亮度、高开口率等优点，通过将外围驱动电路同时制作在玻璃基板上，达到系统整合的目标、节省空间及驱动芯片的成本。

[5]       LTPS TFT LCD中的阵列制程是在一块很大的玻璃基板上均匀有序排布形成一个个阵列电路，所述玻璃基板在经过阵列测试项目并达标后，将在后续成盒制程的切割段被切割成一批小片的显示单元，每个显示单元都有一个独立的阵列电路，用于控制最终成品LCD面板的显示。

[6]       LTPS TFT LCD面板在其中一种阵列线路结构设计中，对于单个显示单元来说（如图1及图2所示），通过几根贯穿于显示区域左右两侧的纵向金属走线（统称为阵列基板测试走线），将位于显示区域上方的阵列测试电路相关信号连接到位于显示区域下方的成盒测试电路中，以借用成盒测试电路的部分线路来驱动纵向的显示信号的输出，从而完成阵列测试项目。这几根纵向的阵列基板测试走线与显示区域边缘的横向金属走线始终呈垂直交错的位置关系，在成盒测试项目中，这种交错的位置关系使横向的显示信号受到耦合影响，引起显示面板左右两侧的显示差异；另外交错位置也可能发生漏电，甚至会产生炸伤等异常问题，使显示面板的良率受到影响。

[7]       **【发明内容】**

[8]       本发明主要解决的技术问题是提供一种阵列基板测试电路及其方法，避免阵列基板测试走线与显示区域边缘的金属走线产生交错，减少耦合、漏电及炸伤问

题的发生，从而达到提升显示面板生产良率的目的。

[9] 为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板测试电路，所述阵列基板测试电路设置于基板上，所述基板包括至少两个显示单元，所述至少两个显示单元包括第一显示单元及与所述第一显示单元相邻设置的第二显示单元，所述第一及第二显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干阵列测试电极，所述成盒测试电极区包括若干成盒测试电极，所述第二显示单元的若干阵列测试电极通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干成盒测试电极，以通过所述第二显示单元的成盒测试电极区驱动显示信号的输出。

[10] 为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板测试电路的制作方法，所述方法包括：

[11] 提供一基板；

[12] 在所述基板上设置至少两个显示单元，所述至少两个显示单元包括第一显示单元及与所述第一显示单元相邻设置的第二显示单元；

[13] 所述第一及第二显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干阵列测试电极，所述成盒测试电极区包括若干成盒测试电极；及

[14] 将所述第二显示单元的若干阵列测试电极通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干成盒测试电极，以通过所述第二显示单元的成盒测试电极区驱动显示信号的输出。

[15] 为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板测试电路的制作方法，所述方法包括：

[16] 提供一基板；

[17] 在所述基板上设置至少两个显示单元，所述至少两个显示单元包括第一显示单元、第二显示单元及第三显示单元，所述第二显示单元位于所述第一与第三显示单元之间；

[18] 所述第一至第三显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干第一阵列测试电极及若干第二阵列测试电极，所述成盒测

试电极区包括若干第一成盒测试电极及若干第二阵列测试电极；及

[19] 将所述第二显示单元的若干第一阵列测试电极通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干第一成盒测试电极，将所述第二显示单元的若干第二阵列测试电极通过所述第三显示单元的外围一一对应电性连接所述第二显示单元的若干第二成盒测试电极，以通过所述第二显示单元的成盒测试电极区驱动显示信号的输出。

[20] 本发明的有益效果是：区别于现有技术的情况，本发明的所述阵列基板测试电路将第二显示单元的阵列测试电极通过第一显示单元的外围一一对应连接至第二显示单元的成盒测试电极，或者将第二显示单元的第一阵列测试电极通过第一显示单元的外围一一对应连接至第二显示单元的第一成盒测试电极，并将第二显示单元的第二阵列测试电极通过第三显示单元的外围一一对应连接至第二显示单元的第二成盒测试电极，以避免纵向的阵列测试走线与显示区域边缘的横向金属走线产生交错的位置关系，以此通过第二显示单元的成盒测试电极控制显示信号的输出，从而完成对第二显示单元的阵列测试项目，减少耦合、漏电及炸伤问题的发生，从而达到提升显示面板生产良率的目的。

[21] **【附图说明】**

[22] 图1是现有技术的一个显示单元的结构示意图；

[23] 图2是现有技术的阵列基板测试电路的结构示意图；

[24] 图3是本发明的阵列基板测试电路的第一实施例的结构示意图；

[25] 图4是本发明的阵列基板测试电路的第二实施例的结构示意图；

[26] 图5是本发明的阵列基板测试电路的制作方法的第一实施例的流程示意图；

[27] 图6是本发明的阵列基板测试电路的制作方法的第二实施例的流程示意图。

[28] **【具体实施方式】**

[29] 请参阅图1及图2，是现有技术中显示单元的阵列基板测试电路的结构示意图。图1中位于每个显示单元的显示区域上方的若干阵列测试电极，如四个阵列测试电极1分别经由贯穿于显示区域左右两侧的纵向金属走线3分别连接到位于同一显示单元的显示区域下方的四个成盒测试电极2，这四根金属线3（即阵列基板测试走线）都与显示区域边缘的横向的金属走线（未示出）呈垂直交错的位置

关系，在成盒测试项目中，这种交错的位置关系使横向的显示信号受到耦合影响，引起显示面板左右两侧的显示差异，另外交错位置也可能发生漏电，甚至会产生炸伤等异常问题，使显示面板的良率受到影响。

[30] 请参考图3，是本发明的阵列基板测试电路的第一实施例的结构示意图。所述阵列基板测试电路设置于基板20上，所述基板20包括至少两个显示单元10，所述至少两个显示单元10包括第一显示单元及与所述第一显示单元相邻设置的第二显示单元，所述第一及第二显示单元均包括阵列测试电极区11及成盒测试电极区12，所述阵列测试电极区11包括若干阵列测试电极111，所述成盒测试电极区12包括若干成盒测试电极121，所述第二显示单元的若干阵列测试电极111通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干成盒测试电极121，以通过所述第二显示单元的成盒测试电极区12驱动显示信号的输出。

[31] 具体地，所述至少两个显示单元10均包括显示区域13及位于所述显示区域13左右两侧的扫描驱动电路，所述阵列测试电极区11位于所述显示区域13的上方，所述成盒测试电极区12位于所述显示区域13的下方。

[32] 其中，所述第一显示单元的外围是所述第一显示单元远离所述左侧扫描驱动电路且靠近所述第二显示单元的区域。

[33] 其中，在本发明所有实施例中，显示区域13是指阵列基板在成盒时处于密封胶内侧的区域，此区域用于填充液晶以显示图像。所述第一及第二显示单元的其他元件及功能与现有技术相同，在此不再赘述。

[34] 其中，在本发明的所有实施例中，所述阵列测试电极区11包括四个阵列测试电极111，所述成盒电极区12包括四个成盒测试电极121，在其他实施例中，所述阵列测试电极111及成盒测试电极121的数量可以根据需要进行设置。

[35] 在本实施例中，所述第二显示单元位于所述第一显示单元的右侧。在其他实施例中，所述第二显示单元也可位于所述第一显示单元的左侧，其连接关系及工作原理与上述实施例相同，在此不再赘述。

[36] 将所述第二显示单元的阵列测试电极111通过阵列测试走线14及所述第一显示单元的外围一一对应连接至所述第二显示单元的成盒测试电极121，所述阵列测

试走线14在切割制程中被全部切断，以保证阵列测试项目正常完成的前提下，不仅能避免纵向的阵列测试走线14对于显示区域边缘横向的显示信号的影响（包括漏电及交错位置发生炸伤的问题），而且能有效地消除后续切割过程中阵列测试区域产生的静电击伤对于成盒测试项目造成的影响。

[37] 所述阵列基板测试电路将所述第二显示单元的阵列测试电极通过阵列测试走线及所述第一显示单元的外围一一对应连接至所述第二显示单元的成盒测试电极，以避免纵向的阵列测试走线与显示区域边缘的横向金属走线产生交错的位置关系，以此通过所述第二显示单元的成盒测试电极控制显示信号的输出，从而完成对所述第二显示单元的阵列测试项目，减少耦合、漏电及炸伤问题的发生，从而达到提升显示面板生产良率的目的。

[38] 请参阅图4，是本发明的阵列基板测试电路的第二实施例的结构示意图。所述阵列基板测试电路的第二实施例与上述第一实施例的区别之处在于：所述至少两个显示单元10包括第一至第三显示单元，所述第二显示单元位于所述第一与第三显示单元之间，所述第一至第三显示单元均包括阵列测试电极区11及成盒测试电极区12，所述阵列测试电极区11包括若干第一阵列测试电极111及若干第二阵列测试电极112，所述成盒测试电极区12包括若干第一成盒测试电极121及若干第二阵列测试电极122，所述第二显示单元的若干第一阵列测试电极111通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干第一成盒测试电极121，所述第二显示单元的若干第二阵列测试电极112通过所述第三显示单元的外围一一对应电性连接所述第二显示单元的若干第二成盒测试电极122，以通过所述第二显示单元的成盒测试电极区12驱动显示信号的输出。

[39] 具体地，所述至少两显示单元10均包括显示区域13及位于所述显示区域13左右两侧的扫描驱动电路，所述阵列测试电极区11位于所述显示区域13的上方，所述成盒测试电极区12位于所述显示区域13的下方，所述若干第一阵列测试电极111及所述若干第一成盒测试电极121均位于左侧，所述若干第二阵列测试电极112及所述若干第二成盒测试电极122均位于右侧。

[40] 所述第一显示单元的外围是所述第一显示单元远离所述左侧扫描驱动电路且靠近所述第二显示单元的区域，所述第三显示单元的外围是所述第三显示单元远

离所述右侧扫描驱动电路且靠近所述第二显示单元的区域。

[41] 在其他实施例中根据所述第一至第三显示单元中阵列测试电极111及成盒测试电极121设置位置的不同，所述第一至第三显示单元的具体位置将发生变化，具体以所述阵列测试走线14为最短、且在后续成盒测试项目中能将所述阵列测试走线14切断为最佳，因此所述第一至第三显示单元的具体位置关系并不限于本发明的实施例，本领域技术人员可以根据具体需要进行变更和设置。

[42] 请参阅图5，是本发明的阵列基板测试电路的制作方法的第一实施例的流程示意图。所述方法包括：

[43] 步骤S1：提供一基板20。

[44] 具体地，所述基板20为玻璃基板，所述基板上的其他器件及功能与现有技术的基板相同，在此不再赘述。

[45] 步骤S2：在所述基板20上设置至少两个显示单元10，所述至少两个显示单元10包括第一显示单元及与所述第一显示单元相邻设置的第二显示单元。

[46] 步骤S3：所述第一及第二显示单元10均包括阵列测试电极区11及成盒测试电极区12，所述阵列测试电极区11包括若干阵列测试电极111，所述成盒测试电极区12包括若干成盒测试电极121；及

[47] 步骤S4：将所述第二显示单元的若干阵列测试电极111通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干成盒测试电极121，以通过所述第二显示单元的成盒测试电极区12驱动显示信号的输出。

[48] 请参阅图6，是本发明的阵列基板测试电路的制作方法的第二实施例的流程示意图。所述方法包括：

[49] 步骤S1：提供一基板20。

[50] 具体地，所述基板20为玻璃基板，所述基板上的其他器件及功能与现有技术的基板相同，在此不再赘述。

[51] 步骤S2：在所述基板20上设置至少两个显示单元10，所述至少两个显示单元10包括第一显示单元、第二显示单元及第三显示单元，所述第二显示单元位于所述第一与第三显示单元之间。

[52] 步骤S3：所述第一至第三显示单元均包括阵列测试电极区11及成盒测试电极区

12, 所述阵列测试电极区11包括若干第一阵列测试电极111及若干第二阵列测试电极112, 所述成盒测试电极区12包括若干第一成盒测试电极121及若干第二阵列测试电极122。

[53] 步骤S4: 将所述第二显示单元的若干第一阵列测试电极111通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干第一成盒测试电极121, 将所述第二显示单元的若干第二阵列测试电极112通过所述第三显示单元的外围一一对应电性连接所述第二显示单元的若干第二成盒测试电极122, 以通过所述第二显示单元的成盒测试电极区12驱动显示信号的输出。

[54] 所述阵列基板测试电路将第二显示单元的阵列测试电极通过第一显示单元的外围一一对应连接至第二显示单元的成盒测试电极, 或者将第二显示单元的第一阵列测试电极通过第一显示单元的外围一一对应连接至第二显示单元的第一成盒测试电极, 并将第二显示单元的第二阵列测试电极通过第三显示单元的外围一一对应连接至第二显示单元的第二成盒测试电极, 以避免纵向的阵列测试走线与显示区域边缘的横向金属走线产生交错的位置关系, 以此通过第二显示单元的成盒测试电极控制显示信号的输出, 从而完成对第二显示单元的阵列测试项目, 减少耦合、漏电及炸伤问题的发生, 从而达到提升显示面板生产良率的目的。

[55] 以上仅为本发明的实施方式, 并非因此限制本发明的专利范围, 凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换, 或直接或间接运用在其他相关的技术领域, 均同理包括在本发明的专利保护范围内。

## 权利要求书

- [权利要求 1] 一种阵列基板测试电路，其中，所述阵列基板测试电路设置于基板上，所述基板包括至少两个显示单元，所述至少两个显示单元包括第一显示单元及与所述第一显示单元相邻设置的第二显示单元，所述第一及第二显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干阵列测试电极，所述成盒测试电极区包括若干成盒测试电极，所述第二显示单元的若干阵列测试电极通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干成盒测试电极，以通过所述第二显示单元的成盒测试电极区驱动显示信号的输出。
- [权利要求 2] 根据权利要求1所述的阵列基板测试电路，其中，所述至少两个显示单元包括第一至第三显示单元，所述第二显示单元位于所述第一与第三显示单元之间，所述第一至第三显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干第一阵列测试电极及若干第二阵列测试电极，所述成盒测试电极区包括若干第一成盒测试电极及若干第二阵列测试电极，所述第二显示单元的若干第一阵列测试电极通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干第一成盒测试电极，所述第二显示单元的若干第二阵列测试电极通过所述第三显示单元的外围一一对应电性连接所述第二显示单元的若干第二成盒测试电极，以通过所述第二显示单元的成盒测试电极区驱动显示信号的输出。
- [权利要求 3] 根据权利要求2所述的阵列基板测试电路，其中，所述至少两显示单元均包括显示区域及位于所述显示区域左右两侧的扫描驱动电路，所述阵列测试电极区位于所述显示区域的上方，所述成盒测试电极区位于所述显示区域的下方，所述若干第一阵列测试电极及所述若干第一成盒测试电极均位于左侧，所述若干第二阵列测试电极及所述若干第二成盒测试电极均位于右侧。

- [权利要求 4] 根据权利要求3所述的阵列基板测试电路，其中，所述第一显示单元的外围是所述第一显示单元远离所述左侧扫描驱动电路且靠近所述第二显示单元的区域，所述第三显示单元的外围是所述第三显示单元远离所述右侧扫描驱动电路且靠近所述第二显示单元的区域。
- [权利要求 5] 一种阵列基板测试电路的制作方法，其中，所述方法包括：  
提供一基板；  
在所述基板上设置至少两个显示单元，所述至少两个显示单元包括第一显示单元及与所述第一显示单元相邻设置的第二显示单元；  
所述第一及第二显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干阵列测试电极，所述成盒测试电极区包括若干成盒测试电极；及  
将所述第二显示单元的若干阵列测试电极通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干成盒测试电极，以通过所述第二显示单元的成盒测试电极区驱动显示信号的输出。
- [权利要求 6] 根据权利要求5所述的阵列基板测试电路的制作方法，其中，所述在所述基板上设置至少两个显示单元包括：所述至少两个显示单元均包括显示区域及位于所述显示区域左右两侧的扫描驱动电路，所述阵列测试电极区位于所述显示区域的上方，所述成盒测试电极区位于所述显示区域的下方。
- [权利要求 7] 根据权利要求6所述的阵列基板测试电路的制作方法，其中，所述将所述第二显示单元的若干阵列测试电极通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干成盒测试电极包括：所述第一显示单元的外围是所述第一显示单元远离所述左侧扫描驱动电路且靠近所述第二显示单元的区域。
- [权利要求 8] 一种阵列基板测试电路的制作方法，其中，所述方法包括：

提供一基板；

在所述基板上设置至少两个显示单元，所述至少两个显示单元包括第一显示单元、第二显示单元及第三显示单元，所述第二显示单元位于所述第一与第三显示单元之间；

所述第一至第三显示单元均包括阵列测试电极区及成盒测试电极区，所述阵列测试电极区包括若干第一阵列测试电极及若干第二阵列测试电极，所述成盒测试电极区包括若干第一成盒测试电极及若干第二阵列测试电极；及

将所述第二显示单元的若干第一阵列测试电极通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干第一成盒测试电极，将所述第二显示单元的若干第二阵列测试电极通过所述第三显示单元的外围一一对应电性连接所述第二显示单元的若干第二成盒测试电极，以通过所述第二显示单元的成盒测试电极区驱动显示信号的输出。

[权利要求 9]

根据权利要求8所述的阵列基板测试电路的制作方法，其中，所述在所述基板上设置至少两个显示单元包括：所述第一显示单元位于所述第二显示单元的右方，所述第三显示单元位于所述第二显示单元的左方，所述第一显示单元至所述第三显示单元均包括显示区域及位于所述显示区域左右两侧的扫描驱动电路，所述阵列测试电极区位于所述显示区域的上方，所述成盒测试电极区位于所述显示区域的下方，所述若干第一阵列测试电极及所述若干第一成盒测试电极均位于左侧，所述若干第二阵列测试电极及所述若干第二成盒测试电极均位于右侧。

[权利要求 10]

根据权利要求9所述的阵列基板测试电路的制作方法，其中，所述将所述第二显示单元的若干第一阵列测试电极通过所述第一显示单元的外围一一对应电性连接所述第二显示单元的若干第一成盒测试电极，将所述第二显示单元的若干第二阵列测试电极通过所述第三显示单元的外围一一对应电性连接所述第二显示单元的若

干第二成盒测试电极包括：所述第一显示单元的外围是所述第一显示单元远离所述左侧扫描驱动电路且靠近所述第二显示单元的区域，所述第三显示单元的外围是所述第三显示单元远离所述右侧扫描驱动电路且靠近所述第二显示单元的区域。




图 1




图 2




图 3




图 4




图 5




图 6

# INTERNATIONAL SEARCH REPORT

International application No.  
PCT/CN2017/079555

## A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/00 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, CNKI, WPI, EPODOC: 华星, 王倩, 虞晓江, 测试, 检测, 阵列, 切断, 分割, 切割, 割断, 成盒, 相邻, 基板, 漏电, 爆炸, 交错, 交叉, 外围, 耦合, test+, line?, cell, electrode?, display+, module?, unit?, panel?, adjacent, cut+, divid+

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

| Category* | Citation of document, with indication, where appropriate, of the relevant passages                                                     | Relevant to claim No. |
|-----------|----------------------------------------------------------------------------------------------------------------------------------------|-----------------------|
| X         | CN 1514275 A (LG. PHILIP LCD CO., LTD.) 21 July 2004 (21.07.2004), description, page 5, line 8 to page 9, line 26, and figures 3 and 4 | 1-10                  |
| A         | CN 1693949 A (LG. PHILIPS LCD CO., LTD.) 09 November 2005 (09.11.2005), entire document                                                | 1-10                  |
| A         | CN 101334541 A (AU OPTRONICS CORPORATION) 31 December 2008 (31.12.2008), entire document                                               | 1-10                  |
| A         | CN 106125366 A (WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) 16 November 2016 (16.11.2016), entire document                  | 1-10                  |
| A         | CN 101256297 A (INFOVISION OPTOELECTRONICS (KUNSHAN) CO., LTD.) 03 September 2008 (03.09.2008), entire document                        | 1-10                  |

☒ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

|                                                                                                                                                                         |                                                                                                                                                                                                                                                  |
|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| * Special categories of cited documents:                                                                                                                                | “T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention                                              |
| “A” document defining the general state of the art which is not considered to be of particular relevance                                                                | “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone                                                                     |
| “E” earlier application or patent but published on or after the international filing date                                                                               | “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art |
| “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) | “&” document member of the same patent family                                                                                                                                                                                                    |
| “O” document referring to an oral disclosure, use, exhibition or other means                                                                                            |                                                                                                                                                                                                                                                  |
| “P” document published prior to the international filing date but later than the priority date claimed                                                                  |                                                                                                                                                                                                                                                  |

|                                                                               |                                                                        |
|-------------------------------------------------------------------------------|------------------------------------------------------------------------|
| Date of the actual completion of the international search<br>10 November 2017 | Date of mailing of the international search report<br>29 November 2017 |
|-------------------------------------------------------------------------------|------------------------------------------------------------------------|

|                                                                                                                                                                                                               |                                                                        |
|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------------------------------------------------------------------------|
| Name and mailing address of the ISA<br>State Intellectual Property Office of the P. R. China<br>No. 6, Xitucheng Road, Jimenqiao<br>Haidian District, Beijing 100088, China<br>Facsimile No. (86-10) 62019451 | Authorized officer<br>PENG, Hailiang<br>Telephone No. (86-10) 62414003 |
|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------------------------------------------------------------------------|

## INTERNATIONAL SEARCH REPORT

International application No.  
PCT/CN2017/079555

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

| Category* | Citation of document, with indication, where appropriate, of the relevant passages                  | Relevant to claim No. |
|-----------|-----------------------------------------------------------------------------------------------------|-----------------------|
| A         | US 2010238368 A1 (SAMSUNG ELECTRONICS CO., LTD.) 23 September 2010<br>(23.09.2010), entire document | 1-10                  |

**INTERNATIONAL SEARCH REPORT**  
Information on patent family members

International application No.  
PCT/CN2017/079555

| Patent Documents referred<br>in the Report | Publication Date  | Patent Family    | Publication Date  |
|--------------------------------------------|-------------------|------------------|-------------------|
| CN 1514275 A                               | 21 July 2004      | KR 100479525 B1  | 31 March 2005     |
|                                            |                   | TW 200411191 A   | 01 July 2004      |
|                                            |                   | US 2004125307 A1 | 01 July 2004      |
|                                            |                   | KR 20040062161 A | 07 July 2004      |
|                                            |                   | US 6825911 B2    | 30 November 2004  |
|                                            |                   | JP 2004212931 A  | 29 July 2004      |
|                                            |                   | CN 1238751 C     | 25 January 2006   |
|                                            |                   | TW I223086 B     | 01 November 2004  |
| CN 1693949 A                               | 09 November 2005  | US 7649585 B2    | 19 January 2010   |
|                                            |                   | KR 100828294 B1  | 07 May 2008       |
|                                            |                   | US 2005243267 A1 | 03 November 2005  |
|                                            |                   | CN 100520501 C   | 29 July 2009      |
|                                            |                   | KR 20050104786 A | 03 November 2005  |
| CN 101334541 A                             | 31 December 2008  | CN 101334541 B   | 04 August 2010    |
| CN 106125366 A                             | 16 November 2016  | None             |                   |
| CN 101256297 A                             | 03 September 2008 | CN 101256297 B   | 23 June 2010      |
|                                            |                   | US 8154674 B2    | 10 April 2012     |
|                                            |                   | US 2009244420 A1 | 01 October 2009   |
| US 2010238368 A1                           | 23 September 2010 | KR 20100105935 A | 01 October 2010   |
|                                            |                   | US 8525945 B2    | 03 September 2013 |
|                                            |                   | KR 101579853 B1  | 24 December 2015  |

## 国际检索报告

国际申请号

PCT/CN2017/079555

## A. 主题的分类

G09G 3/00(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

## B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G09G

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNPAT, CNKI, WPI, EPDOC: 华星, 王倩, 虞晓江, 测试, 检测, 阵列, 切断, 分割, 切割, 割断, 成盒, 相邻, 基板, 漏电, 爆炸, 交错, 交叉, 外围, 耦合, test+, line?, cell, electrode?, display+, module?, unit?, panel?, adjacent, cut+, divid+

## C. 相关文件

| 类 型* | 引用文件, 必要时, 指明相关段落                                                                       | 相关的权利要求 |
|------|-----------------------------------------------------------------------------------------|---------|
| X    | CN 1514275 A (LG. 飞利浦LCD有限公司) 2004年 7月 21日 (2004 - 07 - 21)<br>说明书第5页第8行—第9页第26行, 附图3-4 | 1-10    |
| A    | CN 1693949 A (LG. 飞利浦LCD株式会社) 2005年 11月 9日 (2005 - 11 - 09)<br>全文                       | 1-10    |
| A    | CN 101334541 A (友达光电股份有限公司) 2008年 12月 31日 (2008 - 12 - 31)<br>全文                        | 1-10    |
| A    | CN 106125366 A (武汉华星光电技术有限公司) 2016年 11月 16日 (2016 - 11 - 16)<br>全文                      | 1-10    |
| A    | CN 101256297 A (昆山龙腾光电有限公司) 2008年 9月 3日 (2008 - 09 - 03)<br>全文                          | 1-10    |
| A    | US 2010238368 A1 (SAMSUNG ELECTRONICS CO., LTD.) 2010年 9月 23日 (2010 - 09 - 23)<br>全文    | 1-10    |

☐ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

\* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&amp;” 同族专利的文件

国际检索实际完成的日期

2017年 11月 10日

国际检索报告邮寄日期

2017年 11月 29日

ISA/CN的名称和邮寄地址

中华人民共和国国家知识产权局(ISA/CN)  
中国北京市海淀区蓟门桥西土城路6号 100088

传真号 (86-10)62019451

受权官员

彭海良

电话号码 (86-10)62414003

国际检索报告  
关于同族专利的信息

国际申请号

PCT/CN2017/079555

| 检索报告引用的专利文件 |            |    | 公布日<br>(年/月/日) | 同族专利 |             |    | 公布日<br>(年/月/日) |
|-------------|------------|----|----------------|------|-------------|----|----------------|
| CN          | 1514275    | A  | 2004年 7月 21日   | KR   | 100479525   | B1 | 2005年 3月 31日   |
|             |            |    |                | TW   | 200411191   | A  | 2004年 7月 1日    |
|             |            |    |                | US   | 2004125307  | A1 | 2004年 7月 1日    |
|             |            |    |                | JP   | 4068518     | B2 | 2008年 3月 26日   |
|             |            |    |                | KR   | 20040062161 | A  | 2004年 7月 7日    |
|             |            |    |                | US   | 6825911     | B2 | 2004年 11月 30日  |
|             |            |    |                | JP   | 2004212931  | A  | 2004年 7月 29日   |
|             |            |    |                | CN   | 1238751     | C  | 2006年 1月 25日   |
|             |            |    |                | TW   | I223086     | B  | 2004年 11月 1日   |
| CN          | 1693949    | A  | 2005年 11月 9日   | US   | 7649585     | B2 | 2010年 1月 19日   |
|             |            |    |                | KR   | 100828294   | B1 | 2008年 5月 7日    |
|             |            |    |                | US   | 2005243267  | A1 | 2005年 11月 3日   |
|             |            |    |                | CN   | 100520501   | C  | 2009年 7月 29日   |
|             |            |    |                | KR   | 20050104786 | A  | 2005年 11月 3日   |
| CN          | 101334541  | A  | 2008年 12月 31日  | CN   | 101334541   | B  | 2010年 8月 4日    |
| CN          | 106125366  | A  | 2016年 11月 16日  | 无    |             |    |                |
| CN          | 101256297  | A  | 2008年 9月 3日    | CN   | 101256297   | B  | 2010年 6月 23日   |
|             |            |    |                | US   | 8154674     | B2 | 2012年 4月 10日   |
|             |            |    |                | US   | 2009244420  | A1 | 2009年 10月 1日   |
| US          | 2010238368 | A1 | 2010年 9月 23日   | KR   | 20100105935 | A  | 2010年 10月 1日   |
|             |            |    |                | US   | 8525945     | B2 | 2013年 9月 3日    |
|             |            |    |                | KR   | 101579853   | B1 | 2015年 12月 24日  |

表 PCT/ISA/210 (同族专利附件) (2009年7月)