



# [12] 发明专利说明书

专利号 ZL 01111840.7

[45] 授权公告日 2005 年 8 月 31 日

[11] 授权公告号 CN 1217488C

[22] 申请日 2001.3.21 [21] 申请号 01111840.7

[30] 优先权

[32] 2000. 3. 22 [33] US [31] 09/533,109

[71] 专利权人 朗讯科技公司

地址 美国新泽西州

[72] 发明人 阿利德·考尔斯鲁德

克里斯托弗·F·扎帕拉

审查员 姚梦琦

[74] 专利代理机构 中国国际贸易促进委员会专利

商标事务所


代理人 蒋世迅

权利要求书 4 页 说明书 7 页 附图 2 页

[54] 发明名称 高功率选择性信号衰减器及其衰减方法

[57] 摘要

本发明提供了一种高功率选择信号衰减器，包括：衰减模拟主信号的衰减器；第一模-数转换器(ADC)，用于将所述衰减器的模拟输出转换为数字输出；数-模转换器(DAC)，用于将所述第一ADC的数字输出转换为模拟输出；删除器，用于接收所述主信号以及来自所述DAC的模拟输出，并且从所述主信号中删除所述DAC的模拟输出。根据该数字输出，控制电路动态地控制衰减器的衰减以防止第二ADC的饱和，并改进信息处理量。



- 1、一种高功率选择信号衰减器，包括：
  - 用于衰减模拟主信号的衰减器；
  - 第一模-数转换器（ADC），用于将所述衰减器的模拟输出转换为数字输出；
  - 数-模转换器（DAC），用于将所述第一 ADC 的数字输出转换为模拟输出；
  - 删除器，用于接收所述主信号以及来自所述 DAC 的模拟输出，并且从所述主信号中删除所述 DAC 的模拟输出。
  
- 2、根据权利要求 1 的高功率选择信号衰减器，其中：
  - 所述第一 ADC 将功率范围内的所述衰减器的模拟输出转换为数字输出，其中所述功率范围由最大和最小功率电平所限定；
  - 所述衰减器衰减所述主信号，以便高于功率电平门限的功率电平被衰减到低于所述功率电平门限，并且所述功率电平门限小于或等于所述最大功率电平。
  
- 3、根据权利要求 1 的高功率选择信号衰减器，还包括：
  - 耦合器，用于耦合一部分来自传输线的所述主信号，并且其中所述衰减器衰减来自所述耦合器的输出。
  
- 4、根据权利要求 2 的高功率选择信号衰减器，还包括：
  - 控制器，用于向所述衰减器提供输入，并且控制所述功率电平门限。
  
- 5、根据权利要求 4 的高功率选择信号衰减器，其中所述控制器根据来自主 ADC 的输出而控制所述功率电平门限，其中所述主 ADC 依靠所述删除器的输出而工作。

6、根据权利要求 4 的高功率选择信号衰减器，还包括：

放大器，用于在由所述删除器接收之前，放大所述 DAC 的模拟输出；并且其中

所述控制器根据所述功率电平门限的控制，来控制所述放大器的增益。

7、根据权利要求 6 的高功率选择信号衰减器，还包括：

第一耦合器，用于耦合所述主信号；

其中所述删除器包括第二耦合器，用于将所述放大器的输出耦合到所述主信号上；并且其中

所述衰减器衰减所述第一耦合器的输出；

所述放大器放大所述 DAC 的所述模拟输出，以补偿至少由所述衰减器、所述第一耦合器以及所述第二耦合器所引起的衰减。

8、根据权利要求 4 的高功率选择信号衰减器，还包括：

颤动信号发生器，用于生成颤动信号；

组合器，用于将所述颤动信号与所述衰减器的模拟输出相组合；

滤波器，用于将所述颤动信号从所述 DAC 的所述模拟输出中滤波出来；

所述控制器控制所述颤动信号的幅度。

9、根据权利要求 1 的高功率选择信号衰减器，其中所述删除器包括耦合器，用于将所述 DAC 的模拟输出耦合到所述主信号中，以便所述 DAC 的模拟输出与所述主信号异相 180 度。

10、根据权利要求 1 的高功率选择信号衰减器，还包括：

延迟器，用于在所述主信号由所述删除器接收之前，延迟所述主信号；

控制器，用于根据来自主 ADC 的输出，控制通过所延迟器的延迟时间，其中所述主 ADC 依靠所述删除器的输出而工作。

11、根据权利要求 1 的高功率选择信号衰减器，还包括：  
颤动信号发生器，用于生成颤动信号；  
组合器，用于将所述颤动信号与所述衰减器的模拟输出相组合；  
滤波器，用于将所述颤动信号从所述 DAC 的模拟输出中滤波出来。

12、一种选择地衰减高功率信号的方法，包括：  
衰减模拟的主信号；  
第一转换步骤，将衰减器的模拟输出转换为数字输出；  
第二转换步骤，将所述转换后的数字输出转换为模拟输出；  
从所述主信号中删除所述转换后的模拟输出。

13、根据权利要求 12 的方法，其中  
所述第一转换步骤在功率范围内，将所述衰减步骤的模拟输出转换为数字输出，其中所述功率范围由最大和最小功率电平所限定；  
所述衰减步骤衰减所述主信号，以便高于功率电平门限的功率电平被衰减到低于所述功率电平门限，并且所述功率电平门限小于或等于所述最大功率电平。

14、根据权利要求 13 的方法，还包括：  
控制所述功率电平门限。

15、根据权利要求 14 的方法，其中所述控制步骤根据来自依靠所述删除步骤的输出而工作的主 ADC 的输出，来控制所述功率电平门限。

16、根据权利要求 15 的方法，还包括：

在由所述删除步骤接收之前，放大所述第二转换步骤的模拟输出；  
并且其中

所述控制步骤根据所述功率电平门限的控制来控制所述放大。

17、根据权利要求 15 的方法， 还包括：

生成颤动信号；

将所述颤动信号与所述衰减步骤的模拟输出相组合；

将所述颤动信号从所述第二转换步骤的模拟输出中滤波出来；

所述控制步骤根据所述功率电平门限的控制来控制所述颤动信号的幅度。

18、根据权利要求 12 的方法，还包括：

在所述删除步骤操作之前，延迟所述主信号；

根据来自依靠所述删除步骤的输出而工作的主 ADC 的输出，控制通过所延迟步骤的延迟时间。

19、根据权利要求 12 的方法，还包括：

生成颤动信号；

将所述颤动信号与所述衰减步骤的所述模拟输出相组合；

将所述颤动信号从所述第二转换步骤的模拟输出中滤波出来。

## 高功率选择性信号衰减器及其衰减方法

### 技术领域

本发明涉及信号衰减,尤其涉及一种高功率选择性信号衰减器及其衰减方法。

### 背景技术

模-数转换器(ADC)具有一个动态的工作范围。该动态范围被定义为从最小信号幅度到最大信号幅度的这样一个范围(即在最小和最大功率电平之间)。具有ADC动态范围内的幅度的模拟信号将从模拟转换为数字信号。

具有低于动态范围的最小功率电平的幅度的模拟信号将不经受转换,而具有高于动态范围的最大功率电平的幅度的模拟信号将使ADC过载或者饱和。具体地说,ADC将对具有高于ADC动态范围的最大功率电平的幅度进行限幅。对于模拟信号的限幅将引起失真和破坏整个频谱的谐波,以至于实际上损失更多的信号。因此,这种ADC不适合于多种今天的通信要求。

### 发明内容

本发明的目的在于提供一种高功率选择性信号衰减器及其衰减方法,该高功率选择性信号衰减器隔离了接收的模拟信号频谱中的高功率信号。隔离出的高功率信号接着与接收的模拟信号重新组合,以便基本上从接收的模拟信号中删除高功率信号。高功率信号的隔离是这样实现的,即通过将接收的模拟信号耦合到前馈通路上,并且衰减耦合的信号,以便高功率信号落入接收衰减器输出的ADC的动态范围内。因为ADC在落入其动态范围内的信号上执行模-数转换操作,ADC的输出基本上代表了接收信号中的高功率信号。该数字信号接着被数-

模转换，并且由放大器放大，该放大器补偿由至少一个衰减器所引起的衰减。产生的信号接着与接收到的模拟信号相组合，这两个信号异相 180 度，以便高功率信号基本上从接收的模拟信号中去除。

根据本发明的一个方面，提供了一种高功率选择信号衰减器，包括：

衰减模拟主信号的衰减器；

第一模-数转换器（ADC），用于将所述衰减器的模拟输出转换为数字输出；

数-模转换器（DAC），用于将所述第一 ADC 的数字输出转换为模拟输出；

删除器，用于接收所述主信号以及来自所述 DAC 的模拟输出，并且从所述主信号中删除所述 DAC 的模拟输出。

根据本发明的另一个方面，提供了一种选择地衰减高功率信号的方法，包括：

衰减模拟的主信号；

将衰减器的模拟输出转换为数字输出；

将所述模-数转换后的数字输出转换为模拟输出；

延迟所述主信号，以使所述延迟后的主信号与所述模拟输出之间存在  $180^{\circ}$  的相位差；

从所述主信号中删除所述模拟输出。

在高功率选择信号衰减器中，通过监视主 ADC 的输出来动态地控制衰减器所执行的衰减，该 ADC 接收高功率选择性信号衰减器的输出。当主 ADC 接近饱和时，衰减级增加。当主 ADC 进一步从饱和衰落时，衰减级降低。这样，最大数量的信息可以由 ADC 转换，而不会将主 ADC 设置为饱和。

#### 附图说明

通过下文的详细描述以及借助于附图说明给出的附图，本发明将会更加容易理解，其中相同的附图标记表示各个附图中的对应部分，

并且其中：

图 1 示意了根据本发明的高功率选择信号衰减器的一个实施例；

图 2A 示意了衰减之前的耦合信号；并且

图 2B 示意了衰减之后的耦合信号。

### 具体实施方式

图 1 示意了根据本发明的高功率选择信号衰减器的一个实施例。如图所示，该高功率选择信号衰减器 2 选择性地衰减在输入端接收到的模拟主信号，并且将产生的衰减主信号提供给主 ADC28 的输入端。高功率选择信号衰减器基于从转换器时钟 4 接收到的时钟信号而工作，并且控制从控制电路 32 接收到的输入。控制电路 32 根据由处理器 30 在主 ADC28 输出端上的信号所执行的处理而产生控制输入。

如图 1 进一步所示出的，高功率选择信号衰减器 2 包括一个主通路 6 和一个前馈通路 8。主通路 6 包括一个位于第一耦合器 10 和第二耦合器 24 之间的延迟器 26。第一耦合器 10 将主通路上 6 的主信号耦合到前馈通路 8。衰减器 12 衰减前馈通路 8 上的信号，并且副 ADC 16 模-数转换衰减器 12 的输出。模-数转换器 (DAC) 18 将副 ADC 16 的输出转换成模拟信号，并且放大器 20 放大 DAC 18 的输出。第二耦合器 24 将前馈通路 8 上的信号耦合回主通路 6。

如图 1 进一步所示出的，高功率选择信号衰减器 2 可选地包括一个颤动信号发生器 34，第三耦合器 14 以及颤动信号删除器 22。颤动信号发生器 34 产生以控制电路 32 所控制的幅度，产生一个低频颤动信号，并且该颤动信号由设置在衰减器 12 之后的第三耦合器 14 耦合到前馈通路 8 上。颤动信号删除器 22 删除颤动信号，并且设置在放大器 20 之后。衰减器 12，放大器 20，延迟器 26 以及颤动信号发生器 34 基于从控制电路 32 所接收到的控制输入而工作。而且，副 ADC 16 和 DAC 18 根据从转换器时钟 4 所接收到的时钟信号而工作。

下面将参考图 1 和图 2A-2B 来描述根据图 1 所示的本发明实施例的高功率选择信号衰减器。高功率选择信号衰减器 2 衰减这样的模拟

信号，即该信号的幅度大于主 ADC 28 的动态范围的最大功率电平。为此，超过最大功率电平的模拟信号由高功率选择信号衰减器 2 中的前馈通路来隔离，调整幅度，并且接着与主通路 6 上的主信号相组合，以选择地从主信号中删除部分这些该幅度信号（即高功率）。

具体地说，第一耦合器 10 将模拟主信号从主通路 6 耦合到副通路 8。衰减器 12 将耦合信号的幅度衰减到小于由控制电路 32 所建立的电平门限。如下文将详细讨论的，控制电路 32 调整衰减器 12 的电平门限，以便超过 ADC 16 的动态范围中的最大功率电平的耦合信号的幅度落入副 ADC 16 的动态范围。也就是说，功率电平门限小于或等于最大功率电平。这种衰减操作的结果在于，在衰减之前落入副 ADC 16 的动态范围的某些信号将不会再落入副 ADC 16 的动态范围中。

图 2A 和图 2B 清楚地示意了衰减操作。图 2A 示意了在衰减之前，频率 W1 和 W2 上的耦合信号的幅度。如图所示，频率 W1 上耦合信号的幅度落入副 ADC 16 的动态范围之内，而频率 W2 上耦合信号的幅度超出该动态范围。图 2B 示意了在衰减之后，频率 W1 和 W2 上的耦合信号的幅度。如图 2B 所示，频率 W1 上耦合信号的幅度现在低于副 ADC 16 的动态范围，而频率 W2 上耦合信号的幅度位于该动态范围之内。

副 ADC 16 将模拟耦合信号转换为数字信号。具体地说，只有幅度落入 ADC 动态范围之内的那些信号将经历转换。这样，频率 W2 将被转换，而频率 W1 将不被转换，因此，与频率 W1 相关的信息将会丢失。

由副 ADC 16 所输出的数字信号由 DAC 18 转换回模拟信号，并且从 DAC 18 输出的模拟信号的幅度由放大器 20 所放大。放大器 20 的增益由控制电路 32 控制，以便由第二耦合器 24 耦合回主通路 6 上的信号幅度基本上等于在由第一耦合器 10 耦合回前馈通路 8 之前的相同信号幅度。也就是说，放大器 20 删除由第一耦合器 10，衰减器 12，第三耦合器（如果存在的话），副 ADC 16，DAC 18，颤动信号删除器

22 (如果存在的话) 以及第二耦合器 24 所引起的主信号的衰减。由于衰减器 12 的功率电平动态地变化, 控制电路 32 动态地改变与其相关的放大器 20 的增益。

如上所述, 第二耦合器 24 接着将放大器 20 的输出耦合回主通路 6, 以便从前馈通路 8 耦合到主通路 6 的信号与主通路 6 上的信号异相 180 度。根据由前馈通路 8 上的部件(包括第一和第二耦合器 10 和 24) 所产生的相位差, 延迟器 26 延迟主信号, 以在由第二耦合器 24 耦合到主通路 6 上的信号与从主通路 6 上的延迟器 26 所输出的主信号之间建立 180 度的相位差。

由于耦合到主通路 6 上的信号主要包括高功率信号, 这些信号与主信号中的高功率信号 180 度异相, 这些高功率信号基本上从主信号中删除出去。

接着, 通过描述由控制电路 32 动态控制高功率选择信号衰减器 2, 来描述可选的颤动信号产生。

利用颤动信号来改进 ADC 的操作是已知的现有技术。因此, 不再描述使用颤动信号的概念基础。相反, 仅描述高功率选择信号衰减器中的颤动信号的插入和去除。如图 1 所示, 颤动信号发生器 34 以由控制电路 32 控制的幅度产生低频颤动信号, 如下文所述, 并且颤动信号由第三耦合器 14 耦合到前馈通路 8 上。颤动信号的增加影响和改进了副 ADC 16 的操作。在从 DAC 18 输出的模拟信号由放大器 20 放大之后, 颤动信号删除器 22 删除来自前馈通路 8 的颤动信号。以这种方式改进了副 ADC 16 的操作。

尽管衰减器 12 的功率电平门限以及放大器 20 的增益可以设置成固定值, 但用于主 ADC 28 模-数转换的主信号随着时间改变, 并且由于缺少某些类型的、对于由高功率选择信号衰减器 2 所执行的衰减操作的动态控制, 可能最终引起主 ADC 28 的饱和。通过监视主 ADC 28 的输出, 确定该高功率选择信号衰减器 12 的输出是否接近将引起主 ADC 28 饱和的电平, 或者, 下降到这样的电平, 即主 ADC 28 未能转换主信号中的多数信息。

为了动态控制高功率选择信号衰减器 2 的操作, 信号处理器 30 在主 ADC 28 的输出上执行一个频率分析。例如, 信号处理器 30 在主 ADC 28 的输出上执行一个快速傅里叶变换 (FFT), 并且对 FFT 的各种频率上的功率求和, 以得到一个总功率。控制电路 32 包括一个根据经验确定的查阅表, 以便将总功率映射为合乎衰减器 12 需要的功率电平门限, 放大器 20 的增益, 以及可选地映射为颤动信号的幅度。本领域技术人员从上面的实例中可以很容易地理解, 可以在主 ADC 28 的输出上执行多种不同类型的分析, 以确定主 ADC 28 是否正接近饱和, 或者与之相反, 正远离饱和, 以便可以放大主信号, 来增加落入主 ADC 28 的动态范围之内的信息量。

除了衰减器 2 的功率电平门限之外, 经过延迟器 26 的延迟也影响良好的高功率信号如何被从主信号中删除出去。处理通过前馈通路 8 的信号所花费的时间随着被处理信号的频率而变化。因此, 由第二耦合器 24 耦合到主通路 6 上的信号与由延迟器 26 输出到主通路 6 上的信号之间的相位差可以偏离 180 度, 并且引起不良的抵消。这可以导致主 ADC 28 接近饱和。

因此, 除了衰减器 12 和放大器 20 的动态控制, 控制电路 32 动态地控制经过延迟器 26 的延迟。在一个实施例中, 控制电路 32 接收由信号处理器 30 所执行的 FFT, 并且识别出具有超过预定门限的功率电平的频率, 其中该预定门限指示主 ADC 28 正接近于饱和。控制电路 32 接着递增地增加经过延迟器 26 的延迟, 并且监视每次递增之后所识别出的频率上的功率。如果识别出的频率上的功率减少, 控制电路 32 连续递增经过延迟器 26 的延迟, 直到所识别出的频率上的功率不再减少。与减少相反, 如果递增经过延迟器 26 的延迟引起识别处的频率上的功率的增加, 则控制电路 32 开始递增地减少经过延迟器 26 的延迟。如果识别出的频率上的功率减少, 控制电路 32 连续地减少经过延迟器 26 的延迟, 直到所识别出的频率上的功率不再减少。与减少相反, 如果递减经过延迟器 26 的延迟引起识别处的频率上的功率的减少, 则控制电路 32 将经过延迟器 26 的延迟恢复到试图动态控制之前

的初始值。

也可以对于放大器 20 的增益执行类似的操作，以计算出放大器增益与由前馈路 8 中的其他元件引起的衰减之间相关的不精确性。

控制电路 32 可以顺序地、并行地、以不同时间间隔执行衰减器 12 (并且连同放大器 20)，延迟器 26，以及放大器 20 的动态控制。预计每个不同的设计人员将以不同的方式来使用动态控制，以优化所设计系统的性能。

如上所述，根据本发明的高功率选择信号衰减了高功率信号，以便与之连接的 ADC 将不会被设置成饱和。此外，高功率选择信号衰减器被动态地控制，以便最大数量的信息被传送到 ADC，而不用将 ADC 设置成饱和。

因而，很显然可以以多种方式对本发明做出变化。这些变化不会被认为是背离了本发明的精神和范围，并且这些变化应被包含于所附权利要求书的范围内。

图 1




图 2A




图 2B

