



(12)发明专利

(10)授权公告号 CN 106842211 B

(45)授权公告日 2019.06.18

(21)申请号 201710160589.5

(22)申请日 2012.10.17

(65)同一申请的已公布的文献号
申请公布号 CN 106842211 A

(43)申请公布日 2017.06.13

(30)优先权数据
13/284156 2011.10.28 US

(62)分案原申请数据
201280052964.X 2012.10.17

(73)专利权人 通用电气公司
地址 美国纽约州

(72)发明人 雨宫慎一 B.海德 K.森达雷桑

(74)专利代理机构 中国专利代理(香港)有限公司 72001

代理人 叶晓勇 刘春元

(51)Int.Cl.
G01S 15/89(2006.01)
G01S 7/523(2006.01)

(56)对比文件
US 2009206676 A1,2009.08.20,
CN 101144798 A,2008.03.19,
CN 101144797 A,2008.03.19,
JP 2000296128 A,2000.10.24,
WO 2011063974 A1,2011.06.03,

审查员 李苏宁


权利要求书1页 说明书11页 附图23页

(54)发明名称

超声换能器驱动电路和超声图像显示设备

(57)摘要

提供超声换能器驱动电路,其配置成向输出线供应输出电流和/或输出电压用于驱动超声换能器。该超声换能器驱动电路包括:第一电流放电电路,其配置成在输出线处于正电压时允许产生于在超声换能器中积聚的电荷的电流从输出线流到地;和第二电流放电电路,其配置成在输出线处于负电压时允许产生于在超声换能器中积聚的电荷的电流从地流到输出线。该第一电流放电电路和所述第二电流放电电路基于输出电流和/或所述输出电压来控制。



1. 一种超声换能器驱动电路,包括:

电压输出型电路,其配置成控制输出电压并且向输出线供应电流用于驱动超声换能器;和

沿所述电压输出型电路的输出线的缓冲放大器,所述缓冲放大器配置成接收所述电压输出型电路的输出电压,所述缓冲放大器包括:

第一推挽电路,其包括连接到所述缓冲放大器的输出线的第一晶体管和第二晶体管;和

第二推挽电路,其包括在所述缓冲放大器的输出线与地之间连接的第三晶体管和第四晶体管,其中所述第一推挽电路和所述第二推挽电路的每个晶体管配置成接收相对所述电压输出型电路的输出电压具有预定电压差的电压;

其中所述预定电压差对于所述第四晶体管要大于对于所述第二晶体管,使得当所述缓冲放大器的输出线处于正电压时,所述第四晶体管基于所述电压输出型电路的输出电压具有导通态,以允许产生于在所述超声换能器中积聚的电荷的电流从所述缓冲放大器的输出线流到地;以及

所述预定电压差对于所述第三晶体管大于对于所述第一晶体管,使得当所述缓冲放大器的输出线处于负电压时,所述第三晶体管基于所述电压输出型电路的输出电压具有导通态,以允许产生于在所述超声换能器中积聚的电荷的电流从地流到所述缓冲放大器的输出线。

2. 如权利要求1所述的超声换能器驱动电路,其中所述第一晶体管和所述第二晶体管在所述缓冲放大器的输出线与电力供应之间连接。

3. 如权利要求2所述的超声换能器驱动电路,其中所述第一晶体管连接到正供应电压并且所述第二晶体管连接到负供应电压。

4. 如权利要求1所述的超声换能器驱动电路,其中:

所述第一晶体管和所述第三晶体管配置成接收大于所述电压输出型电路的输出电压的电压;并且

所述第二晶体管和所述第四晶体管配置成接收小于所述电压输出型电路的输出电压的电压。

超声换能器驱动电路和超声图像显示设备

技术领域

[0001] 本文描述的实施例涉及超声换能器驱动电路和超声图像显示设备。

背景技术

[0002] 超声换能器驱动电路是朝超声换能器向输出线输出由正脉冲和负脉冲组成的脉冲并且驱动超声换能器的电路。作为这种超声换能器驱动电路,控制输出电压并且供应电流用于驱动超声换能器的电压输出型电路在例如日本未经审查的专利公开号2009-101072中描述。特别地,电压输出型电路包括向上文提到的输出线输出正电压的正电压输出电路,和向上文提到的输出线输出负电压的负电压输出电路。在该超声换能器驱动电路中,当负脉冲要从上文提到的输出线处于正电压所处的状态生成时,上文提到的负电压输出电路被触发来操作;并且当正脉冲要从上文提到的输出线处于负电压所处的状态生成时,上文提到的正电压输出电路被触发来操作。

[0003] 当上文提到的负电压输出电路被触发以在从上文提到的输出线供应有正电压所处的状态生成负脉冲时操作,产生于电荷(其已在上文提到的超声换能器中充电)的电流在该负电压输出电路中持续一定时段地流动并且消耗功率。进而,当上文提到的正电压输出电路被触发以在从上文提到的输出线处于负电压所处的状态产生正脉冲时操作时,产生于电荷(其已在上文提到的超声换能器中充电)的电流在该正电压输出电路中持续一定时段地流动并且消耗功率。因此,降低功耗变成问题。

发明内容

[0004] 在一个方面中,超声换能器驱动电路向输出线供应输出电流或输出电压用于驱动超声换能器。该超声换能器驱动电路包括:第一电流放电电路,其在输出线处于正电压时允许产生于在超声换能器中积聚的电荷的电流从输出线流到地;和第二电流放电电路,其在输出线处于负电压时允许产生于在超声换能器中积聚的电荷的电流从地流到输出线。该第一和第二电流放电电路的操作根据输出电流或输出电压来控制。

[0005] 在这里,输出电流或输出电压是超声换能器驱动电路的输出线的电流或电压。

[0006] 在另一个方面中,超声换能器驱动电路包括:电流输出型电路,其控制用于驱动超声换能器的输出电流;和电流控制单元,其向电流输出型电路输出电流用于控制输出电流。该电流输出型电路包括:第一电流放电电路,其在输出线处于正电压时允许产生于在超声换能器中积聚的电荷的电流从输出线流到地;和第二电流放电电路,其在输出线处于负电压时允许产生于在超声换能器中积聚的电荷的电流从地流到输出线。该第一电流放电电路和第二电流放电电路的操作由来自电流控制单元的电流控制。

[0007] 在这里,输出电流是电流输出型电路的输出线的电流。

[0008] 在再另一个方面中,超声换能器驱动电路包括:电压输出型电路,其控制输出电压并且向输出线供应电流用于驱动超声换能器;和连接到输出线的第一电流放电电路和第二电流放电电路。该第一电流放电电路是这样的电路,其在输出线处于正电压时允许产生于

在超声换能器中积聚的电荷的电流从输出线流到地,并且第二电流放电电路是这样的电路,其在输出线处于负电压时允许产生于在超声换能器中积聚的电荷的电流从地流到输出线。该第一和第二电流放电电路的操作由输出线与电压输出型电路的输出之间的电压差控制。

[0009] 在这里,输出电压是电压输出型电路的输出线的电压。

[0010] 在再另一个方面中,超声换能器驱动电路包括:电压输出型电路,其控制输出电压并且向输出线供应电流用于驱动超声换能器;和缓冲放大器,其在该电压输出型电路与超声换能器之间提供并且取电压输出型电路的输出电压的输入。该缓冲放大器包括:第一推挽电路,其具有连接到缓冲放大器的输出线的第一晶体管和第二晶体管;和第二推挽电路,其具有在缓冲放大器的输出线与地之间连接的第三晶体管和第四晶体管。相对电压输出型电路的输出电压具有预定电压差的电压输入到构成第一推挽电路和第二推挽电路的晶体管中的每个。该预定电压差对于第四晶体管要大于对于第二晶体管,使得当缓冲放大器的输出线处于正电压时,第二晶体管和第四晶体管的第四晶体管根据电压输出型电路的输出电压变成导通态,由此允许产生于在超声换能器中积聚的电荷的电流从输出线流到地。预定电压差对于第三晶体管也大于对于第一晶体管,使得当缓冲放大器的输出线处于负电压时,第一晶体管和第三晶体管的第三晶体管根据电压输出型电路的输出电压变成导通态,由此允许产生于在超声换能器中积聚的电荷的电流从地流到输出线。

[0011] 在这里,输出电压是电压输出型电路的输出线的电压。

[0012] 另外的方面包括超声图像显示设备,其具有关于上文描述的方面中的任一个的超声换能器驱动电路。

[0013] 根据上文描述的方面,当输出线处于正电压时,产生于在超声换能器中积聚的电荷的电流从输出线流到地。当输出线处于负电压时,产生于在超声换能器中积聚的电荷的电流从地流到输出线。由此,功耗可以降低。

附图说明

[0014] 图1是示出超声图像显示设备的示范性实施例的框图。

[0015] 图2是示出在图1中示出的超声图像显示设备的收发段的框图。

[0016] 图3是示出在图1中示出的超声图像显示设备中的超声换能器驱动电路的概述结构的图。

[0017] 图4是示出在图1中示出的超声图像显示设备中的超声换能器驱动电路的电路图。

[0018] 图5是用于解释第一电流镜电路如何操作的图。

[0019] 图6是用于解释第四电流镜电路如何操作的图。

[0020] 图7是用于解释第三电流镜电路如何操作的图。

[0021] 图8是用于解释第二电流镜电路如何操作的图。

[0022] 图9是示出第二实施例的超声换能器驱动电路的电路图。

[0023] 图10是示出具有五级电压的电压波形的图。

[0024] 图11是示出第二实施例的超声换能器驱动电路的另一个示例的电路图。

[0025] 图12是示出从电压输出型电路输出的输出电压的波形的一个示例的图。

[0026] 图13是用于解释第二实施例的超声换能器驱动电路如何操作的图。

- [0027] 图14是用于解释第二实施例的超声换能器驱动电路如何操作的图。
- [0028] 图15是用于解释第二实施例的超声换能器驱动电路如何操作的图。
- [0029] 图16是用于解释第二实施例的超声换能器驱动电路如何操作的图。
- [0030] 图17是示出对第二实施例的修改的第一示例的超声换能器驱动电路的电路图。
- [0031] 图18是其中在图17中示出的超声换能器驱动电路中关闭开关的电路图。
- [0032] 图19是示出对第二实施例的修改的第二示例的超声换能器驱动电路的电路图。
- [0033] 图20是示出第三实施例的超声换能器驱动电路的电路图。
- [0034] 图21是用于解释第三实施例的超声换能器驱动电路如何操作的图。
- [0035] 图22是用于解释第三实施例的超声换能器驱动电路如何操作的图。
- [0036] 图23是用于解释第三实施例的超声换能器驱动电路如何操作的图。
- [0037] 图24是用于解释第三实施例的超声换能器驱动电路如何操作的图。

具体实施方式

[0038] 在下面,本发明的实施例将基于图详细描述。

[0039] (第一实施例)

[0040] 首先,基于图1-8描述第一实施例。如在图1中示出的,超声图像显示设备100包括超声探头101、收发器单元102、回声数据处理单元103、显示控制单元104、显示单元105、操作单元106和控制单元107。

[0041] 超声探头101提供有多个超声换能器101a用于传送和接收超声波。

[0042] 该收发器单元102包括传送器单元1021和接收器单元1022,如在图2中示出的。传送器单元1021基于来自控制单元107的控制信号将用于在预定扫描条件下传送超声波的电信号供应给超声换能器101a。传送器单元1021包括超声换能器驱动电路1,其供应电信号用于驱动超声换能器101a并且促使它们传送超声波(未在图2中示出;参见图3)。稍后将提供关于超声换能器驱动电路1的进一步描述。

[0043] 接收器单元1022对由超声探头2接收的回声信号执行例如A/D转换、定相和加等信号处理并且向回声数据处理单元103输出所得的回声数据。

[0044] 回声数据处理单元103对已经从收发器单元102输入的回声数据执行处理用于产生超声图像。例如,回声数据处理单元103执行例如对数压缩和包络检测等B模式处理以及例如正交检测和滤波等多普勒处理。

[0045] 显示控制单元104使用扫描转换器执行由回声数据处理单元103获得的数据的扫描转换并且产生超声图像数据。然后,显示控制单元104促使显示单元105根据超声图像数据显示超声图像。

[0046] 显示单元105包括LCD(液晶显示器)、CRT(阴极射线管)或任何其他类型的显示器。操作单元106包括键盘和指点装置(未示出)或诸如此类,用于允许操作者输入命令和信息。

[0047] 控制单元107包括CPU(中央处理单元)。该控制单元107读取存储在存储器单元(其未被示出)中的控制程序并且促使超声图像显示设备100的相应部件执行它们的功能。

[0048] 关于超声换能器驱动电路1的描述基于图3和4而提供。(多个)超声换能器驱动电路1的数量对应于用于传送的超声换能器101a(它们中仅一个在图3中示出)的最大数量。超声换能器驱动电路1中的每个包括电流DAC(数模转换器)2和电流输出型电路3。该电流输出

型电路3控制流过输出线0的输出电流并且将电流供应给该输出线0用于驱动对应的超声换能器101a。该输出线0是输出线的实施例的一个示例。

[0049] 实际上,输出线0是电流输出型电路3的输出线并且还是超声换能器驱动电路1中的每个的输出线。电流输出型电路3的输出线是超声换能器驱动电路1中的每个的输出线。

[0050] 电流DAC 2包括正电流DAC 21和负电流DAC 22。电流输出型电路3包括正电流输出型电路31和负电流输出型电路32。电流DAC 2是电流控制的实施例的一个示例。电流输出型电路3是电流输出型电路的实施例的一个示例。

[0051] 正电流DAC 21和负电流DAC 22输出电流用于控制正电流输出型电路31和负电流输出型电路32的输出电流。

[0052] 正电流DAC 21连接到正电流输出型电路31。正电流输出型电路31的输出电流由从正电流DAC 21输出到正电流输出型电路31的电流控制。负电流DAC 22连接到负电流输出型电路32。负电流输出型电路32的输出电流由从负电流DAC 22输出到负电流输出型电路32的电流控制。

[0053] 顺便说一下,结合控制正电流输出型电路31和负电流输出型电路32的输出电流,稍后将描述的第二电流镜电路312和第四电流镜电路322的操作受到控制。更具体地,第二电流镜电路312和第四电流镜电路322的操作由从正电流DAC 21和负电流DAC 22输出的电流控制。

[0054] 正电流输出型电路31向对应的超声换能器101a输出正电流。另一方面,负电流输出型电路32向对应的超声换能器101a输出负电流。

[0055] 基于图4详细描述如何配置正电流输出型电路31和负电流输出型电路32。正电流输出型电路31包括第一电流镜电路311、第二电流镜电路312和正电流开关电路313。该第一电流镜电路311配置有晶体管Tr1和晶体管Tr2。第二电流镜电路312配置有晶体管Tr3和晶体管Tr4。正电流开关电路313配置有晶体管Tr5和晶体管Tr6。晶体管Tr1至Tr4是p沟道型MOSFET(金属氧化物半导体场效应晶体管)。晶体管Tr5、Tr6是n沟道型MOSFET。

[0056] 第一电流镜电路311和第二电流镜电路312的操作由正电流DAC 21的输出电流控制,如稍后将描述的。第一电流镜电路311是正电流镜电路的实施例的一个示例。第二电流镜电路312是第二电流放电电路的实施例的一个示例。

[0057] 对于晶体管Tr1、Tr2,它们的栅极端子连接到彼此并且它们的源极端子连接到电力供应电压+HV。晶体管Tr1的漏极端子连接到晶体管Tr6的漏极端子并且晶体管Tr2的漏极端子连接到输出线0。

[0058] 对于晶体管Tr3、Tr4,它们的栅极端子连接到彼此并且它们的源极端子接地。晶体管Tr3的漏极端子连接到晶体管Tr5并且晶体管Tr4的漏极端子连接到输出线0。而且,二极管D1在晶体管Tr4的漏极端子与输出线0之间连接。该二极管D1连接、取向成使得电流从晶体管Tr4朝输出线0流动。

[0059] 对于晶体管Tr5、Tr6,它们的源极端子连接到正电流DAC 21。晶体管Tr5的栅极端子连接到电压 $-V_{refGND}$ 并且晶体管Tr6的栅极端子连接到输出线0。顺便说一下, $-V_{refGND}$ 是比地下降了预定电压的电压。

[0060] 由晶体管Tr5、Tr6组成的正电流开关电路313是差分放大器电路,其中晶体管Tr6在晶体管Tr5被置于导通态时将关断,而晶体管Tr6在晶体管Tr5被置于关断态时将导通。晶

晶体管Tr6在输出线0处于正电压时被置于导通态并且在输出线0处于负电压时被置于关断态。因此,晶体管Tr5在输出线0处于正电压时被置于关断态并且在输出线0处于负电压时被置于导通态。

[0061] 负电流输出电路32包括第三电流镜电路321、第四电流镜电路322和负电流开关电路323。该第三电流镜电路321配置有晶体管Tr7和晶体管Tr8。第四电流镜电路322配置有晶体管Tr9和晶体管Tr10。负电流开关电路323配置有晶体管Tr11和晶体管Tr12。晶体管Tr7至Tr10是n沟道型MOSFET(金属氧化物半导体场效应晶体管)。晶体管Tr11、Tr12是p沟道型MOSFET。

[0062] 第三电流镜电路321是负电流镜电路的实施例的一个示例。第四电流镜电路322是第一电流放电电路的实施例的一个示例。

[0063] 对于晶体管Tr7、Tr8,它们的栅极端子连接到彼此并且它们的源极端子连接到电力供应电压-HV。晶体管Tr7的漏极端子连接到晶体管Tr12的漏极端子并且晶体管Tr8的漏极端子连接到输出线0。

[0064] 对于晶体管Tr9、Tr10,它们的栅极端子连接到彼此并且它们的源极端子接地。晶体管Tr9的漏极端子连接到晶体管Tr11并且晶体管Tr10的漏极端子连接到输出线0。而且,二极管D2在晶体管Tr10的漏极端子与输出线0之间连接。该二极管D2连接以被取向使得电流从输出线0朝晶体管Tr10流动。

[0065] 对于晶体管Tr11、Tr12,它们的源极端子连接到负电流DAC 22。晶体管Tr11的栅极端子连接到电压+VrefGND并且晶体管Tr12的栅极端子连接到输出线0。顺便说一下,+VrefGND是比地高了预定电压的电压。

[0066] 由晶体管Tr11、Tr12组成的负电流开关电路323是差分放大器电路,其中晶体管Tr12在晶体管Tr11被置于导通态时将关断,而晶体管Tr12在晶体管Tr11被置于关断态时将导通。晶体管Tr12在输出线0处于正电压时被置于关断态并且在输出线0处于负电压时被置于导通态。因此,晶体管Tr11在输出线0处于正电压时被置于导通态并且在输出线0处于负电压时被置于关断态。

[0067] 然后,描述本示例的超声换能器驱动电路1如何操作。在该超声换能器驱动电路1中,正电流从正电流输出型电路31输出并且负电流从负电流输出型电路32输出并且输出用于驱动对应的超声换能器101a的电流。这在下文具体解释。

[0068] 首先,第一电流镜电路311操作并且输出正电流+I_o。具体来说,如在图5中示出的,负电流-I_i从正电流DAC 21输入到正电流输出型电路31。此时,晶体管Tr6被置于导通态并且存在流过该晶体管Tr6的电流I₆。这因而产生流过晶体管Tr1的电流I₁和流过晶体管Tr2的电流I₂。该电流I₂输出到输出线0作为正电流+I_o并且该输出线0的电压上升并且变成正电压。

[0069] 然后,第四电流镜电路322操作并且正电流+I_o的输出促使在超声换能器101a中积聚的电荷放电。具体地,如在图6中示出的,正电流+I_i从负电流DAC 22输入到负电流输出型电路32,而不是负电流-I_i从正电流DAC 21输入到正电流输出型电路31。此时,晶体管Tr11被置于导通态,并且因此,正电流+I_i产生流过晶体管Tr11的电流I₁₁、流过晶体管Tr9的电流I₉和流过晶体管Tr10的电流I₁₀。该电流I₁₀是产生于在超声换能器101a中积聚的电荷的电流并且是从输出线流到地的电流的实施例的一个示例。

[0070] 进而,第三电流镜电路321操作。具体地,电流I10的流动引起输出线0的电压(正电压)中的减小。然后,当输出线0的电压达到电压+VrefGND时,晶体管Tr12变成导通态,而晶体管Tr11变成关断态。如在图7中示出的,晶体管Tr12变成导通态产生流过该晶体管Tr12的电流I12。这因而产生流过晶体管Tr7的电流I7和流过晶体管Tr8的电流I8。该电流I8输出到输出线0作为负电流-Io并且该输出线0的电压下降并且变成负电压。

[0071] 然后,第二电流镜电路312操作并且负电流-Io的输出促使在超声换能器101a中积聚的电荷放电。具体地,如在图8中示出的,负电流-Ii从正电流DAC 21输入到正电流输出型电路31,而不是正电流+Ii从负电流DAC 22输入到负电流输出型电路32。此时,晶体管Tr5被置于导通态并且因此负电流-Ii产生流过晶体管Tr5的电流I5、流过晶体管Tr3的电流I3以及流过晶体管Tr4的电流I4。该电流I4是产生于在超声换能器101a中积聚的电荷的电流并且是从地流到输出线的电流的实施例的一个示例。

[0072] 电流I4的流动引起输出线0的电压(负电压)的增加。然后,当输出线0的电压达到电压-VrefGND时,晶体管Tr6变成导通态,而晶体管Tr5变成关断态。晶体管Tr6变成导通态再次产生电流I2并且正电流+Io供应给输出线0。

[0073] 根据本示例的超声换能器驱动电路1,当输出线0处于正电压时,产生于在超声换能器101a中积聚的电荷的电流经由第四电流镜电路322从输出线0流到地。同样,当输出线0处于负电压时,产生于在超声换能器101a中积聚的电荷的电流经由第二电流镜电路312从地流到输出线0。这样,产生于在超声换能器101a中积聚的电荷的电流未流过第一电流镜电路311和第三电流镜电路321,并且从而,功耗可以降低。

[0074] (第二实施例)

[0075] 接着,描述第二实施例。正如第一实施例的超声换能器驱动电路1一样,本示例的超声换能器驱动电路50在超声图像显示设备100(参见图1和图2)的传送器单元1021中提供。

[0076] 如在图8中示出的,超声换能器驱动电路50中的每个包括电压输出型电路51、第一电流放电电路52和第二电流放电电路53。该电压输出型电路51控制输出线0的输出电压并且向输出线0供应电流用于驱动对应的超声换能器101a。该输出线0是输出线的实施例的一个示例。

[0077] 输出线0是电压输出型电路51的输出线并且还是超声换能器驱动电路1中的每个的输出线。电压输出型电路51的输出线是超声换能器驱动电路50中的每个的输出线。

[0078] 电压输出型电路51是多级脉冲器,其具有三个或以上级别的输出电压。例如,电压输出型电路51输出五级电压作为输出电压,如在图10中图示的。然而,这不视为限制性的。

[0079] 电压输出型电路51包括运算放大器511。供应正供应电压的正电力供应512和供应负供应电压的负电力供应513连接到该运算放大器511。

[0080] 而且,电力供应514连接到运算放大器511的非反向输入端子(+)。该电力供应514的一端连接到该非反向输入端子(+)并且另一端接地。

[0081] 电阻器R1在运算放大器511的反向输入端子(-)与地之间连接。一端连接到输出线0并且具有电阻器R2的反馈线FL的另一端连接在该电阻器R1与反向输入端子(-)之间。从而,经过该反馈线FL,输出线0的输出电压由电阻器R2划分并且输入到反向输入端子(-)。

[0082] 第一电流放电电路52和第二电流放电电路53沿输出线0提供。也就是说,第一电流

放电电路52和第二电流放电电路53在电压输出型电路51与对应的超声换能器101a之间提供。第一电流放电电路52配置有电流镜电路,其具有晶体管Tr21和Tr22。第二电流放电电路53配置有电流镜电路,其具有晶体管Tr23和Tr24。晶体管Tr21和Tr22是p沟道型MOSFET并且晶体管Tr23和Tr24是n沟道型MOSFET。

[0083] 对于晶体管Tr21和Tr22,它们的栅极端子连接到彼此并且它们的源极端子连接到超声换能器101a。晶体管Tr21的漏极端子连接到电压输出型电路51并且晶体管Tr22的漏极端子接地。

[0084] 对于Tr23、Tr24,它们的栅极端子连接到彼此并且它们的源极端子连接到超声换能器101a。晶体管Tr23的漏极端子连接到电压输出型电路51并且晶体管Tr24的漏极端子接地。

[0085] 在这里,晶体管T21、T22与运算放大器511的输出端子之间的路径假设为第一输出线01。晶体管Tr21至Tr24与超声换能器101a之间的路径假设为第二输出线02。即,输出线包括第一输出线01和第二输出线02。第一输出线01的一端连接到运算放大器511的输出端子并且另一端分支以连接晶体管Tr21和Tr23的漏极端子。

[0086] 第一电流放电电路52和第二电流放电电路53的操作根据电压输出型电路51的输出电压来控制。在本示例中,第一电流放电电路52和第二电流放电电路53的操作由第二输出线02与第一输出线01之间的电压差控制。稍后将提供进一步的细节。

[0087] 二极管D21和D23在第一输出线01的分支上的点处连接。二极管D21连接以被取向使得电流从晶体管Tr21朝运算放大器511的输出端子流动。二极管D23连接以被取向使得电流从运算放大器511的输出端子朝晶体管Tr23流动。

[0088] 然而,可不一定提供二极管D21和D23。

[0089] 二极管D22在晶体管Tr22与地之间连接。二极管D24在晶体管Tr24与地之间连接。二极管D22连接以被取向使得电流从晶体管Tr22朝地流动。二极管D24连接以被取向使得电流从地朝晶体管Tr24流动。

[0090] 在这里,如在图11中示出的,二极管D21可在晶体管Tr21的源极端子与第二输出线02之间连接。二极管D22可在晶体管Tr22的源极端子与第二输出线02之间连接。二极管D23可在晶体管Tr23与第二输出线02之间连接。二极管D24可在晶体管Tr24与第二输出线02之间连接。

[0091] 尽管未特别示出,可提供额外的电路来避免晶体管Tr21至Tr24的栅极与源极端子之间的过多反向电压。

[0092] 然后,描述本示例的超声换能器驱动电路1如何操作。在该超声换能器驱动电路1中,具有在图12中示出的波形的电压从电压输出型电路51输出。在图12中,输出电压的波形被简化并且表示为正弦波。

[0093] 在第二输出线02处于接地电压所在的状态中,当输出电压在时间 t_1 处开始从电压输出型电路51向第一输出线01供应时,该第一输出线01的电压上升并且输出电压变成正电压。这产生流过晶体管Tr23的电流 I_{23} ,如在图13中示出的,并且第二输出线02的电压上升。

[0094] 然后,在电压输出型电路51的输出电压已经在时间 t_2 处达到峰值后,在它开始下降时,第二输出线02的电压变得小于第一输出线01的电压,由此产生流过晶体管Tr21的电流 I_{21} 和流过晶体管Tr22的电流 I_{22} ,如在图14中示出的。电流 I_{21} 是从第二输出线02朝第一

输出线01流动的电流。电流I22是从第二输出线02朝地流动的电流。

[0095] 然后,在电压输出型电路51的输出电压已经在时间t3处变成等于地电压后,在它进一步下降并且变成负电压时,第二输出线02变得低于地电压,从而导致仅电流I21流动但电流I22不流动,如在图15中示出的。

[0096] 然后,在电压输出型电路51的输出电压已经变成最小值后,在它开始上升时,第一输出线01的电压变得大于第二输出线02的电压,由此产生流过晶体管Tr23的电流I23和流过晶体管Tr24的电流I24,如在图16中示出的。电流I23是从第一输出线01朝第二输出线02流动的电流。电流I23是从地朝第二输出线02流动的电流。

[0097] 根据本示例的超声换能器驱动电路50,当输出线0处于正电压时,产生于在超声换能器101a中积聚的电荷的电流经由第一电流放电电路52从第二输出线02流到地作为电流I22并且还从第二输出线02流到第一输出线01作为电流I21。因此,功耗可以降低等于流动的电流I22的量的量。

[0098] 同样,当输出线0处于负电压时,产生于在超声换能器101a中积聚的电荷的电流经由第二电流放电电路53从地流到第二输出线02作为电流I24并且还从第一输出线01流到第二输出线02作为电流I23。因此,功耗可以降低等于流动的电流I24的量的量。

[0099] 接着,描述对第二实施例的修改的示例。首先,描述第一修改示例。在该第一修改示例的超声换能器驱动电路50中,在晶体管Tr21与Tr22之间(即,在晶体管Tr21与Tr22的栅极端子之间)的连接路径上提供开关SW1,如在图17中示出的。而且,在晶体管Tr23与Tr24之间(即,在晶体管Tr23与Tr24的栅极端子之间)的连接路径上提供开关SW2。如在图18中示出的,通过关闭开关SW1和SW2,使晶体管Tr22和Tr24以及二极管D22和D24作为使输出线0的电压保持在地电压级别处的地钳位电路而操作,这是可能的。

[0100] 然后,描述第二修改示例。在该第二修改示例的超声换能器驱动电路50中,在图19中示出的电压输出型电路51'而不是电压输出型电路51连接到输出线0。第二修改示例的超声换能器驱动电路50输出两级电压作为输出电压。

[0101] 电压输出型电路51'包括正电压输出电路54和负电压输出电路55。该正电压输出电路54和负电压输出电路55两者都向输出线0输出电压。正电压输出电路54向输出线0输出正电压并且负电压输出电路55向输出线0输出负电压。

[0102] 正电压输出电路54包括正供应电压+HV、晶体管Tr25和二极管D25。该二极管D25在晶体管Tr25与输出线0之间连接。

[0103] 晶体管Tr25是p沟道型MOSFET,其中正供应电压+HV连接到它的源极端子并且二极管D25连接到它的漏极端子。输出驱动信号来接通/关闭晶体管Tr25的第一驱动器电路56连接到晶体管Tr25的栅极端子。

[0104] 负电压输出电路55包括负供应电压-HV、晶体管Tr26和二极管D26。该二极管D26在晶体管Tr26与输出线0之间连接。

[0105] 负电压输出电路55是n沟道MOSFET,其中负供应电压-HV连接到它的源极并且二极管D26连接到它的漏极端子。输出驱动信号来接通/关闭晶体管Tr26的第二驱动器电路57连接到晶体管Tr26的栅极端子。

[0106] 描述第二修改示例的电路如何操作。在时间t1处,如在图12中示出的,晶体管Tr25变成导通态。这产生流过晶体管Tr23的电流I23并且输出线0的电压上升。

[0107] 然后,在时间 t_2 处,晶体管Tr25变成关断态并且晶体管Tr26变成导通态。这引起第一输出线01的电压中的减小,由此产生流过晶体管Tr21和Tr22的电流I21和I22。

[0108] 然后,在时间 t_4 处,晶体管Tr26变成关断态并且晶体管Tr25变成导通态。这引起第一输出线01的电压中的增加,由此产生流过晶体管Tr23、Tr24的电流I23、I24。

[0109] (第三实施例)

[0110] 接着,描述第三实施例。正如第一实施例的超声换能器驱动电路1和第二实施例的超声换能器驱动电路50一样,本实施例的超声换能器驱动电路70在超声图像显示设备100的传送器单元1021(参见图1和图2)中提供。

[0111] 如在图20中示出的,超声换能器驱动电路70中的每个包括电压输出型电路71和缓冲放大器72。电压输出型电路71控制输出线0的输出电压并且向输出线0供应电流用于驱动对应的超声换能器101a。该输出线0对应于电压输出型电路71的输出线。输出线0包括超声换能器驱动电路70的输出线。输出线0是输出线的实施例的一个示例。

[0112] 在这里,未示出电压输出型电路71的详细配置。

[0113] 缓冲放大器72沿电压输出型电路71的输出线0提供。在这里,输出线包括对于缓冲放大器72的输入线IL和缓冲放大器72的输出线0b。电压输出型电路71的输出电压通过该输入线IL而输入到缓冲放大器72。

[0114] 缓冲放大器72的输出线0b也是超声换能器驱动电路70的输出线。

[0115] 缓冲放大器72包括第一推挽电路73和第二推挽电路74。该第一推挽电路73配置有晶体管Tr31和Tr32。第二推挽电路74配置有晶体管Tr33和Tr34。晶体管Tr31和Tr33是npn型双极晶体管。晶体管Tr32和Tr34是pnp型双极晶体管。

[0116] 第一推挽电路73是第一推挽电路的实施例的一个示例并且第二推挽电路74是第二推挽电路的实施例的一个示例。而且,晶体管Tr31是第一晶体管的实施例的一个示例并且晶体管Tr32是第二晶体管的实施例的一个示例。此外,晶体管Tr33是第三晶体管的实施例的一个示例并且晶体管Tr34是第四晶体管的实施例的一个示例。

[0117] 在第一推挽电路73中,晶体管Tr31和Tr32的发射极端子连接到彼此。在第二推挽电路74中,晶体管Tr33和Tr34的发射极端子连接到彼此。缓冲放大器72的输出线0b在晶体管Tr31与Tr32之间并且在晶体管Tr33和Tr34之间连接。

[0118] 正供应电压+HV连接到晶体管Tr31的集电极端子。负供应电压-HV连接到晶体管Tr32的集电极端子。

[0119] 晶体管Tr33和Tr34的集电极端子接地。

[0120] 在正供应电压+HV与输入线IL之间提供电流源IS1和肖特基二极管D31。电流源IS1设置成正供应电压+HV并且肖特基二极管D31设置成输入线IL。晶体管Tr31的基极端子在电流源IS1与肖特基二极管D31之间连接。

[0121] 在负供应电压-HV与输入线IL之间提供电流源IS2和肖特基二极管D32。电流源IS2设置成负供应电压-HV并且肖特基二极管D32设置成输入线IL。晶体管Tr32的基极端子在电流源IS2与肖特基二极管D32之间连接。

[0122] 在正供应电压+HV与输入线IL之间也与电流源IS1和肖特基二极管D31并联提供电流源IS3和二极管D33。电流源IS3设置成正供应电压+HV并且二极管D33设置成输入线IL。晶体管Tr33的基极端子在电流源IS3与二极管D33之间连接。

[0123] 同样,在负供应电压 $-HV$ 与输入线 IL 之间也与电流源 $IS2$ 和肖特基二极管 $D32$ 并联提供电流源 $IS4$ 和二极管 $D34$ 。电流源 $IS3$ 设置成负供应电压 $-HV$ 并且二极管 $D34$ 设置成输入线 IL 。晶体管 $Tr34$ 的基极端子在电流源 $IS4$ 与二极管 $D34$ 之间连接。

[0124] 相对于输入线 IL 的电压具有预定差的电压(即,电压输出型电路71的输出电压)输入到晶体管 $Tr31$ 至 $Tr34$ 。例如,晶体管 $Tr31$ 的基极端子的电势比输入线 IL 的电势高出 $0.3V$ 并且晶体管 $Tr33$ 的基极端子的电势比输入线 IL 的电势高出 $0.7V$ 。晶体管 $Tr32$ 的基极端子的电势比输入线 IL 的电势低了 $0.3V$ 并且晶体管 $Tr34$ 的基极端子的电势比输入线 IL 的电势低了 $0.7V$ 。

[0125] 晶体管 $Tr33$ 的基极端子与输入线 IL 之间的电势差大于晶体管 $Tr31$ 的基极端子与输入线 IL 之间的电势差。晶体管 $Tr34$ 的基极端子与输入线 IL 之间的电势差大于晶体管 $Tr32$ 的基极端子与输入线 IL 之间的电势差。

[0126] 由于晶体管 $Tr31$ 、 $Tr33$ 的基极端子与输入线 IL 之间的电势差是如上文描述的那样这一事实,当输出线 Ob 处于负电压时,晶体管 $Tr31$ 和晶体管 $Tr33$ 的晶体管 $Tr33$ 根据电压输出型电路71的输出电压变成导通态,由此允许产生于在超声换能器101a中积聚的电荷的电流从地流到输出线 Ob 。稍后将提供进一步的细节。

[0127] 由于晶体管 $Tr32$ 、 $Tr34$ 的基极端子与输入线 IL 之间的电势差是如上文描述的那样这一事实,当输出线 Ob 处于正电压时,晶体管 $Tr32$ 和晶体管 $Tr34$ 的晶体管 $Tr34$ 根据电压输出型电路71的输出电压变成导通态,由此允许产生于在超声换能器101a中积聚的电荷的电流从输出线 Ob 流到地。稍后将提供进一步的细节。

[0128] 然后,描述超声换能器驱动电路70如何操作。正如第二实施例一样,具有在图12中示出的波形的电压从电压输出型电路71输出。在输出线 Ob 处于地电压所在的状态中,当输出电压在时间 $t1$ 处开始从电压输出型电路71向输入线 IL 供应时,该输入线 IL 的电压上升。随着该输入线 IL 的电压的上升,晶体管 $Tr31$ 的基极-发射极电压上升并且晶体管 $Tr31$ 变成导通态。这产生流过晶体管 $Tr31$ 的电流 $I31$,如在图21中示出的,并且输出线 Ob 的电压上升。

[0129] 然后,在电压输出型电路71的输出电压已经在时间 $t2$ 处达到峰值后,在它开始下降时,晶体管 $Tr31$ 由于它的基极电压中的减小而变成关断态。当电压输出型电路71的输出电压下降时,晶体管 32 和 34 的基极电压下降。因为晶体管 $Tr31$ 变成关断态使输出线 Ob 的电压的上升停止,晶体管 $Tr32$ 和 $Tr34$ 的下降基极电压相对于晶体管 $Tr32$ 和 $Tr34$ 中的发射极端子而引起基极端子的电势差中的增加。

[0130] 在这里,如上文提到的,晶体管 $Tr34$ 的基极端子与输入线 IL 之间的电势差大于晶体管 $Tr32$ 的基极端子与输入线 IL 之间的电势差。因此,晶体管 $Tr34$ 比晶体管 $Tr32$ 更早地变成导通态,由此产生流过晶体管 $Tr34$ 的电流 $I34$,如在图22中示出的。

[0131] 在晶体管 $Tr34$ 已经变成导通态后,直到电压输出型电路71的输出电压在时间 $t3$ 处达到地电压,输入线 IL 的电压和输出线 Ob 的电压在晶体管 $Tr34$ 的基极端子相对于发射极端子的电压等于晶体管 $Tr34$ 的基极端子相对于输入线 IL 的电压所在的状态中下降。在电压输出型电路71的输出电压在时间 $t3$ 处达到地电压后,在它进一步下降时,由于输出线 Ob 的电压保持在地电压处, $Tr32$ 的基极端子相对于发射极端子的电压下降并且晶体管 $Tr32$ 变成导通态。这因而产生流过晶体管 $Tr32$ 的电流 $I32$,如在图23中示出的,并且输出线 Ob 的电压下降。

[0132] 然后,在电压输出型电路71的输出电压已经变成最小值后,在它开始上升时,晶体管Tr32由于它的基极电压的上升而变成关断态。在电压输出型电路71的输出电压上升时,晶体管Tr31和Tr33的基极电压上升。因为晶体管Tr32变成关断态使输出线0b的电压的下降停止,晶体管Tr31和Tr33的上升的基极电压引起晶体管Tr31和Tr33中基极端子相对于发射极端子的电势差。

[0133] 在这里,如上文提到的,晶体管Tr33的基极端子与输入线IL之间的电势差大于晶体管Tr31的基极端子与输入线IL之间的电势差。因此,晶体管Tr33比晶体管Tr31更早地变成导通态,由此产生流过晶体管Tr33的电流I33,如在图24中示出的。

[0134] 在晶体管Tr33已经变成导通态后,直到电压输出型电路71的输出电压在时间t4处达到地电压,输入线IL的电压与输出线0b的电压在晶体管Tr33的基极端子相对于发射极端子的电压等于晶体管Tr33的基极端子相对于输入线IL的电压所在的状态中下降。在电压输出型电路71的输出电压在时间t4处达到地电压后,在它进一步下降时,由于输出线0b的电压保持在地电压处,Tr31的基极端子相对于发射极端子的电压下降并且晶体管Tr31再次变成导通态。

[0135] 根据本示例的超声换能器驱动电路50,当输出线0b处于正电压时,由于晶体管Tr34变成导通态这一事实,产生于在超声换能器101a中积聚的电荷的电流从输出线0b流到地作为电流I34。当输出线0b处于负电压时,由于晶体管Tr33变成导通态这一事实,产生于在超声换能器101a中积聚的电荷的电流从地流到输出线0b作为电流I33。

[0136] 尽管已经根据实施例描述本发明,可对本发明做出各种修改而不改变本发明的主旨,这将是明显的。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 16




图 17




图 18




图 19




图 20




图 21




图 22




图 24