

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2021年2月11日(11.02.2021)




(10) 国際公開番号

WO 2021/024502 A1

- (51) 国際特許分類:
H01L 21/338 (2006.01) *H01L 29/812* (2006.01)
H01L 29/778 (2006.01)
- (21) 国際出願番号: PCT/JP2019/044099
- (22) 国際出願日: 2019年11月11日(11.11.2019)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2019-144225 2019年8月6日(06.08.2019) JP
- (71) 出願人: 三菱電機株式会社(MITSUBISHI ELECTRIC CORPORATION) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目7番3号 Tokyo (JP).
- (72) 発明者: 南條 拓真(NANJO Takuma); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP). 今井 章文(IMAI Akifumi); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP). 綿引 達郎(WATAHIKI Tatsuro); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP).
- (74) 代理人: 吉竹 英俊, 外(YOSHITAKE Hidetoshi et al.); 〒5400001 大阪府大阪市中央区域見1丁目4番70号住友生命OBPプラザビル10階 Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH,

(54) Title: SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR

(54) 発明の名称: 半導体装置およびその製造方法



(57) Abstract: The present invention relates to a heterojunction field effect transistor which comprises, in an upper layer portion of a channel layer of a first nitride semiconductor, a barrier layer of a second nitride semiconductor forming a heterojunction with the first nitride semiconductor, first and second n-type dopant regions provided spaced apart from each other with the barrier layer interposed therebetween, a source electrode and a drain electrode respectively provided on the first and second dopant regions, an insulating film provided so as to contact at least a region of the barrier layer excluding an end edge portion thereof on the source electrode side, a gate insulating film which is in contact with the end edge portion of the barrier layer and which covers at least the insulating film provided in contact with the region of the barrier layer excluding the end edge portion thereof, and a gate electrode which is provided on the gate insulating film so as to cover a region which is part of the insulating film and the region of the end edge portion of the barrier layer, wherein

CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO,
DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT,
HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH,
KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY,
MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告 (条約第21条(3))

the sheet resistance of the 2DEG generated at the interface between the channel layer and the barrier layer in the end edge portion of the barrier layer is 10 kΩ/sq or more.

(57) 要約: 本発明は、ヘテロ接合電界効果型トランジスタに関し、第1の窒化物半導体のチャネル層の上層部に、第1の窒化物半導体とヘテロ接合する第2の窒化物半導体のバリア層と、バリア層を間に挟んで互いに間隔を開けて設けられたn型の第1および第2の不純物領域と、第1および第2の不純物領域の上に設けられたソース電極およびドレイン電極と、少なくともバリア層のソース電極側の端縁部を除く領域と接するように設けられた絶縁膜と、バリア層の端縁部に接し、バリア層の端縁部を除く領域に接して設けられた絶縁膜を少なくとも覆うゲート絶縁膜と、縁膜上の一部の領域上と、バリア層の端縁部の領域上を覆うようにゲート絶縁膜上に設けられたゲート電極と、を備え、バリア層における端縁部のチャネル層とバリア層の界面に発生する2DEGによるシート抵抗が10 kΩ/sq以上となっている。

明 細 書

発明の名称：半導体装置およびその製造方法

技術分野

[0001] 本発明は半導体装置に関し、特に、窒化物を含む半導体で構成されるヘテロ接合電界効果型トランジスタに関する。

背景技術

[0002] 従来の窒化物を含む半導体（窒化物半導体）で構成される電界効果型トランジスタとしては、例えば特許文献１に開示される窒化物半導体で構成されるヘテロ接合電界効果型トランジスタが挙げられる。当該ヘテロ接合電界効果型トランジスタは、基板上にGaN（窒化ガリウム）のチャネル層、AlGaN（窒化アルミニウムガリウム）のバリア層が順に形成され、その上にソース電極、ドレイン電極、およびゲート電極が形成される。ソース電極およびドレイン電極の下側のチャネル層およびバリア層には高濃度n型不純物領域が形成され、高濃度n型不純物領域に挟まれたAlNのバリア層上には、その領域を覆うようにAlGa_xO_y（酸化アルミニウムガリウム）で構成されるゲート絶縁膜が形成され、その上にはゲート電極が形成されている。

先行技術文献

特許文献

[0003] 特許文献１：特開２００８－３０５８１６号公報

発明の概要

発明が解決しようとする課題

[0004] 窒化物半導体で構成されるヘテロ接合電界効果型トランジスタをスイッチング素子に用いる場合に要求されるノーマリオフ動作は、特許文献１に記載の構造で実現できる。しかしながら、ゲート電極の下部からドレイン電極の下部までの半導体層に高濃度n型不純物領域が形成された上記の構造の場合、ゲート電極とドレイン電極の間に印加された電圧のほぼすべてが、ゲート電極とゲート絶縁膜にかかる。従って、ゲート電極とドレイン電極の間に印

加できる電圧の上限（耐圧）は、ゲート絶縁膜の耐圧のみで決まり、十分に高くすることができない。

[0005] 本発明は上記のような問題を解決するためになされたものであり、ゲート電極とドレイン電極の間により高い電圧を印加可能なヘテロ接合電界効果型トランジスタを提供することを目的とする。

課題を解決するための手段

[0006] 本発明に係る半導体装置は、基板と、前記基板上に設けられた第1の窒化物半導体で構成されるチャネル層と、前記チャネル層の上層部に設けられ、前記第1の窒化物半導体のバンドギャップよりも大きなバンドギャップを有する第2の窒化物半導体で構成されるバリア層と、前記チャネル層の前記上層部に、前記バリア層を間に挟んで互いに間隔を開けて設けられたn型の第1の不純物領域およびn型の第2の不純物領域と、前記第1の不純物領域および前記第2の不純物領域の上にそれぞれ設けられたソース電極およびドレイン電極と、少なくとも前記バリア層の前記ソース電極側の端縁部を除く領域と接するように設けられた絶縁膜と、前記バリア層の前記端縁部に接すると共に、前記バリア層の前記端縁部を除く前記領域に接して設けられた前記絶縁膜を少なくとも覆うように設けられたゲート絶縁膜と、前記絶縁膜上の一部の領域上と、前記バリア層の前記端縁部の領域上を覆うように、前記ゲート絶縁膜上に設けられたゲート電極と、を備え、前記バリア層の前記端縁部は、前記第2の不純物領域とは離間した位置に設けられ、前記バリア層における前記端縁部の前記チャネル層と前記バリア層の界面に発生する2次元電子ガスによるシート抵抗は $10\text{ k}\Omega/\text{sq}$ 以上である。

発明の効果

[0007] 本発明に係る半導体装置によれば、少なくともバリア層の前記ソース電極側の端縁部を除く領域と接するように設けられた絶縁膜が形成された領域では、バリア層とチャネル層との間のヘテロ界面の2次元電子ガス（2DEG）が増加する。この2次元電子ガスは、ドレイン電極に高電圧が印加された際に空乏化されるため、印加した電圧はゲート絶縁膜だけではなく、この領

域にもかかることになり、ゲート電極とドレイン電極の間により高い電圧を印加できるようになる。

図面の簡単な説明

[0008] [図1]本発明に係る実施の形態1の半導体装置の断面構成を示す斜視図である。

[図2]検証に用いたサンプルの断面構成を示す斜視図である。

[図3]検証に用いたサンプルにおいて、ソース電極とドレイン電極の間で測定した電流－電圧（I－V）特性を示す図である。

[図4]検証に用いたサンプルにおいて、ソース電極とドレイン電極の間で測定した電流－電圧（I－V）特性を示す図である。

[図5]検証に用いたサンプルにおけるシート抵抗の熱処理温度依存性を示す図である。

[図6]本発明に係る実施の形態1の半導体装置の製造方法を示す図である。

[図7]本発明に係る実施の形態1の半導体装置の製造方法を示す図である。

[図8]本発明に係る実施の形態1の半導体装置の製造方法を示す図である。

[図9]本発明に係る実施の形態1の半導体装置の製造方法を示す図である。

[図10]本発明に係る実施の形態1の半導体装置の製造方法を示す図である。

[図11]本発明に係る実施の形態1の半導体装置の製造方法を示す図である。

[図12]本発明に係る実施の形態1の半導体装置の製造方法を示す図である。

[図13]本発明に係る実施の形態1の半導体装置の製造方法を示す図である。

[図14]本発明に係る実施の形態1の半導体装置の製造方法を示す図である。

[図15]本発明に係る実施の形態1の半導体装置の製造方法を示す図である。

[図16]本発明に係る実施の形態2の半導体装置の断面構成を示す斜視図である。

[図17]本発明に係る実施の形態3の半導体装置の断面構成を示す斜視図である。

[図18]本発明に係る実施の形態4の半導体装置の断面構成を示す斜視図である。

[図19]本発明に係る実施の形態4の半導体装置の変形例1の断面構成を示す斜視図である。

[図20]本発明に係る実施の形態4の半導体装置の変形例2の断面構成を示す斜視図である。

[図21]本発明に係る実施の形態5の半導体装置の断面構成を示す斜視図である。

[図22]本発明に係る実施の形態5の半導体装置の製造方法を示す図である。

[図23]本発明に係る実施の形態5の半導体装置の製造方法を示す図である。

[図24]本発明に係る実施の形態5の半導体装置の製造方法を示す図である。

[図25]本発明に係る実施の形態5の半導体装置の製造方法を示す図である。

[図26]本発明に係る実施の形態5の半導体装置の製造方法を示す図である。

[図27]本発明に係る実施の形態5の半導体装置の製造方法を示す図である。

[図28]本発明に係る実施の形態5の半導体装置の製造方法を示す図である。

[図29]本発明に係る実施の形態5の半導体装置の製造方法を示す図である。

[図30]本発明に係る実施の形態6の半導体装置の断面構成を示す斜視図である。

[図31]本発明に係る実施の形態6の半導体装置の変形例の断面構成を示す斜視図である。

[図32]本発明に係る実施の形態7の半導体装置の断面構成を示す斜視図である。

[図33]本発明に係る実施の形態7の半導体装置の断面構成を示す斜視図である。

[図34]本発明に係る実施の形態7の半導体装置の断面構成を示す斜視図である。

[図35]検証に用いたサンプルにおいて、ソース電極とドレイン電極の間で測定した電流－電圧（ $I-V$ ）特性を示す図である。

[図36]検証に用いたサンプルにおいて、ソース電極とドレイン電極の間で測定した電流－電圧（ $I-V$ ）特性を示す図である。

[図37]本発明に係る実施の形態 7 の半導体装置の熱処理前後のシート抵抗図である。

[図38]本発明に係る実施の形態 7 の半導体装置の熱処理前後のシート抵抗図である。

[図39]本発明に係る実施の形態 7 の半導体装置の変形例 1 の断面構成を示す斜視図である。

[図40]本発明に係る実施の形態 7 の半導体装置の変形例 2 の断面構成を示す斜視図である。

[図41]本発明に係る実施の形態 8 の半導体装置の断面構成を示す斜視図である。

[図42]本発明に係る実施の形態 9 の半導体装置の断面構成を示す斜視図である。

[図43]本発明に係る実施の形態 10 の半導体装置の断面構成を示す斜視図である。

[図44]本発明に係る実施の形態 11 の半導体装置の断面構成を示す斜視図である。

[図45]本発明に係る実施の形態 12 の半導体装置の断面構成を示す斜視図である。

[図46]本発明に係る実施の形態 13 の半導体装置の断面構成を示す斜視図である。

[図47]本発明に係る実施の形態 13 の半導体装置の変形例 1 の断面構成を示す斜視図である。

[図48]本発明に係る実施の形態 13 の半導体装置の変形例 2 の断面構成を示す斜視図である。

発明を実施するための形態

[0009] <実施の形態 1>

<装置構成>

図 1 は、本発明に係る実施の形態 1 の窒化物半導体で構成されるヘテロ接

合電界効果型トランジスタ 100 の断面構成を示す斜視図である。

- [0010] 図 1 に示すようにヘテロ接合電界効果型トランジスタ 100 は、例えば炭化珪素 (SiC) で構成される基板 1 上に、AlN (窒化アルミ) で構成されるバッファ層 2 を介して、ノンドープの GaN (第 1 の窒化物半導体) で構成されるチャネル層 3a が積層され、チャネル層 3a の上層部には、n 型不純物を高濃度に有する高濃度 n 型不純物領域 5 (第 1 の不純物領域) および高濃度 n 型不純物領域 6 (第 2 の不純物領域) が、互いに離間して選択的に形成されている。高濃度 n 型不純物領域 5 および 6 の間のチャネル層 3a の上層部には、チャネル層 3a とヘテロ接合を形成するノンドープの AlGa_{0.5}N (第 2 の窒化物半導体) で構成されるバリア層 4a が形成されている。
- [0011] 高濃度 n 型不純物領域 5 および 6 の一部の領域上には、それぞれソース電極 7 およびドレイン電極 8 が互いに離間して形成されている。
- [0012] 高濃度 n 型不純物領域 5 および 6 のバリア層 4a 側とは反対側のそれぞれの端縁部の外方には、バリア層 4a の最表面からバッファ層 2 内に達する素子分離領域 9 が設けられている。素子分離領域 9 は、亜鉛 (Zn) のイオン注入によって形成されている。
- [0013] ソース電極 7 と高濃度 n 型不純物領域 5 のソース電極 7 と隣接する一部の領域を覆うように、SiN_x (窒化シリコン) で構成されるキャップ絶縁膜 10a が形成されている。また、キャップ絶縁膜 10a は、ドレイン電極 8 と高濃度 n 型不純物領域 6 のドレイン電極 8 と隣接する一部の領域を覆うように形成されている。
- [0014] 高濃度 n 型不純物領域 6 側では、キャップ絶縁膜 10a 上からキャップ絶縁膜 10a で覆われていない高濃度 n 型不純物領域 6 上およびバリア層 4a の一部上部にかけて覆うように、SiO₂ (酸化シリコン) で構成される電子供給絶縁膜 11 (シリコン酸化膜) が形成されている。また、電子供給絶縁膜 11 は、高濃度 n 型不純物領域 5 側では、キャップ絶縁膜 10a 上を覆うように形成されている。換言すれば、高濃度 n 型不純物領域 5 側のバリア層 4a の一部の領域とそれに隣接する高濃度 n 型不純物領域 5 の一部の領域が

開口部となるように電子供給絶縁膜 11 が設けられている。

[0015] さらに、ソース電極 7 およびドレイン電極 8 の上方を含めて、すべての領域を覆うように AlO₃（酸化アルミニウム）で構成されるゲート絶縁膜 12a が形成されている。

[0016] ソース電極 7 側の電子供給絶縁膜 11 の一部の上方からドレイン電極側の電子供給絶縁膜 11 が形成された一部の上方にかけてのゲート絶縁膜 12a 上を覆うようにゲート電極 13 が形成されている。

[0017] 図 1 に示すヘテロ接合電界効果型トランジスタ 100 においては、チャネル層 3a およびバリア層 4a は、高濃度 n 型不純物領域 5、高濃度 n 型不純物領域 6 および素子分離領域 9 が形成された領域を除き、それぞれノンドープの GaN およびノンドープの AlGaN で構成されている。すなわち、これらを構成する主要元素（Al と Ga と N）以外の元素のドーピング量は少なくとも $1 \times 10^{17} \text{ cm}^{-3}$ 以下となるように設計されている。

[0018] また、バリア層 4a は、チャネル層 3a 上にバリア層 4a が形成されただけの状態、すなわち高濃度 n 型不純物領域 5、高濃度 n 型不純物領域 6、素子分離領域 9、ソース電極 7、ドレイン電極 8、キャップ絶縁膜 10a、電子供給絶縁膜 11、ゲート絶縁膜 12a およびゲート電極 13 が形成されていない状態において、チャネル層 3a とバリア層 4a の界面に発生する 2DEG（2次元電子ガス）によるシート抵抗 $R_{s,h}$ が十分に高い値、すなわち少なくとも $1 \text{ k}\Omega/\text{sq}$ 以上となるように、Al 組成と厚さが設計されている。例えば、AlGaN のバリア層 4a の Al 組成と厚さをそれぞれ 15% と 7 nm とした場合、または、20% と 5 nm とした場合、100% と 1 nm とした場合に、シート抵抗 $R_{s,h}$ は $10 \text{ k}\Omega/\text{sq}$ 以上となる。シート抵抗 $R_{s,h}$ をこのような値にすることで、トランジスタのオフ状態におけるドレイン電流値が動作上支障のない程度に十分に低い値、例えば 1 マイクロアンペア以下となる。なお、上述したチャネル層 3a 上にバリア層 4a が形成されただけの状態のシート抵抗 $R_{s,h}$ をバリア層 4a の固有のシート抵抗と定義する。

[0019] また、高濃度 n 型不純物領域 5 と高濃度 n 型不純物領域 6 では、これらの領域のシート抵抗 $R_{s_{nd}}$ が、トランジスタのオン状態におけるドレイン電流値が動作上支障のない程度に十分に低い値となるように、すなわち少なくとも $1\text{ k}\Omega/\text{sq}$ 以下になるようにドーピング濃度と厚さが設計されている。例えば、 AlGaIn および GaIn に対してドナーとなる Si および Ge のドーパントを注入ドーズ量 $1 \times 10^{15} \text{ cm}^{-2}$ でドーピングすると、 $R_{s_{nd}}$ は $1\text{ k}\Omega/\text{sq}$ 以下となる。

[0020] このような構成とすることによって、以下に示す効果が得られる。すなわち、高濃度 n 型不純物領域 5 と高濃度 n 型不純物領域 6 に挟まれるバリア層 4a は、その上面において、ソース電極 7 側ではゲート絶縁膜 12a と接し、ドレイン電極 8 側では電子供給絶縁膜 11 と接する構成となっている。つまり、バリア層 4a がゲート絶縁膜 12a と接するチャネル領域 A と、バリア層 4a が電子供給絶縁膜 11 と接するドリフト領域 B とで、バリア層 4a が接する絶縁膜の種類が異なる。 SiO_2 （電子供給絶縁膜 11）と AlGaIn との界面には正の電荷が多く誘起されるため、ドリフト領域 B ではバリア層 4a とチャネル層 3a との間の界面の 2DEG が増加し、ドリフト領域 B におけるチャネル層 3a とバリア層 4a の界面に発生する 2DEG によるシート抵抗 $R_{s_{dr}}$ を $10\text{ k}\Omega/\text{sq}$ 以下に低減することが可能となる。これについては後に詳述する。

[0021] 一方で、 AlO_x （ゲート絶縁膜 12a）と AlGaIn との界面には SiO_2 （電子供給絶縁膜 11）との界面と比較して正の電荷は誘起されにくいため、チャネル領域 A では、チャネル層 3a とバリア層 4a の界面に発生する 2DEG が増加せずシート抵抗 $R_{s_{ch}}$ を十分に高い値、すなわち、少なくとも $10\text{ k}\Omega/\text{sq}$ 以上の値を維持することが可能となる。これについては後に詳述する。

[0022] このような構成においては、ソース電極 7 を基準電位と（接地）して、ゲート電極 13 に印加する電圧（ゲート電圧）を変化させることで、チャネル領域 A のバリア層 4a とチャネル層 3a との界面に発生する 2DEG の濃度

を制御できる。すなわち、ゲート電圧を印加しない場合または負の電圧とした場合には、2DEGの濃度が十分に低い状態に維持され、ドレイン電極8に正の電圧（ドレイン電圧）を印加してもドレイン電極8に電流（ドレイン電流）は流れない。一方で、ゲート電圧を正の電圧とした場合には、2DEGの濃度が高くなり、ソース電極7からドレイン電極8に至るすべての領域が十分に低い抵抗となるため、ドレイン電極8に正の電圧を印加した際に大きなドレイン電流が得られる。つまりは、トランジスタとしてノーマリオフ動作が実現される。さらに、ゲート電圧を印加していない状態または負の電圧を印加した状態（オフ状態）において、ドレイン電圧を大きくした場合には、ドリフト領域Bのバリア層4aとチャネル層3aとの間に発生している2DEGが空乏化されることで、ドリフト領域Bにも空乏層が延びることになる。このため、ゲート電極13とドレイン電極8との間にかかる電圧は、ゲート絶縁膜12aだけではなく、ドリフト領域Bにも分散されるため、結果として大きなドレイン電圧を印加することが可能となり、オフ時の耐圧が高くなってトランジスタの高電圧動作が可能となる。

[0023] また、ヘテロ接合電界効果型トランジスタ100においては、ゲート電極13の下側のチャネル領域Aよりもドレイン電極8側のドリフト領域Bでは、バリア層4a上に電子供給絶縁膜11およびゲート絶縁膜12aをこの順に介してゲート電極13が形成された構成となっている。

[0024] このような構成を採ることによって、ドレイン電極8に高電圧を印加した際にゲート電極13のドレイン電極8側の端部に集中する電界を緩和することが可能となり、より高い電圧を印加できるようになる。また、電界集中により過渡的にオン抵抗が増加する電流コラプスの発生を抑制することが可能となる。

[0025] また、ヘテロ接合電界効果型トランジスタ100においては、ゲート電極13の下側のチャネル領域Aよりもソース電極7側の領域では、高濃度n型不純物領域5上にSiN_xのキャップ絶縁膜10a、SiO₂の電子供給絶縁膜11とAlO₃のゲート絶縁膜12aをこの順に介してゲート電極13が形

成された構成となっている。

[0026] このような構成とすることによって、ドレイン電極 8 に電圧を印加した際にゲート電極 1 3 のソース電極 7 側の端部に集中する電界を緩和することが可能となり、この電界集中により発生する電流コラプスを抑制することが可能となる。

[0027] また、ヘテロ接合電界効果型トランジスタ 1 0 0 においては、ソース電極 7 およびドレイン電極 8 がキャップ絶縁膜 1 0 a で覆われるので、ソース電極 7 およびドレイン電極 8 の酸化による劣化を防いで、オン抵抗の増加を抑制できる。

[0028] また、ヘテロ接合電界効果型トランジスタ 1 0 0 においては、上述したように、ドリフト領域 B のバリア層 4 a 上に電子供給絶縁膜 1 1 を形成し、その界面に発生する正の電荷により、この領域のバリア層 4 a とチャネル層 3 a の界面の 2 D E G を増加することで、ノーマリオフ動作と高耐圧化の両立を実現している。従って、チャネル領域 A とドリフト領域 B におけるバリア層 4 a とチャネル層 3 a に何らかの不純物をドーピングすることなく、ノーマリオフ動作と高耐圧化を実現できる。

[0029] バリア層 4 a とチャネル層 3 a にドーピングされた不純物は窒化物半導体中のバンドギャップ内に深いエネルギー準位を形成し、電流コラプスを誘発するトラップ準位となるため、バリア層 4 a とチャネル層 3 a への不純物のドーピング濃度を十分に低く抑えれば、これらが形成するトラップ準位による電流コラプスの発生を抑制することが可能となる。

[0030] このようなトラップ準位は、準位密度がトランジスタ動作におけるキャリア密度に比べて十分に小さければ、電流コラプスへの影響は無視できるが、同程度の密度で形成されると無視できなくなる。窒化物半導体を用いたヘテロ接合電界効果型トランジスタでは、一般的には少なくとも $1 \times 10^{12} \text{ cm}^{-2}$ 以上の 2 D E G をキャリアとして用いるため、電流コラプスへの影響を概ね無視できる割合を 1 % 以下とすると、トラップ準位密度は $1 \times 10^{10} \text{ cm}^{-2}$ 以下とすればよいことになる。バリア層 4 a の厚さは、上述したシート抵抗

の設計値とするために、 10 nm 以下とする必要があるため、バリア層4 aのドーピング量は $1 \times 10^{16}\text{ cm}^{-3}$ 以下とすれば、電流コラプスへの影響は無視できることになる。

[0031] 次に、上述したドリフト領域Bにおいて、電子供給絶縁膜11がバリア層4 a上に形成されることにより、チャネル層3 aとバリア層4 aの界面に発生する2DEGが増加してシート抵抗 $R_{s,h}$ が低下する現象を検証した結果を以下に示す。

[0032] 図2は、検証に用いたサンプル90の断面構成を示す斜視図である。サンプル90においては、図1に示したヘテロ接合電界効果型トランジスタ100と同一の構成については同一の符号を付し、重複する説明は省略する。

[0033] サンプル90においては、基板1からソース電極7およびドレイン電極8までの構成はヘテロ接合電界効果型トランジスタ100と同一であり、ソース電極7およびドレイン電極8と、ソース電極7およびドレイン電極8に覆われていない高濃度n型不純物領域5および6とバリア層4 aの表面を覆うように電子供給絶縁膜11が形成されている。

[0034] 以下にサンプル90の作製方法を説明する。SiCの基板1上にMOCVD (metal organic chemical vapor deposition) 法によりバッファ層2、チャネル層3 a、バリア層4 aをこの順に成長させる。この検証では、バリア層4 aとして、Al組成と厚さがそれぞれ15%と7 nmの場合および20%と5 nmの2種類の構造を用いた。

[0035] 続いて、レジストパターンをマスクとして、イオン注入法により注入ドーズ量 $1 \times 10^{15}\text{ cm}^{-2}$ 、注入エネルギー50 keVの条件で所望の領域にSiイオンを打ち込み、ついで、RTA (Rapid Thermal Annealing) 法により1150℃で5分間の熱処理を窒素雰囲気中に行い、ドーピングしたSiイオンを活性化させて、高濃度n型不純物領域5および6を形成した。

[0036] 続いて、蒸着およびリフトオフ法を用いて金属の多層膜で構成されるソース電極7およびドレイン電極8を形成した。

[0037] 続いて、高濃度n型不純物領域5および高濃度n型不純物領域6の外側の

領域のチャネル層 3 a およびバリア層 4 a に、イオン注入法を用いて Zn をイオン注入し、素子分離領域 9 を形成した。

[0038] 続いて、高濃度 n 型不純物領域 5 および 6 に挟まれたバリア層 4 a 上を含むすべての領域を覆うようにプラズマ CVD 法を用いて厚さ 10 nm の電子供給絶縁膜 11 を形成した。また、電子供給絶縁膜 11 を形成した後に、窒素中で 300～950℃で 30 秒間の熱処理を実施して、サンプル 90 を形成した。

[0039] 図 3 および図 4 は、図 2 に示すサンプル 90 において、ソース電極 7 とドレイン電極 8 の間で測定した電流－電圧（I－V）特性であり、横軸を電圧（Voltage：単位 V）、縦軸を電流密度（Current density：単位 A/mm）としている。

[0040] 図 3 および図 4 には、電子供給絶縁膜 11 を形成する前での測定結果 C1（Before SiO₂ deposition）と電子供給絶縁膜 11 を形成した後での測定結果 C2（After SiO₂ deposition）、および 800℃の熱処理を実施した後での測定結果 C3（After 800℃ Anneal）を示している。なお、同一基板上に 2 つのサンプルを作成して測定しているので、何れの測定結果も 2 つの特性が示されている。

[0041] 高濃度 n 型不純物領域 5 および 6 の幅は 100 μm とし、高濃度 n 型不純物領域 5 と 6 の間の距離は 4 μm（L = 4 μm）とした。また、図 3 は Al 組成と厚さがそれぞれ 20% と 5 nm の場合の特性であり、図 4 は Al 組成と厚さがそれぞれ 15% と 7 nm の場合の特性である。

[0042] 図 3 および図 4 から判るようにバリア層 4 a の Al 組成を 20% とした場合および 15% とした場合の両方において、電子供給絶縁膜 11 を形成する前では 1×10^{-8} A/mm となった。測定に用いた測定器の測定限界値が 1×10^{-8} A/mm であるため、電子供給絶縁膜 11 を形成する前の状態の電流値は、少なくとも 1×10^{-8} A/mm 以下であることになる。

[0043] 電子供給絶縁膜 11 を形成した後は、どちらの Al 組成の場合にも、電流値が大きく（4 桁以上）増加した。さらに 800℃の熱処理を実施した後に

は、電流値はさらに増加し、どちらのA I組成の場合にも 0.1 A/mm 程度の値が得られた。

[0044] これらの結果から、バリア層4 a (A I G a N) 上に電子供給絶縁膜1 1 (SiO_b) を形成した場合には、チャネル層3 aとバリア層4 aの界面に発生する2 D E Gが増加してシート抵抗が低減されることが実験的に確認された。 SiO_b とA I G a Nとの界面に正の電荷が多く誘起されることによって生じた結果と言える。電子供給絶縁膜1 1を設けることでシート抵抗が低減され、電流値が増加するので SiO_b で構成される絶縁膜を電子供給絶縁膜と呼称している。

[0045] なお、電子供給絶縁膜1 1を SiO_b として表しているのは、S i (シリコン) とO (酸素) の化合物であるが、堆積膜であるので、組成が必ずしも一般的な SiO_2 となっているとは限らないためである。これは、 SiN_a 、A I O。等についても同様である。

[0046] また、図5には、高濃度n型不純物領域5および6の間の距離が $2\sim 20\text{ }\mu\text{m}$ の範囲で異なったパターンを用いて測定したI-V特性から求めたシート抵抗の熱処理温度依存性を示す。

[0047] 図5においては、横軸をアニール温度 (Annealing temperature: 単位 $^{\circ}\text{C}$)、縦軸をシート抵抗 (Sheet resistance: 単位 Ω/sq) とし、A I組成と厚さがそれぞれ20%と5 nmの場合の特性を◇で表し、A I組成と厚さがそれぞれ15%と7 nmの場合の特性を●で表している。

[0048] 図5より、シート抵抗は、電子供給絶縁膜1 1の形成後に熱処理することで低減され、 $500\sim 950^{\circ}\text{C}$ の熱処理を実施することで、 $10\text{ k}\Omega/\text{sq}$ 以下に低減されることが確認された。 SiO_b とA I G a Nとの界面に誘起される正の電荷が、熱処理により増加した結果と言える。

[0049] 以上説明したように、実施の形態1のヘテロ接合電界効果型トランジスタ100においては、ノーマリオフ動作と高耐圧動作の両立が実現される。

[0050] <製造方法>

次に、ヘテロ接合電界効果型トランジスタ100の製造方法の一例につい

て、製造工程を順に示す図6～図15を用いて説明する。なお、図6～図15においては、図1に示したヘテロ接合電界効果型トランジスタ100と同一の構成については同一の符号を付し、重複する説明は省略する。

[0051] まず、図6に示す工程において、SiCの基板1上にMOCVD法またはMBE (Molecular Beam Epitaxy) 法などのエピタキシャル成長法を用いて、AlNで構成されるバッファ層2、GaNで構成されるチャネル層3aおよびAlGaNで構成されるバリア層4aをこの順に成長させる。

[0052] 次に、図7に示す工程において、レジストパターン等をマスクとして、イオン注入法等用いて、注入ドーズ量 $1 \times 10^{13} \sim 1 \times 10^{16} \text{ cm}^{-2}$ 、注入エネルギー10～1000 keVの条件で、窒化物半導体においてn型不純物となるSi等のイオンを所望の領域にドーピングする。その後、例えばRTA法などを用いて窒素雰囲気中で800～1500℃の温度で熱処理を行い、ドーピングしたイオンを活性化させて、高濃度n型不純物領域5および高濃度n型不純物領域6を形成する。

[0053] 次に、図8に示す工程において、蒸着およびリフトオフ法を用いて金属の多層膜を所望の領域に堆積し、その後、RTA法などを用いて500～900℃の温度で熱処理を行い、堆積した多層膜を合金化させて、ソース電極7およびドレイン電極8を形成する。金属の多層膜としては、例えばTi（チタン）とAlの多層膜が挙げられるが、高濃度n型不純物領域上に形成する場合は、電極として使用される一般的な金属であれば何でもオーミックコンタクトが得られるので特に限定はない。

[0054] 次に、図9に示す工程において、トランジスタを作製する領域外にイオン注入法を用いてZnイオンを注入して、バリア層4aの最表面からバッファ層2内に達する素子分離領域9を形成する。なお、Znイオンを注入してGaNを高抵抗化する技術は周知であり、例えば、Toshiyuki Oishi, Naruhisa Miura, Muneyoshi Suita, Takuma Nanjo, Yuji Abe, and Tatsuo Ozeki J. Appl. Phys. Vol. 94, No. 3 1662-1666 (2003)に開示されている。

[0055] 次に、図10に示す工程において、ソース電極7およびドレイン電極8が

形成されたチャネル層 3 a 上に、例えばプラズマ CVD 法を用いて SiN_x で構成されるキャップ絶縁膜 10 a を堆積する。

[0056] 次に、図 1 1 に示す工程において、レジストパターン等をマスクとして、バッファードフッ酸等を用いたウェットエッチング法を用いて、所望の領域のキャップ絶縁膜 10 a を除去する。除去する領域としてはバリア層 4 a の一部上部からバリア層 4 a に隣接する高濃度 n 型不純物領域 6 の端縁部上部にかけての領域である。

[0057] 次に、図 1 2 に示す工程において、キャップ絶縁膜 10 a 上およびキャップ絶縁膜 10 a で覆われていない高濃度 n 型不純物領域 6 上および AlGaIn のバリア層 4 a 上に、例えばプラズマ CVD 法を用いて SiO_2 で構成される電子供給絶縁膜 11 を堆積する。その後、例えば RTA 法などを用いて窒素雰囲気中で $700 \sim 900^\circ\text{C}$ の熱処理を行い、バリア層 4 a と電子供給絶縁膜 11 とが接する領域の界面に発生する正の電荷を増加させる。

[0058] 次に、図 1 3 に示す工程において、レジストパターン等をマスクとして、バッファードフッ酸等を用いたウェットエッチング法を用いて、所望の領域のキャップ絶縁膜 10 a および電子供給絶縁膜 11 を除去する。除去する領域としては高濃度 n 型不純物領域 5 側のバリア層 4 a の一部上部からバリア層 4 a に隣接する高濃度 n 型不純物領域 5 の端縁部上部にかけての領域である。

[0059] 次に、図 1 4 に示す工程において、電子供給絶縁膜 11 上および電子供給絶縁膜 11 で覆われていない高濃度 n 型不純物領域 5 上および AlGaIn のバリア層 4 a 上に、例えば原子層堆積法を用いて AlO_3 で構成されるゲート絶縁膜 12 a を堆積する。

[0060] 次に、図 1 5 に示す工程において、ゲート絶縁膜 12 a 上にゲート電極 13 を形成したい部分が開口部 OP となったレジストマスク RM を形成する。その後、レジストマスク RM 上および開口部 OP 内に蒸着により Ni (ニッケル) で構成される金属膜を形成し、レジストマスク RM をリフトオフ法を用いて除去することでゲート電極 13 を形成して、図 1 に示すヘテロ接合電

界効果型トランジスタ 100 を得る。

[0061] 以上説明したヘテロ接合電界効果型トランジスタ 100 の製造プロセスでは、図 10 および図 11 にそれぞれ示したキャップ絶縁膜 10 a の堆積および除去、図 12 に示した電子供給絶縁膜 11 の堆積と 700～900℃での熱処理、図 13 に示したキャップ絶縁膜 10 a および電子供給絶縁膜 11 の除去、図 14 に示したゲート絶縁膜 12 a の堆積、図 14 に示したゲート電極 13 の形成を、この順に実施することを特徴とする。

[0062] これにより、図 1 に示した構成のヘテロ接合電界効果型トランジスタ 100 が製造できるだけでなく、以下に示す効果も得られる。

[0063] まず、700～900℃の熱処理を、チャネル領域 A のバリア層 4 a がキャップ絶縁膜 10 a で覆われた状態、かつ、ドリフト領域 B のバリア層 4 a は電子供給絶縁膜 11 で覆われた状態で実施できるようになる。

[0064] 700℃以上の高温で熱処理を実施する際に、バリア層 4 a が熱処理する際の空間に曝露されていると、バリア層 4 a から窒素が離脱し、電子トラップの要因となる窒素空孔がバリア層 4 a 中に生じる。特に、チャネル領域 A にこのような窒素空孔が多く存在すると、リーク電流の増加および電流コラプスといった特性劣化が懸念される。このような熱処理による AlGaIn 層からの窒素の脱離は、何らかの絶縁膜を AlGaIn 層表面に堆積することにより抑制できるが、完全に抑制されるわけではなく、使用する絶縁膜材料により効果が異なる。SiN_x で構成される絶縁膜はイオン注入後の活性化熱処理時にもキャップ絶縁膜としてよく用いられる材料であり、SiO₂ および Al₂O₃ といった他の絶縁膜材料と比較して、AlGaIn 層からの窒素の脱離を抑制する効果が高い絶縁膜材料である。このため、本製造方法により、窒素空孔を原因とする特性劣化を抑制することが可能となる。

[0065] また、Al₂O₃ のゲート絶縁膜 12 a は、700～900℃の熱処理の後に形成されるので、高温での熱処理を施されることを防ぐことができる。Al₂O₃ で構成されるゲート絶縁膜は、700℃以上の高温で熱処理されると、部分的に結晶化が進み、その結晶粒界が電流のリークパスとなることが知られ

ている。ヘテロ接合電界効果型トランジスタ 100 でも、ゲート絶縁膜 12a に 700℃ 以上の高温での熱処理を施すと、ゲートリーク電流の増加が懸念される。しかし、本製造方法により、高温での熱処理が施されることを防ぐことができるので、低リーク電流が実現される。

[0066] また、ゲート電極 13 の下側のドレイン電極 8 側の領域では、バリア層 4a 上に電子供給絶縁膜とゲート絶縁膜 12a をこの順に介してゲート電極 13 が形成された構成を形成することができる。これにより、ドレイン電極 8 に高電圧を印加した際にゲート電極 13 のドレイン電極 8 側の端部に電界が集中することを緩和でき、より高い電圧を印加できるようになる。また、電界集中による電流コラプスの発生を抑制することが可能となる。

[0067] また、ゲート電極 13 の下側のソース電極 7 側の領域では、高濃度 n 型不純物領域 5 上にキャップ絶縁膜 10a、電子供給絶縁膜 11 およびゲート絶縁膜 12a をこの順に介してゲート電極 13 が形成された構成を形成することができる。これにより、ゲート電極 13 に電圧を印加した際にゲート電極 13 のソース電極 7 側の端部に電界が集中することを緩和でき、この電界集中による電流コラプスの発生を抑制することが可能となる。

[0068] なお、図 1 等では、トランジスタとして動作するための必要最小限の構成しか開示していないが、最終的には保護膜、フィールドプレート電極、配線、エアブリッジ、バイアホール等の形成を経てデバイスとして完成する。

[0069] また、図 7 に示した高濃度 n 型不純物領域 5 および 6 の形成は、必ずしもイオン注入法で行う必要はなく、エッチングと MOCVD 法または MBE 法などのエピタキシャル成長法を用いて形成しても構わない。

[0070] また、図 9 に示した素子分離領域 9 の形成は、必ずしもイオン注入法で行う必要はなく、エッチングを用いてバリア層 4a の最表面からバッファ層 2 に達する領域を除去して、トランジスタを作製する領域をメサ型の構造とし、除去された領域を素子分離領域 9 としても構わない。

[0071] また、上述した製造プロセスは必ずしも説明した順に実施する必要はなく、順番を入れ替えても構わない。例えば、図 9 に示した素子分離領域 9 の形

成を、図 7 に示した高濃度 n 型不純物領域 5 および 6 の形成後に実施しても構わない。

[0072] <実施の形態 2>

図 1 6 は、本発明に係る実施の形態 2 の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ 2 0 0 の断面構成を示す斜視図である。なお、図 1 6 においては、図 1 を用いて説明したヘテロ接合電界効果型トランジスタ 1 0 0 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0073] 図 1 に示したヘテロ接合電界効果型トランジスタ 1 0 0 では、ゲート電極 1 3 の下側のソース電極 7 側の領域で、高濃度 n 型不純物領域 5 上に SiN_a のキャップ絶縁膜 1 0 a、 SiO_b の電子供給絶縁膜 1 1 および AlO_c のゲート絶縁膜 1 2 a をこの順に介してゲート電極 1 3 が形成された構成となっているが、図 1 6 に示すヘテロ接合電界効果型トランジスタ 2 0 0 では、高濃度 n 型不純物領域 5 上に電子供給絶縁膜およびゲート絶縁膜 1 2 a をこの順に介してゲート電極 1 3 が形成された構成となっている。

[0074] このような構成においても、ドレイン電極 8 に電圧を印加した際にゲート電極 1 3 のソース電極 7 側の端部に電界が集中することを緩和でき、電界集中による電流コラプスの発生を抑制することが可能となる。

[0075] なお、このような構成は、図 1 1 を用いて説明したレジストパターンを用いたキャップ絶縁膜 1 0 a の除去時に、ソース電極 7 からゲート電極 1 3 を形成する領域に至る一部の領域のキャップ絶縁膜 1 0 a を除去することによって作製が可能となる。

[0076] <実施の形態 3>

図 1 7 は、本発明に係る実施の形態 3 の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ 3 0 0 の断面構成を示す斜視図である。なお、図 1 7 においては、図 1 を用いて説明したヘテロ接合電界効果型トランジスタ 1 0 0 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0077] 図1に示したヘテロ接合電界効果型トランジスタ100では、ゲート電極13の下側のソース電極7側の領域で、高濃度n型不純物領域5上にSiN_aのキャップ絶縁膜10a、SiO₂の電子供給絶縁膜11およびAlO₃のゲート絶縁膜12aをこの順に介してゲート電極13が形成された構成となっているが、図17に示すヘテロ接合電界効果型トランジスタ300では、ゲート電極13は高濃度n型不純物領域5のAlGa_{0.3}Nのバリア層4a側の端縁部上部からバリア層4aの中央部上部にかけて延在するように形成されており、幅が狭くなっている。このため、ゲート電極13のソース電極7側の端縁部は、ゲート絶縁膜12aを介して高濃度n型不純物領域5の上部に位置している。すなわち、ゲート電極13の下側のソース電極7側の領域では、チャンネル領域Aであるバリア層4a上と同じく、ゲート絶縁膜12a上にゲート電極13が形成された構成であり、電界緩和構造となっていない。

[0078] 従って、図1に示したヘテロ接合電界効果型トランジスタ100および図16に示したヘテロ接合電界効果型トランジスタ200と比較して、ドレイン電極8に電圧を印加した際にゲート電極13のソース電極7側の端部に電界を集中することを緩和する効果が弱まる。このため、電界集中による電流コラプスの発生を抑制する効果も低減することになる。一方で、ゲート電極13と高濃度n型不純物領域5とが重なり合う領域を小さくすることができる。ゲート電極13と高濃度n型不純物領域5が重なり合う領域が大きい場合には、その分だけゲート容量の増加につながり、高速でのスイッチングが難しくなるが、ヘテロ接合電界効果型トランジスタ300では、ゲート容量を減少することができる。

[0079] なお、ヘテロ接合電界効果型トランジスタ300においても、ゲート電極13のドレイン電極8側の端縁部は電子供給絶縁膜11とゲート絶縁膜12aとの積層膜上に位置するので電界緩和構造となっている。これだけで高電圧動作および電流コラプスの発生の抑制が十分な場合には、ゲート容量を低減できる効果が得られる点でヘテロ接合電界効果型トランジスタ300は有利である。

[0080] 所望するトランジスタの動作条件に応じて、ヘテロ接合電界効果型トランジスタ100～300の何れかを採用すれば良い。

[0081] なお、ヘテロ接合電界効果型トランジスタ300を製作するには、図15を用いて説明したゲート電極13の形成時に、レジストマスクRMの開口部OPの幅を狭くし、ゲート電極13が高濃度n型不純物領域5のAlGaInのバリア層4a側の端縁部上部からバリア層4aの中央部上部にかけて形成されるようにすれば良い。

[0082] <実施の形態4>

図18は、本発明に係る実施の形態4の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ400の断面構成を示す斜視図である。なお、図18においては、図1を用いて説明したヘテロ接合電界効果型トランジスタ100と同一の構成については同一の符号を付し、重複する説明は省略する。

[0083] 図1に示したヘテロ接合電界効果型トランジスタ100では、ソース電極7およびドレイン電極8はSiN_xのキャップ絶縁膜10a、SiO₂の電子供給絶縁膜11およびAlO_xのゲート絶縁膜12aの積層膜で覆われた構成となっているが、ヘテロ接合電界効果型トランジスタ400では、ソース電極7およびドレイン電極8はゲート絶縁膜12aのみで覆われている。

[0084] ただし、ゲート電極13のソース電極7側の端縁部は、キャップ絶縁膜10a、電子供給絶縁膜11およびゲート絶縁膜12aを介して高濃度n型不純物領域5の上部に位置している。すなわち、ゲート電極13のソース電極7側の端縁部の下部の高濃度n型不純物領域5上の上に、キャップ絶縁膜10aおよび電子供給絶縁膜11がこの順に積層され、この積層膜をゲート絶縁膜12aが覆っている。

[0085] また、ゲート電極13のドレイン電極8側の端縁部は、電子供給絶縁膜11およびゲート絶縁膜12aを介してバリア層4aの上部に位置している。

[0086] このような構成のヘテロ接合電界効果型トランジスタ400においてもヘテロ接合電界効果型トランジスタ100および200と同様に、ノーマリオ

フ動作と高耐圧動作の両立が実現される。

[0087] ヘテロ接合電界効果型トランジスタ400を製作するには、図11を用いて説明したレジストパターンを用いたキャップ絶縁膜10aの除去時に、ゲート電極13のソース電極7側の端縁部の下部の高濃度n型不純物領域5上のみキャップ絶縁膜10aが残るようにキャップ絶縁膜10aを除去する。そして、図13を用いて説明したレジストパターンを用いた電子供給絶縁膜11aの除去時に、バリア層4aの上部から高濃度n型不純物領域6の端縁部上部にかけての領域と、高濃度n型不純物領域5上のキャップ絶縁膜10aの上部のみに電子供給絶縁膜11aが残るように電子供給絶縁膜11aを除去するようにすれば良い。

[0088] <変形例1>

図19は、本発明に係る実施の形態4の変形例1の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ401の断面構成を示す斜視図である。なお、図19においては、図18を用いて説明したヘテロ接合電界効果型トランジスタ400と同一の構成については同一の符号を付し、重複する説明は省略する。

[0089] 図18に示したヘテロ接合電界効果型トランジスタ400では、ゲート電極13のソース電極7側の端縁部は、キャップ絶縁膜10a、電子供給絶縁膜11およびゲート絶縁膜12aを介して高濃度n型不純物領域5の上部に位置していたが、ヘテロ接合電界効果型トランジスタ401では、ゲート電極13のソース電極7側の端縁部は、電子供給絶縁膜11およびゲート絶縁膜12aを介して高濃度n型不純物領域5の上部に位置している。すなわち、ゲート電極13のソース電極7側の端縁部の下部の高濃度n型不純物領域5上に、電子供給絶縁膜11が形成され、この電子供給絶縁膜11をゲート絶縁膜12aが覆っている。

[0090] なお、ゲート電極13のドレイン電極8側の端縁部は、電子供給絶縁膜11およびゲート絶縁膜12aを介してバリア層4aの上部に位置している構成は、ヘテロ接合電界効果型トランジスタ400と同じである。

[0091] ヘテロ接合電界効果型トランジスタ401を製作するには、図11を用いて説明したキャップ絶縁膜10aの製造工程が不要となり、図13を用いて説明したレジストパターンを用いた電子供給絶縁膜11aの除去時に、バリア層4aの上部から高濃度n型不純物領域6の端縁部上部にかけての領域と、ゲート電極13のソース電極7側の端縁部の下部の高濃度n型不純物領域5上の上に電子供給絶縁膜11が残るように電子供給絶縁膜11を除去するようにすれば良い。

[0092] <変形例2>

図20は、本発明に係る実施の形態4の変形例2の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ402の断面構成を示す斜視図である。なお、図20においては、図18を用いて説明したヘテロ接合電界効果型トランジスタ400と同一の構成については同一の符号を付し、重複する説明は省略する。

[0093] 図18に示したヘテロ接合電界効果型トランジスタ400では、ゲート電極13のソース電極7側の端縁部は、キャップ絶縁膜10a、電子供給絶縁膜11およびゲート絶縁膜12aを介して高濃度n型不純物領域5の上部に位置していたが、ヘテロ接合電界効果型トランジスタ402では、ゲート電極13のソース電極7側の端縁部は、ゲート絶縁膜12aを介して高濃度n型不純物領域5の上部に位置している。

[0094] なお、ゲート電極13のドレイン電極8側の端縁部は、電子供給絶縁膜11およびゲート絶縁膜12aを介してバリア層4aの上部に位置している構成は、ヘテロ接合電界効果型トランジスタ400と同じである。

[0095] また、ゲート電極13は、高濃度n型不純物領域5のAlGaNのバリア層4a側の端縁部上部からバリア層4aの中央部上部にかけて延在するように形成されており、幅が狭くなっている。すなわち、ゲート電極13のソース電極7側の端縁部を電界緩和構造としないので、ゲート容量を低減するためにゲート電極13の幅を狭くしている。

[0096] ヘテロ接合電界効果型トランジスタ402を製作するには、図11を用い

て説明したキャップ絶縁膜 10 a の製造工程が不要となり、図 13 を用いて説明したレジストパターンを用いた電子供給絶縁膜 11 a の除去時に、バリア層 4 a の上部から高濃度 n 型不純物領域 6 の端縁部上部にかけての領域と、ゲート電極 13 のソース電極 7 側の端縁部の下部の高濃度 n 型不純物領域 5 上のみに電子供給絶縁膜 11 が残るように電子供給絶縁膜 11 を除去するようにすれば良い。

[0097] また、図 15 を用いて説明したゲート電極 13 の形成時に、レジストマスク RM の開口部 OP の幅を狭くし、ゲート電極 13 が高濃度 n 型不純物領域 5 の A l G a N のバリア層 4 a 側の端縁部上部からバリア層 4 a の中央部上部にかけて形成されるようにすれば良い。

[0098] なお、以上説明したヘテロ接合電界効果型トランジスタ 400、402 および 402 の構成は、ソース電極 7 およびドレイン電極 8 を構成する材料が、キャップ絶縁膜 10 a および電子供給絶縁膜 11 を除去する際に用いるフッ酸に対する耐性がある場合に有効な構成となる。

[0099] ソース電極 7 およびドレイン電極 8 を構成する材料が、フッ酸に対する耐性がない場合は、実施の形態 1～3 のヘテロ接合電界効果型トランジスタ 100～300 の構成を採れば良い。

[0100] <実施の形態 5>

<装置構成>

図 21 は、本発明に係る実施の形態 5 の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ 500 の断面構成を示す斜視図である。なお、図 21 においては、図 1 を用いて説明したヘテロ接合電界効果型トランジスタ 100 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0101] 図 1 に示したヘテロ接合電界効果型トランジスタ 100 では、ソース電極 7 およびドレイン電極 8 は SiN_x のキャップ絶縁膜 10 a、 SiO_2 の電子供給絶縁膜 11 および AlO_x のゲート絶縁膜 12 a の積層膜で覆われた構成となっているが、ヘテロ接合電界効果型トランジスタ 500 では、ソース電

極 7 およびドレイン電極 8 の上面はゲート絶縁膜 12 a のみで覆われており、キャップ絶縁膜 10 a、電子供給絶縁膜 11 およびゲート絶縁膜 12 a の積層膜はソース電極 7 およびドレイン電極 8 の側面に接している。この構成以外はヘテロ接合電界効果型トランジスタ 100 と同じであり、ヘテロ接合電界効果型トランジスタ 100 と同様に、ノーマリオフ動作と高耐圧動作の両立が実現される。

[0102] <製造方法>

次に、ヘテロ接合電界効果型トランジスタ 500 の製造方法の一例について、製造工程を順に示す図 6、図 7、図 22～図 29 を用いて説明する。なお、図 22～図 29 においては、図 1 に示したヘテロ接合電界効果型トランジスタ 100 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0103] まず、実施の形態 1 において図 6 を用いて説明したように、SiC の基板 1 上に MOCVD 法または MBE 法などのエピタキシャル成長法を用いて、AlN で構成されるバッファ層 2、GaN で構成されるチャネル層 3 a および AlGaN で構成されるバリア層 4 a をこの順に成長させる。

[0104] 次に、実施の形態 1 において図 7 を用いて説明したように、レジストパターン等をマスクとして、イオン注入法等用いて、注入ドーズ量 $1 \times 10^{13} \sim 1 \times 10^{16} \text{ cm}^{-2}$ 、注入エネルギー $10 \sim 1000 \text{ keV}$ の条件で、窒化物半導体において n 型不純物となる Si 等のイオンを所望の領域にドーピングする。その後、例えば RTA 法などを用いて窒素雰囲気中で $800 \sim 1500^\circ\text{C}$ の温度で熱処理を行い、ドーピングしたイオンを活性化させて、高濃度 n 型不純物領域 5 および高濃度 n 型不純物領域 6 を形成する。

[0105] 次に、図 22 に示す工程において、トランジスタを作製する領域外にイオン注入法を用いて Zn イオンを注入して、バリア層 4 a の最表面からバッファ層 2 内に達する素子分離領域 9 を形成する。なお、実施の形態 1 において説明いたように、Zn イオンを注入して GaN を高抵抗化する技術は周知である。

- [0106] 次に、図23に示す工程において、素子分離領域9、高濃度n型不純物領域5および6が形成されたチャネル層3a上に、例えばプラズマCVD法を用いてSiN_aで構成されるキャップ絶縁膜10aを堆積する。
- [0107] 次に、図24に示す工程において、レジストパターン等をマスクとして、バッファードフッ酸等を用いたウェットエッチング法を用いて、所望の領域のキャップ絶縁膜10aを除去する。除去する領域としてはバリア層4aの一部上部からバリア層4aに隣接する高濃度n型不純物領域6の端縁部上部にかけての領域である。
- [0108] 次に、図25に示す工程において、キャップ絶縁膜10a上およびキャップ絶縁膜10aで覆われていない高濃度n型不純物領域6上およびAlGa_xNのバリア層4a上に、例えばプラズマCVD法を用いてSiO₂で構成される電子供給絶縁膜11を堆積する。
- [0109] 次に、電子供給絶縁膜11上に、ソース電極7およびドレイン電極8を形成する領域が開口部となったレジストマスクを形成し、当該レジストマスクをエッチングマスクとして、バッファードフッ酸等を用いたウェットエッチング法を用いて、ソース電極7およびドレイン電極8を形成する領域の電子供給絶縁膜11およびキャップ絶縁膜10aを除去する。
- [0110] その後、エッチングマスク上および開口部に蒸着により金属の多層膜を堆積し、エッチングマスクをリフトオフ法を用いて除去することで、ソース電極7およびドレイン電極8を形成する領域に金属の多層膜を残す。その後、図27に示す工程において、RTA法などを用いて窒素雰囲気中で700～900℃の温度で熱処理を行い、堆積した多層膜を合金化させて、ソース電極7およびドレイン電極8を形成すると同時に、バリア層4aと電子供給絶縁膜11とが接する領域の界面に発生する正の電荷を増加させる。
- [0111] 金属の多層膜としては、例えばTi（チタン）とAlの多層膜が挙げられるが、高濃度n型不純物領域上に形成する場合は、電極として使用される一般的な金属であれば何でもオーミックコンタクトが得られるので特に限定はない。

[0112] 次に、図27に示す工程において、レジストパターン等をマスクとして、バッファードフッ酸等を用いたウェットエッチング法を用いて、所望の領域のキャップ絶縁膜10aおよび電子供給絶縁膜11を除去する。除去する領域としては高濃度n型不純物領域5側のバリア層4aの一部上部からバリア層4aに隣接する高濃度n型不純物領域5の端縁部上部にかけての領域である。

[0113] 次に、図28に示す工程において、電子供給絶縁膜11上および電子供給絶縁膜11で覆われていないソース電極7およびドレイン電極8の上面、高濃度n型不純物領域5上およびバリア層4a上に、例えば原子層堆積法を用いてAlO₂で構成されるゲート絶縁膜12aを堆積する。

[0114] 次に、図29に示す工程において、ゲート絶縁膜12a上にゲート電極13を形成したい部分が開口部OPとなったレジストマスクRMを形成する。その後、レジストマスクRM上および開口部OP内に蒸着によりNiで構成される金属膜を形成し、レジストマスクRMをリフトオフ法を用いて除去することでゲート電極13を形成して、図21に示すヘテロ接合電界効果型トランジスタ500を得る。

[0115] 以上説明したヘテロ接合電界効果型トランジスタ500の製造プロセスでは、図26に示したように、ソース電極7およびドレイン電極8の形成を、図25に示した電子供給絶縁膜11の堆積後に実施する製造プロセスとなっている。これにより、ソース電極7およびドレイン電極8が、キャップ絶縁膜10aおよび電子供給絶縁膜11を除去する際に用いられるフッ酸に曝されることがなく、ソース電極7およびドレイン電極8を構成する材料が、フッ酸に対する耐性がない場合に適した製造プロセスとなる。

[0116] <実施の形態6>

図30は、本発明に係る実施の形態6の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ600の断面構成を示す斜視図である。なお、図30においては、図16を用いて説明したヘテロ接合電界効果型トランジスタ200と同一の構成については同一の符号を付し、重複する説明は省略

する。

[0117] 図30に示すヘテロ接合電界効果型トランジスタ600は、図1に示したヘテロ接合電界効果型トランジスタ100および図16に示したヘテロ接合電界効果型トランジスタ200と比較して、高濃度n型不純物領域5の形成される領域が異なっている。すなわち、ヘテロ接合電界効果型トランジスタ100および200では、高濃度n型不純物領域5は、ソース電極7の下側の領域からゲート電極13の下側に至る領域にかけて形成されているが、ヘテロ接合電界効果型トランジスタ600では、高濃度n型不純物領域5のゲート電極13側の端縁部がゲート電極の下側の領域には達しないように形成されている。すなわち、ゲート電極13のソース電極7側の端縁部の下方には、高濃度n型不純物領域5が形成されていない。

[0118] このような構成のヘテロ接合電界効果型トランジスタ600においてもヘテロ接合電界効果型トランジスタ100および200と同様に、ノーマリオフ動作と高耐圧動作の両立が実現される。

[0119] 一方、高濃度n型不純物領域5および6は、イオン注入法またはエピタキシャル成長法で形成されるので、シート抵抗は、バリア層4aとチャネル層3aとの間に発生する2DEGによるシート抵抗と比較して低い値が得られ、高濃度n型不純物領域5がゲート電極13の下方に達していないヘテロ接合電界効果型トランジスタ600のオン抵抗は、ヘテロ接合電界効果型トランジスタ100および200に比べて高くなる可能性がある。

[0120] しかし、バリア層4aと電子供給絶縁膜11との界面に発生する正の電荷量が十分に大きく、この領域のシート抵抗がトランジスタのオン抵抗に影響を与えない程度に十分に低くければヘテロ接合電界効果型トランジスタ100および200と同様の動作特性が得られる。

[0121] <変形例>

図31は、本発明に係る実施の形態6の変形例の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ601の断面構成を示す斜視図である。なお、図31においては、図30を用いて説明したヘテロ接合電界効果型

トランジスタ 600 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0122] 図 30 に示したヘテロ接合電界効果型トランジスタ 600 では、ソース電極 7 およびドレイン電極 8 は SiN_x のキャップ絶縁膜 10a、 SiO_2 の電子供給絶縁膜 11 および AlO_x のゲート絶縁膜 12a の積層膜で覆われた構成となっているが、ヘテロ接合電界効果型トランジスタ 601 では、ソース電極 7 およびドレイン電極 8 はゲート絶縁膜 12a のみで覆われている。

[0123] ただし、ゲート電極 13 のソース電極 7 側の端縁部は、キャップ絶縁膜 10a、電子供給絶縁膜 11 およびゲート絶縁膜 12a を介して高濃度 n 型不純物領域 5 とバリア層 4a との境界の上部に位置している。すなわち、ゲート電極 13 のソース電極 7 側の端縁部の下部のみに、キャップ絶縁膜 10a および電子供給絶縁膜 11 がこの順に積層され、この積層膜をゲート絶縁膜 12a が覆っている。

[0124] このような構成のヘテロ接合電界効果型トランジスタ 601 においてもヘテロ接合電界効果型トランジスタ 100 および 200 と同様に、ノーマリオフ動作と高耐圧動作の両立が実現される。

[0125] また、バリア層 4a と電子供給絶縁膜 11 との界面に発生する正の電荷量が十分に大きく、この領域のシート抵抗がトランジスタのオン抵抗に影響を与えない程度に十分に低くければヘテロ接合電界効果型トランジスタ 100 および 200 と同様の動作特性が得られる。

[0126] <実施の形態 7>

<装置構成>

図 32 は、本発明に係る実施の形態 7 の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ 700 の断面構成を示す斜視図である。なお、図 32 においては、図 1 を用いて説明したヘテロ接合電界効果型トランジスタ 100 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0127] 図 1 に示したヘテロ接合電界効果型トランジスタ 100 では、ゲート電極

13が形成された領域を除き、最表面にはゲート絶縁膜12aが形成された構成となっているが、ヘテロ接合電界効果型トランジスタ700では、ゲート電極13およびゲート絶縁膜12aがSiN_dで構成される被覆絶縁膜14aで覆われた構成となっている。これにより、ゲート電極13形成後に熱処理を実施する場合のドレイン電流の低下を防ぐことが可能となる。これについては、以下に詳述する。

[0128] 本実施の形態7におけるヘテロ接合電界効果型トランジスタ700では、ゲート電極13の下側のゲート絶縁膜12aとバリア層4aの間に界面準位が形成されることによるドレイン電流の低下が懸念される。この界面準位は、国際公開第2018/037530号に開示されるように、ゲート電極13を形成した後に、300～700℃で熱処理することで低減が可能である。また、国際公開第2018/220741号に開示されるように、ゲート電極13を形成したのちに、ゲート電極13に電圧を印加しながら250～300℃の熱処理を実施することでも低減が可能である。

[0129] しかしながら、本発明に係る実施の形態1～6の図1、図16～21に記載のヘテロ接合電界効果型トランジスタにおいては、ゲート電極13を形成した後のドリフト領域Bにおいてゲート絶縁膜12aが最表面に形成された状態で熱処理を実施すると、ドリフト領域Bにおけるチャネル層3aとバリア層4aの界面に発生する2DEGの濃度が減少し、この領域が高抵抗化する結果、ドレイン電流が低下してしまう。

[0130] 次に上述した、ドリフト領域Bにおいてゲート絶縁膜12aが最表面に形成された状態で熱処理を実施することによりチャネル層3aとバリア層4aの界面に発生する2DEGにおけるシート抵抗 $R_{s,h}$ が上昇する現象、およびゲート絶縁膜12aがSiN_dで構成される被覆絶縁膜14aで覆われた構成とすることによって、このシート抵抗 $R_{s,h}$ の上昇が抑制される現象を検証した結果を示す。

[0131] 図33および図34は、検証に用いたサンプル91とサンプル92の断面構成を示す斜視図である。サンプル91とサンプル92においては、図2に

示したサンプル 90 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0132] サンプル 91 においては、基板 1 から電子供給絶縁膜 11 までの構成はサンプル 90 と同一であり、電子供給絶縁膜 11 の表面を覆うようにゲート絶縁膜 12a が形成されている。

[0133] このような構成は、図 2 に示されるサンプル 90 の表面の電子供給絶縁膜 11 上に、例えば原子層堆積法を用いて Al_2O_3 で構成されるゲート絶縁膜 12a を堆積することによって作製が可能となる。

[0134] サンプル 92 においては、基板 1 からゲート絶縁膜 12a までの構成はサンプル 91 と同一であり、ゲート絶縁膜 12a の表面を覆うように SiN_d で構成される被覆絶縁膜 14a が形成されている。

[0135] このような構成は、図 33 に示されるサンプル 91 の表面のゲート絶縁膜 12a 上に、例えばプラズマ CVD 法を用いて SiN_d で構成される被覆絶縁膜 14a を堆積することによって作製が可能となる。

[0136] 図 35 および図 36 は、それぞれ図 33 に示すサンプル 91 および図 34 に示すサンプル 92 において、ソース電極 7 とドレイン電極 8 の間で測定した電流－電圧（I－V）特性であり、横軸を電圧（Voltage：単位 V）、縦軸を電流密度（Current density：単位 A/mm ）としている。

[0137] 図 35 には、ゲート絶縁膜 12a を堆積した直後での測定結果 C4（After Al_2O_3 deposition）とゲート絶縁膜 12a 堆積後に 300°C で 5 分間熱処理した後での測定結果 C5（After 300°C Anneal）を示している。なお、同一基板上に 2 つのサンプルを作成して測定しているので、何れの測定結果も 2 つの特性が示されている。

[0138] 図 36 には、被覆絶縁膜 14a を堆積した直後での測定結果 C6（After SiN_d deposition）と被覆絶縁膜 14a 堆積後に 300°C で 5 分間熱処理した後での測定結果 C7（After 300°C Anneal）を示している。なお、同一基板上に 2 つのサンプルを作成して測定しているので、何れの測定結果も 2 つの特性が示されている。

- [0139] 高濃度 n 型不純物領域 5 および 6 の幅は $100\ \mu\text{m}$ とし、高濃度 n 型不純物領域 5 と 6 の間の距離は $4\ \mu\text{m}$ ($L = 4\ \mu\text{m}$) とした。また、図 35、図 36 にはバリア層 4 a の Al 組成と厚さがそれぞれ 20% と 5 nm の場合と、Al 組成と厚さがそれぞれ 15% と 7 nm の場合の特性が示されている。
- [0140] 図 35 に示すように被覆絶縁膜 14 a を形成しない場合には、 300°C の熱処理によって、電流値が $0.05\ \text{A}/\text{mm}$ 以下に大きく減少する結果となった。これに対して、図 36 に示すように被膜絶縁膜 14 a を形成した場合には、 300°C の熱処理によって、電流値が減少したものの、 $0.2\ \text{A}/\text{mm}$ 以上の値が得られた。
- [0141] これらの結果から、ゲート絶縁膜 12 a (AlO_x) 上に被覆絶縁膜 14 a (SiN_d) を形成した場合には、チャネル層 3 a とバリア層 4 a の界面に発生する 2DEG によるシート抵抗が熱処理により増加する現象が抑制されることが実験的に確認された。
- [0142] ゲート絶縁膜 12 a を形成した後の熱処理により、チャネル層 3 a とバリア層 4 a の界面に発生する 2DEG によるシート抵抗が熱処理により増加する現象は、ゲート絶縁膜 12 a を形成した後の熱処理により、 SiO_2 と AlGaIn との界面に誘起される正の電荷が減少し、これに伴って、チャネル層 3 a とバリア層 4 a の界面に発生する 2DEG が減少したことが原因と言える。そして被覆絶縁膜 14 a には、 SiO_2 と AlGaIn との界面に誘起される正の電荷の減少を抑制する効果があると言える。
- [0143] なお、被覆絶縁膜 14 a を SiN_d として表しているのは、Si (シリコン) と N (窒素) の化合物であるが、堆積膜であるので、組成が必ずしも一般的な Si_3N_4 となっているとは限らないためである。
- [0144] また、図 37 および図 38 には、高濃度 n 型不純物領域 5 と 6 の間の距離が $2 \sim 20\ \mu\text{m}$ の範囲で異なったパターンを用いて測定した I-V 特性から求めたシート抵抗 (Sheet resistance: 単位 Ω/sq) を示す。
- [0145] 図 37 には、図 33 に示すサンプル 91 における 300°C の熱処理前後のシート抵抗をそれぞれ■と◇として表し、図 38 には、図 34 に示すサンプ

ル 9 2 における 3 0 0 °C の熱処理前後のシート抵抗をそれぞれ■と◇として表す。

[0146] 図 3 7 より、被覆絶縁膜 1 4 a を形成しない場合に、3 0 0 °C の熱処理によってシート抵抗は 1 桁程度も増加することが確認された。また図 3 8 より、被覆絶縁膜 1 4 a を形成した場合には、シート抵抗の増加は大幅に抑制されることが確認された。

[0147] 以上説明したように、実施の形態 7 のヘテロ接合電界効果型トランジスタ 7 0 0 においては、ノーマリオフ動作と高耐圧動作の両立が実現される。

[0148] <製造方法>

次に、ヘテロ接合電界効果型トランジスタ 7 0 0 の製造方法の一例について、製造工程を順に示す図 6 ~ 図 1 5、図 1、図 3 2 を用いて説明する。

[0149] まず、実施の形態 1 において図 6 ~ 図 1 5 を用いて説明したように、図 1 に示すヘテロ接合電界効果型トランジスタ 1 0 0 を得る。

[0150] 次に、ゲート電極 1 3 とゲート絶縁膜 1 2 a の上に、例えばプラズマ C V D 法を用いて S i N₄ で構成される被覆絶縁膜 1 4 a を堆積して、図 3 2 に示すヘテロ接合電界効果型トランジスタ 7 0 0 を得る。

[0151] 次に、ゲート絶縁膜 1 2 a とバリア層 4 a の間に形成される界面準位を低減する目的で少なくとも 3 0 0 °C での熱処理を実施する。

[0152] このように、被膜絶縁膜 1 4 a を形成した後に界面準位を低減するための熱処理を実施することで、この熱処理による電流低下を抑制することができる。

[0153] <変形例 1>

図 3 9 は、本発明に係る実施の形態 7 の変形例 1 の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ 7 0 1 の断面構成を示す斜視図である。なお、図 3 9 においては、図 3 2 を用いて説明したヘテロ接合電界効果型トランジスタ 7 0 0 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0154] 図 3 2 に示したヘテロ接合電界効果型トランジスタ 7 0 0 では、被覆絶縁

膜 1 4 a がトランジスタ 7 0 0 の全領域を覆うように形成されているが、図 3 9 に示したヘテロ接合電界効果型トランジスタ 7 0 1 では、被覆絶縁膜 1 4 a がゲート電極 1 3 の側面からゲート絶縁膜 1 2 a の段差部分の側面の間を埋め込むように設けられ、ドリフト領域 B の上方を覆うように形成されている。なお、このような構成は、ヘテロ接合電界効果型トランジスタ 7 0 0 を形成した後、被覆絶縁膜 1 4 a を選択的に除去することで得られる。

[0155] ゲート絶縁膜 1 2 a 形成後の熱処理によるドレイン電流の低下は、ドリフト領域 B における抵抗増加によって引き起こされるため、少なくともこの領域が被覆絶縁膜 1 4 a で覆われていれば、ドレイン電流の低下を抑制することが可能となる。

[0156] <変形例 2>

図 4 0 は、本発明に係る実施の形態 7 の変形例 2 の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ 7 0 2 の断面構成を示す斜視図である。なお、本変形例は実施の形態 6 のヘテロ接合電界効果型トランジスタ 6 0 0 に被覆絶縁膜 1 4 a を設けた構成としており、図 4 0 においては、図 3 0 を用いて説明したヘテロ接合電界効果型トランジスタ 6 0 0 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0157] 図 3 0 に示すヘテロ接合電界効果型トランジスタ 6 0 0 は、図 1 に示したヘテロ接合電界効果型トランジスタ 1 0 0 および図 1 6 に示したヘテロ接合電界効果型トランジスタ 2 0 0 と比較して、高濃度 n 型不純物領域 5 の形成される領域が異なっている。すなわち、ヘテロ接合電界効果型トランジスタ 1 0 0 および 2 0 0 では、高濃度 n 型不純物領域 5 は、ソース電極 7 の下側の領域からゲート電極 1 3 の下側に至る領域にかけて形成されているが、ヘテロ接合電界効果型トランジスタ 6 0 0 では、高濃度 n 型不純物領域 5 のゲート電極 1 3 側の端縁部がゲート電極の下側の領域には達しないように形成されている。すなわち、ゲート電極 1 3 のソース電極 7 側の端縁部の下方には、高濃度 n 型不純物領域 5 が形成されていない。

[0158] このような構成のヘテロ接合電界効果型トランジスタ 6 0 0 では、ゲート

絶縁膜 1 2 a を形成した後に熱処理を実施することによって、高濃度 n 型不純物領域 5 からゲート電極 1 3 の下側までの領域でも抵抗が増加し、ドレイン電流が減少する。これを抑制するために、図 4 0 に示すように、被覆絶縁膜 1 4 a をヘテロ接合電界効果型トランジスタ 7 0 0 の全領域を覆うように形成し、上記領域の上方を被覆絶縁膜 1 4 a で覆っている。

[0159] <実施の形態 8>

図 4 1 は、本発明に係る実施の形態 8 の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ 8 0 0 の断面構成を示す斜視図である。なお、図 4 1 においては、図 1 を用いて説明したヘテロ接合電界効果型トランジスタ 1 0 0 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0160] 以上説明した実施の形態 1 ～ 7 のヘテロ接合電界効果型トランジスタにおいては、チャネル層 3 a は GaN で構成され、バリア層 4 a は AlGaInN で構成されるものとして説明したが、必ずしも GaN および AlGaInN を用いる必要はなく、実施の形態 1 ～ 7 のヘテロ接合電界効果型トランジスタが奏する効果は、チャネル層およびバリア層が GaN および AlGaInN 以外の窒化物半導体で構成されていても同様に得られる。

[0161] 図 4 1 に示すヘテロ接合電界効果型トランジスタ 8 0 0 は、GaN で構成されるチャネル層 3 a および AlGaInN で構成されるバリア層 4 a を、それぞれ、 $\text{Al}_{x_1}\text{In}_{y_1}\text{Ga}_{1-x_1-y_1}\text{N}$ （窒化アルミニウムインジウムガリウム）で構成されるチャネル層 3 および $\text{Al}_{x_2}\text{In}_{y_2}\text{Ga}_{1-x_2-y_2}\text{N}$ で構成されるバリア層 4 としている。なお、バリア層 4 を構成する $\text{Al}_{x_2}\text{In}_{y_2}\text{Ga}_{1-x_2-y_2}\text{N}$ は、チャネル層 3 を構成する $\text{Al}_{x_1}\text{In}_{y_1}\text{Ga}_{1-x_1-y_1}\text{N}$ よりもバンドギャップが大きいものとする。

[0162] ヘテロ接合電界効果型トランジスタ 8 0 0 は、図 6 を用いて説明したチャネル層 3 a およびバリア層 4 a の成長の代わりに、 $\text{In}_z\text{Al}_x\text{Ga}_{1-x-z}\text{N}$ （ $0 < x \leq 1$ 、 $0 < z \leq 1$ ）の原料ガスとなるトリメチルインジウム、トリメチルアルミニウム、トリメチルガリウム、アンモニア等を流量、圧力およ

び温度（成長条件）を調整してチャネル層３およびバリア層４を成長させることで、それぞれ所望の組成のチャネル層３およびバリア層４を形成することで得られる。

[0163] ＜実施の形態９＞

図４２は、本発明に係る実施の形態９の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ９００の断面構成を示す斜視図である。なお、図４２においては、図１を用いて説明したヘテロ接合電界効果型トランジスタ１００と同一の構成については同一の符号を付し、重複する説明は省略する。

[0164] 以上説明した実施の形態１～８のヘテロ接合電界効果型トランジスタにおいては、キャップ絶縁膜１０ａはＳｉＮ_αで構成されるものとして説明したが、７００℃以上の熱処理を実施する際に、バリア層を構成する窒化物半導体からの窒素の脱離を抑制することができれば、キャップ絶縁膜は必ずしもＳｉＮ_αで構成される必要はなく、図４２に示すように、例えばＡＩＮ_α（窒化アルミ）またはＢＮ_α（窒化ボロン）等の絶縁膜または半導体膜で構成されたキャップ絶縁膜１０を用いても良い。このような構成を有するヘテロ接合電界効果型トランジスタ９００は、実施の形態１～８のヘテロ接合電界効果型トランジスタが奏する効果と同様の効果を奏する。

[0165] ヘテロ接合電界効果型トランジスタ９００は、図１０を用いて説明したキャップ絶縁膜１０ａの堆積の代わりに、ＡＩまたはＢで構成されるターゲットを用いたスパッタ法等を用いてＡＩＮ_αまたはＢＮ_αを堆積させてキャップ絶縁膜１０を形成することで得られる。

[0166] ＜実施の形態１０＞

図４３は、本発明に係る実施の形態１０の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ１０００の断面構成を示す斜視図である。なお、図４３においては、図１を用いて説明したヘテロ接合電界効果型トランジスタ１００と同一の構成については同一の符号を付し、重複する説明は省略する。

[0167] 以上説明した実施の形態 1～9 のヘテロ接合電界効果型トランジスタにおいては、ゲート絶縁膜 12a は AlO_x で構成されるものとして説明したが、バリア層が $\text{Al}_{x_1}\text{In}_{y_1}\text{Ga}_{1-x_1-y_1}\text{N}$ で構成される場合は、それよりもバンドギャップが大きい絶縁体または半導体で構成され、かつ、 SiO_2 と比較してバリア層との界面に形成される正の電荷が少なくなる材料であれば、必ずしも AlO_x で構成される必要はなく、図 43 に示すように、例えば、 $\text{AlGa}_f\text{O}_a\text{N}_g$ （酸窒化アルミニウムガリウム）で構成されたゲート絶縁膜 12 を用いても良い。

[0168] このような構成を有するヘテロ接合電界効果型トランジスタ 1000 は、実施の形態 1～9 のヘテロ接合電界効果型トランジスタが奏する効果と同様の効果を奏する。

[0169] ヘテロ接合電界効果型トランジスタ 1000 は、図 14 を用いて説明したゲート絶縁膜 12a の堆積の代わりに、ゲート絶縁膜の原料ガスとなる、トリメチルアルミニウム、トリメチルガリウム、酸素、オゾンおよび窒素等を流量および圧力、温度（堆積条件）を調整して、 $\text{AlGa}_f\text{O}_a\text{N}_g$ を堆積させてゲート絶縁膜 12 を形成することで得られる。

[0170] <実施の形態 11>

図 44 は、本発明に係る実施の形態 11 の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ 1100 の断面構成を示す斜視図である。なお、図 44 においては、図 1 を用いて説明したヘテロ接合電界効果型トランジスタ 100 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0171] 以上説明した実施の形態 7 のヘテロ接合電界効果型トランジスタにおいては、被覆絶縁膜 14a は SiN_d で構成されるものとして説明したが、ゲート絶縁膜 12 を形成した後の熱処理により、 SiO_2 と AlGaIn との界面に誘起される正の電荷が減少することを抑制することができれば、必ずしも SiN_d で構成される必要はなく、図 44 に示すように、例えば AlN_d （窒化アルミ）または BN_d （窒化ボロン）等の絶縁膜または半導体膜で構成された被

覆絶縁膜 14 を用いても良い。このような構成を有するヘテロ接合電界効果型トランジスタ 1100 は、実施の形態 7 のヘテロ接合電界効果型トランジスタが奏する効果と同様の効果を奏する。

[0172] ヘテロ接合電界効果型トランジスタ 1100 は、図 32 を用いて説明した被覆絶縁膜 14a の堆積の代わりに、AⅠまたは B で構成されるターゲットを用いたスパッタ法等を用いて AⅠN₀ または BN₀ を堆積させて被覆絶縁膜 14 を形成することで得られる。

[0173] <実施の形態 12>

図 45 は、本発明に係る実施の形態 12 の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ 1200 の断面構成を示す斜視図である。なお、図 45 においては、図 1 を用いて説明したヘテロ接合電界効果型トランジスタ 100 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0174] 図 41 に示した実施の形態 8 のヘテロ接合電界効果型トランジスタ 800 においては、チャネル層 3 が AⅠ_{x1}Ⅰn_{y1}Ga_{1-x1-y1}N で構成されていたが、図 45 に示すヘテロ接合電界効果型トランジスタ 1200 は、チャネル層 3 の代わりに AⅠ_{x1}Ga_{1-x1}N (y1 = 0) で構成されるチャネル層 3b を備えている。

[0175] このように AⅠ_{x1}Ga_{1-x1}N で構成されるチャネル層 3b を備えることで、4 元素で構成される AⅠ_{x1}Ⅰn_{y1}Ga_{1-x1-y1}N で構成されるチャネル層 3 を備えた構成と比較して、チャネル層 3b とバリア層 4a との間のヘテロ界面をキャリアとして走行する電子が受ける合金散乱が抑制されるため、ヘテロ界面に形成されるチャネルにおける電子の移動度が向上し、ドレイン電流の増加が図れる。

[0176] また、AⅠ組成 (x1) が比較的大きい材料を用いれば、バンドギャップが大きくなるため、高電圧を印加しても壊れにくくなり、高電圧動作が可能となる。この場合の x1 は、原理的には x1 < 1 の範囲となるが、現実的には、バリア層との AⅠ組成比の差を数パーセントとする必要があるので、バ

リア層をAlNとした場合には、 x_1 は0.97～0.98の範囲となる。これに加えて、移動度および電子濃度が所望の値となるように調整して x_1 および他の組成を決めることとなる。

[0177] また、チャネル層の構成元素数が減ること、結晶成長が容易になるため、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流および電流コラプスといった諸特性の改善が図れる。

[0178] なお、チャネル層の構成元素数に着目すれば、図1に示した実施の形態1のヘテロ接合電界効果型トランジスタ100では、GaN($x_1=0$ 、 $y_1=0$)で構成されるチャネル層3aを備えた構成となっている。このようにGaNで構成されるチャネル層3aを備えることで、3元素で構成される $Al_{x_1}Ga_{1-x_1}N$ で構成されるチャネル層3bを備えた構成と比較して、さらに合金散乱が抑制されるため、ヘテロ界面に形成されるチャネルにおける電子の移動度がさらに向上し、さらなるドレイン電流の増加が図れる。また、結晶成長もさらに容易となり、チャネル層3aに意図せずに混入する不純物も低減できるため、これらの不純物による電子トラップが要因となって生じる電流コラプスを抑制することが可能となる。また、結晶成長がさらに容易になることで、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流および電流コラプスといった諸特性の改善が図れる。

[0179] なお、本実施の形態では、図41の構成と図45の構成、および図1の構成と図45の構成を対比するようにチャネル層を構成する材料について説明したが、他の実施の形態のチャネル層をチャネル層3bと置き換えることで、本実施の形態のヘテロ接合電界効果型トランジスタ1200と同様の効果を奏することは言うまでもない。

[0180] <実施の形態13>

図46は、本発明に係る実施の形態13の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ1300の断面構成を示す斜視図である。なお、図46においては、図1を用いて説明したヘテロ接合電界効果型トランジスタ100と同一の構成については同一の符号を付し、重複する説明は省

略する。

[0181] 図41に示したヘテロ接合電界効果型トランジスタ800は、 $Al_{x_2}In_{y_2}Ga_{1-x_2-y_2}N$ で構成されたバリア層4を備えていたが、図46に示すヘテロ接合電界効果型トランジスタ1300は、バリア層4の代わりに $Al_{x_2}Ga_{1-x_2}N$ ($y_2=0$)で構成されるバリア層4aを備えている。

[0182] このように、 $Al_{x_2}Ga_{1-x_2}N$ で構成されるバリア層4aを備えることで、チャンネル層3とバリア層4aとの間のヘテロ界面をキャリアとして走行する電子が受ける合金散乱が減少するため、ヘテロ界面に形成されるチャンネルにおける電子の移動度が向上し、ドレイン電流の増加が図れる。また、バリア層の構成元素数が減ることで、結晶成長が容易になるため、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流および電流コラプスといった諸特性の改善が図れる。

[0183] <変形例1>

図47は、本発明に係る実施の形態13の変形例1の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ1301の断面構成を示す斜視図である。なお、図47においては、図46を用いて説明したヘテロ接合電界効果型トランジスタ1100と同一の構成については同一の符号を付し、重複する説明は省略する。

[0184] 図41に示したヘテロ接合電界効果型トランジスタ800は、 $Al_{x_2}In_{y_2}Ga_{1-x_2-y_2}N$ で構成されたバリア層4を備えていたが、図47に示すヘテロ接合電界効果型トランジスタ1301は、バリア層4の代わりに $In_{y_2}Al_{1-y_2}N$ ($x_2+y_2=1$)で構成されるバリア層4bを備えている。

[0185] このように、 $In_{y_2}Al_{1-y_2}N$ で構成されるバリア層4bを備えることで、チャンネル層3とバリア層4bとの間のヘテロ界面をキャリアとして走行する電子が受ける合金散乱が減少するため、ヘテロ界面に形成されるチャンネルにおける電子の移動度が向上し、ドレイン電流の増加が図れる。また、バリア層の構成元素数が減ることで、結晶成長が容易になるため、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流や電流コラプスといった

諸特性の改善が図れる。

[0186] <変形例 2>

図 4 8 は、本発明に係る実施の形態 1 3 の変形例 2 の窒化物半導体で構成されるヘテロ接合電界効果型トランジスタ 1 3 0 2 の断面構成を示す斜視図である。なお、図 4 8 においては、図 4 6 を用いて説明したヘテロ接合電界効果型トランジスタ 1 3 0 0 と同一の構成については同一の符号を付し、重複する説明は省略する。

[0187] 図 4 1 に示したヘテロ接合電界効果型トランジスタ 8 0 0 は、 $Al_{x_2}In_{y_2}Ga_{1-x_2-y_2}N$ で構成されたバリア層 4 を備えていたが、図 4 8 に示すヘテロ接合電界効果型トランジスタ 1 3 0 2 は、バリア層 4 の代わりに AlN ($x_2 = 0$ 、 $y_2 = 0$) で構成されるバリア層 4 c を備えている。

[0188] このように、 AlN で構成されるバリア層 4 c を備えることで、チャンネル層 3 とバリア層 4 c の間のヘテロ界面をキャリアとして走行する電子が受ける合金散乱がさらに減少するため、ヘテロ界面に形成されるチャンネルにおける電子の移動度がさらに向上する。また、バリア層の構成元素数が減ることによって結晶成長が容易になるため、結晶中の欠陥を低減しやすく、欠陥に起因して発生するリーク電流や電流コラプスといった諸特性の改善が図れる。

[0189] なお、本実施の形態では、図 4 1 の構成と図 4 6 ~ 図 4 8 の構成を対比するようにバリア層を構成する材料について説明したが、他の実施の形態のバリア層をバリア層 4 b または 4 c と置き換えることで、本実施の形態のヘテロ接合電界効果型トランジスタ 1 3 0 0 ~ 1 3 0 2 同様の効果を奏することは言うまでもない。

[0190] <実施の形態 1 4>

以上説明した実施の形態 1 ~ 1 3 のヘテロ接合電界効果型トランジスタは、特に着目すべき構成のみについて説明したが、トランジスタとして動作すれば、以下に示すような構成を採ることができる。

[0191] 基板としてチャンネル層と異なる材料の SiC または Si を用いる場合には、バッファ層が必要となるが、基板として、チャンネル層と同一材料の GaN

または AlGaInN または AlInGaInN を用いる場合には、バッファ層は必ずしも必要ではない。また、バッファ層は必ずしもノンドープとする必要はない。

[0192] また、基板上にチャネル層、バリア層、電子供給絶縁膜、ゲート絶縁膜の4要素が形成されていれば、実施の形態1～13で説明した最低限の効果は得られ、ノーマリオフ動作と高耐圧動作の両立が実現される。

[0193] また、実施の形態1～13のヘテロ接合電界効果型トランジスタは、トランジスタとして動作する最小限の半導体層しか記載していないが、トランジスタとして動作すれば、他の半導体層が形成されていても構わない。例えば、チャネル層の下側にチャネル層およびバリア層とは組成が異なる窒化物半導体層が形成されていても構わない。

[0194] また、チャネル層およびバリア層以外の窒化物半導体層は、必ずしもノンドープである必要はなく、トランジスタ動作に支障がない量であれば Si 、 Mg （マグネシウム）、 Fe （鉄）、 C および Ge （ゲルマニウム）などの不純物が含まれていても構わない。

[0195] また、高濃度 n 型不純物領域5および高濃度 n 型不純物領域6にドーピングする n 型不純物としては、 Si 、 Ge 、酸素、および窒素空孔など、窒化物半導体において n 型のドーパントとして振舞う不純物であれば良い。

[0196] また、キャップ絶縁膜10は、バリア層4、高濃度 n 型不純物領域5、高濃度 n 型不純物領域6、ソース電極7およびドレイン電極8等の上側に形成された構成となっているが、実施の形態1～13に記載の電界緩和構造の形成および熱処理時のバリア層表面の保護といった目的を達するための領域に形成されていれば、その他の領域には形成されていても、形成されていなくても構わない。例えば、ソース電極7およびドレイン電極8の上側には、キャップ絶縁膜10は形成されていても、形成されていなくても、どちらでも構わない。

[0197] また、 SiO_2 の電子供給絶縁膜11は、ドリフト領域Bのバリア層4上に形成されてさえいれば、その他の領域には、形成されていても、形成されて

いなくても構わない。例えば、ソース電極 7 およびドレイン電極 8 の上側には、形成されていても、形成されていなくても、どちらでも構わない。

[0198] また、 SiO_b の電子供給絶縁膜 11 は、必ずしも 1 層で構成される必要はなく、バリア層 4 と接する絶縁膜が、 SiO_b で構成される電子供給絶縁膜であれば、その上に $\text{AlGa}_c\text{O}_a\text{N}_b$ 、 AlO_aN_b 、 AlO_a 、 SiO_2 、 Si_3N_4 等の材料の異なる複数の層が堆積された構成でも構わない。

[0199] また、ゲート絶縁膜 12a は、少なくともゲート電極 13 の下側の領域に形成されていれば良く、その他の領域には、形成されていても、形成されていなくても構わない。例えば、ソース電極 7 およびドレイン電極 8 の上側には、形成されていても、形成されていなくても、どちらでも構わない。

[0200] また、ゲート絶縁膜 12a は必ずしも 1 層で構成される必要はなく、バリア層 4 と接する絶縁膜が、上記の材料で構成される絶縁膜であれば、その上に $\text{AlGa}_c\text{O}_a\text{N}_b$ 、 AlO_aN_b 、 AlO_a 、 SiO_2 、 Si_3N_4 等の材料が異なる複数の層が堆積された構成でもかまわない。

[0201] また、 SiN_d の被覆絶縁膜 14a は、ドリフト領域 B のバリア層 4 上、もしくは高濃度 n 型不純物領域 5 からゲート電極に至る領域のゲート絶縁膜 12 上に形成されてさえいれば、その他の領域には、形成されていても、形成されていなくても構わない。例えば、ソース電極 7 およびドレイン電極 8 の上側には、形成されていても、形成されていなくても、どちらでも構わない。

[0202] また、 SiN_d の被覆絶縁膜 14a は、必ずしも 1 層で構成される必要はなく、ゲート絶縁膜 12 と接する絶縁膜が、 SiO_b で構成される電子供給絶縁膜であれば、その上に $\text{AlGa}_c\text{O}_a\text{N}_b$ 、 AlO_aN_b 、 AlO_a 、 SiO_2 、 Si_3N_4 等の材料の異なる複数の層が堆積された構成でも構わない。

[0203] また、上記では、トランジスタとして動作する必要最小限の構成しか開示していないが、最終的には、保護膜、フィールドプレート電極、配線、エアブリッジ、バイアホール等が形成されることで半導体装置として用いられる。

[0204] この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

[0205] なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

請求の範囲

[請求項1]

基板と、

前記基板上に設けられた第1の窒化物半導体で構成されるチャネル層と、

前記チャネル層の上層部に設けられ、前記第1の窒化物半導体のバンドギャップよりも大きなバンドギャップを有する第2の窒化物半導体で構成されるバリア層と、

前記チャネル層の前記上層部に、前記バリア層を間に挟んで互に間隔を開けて設けられたn型の第1の不純物領域およびn型の第2の不純物領域と、

前記第1の不純物領域および前記第2の不純物領域の上にそれぞれ設けられたソース電極およびドレイン電極と、

少なくとも前記バリア層の前記ソース電極側の端縁部を除く領域と接するように設けられた絶縁膜と、

前記バリア層の前記端縁部に接すると共に、前記バリア層の前記端縁部を除く前記領域に接して設けられた前記絶縁膜を少なくとも覆うように設けられたゲート絶縁膜と、

前記絶縁膜上の一部の領域上と、前記バリア層の前記端縁部の領域上を覆うように、前記ゲート絶縁膜上に設けられたゲート電極と、を備え、

前記バリア層の前記端縁部は、

前記第2の不純物領域とは離間した位置に設けられ、

前記バリア層における前記端縁部の前記チャネル層と前記バリア層の界面に発生する2次元電子ガスによるシート抵抗は $10\text{ k}\Omega/\text{sq}$ 以上である、半導体装置。

[請求項2]

前記バリア層の前記絶縁膜と接する領域の前記チャネル層と前記バリア層の界面に発生する前記2次元電子ガスによるシート抵抗は $10\text{ k}\Omega/\text{sq}$ 以下である、請求項1記載の半導体装置。

- [請求項3] 前記チャネル層は、窒化アルミニウムインジウムガリウムで構成され、
前記バリア層は、窒化アルミニウムガリウムで構成され、
前記絶縁膜はシリコン酸化膜で構成され、
前記ゲート絶縁膜は、酸化アルミニウムまたは酸窒化アルミニウムガリウムで構成される、請求項1記載の半導体装置。
- [請求項4] 前記チャネル層および前記バリア層は、
これらを構成する主要元素以外の元素のドーピング量が、少なくとも $1 \times 10^{17} \text{ cm}^{-3}$ 以下である、請求項1記載の半導体装置。
- [請求項5] 前記ゲート絶縁膜は、
前記バリア層の前記端縁部に接すると共に、前記第1の不純物領域の前記バリア層側の端縁部にも接するように設けられる、請求項1記載の半導体装置。
- [請求項6] 前記絶縁膜は、
前記第1の不純物領域の一部の領域に接するようにも形成され、
前記ゲート絶縁膜は、
前記第1の不純物領域の前記バリア層側の端縁部から、前記第1の不純物領域の前記一部の領域に接する前記絶縁膜を覆うように設けられ、
前記ゲート電極は、
前記第1の不純物領域の前記一部の領域に接する前記絶縁膜を覆う前記ゲート絶縁膜を覆うようにも設けられる、請求項1記載の半導体装置。
- [請求項7] 少なくとも、前記第1の不純物領域の一部に接するように設けられたキャップ絶縁膜を備え、
前記絶縁膜は、
前記キャップ絶縁膜上にも設けられ、その上に前記ゲート絶縁膜および前記ゲート電極が設けられ、

前記キャップ絶縁膜は、

窒化シリコン、窒化アルミニウムおよび窒化ボロンの何れかで構成される、請求項 1 記載の半導体装置。

[請求項8]

前記キャップ絶縁膜は、

前記ソース電極および前記ドレイン電極に接するようにも形成される、請求項 7 記載の半導体装置。

[請求項9]

前記チャネル層は、

窒化アルミニウムガリウムで構成される、請求項 1 記載の半導体装置。

[請求項10]

前記チャネル層は、

窒化ガリウムで構成される、請求項 1 記載の半導体装置。

[請求項11]

前記バリア層は、

窒化アルミニウムガリウムで構成される、請求項 1 記載の半導体装置。

[請求項12]

前記ゲート絶縁膜は、

酸化アルミニウムで構成される、請求項 1 記載の半導体装置。

[請求項13]

少なくとも前記バリア層の前記端縁部を除く前記領域の上方の前記ゲート絶縁膜上を覆うように設けられた被覆絶縁膜をさらに備え、

前記被覆絶縁膜は、窒化シリコン、窒化アルミニウムおよび窒化ボロンの何れかで構成される、請求項 1 から請求項 12 の何れか 1 項に記載の半導体装置。

[請求項14]

(a) 基板上に第 1 の窒化物半導体で構成されるチャネル層を形成する工程と、

(b) 前記チャネル層の上層部に、前記第 1 の窒化物半導体のバンドギャップよりも大きなバンドギャップを有する第 2 の窒化物半導体で構成されるバリア層を形成する工程と、

(c) 前記チャネル層の前記上層部に、前記バリア層を間に挟んで互いに間隔を開けて n 型の第 1 の不純物領域および n 型の第 2 の不純

物領域を形成する工程と、

(d) 前記第1の不純物領域および前記第2の不純物領域の上に、それぞれソース電極およびドレイン電極を形成する工程と、

(e) 少なくとも前記バリア層の前記ソース電極側の端縁部を除く領域と接するように絶縁膜を形成し、700～900℃の熱処理を行う工程と、

(f) 少なくとも前記バリア層の前記端縁部を露出させる工程と、

(g) 前記工程(e)で露出した前記バリア層の前記端縁部に接すると共に、前記バリア層の前記端縁部を除く前記領域に接して形成された前記絶縁膜を少なくとも覆うようにゲート絶縁膜を形成する工程と、

(h) 前記絶縁膜上の一部の領域上と、前記バリア層の前記端縁部の領域上を覆うように、前記ゲート絶縁膜上にゲート電極を形成する工程と、を備え、

前記工程(e)、(f)、(g)および(h)は、この順に実施される、半導体装置の製造方法。

[請求項15]

前記工程(e)の前に、

少なくとも前記バリア層の前記ソース電極側の前記端縁部を除く前記領域を覆うように、キャップ絶縁膜形成する工程を備え、

前記キャップ絶縁膜は、窒化シリコン、窒化アルミニウムおよび窒化ボロンの何れかで構成される、請求項14記載の半導体装置の製造方法。

[請求項16]

前記工程(h)の後、

(i) 少なくとも前記バリア層の前記端縁部を除く前記領域の上方の前記ゲート絶縁膜上を覆うように、被覆絶縁膜を形成する工程と、


前記工程(i)の後、

少なくとも300℃の熱処理を行う工程と、をさらに備え、


前記被覆絶縁膜は、窒化シリコン、窒化アルミニウムおよび窒化ボ

ロンの何れかで構成される、請求項 1 4 または請求項 1 5 記載の半導体装置の製造方法。


[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]





[図15]




[図16]




300




[図19]




[図20]




[図24]




[図25]




[図26]




[図27]




[図28]




[図29]




[図30]




[図31]




[図32]




[図33]




[図34]




[図35]




[図36]




[図37]




[図38]




[図43]




[図44]




[図45]




[図46]



[図47]



[図48]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/044099

A. CLASSIFICATION OF SUBJECT MATTER

H01L 21/338 (2006.01) i; H01L 29/778 (2006.01) i; H01L 29/812 (2006.01) i
FI: H01L29/80 H

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/338; H01L29/778; H01L29/812

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2020
Registered utility model specifications of Japan	1996-2020
Published registered utility model applications of Japan	1994-2020

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 2018/220741 A1 (MITSUBISHI ELECTRIC CORP.) 06.12.2018 (2018-12-06) paragraphs [0022]-[0057], [0082], [0094]-[0101], [0191], fig. 1-7, 17	1-16
Y	JP 2017-208556 A (TOSHIBA CORP.) 24.11.2017 (2017- 11-24) paragraphs [0018], [0020], [0057]-[0071], fig. 6-8	1-16
Y	JP 2014-045174 A (SHARP CORP.) 13.03.2014 (2014-03- 13) paragraphs [0011], [0014]-[0043], [0080]- [0085], fig. 1-12, 21	1-16
Y	JP 2016-127082 A (RENESAS ELECTRONICS CORP.) 11.07.2016 (2016-07-11) paragraphs [0044], [0048], [0049], [0060], fig. 8	1-16



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
21 January 2020 (21.01.2020)

Date of mailing of the international search report
04 February 2020 (04.02.2020)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/044099

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2012-069662 A (NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY) 05.04.2012 (2012-04-05) paragraphs [0062], [0071], fig. 7	2 1, 3-16
Y A	JP 2017-037982 A (RENESAS ELECTRONICS CORP.) 16.02.2017 (2017-02-16) paragraphs [0195]-[0230], fig. 28-37	13, 16 1-12, 14, 15

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No.

PCT/JP2019/044099

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
WO 2018/220741 A1	06 Dec. 2018	(Family: none)	
JP 2017-208556 A	24 Nov. 2017	(Family: none)	
JP 2014-045174 A	13 Mar. 2014	(Family: none)	
JP 2016-127082 A	11 Jul. 2016	US 2016/0190294 A1 paragraphs [0064], [0068], [0069], [0080], fig. 8 US 2017/0358652 A1 CN 105742360 A	
JP 2012-069662 A	05 Apr. 2012	(Family: none)	
JP 2017-037982 A	16 Feb. 2017	US 2017/0047437 A1 paragraphs [0254]- [0290], fig. 28-37 CN 106449767 A	

A. 発明の属する分野の分類（国際特許分類（IPC）） H01L 21/338(2006.01)i; H01L 29/778(2006.01)i; H01L 29/812(2006.01)i FI: H01L29/80 H		
B. 調査を行った分野		
調査を行った最小限資料（国際特許分類（IPC）） H01L21/338; H01L29/778; H01L29/812		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2020年 日本国実用新案登録公報 1996-2020年 日本国登録実用新案公報 1994-2020年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	WO 2018/220741 A1（三菱電機株式会社）06.12.2018（2018-12-06） 段落0022-0057, 0082, 0094-0101, 0191, 図1-7, 17	1-16
Y	JP 2017-208556 A（株式会社東芝）24.11.2017（2017-11-24） 段落0018, 0020, 0057-0071, 図6-8	1-16
Y	JP 2014-045174 A（シャープ株式会社）13.03.2014（2014-03-13） 段落0011, 0014-0043, 0080-0085, 図1-12, 21	1-16
Y	JP 2016-127082 A（ルネサスエレクトロニクス株式会社）11.07.2016（2016-07-11） 段落0044, 0048, 0049, 0060, 図8	1-16
Y	JP 2012-069662 A（独立行政法人産業技術総合研究所）05.04.2012（2012-04-05） 段落0062, 0071, 図7	2
A		1, 3-16
☒ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日 21.01.2020		国際調査報告の発送日 04.02.2020
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 恩田 和彦 5F 5896 電話番号 03-3581-1101 内線 3516

C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2017-037982 A (ルネサスエレクトロニクス株式会社) 16.02.2017 (2017 - 02 - 16)	13, 16
A	段落0195-0230, 図28-37	1-12, 14, 15

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2019/044099

引用文献			公表日	パテントファミリー文献	公表日
WO	2018/220741	A1	06.12.2018	(ファミリーなし)	
JP	2017-208556	A	24.11.2017	(ファミリーなし)	
JP	2014-045174	A	13.03.2014	(ファミリーなし)	
JP	2016-127082	A	11.07.2016	US 2016/0190294 A1	
				段落0064, 0068, 0069, 0080,	
				図8	
				US 2017/0358652 A1	
				CN 105742360 A	
JP	2012-069662	A	05.04.2012	(ファミリーなし)	
JP	2017-037982	A	16.02.2017	US 2017/0047437 A1	
				段落0254-0290, 図28-37	
				CN 106449767 A	