

公告本

申請日期	90 年 1 月 20 日
案 號	90101415
類 別	H01L 27/08

A4
C4

497255

(以上各欄由本局填註)

發明專利說明書

一、發明 名稱	中 文	半導體裝置及其製造方法
	英 文	
二、發明人 創作	姓 名	(1) 松井裕一 (2) 平谷正彦 (3) 嶋本泰洋
	國 籍	(1) 日本 (2) 日本 (3) 日本
	住、居所	(1) 日本國東京都千代田區丸之內一丁目五番一號 新丸大樓日立製作所(股)知的所有權本部內 (2) 日本國東京都千代田區丸之內一丁目五番一號 新丸大樓日立製作所(股)知的所有權本部內 (3) 日本國東京都千代田區丸之內一丁目五番一號 新丸大樓日立製作所(股)知的所有權本部內
三、申請人	姓 名 (名稱)	(1) 日立製作所股份有限公司 株式会社日立製作所
	國 籍	(1) 日本
	住、居所 (事務所)	(1) 日本國東京都千代田區神田駿河台四丁目六番地
	代 表 人 姓 名	(1) 庄山悅彦

裝

訂

線

申請日期	90 年 1 月 20 日
案 號	90101415
類 別	

A4
C4

(以上各欄由本局填註)

發 明 專 利 說 明 書		
一、發明 新型名稱	中 文	
	英 文	
二、發明 創作人	姓 名	(4) 中村吉孝 (5) 生田目俊秀
	國 籍	(4) 日本 (5) 日本
	住、居所	(4) 日本國東京都千代田區丸之內一丁目五番一號 新丸大樓日立製作所 (股) 知的所有權本部內 (5) 日本國東京都千代田區丸之內一丁目五番一號 新丸大樓日立製作所 (股) 知的所有權本部內
	姓 名 (名稱)	
三、申請人	國 籍	
	住、居所 (事務所)	
	代 表 人 姓 名	

經濟部智慧財產局員工消費合作社印製

裝 訂 線

(由本局填寫)

承辦人代碼：
大 類：
I P C 分類：

A6
B6

本案已向：

國 (地區) 申請專利，申請日期： 案號： ， ☐有 ☐無主張優先權

日本 2000 年 1 月 26 日 2000-021758 ☒有主張優先權

有關微生物已寄存於： ，寄存日期： ，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

經濟部智慧財產局員工消費合作社印製

五、發明說明(1)

(發明之背景)

本發明乃記憶單元 (memory cell) 之電容 (capacitor) 之電極或針形電極 (plug) 之藉化學的氣相成長法所形成之半導體裝置及其製造方法。

按動態隨機存取記憶體 (D R A M) 等之半導體裝置乃，藉由縮小單元面而可以實現高積體化 (high integration density) 。這是意為著記憶體之電容之佔有面積之必然的減少。在此情形之下為了防止軟錯誤 (soft error) 起見須要確保記憶體之讀出上所必要之一定之蓄積電荷量才行。換言為了半導體裝置之高積體化之用必要增大每單位面積之蓄積電荷量之手段。

該手段之一而可以舉出將比介電率大的氧化物介電體適用於電容絕緣膜。替代於現在做為電容絕緣膜而使用於以往記憶體之 SiO_2 膜 (比介電率：3.8) 或 Si_3N_4 膜 (比介電率：7~8) 而採用 Ta_2O_5 膜 (比介電率：20~25) 。惟在於千兆位元單位 (gigabit scale) 之記憶體乃做為電容絕緣膜而採用比介電率大之 Ta_2O_5 膜再加上使電容予以立體化而增大實質的電容面積之下，仍然該讀取所必要之蓄積電荷量還不足。於是現在做為電容介電體膜而檢討具有100以上之比介電率之氧化物介電體。例如鈦酸鋇： SrTiO_3 (S T O) ，鈦酸鋇鋇： $(\text{Ba}, \text{Sr})\text{TiO}_3$ (B S T) ，鈦酸鋇酸鉛： $\text{Pb}(\text{Zr}, \text{Ti})_3$ (P Z T) 或採用 $\text{SrBi}_2\text{Ta}_2\text{O}_9$ (S B T) 。在此中 P Z T 或 S B T 係亦可適用

(請先閱讀背面之注意事項再填寫本頁)

訂

經濟部智慧財產局員工消費合作社印製

五、發明說明(2)

於利用該強介電性之強介電體記憶體。

這些氧化物介電體乃爲了提高其電氣的特性(介電性(dielectric-property))而必須在於至少400℃至700℃之高溫且氧化性環境中之膜形成或後處理。

在此時由環境中之氧氣而下部電極之被氧化時，可形成較電容絕緣膜而介電率低之絕緣膜，而招致電容容量之實質的降低。又位於下部電極之下部之阻擋層或針形電極之被氧化時，即電晶體與電容之電氣的導通會喪失。於是使用對於高溫且氧化性之環境而比較安定之白金(Pe)或氧化物之被形成之後仍然可以保持導電性之鈦(Ru)或銱(Ir)做爲下部電極乃成爲有力之候補而被檢討，其中特別是優異於微細加工性之Ru乃做爲酸化物介電體之下部電極而最合宜之材料。

綜合上述，在於千兆位元單位之記憶體中，由於電容所能佔有之面積小，所以雖然使用比介電率高之氧化物介電體之下，仍然讀取所必要之蓄積電荷量有不足之可能性。於是實質的增大電容面積起見發生使電容構造立體化之必要。例如將電容之下部電極形成爲立體構造，此後必要有形成電容之氧化物介電體之製程及在於預先形成之立體構造上形成上述之下部電極，而後形成氧化物介電體之製程。

在於 Technical Digest of International Electron Devices and Materials (IEDM) 98 pp.803-806 之“(Ba, Sr) TiO₃, Capacitor Technology for Gigabit Scaled DRAMs

(請先閱讀背面之注意事項再填寫本頁)

訂

像

五、發明說明(3)

” 為題之論文中，揭示在於介電體膜之材料使用 B S T，而將電極形成為凸形形狀而在其材料使用 R u 之電容之立體構造例。

又於 Technical Digest of International Electron Device and Mate-rials (IEDM) 99. pp.789-792 之 “ Low Temperature (Ba,Sr) TiO₃ Capacitor process Integration (LTB) Technology for Gigabit Scaled DRAMs ” 為題之論文中，揭示有，在於介電體膜之材料使用 B S T，而以電極為凹型形狀，而在其材料使用 S r R u O₃之電容之立體構造例。

又於 Technical Digest of International Electron Devices and Materials (IEDM) 99. pp.793-796 之以 “ Development of Ru/Ta₂O₃/Ru Capacitor Technology for Gigabit Scale DRAM ” 為題之論文中揭示有由於由 R u 所成之電容之下部電極之形成步驟中將不用之 R u 予以濺射蝕刻之揭示。

惟在上述之任何文獻中均未認識下述之問題點，所以下述本發明所含之技術特徵並沒有任何教示也沒有暗示的處。

(發明之概要)

依本發明人之檢討，使用先前技術來形成立體構造之電容時查明會發生下述之問題。

以第 1 a ~ c 圖說明由本發明人等試作檢討之下部電極之立體構造，全圖均表示斷面。首先，例如由 R u (鈦) 所成之針形電極 1 及例如由 S i O₂ (氧化矽) 2 所成之

(請先閱讀背面之注意事項再填寫本頁)

訂

線

經濟部智慧財產局員工消費合作社印製

五、發明說明(4)

針形電極部層間絕緣膜2上堆積膜厚400nm之下部釘電極膜5'。(第1a圖)。而後以習知之光蝕法及乾蝕法而將下部釘電極膜5'到針形電極部層間絕緣膜2之表面為止加工成為圓筒形，橢圓筒形或矩形，即可形成立體構造之下部電極5。(第1b圖)。惟最小加工尺寸(minimum feature size)為0.15μm以下之千兆位元單位之半導體裝置乃，將上述形狀之下部釘電極之側面加工成為垂直狀係很困難，因此如第1b圖所示將成為底部之較頂部寬之加工形狀。加工下部釘電極5之後，例如藉化學的氣相成長法來堆積由BST所成之氧化物介電體6，而後藉化學的氣相成長法來堆積例如由釘所成之上部電極7而完成電容部(第1c圖)。此時由於如上述地下部電極之底部將成為寬的形狀，所以相鄰之電容之間隔呈近接而會發生電氣的相互作用。或如欲充分的確保底部電極之間隔時，相反地無法確保上面之面積，而電極之斷面形狀之成為三角形之結果。使立體電極之表面積降低。

又，以第2a~2c圖說明，由本發明人等所試作檢討之其他構造例而在微細加工容易之矽氧化膜中，由該表面而形成孔而後，以化學的氣相成長法來堆積釘下部電極之立體構造。該圖全表示斷面。首先例如由Ru(釘)所成之針形電極1及例如由SiO₂所成之針形電極部層間絕緣膜2上，堆積膜厚400nm之例如由SiO₂所成之電容部層間絕緣膜3。而後使用習知之光蝕法及乾蝕法而形成，在於電容部層間絕緣膜3中以形狀之成為圓筒形，橢

(請先閱讀背面之注意事項再填寫本頁)

訂

修

五、發明說明(5)

圓筒形或矩形之能到達至針形電極部層間絕緣膜2之表面之孔。而後以化學的氣相成長法來堆積膜厚30nm之下部釘電極層5，即可以形成具有立體構造之下部電極。(第2a圖)。但須要去除堆積於下部電極5之電容部層間絕緣膜3之上面之部份以資電氣的分離相鄰之電容之間。雖然以自己整合的去除為目的而一般的使用之物理的濺射蝕刻(sputter etching)乃優先的可以去除堆積於層間絕緣膜之上面之電極，惟成為下部電極而利用之部份也同時的被曝曬於蝕刻之環境，因此圓筒形之側壁部之上面附近或底部之中心部近之膜厚乃減少而下部電極5係具體的說成為如第1b圖所示之形狀。而後藉化學的氣相成長法來堆積例如由BST所成之氧化物介電體6，而後例如藉化學的氣相成長法來堆積由Ru所成之上部電極7而完成電容部(第1c圖)。

在此種製程中會發生，由於側壁部之高度之降低所致之電容面積之減低，或由下部電極之膜厚之減少之電容電阻之增大之問題。因此被希望採取不包含以濺射蝕刻來去除下部電極之一部份之過程地可以實施電氣的分離相鄰之電容間之方法。

依本發明之一側面時，電氣的連接記憶單元之電晶體之一對之活性領域之一對之活性領域之電容之第1電極乃於絕緣膜上，將以規定所欲之電容之第1電極之圖樣地在於絕緣膜上形成成膜防止膜，而由該成膜防止膜所規定之圖樣狀地形成第1導電材料而可以形成。接著於第1導電

(請先閱讀背面之注意事項再填寫本頁)

訂

線

五、發明說明(6)

材料之膜上及成膜防止膜上或去除成膜防止膜，而在於第1導電材料之膜上及絕緣膜上，以規定之溫度地形成介電體膜，此時之第1導電膜之材料乃由經曝曬於形成介電體膜之規定溫度之下仍然不會喪失導電性之Ru（鈦），Pt（鉑）或Ir（銱）所成。接著於介電體膜上形成做為電容之第2電極而作用之第2導電層。

依本發明之其他側面時，電氣的連接於記憶單元之電晶體之一對之活性領域之一之電容之第1電極乃，依照規定之電容之第1電極之圖樣地，在於形成於絕緣膜之孔之內面上及底面上，或隨應於必要地再於絕緣膜上形成種膜，而利用該種膜，而將第1導電材料之膜形成為規定之圖樣狀而形成。接著在於第1導電材料之膜上及絕緣膜上以規定之溫度地形成介電體膜。此時第1導電膜之材料係由曝曬於形成介電體膜之規定溫度也不喪失導電性之Ru，Pt，或Ir所成。接著在於介電體膜上形成做為電容之第2電極之第2導電層。

依本發明之其他側面時，在於包含有複數個之記憶單元之半導體裝置中，對於層間絕緣膜中形成孔，而藉化學的氣相成長法而在記憶單元之電容之下部電極堆積於孔之內側面壁時，於孔之側面或內面及底面，選擇的堆積下部電極。如此的實施時，由於相鄰之電容間之下部電極不會有電氣的連接之情形，所以可以省略先前技術中所必須之，藉物理的濺射蝕刻來去除堆積於層間絕緣膜之上面部之過程，由而可以解決由於在於過程中，可避免做為下部電

（請先閱讀背面之注意事項再填寫本頁）

訂

線

五、發明說明(7)

極而必要部份之被蝕刻之問題。加上，雖然在於層間絕緣膜之上面有Ru等之下部電極材料之堆積，由於對於孔內面之選擇性成長而較堆積於孔之內面壁之下部電極材料所形成之膜之厚度而使層間絕緣膜上之下部電極材料之膜厚充分的變薄，就可以使去除絕緣膜上面之膜之過程簡便，短時間化也。

再者電容之介電體膜不侷限於氧化物，以氮化物介電體材料所製成者亦可以。

實施形態之詳細說明

在說明本發明之實施例之前，先說明成為本發明之基礎由本發明之研究，檢討所獲得之知識。

本發明人等尋出，藉由化學的氣相成長法中，Ru膜之對於底層膜上之堆積乃依存於底層膜之材質及成長溫度之選擇的條件。並且使用此底層膜之依存性之特徵，由而可能形成被小型化之記憶單元之蓄積容量之增加之電容也。

下面依序說明：(1)例如以TiN所構成之非選擇層換言之成膜防止膜之製作方法及其機能。(2)以成膜防止層做為電容間分離層而使用之電容之薄膜之Ru電極之形成問題。(3)以成膜防止膜做為電容間分離層而使用之電容之Ru針形電極之形成問題。(4)以成膜防止膜做為針形電極間分離層而使用之電容之埋入型Ru電極之形成。(5)極薄Ru膜之選擇性層，換言之以種層之

(請先閱讀背面之注意事項再填寫本頁)

訂

後

五、發明說明(8)

機能。(6)以極薄Ru膜做為種層而使用之埋入型Ru電極。(7)以極薄Ru膜做為種層而使用薄膜Ru電極。(8)以極薄Ru膜做為種層而使用之Ru針形電極。(9)使用化學的氣層成長法之種層之形成。及使用氣層成長法所形成之於種層上形成電極。(10)使用成膜防止膜及化學的氣層成長法所形成之種層及使用兩方之電極形成法。(11)為了增大Ru種層之效果用之理想之電極形成條件。(12)在於介電體膜上形成種層以資形成上部Ru電極之方法。以及(13)關於化學的氣相成長法之膜形成條件之限制。

首先，說明例如以TiN所構成之非選擇性層，換言之，說明成膜防止膜之製作問題以及其機能。

以第3a~3c圖具體的做說明。第3a圖表示藉化學的氣相成長法(Chemical Vapor deposition (CVD))之Ru膜之堆積速度(deposition rate)之底層膜依存性。在此之使用於說明之以外之具體的膜形成條件即在於發明之實施例中做說明。

在於SiO₂膜上，於220℃~240℃之範圍內，即隨著堆積溫度之增大而Ru膜之堆積速度也增加。在此領域中Ru膜之堆積係反應規則(即由反應速度所決定)。

另一方面在於TiN膜上，直到堆積溫度約255℃為止Ru膜係不會被堆積。

換言之在本實驗之堆積條件下，如果將堆積溫度至少

(請先閱讀背面之注意事項再填寫本頁)

訂

線

五、發明說明(9)

設定於 220°C 至 255°C 之間時，Ru 膜之堆積係對於底層而成爲有選擇性，Ru 膜可以在 SiO_2 膜上成膜，惟在 TiN 膜上不會成膜。這件事可以使用在於化學氣相成長法中之膜之形成初期過程所可以見到之「在基板上不易形成膜之所謂「使之發展時間」(incubation time)來做說明，參照第 3 b 圖說明之。於橫軸表示膜形成之經過時間，於縱軸表示所形成之膜之膜厚。與 SiO_2 膜上相比較，在於 TiN 膜上，此使之發展之時間較長。換言之利用此使之發展之時間之差異，即例如第 3 b 圖之時間點 A，於 TiN 膜上不會形成 Ru 膜，而只在 SiO_2 膜上選擇的可以形成 Ru 膜。

下面說明，將成膜防止膜用做電容間分離層之薄膜 Ru 電極之形成。

以具體的製程來說，在於不欲堆積 Ru 電極之領域上預先堆積例如由 TiN 膜所成之成膜防止膜，就可以只在於所欲之領域堆積 Ru 電極。所謂不欲堆積 Ru 電極之領域係指，例如參照第 2 圖而前面所述之層間絕緣膜之上面之平坦部。

堆積了層間絕緣膜之後將 TiN 膜堆積於其上面而設法在層間絕緣膜中形成孔時，同時也能在 TiN 膜上也可以形成該孔時，即以自己整合的可以形成成膜防止膜。而後以 Ru 膜對於底層膜而得有選擇的堆積溫度條件而例如以 $20\text{nm} \sim 50\text{nm}$ 程度之膜厚來堆積就可以。依此製程時，由於只在於設於層間絕緣膜之孔之側面(內面)及

(請先閱讀背面之注意事項再填寫本頁)

訂

後

五、發明說明 (10)

底部堆積了 Ru 膜，由而可以省略在於先前技術中所必須之，以物理的濺射蝕刻來去除層間絕緣膜之上面之電極之過程，而解決在該過程而做為下部電極所必要之部份之被蝕刻之問題也。

惟 TiN 膜係導電性者，所以不能達成本來之目的之電容間的電氣的分離，於是在於堆積 Ru 膜之後，例如將 TiN 膜予以氧化，使之成為非導電性就可以。在此過程中 Ru 膜會同時地被氧化而變化成為 RuO₂ 之下，由於 RuO₂ 膜具有導電性，因此得只將成膜防止膜成為絕緣化。惟 Ru 膜乃經氧化後體積會膨脹成 2 倍以上，因此有破壞下部電極形狀之虞，因此最好是設法使 Ru 膜不氧化而只令 TiN 膜成為非導電性化。

由於 TiN 乃與 Ru 比較時生成氧化物之自由能 (oxidation freenergy) 之絕對值大，所以如果選擇適宜之氧化條件時即得使 Ru 膜不氧化地只氧化 TiN 膜使之成為非導電性化。

因此由上述理由，做為成膜防止膜而使用較 Ru 而該生成氧化物之自由能之絕對值大之材料就可以。具體的說不僅是可用 TiN 膜，使用 Ti，W，Ta，W 膜等亦可以獲得同樣之效果。再者做為成膜防止膜而預先的採用非導電性之材料時，就可以省略將成膜防止膜予以氧化成為絕緣體化之過程。具體的例係，可以使用 Ti 之氧化物，W 之氧化物 Ta 之氧化物就可以。又堆積了下部電極之後藉由乾式蝕法或濕式蝕刻來去除成膜防止膜時亦能實現電

(請先閱讀背面之注意事項再填寫本頁)

訂

(請先閱讀背面之注意事項再填寫本頁)

訂

像

五、發明說明(11)

容間之電氣的分離，在這些過程之後，依序堆積例如由 B S T 膜所成之介電體，及例如由 R u 膜所成之上部電極，就可以形成所欲之立體構造之電容。本例中將呈顯如去除了成膜防止膜時，在於電容部層間絕緣膜之上面之平坦部不會有分離層存在之層間絕緣膜與介電體之直接會接觸之構造者。

下面說明將成膜防止膜做為針形電極間分離層之電容之 R u 針形電極（塞）之形成。

利用上述之化學的氣相成長法之 R u 膜之選擇成長，就很容易以埋入法（burying）來形成 R u 針形電極。

具體的說，在於不欲埋入 R u 膜之針形電極部層間絕緣膜之上面形成成膜防止膜，接著在於未被成膜防止膜所被覆之層間絕緣膜之領域形成針形電極孔，而在此上面藉由化學的氣相成長法而選擇的堆積 R u 膜時，即只在於所欲之針形電極孔之內側埋填 R u 膜，由而可以形成 R u 針形電極。此後，以化學的機械的研磨法來使針形電極之表面化為宜。此時，成膜防止層係可利用為研磨之擋止層。又形成了針形電極之後，成膜防止膜乃，與形成下部電極之時之情形一樣，選擇的予以氧化而使之非導電性化或予以去除就可以。

接著，說明以成膜防止膜用做電容間分離層之電容之埋入型 R u 電極之形成。

利用上述藉由化學氣相成長法之 R u 膜之選擇成長時，埋入型之凸型（upstanding or pedestal-shaped）之下部電

經濟部智慧財產局員工消費合作社印製

五、發明說明 (12)

極之形成也很容易實現。以具體的過程而言，與上述之形成針形電極一樣。在於欲埋填 R u 電極之領域以外之領域上，預先形成例如由 T i N 膜所成之成膜防止膜時，就可以只在於所欲之領域堆積 R u 電極，所以可以埋填 R u 膜。所謂欲埋填 R u 電極領域以外之領域乃指，例如形成孔之層間絕緣膜之上面之平坦部。在於堆積層間絕緣膜之後，在該上面堆積例如 T i N 膜，而形狀之例如成為圓筒形，橢圓筒形或矩形形狀地在於層間絕緣膜中形成孔之時，同時地在於 T i N 膜也可以形成孔地予以形成時，即可以自己整合的形成成膜防止膜。而後對於底層膜而得構成為選擇的條件之下。換言之，於第 3 b 圖之形成時間 A 地堆積 R u 膜就可以。依此過程時，R u 膜乃只堆積於設於層間絕緣膜之孔之側面（內面）及底面，所以得將 R u 膜埋填於孔中。此後去除層間絕緣膜就可以實現凸型之下部 R u 電極。

或，於預先設於不欲埋入 R u 電極之層間絕緣膜之領域上之由 T i N 膜等所成之成膜防止膜上也堆積 R u 膜亦可以。詳述之於第 3 b 圖而較 A 為長之時間，換言之經過 T i N 膜上之使之發展時間之時間 B 為止地繼續 R u 膜之形成時，即在於 T i N 膜上也可以形成 R u 膜。惟成膜防止膜上之 R u 膜之膜厚係與形成於層間絕緣膜內之孔之側面及底部之膜厚相比較時其膜厚非常薄，所以不致於由成膜防止膜上之 R u 膜而將孔阻塞之情形地，在於設於層間絕緣膜之孔之側面（內面）及底面堆積 R u 膜。加上成膜

經濟部智慧財產局員工消費合作社印製

五、發明說明 (13)

防止膜上之 R u 膜之膜厚很小，所以如採用研磨來去除它時，亦得以比較小時間地可以去除。接著除去所埋填之 R u 電極周圍之層間絕緣膜時，就可以實現凸型之下部 R u 電極。本例中爲了防止 R u 電極之由後熱處理而變形，在於去除層間絕緣膜之前，以熱處理而將所埋填之 R u 電極予以燒緊 (densify) 就合宜。

做爲成膜防止膜而使用較 R u 而生成氧化物之自由能之絕對值之大之材料就可以，具體的說，不但 T i N 膜，使用 T i ， W ， T a ， W N 或 T i 之氧化物， W 之氧化物， T a 之氧化物等也可以獲得相同之效果。在這些過程之後，例如依序堆積例如由 B S T 膜所成之介電體及，例如由 R u 膜所成之上部電極就可以形成所欲之凸型之立體構造電容。

下面說明極薄 R u 膜之選擇性層之機能。換言之說明做爲種層 (seed layer) 之機能。

使用第 3 b 圖說明利用在於 R u 膜之選擇生長而形成電極之方法。當於 R u 膜上，藉由化學的氣相成長法而形成 R u 膜時得消滅該“使之發展之時間”。換言之於第 3 b 圖中之時間 c 而使形成膜之動作停止時， S i O₂ 膜上不會堆積 R u 膜，惟藉由選擇只在 R u 膜上堆積 R u 膜之選擇的條件。如以更具體的條件來說明時，即依第 3 a 圖而可知堆積溫度之到約 220℃ 爲止，在於 S i O₂ 膜上不會堆積 R u 膜，惟在於 R u 膜上會堆積 R u 膜。詳述之，在本實驗之堆積條件下，將堆積溫度例如設定於 210℃

(請先閱讀背面之注意事項再填寫本頁)

訂

檢

五、發明說明 (14)

時，即 Ru 膜之堆積係對於 SiO₂ 膜換言之對於底層膜而成為選擇性。利用此底層膜選擇性即很容易實現藉由埋填（埋入）法來形成針形電極或凸型之下部 Ru 電極。

首先說明以極薄 Ru 膜做為種層之藉由埋填型之凸型下部 Ru 電極之形成。

過程（製程）來說，對於欲堆積 Ru 電極之領域，預先形成薄的 Ru 膜時即可以在所欲之領域埋入 Ru 電極。所謂欲堆積 Ru 膜之領域乃指，例如被形成有孔之層間絕緣膜上所形成之孔之側面（內面）及底面。在於層間絕緣膜中形成孔，而於所獲得之構造體之全面以例如濺射法來堆積 Ru 膜。將它呼稱謂種層（種膜）。如此地以濺射法（sputtering methode）就可以在於孔之內面形成 Ru 膜種層，所以化學的氣相成長法等似乎不需要。惟這是不可缺。因為在於種層上，以化學的氣相成長法所形成之電極所要求之平坦性，均一性及梯階差被覆法（分步敷層）（step coverage）。任何一個均不會被要求。例如厚度 1 mm 度之不連續膜亦能充分做為種層而達成其機能。比它薄也無妨惟欲形成比它更薄之膜本身更是成為困難之事情。如果不連續之極薄膜亦可用時，即採用濺射法等分步敷層性欠佳之成膜法亦能充分形成種層。形成種層之後如藉化學的機械的研磨法（chemical and mechanical polishing（CMP））來去除堆積於層間絕緣膜上面之 Ru 種層時，由於種層係極薄因此在短時間內就可以除去。或孔內面之種層如果不能完全去除時，以濺射法來去除亦可以。此後，

（請先閱讀背面之注意事項再填寫本頁）

訂

線

五、發明說明 (15)

於上述之對於底層膜之選擇性之條件之下以化學的氣相成長法來堆積 Ru 膜。依此過程時，Ru 膜係只堆積於層間絕緣膜之側面（內面）及底部，所以採用 Ru 膜來埋填孔者。

或，於層間絕緣膜之上面堆積 Ru 膜亦無妨。即於第 3 b 圖上以比 c 更長之時間，換言之在於層間絕緣膜上之經過使之發展之時間之到時間 D 地形成 Ru 膜時，在於層間絕緣膜上亦能形成 Ru 膜，惟由於層間絕緣膜上之 Ru 膜之膜厚係與設於層間絕緣膜之孔內之種層之側面（內面）及底面之膜厚相比時非常的小，所以不會阻塞孔地可以在於設於層間絕緣膜之孔之側面（內面）及底面可以堆積 Ru 膜。而形成於此層間絕緣膜上之 Ru 膜係與種層上之 Ru 膜比較時非常薄，因此得藉由研磨而短時間的可以去。斯後除去埋入之 Ru 電極周圍之層間絕緣膜時，即可以實現凸型之下部電極。本例中為了防止 Ru 電極之由後熱處理之變形起見，在於去除層間絕緣膜之前，先藉由熱處理來實施燒緊為宜。在此過程之後，依序堆積例如由 BST 膜所成之介電體，及例如由 Ru 膜所成之上部電極，即可以形成所欲之凸型之立體構造之電容也。

當然將極薄 Ru 膜用做種層之方法不只是埋入電極亦可以適用於薄膜 Ru 電極之形成。

詳述之，於種層上，形成 20 nm 至 50 nm 程度之厚度之電極之電容構造亦適用於此方法。使用種層而如第 3 b 圖所示，膜厚之增大即對於膜形成時間而通過原點而

（請先閱讀背面之注意事項再填寫本頁）

訂

五、發明說明 (16)

會成比例。所以更能較高精度地可以控制膜厚。形成種層為止之方法乃與藉由埋入法來形成凸型電極時相同。對於種層上，使用化學的氣相成長法而選擇第 3 b 圖之膜形成時間 C，而選擇的形成 20 nm 至 50 nm 程度之 Ru 膜。即由於在層間絕緣膜上不會形成 Ru 膜，所以電容間仍電氣的被絕緣。如此地被形成之下部電極上，依序地堆積例如由 BST 膜而成之介電體。及例如由 Ru 膜所成之上部電極時，就可以形成所欲之薄膜 Ru 電極之立體構造電容者。

接著，簡單的說明以極薄 Ru 膜用為種層之 Ru 針形電極之形成。本例中，利用對於 Ru 膜上之 Ru 膜之選擇成長而形成埋填型之 Ru 針形電極。與下部電極之形成方法完全相同地，將預先由薄之 Ru 膜所成之種層形成於，形成在絕緣膜之所欲之領域內之針形電極孔內面。而在這些針形電極之孔中埋填 Ru 由而可以獲得 Ru 針形電極。此後以化學的機械的研磨法而使針形電極之表面予以平坦化為宜。

再說明，由於種層係不須要要求電極一般之均一性或連續性，所以使用化學的氣相成長法來形成種層之方法。

選擇形成 Ru 膜之用為種層之 Ru 膜之形成方法不侷限於上述濺射法，亦可使用化學的氣相成長法。具體的做法乃，在於層間絕緣膜上形成形狀為圓筒形，橢圓筒形或矩形之孔，接著藉化學的氣相成長法而在於絕緣膜之表面上堆積 Ru 膜之種層。接著以化學的機械的研磨法或以種

(請先閱讀背面之注意事項再填寫本頁)

訂

檢

五、發明說明 (17)

層不喪失為限地藉濺射法而除去堆積於層間絕緣膜上面之 R u 膜，在此對於 R u 膜施予熱處理而使之燒緊以資做為更良好的種層之機能之良好化。並且藉化學的氣相成長法而使 R u 膜對於此種層上得有選擇性之條件之下地實施堆積就可。其他此下序之手續順序乃與上述之，以濺射法形成種層時相同。以此一連串之過程時，R u 膜係只會堆積於形成於層間絕緣膜之孔之側面（內面）及底面，由而可以形成，以 R u 膜來埋填孔部之凸型之下部 R u 電極或厚度為 20 nm 至 50 nm 程度之薄膜 R u 電極者。

接著說明，使用成膜防止膜及化學的氣層成長法而形成之種層以及使用雙方之電極之形成。

於形成種層時使用化學的氣相成長法時，如果與上述之成膜防止膜予以組合時，即可以省略該用於去除堆積於層間絕緣膜上之 R u 膜之過程。

首先在於不欲堆積將做為種層之 R u 電極之領域，預先形成例如由 T i N 膜所成之成膜防止膜，就可以只在所欲之領域地堆積 R u 電極。所謂不欲堆積 R u 電極之領域乃指，例如孔之被形成之層間絕緣膜之上面之平坦部。於堆積層間絕緣膜之後，在該上面堆積 T i N 膜，而在於層間絕緣膜中形成電極孔或針形電極孔。如果使之同時地在於 T i N 膜上亦能形成孔時即可以自己整合地形成成膜防止膜。而種層之 R u 膜係施予熱處理以資燒緊為宜。其理由乃如上述，用於形成更為金屬性之種層也。此後即以對於底層膜得具有選擇性之條件地實施藉由化學氣相成長法

（請先閱讀背面之注意事項再填寫本頁）

訂

檢

五、發明說明 (18)

之 R u 膜之堆積。

依本製程時，R u 膜乃只堆積於設於層間絕緣膜之孔之側面（內面）及底面。所形成之 R u 電極之形態而言，埋填型之凸型電極亦可以或厚度 20 n.m 乃至 50 n.m 之薄膜電極任何一者均可。

埋填型之凸型電極或針形電極時，如採用本製程時，由於 R u 膜係只堆積於層間絕緣膜之側面（內面）及底面，因此得以 R u 來埋填孔。

當然在於具有孔部之層間絕緣膜之上面堆積 R u 膜亦可以。此時即會附加藉由濺射法或化學的機械的研磨法來去除堆積於層間絕緣膜之上面之 R u 膜之過程。最後去除所埋入於 R u 週邊之層間絕緣膜即可以實現凸型之下部 R u 電極或 R u 針形電極。本例中為了防止 R u 電極之在於，後熱處理而變形起見，在於去除層間絕緣膜之前，先藉熱處理而施於燒緊為宜，經這些過程之後，依序堆積例如由 B S T 膜所成之介電體，及例如由 R u 膜所成之上部電極，即可以形成所欲之凸型之立體構造電容。

接著說明，為了增大 R u 種層之效果之使用化學的氣相成長法而形成 R u 電極時之合宜之電極形成條件。本例乃將利用，對於種層上之化學的氣相成長法之 R u 膜之形成之在於低溫時更能呈顯著之現象者。

使用第 3 c 圖說明之。橫軸乃表示藉由化學的氣相成長法之形成溫度，縱軸乃表示形成於 R u 膜上之 R u 膜之形成速度／形成於 S i O₂ 膜上之 R u 膜之形成速度（膜形

（請先閱讀背面之注意事項再填寫本頁）

訂

五、發明說明 (19)

成速度比)。

當膜形成之環境中之氧濃度為 10 ~ 30 % 時，即在於較 300 °C 為低之堆積溫度時，可以看出顯著之種層上之膜形成速度之增大。另一方面氧濃度在於 70 % 時即雖然堆積溫度改變之下，種層上之膜形成速度並沒有改變。所以採用對於 Ru 膜上之選擇的成長而形成 Ru 下部電極，Ru 下部埋入電極，以 Ru 針形電極時，即氧濃度以低於 70 % 為宜。氧濃度之下限乃超過分解有機鈦化合物原料所必要之 0.01 % 為宜。

接著說明，在於介電體膜上形成種層以資形成上部 Ru 電極之方法。

在於立體構造之電容時，上部電極亦須在於分步敷層性優異之化學氣相成長法來形成。為了藉化學的氣相成長法來形成 Ru 膜起見，須要將形成溫度設定於原料之分解溫度以上才行。惟如果形成溫度之成為高溫時，例如在於由 BST 膜所成之介電體膜乃會發生氧缺損 (oxygen vacancy) 或被還原等之問題，解決它之一方法乃，在形成上部電極亦使用種層。具體的方法係，例如由 BST 膜所成之介電體膜之成形後，例如以濺射法形成 Ru 膜。接著在於種層中，以藉由化學的氣相成長法而得選擇的被形成之條件之下堆積 Ru 膜。此時由於有種層之存在，由而 BST 膜之表面不會直接曝曬於化學的氣相成長法之環境中，所以得化學的將上部電極 / 介電體界面予以安定化，結果而言，可以抑制電容特性之劣化。此時之選擇成長之

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (20)

可能之上限溫度係不超過第 3 c 圖之最高溫度 450 °C 爲宜，450 °C 以上之溫度時，即在於介電體膜與 Ru 金屬膜之間而會開始相互之反應。

爲了解決上述問題之另一方法係，利用第 3 c 圖所說明之於低溫而種層之效果會增大之現象之方法。此時乃與直接在於介電體膜上形成之情形相比較得更低溫之下可形成 Ru 膜，因此解決在於介電體膜發生氧缺損等問題。惟雖然使用種層，選擇性 Ru 金屬膜之形成溫度係高於 200 °C 爲宜。低於 200 °C 以下之溫度時即無法促進有機鈦化合物原料之分解。

最後說明，關於化學的氣相成長法之膜形成條件之限制。

第 3 a ~ 3 c 圖中之可選擇成長之形成溫度及氧壓之境界條件 (boundary condition) 乃，首先由膜形成裝置之構造而改變。

一般而來膜形成溫度乃由試料之加熱方法，溫度之測定方法而無法一義的做決定。

壓力乃由裝置內之氣體之流動方式，試料與氣體之位置之關係而大大地被左右。惟裝置內之全壓力之超過 10 Torr 時會開始氣相反應 (gas phase reaction)。在於 0.1 Torr 以下即會使膜形成速度激減因此採此間爲宜。

又，Ru 原料之不同亦對於境界條件有所影響，再者雖然使用相同之原料，如採用將 Ru 原料稀釋於溶媒而從

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (21)

原料容器運送於成膜室之手段時，即與直接將原料固體昇華，或以氣泡氣化法而移送之方法（ bubbling transfer method ）相比較通常境界條件乃可以移位至更高溫，高氧氣分壓側。又雖然相同之溶媒稀釋法，溶媒之不同會使境界條件移位。

惟任何一者，如選擇適當之膜形成條件時該得藉化學的氣相成長法而使 R u 膜於 T i N 等之成膜防止層，及矽氧化膜，及 R u 膜三者之間而使之可以選擇成長之本質不會改變。加上選擇成長之全體的傾向係與第 3 a ~ 3 c 圖所示者相一致。換言之本發明乃可以適用於上述之全部。同樣地可以實現電容之構造。又如前面所述，電容電極之材料乃除了 R u（鈦）以外，I r（銱）或 P t（鉑）亦同樣地可以使用。

< 實施例 1 >

參照 4 a ~ 4 d 圖說明，本實施例乃使用成膜防止膜而選擇的堆積 R u 膜而形成凹型之下部鈦（ R u ）電極。

首先對於由 R u 所成之針形電極 1 及 S i O₂ 所成之針形電極部層間絕緣膜 2 上，以甲矽烷氣體為原料之電漿 C V D 法來堆積膜厚 4 0 0 n m 之由 S i O₂ 所成之電容部層間絕緣膜（ 3 ）用層。接著以 D C 反應性濺射法堆積由膜厚 5 0 n m 之 T i N 膜所成之成膜防止膜（ 4 ）用層。

T i N 膜之濺射條件係，使用純度 9 9 . 9 9 % 之 T i 陰極靶，基板溫度係 5 0 0 ° C，入射電力 1 2 K W，

（請先閱讀背面之注意事項再填寫本頁）

訂

五、發明說明 (22)

A r / N₂ 流量比 1 / 7 , 壓力為 1 M T o r r 。而後以習知之光蝕法而塗佈抗蝕劑, 予以顯像以它為遮蔽罩而將成膜防止膜 (4) 用層乾式蝕刻到電容部層間絕緣膜 (3) 用層之表面而形成了成膜防止膜 4 。又成膜防止膜 4 之蝕刻加工形狀乃使孔形成為橢圓形狀。

接著, 去除抗蝕劑之後, 以成膜防止膜 4 為遮蔽罩而將電容部層間絕緣膜 (3) 用層乾式蝕刻到針形電極 1 之表面, 而形成電容部層間絕緣膜 3 (第 1 a 圖) 。

以此方法, 在於不欲堆積下部電極之 R u 膜之領域, 換言之於電容部層間絕緣膜 3 之上面, 自己整合地可形成成膜防止膜 4 。又電容部層間絕緣膜之蝕刻加工形狀係使孔形成為橢圓筒形。而將孔之底及及側面 (內面) 利用於電容。 (以下關於孔之「側面」乃亦代表孔之「內面」)

之後, 藉化學的氣相成長法堆積膜厚 3 0 n m 之由 R u 所成之下部電極 5 。 R u 下部電極之堆積條件係將原料之有機釐化合物例如

R u (E t C p)₂ [R u (C₂ H₅ C₅ H₄)₂ : 雙 - (乙基環戊二烯基) 釐為載體氣體而使用 A r 之液體氣泡化法來供給, 堆積溫度係 2 3 0 ° C , 壓力係 0 . 5 T o r r 者。為了促進原料之分解, 對於載體氣體之 A r 而將 1 % 之濃度之 O₂ 氣體在於成膜室之直前而混合於 R u 原料。又, R u O₂ 膜係不會被形成會堆積 R u 之金屬膜。在此條件下會發生 R u 膜堆積之對於底層之選擇性。因此如第 4 b

(請先閱讀背面之注意事項再填寫本頁)

訂


五、發明說明 (23)

圖所示，在於孔之底面（由 Ru 所成之針形電極 1 上及由 SiO₂ 所成之針形電極部層間絕緣膜 2 上）與側面（電容部層間絕緣膜 3 上）會堆積 Ru 膜，惟在於電容部層間絕緣膜之上面（由 TiN 膜所成之成膜防止膜 4 上）不會堆積 Ru 膜。

惟由於 TiN 膜係導電性，所以未能實現了本來之目的之電容間之電氣的分離，因此下部電極之 Ru 膜之堆積之後實施氧化熱處理。由於 TiN 係較 Ru 而氧化物生成自由能之絕對值大，所以不會氧化 Ru 膜之下，可以只氧化 TiN 膜使之成為非導電性性也。具體的做法乃，在於氧氣氣流中實施 400℃，10 分鐘之熱處理，即 TiN 膜係被氧化而成為 TiO₂ 膜而成為非導電性。而 Ru 膜之表面雖會被氧化而整體即以 Ru 金屬膜之原狀地留存。或不做有意的氧化熱處理之下，在於堆積介電體之 BST 膜時或結晶化熱處理時會曝曬於氧化性之環境，因此成膜防止膜之 TiN 膜係被氧化而成為非導電性，由於這些之製程，分離層 8 乃只被形成於電容部層間之絕緣膜之上面部。（第 4 c 圖）。

此後藉化學的氣相成長法而依序堆積由 BST 膜所成之氧化物介電體 6 及由 Ru 膜所成之上部電極 7。（第 4 d 圖）。

BST 膜之堆積條件乃做為 Ba 原料而採用



（請先閱讀背面之注意事項再填寫本頁）

訂

五、發明說明 (24)

做為 S r 原料而使用

$Sr(DPM)_2 [Sr \{ (CH_3)_3 CCOCH_2 COC (CH_3)_3 \}_3]$: 二 - 三 甲 基 乙 醯 甲 烷 鋇 。

做為 T i 原料係 $Ti(OC_3H_7)_4$: 雙 - (環 戊 二 烯 基) 鈦 。

而以使用 A r 為載體氣體之液體氣泡法來供給，堆積溫度係 $400^{\circ}C$ ，壓力係 $0.5 Torr$ 。

在於 B S T 膜之堆積後，為了促進 B S T 膜之結晶化而實施熱處理，熱處理條件係在於氧氣氣流中，以

$600^{\circ}C$ ，30 秒鐘於 B S T 膜之熱處理後堆積之上部電極之 R u 之成長條件乃使用以 A r 為載體氣體之液體氣泡法來供給原料之

$Ru(EtCp)_2 [Ru(C_2H_5C_5H_4)_2]$ ，而堆積溫度係 $230^{\circ}C$ 壓力係 $0.5 Torr$ 。惟對於載體氣體之 A r 而將 10% 之 O_2 氣體在於成膜室之直前而予以混合於 R u 原料。又 RuO_2 膜不會被形成而可以堆積 R u 之金屬膜。

依此實施例 1 時，可以省略，在於堆積下部電極之 R u 之後，藉由濺射法所實施之電容間之電氣的分離之過程。

成膜防止膜之材料乃不限於上述 T i N 膜，只要是較 R u 而其氧化物生成自由能小（絕對值大）之材料就可用。例如 T i，W，T a，P b 等之金屬或這些氮化物也可以獲得同樣之效果。

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (25)

氧化物介電體膜之材料亦不限於上述之鈦酸鋇鋇，鉍酸氧化物，鈦酸鋇，鈦酸鋇酸鉛， $SrBi_2Ta_2O_9$ (SBT) 均可使用。

上述下部電極及上部電極之形成用之材料之化學的氣相成長法之原料乃不限於上述之

$Ru(EtCp)_2$ [$Ru(C_2H_5C_5H_4)_2$: 雙 - (乙基環戊二烯基) 鈦] 使用其他之 Ru 之有機化合物原料，例如 $Ru(CP)_2$ [$Ru(C_5H_5)_2$: 雙 - (環戊二烯基) 鈦]， $Ru(MeCp)_2$ [$Ru(CH_3C_5H_4)_2$: 雙 (甲基環戊二烯基) 鈦]，

$Ru(DPM)_3$ [$Ru\{ (CH_3)_3CCOCH_2CO(CCH_3)_3 \}_3$: 二 - 三甲基乙醯甲烷鈦] 等亦可以獲得同樣之效果。

將上述之原料稀釋於乙醚化合物溶媒也可以獲得同樣之效果。

下部 Ru 電極之堆積條件並侷限於上述，只要在於 SiO_2 膜上會形成膜但是在於成膜防止膜上不會發生底層選擇性之條件下實施堆積即可以獲得上述之效果。

具體的說，壓力乃超過 $0.1 Torr$ ，且不超過 $10 Torr$ 係必要條件。形成溫度乃超過 $200^\circ C$ 而不超過 $300^\circ C$ 係必要者。但是將 Ru 原料稀釋於乙醚化合物溶媒時，可以獲得 Ru 之選擇性之條件乃由 $50^\circ C$ 而移位至 $100^\circ C$ 之高溫側。所以形成溫度即超過 $250^\circ C$ 而不超過 $400^\circ C$ 乃必要者。

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (26)

又爲了促進原料之分解而使之含有於環境之氧氣係超過 0 . 0 1 % 而不超過 7 0 % 之溫度乃必要也。

< 實施例 2 >

參照第 5 a ~ 5 d 圖說明實施例 2 。本實施例中與實施例 1 同樣使用成膜防止膜而選擇的堆積 R u 膜，而形成凹型之下部 R u 電極者。惟在於氧化物介電體之前去除成膜防止膜之點係與實施例 1 不相同。

第 5 a 圖及第 5 b 圖乃表示與第 4 a 圖及第 4 b 圖之同樣之構造。而要獲得第 5 b 圖所示之構造之製程係與第 4 b 圖之構造之製程相同，所以這些製程之記述予以省略從後序之製程（過程）開始記述。

如實施例 1 所述，於第 5 b 圖所示之構造中，由於 T i N 膜 4 係由於導電性，所以無法實現本來之目的之電容間之電氣的分離。於是本實施例中，在於下部電極之 R u 膜 5 之堆積後去除了 T i N 膜 4 。 T i N 膜 4 乃由 C l ₂ 氣體而可形成蒸氣壓高之氯化鈦，因此會被蝕刻，惟 R u 膜即對於 C l ₂ 氣體之反應性係相對的低因此不會被蝕刻。因此留存 R u 膜而只去除 T i N 膜係可能也（第 5 c 圖）。而後藉化學的氣相成長法而依序堆積了由 B S T 膜所成之氧化物介電體 6 及由 R u 膜所成之上部電極（第 5 d 圖）。

B S T 膜之堆積條件乃，做爲 B a 原料而使用
B a (D P M) ₂ [B a { (C H ₃) ₃ C C O C H ₂ C O C

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (27)

$(CH_3)_3\}$ ，做為 Sr 原料而使用 $Sr(DPM)_2\{Sr\{(CH_3)_3CCOCH_2CO(CH_3)_3\}_3$ ，做為 Ti 原料而使用 $Ti(OC_3H_7)_4$ ，而藉使用 Ar 為載體氣體之液體氣泡法來供給。堆積溫度係 $350^\circ C$ ，壓力係 $0.5 Torr$ ，BST 膜堆積後，為了促進 BST 膜之結晶化而實施了熱處理。熱處理條件乃在於氧氣流氣流中 $600^\circ C$ ，1 分鐘。

於 BST 膜之熱處理後堆積之上部電極之 Ru 之成長條件乃使用 Ar 為載體氣體之液體氣泡法來供給原料之 $Ru(EtCp)_2\{Ru(C_2H_5C_5H_4)_2$ ，而堆積溫度為 $230^\circ C$ ，壓力為 $0.5 Torr$ 。惟於成膜室之直前對於 Ru 原料混合了，對於載體氣體 Ar 而 10% 之 O_2 氣體。又 RuO_2 膜乃被形成而會堆積 Ru 之金屬膜。採用此實施例 2 時，可以省略在於下部電極 Ru 之堆積後藉由濺射法之電容間之電氣的分離之過程。

成膜防止膜之材料乃不限於上述之 TiN 膜，只要是較 Ru 而氧化物生成自由能小（絕對值小）之材料就可以。例如，Ti，W，Ta，Pb 等之金屬或這些之氮化物也可以獲得同樣之效果。

氧化物介電體膜乃不限於上述鈦酸鋇鋁，鋁氧化物，鈦酸鋁，鈦酸鉛， $SrBi_2Ta_2O_9$ (BST) 強介電體亦可以使用。下部電極及上部電極之材料即不限於上述之 Ru，Pt，Ir 均可使用。

上述之下部及上部電極形成用之化學的氣相成長法之

五、發明說明 (28)

原料乃不限於上述之

$Ru(EtCp)_2$ [$Ru(C_2H_5C_5H_4)_2$]，亦可使用其他之 Ru 之有機化合物，例如

$Ru(CP)_2$ [$Ru(C_5H_5)_2$]

$Ru(MeCp)_2$ [$Ru(CH_3C_5H_4)_2$]

$Ru(DPM)_3$ [$Ru\{(CH_3)_3CCOCH_2CO(CCH_3)_3\}_3$] 等也具有同樣之效果。

又將上述原料稀釋於乙醚化合物溶媒亦可以獲得相同效果。

下部 Ru 電極之堆積條件乃不限於上述，只要在於 SiO_2 膜上可以形成膜，而在於成膜防止膜上不會形成之，可以發生底層膜選擇性之條件地實施堆積時就可以獲得上述之效果。具體的說，壓力係超過 $0.1 Torr$ 且不超過 $10 Torr$ 為必要。形成溫度乃超過 $200^\circ C$ ，不超過 $300^\circ C$ 係必要。惟將 Ru 原料稀釋於乙醚化合物溶媒時，可以獲得 Ru 之選擇性之條件係從 $50^\circ C$ 而會移位至 $100^\circ C$ 高溫側，所以形成溫度乃超過 $250^\circ C$ 而不超過 $400^\circ C$ 乃必要者。又為了促進原料之分解而混合之氧氣濃度係超過 0.01% 且不超過 70% 亦是必要也。

< 實施例 3 >

參照第 6 a ~ 6 d 圖說明實施例 3。本實施例乃使用成膜防止膜而藉 Ru 膜之選擇的被堆積來形成凸型之下部 Ru 電極者。

五、發明說明 (29)

首先於由 Ru 所成之針形電極 1 及由 SiO₂ 所成之針形電極部層間絕緣膜 (2) 上，藉由以甲矽烷氣體為原料之電漿 CVD 法來堆積膜厚 400 nm 之由 SiO₂ 所成之電容部層間絕緣膜 (3) 用層。

接著，藉由 DC 反應性濺射法而堆積由膜厚 50 nm 之 TiN 膜所成之成膜防止膜 (4) 用層。

TiN 膜之濺射條件係使用純度 99.99% 之 Ti 陰極靶，基板溫度 500℃，入射電力 12 KW，Ar / N₂ 流量比為 1 / 7，壓力係 1 m Torr。

以後以習知之光蝕法而塗佈抗蝕劑，予以顯像，以它做為遮蔽罩而將成膜防止膜 (14) 用層，乾式蝕刻電容部層間絕緣膜 (3) 用層之表面，而形成了成膜防止膜 4)。又成膜防止膜 4 之蝕刻加工形狀乃使孔形成為橢圓筒形狀。

接著，去除抗蝕劑之後，以成膜防止膜 (4) 為遮蔽罩而將電容部層間絕緣膜 (3) 用層乾式蝕刻到針形電極 (1) 之表面，以資形成電容部層間絕緣膜 3 (第 6 a 圖)。

依此方法時，即在不欲堆積下部電極之 Ru 膜之領域，換言之在於電容部層間絕緣膜 3 之上面，自己整合的可以形成成膜防止膜 (4) 也。又電容部層間絕緣膜之蝕刻加工形狀乃，使孔形成為橢圓筒形狀。

而後，藉化學的氣相成長法而堆積由 Ru 所成之下部電極 (5)。

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (30)

R u 下部電極之堆積條件乃使用 A r 氣體為載體氣體之液體氣泡法來供給原料之

R u (E t C p) ₂ [R u (C ₂ H ₅ C ₅ H ₄) ₂ , 堆積溫度係 2 3 0 ° C , 壓力 0 . 5 T o r r , 爲了促進原料之分解, 在於成膜室之直前對於 R u 原料混合了對於載體氣體之 A r 而 1 % 濃度之 O ₂ 。又 R u O ₂ 膜係不會形成, 而可堆積 R u 之金屬膜。

在此條件下, 由於會發生堆積 R u 膜時之對於底層膜之選擇性, 因此如第 6 b 圖所示, 在於孔之底面 (由 R u 所成之針形電極 1 上, 及由 S i O ₂ 所成之針形電極部層間絕緣膜 2 上) 會堆積 R u 膜, 惟在於電容部層間絕緣膜 (3) 之上面 (由 T i N 膜) 所成之成膜防止膜 (4) 上) , 不會堆積 R u 膜, 所以層間絕緣膜之孔乃得由 R u 所埋填。

在此階段, 以化學的機械的研磨法來使下部 R u 電極之表面予以平坦化亦可以。此時成膜防止膜之 T i N 乃將成爲研磨之擋止器。埋入了 R u 膜之後, 去除了成膜防止膜 4 乃層間絕緣膜 3 就可以形成凸型之下部 R u 電極 (第 6 (c) 圖) 。

本例中, 爲了防止由後熱處理而下部 R u 電極 (5) 之變形起見, 在於去除成膜防止膜 (4) 及層間絕緣膜 (3) 之前, 藉熱處理而將下部 R u 電極 (5) 予以燒緊 (densify) 爲宜。具體的做法係在於不活性環境中, 例如於 A r (氬) 氣體中, 實施 7 0 0 ° C 1 分鐘之熱處理。熱

(請先閱讀背面之注意事項再填寫本頁)

訂

檢

五、發明說明 (31)

處理溫度乃較介電體氧化膜之結晶化用之熱處理溫度為高之溫度為宜。

此後，藉由化學的氣相成長法來依序堆積了由 B S T 膜所成之氧化物介電體 6，及由 R u 膜所成之上部電極 7。
(第 3 (d) 圖)。

B S T 膜之堆積條件係以使用 A r 為載體氣體之液體氣泡法來供給 B a 之原料為

$Ba(DPM)_2 [Ba \{ (CH_3)_3 CCOCH_2COCH_3 \}_3]$ ，做為 S r 之原料為

$Sr(DPM)_2 [Sr \{ (CH_3)_3 CCOCH_2COCH_3 \}_3]$ 做為 T i 之原料為 $Ti(OC_3H_7)_4$ 。

堆積溫度為 400℃，壓力為 0.5 Torr。

B S T 膜之堆積後，為了促進 B S T 膜之結晶化起見實施了熱處理，熱處理條件乃在於氧氣氣流中，600℃，30 秒鐘。

B S T 膜之熱處理後所堆積之上部電極之 R u 之成長條件係以使用 A r 氣體為載體氣體之液體氣泡法來供給原料之 R u (E t C p)₂ [R u (C₂H₅C₅H₄)₂]，堆積溫度為 230℃，壓力為 0.5 Torr。

惟，在於成膜室之直前，與 R u 原料混合了對於載體氣體之 A r 而 10% 之 O₂ 氣體。

又，R u O₂ 膜不會被形成，堆積了 R u 之金屬膜。

依此實施例 3 時很容易實現凸型之下部 R u 電極。

使用此實施例 3 時，很容易實現凸型之下部 R u (鈦

五、發明說明(32)

) 電極。

成膜防止膜之材料係不侷限於上述之 TiN 膜，只要是較 Ru 而該氧化物生成自由能小，(絕對值小)之材料就可以。例如 Ti, W, Ta, Pb 等金屬，或這些之氮化物就可以獲得同樣之效果。

氧化物介電體膜之材料乃不侷限於上述之鈦酸鋇鋁，鋁氧化物，鈦酸鋁，鈦酸鋯酸鉛，BST 強介電體均可使用。

下部電極及上部電極之材料係不限於上述之 Ru。亦可以使用 Pt, Ir 等。

又爲了形成上述下部及上部電極之用之化學的氣相成長法之原料乃不限於上述之

$Ru(EtCp)_2$ [$Ru(C_2H_5C_5H_4)_2$]，使用其他之 Ru 有機原料，例如

$Ru(CP)_2$ [$Ru(C_5H_5)_2$]

$Ru(MeCp)_2$ [$Ru(CH_3C_5H_4)_2$]

$Ru(DPM)_3$ [$Ru\{(CH_3)_3CCOCH_2CO(CCH_3)_3\}_3$] 等等亦可以獲得同樣之效果。

再者，將上述原料稀釋於乙醚化合物溶媒亦可以獲得相同之效果。

下部 Ru 電極之堆積條件乃不限於上述，只要於，「在於 SiO₂ 膜上可以形成膜，惟在於成膜防止膜上不會形成膜」之所謂可以發生底層選擇性之條件地實施堆積時就可以獲得上述之效果，具體例的做法乃，壓力係超過

五、發明說明 (33)

1 T o r r 且 不 超 過 1 0 T o r r 為 必 要 。 形 成 溫 度 乃 超 過 2 0 0 ℃ ， 不 超 過 3 0 0 ℃ 為 要 。 但 是 如 果 將 R u 原 料 稀 釋 於 乙 醚 化 合 物 溶 媒 時 ， 可 獲 得 R u 之 選 擇 性 之 條 件 會 從 5 0 ℃ 而 移 位 至 1 0 0 ℃ 高 溫 側 ， 所 以 形 成 溫 度 乃 超 過 2 5 0 ℃ ， 而 不 超 過 4 0 0 ℃ 為 必 要 。

為 了 促 進 原 料 之 分 解 而 含 於 環 境 之 氧 氣 之 濃 度 乃 超 過 0 . 0 1 % 且 不 超 過 7 0 % 為 必 要 。

< 實 施 例 4 >

參 照 第 7 a ~ 7 d 圖 說 明 實 施 例 4 。 本 實 施 例 乃 使 用 成 膜 防 止 膜 而 選 擇 的 堆 積 R u 膜 ， 由 而 形 成 R u 針 形 電 極 者 。

首 先 在 於 由 S i O ₂ 所 成 之 針 形 電 極 部 層 間 絕 緣 膜 (2) 用 層 上 ， 以 D C 反 應 性 濺 射 法 來 堆 積 膜 厚 5 0 n m 之 T i N 膜 。

膜 之 濺 射 條 件 係 使 用 純 度 9 9 . 9 9 % 之 T i 陰 極 靶 ， 基 板 溫 度 5 0 0 ℃ ， 入 射 電 力 1 2 k W ， A r / N ₂ 流 量 比 為 1 / 7 ， 壓 力 係 1 m T o r r ， 而 後 以 習 知 之 光 蝕 法 而 塗 佈 抗 蝕 劑 ， 顯 像 ， 以 它 為 遮 蔽 罩 而 將 成 膜 防 止 膜 (4) 用 層 乾 式 蝕 刻 到 針 形 電 極 部 層 間 絕 緣 膜 (2) 用 層 之 表 面 以 資 形 成 了 成 膜 防 止 膜 (4) 。 又 成 膜 防 止 膜 (4) 之 蝕 刻 加 工 形 狀 係 使 孔 形 成 為 圓 筒 形 狀 。

接 著 ， 去 除 抗 蝕 劑 之 後 ， 以 成 膜 防 止 膜 (4) 為 遮 蔽 罩 而 乾 式 蝕 刻 針 形 電 極 部 層 間 絕 緣 膜 (3) 用 層 而 形 成 針

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (34)

形電極部層間絕緣膜 3 (第 7 a 圖) , 依此方法而在於不欲堆積下部 R u 電極之 R u 膜之領域, 換言之在於針形電極部層間絕緣膜 2 之上面得以自己整合的形成成膜防止膜 (4) 。再者使針形電極部層間絕緣膜 4 之蝕刻加工形狀係, 使孔呈顯為圓筒形狀, 以資將該孔利用於形成針形電極。

此後以化學的氣相成長法來堆積由 R u 所成之針形電極 9 。

R u 針形電極之堆積條件乃, 以使用 A r 為載體氣體之液體氣泡法來供給原料之

$Ru(EtCp)_2 [Ru(C_2H_5C_5H_4)_2]$ 。

堆積溫度 $230^{\circ}C$, 壓力 $0.5 Torr$, 為了促進原料之分解而在於成膜室之直前與 R u 原料混合了對於載體氣體之 A r 1 % 濃度之 O_2 氣體。又不會形成 RuO_2 膜, 而會堆積 R u 之金屬膜。在此條件下, 由於會發生堆積 R u 膜時之對於底層膜之選擇性。因此如第 7 b 圖所示, 在於孔之底面及側面會堆積 R u (膜), 惟, 在於針形電極部層間絕緣膜之上面 (由 T i N 膜所成之成膜防止膜 4 上) 即不會堆積 R u (膜) 。因此層間絕緣膜之開口部會由 R u 所埋填。

在此階段, 以化學的機械的研磨法而使 R u 針形電極之表面予以平坦化亦可以。此時成膜防止膜之 T i N 膜將成為研磨之擋止器。

由於 T i N 膜係導電性, 因此無法做針形電極間之電

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (35)

氣的分離，因此堆積 R u 針形電極之後，實施了氧化熱處理。由於 T i N 乃較 R u 而氧化物生成之自由能之絕對值大，因此不致於使 R u 膜氧化，而可能只將 T i N 膜氧化而使之成非導電性。具體的做法係，在於氧氣體中實施 4 0 0 ℃，1 0 分鐘之熱處理時，T i N 膜 (4) 乃會氧化物而成為 T i O₂ 膜 (8)，而成絕緣化，R u 膜之表面即被氧化，而全體即以 R u 金屬膜之原狀的留存。由於這些之製程，而可以形成所鄰接之針形電極間之電氣的被絕緣之 R u 針形電極 (第 7 c 圖)。

此後與實施例 2 同樣地形成了由：由 S i O₂ 所成之電容部層間絕緣膜 (3)，及由 R u (釘) 所成之下部電極 (1 0)，以及由 B S T 膜所成之氧化物介電體 (6) 及由 R u 膜所成之上部電極 (7)。(第 7 d 圖)。

使用此實施例 4 時即藉由埋填 (埋入) 而很容易實現 R u 針形電極。

依此實施例 3 時很容易實現凸型之下部 R u 電極。

使用此實施例 3 時，很容易實現凸型之下部 R u (釘) 電極。

成膜防止膜之材料係不侷限於上述之 T i N 膜，只要是較 R u 而該氧化物生成自由能小，(絕對值小) 之材料就可以。例如 T i，W，T a，P b 等金屬，或這些之氮化物就可以獲得同樣之效果。

氧化物介電體膜之材料乃不侷限於上述之鈦酸鋇鋇，鉭氧化物，鈦酸鋇，鈦酸鋳酸鉛，B S T 強介電體均可使

(請先閱讀背面之注意事項再填寫本頁)

訂

經濟部智慧財產局員工消費合作社印製

五、發明說明(36)

用。

下部電極及上部電極之材料係不限於上述之 Ru。亦可以使用 Pt, Ir 等。

又爲了形成上述下部及上部電極之用之化學的氣相成長法之原料乃不限於上述之

Ru (Et Cp)₂ [Ru (C₂H₅C₅H₄)₂，使用其他之 Ru 有機原料，例如

Ru (CP)₂ [Ru (C₅H₅)₂，

Ru (Me Cp)₂ [Ru (CH₃C₅H₄)₂，

Ru (DPM)₃ [Ru { (CH₃)₃CCOCH₂CO (CH₃)₃}₃ 等等亦可以獲得同樣之效果。

再者，將上述原料稀釋於乙醚化合物溶媒亦可以獲得相同之效果。

下部 Ru 電極之堆積條件乃不限於上述，只要於，「在於 SiO₂ 膜上可以形成膜，惟在於成膜防止膜上不會形成膜」之所謂可以發生底層選擇性之條件地實施堆積時就可以獲得上述之效果，具體例的做法乃，壓力係超過

1 Torr 且不超過 10 Torr 爲必要。形成溫度乃超過 200℃，不超過 300℃ 爲要。但是如果將 Ru 原料稀釋於乙醚化合物溶媒時，可獲得 Ru 之選擇性之條件會從 50℃ 而移位至 100℃ 高溫側，所以形成溫度乃超過 250℃，而不超過 400℃ 爲必要。

爲了促進原料之分解而含於環境之氧氣之濃度乃超過 0.01% 且不超過 70% 爲必要。

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明 (37)

< 實施例 5 >

參照第 8 a ~ 8 d 圖說明實施例 5。在本實施例乃與實施例 4 同樣使用成膜防止膜而選擇的堆積 Ru 膜，由而形成 Ru 針形電極者，惟去除成膜防止膜之點與實施例 4 有所不同。

第 8 a 圖及第 8 b 圖乃表示與第 7 a 圖及第 7 b 圖之同樣之構造爲了獲得第 8 b 圖所示之構造之製程乃，以與獲得第 7 b 圖之構造相同之製程就可以，因此省略這些製程之從該後序之製程開始說明。

如實施例 4 所述在於第 7 b 圖所示之構造中，TiN 膜係導電性，因此針形電極間未能電氣的分離，因此本實施例乃於堆積了 Ru 針形電極 (9) 之後去除了 TiN 膜 (4)。TiN 膜 (4) 乃由 Cl₂ 氣體而可以被形成蒸氣壓高之氯化鈦，因此會被蝕刻，惟，Ru 針形電極 9 乃對於 Cl₂ 氣體之反應性係相對的低，因此不會被蝕刻，因此留存 Ru 針形電極而只去除 TiN 膜 (4)，係可能者，在此階段中，由於 Ru 針形電極之表面係凸出之針形電極部層間絕緣膜之表面之上面，所以藉由化學的機械的研磨法而使針形電極之表面予以平坦化爲宜。

由上述之製程而可以完成釐 (Ru) 之埋入型之針形電極 (9) (第 8 c 圖)。

此後，與實施例 2 同樣地形成了由：由 SiO₂ 所成之電容部層間絕緣膜 (3)，及由釐 (Ru) 所成之下部電

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (38)

極 (1 0) ，以及由 B S T 膜所成之氧化物介電體 6 及 R u 膜所成之上部電極 (7) 。 (第 8 d 圖) 。

使用此實施例 5 時很容易實現以埋入而成之 R u 針形電極也。

成膜防止膜之材料係不侷限於上述之 T i N 膜。只要是較 R u 而該氧化物之生成能小 (絕對值小) 之材料就可以。例如 T i ， W ， T a ， P b 等金屬或這些之氮化物亦可以獲得同樣之效果。

氧化物介電體膜之原料乃不侷限於上述之鈦酸鋇鋁，而鉍氧化物，鈦酸鋁，鈦酸鉛，S B T 強介電體均可使用。

下部電極及上部電極之材料係不限於上述之 R u ，亦石使用 P t ， I r 等。

又爲了形成上述之下部及上部電極之化學的氣相成長法之原料乃使用實施例 4 所述之 R u 之有機化合物材料之任一者。均能獲得相同之效果。又將上述原料稀釋於乙醚化合物溶媒亦可以獲得相同之效果。

R u 針形電極之堆積條件不限於上述，與實施例 4 所述之條件者相同亦可以。

< 實施例 6 >

參照第 9 a ~ 9 d 圖說明實施例 6。本實施例乃以濺射法及化學的氣相成長法之二階段而選擇的堆積 R u 膜來形成凸型之下部 R u 電極者。

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (39)

首先對於由 Ru 所成之針形電極 (1) 及 SiO₂ 所成之針形電極部層間絕緣膜 (2) 上，以甲矽烷氣體為原料之電漿 CVD 法來堆積膜厚 400 nm 之由 SiO₂ 所成之電容部層間絕緣膜 (3) 用層。

而後以習知之光蝕法而塗佈抗蝕劑，予以顯像，以它做為遮蔽罩而將電容部層間絕緣膜 (3) 用層乾式蝕刻到針形電極 (1) 之表面，而形成了電容部層間絕緣膜 (3)。蝕刻加工形狀乃使孔形成為橢圓筒形狀，而將孔利用做為下部電極也。

去除抗蝕劑之後，以濺射法堆積相當於膜厚 25 nm 之下部 Ru 電極 (11)。

Ru 膜之濺射條件係，使用純度 99.99% 之 Ru 陰極靶，基板溫度係 300℃，入射電力 1 kW，壓力係 1 m.Torr。

由於濺射法係分步敷層性 (段差披覆性) 劣，因此如果強調膜厚之分佈來描繪時，即孔之側面及底面之膜厚變薄，而呈第 9 a 圖所示之形狀。接著，以化學的機械的研磨法來去除形成於電容部層間絕緣膜 (3) 上面之 Ru 膜 (第 9 b 圖)。依此方法而可以對於藉化學的氣相成長法而埋填 Ru 膜之領域，換言之在於電容部層間絕緣膜 (3) 之孔之側面及底面可以形成做為底層之 Ru 膜也。

本例中，當以化學的機械的研磨法來去除 Ru 膜時，在於電容部層間絕緣膜之表面部形成 Si₃N₄ 等之擋止器為宜。

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明(40)

此擋止器乃在於化學的機械的研磨之後予以去除或留存亦無妨。又在於化學的機械的研磨時，為了防止顆粒之落入於電容部層間絕緣膜(3)之孔起見埋入矽氧化膜為宜，此矽氧化膜係在化學的機械研磨之後必須去除。

於由上述之化學的機械的研磨法之Ru膜之去除後，藉由化學的氣相成長法來堆積下部Ru電極(12)。

Ru下部電極之堆積條件乃，以做為載體氣體而使用之Ar之液體氣泡法來供給原料之

$Ru(EtCp)_2 [Ru(C_2H_5C_5H_4)]$ ，堆積溫度 $200^{\circ}C$ ，壓力係 $0.5 Torr$ 。為了促進原料之分解，在於成膜室之直前而對於載體氣體之Ar而將1%之濃度之 O_2 氣體混合於Ru原料。又， RuO_2 膜係不會被形成會堆積Ru之金屬膜。在此條件下會發生Ru膜堆積之對於底層之選擇性。因此如第9c圖所示，在於孔之底面及側面會有Ru膜之堆積，惟在於電容部層間絕緣膜之上面不會有Ru膜之堆積，因此層間絕緣膜(3)之孔係由Ru所埋填。

在此階段而藉化學的機械的研磨法來使下部Ru電極(12)之表面平坦化亦可以。此時留存上述之 Si_3N_4 膜就可以做為研磨之擋止器。

埋填了Ru膜之後，去除電容部層間絕緣膜3就可以形成凸型之下部Ru電極(12)。於是為了防止由後熱處理而下部Ru電極之變形起見，在於去除電容部層間絕緣膜(3)之前，以熱處理來燒緊下部Ru電極為宜。具

(請先閱讀背面之注意事項再填寫本頁)

訂

(請先閱讀背面之注意事項再填寫本頁)

訂

檢

五、發明說明(41)

體的說，在於惰性環境中，例如以氬氣中實施 700℃，1 分鐘之熱處理為宜。熱處理溫度乃比介電體氧化膜之結晶化熱處理溫度為高溫為宜。

此後藉化學的氣相成長法而依序堆積由 B S T 膜所成之氧化物介電體 (6) 及由 R u 膜所成之上部電極 (7)。(第 6 d 圖)。

B S T 膜之堆積條件乃做為 B a 原料而採用
 $Ba(DPM)_2 [Ba \{ (CH_3)_3 CCOCH_2COCH_3 \}_3]$ 做為 S r 原料而使用
 $Sr(DPM)_2 [Sr \{ (CH_3)_3 CCOCH_2COCH_3 \}_3]$ 。

做為 T i 原料係 $Ti(OC_3H_7)_4$ 而以使用 A r 為載體氣體之液體氣泡法來供給，堆積溫度係 410℃，壓力係 0.5 Torr。

在於 B S T 膜之堆積後，為了促進 B S T 膜之結晶化而實施熱處理，熱處理條件係在於氧氣氣流中，以 600℃，20 秒鐘。

於 B S T 膜之熱處理後堆積之上部電極之 R u 之成長條件乃使用以 A r 為載體氣體之液體氣泡法來供給原料之 $Ru(EtCp)_2 [Ru(C_2H_5C_5H_4)_2]$ ，而堆積溫度係 230℃ 壓力係 0.5 Torr。惟對於載體氣體之 A r 而將 10% 之 O_2 氣體在於成膜室之直前而予以混合於 R u 原料。又 RuO_2 膜不會被氧化地可以堆積 R u 之金屬膜。

五、發明說明 (42)

使用此實施例 6 時容易實現凸型之下部 R u 電極。

氧化物介電體膜之材料亦不限於上述之鈦酸鋇鋁，鉍酸氧化物，鈦酸鋁，鈦酸鋳酸鉛，S B T 強介電體均可使用。

下部電極及上部電極之材料不限於上述 R u，P t，I r 亦可以使用。

上述之下部電極形成用之化學的氣相成長法之原料乃使用上述實施例 4 所述之 R u 之有機化合物之任一者均可以獲得同樣之效果。

將上述之原料稀釋於乙醚化合物溶媒也可以獲得同樣之效果。

下部 R u 電極之堆積條件並侷限於上述，只要在於 S i O₂ 膜上會形成膜但是在於成膜防止膜上不會發生底層選擇性之條件下實施堆積即可以獲得上述之效果。

具體的說，壓力乃超過 0 . 1 T o r r，且不超過 1 . 0 T o r r 係必要條件。形成溫度乃超過 1 5 0 °C 而不超過 3 0 0 °C 係必要者。但是將 R u 原料稀釋於乙醚化合物溶媒時，可以獲得 R u 之選擇性之條件乃由 5 0 °C 而移位至 1 0 0 °C 之高溫側。所以形成溫度即超過 2 0 0 °C 而不超過 4 0 0 °C 乃必要者。

又爲了促進原料之分解而使之含有於環境之氧氣係超過 0 . 0 1 % 而不超過 7 0 % 之濃度乃必要也。

< 實施例 7 >

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明(43)

參照第 1 0 a ~ 1 0 d 圖說明實施例 7，本實施例乃以濺射法及化學的氣相成長法之二階段來選擇的堆積 R u 膜，由而形成 R u 針形電極者。

首先形成了由 S i O₂ 所形成之針形電極部層間絕緣膜 (2) 用層。

而後以習知之光蝕法而塗佈抗蝕劑，予以顯像，以它做為遮蔽罩而將針形電極部層間絕緣膜 (2) 用層予以乾式蝕刻形成針形電極部層間絕緣膜 (2)。又針形電極部層間絕緣膜之蝕刻加工形狀係將孔形成為圓筒形狀，而將孔利用做為針形電極也。

去除抗蝕劑之後，以濺射法堆積相當於膜厚 2 5 n m 之 R u 針形電極 (1 3)。

R u 膜之濺射條件乃使用純度 9 9 . 9 9 % 之 R u 陰極靶，基板溫度係 3 0 0 °C，入射電力 1 k W，壓力係 1 m T o r r。

由於濺射法之分步敷層性劣，因此孔之側面及底面之膜厚變薄，成為第 1 0 a 圖所示之形狀。當然濺射形成膜之厚度很薄 (僅 5 n m) 所以圖係強調圖。

接著以化學的機械的研磨法來去除形成於針形電極部層間絕緣膜 (3) 之上面之 R u 膜 (第 1 0 b 圖)。依此方法而可以對於藉由化學的氣相成長法而欲埋填 R u 膜之領域，換言之於針形電極部層間絕緣膜 (2) 之開口部可形成做為底層之 R u 膜。

本例中，當以化學的機械的研磨法來去除 R u 膜時，

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (44)

在於針形電極部層間絕緣膜之表面形成 Si_3N_4 之檔止器為宜。

此檔止器乃在於化學的機械的研磨之後予以去除，或留存亦無妨。又在於化學的機械的研磨時，為了防止顆粒之落入於針形電極部層間絕緣膜 (3) 之孔部起見，埋入矽氧化膜為宜。此矽氧化膜係在於化學的機械的研磨後必須予以除去。

藉由化學的機械的研磨法而去除 Ru 膜之後，藉化學的氣相成長法來堆積 Ru 針形電極 (14) 。

Ru 針形電極之堆積條件乃使用 Ar 氣體為載體氣體之液體氣泡法來供給原料之

$\text{Ru}(\text{EtCp})_2$ [$\text{Ru}(\text{C}_2\text{H}_5\text{C}_5\text{H}_4)_2$]，堆積溫度係 200°C ，壓力 0.5 Torr ，為了促進原料之分解，在於成膜室之直前對於 Ru 原料混合了對於載體氣體之 Ar 而 1% 濃度之 O_2 。又 RuO_2 膜係不會形成，而可堆積 Ru 之金屬膜。

在此條件下，由於會發生堆積 Ru 膜時之對於底層膜之選擇性，因此如第 10 c 圖所示，在於孔之底面及側面乃會堆積 Ru 膜，惟在於針形電極部層間絕緣膜之上面，不會堆積 Ru 膜，所以層間絕緣膜之孔乃得由 Ru 所埋填。

在此階段，以化學的機械的研磨法來使 Ru 針形電極之表面予以平坦化亦可以。此時如將上述之 Si_3N_4 予以留存乃將成為研磨之擋止器。

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明(45)

此後，與實施例 2 同樣地形成由 SiO_2 所成之電容部層間絕緣膜 (3)，及由 Ru 所成之下部電極 (10)，以及由 BST 膜所成之氧化物介電體 (6) 及 Ru 膜所成之上部電極 (7) (第 10 d 圖)。

使用此實施例 7 即由埋填而很容易形成 Ru 針形電極也。

氧化物介電體膜之材料乃不侷限於上述之鈦酸鋇鋁，鋇氧化物，鈦酸鋁，鈦酸鋇酸鉛，BST 強介電體均可使用。

下部電極及上部電極之材料係不限於上述之 Ru，亦可以使用 Pt，Ir 等。

又爲了形成上述下部及上部電極之用之化學的氣相成長法之原料乃使用上述實施例 4 所述之 Ru 之有機化合物材料中之任何一者均可以獲得同樣之效果。

再者，將上述原料稀釋於乙醚化合物溶媒亦可以獲得相同之效果。

下部 Ru 電極之堆積條件乃與上述實施例 4 所述之條件相同就可。

< 實施例 8 >

參照第 11 a ~ 11 d 圖說明實施例 8。本實施例乃以化學的氣相成長法以二階段地而選擇地堆積 Ru 膜來形成凸型之下部 Ru 電極者。

首先對於由 Ru 所成之針形電極 (1) 及 SiO_2 所成

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (46)

之針形電極部層間絕緣膜 (2) 上，以甲矽烷氣體為原料之電漿 C V D 法來堆積膜厚 4 0 0 n m 之由 S i O₂ 所成之電容部層間絕緣膜 (3) 用層。

而後以習知之光蝕法而塗佈抗蝕劑，予以顯像，以它做為遮蔽罩而將電容部層間絕緣膜 (3) 用層乾式蝕刻到針形電極 (1) 之表面，而形成了電容部層間絕緣膜 (3)。蝕刻加工形狀乃使孔形成為橢圓筒形狀。而將孔利用做為下部電極也。

去除抗蝕劑之後，以化學的氣相成長法全面地堆積第 1 之下部 R u 電極 (1 1 a)。

R u 下部電極之堆積條件乃，以做為載體氣體而使用之 A r 之液體氣泡法來供給原料之 R u (E t C p)₂ [R u (C₂ H₅ C₅ H₄)，堆積溫度 2 3 0 ℃，壓力係 0 . 5 T o r r。為了促進原料之分解，在於成膜室之直前而對於載體氣體之 A r 而將 1 % 之濃度之 O₂ 氣體混合於 R u 原料。又，R u O₂ 膜係不會被形成會堆積 R u 之金屬膜。

接著，以化學的機械的研磨法來去除形成於電容部層間絕緣膜 (3) 上面之 R u 膜 (第 1 1 b 圖)。依此方法而可以對於藉化學的氣相成長法而埋填 R u 膜之領域，換言之在於電容部層間絕緣膜 (3) 之孔之側面及底面可以形成做為底層之 R u 膜也。

本例中，當以化學的機械的研磨法來去除 R u 膜時，在於電容部層間絕緣膜之表面部形成 S i₃ N₄ 等之擋止器

(請先閱讀背面之注意事項再填寫本頁)

寫

訂

1

經濟部智慧財產局員工消費合作社印製

五、發明說明 (47)

爲宜。

此擋止器乃在於化學的機械的研磨之後予以去除或留存亦無妨。又在於化學的機械的研磨時，爲了防止顆粒之落入於電容部層間絕緣膜 (3) 之孔起見埋入矽氧化膜爲宜，此矽氧化膜係在化學的機械研磨之後必須去除。

又在此階段，以熱處理而燒緊第 1 之下部 R u 電極爲宜，熱處理條件乃在於氬氣環境中，700℃ 1 分鐘程度就可以。以化學的機械的研磨之去除 R u 膜之後，以化學的氣相成長法來堆積第 2 之下部 R u 電極 16。

R u 下部電極之堆積條件乃使用 A r 氣體爲載體氣體之液體氣泡法來供給原料之

$Ru(EtCp)_2$ [$Ru(C_2H_5C_5H_4)_2$]，堆積溫度係 200℃，壓力 0.5 Torr，爲了促進原料之分解，在於成膜室之直前對於 R u 原料混合了對於載體氣體之 A r 而 1% 濃度之 O_2 。又 RuO_2 膜係不會形成，而可堆積 R u 之金屬膜。

在此條件下，由於會發生堆積 R u 膜時之對於底層膜之選擇性，因此如第 11 c 圖所示，在於孔之底面及側面乃會堆積 R u 膜，惟在於電容部層間絕緣膜 (3) 之上面，不會堆積 R u 膜，所以層間絕緣膜之孔乃得由 R u 所埋填。

在此階段，以化學的機械的研磨法來使下部 R u 電極之表面予以平坦化亦可以。此時將上述之 Si_3N_4 膜予以留存時即將成爲研磨之擋止器。埋入了 R u 膜之後，去除

五、發明說明 (48)

了電容部層間絕緣膜 (3) 就可以形成凸型之下部 R u 電極。

本例中，爲了防止由後熱處理而下部 R u 電極之變形起見，在於去除電容層間絕緣膜 9 3) 之前，藉熱處理而將下部 R u 電極予以燒緊 (densify) 爲宜。具體的做法係在於不活性環境中，例如於 A r (氬) 氣體中，實施 7 0 0 ° C 1 分鐘之熱處理。熱處理溫度乃較介電體氧化膜之結晶化用之熱處理溫度爲高之溫度爲宜。

此後，藉由化學的氣相成長法來依序堆積了由 B S T 膜所成之氧化物介電體 (6) ，及由 R u 膜所成之上部電極 (7) 。（第 1 1 d 圖）。

B S T 膜之堆積條件係以使用 A r 爲載體氣體之液體氣泡法來供給 B a 之原料爲

$B a (D P M) _2 [B a \{ (C H _3) _3 C C O C H _2 C O C (C H _3) _3 \} _3]$ ，做爲 S r 之原料爲

$S r (D P M) _2 [S r \{ (C H _3) _3 C C O C H _2 C O C (C H _3) _3 \} _3]$ 做爲 T i 之原料爲 $T i (O C _3 H _7) _4$ 。

堆積溫度爲 3 5 0 ° C ，壓力爲 0 . 5 T o r r 。

B S T 膜之堆積後，爲了促進 B S T 膜之結晶化起見實施了熱處理，熱處理條件乃在於氧氣氣流中，6 0 0 ° C ，3 0 秒鐘。

B S T 膜之熱處理後所堆積之上部電極之 R u 之成長條件係以使用 A r 氣體爲載體氣體之液體氣泡法來供給原料之 $R u (E t C p) _2 [R u (C _2 H _5 C _5 H _4) _2]$ ，堆

(請先閱讀背面之注意事項再填寫本頁)

訂

經濟部智慧財產局員工消費合作社印製

五、發明說明(49)

積溫度為 230°C ，壓力為 0.5 Torr 。

惟，在於成膜室之直前，與 Ru 原料混合了對於載體氣體之 Ar 而 10% 之 O_2 氣體。又，膜不會被氧化而很容易實現 Ru 之金屬膜也。

依此實施例 8 時很容易實現凸型之下部 Ru 電極。

使用此實施例 8 時，很容易實現凸型之下部 Ru 電極。

氧化物介電體膜之材料乃不侷限於上述之鈦酸鋇鋁，鋇氧化物，鈦酸鋁，鈦酸鋯酸鉛，S B T 強介電體均可使用。

下部電極及上部電極之材料不限於上述 Ru，Pt 或 Ir 亦可以使用。

上述之下部電極形成用之化學的氣相成長法之原料乃使用上述實施例 4 所述之 Ru 之有機化合物之任一者均可以獲得同樣之效果。

將上述之原料稀釋於乙醚化合物溶媒也可以獲得同樣之效果。

第 2 之下部 Ru 電極 (16) 之堆積條件並侷限於上述，只要在於 SiO_2 膜上會形成膜但是在於成膜防止膜上不會發生底層選擇性之條件下實施堆積即可以獲得上述之效果。

具體的說，壓力乃超過 0.1 Torr ，且不超過 10 Torr 係必要條件。形成溫度乃超過 150°C 而不超過 300°C 係必要者。但是將 Ru 原料稀釋於乙醚化合

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (50)

物溶媒時，可以獲得Ru之選擇性之條件乃由50℃而移位至100℃之高溫側。所以形成溫度即超過200℃而不超過400℃乃必要者。

又爲了促進原料之分解而使之含有於環境之氧氣係超過0.01%而不超過70%之濃度乃必要也。

< 實施例 9 >

參照第12a~12d圖說明實施例9，本實施例乃與實施例8同樣以化學的氣相成長法之二階段來選擇的堆積Ru膜，由而形成凸型之下部Ru電極，惟利用成膜防止層之點係與實施例8不同。

首先對於由Ru所成之針形電極1及SiO₂所成之針形電極部層間絕緣膜2上，以甲矽烷氣體爲原料之電漿CVD法來堆積膜厚400nm之由SiO₂所成之電容部層間絕緣膜(3)用層。接著以DC反應性濺射法堆積由膜厚50nm之由TiN膜所成之成膜防止膜(4)用層。

TiN膜之濺射條件係，使用純度99.99%之Ti陰極靶，基板溫度係500℃，入射電力12kW，Ar/N₂流量比1/7，壓力爲1mTorr。而後以習知之光蝕法而塗佈抗蝕劑，予以顯像以它爲遮蔽罩而將成膜防止膜(4)用層乾式蝕刻到電容部層間絕緣膜(3)用層之表面而形成了成膜防止膜4。又成膜防止膜4之蝕刻加工形狀乃使孔形成爲橢圓形狀。

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (51)

接著，去除抗蝕劑之後，以成膜防止膜 (4) 為遮蔽罩而將電容部層間絕緣膜 (3) 用層乾式蝕刻到針形電極 (1) 之表面，而形成電容部層間絕緣膜 (3) (第 1 2 a 圖)。

以此方法，在於不欲堆積下部電極之 Ru 膜之領域，換言之於電容部層間絕緣膜 (3) 之上面，自己整合地可形成成膜防止膜 (4)。又電容部層間絕緣膜之蝕刻加工形狀係使孔形成為橢圓筒形。而將孔之底及及側面 (內面) 利用於形成電容之下部電極。

之後，藉化學的氣相成長法堆積膜厚 5 0 n m 之由 Ru 所成之第 1 下部電極 (1 5)。Ru 下部電極之堆積條件係該原料 (有機鈦化合物) 例如

$Ru(EtCp)_2$ [$Ru(C_2H_5C_5H_4)_2$] 乃藉由做為載體氣體而使用 Ar 之液體氣純化法來供給。堆積溫度係 2 3 0 ℃，壓力係 0 . 5 T o r r 者。為了促進原料之分解，對於載體氣體之 Ar 而將 1 % 之濃度之 O_2 氣體在於成膜室之直前而混合於 Ru 原料。又， RuO_2 膜係不會被形成會堆積 Ru 之金屬膜。在此條件下會發生 Ru 膜堆積之對於底層之選擇性。因此如第 1 2 b 圖所示，在於孔之底面 (由 Ru 所成之針形電極 (1) 上及由 SiO_2 所成之針形電極部層間絕緣膜 (2) 上) 與孔之內面會堆積 Ru 膜，惟在於電容部層間絕緣膜之上面 (由 TiN 膜所成之成膜防止膜 (4) 上) 不會堆積 Ru 膜。

在此階段切除成膜防止層 (4) 亦可以，或在於後述

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (52)

之第 2 之下部 R u 電極之被形成後予以去除亦可以。又在此階段，藉由熱處理來燒緊第 1 下部 R u 電極為宜，熱處理條件乃，例如氬氣環境中，700℃，1 分鐘程度為宜。

接著，以化學的氣相成長法來堆積第 2 下部 R u 電極 (16)。

R u 下部電極之堆積條件乃使用 A r 氣體為載體氣體之液體氣泡法來供給原料之

R u (E t C p)₂ [R u (C₂H₅C₅H₄)₂，堆積溫度係 200℃，壓力 0.5 Torr，為了促進原料之分解，在於成膜室之直前對於 R u 原料混合了對於載體氣體之 A r 而 1% 濃度之 O₂。又 R u O₂ 膜係不會形成，而可堆積 R u 之金屬膜。

在此條件下，由於會發生堆積 R u 膜時之對於底層膜之選擇性，因此如第 12 b 圖所示，在於孔之底面及側面會堆積 R u 膜，惟在於電容部層間絕緣膜 (3) 之上面不會堆積 R u 膜，所以層間絕緣膜之孔乃得由 R u 所埋填。

在此階段而以化學的機械的研磨法來使下部 R u 電極之表面予以平坦化亦可以。此時成膜防止膜 (4) 將成為研磨之擋止器。埋入了 R u 膜之後，去除了電容層間絕緣膜 (3) 就可以形成凸型之下部 R u 電極 (第 6 (c) 圖)。

本例中，為了防止由後熱處理而下部 R u 電極 (5) 之變形起見，在於去除電容層間絕緣膜 (3) 之前，藉熱

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (53)

處理而將下部 R u 電極 (1 5) 予以燒緊 (densify) 爲宜。具體的做法係在於不惰性環境中，例如於 A r (氬) 氣體中，實施 7 0 0 ° C 1 分鐘之熱處理。熱處理溫度乃較介電體氧化膜之結晶化用之熱處理溫度爲高之溫度爲宜。

此後，藉由化學的氣相成長法來依序堆積了由 B S T 膜所成之氧化物介電體 (6)，及由 R u 膜所成之上部電極 (7)。(第 1 2 (d) 圖)。

B S T 膜之堆積條件係以使用 A r 爲載體氣體之液體氣泡法來供給 B a 之原料爲

$B a (D P M) _ 2 [B a \{ (C H _ 3) _ 3 C C O C H _ 2 C O C (C H _ 3) _ 3 \} _ 3]$ ，做爲 S r 之原料爲

$S r (D P M) _ 2 [S r \{ (C H _ 3) _ 3 C C O C H _ 2 C O C (C H _ 3) _ 3 \} _ 3]$ 做爲 T i 之原料爲 $T i (O C _ 3 H _ 7) _ 4$ 。

堆積溫度爲 4 1 0 ° C，壓力爲 0 . 5 T o r r。

B S T 膜之堆積後，爲了促進 B S T 膜之結晶化起見實施了熱處理，熱處理條件乃在於氧氣氣流中，6 0 0 ° C，1 分鐘。

B S T 膜之熱處理後所堆積之上部電極之 R u 之成長條件係以使用 A r 氣體爲載體氣體之液體氣泡法來供給原料之 $R u (E t C p) _ 2 [R u (C _ 2 H _ 5 C _ 5 H _ 4) _ 2]$ ，堆積溫度爲 2 3 0 ° C，壓力爲 0 . 5 T o r r。

惟，在於成膜室之直前，與 R u 原料混合了對於載體氣體之 A r 而 1 0 % 之 O _ 2 氣體。

又，膜不會被氧化，堆積了 R u 之金屬膜。

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明(54)

依此實施例 9 時很容易實現凸型之下部 R u 電極。

氧化物介電體膜之材料乃不侷限於上述之鈦酸鋇鋇，鋇氧化物，鈦酸鋇，鈦酸鋇酸鉛，B S T 強介電體均可使用。

下部電極及上部電極之材料係不限於上述之 R u。亦可以使用 P t，I r 等。

又爲了形成上述下部及上部電極之用之化學的氣相成長法之原料乃使用上述實施例 4 所述之 R u 之有機化合物材料中之任何一者均可以獲得同樣之效果。

再者，將上述原料稀釋於乙醚化合物溶媒亦可以獲得相同之效果。

第 2 下部 R u 電極 (1 6) 之堆積條件乃與上述實施例 8 所述之件相同就可。

< 實施例 1 0 >

參照第 1 3 a ~ 1 3 c 圖說明實施例 1 0，本實施例係以濺射法及化學的氣相成長法之二階段而形成上部 R u 電極者。

首先，於由 R u 所成之針形電極 (1) 及由 S i O₂ 所成之針形電極部層間絕緣膜 2 上，形成下部 R u 電極 (5) 及例如由 B S T 所成之氧化物介電體 (6)。

下部電極乃藉如實施例 3，6，8 或 9 所述之化學的氣相成長法而使用將 R u 膜埋填於孔之製程來形成。

B S T 膜之堆積條件乃，以使用 A r 爲載體氣體之液

五、發明說明 (55)

體氣泡法來供給，做為 B a 原料為

$Ba(DPM)_2 \{ Ba \{ (CH_3)_3 CCOCH_2CO C$
 $(CH_3)_3 \}_3$ ，做為 S r 原料使用

$Sr(DPM)_2 \{ Sr \{ (CH_3)_3 CCOCH_2CO C$
 $(CH_3)_3 \}_3$ ，做為 T i 原料而使用 $Ti(OCH_7)_4$
，堆積溫度係室溫，入射電力 1 k W 壓力為 1 m T o r r
。

接著，以相當於膜厚 5 n m 之濺射法而堆積第 1 上部
R u 電極 1 7。R u 膜之濺射條件係使用純度 9 9 . 9 9
% 之 R u 陰極靶，基板溫度係室溫，入射電力 1 k W，壓
力係 1 m T o r r，由於濺射法之分步敷層性劣，因此誇
大的繪時，梯階差部之底部之膜厚變薄成為第 1 3 b 圖所
示之形狀。

接著以化學氣相成長法來堆積第 2 之上部 R u 電極。
堆積條件乃，藉由使用 A r 氣體為載體氣體之液體氣泡法
來供給原料之

$Ru(EtCp)_2 \{ Ru(C_2H_5C_5H_4)_2$ ，堆積溫
度係 2 0 0 ℃ 壓力係 0 . 5 T o r r。為了促進原料之分
解，在於成膜室之直前而與 R u 原料混合了對於載體氣體
之 A r 而 1 % 濃度之 O_2 氣體。

又 RuO_2 膜不會被形成地可以形成 R u 金屬。化學的
氣相成長法乃由於分步敷層性良好，因此在於梯階差部之
底部亦能形成充分厚度之 R u 膜。

如果不在於藉濺射法所形成之第 1 上部 R u 電極 (

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (56)

17) 地在於氧化物介電體 (6) 上直接以化學的氣相成長法形成第 2 上部 Ru 電極 (18) 時，即由於熱而在氧化物介電體膜之表面發生氧氣缺損，致使電容之洩漏流會增加，同時電極之形成環境本身會污染介電體界面而使電容特性劣化。因此依本實施例地，藉濺射法而於低溫中形成上部電極而後藉由化學的氣相成長法來完成上部電極之製程乃很理想。

氧化物介電體之材料乃不限於上述之鈦酸鋇鋁，鉬酸氧化物，鈦酸鋁，鈦酸鋳酸鉛，S B T 強介電體均可使用。

上部電極之材料不限於上述 Ru，Pt，Ir 均可使用。

上述第 2 上部電極形成用之化學的氣相成長法之原料乃上述實施例 4 所述之 Ru 之有機化合物之材料之任一者均可以獲得同樣之效果。又將上述原料稀釋於乙醚化合物溶媒亦可以獲得相同之效果。

藉由化學氣相成長法之上部 Ru 電極 (18) 之堆積條件不限於上述，於 Ru 膜上可以形成膜之條件地實施堆積，就可獲得上述之效果。具體的做法乃，壓力超過 0 .

1 T o r r，且不超過 10 T o r r 為必要形成溫度係超過 150℃ 而不超過 350℃ 係必要，但是將 Ru 原料稀釋於乙醚化合物溶媒時可以獲得 Ru 之選擇性之條件將由 50℃ 而移位至 100℃ 高溫側所以形成溫度乃超過

200℃ 而不超過 450℃ 為必要。又為了促進原料之分

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (57)

解，含於環境氣之氧氣之濃度乃超過 0 . 0 1 % 而不超過 7 0 % 之濃度為必要者。

< 實施例 1 1 >

參照第 1 4 a ~ 1 4 d 圖說明實施例 1 1 。本實施例乃以濺射法及化學的氣相成長法之二階段而選擇的堆積 R u 膜來形成凹型之下部 R u 電極者。

首先對於由 R u 所成之針形電極 (1) 及 S i O ₂ 所成之針形電極部層間絕緣膜 (2) 上，以甲矽烷氣體為原料之電漿 C V D 法來堆積膜厚 4 0 0 n m 之由 S i O ₂ 所成之電容部層間絕緣膜 (3) 用層。

而後以習知之光蝕法而塗佈抗蝕劑，予以顯像，以它做為遮蔽罩而將電容部層間絕緣膜 (3) 用層乾式蝕刻到針形電極 (1) 之表面，而形成了電容部層間絕緣膜 (3) 。蝕刻加工形狀乃使孔形成為橢圓筒形狀，而將孔利用做為下部電極也。

去除抗蝕劑之後，以濺射法堆積相當於膜厚 2 0 n m 之第 1 下部 R u 電極 (1 1) 。

R u 膜之濺射條件係，使用純度 9 9 . 9 9 % 之 R u 陰極靶，基板溫度係 3 6 0 ° C ，入射電力 1 K W ，壓力係 1 m T o r r 。

由於濺射法係分步敷層性 (段差披覆性) 劣，因此如果強調膜厚之分佈來描繪時，即孔之側面及底面之膜厚變薄，而呈第 1 4 a 圖所示之形狀。接著，以化學的機械的

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明(58)

研磨法來去除形成於電容部層間絕緣膜(3)上面之Ru膜(第14b圖)。依此方法而可以對於藉化學的氣相成長法而埋填Ru膜之領域，換言之在於電容部層間絕緣膜(3)之孔之側面及底面可以形成做為底層之Ru膜也。

本例中，當以化學的機械的研磨法來去除Ru膜時，在於電容部層間絕緣膜之表面部形成 Si_3N_4 等之擋止器為宜。

此擋止器乃在於化學的機械的研磨之後予以去除或留存亦無妨。又在於化學的機械的研磨時，為了防止顆粒之落入於電容部層間絕緣膜(3)之孔起見埋入矽氧化膜為宜，此矽氧化膜係在化學的機械研磨之後必須去除。

在於由上述之化學的機械的研磨法之Ru膜之去除後，藉由化學的氣相成長法來堆積第2下部Ru電極(12)。

第2之Ru下部電極之堆積條件乃，以做為載體氣體而使用之Ar之液體氣泡法來供給原料之

$\text{Ru}(\text{EtCp})_2[\text{Ru}(\text{C}_2\text{H}_5\text{C}_5\text{H}_4)]$ ，堆積溫度 200°C ，壓力係 0.5 Torr 。為了促進原料之分解，在於成膜室之直前而對於載體氣體之Ar而將1%之濃度之 O_2 氣體混合於Ru原料。又， RuO_2 膜係不會被形成會堆積Ru之金屬膜。在此條件下會發生Ru膜堆積之對於底層之選擇性。因此如第14c圖所示，在於孔之底面及側面會有Ru膜之堆積，惟在於電容部層間絕緣膜之上面不會有Ru膜之堆積。

(請先閱讀背面之注意事項再填寫本頁)

訂

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明(59)

於是爲了防止由後熱處理而有第2之下部Ru電極之變形起見，在於去除電容部層間絕緣膜(3)之前，以熱處理來燒緊下部Ru電極爲宜。具體的說，在於惰性環境中，例如以氬氣中實施700℃，1分鐘之熱處理爲宜。熱處理溫度乃比介電體氧化膜之結晶化熱處理溫度爲高溫爲宜。

此後藉化學的氣相成長法而依序堆積由BST膜所成之氧化物介電體(6)及由Ru膜所成之上部電極(7)。(第14d圖)。

BST膜之堆積條件乃做爲Ba原料而採用
 $Ba(DPM)_2 \{ Ba \{ (CH_3)_3 CCOCH_2COCH_2COCH_3 \}_3 \}$ 做爲Sr原料而使用
 $Sr(DPM)_2 \{ Sr \{ (CH_3)_3 CCOCH_2COCH_2COCH_3 \}_3 \}$ 。

做爲Ti原料係Ti(OCH₃CH₂)₄而以使用Ar爲載體氣體之液體氣泡法來供給這些原料。堆積溫度係410℃，壓力係0.5 Torr。

在於BST膜之堆積後，爲了促進BST膜之結晶化而實施熱處理，熱處理條件係在於氧氣氣流中，以600℃，20秒鐘。

於BST膜之熱處理後堆積之上部電極之Ru之成長條件乃使用以Ar爲載體氣體之液體氣泡法來供給原料之Ru(EtCp)₂ [Ru(C₂H₅C₅H₄)₂]，而堆積溫度係230℃壓力係0.5 Torr。惟對於載體氣體

經濟部智慧財產局員工消費合作社印製

五、發明說明(60)

之 A r 而將 10% 之 O_2 氣體在於成膜室之直前而予以混合於 R u 原料。又 R u O_2 膜不會被氧化地可以堆積 R u 之金屬膜。

使用此實施例 11 時容易實現凸型之下部 R u 電極。

氧化物介電體膜之材料亦不限於上述之鈦酸鋇鋁，鉬酸氧化物，鈦酸鋁，鈦酸鋇酸鉛，S B T 強介電體均可使用。

下部電極及上部電極之材料不限於上述 R u，P t，I r 亦可以使用。

上述之第 2 下部電極及上部電極形成用之化學的氣相成長法之原料乃使用上述實施例 4 所述之 R u 之有機化合物之任一者均可以獲得同樣之效果。

將上述之原料稀釋於乙醚化合物溶媒也可以獲得同樣之效果。

下部 R u 電極 (12) 之堆積條件乃不限於上述，與實施例 8 所述之相同條件亦可以。

< 實施例 12 >

以第 15 圖說明實施例 12。這是在於實施例 1 所說明之沒有形成成膜防止膜之 T i N 膜之領域，選擇的堆積下部電極之 R u 膜，而後使用將該成膜防止膜之 T i N 膜形成爲非導電性，由而使電氣的分離電容間之製程而製作容量記憶元件者。

於 S i 基板 (19) 上形成由熱氧化之元件分離領域

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (61)

(isolation regions) (2 0) , 及藉由離子打入之擴散層 (2 1) 。而在該上面形成由多晶矽 (2 2) 及 $W S i _2$ (2 3) 之疊層所成之字線。而後在於由 $S i N _4$ 所成之阻擋阻層 (2 5) 上, 形成由多晶矽 (2 6) 及 $W S i _2$ (2 7) 之疊層所成之位元線。又於 $S i O _2$ 所成之針形電極部層間絕緣膜 (3 0) 間形成由多晶矽所成之針形電極 (2 4) 及由 $T i N$ 所成之針形電極 (2 8) 及由 $R u$ 所成之針形電極 (2 9) 。由此疊層針形電極而電氣的連接電晶體之擴散層 (2 1) 與電容之下部電極 3 3 。此後使用實施例 1 所說明之製程而形成: 由 $S i O _2$ 所成之電容部層間絕緣膜 (3 1) , 由 $T i O _2$ 所成之分離層 (3 2) , 由 $R u$ 所成之下部電極 (3 3) , 由 $B S T$ 所成之容量絕緣膜 (3 4) , 由 $R u$ 所成之上部電極 (3 5) 。又於電容之上部形成由 $S i O _2$ 所成之配線部層間絕緣膜 (3 6) , 及由 W 所成之第二配線層 (3 7) 。經查證此容量記憶元件之記憶動作之結果, 確認獲得了所欲之特性。

對於實施例 1 所說之沒有形成成膜防止膜之領域而藉由化學的氣相成長法而選擇的堆積下部 $R u$ 電極, 而後將該成膜防止膜予以非導電性化而實施電容間之電氣的分離之製程製作了容量記憶元件。而不限於此對於實施例 2 所說明之沒有形成成膜防止膜之領域亦藉由化學的氣相成長法而選擇的堆積下部 $R u$ 電極, 而後選擇的去除該成膜防止膜, 以資實施電氣的分離電容間之分離之製程製作了容量記憶元件, 均獲得所欲之記憶動作之特性。

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明(62)

又，對於實施例 3 所說明之沒有形成成膜防止膜之領域而藉由化學的氣相成長法而選擇的堆積下部 Ru 電極以資埋填孔而形成凸型之下部電極之製程來製作容量記憶元件，亦可以獲得所欲之記憶動作之特性。

又，對於實施例 4 所說明之沒有形成成膜防止膜之領域，藉由化學的氣相成長法而選擇的堆積 Ru 膜由而埋填孔以資形成針形電極，而後將成膜防止膜予以非導電性化，由而實施針形電極間之電氣的分離之製程來製作容量記憶元件，亦可以獲得所欲之記憶動作之特性。

又對於實施例 5 所說明之沒有形成成膜防止膜之領域，藉由化學的氣相成長法而選擇的堆積 Ru 膜由而埋填孔，而後選擇的去除成膜防止膜，由而實施針形電極間之電氣的分離之製程而製作容量記憶元件亦可獲得所欲之記憶動作之特性。

又，對於實施例 6 所說明之藉由濺射法而形成有 Ru 膜之領域，藉由化學氣相成長法而選擇的堆積 Ru 膜，以資埋填孔而形成凸型之下部電極之製程來製作容量記憶元件亦能獲得所欲之記憶動作之特性。

又對於實施例 7 所說明之以濺射法形成 Ru 膜之領域，藉由化學的氣相成長法而選擇的堆積 Ru 膜以埋填孔而形成針形電極之製作容量記憶元件亦可以獲得所欲之記憶動作之特性。

又對於實施例 11 所說明之以濺射法形成 Ru 膜之領域，藉由化學的氣相成長法選擇的堆積 Ru 膜，由而形成

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明(63)

凹型換言之薄膜之下部電極之製程製作容量記憶元件亦可以獲得所欲之記憶動作特性。

又對於實施例 8 所說明之以化學的氣相成長法形成有第 1 Ru 膜之領域，選擇的堆積藉由化學的氣相成長法之第 2 Ru 膜，以資埋填孔而形成凸型之下部電極之製程來製作容量記憶元件亦可以獲得所欲之記憶動作之特性。

又，對於實施例 9 所說明之沒有形成成膜防止膜之領域藉由化學的氣相成長法選擇的堆積第 1 Ru 膜，而後對於形成有第 1 Ru 膜之領域，選擇的堆積藉由化學的氣相成長法之第 2 Ru 膜，埋填孔以資形成凸型之下部電極之製程製作容量記憶元件亦可以獲得所欲之記憶動作之特性。

又在於實施例 10 所說明之氧化物介電體膜上，形成藉由濺射法之 Ru 膜，而後對於形成 Ru 膜之領域，以化學的氣相成長法堆積 Ru 膜，以資形成上部電極之製程來製作記憶元件亦可以獲得所欲之記憶動作之特性。

如上所述，使用 Ru 下部電極之電容中，藉由自己整合的可以達成電容間之電氣的分離，因此可以省略藉由濺射蝕刻來加工下部電極之製程（過程）。

又亦容易製作埋填（埋入）型之下部電極，針形電極，或上部電極之形成亦變為很容易。

由而可以實現，由半導體容量元件之微細化所致之高積體化，由製程之簡略化所致之良品質之提高，由削減製

（請先閱讀背面之注意事項再填寫本頁）

訂

五、發明說明 (64)

程 (過程) 數所致之低成本化等等。

圖式之簡單說明

第 1 a - 1 c 圖，係表示說明由本發明人等所試作檢討之構造之製造過程之斷面圖。

第 2 a - 2 c 圖係表示說明中本發明人等所試作檢討之構造之製造過程之斷面圖。

第 3 a - 3 c 圖係表示由本發明人等所解明之 R u 膜之堆積速度之對於底層膜之依存性之圖。

第 4 a - 4 d 圖係表示說明本發明之實施例 1 之製造過程之斷面圖。

第 5 a - 5 d 圖係表示說明本發明之實施例 2 之製造過程之斷面圖。

第 6 a - 6 d 圖係表示說明本發明之實施例 3 之製造過程之斷面圖。

第 7 a - 7 d 圖係表示說明本發明之實施例 4 之製造過程之斷面圖。

第 8 a - 8 d 圖係表示說明本發明之實施例 5 之製造過程之斷面圖。

第 9 a - 9 d 圖係表示說明本發明之實施例 6 之製造過程之斷面圖。

第 1 0 a - 1 0 d 圖係表示說明本發明之實施例 7 之製造過程之斷面圖。

第 1 1 a - 1 1 d 圖係表示說明本發明之實施例 8 之

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明 (65)

製造過程之斷面圖。

第 1 2 a - 1 2 d 圖係表示說明本發明之實施例 9 之製造過程之斷面圖。

第 1 3 a - 1 3 d 圖係表示說明本發明之實施例 1 0 之製造過程之斷面圖。

第 1 4 a - 1 4 d 圖係表示說明本發明之實施例 1 1 之製造過程之斷面圖。

第 1 5 圖係說明本發明之實施例 1 2 之半導體裝置之斷面圖。

符號說明

- 1 針形電極
- 2 針形電極部層間絕緣膜
- 3 電容部層間絕緣膜
- 4 成膜防止膜
- 5 下部 R u 電極
- 6 氧化物介電體
- 7 上部電極
- 8 分離層
- 9 R u 針形電極
- 1 0 下部電極
- 1 1 下部 R u 電極 (濺射法)
- 1 2 下部 R u 電極 (化學的氣相成長法)
- 1 3 R u 針形電極 (濺射法)

(請先閱讀背面之注意事項再填寫本頁)

訂

五、發明說明(66)

- 1 4 R u 針形電極 (化學的氣相成長法)
- 1 5 第 1 下部 R u 電極 (化學的氣相成長法)
- 1 6 第 1 下部 R u 電極
- 1 7 上部 R u 電極 (濺射法)
- 1 8 上部 R u 電極 (化學的氣相成長法)
- 1 9 基板 (S i)
- 2 0 元件分離層 (S i O ₂)
- 2 1 擴散層
- 2 2 字線 (多晶矽)
- 2 3 字線 (W S i ₂)
- 2 4 針形電極 (多晶矽)
- 2 5 阻擋層 (S i ₃ N ₄)
- 2 8 針形電極
- 2 9 針形電極
- 3 2 分離層 (T i O ₂)
- 3 3 下部電極
- 3 5 上部電極
- 3 6 配線部層間絕緣膜 (S i O ₂)
- 3 7 第 2 之配線層 (W)

四、中文發明摘要 (發明之名稱： 半 導 體 裝 置 及 其 製 造 方 法)

本發明有關於記憶單元之電容之電極或針形電極之以化學的氣相成長法所形成之半導體裝置及其製造方法。在於具備有複數個之記憶單元之半導體裝置中，以形成有複數個之孔之層間絕緣膜上形成成膜防止膜，或於層間絕緣膜上及孔之內面及底面選擇的被形成種膜，利用成膜防止膜或種類而在層間絕緣膜上以底層依存性所發生之條件下以化學的氣相成長而堆積Ru，Ir或Pt之膜，由而下部電極係依照成膜防止膜或種膜之圖樣地被形成。而後在下部電極及成膜防止膜上，以規定之溫度地形成介電體膜。下部電極之材料係使用曝曬於此形成介電體膜之規定之溫度之下也不會喪失導電性者。又在於介電體膜上形成上部電極。藉由上部及下部電極及氧化物介電體膜而構成記憶體單元之電容者。

英文發明摘要 (發明之名稱：)

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

經濟部智慧財產局員工消費合作社印製

六、申請專利範圍

1 . 一種半導體裝置之製造方法，主要乃具備有，半導體基板及形成於該半導體基板上之分別備有電容之複數個之記憶單元而成之半導體裝置之製造方法中，其特徵為，具有：

於形成於上述半導體基板之上方之絕緣膜上，形成成膜防止膜之製程，及

貫穿上述成膜防止膜而在上述絕緣膜內形成複數個之孔之製程，及

利用成膜防止膜而只在上述絕緣膜內之孔之各內面及底面，以化學的氣相成長形成第 1 導電膜之製程，及

於上述第 1 導電膜上及上述成膜防止膜上，以規定之溫度地形成介電體膜之製程（上述第 1 導電膜之材料係曝曬於此形成介電體膜之規定溫度之下仍然不會喪失導電性之 R u ， P t 或 I r 者），及

於上述介電體膜上形成第 2 導電膜之製程，

而上述第 1 及第 2 導電膜及介電體膜乃構成上述電容者。

2 . 如申請專利範圍第 1 項所述之半導體裝置之製造方法，其中上述介電體膜係氧化物者。

3 . 如申請專利範圍第 1 項所述之半導體裝置之製造方法，其中上述成膜防止膜係由 T i 之氧化物，W 之氧化物，或 T a 之氧化物所成。

4 . 如申請專利範圍第 1 項所述之半導體裝置之製造方法，其中上述成膜防止膜係由 T i W ， T a ， T i N 或

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

六、申請專利範圍

W N 所成之導電性之成膜防止膜者。

5 . 如申請專利範圍第 4 項所述之半導體裝置之製造方法，其中具備，藉由使上述導電性之成膜防止膜予以氧化而變為非導電性之製程者。

6 . 如申請專利範圍第 4 項所述之半導體裝置之製造方法，其中於上述第 1 導電膜之形成製程與上述介電體膜之形成製程之間，再具備去除上述導電性之成膜防止膜之製程者。

7 . 如申請專利範圍第 1 項所述之半導體裝置之製造方法，其中上述第 1 導電膜之形成製程係於含氧化性氣體 0 . 1 % 以上 7 0 % 以下之濃度之環境中予以實施者。

8 . 如申請專利範圍第 1 項所述之半導體裝置之製造方法，其中上述第 1 導電膜之形成製程係於 2 0 0 ℃ 以上 4 5 0 ℃ 以下之溫度來實施者。

9 . 一種半導體裝置之製造方法，主要乃，具備：半導體基板及形成於該半導體基板上，分別備有電容之複數個之記憶單元之半導體裝置之製造方法中，

其特徵為具有：

於形成於上述半導體基板之上方之絕緣膜上形成成膜防止膜之製程，及

貫穿上述成膜防止膜而在上述絕緣膜內形成複數之孔之製程，及

利用上述成膜防止膜，將上述絕緣膜內之孔藉由化學的氣相成長以第 1 導電材料來埋填之製程，及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

去除了上述成膜防止膜及上述絕緣膜而使上述埋填之第 1 導電材料曝曬，以資形成互相分離之複數個之第 1 電極之製程，及

於上述第 1 電極上以規定之溫度形成介電體膜之製程（上述第 1 電極係曝曬於此形成介電體膜之規定溫度之下，仍然不會喪失導電性之 R u，P t 或 I r 者），

於上述介電體膜上形成做為第 2 電極之第 2 導電材料之膜之製程，及

上述第 1 及第 2 電極及介電體膜係構成上述電容者。

1 0．如申請專利範圍第 9 項之半導體裝置之製造方法，其中上述成膜防止膜係 T i 之氧化物，W 之氧化物或 T a 之氧化物者。

1 1．如申請專利範圍第 9 項之半導體裝置之製造方法，其中上述成膜防止膜係由 T i，W，T a，T i N 或 W N 所成之導電性之成膜防止膜者。

1 2．如申請專利範圍第 9 項之半導體裝置之製造方法，其中

第 1 導電膜之形成製程係氧化性氣體 0．1 % 以上 7 0 % 以下之濃度之環境中實施者。

1 3．如申請專利範圍第 9 項之半導體裝置之製造方法，其中第 1 導電膜之形成製程係於 2 0 0 ℃ 以上 4 5 0 ℃ 以下之溫度實施者。

1 4．一種半導體裝置之製造方法，主要乃具備有，半導體基體及形成於該半導體基板上之分別備有電容之複

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

六、申請專利範圍

數個之記憶單元之半導體裝置之製造方法中，其特徵為，具有：

於形成於上述半導體基板之上方之絕緣膜上形成成膜防止膜之製程，及

貫穿上述成膜防止膜地於上述絕緣膜內形成複數個之孔之製程，及

利用上述成膜防止膜，以化學的氣相成長將導電材料埋填上述絕緣膜內之孔，以資形成複數個之針形電極之製程，及

分別對應於上述針形電極地設置1個第1電極，而各第1電極係電氣的連接於所對應之針形電極地接觸於該針形電極地被形成之製程，及

於上述第1電極之上面，以規定之溫度而形成介電體膜之製程（上述第1電極乃由曝曬於形成此介電體膜之規定溫度之下也不喪失其導電性之Ru，Pt或Ir所成），及

於上述介電體膜上形成第2電極之製程，

上述第1及第2電極及介電體膜係構成上述電容者。

15．如申請專利範圍第14項所述之半導體裝置之製造方法，其中上述成膜防止膜係Ti之氧化物，W之氧化物或Ta之氧化物者。

16．如申請專利範圍第14項所述之半導體裝置之製造方法，其中上述成膜防止膜係由Ti，W，Ta，TiN或WN所成之導電性之成膜防止膜者。

六、申請專利範圍

1 7 . 如申請專利範圍第 1 6 項所述之半導體裝置之製造方法，其中再具有使上述導電性之成膜防止膜予以氧化而使之成為非導電性之製程者。

1 8 . 如申請專利範圍第 1 6 項所述之半導體裝置之製造方法，其中於上述針形電極之形成製程與上述第 1 電極之形成製程之間，再備有將去除上述導電性之成膜防止膜之製程者。

1 9 . 如申請專利範圍第 1 4 項所述之半導體裝置之製造方法，其中上述針形電極之形成製程係，於含氧化性氣體 0 . 1 % 以上 7 0 % 以下之濃度之環境中實施者。

2 0 . 如申請專利範圍第 1 4 項所述之半導體裝置之製造方法，其中上述針形電極之形成製程係於 2 0 0 ℃ 以上 4 5 0 ℃ 以下之溫度實施者。

2 1 . 一種半導體裝置之製造方法，主要乃具備有，半導體基板及形成於該半導體基板上之分別備有電容之複數個之記憶單元而成之半導體裝置之製造方法中，其特徵為，具有：

於形成於上述半導體基板之上方之絕緣膜內，形成複數之孔之製程，及

於上述絕緣膜上及分別於上述各孔之內面上及底面上，以濺射法形成第 1 導電材料之膜之製程，及

從上述絕緣膜上，去除上述第 1 導電材料之膜，以上述孔之內面上及底面上之第 1 導電材料之膜為種膜而使之留存之製程，及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

利用上述孔之內面上及底面上之種膜，藉化學的氣相成長法，以上述第 1 導電材料之同一材料來埋填上述絕緣膜內之孔之製程，及

去除上述絕緣膜而使上述埋填之第 1 導電材料露出以資形成互相分離之複數個之第 1 電極之製程，及

於上述第 1 電極上，以規定之溫度形成介電體膜之製程（上述第 1 導電材料係以形成此介電體膜之規定溫度所曝曬之下仍然不喪失導電性之 R_u ， P_t 或 I_r 所成），及

於上述介電體膜上形成做為第 2 電極之第 2 導電材料之膜之製程，及

上述第 1 及第 2 電極及介電體膜乃構成上述電容者。

22. 一種半導體裝置之製造方法，主要乃具備有，半導體基板及形成於該半導體基板上之分別備有電容之複數個之記憶單元而成之半導體裝置之製造方法中，其特徵為，具有：

於形成於上述半導體基板之上之絕緣膜內，形成複數個之孔之製程，及

分別於上述絕緣膜上及上述孔之各內面上及底面上，以化學的氣相成長而形成第 1 導電材料之膜之製程，及

從上述絕緣膜上去除上述第 1 導電材料之膜，而將上述孔之內面上及底面上之第 1 導電材料之膜做為種膜的予以留存之製程，及

利用上述孔之內面上及底面上之種膜，而藉化學的氣

六、申請專利範圍

相成長而將上述絕緣膜內之孔以與上述第 1 導電材料之相同之材料來埋填之製程，及

去除上述絕緣膜而將上述被埋填之第 1 導電材料露出，以資形成互相分離之複數個之第 1 電極之製程，及

於上述第 1 電極上，以規定之溫度形成介電體膜之製程（上述第 1 導電材料乃以經此形成介電體膜之規定溫度之曝曬之下不喪失導電性之 R_u ， P_t 或 I_r 所成），及

於上述介電體膜上形成做為第 2 電極之第 2 導電材料之膜之製程，及

上述第 1 及第 2 電極及介電體膜係構成上述電容者。

23. 一種半導體裝置之製造方法，主要乃具備有半導體基板及形成於該半導體基板上之分別備有電容之複數個之記憶單元而成之半導體裝置之製造方法中，其特徵為，具備：

於形成於上述半導體基板之上方之絕緣膜內形成複數個之孔之製程，及

分別於上述絕緣膜上及上述孔之各內面上及底面上，藉濺射而形成第 1 導電材料之膜之製程，及

從上述絕緣膜上去除上述第 1 導電材料之膜，而將上述孔之內面上及底面上之第 1 導電材料之膜做為種膜的予以留存之製程，及

利用上述孔之內面上及底面上之種膜，而只在上述孔之內面上及底面上藉由化學的氣相成長而形成與上述第 1 導電材料相同材料之膜以資形成第 1 電極之製程，及

（請先閱讀背面之注意事項再填寫本頁）

訂
線

六、申請專利範圍

於上述第 1 電極上，以規定之溫度形成介電體膜之製程（上述第 1 導電材料係由曝曬於此形成介電體膜之規定溫度之下，仍然不喪失導電性之 R_u ， P_t 或 I_r 所成），及

於上述介電體膜上形成做為第 2 電極之第 2 導電材料之膜之製程，

上述第 1 及第 2 電極，及介電體膜係構成上述電容者。

24．一種半導體裝置，具有：

半導體基板，及備有形成於該半導體基板之主面之源極領域及漏極領域之 MOS 電晶體，及電氣的連接於上述源極領域及漏極領域之一方之針形電極，及設於上述針形電極上之層間絕緣膜，及設置於該層間絕緣膜上之成膜防止膜，及貫穿該成膜防止膜而形成於上述層間絕緣膜上之孔之內面及底面而與上述針形電極電氣的被連接之由 R_u ， R_u 之氧化物， I_r ， I_r 之氧化物或 P_t 所成之第 1 電極，及設於該第 1 電極上及上述成膜防止膜上之氧化物介電體膜，及設於該氧化物介電體膜上之第 2 電極，以上述第 1 及第 2 電極及氧化物介電體膜而構成電容，為其特徵者。

25．如申請專利範圍第 24 項所述之半導體裝置，其中上述成膜防止膜乃由 T_i 之氧化物， W 之氧化物或 T_a 之氧化物所成者。

26．一種半導體裝置，主要乃，具有半導體基板及

六、申請專利範圍

形成於該半導體基板之複數個之記憶單元之半導體裝置中，其特徵為：

上述各記憶單元係分別包含，備有形成於上述半導體基板之表面之一對活性領域及在於半導體基板上而形成於上述一對之活性領域間之控制電極之開關電晶體或電容，而各記憶單元中上述一對之活性領域與控制電極之間形成有絕緣膜，

各記憶單元之上述電容乃，備有第 1 及第 2 電極，及挾接於這些之氧化物介電體膜，上述第 1 電極乃由 Ru，Ru 之氧化物，Ir，Ir 之氧化物或 Pt 所成，介著上述絕緣膜而電氣的連接於上述一對之活性領域之 1，上述電容係爲了增大電容而成爲具有對於上述基板呈非平行的部份之形狀，

上述記憶單元之鄰接電容之第 1 電極乃，由規定上述第 1 電極之圖樣之第 2 絕緣膜所分離，上述氧化物介電體之一部份係延伸於上述第 2 絕緣膜上者。

27. 一種半導體之製造方法，主要乃具有半導體基板，及形成於該半導體基板之複數個之記憶單元之半導體之製造方法，上述記憶單元係分別包含，具備有形成於上述半導體基板之表面之一對活性領域及在於半導體基板上而形成於上述一對之活性領域間之控制電極之開關電晶體及電容，

在於各記憶單元上，上述一對之活性領域與控制電極之間形成有絕緣膜，其特徵爲，上述製造方法乃具有：

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

將通過介置之絕緣膜而電氣的連接於上述一對之活性領域之一，做為上述電容之第1之電極而作用之第1導電膜形成為某一圖樣之製程（此製程係包含形成規定上述圖樣之成膜防止膜，及以該成膜防止膜所規定之圖樣地形成導電材料之層者），及

於上述第1導電膜上及在上述成膜防止膜上，以規定之溫度而形成介電體膜之製程（上述第1導電膜之材料係曝曬於形成此介電體膜之規定之溫度之下仍然不喪失導電性之由Ru，Pt或Ir所成），及

上述介電體膜上形成做為上述電容之第2電極而作用之第2導電膜之製程者。

28. 一種半導體裝置之製造方法，主要乃具有，半導體基板及形成於該半導體基板之分別備有電容之複數個之記憶單元之半導體裝置之製造方法中，其特徵為，具有：

在於形成於上述半導體基板之上方之絕緣膜內形成複數個之孔之製程，及

在於上述絕緣膜上及上述各孔之內面上及底面上形成第1導電材料之膜製程，及

從上述絕緣膜上去除上述第1導電材料之膜而將上述孔之內面上及底面上之第1導電材料之膜做為種膜地予以留存之製程，及

利用上述孔之內面上及底面上之種膜，而以化學的氣相成長，以與上述第1導電材料之相同材料來埋填上述絕

（請先閱讀背面之注意事項再填寫本頁）

訂線

六、申請專利範圍

緣膜內之孔之製程，及

去除上述絕緣膜而使上述埋填之第 1 導電材料以資形成互相分離之複數個之針形電極之製程，及

形成電氣的連接於上述針形電極之複數個之互相分離之第 1 電極之製程，及

於上述第 1 電極上以規定之溫度地形成氧化物介電體膜之製程（上述第 1 電極材料係由曝曬於形成此介電體膜之規定溫度之下仍然不喪失導電性之 R_u ， P_t 或 I_r 所成），及

於上述介電體膜上形成第 2 電極之製程，

上述第 1 及第 2 電極及介電體膜係構成上述電容者。

29．一種半導體裝置之製造方法，主要乃具有半導體基板及形成於該半導體基板之分別備有電容之複數個之記憶單元之半導體裝置之製造方法，其特徵為，具有：

在於形成於上述半導體基板之上方之絕緣膜上，形成成膜防止膜之製程，及

貫穿上述成膜防止膜而在於上述絕緣膜內形成複數個之孔之製程，及

利用上述成膜防止膜，而分別在上述各孔之內面上及底面上藉化學的氣相成長來形成第 1 導電材料之膜之製程，及

利用上述孔之內面上及底面上之種膜，而藉化學的氣相成長而以與上述第 1 導電材料相同之材料來埋填上述絕緣膜內之孔之製程，及

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

六、申請專利範圍

去除上述絕緣膜而使上述埋填之第 1 導電材料露出，以資形成互相被分離之複數個之第 1 電極之製程，及

在於上述第 1 電極上以規定之溫度形成介電體膜之製程（上述第 1 導電材料係曝曬於形成此介電體膜之規定溫度之下，仍然不喪失導電性之 R_u ， P_t 或 I_r 所成），及

於上述介電體膜上形成做為第 2 電極之第 2 導電材料之膜之製程，

上述第 1 及第 2 電極及介電體膜係構成上述電容者。

30．如申請專利範圍第 9 項所述之半導體裝置之製造方法，其中

上述第 2 導電材料膜之形成乃，包含在於上述介電體膜上以濺射法形成第 3 導電材料之膜之製程，及在於上述第 3 導電材料之膜上，以化學的氣相成長來形成第 4 導電材料之膜之製程者。

31．如申請專利範圍第 21 項所述之半導體裝置之製造方法，其中

上述第 2 導電材料膜之形成乃包含，在於上述介電體膜上以濺射法形成第 3 導電材料之膜之製程，及在於上述第 3 導電材料之膜之上面，以化學的氣相成長來形成第 4 導電材料之膜之製程者。

32．如申請專利範圍第 22 項所述之半導體裝置之製造方法，其中上述第 2 導電材料膜之形成乃包含，在於上述介電體膜上以濺射法形成第 3 導電材料之膜之製程，

六、申請專利範圍

及在於上述第 3 導電材料之膜之上面，以化學的氣相成長來形成第 4 導電材料之膜之製程者。

3 3 . 如申請專利範圍第 2 9 項所述之半導體裝置之製造方法，其中

上述第 2 導電材料之膜之形成乃，包含在於上述介電體膜上，以濺射法形成第 3 之導電材料之膜之製程，及在於上述第 3 之導電材料之膜之上面以化學的氣相成長來形成第 4 之導電材料之膜之製程者。


(請先閱讀背面之注意事項再填寫本頁)

裝


訂

線


第 1 圖 a




第 1 圖 b




第 1 圖 c




第 2 圖 a




第 2 圖 b




第 2 圖 c




第 3 圖 a




第 3 圖 b




第 3 圖 c




第 4 圖a




第 4 圖b




第 4 圖c




第 4 圖d




第 5 圖 a




第 5 圖 b




第 5 圖 c




第 5 圖 d




第 6 圖a




第 6 圖b




第 6 圖c




第 6 圖d




第 7 圖 a




第 7 圖 b




第 7 圖 c




第 7 圖 d




第 8 圖 a




第 8 圖 b




第 8 圖 c




第 8 圖 d




第 9 圖a




第 9 圖b




第 9 圖c



第 9 圖d




第 10 圖a




第 10 圖b




第 10 圖c




第 10 圖d




第 11 圖 a




第 11 圖 b




第 11 圖 c




第 11 圖 d




第 12 圖 a




第 12 圖 b




第 12 圖 c




第 12 圖 d




第 13 圖 a




第 13 圖 b




第 13 圖 c




第 14 圖 a




第 14 圖 b



第 14 圖 c



第 14 圖 d



第 15 圖

