



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2009-0077999
(43) 공개일자 2009년07월17일

(51) Int. Cl.

H02M 3/155 (2006.01) G05F 1/70 (2006.01)

(21) 출원번호 10-2008-0003738

(22) 출원일자 2008년01월14일

심사청구일자 없음

(71) 출원인

삼성전자주식회사

경기도 수원시 영통구 매탄동 416

(72) 발명자

성시풍

서울 강남구 개포동 주공아파트 31동 304호

(74) 대리인

서봉석, 서원호

전체 청구항 수 : 총 4 항


(54) 3상 역률 보상 장치

(57) 요약

본 발명은 3상 역률 보상 장치에 관한 것으로, 본 발명의 목적은 3상 역률 보상 장치를 3개의 단상 역률 보상 장치의 조합으로 구성함으로써, 제품의 소형화 및 제조비용의 절감이 가능하고, 단상 역률 보상 장치에서 사용하는 제어방법을 그대로 적용할 수 있도록 한 3상 역률 보상 장치를 제공함에 있다.

이를 위해 본 발명에 따른 3상 역률 보상 장치는 3상 전원의 각 상 및 N상 간의 전압을 정류하기 위한 복수의 정류부; 상기 정류부를 통해 정류된 전압을 분압시키기 위한 복수의 분압부; 입력 전류 에너지를 저장하여 전압 에너지로 변환하기 위한 리액터; 상기 리액터에 저장된 에너지를 방출하는 스위치 역할을 하는 IGBT; 부하를 구동하기 위해 에너지를 저장하는 커패시터; 상기 입력 전류의 위상이 입력 전압의 위상을 추종하도록 상기 IGBT를 스위칭 제어하기 위한 상기 3상 전원의 각 상별 역률 보상 제어부를 포함한다.

대표도 - 도3



특허청구의 범위

청구항 1

3상 전원의 각 상 및 N상 간의 전압을 정류하기 위한 복수의 정류부;

상기 정류부를 통해 정류된 전압을 분압시키기 위한 복수의 분압부;

입력 전류 에너지를 저장하여 전압 에너지로 변환하기 위한 리액터;

상기 리액터에 저장된 에너지를 방출하는 스위치 역할을 하는 IGBT;

부하를 구동하기 위해 에너지를 저장하는 커패시터;

상기 입력 전류의 위상이 입력 전압의 위상을 추종하도록 상기 IGBT를 스위칭 제어하기 위한 상기 3상 전원의 각 상별 역률 보상 제어부를 포함하는 3상 역률 보상 장치

청구항 2

제 1 항에 있어서,

상기 각 상별 역률 보상 제어부에는 상기 정류부 및 분압부를 통과하며 정류된 입력 전압, 상기 입력 전류 및 DC 링크 전압이 입력되는 3상 역률 보상 장치

청구항 3

제 1 항에 있어서,

상기 각 상별 역률 보상 제어부로부터 출력되는 각 신호를 합산하기 위한 합산기를 더 포함하는 3상 역률 보상 장치

청구항 4

제 3 항에 있어서,

상기 합산기에 의해 합산된 신호를 이용하여 상기 IGBT의 스위칭 온(ON) 시간을 가변 제어하는 3상 역률 보상 장치

명세서

발명의 상세한 설명

기술 분야

- <1> 본 발명은 역률 보상 장치에 관한 것으로, 보다 상세하게는 제품의 소형화 및 제조비용의 절감이 가능하고, 단상 역률 보상 장치에서 사용하는 제어방법을 그대로 적용할 수 있도록 한 3상 역률 보상 장치에 관한 것이다.

배경 기술

- <2> 공기조화기는 실내의 공기를 용도나 목적에 따라 가장 적합한 상태로 유지하기 위한 가전기기이다. 이를테면, 여름에는 실내를 시원한 냉방상태로, 겨울에는 실내를 따뜻한 난방상태로 조절하고, 또한 실내의 습도를 조절하며, 실내의 공기를 쾌적한 청정상태로 조절한다. 이러한 공기조화기와 같은 생활의 편의 제품이 점차적으로 확대 사용되면서 소비자들은 높은 에너지 사용 효율과 성능 향상 및 사용에 편리한 제품을 요구하게 되었다.
- <3> 또한, 가정과 회사에서 그리고 공장에서 가전제품 및 전자기기들의 사용이 확대되면서 많은 나라와 기구에서는 제품의 사용 규격을 여러 가지 방면에서 규제하고 있다. 일례로, 하모닉 규격(규격번호 EN61000-3-2, Limit for Harmonic current emissions)이 있다. 이 하모닉(다른 표현으로 '고조파'라고 함) 규격에서 제한하는 것은 주파수의 왜곡되는 양을 규제하기 위한 것이다. 이것은 고조파 장애가 각종 전력기기의 열화를 촉진하여 수명을 단축시키고 과열 등에 의한 화재의 위험을 가중시킬 뿐만 아니라, 무효전력의 증가를 가져와서 소비전력을 증가시키기 때문이다. 이러한 점 때문에 인버터 공기조화기에서는 고조파 장애를 낮추기 위해서 역률개선을 위한 다양한 제어를 수행하고 있다.

- <4> 일반적으로 단상 역률 보상 장치는 도 1a에 도시한 바와 같이 입력전류 에너지를 저장하여 전압 에너지로 변환하기 위한 리액터(L), 리액터(L)에 저장된 에너지를 방출하는 스위치 역할을 하는 IGBT(Insulated Gate Bipolar Transistor, S), 커패시터(C)에 충전된 전하가 IGBT(S)쪽으로 흘러 IGBT(S)가 소손되는 것을 방지하기 위한 역전류 방지용 다이오드(D), 부하(여기서는 모터(8))를 구동하기 위해 에너지를 저장하는 커패시터(C), PWM(Pulse Width Modulation) 제어에 의해서 리액터(L)의 전류(입력전류)의 위상이 입력전압의 위상을 추종하도록 IGBT(S)를 스위칭 제어하는 역률 보상 제어부(5)를 포함하여 구성된다.
- <5> 여기서, 단상 역률 보상 장치의 제어를 위해서는 DC 링크(출력) 전압(V_o , ㉔), 정류된 입력 전압(V_I , ㉕), 그리고 입력 전류값(I_I , ㉖)의 3가지 입력이 필요하다. 이 3가지 값을 입력 받은 역률 보상 제어부(5)에서는 도 1b에 도시한 과정을 거쳐 PWM 제어신호를 생성하게 된다.
- <6> 블록 A에서는 DC 링크 전압(V_o)을 피드백(feedback)하여 기준전압(V_{ref})과 비교한 뒤 전압오차(V_{err})를 발생시킨다. 이 전압오차(V_{err}) 값이 전압오차 증폭기(㉗)를 통과하면서 V_E 로 증폭된다.
- <7> 블록 B에서는 블록 A의 출력값 V_E 로부터 목표로 하는 입력 전류의 파형이 최종적으로 정류된 입력 전압(V_I)과 같이 정현파가 되도록 기준 전류값(I_{ref})을 생성한다.
- <8> 블록 C에서는 블록 B의 출력값인 기준 전류값(I_{ref})과 실제 입력 전류값(I_I)을 비교하여 전류 오차(I_{err})를 생성한다. 이 생성된 전류 오차(I_{err})값은 전류 오차 증폭기(㉘)를 통과하면서 제어신호(V_{sig})를 만들고, 이를 톱니파와 비교하여 IGBT(S)를 스위칭하기 위한 PWM 제어신호를 생성한다.
- <9> 상술한 PWM 제어 과정을 통하여 최종적으로 입력 전류(I_I)의 파형은 블록 B의 ㉕(정류된 입력전압 V_I)와 같은 정현파 형태를 갖추게 된다.
- <10> 전술한 단상 역률 보상 장치와는 달리, 3상 역률 보상 장치는 도 2a에 도시한 바와 같이 입력 전류 에너지를 저장하여 전압 에너지로 변환하기 위한 리액터(L), 교류 입력 파형을 스위칭하여 구형파의 형태로 변환하기 위해 컨버터(14)에 마련된 복수(6개)의 IGBT(S), 부하를 구동하기 위해 에너지를 저장하고, IGBT(S)의 스위칭에 의해 구형파로 변환된 신호를 직류로 평활하는 커패시터(C), 필요한 각 부위의 신호를 입력받아 컨버터(14) 내의 IGBT(S)를 제어하기 위한 역률 보상 제어부(15)를 포함하여 구성된다.
- <11> 이러한 3상 역률 보상 장치는 기본적으로 영구자석 동기모터(Permanent Magnet Synchronous Motor, 이하 PMSM이라 한다)의 벡터(vector) 제어 알고리즘에 기초하여 역률 보상 제어를 수행한다.
- <12> 3상 역률 보상 제어부(15)의 상세 구성을 도 2b에 도시하였으며, 제어 동작은 다음과 같다.
- <13> 1) 전압 벡터 각도 추정부(10)로부터 전압 벡터 각도를 추정한다.
- <14> 2) 상전류 감지부(20, 예: Hall 센서)로부터 모터(18)의 상전류를 측정한다.
- <15> 3) DC 링크 전압 감지부(30)로부터 DC 링크 전압을 측정한다.
- <16> 4) 각 측정된 DC 링크 전압, 상전류 및 추정 역기전력(좀 더 엄밀히 말하면 역기전력 상수 K_E 및 회전자의 위치)으로부터 DC 링크 전압 제어부(40), 상전류 제어부(50) 및 전압 변조부(60)를 통해 PWM 제어신호를 생성한다.
- <17> 5) 모터 제어용 IPM(Intelligent Power Module) 및 역률 보상 컨버터(14)가 PWM 제어를 수행한 후 그 결과를 다시 피드백하여 상술한 과정을 반복한다.

발명의 내용

해결 하고자하는 과제

- <18> 그러나, 상술한 종래의 3상 역률 보상 장치는 다음과 같은 문제점을 가지고 있다.
- <19> 첫째, 단상 역률 보상 장치의 경우에는 도 1a에 도시한 바와 같이 역률 보상 제어를 위해 1개의 IGBT(S)와 1개의 다이오드(D)만을 사용하는데 반해, 3상 역률 보상 장치의 경우에는 도 2a에 도시한 바와 같이 각 상(U, V, W)마다 2개씩 총 6개의 IGBT(S)와 각각의 IGBT(S)에 대해 프리휠 다이오드(Free wheel diode)가 부가되어 총

12개 파워소자를 필요로 한다.

- <20> 둘째, 단상 역률 보상 장치의 경우에는 DC 링크단에 한 개의 리액터(L)만이 사용되지만(도 1a 참조), 3상 역률 보상 장치의 경우에는 R, S, T 각 상별로 하나씩 최소 3개 이상의 리액터(L)가 사용되어(도 2a 참조) 제품에 적용 시 크기 및 무게가 증가되므로 제품의 진동, 낙하 등에 취약해진다.
- <21> 셋째, 3상 역률 보상 장치의 경우 총 12개의 소자가 스위칭함으로 인해 전력손실이 크고, 이들 컨버터용 스위칭 소자들의 방열을 위한 별도의 대용량 방열판이 필요하다.
- <22> 넷째, 3상 역률 보상 장치의 경우 기본적으로 PMSM의 벡터 제어 알고리즘을 이용하므로 제어 알고리즘이 복잡하고, 제어방법에 따라 사용범위가 제약(정현파 모터 제어 방식에만 적용)된다는 문제점이 있다.
- <23> 따라서, 본 발명은 전술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 3상 역률 보상 장치를 3개의 단상 역률 보상 장치의 조합으로 구성함으로써, 제품의 소형화 및 제조비용의 절감이 가능하고, 단상 역률 보상 장치에서 사용하는 제어방법을 그대로 적용할 수 있도록 한 3상 역률 보상 장치를 제공함에 있다.

과제 해결수단

- <24> 상기와 같은 목적을 달성하기 위한 본 발명에 따른 3상 역률 보상 장치는 3상 전원의 각 상 및 N상 간의 전압을 정류하기 위한 복수의 정류부; 상기 정류부를 통해 정류된 전압을 분압시키기 위한 복수의 분압부; 입력 전류 에너지를 저장하여 전압 에너지로 변환하기 위한 리액터; 상기 리액터에 저장된 에너지를 방출하는 스위치 역할을 하는 IGBT; 부하를 구동하기 위해 에너지를 저장하는 커패시터; 상기 입력 전류의 위상이 입력 전압의 위상을 추종하도록 상기 IGBT를 스위칭 제어하기 위한 상기 3상 전원의 각 상별 역률 보상 제어부를 포함한다.
- <25> 또한 상기 각 상별 역률 보상 제어부에는 상기 정류부 및 분압부를 통과하며 정류된 입력 전압, 상기 입력 전류 및 DC 링크 전압이 입력된다.
- <26> 또한 상기 각 상별 역률 보상 제어부로부터 출력되는 각 신호를 합산하기 위한 합산기를 더 포함한다.
- <27> 또한 상기 합산기에 의해 합산된 신호를 이용하여 상기 IGBT의 스위칭 온(ON) 시간을 가변 제어한다.

효 과

- <28> 본 발명에 의한 경우 대용량의 다수(12개)의 파워소자(6개의 IGBT, 6개의 프리휠 다이오드) 대신 단상 역률 보상 장치와 동일하게 2개의 소자(IGBT, 다이오드)만을 이용할 수 있도록 간단한 단상 정류회로의 조합으로 이루어진 회로를 사용함으로써 제품의 크기 및 무게를 감소시킬 수 있고, 제조비용을 절감할 수 있는 효과가 있다.
- <29> 또한 본 발명에 의한 경우 종래 3상 역률 보상 장치 적용 시 필요로 하던 별도의 대형 방열판이 불필요하게 되므로 제품의 소형화가 가능해진다.
- <30> 또한 본 발명에 의한 경우 복잡한 벡터 제어 알고리즘 대신 단상 역률 보상 장치에서 사용하던 기존의 역률 보상 제어 알고리즘을 적용함으로써, 제어 과정이 단순화되며 정현파 모터 제어방식에만 적용되던 제한이 없어지는 효과가 있다.

발명의 실시를 위한 구체적인 내용

- <31> 이하에서는 도면을 참조하여 본 발명의 일실시예를 상세하게 설명하도록 한다.
- <32> 본 발명의 일실시예에 따른 3상 역률 보상 장치는 도 3에 도시한 바와 같이 기본적으로 단상 역률 보상 장치와 같은 방식으로 제어할 수 있도록 구성되어 있다. 단상 역률 보상 장치(도 1a 참조)에서 사용되는 입력 신호인 정류된 입력 전압(V_i , ㉓), 입력 전류값(I_i , ㉔) 및 DC 링크(출력) 전압(V_o , ㉕)은 본 발명에 따른 3상 역률 보상 장치에서도 그대로 입력값으로 사용된다. 정류 전압(㉓)을 입력받기 위해 도 3에 도시한 바와 같이 3상의 각 R, S, T상과 N(Neutral)상을 이용하여 각 상별 정류부(제 1 내지 제 3 정류부, (22a, 22b, 22c))를 구성한다. 단상에서는 입력 전원을 정류하면 곧바로 DC 링크 전압이 되지만, 3상에서는 도 3에 도시한 바와 같이 DC 링크 전압과 각 상별 R-N, S-N, T-N간 정류전압이 다르므로, 각 상별 분압부(제 1 내지 제 3 분압부, (23a, 23b, 23c))에서 전압비를 조정할 필요가 있다. 입력 전류(㉔)와 DC 링크 전압(㉕)은 단상에서와 동일한 회로를 구성하여 각 역률 보상 제어부(25a, 25b, 25c)로 입력된다. 3상을 3개의 단상과 같이 제어하므로, 단상과 같은 방식의 역률 보상 제어부도 각 상별로 하나씩 총 3개(제 1 내지 제 3 역률 보상 제어부(25a, 25b, 25c))가 필요하다. IGBT(S)를 스위칭하기 위한 최종 출력 PWM 신호는 제 1 내지 제 3 역률 보상 제어부(25a, 25b, 25c)

에서 각 상별로 계산된 값을 합하여 최종 ON 시간으로 계산된다. 역률 보상 제어를 위한 각 소자 리액터(L), IGBT(S), 역전류 방지용 다이오드(D), 커패시터(C)는 단상에서와 마찬가지로 구성된다.

<33> 단상 역률 보상 장치 내의 역률 보상 제어부(5)가 필요로 하는 제어 입력 신호는 도 1a에서 전술한 바와 같이 정류된 입력 전압(V_i , ㉔), 입력 전류값(I_i , ㉕) 및 DC 링크(출력) 전압(V_o , ㉖)이다. 본 발명에 따른 3상 역률 보상 장치에서도 입력 전류(㉕)와 DC 링크 전압(㉖)은 단상과 동일한 방식으로 회로를 구성하여 제 1 내지 제 3 역률 보상 제어부(25a, 25b, 25c)에 각각 신호를 입력한다. 3상 전원(21)의 각 상(R, S, T) 및 N상 간의 전압은 각 상별 정류부(제 1 내지 제 3 정류부, (22a, 22b, 22c))를 통해 정류된다. 정류된 입력 전압 신호는 목표로 하는 전류 파형이 최종적으로 정현파가 되도록 하는 기준(reference) 신호의 역할을 한다. 이 신호는 각 역률 보상 제어부(25a, 25b, 25c)로 입력되는데, 각 역률 보상 제어부(25a, 25b, 25c)로 입력되기 전에 입력 신호의 크기를 각 분압부(23a, 23b, 23c)를 통해 분압한다. 분압비는 다음 사항을 고려하여 결정한다.

<34> 1) 각 역률 보상 제어부(25a, 25b, 25c)에서 필요로 하는 입력 전압 범위

<35> 2) 3상의 DC 링크 전압은 540[V]이나, 각 상 간의 정류 전압은 중성점(N)간의 전압(310[V])이므로 전압 차이를 보상함

<36> 입력된 신호(정류된 입력 전압, 입력 전류 및 DC 링크 전압)는 전술한 단상 역률 보상 제어와 동일하게 제 1 내지 제 3 역률 보상 제어부(25a, 25b, 25c)에서 각각 제어되어 필요한 PWM 신호를 계산하여 출력한다. 제 1 내지 제 3 역률 보상 제어부(25a, 25b, 25c)에서 출력된 PWM 신호는 PWM ON 시간 또는 OFF 시간의 형태이며, 이들 신호는 합산기(26)를 통하여 합산된 후, 적절히 변환되어 최종적으로 IGBT(S)를 구동한다.

도면의 간단한 설명

<37> 도 1a는 단상 역률 보상 장치의 구성을 나타낸 도면이고, 도 1b는 도 1a의 역률 보상 제어부의 PWM 제어신호 생성과정을 나타낸 도면이다.

<38> 도 2a는 종래 3상 역률 보상 장치의 구성을 나타낸 도면이고, 도 2b는 도 2a의 역률 보상 제어부의 구성 및 PWM 제어신호 생성과정을 나타낸 도면이다.

<39> 도 3은 본 발명의 일실시예에 따른 3상 역률 보상 장치의 구성을 나타낸 도면이다.

<40> *도면의 주요부분에 대한 부호 설명*

<41> L : 리액터 S : IGBT

<42> D : 역전류 방지용 다이오드 C : 커패시터

<43> 21 : 3상 전원 22a, 22b, 22c : 제 1 내지 제 3 정류부


<44> 23a, 23b, 23c : 제 1 내지 제 3 분압부

<45> 25a, 25b, 25c : 제 1 내지 제 3 역률 보상 제어부


<46> 26 : 합산기

도면


도면1a




도면1b



도면2a



도면2b



도면3

