(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2019年1月17日(17.01.2019)

WIPO | PCT

(10) 国際公開番号
WO 2019/012934 A1

(51) 国際特許分類:
H03F 3/217 (2006.01)　*H03F 3/68* (2006.01)

(21) 国際出願番号：　PCT/JP2018/023505

(22) 国際出願日：　2018年6月20日(20.06.2018)

(25) 国際出願の言語：　日本語

(26) 国際公開の言語：　日本語

(30) 優先権データ：
特願 2017-137355　2017年7月13日(13.07.2017)　JP

(71) 出願人:シャープ株式会社(**SHARP KABUSHIKI KAISHA**) [JP/JP]; 〒5908522 大阪府堺市堺区匠町１番地 Osaka (JP).

(72) 発明者: 中平　強 (**NAKAHIRA, Tsuyoshi**). 西垣 彰紘(**NISHIGAKI, Akihiro**).

(74) 代理人: 特許業務法人ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ (**HARAKENZO WORLD PATENT & TRADEMARK**); 〒5300041 大阪府大阪市北区天神橋２丁目北２番６号 大和南森町ビル Osaka (JP).


(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH,

WO 2019/012934 A1

(54) **Title:** DIGITAL AMPLIFIER AND OUTPUT DEVICE

(54) 発明の名称： デジタルアンプおよび出力装置

[図2]



1... DIGITAL AMPLIFIER
10, 12... DIFFERENTIAL RECEIVER
14... DIGITAL SAMPLING
16... DITHER GENERATION CIRCUIT
18... PULSE WIDTH MODULATOR
20... SWITCHING CIRCUIT MODULE
22... GATE DRIVE CIRCUIT
24... SWITCHING CIRCUIT
26... DEAD-TIME GENERATOR
28... VARIABLE VOLTAGE SOURCE
30, 34... ATTENUATOR
32... CURRENT MONITORING CIRCUIT
36... FIRST-STAGE AMPLIFIER
38... SECOND-STAGE AMPLIFIER
40... FEEDBACK SIGNAL GENERATION UNIT
42... FILTER CIRCUIT
100... OUTPUT DEVICE
AA... DIGITAL SIGNAL
BB... CLOCK SIGNAL
CC... DITHER SIGNAL
DD... REFERENCE VOLTAGE
EE... OUTPUT SIGNAL
FF... OUTPUT

(57) **Abstract:** The present invention achieves a digital amplifier which minimizes and limits analog signal system and utilizes a feedback signal and a dither signal. Provided are: a pulse width modulator (18) for adjusting the pulse width of a digital signal; a switching circuit (24) for amplifying an output signal of the pulse width modulator (18); and an attenuator (34) for generating a feedback signal on the basis of an output signal of the switching circuit (24). The pulse width modulator (18) refers to the feedback signal and adjusts the pulse width of the digital signal. The attenuator (34) is

［続葉有］

KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告(条約第21条(3))

provided with: a first amplifier (36) for outputting a first amplified signal which is an amplified difference between the output signal of the switching circuit (24) and one of a reference voltage and a dither signal; and a second amplifier (38) for amplifying the difference between the first amplified signal and the other of the dither signal and the reference signal, and outputting the amplified difference as the feedback signal.

(57) 要約:アナログ信号系を最小かつ限定的にして、フィードバック信号やディザ信号を用いたデジタルアンプを実現する。デジタル信号のパルス幅を調整するパルス幅変調器(１８)と、パルス幅変調器(１８)の出力信号を増幅するスイッチング回路(２４)と、スイッチング回路(２４)の出力信号に基づいてフィードバック信号を生成する減衰器(３４)とを備え、パルス幅変調器(１８)は、フィードバック信号を参照してデジタル信号のパルス幅を調整し、減衰器(３４)は、スイッチング回路(２４)の出力信号と基準電圧およびディザ信号の一方との差分を増幅した第１の増幅信号を出力する第１の増幅器(３６)と、第１の増幅信号とディザ信号および基準電圧の他方との差分を増幅し、増幅された当該差分を上記フィードバック信号として出力する第２の増幅器(３８)と、を備える。

明　細　書

発明の名称 ： デジタルアンプおよび出力装置

技術分野

[0001] 本発明の一様態は、入力信号がデジタル信号であるデジタルアンプ、およびデジタルアンプを用いた出力装置に関する。

背景技術

[0002] 従来、デジタルオーディオ再生系にはＤＡコンバータ（量子化器）が含まれており、デジタル信号系とアナログ信号系とが混在していた。

[0003] 例えば、特許文献１には、スイッチング回路の出力と、当該出力を入力とするＬＣフィルタの出力とを加算し、その加算結果をフィードバックループ上のＬＰＦに入力するデジタルアンプが記載されている。

[0004] また、特許文献２には、デルタシグマ変調した１ビット信号のそれぞれを減衰し、デルタシグマ変調回路への負帰還信号間の直流電圧レベル差がゼロになるように調整用電圧を付加するデジタルスイッチング増幅器が記載されている。

[0005] また、特許文献３には、スイッチング信号を上記デルタシグマ変調部へ帰還する帰還ループ上に、当該スイッチング信号を抵抗分割により減圧して帰還信号を生成する減圧部が設けられているデジタルスイッチングアンプが記載されている。

[0006] また、特許文献４には、パルス幅調整回路の出力信号を増幅するスイッチング回路の出力信号に基づいたフィードバック信号をもとに、パルス幅を調整する信号補正装置が記載されている。

先行技術文献

特許文献

[0007] 特許文献1：日本国特許公開公報「特開２００７－５９５７号公報（２００７年１月１１日公開）」

特許文献2：日本国特許公開公報「特開２００１－３３２９３９公報（２００

１年１１月３０日公開）」

特許文献3：日本国特許公開公報「特開２０００－２９５０４９公報（２０００年１０月２０日公開）」

特許文献4：日本国特許公開公報「特開２０１０－２６８２１１号公報（２０１０年１１月２５日公開）」

発明の概要

発明が解決しようとする課題

[0008] 上述したように、特許文献１～４に記載の技術では、デジタル信号系とアナログ信号系とが混在している。これに対して、デジタル信号系のみのデジタルオーディオ再生系では、より原音に忠実な音を再生できるものの、フィードバック信号やディザ信号を用いることができないため、ノイズ特性などの性能に限界があった。

[0009] 本発明は、前記の問題点に鑑みてなされたものであり、その目的は、アナログ信号系を最小かつ限定的にして、フィードバック信号やディザ信号を用いたデジタルアンプを実現する技術を提供することにある。

課題を解決するための手段

[0010] 上記の課題を解決するために、本発明の一態様に係るデジタルアンプは、デジタル信号のパルス幅を調整するパルス幅調整回路と、上記パルス幅調整回路の出力信号を増幅するスイッチング回路と、上記スイッチング回路の出力信号に基づいてフィードバック信号を生成するフィードバック信号生成部とを備え、上記パルス幅調整回路は、上記フィードバック信号を参照して上記デジタル信号のパルス幅を調整し、上記フィードバック信号生成部は、上記スイッチング回路の出力信号と基準電圧およびディザ信号の一方との差分を増幅した第１の増幅信号を出力する第１の増幅器と、上記第１の増幅信号とディザ信号および基準電圧の他方との差分を増幅し、増幅された当該差分を上記フィードバック信号として出力する第２の増幅器と、を備えている。

[0011] また、上記の課題を解決するために、本発明の一態様に係る出力装置は、第１のデジタル信号を増幅する第１のデジタルアンプと、上記第１のデジタ

ル信号とは逆位相の第２のデジタル信号を増幅する第２のデジタルアンプとを備え、上記第１のデジタルアンプは、上記第１のデジタル信号のパルス幅を調整する第１のパルス幅調整回路と、上記第１のパルス幅調整回路の出力信号を増幅する第１のスイッチング回路と、上記第１のスイッチング回路の出力信号に基づいて第１のフィードバック信号を生成する第１のフィードバック信号生成部とを備え、上記第１のパルス幅調整回路は、上記第１のフィードバック信号を参照して上記第１のデジタル信号のパルス幅を調整し、上記第１のフィードバック信号生成部は、上記第１のスイッチング回路の出力信号と基準電圧およびディザ信号の一方との差分を増幅した第１の増幅信号を出力する第１の増幅器と、上記第１の増幅信号とディザ信号および基準電圧の他方との差分を増幅し、増幅された当該差分を上記第１のフィードバック信号として出力する第２の増幅器と、を備え、上記第２のデジタルアンプは、上記第２のデジタル信号のパルス幅を調整する第２のパルス幅調整回路と、上記第２のパルス幅調整回路の出力信号を増幅する第２のスイッチング回路と、上記第２のスイッチング回路の出力信号に基づいて第２のフィードバック信号を生成する第２のフィードバック信号生成部とを備え、上記第２のパルス幅調整回路は、上記第２のフィードバック信号を参照して上記第２のデジタル信号のパルス幅を調整し、上記第２のフィードバック信号生成部は、上記第２のスイッチング回路の出力信号と基準電圧およびディザ信号の一方との差分を増幅した第３の増幅信号を出力する第３の増幅器と、上記第３の増幅信号とディザ信号および基準電圧の他方との差分を増幅し、増幅された当該差分を上記第２のフィードバック信号として出力する第４の増幅器と、を備えている。

発明の効果

[0012] 本発明の一態様によれば、アナログ信号系を最小かつ限定的にして、フィードバック信号やディザ信号を用いたデジタルアンプを実現することができる。

図面の簡単な説明

[0013] [図1]本発明の実施形態１に係る出力装置を含むデジタルオーディオ再生系の概念図である。

[図2]本発明の実施形態１に係る出力装置の要部構成を示すブロック図である。

[図3]本発明の実施形態１に係る出力装置のフィルタの周波数特性を示す図である。

[図4]本発明の実施形態２に係るデジタルアンプをＢＴＬ接続した出力装置のブロック図である。

発明を実施するための形態

[0014] 〔実施形態１〕

以下、本発明の実施の形態について、詳細に説明する。

[0015] （デジタルオーディオ再生系１０００）

図１は、本発明の実施形態に係る出力装置１００を含むデジタルオーディオ再生系１０００の概念図である。図１に示すように、デジタルオーディオ再生系１０００は、後述する出力装置１００、スピーカ２００、パーソナルコンピュータ（ＰＣ）３００、およびデジタルストリーム変換器４００を含む。

[0016] ＰＣ３００は、再生ファイルの再生データを符号化された直列デジタル信号で出力する。

[0017] デジタルストリーム変換器４００は、ＰＣ３００から取得した符号化された直列デジタル信号を、ダイレクトストリームデジタル（ＤＳＤ：Direct Stream Digital）変換方式でデジタル信号化したＤＳＤ信号を出力装置１００へ出力する。

[0018] 出力装置１００は、取得したデジタル信号を増幅し、増幅した信号をスピーカ２００に出力する。

[0019] スピーカ２００は、出力装置１００から出力される信号に基づいて音を出力する。

[0020] このように、デジタルオーディオ再生系１０００では、ＰＣ３００におい

て再生された再生ファイルの再生データをスピーカ２００から出力することができる。

[0021] （出力装置１００）

図２は、本発明の実施形態に係る出力装置１００の要部構成を示すブロック図である。図２に示すように、出力装置１００は、差動レシーバ１０、１２、デジタルサンプリング１４、ディザ発生回路（ディザ信号発生回路）１６、デジタルアンプ１、およびフィルタ回路４２を備えている。

[0022] 差動レシーバ１０には、入力信号のデジタル信号が２本の信号線で入力され、当該２本の信号線の差に応じてデジタル信号を出力する。

[0023] 差動レシーバ１２には、クロック信号が２本の信号線で入力され、当該２本の信号線の差に応じてクロック信号を出力する。

[0024] デジタルサンプリング１４には、差動レシーバ１０が出力するデジタル信号および差動レシーバ１２が出力するクロック信号が入力され、当該デジタル信号およびクロック信号に応じたデジタルサンプリングを行う。

[0025] ディザ発生回路１６は、デジタルアンプ１が出力する信号のノイズを抑えるためのディザ信号を出力する。ディザ発生回路１６は、三角波またはホワイトノイズを出力する。また、ディザ発生回路１６が出力するディザ信号の周波数は、デジタルアンプ１が入力するデジタル信号の標本化周波数の整数倍以外の周波数である。

[0026] （デジタルアンプ１）

デジタルアンプ１には、入力信号としてデジタルサンプリング１４が出力したデジタル信号が入力される。デジタルアンプ１は、入力されたデジタル信号を増幅したデジタル信号をフィルタ回路４２へ出力する。

[0027] デジタルアンプ１は、パルス幅変調器（パルス幅調整回路）１８、スイッチング回路モジュール２０、デッドタイム発生器２６、可変電圧源２８、減衰器３０、電流監視回路３２、およびフィードバック信号生成部４０を備えている。

[0028] パルス幅変調器１８は、デジタルサンプリング１４が出力したデジタル信

号のパルス幅を調整し、調整したデジタル信号をスイッチング回路モジュール２０に出力する。

[0029] スイッチング回路モジュール２０は、ゲート駆動回路２２およびスイッチング回路２４を含む。スイッチング回路モジュール２０は、可変電圧源２８から出力される電源電圧に応じて、パルス幅変調器１８から出力されたデジタル信号の電圧を増幅し、増幅したデジタル信号を出力する。

[0030] デッドタイム発生器２６は、スイッチング回路２４を駆動するタイミングを調整するためのデッドタイムを発生させる。

[0031] 可変電圧源２８は、スイッチング回路モジュール２０が電圧を増幅するための電源電圧および後述する基準電圧を供給するための電圧源である。可変電圧源２８を可変することにより、スイッチング回路モジュール２０の出力電圧を調整する。

[0032] 減衰器３０は、基準電圧を調整するための減衰器である。

[0033] 電流監視回路３２は、スイッチング回路２４に流れる電流を監視する保護回路である。

[0034] フィードバック信号生成部４０は、スイッチング回路モジュール２０の出力信号、ディザ信号、および基準電圧に基づいて、フィードバック信号を生成し、パルス幅変調器１８に出力する。フィードバック信号生成部４０は、図２に示すように、減衰器３４、１段目増幅器３６、および２段目増幅器３８を備えている。フィードバック信号生成部４０は、スイッチング回路モジュール２０の出力信号、可変電圧源２８からの電源電圧、ディザ発生回路１６が出力するディザ信号の３つの信号を２段の誤差増幅器によってパルス幅変調器１８にフィードバックする。換言すると、フィードバック信号生成部４０は、出力信号、電源電圧、ディザ信号の３つのパラメータに応じて、パルス幅変調器１８にパルス幅調整用信号をフィードバックする。パルス幅変調器１８は、フィードバック信号を参照してデジタル信号のパルス幅を調整する。

[0035] 減衰器３４は、スイッチング回路モジュール２０からの出力を減衰させた

出力信号を出力する。

[0036] １段目増幅器３６は、減衰器３４からの出力信号と可変電圧源２８からの基準電圧との差分を増幅した第１の増幅信号を出力する。１段目増幅器３６によるフィードバックにより、可変電圧源２８から出力される電源電圧の負荷変動により生じる、スイッチング回路モジュール２０の出力信号の歪みを抑制できる。また、１段目増幅器３６は、出力信号の直流成分を抑制できるので、ノイズ低減に寄与する。また、１段目増幅器３６の出力により、電圧変動に対する応答性が良くなるので、出力信号の制動特性が上昇する。１段目増幅器３６は、デジタルアンプ１の回路内部で生じる、電源電圧の変動に起因するアナログノイズや、デッドタイムの生成に起因するデジタルノイズの低減に寄与する。

[0037] ２段目増幅器３８は、ディザ発生回路１６からのディザ信号と第１の増幅信号との差分を増幅し、増幅された差分をフィードバック信号としてパルス幅変調器１８に出力する。２段目増幅器３８は、ディザ信号によるデジタル信号の量子化誤差に起因するノイズの低減に寄与する。ディザ発生回路１６が一定の傾きを持つ三角波の信号を出力した場合、２段目増幅器３８は、ホワイトノイズのような周期性を持たないノイズの周波数分布を崩し、ノイズ成分を分散できる。ここで、ディザ発生回路１６が出力する三角波の周波数は、ビート干渉を防ぐために、標本化周波数の整数倍を避けることが望ましい。

[0038] （ディザ信号の選択）

上述した通り、フィードバックループの増幅器にディザ信号を入力することで、ノイズの抑制ができる。このディザ信号の入力は、デジタル信号の量子化誤差によって生じたノイズの低減に効果的である。

[0039] 量子化誤差により生じたノイズが可聴音域の周波数成分を持った場合、耳につくノイズ源となる。ディザ信号の入力により、このノイズの周期性を薄めることができる。例えば、ランダムな周波数成分をもつノイズの抑制には、可聴音域を超える三角波の信号の入力が効果的である。また、ランダムな

ノイズに対し変化が単調な信号を入力すると、ノイズの周波数を崩すことができるのでノイズを分散できる。一方で、ある一定の周期性を持つピンクノイズの抑制には、様々な周波数成分を持つホワイトノイズの入力が効果的である。ホワイトノイズによりピンクノイズの周期性を崩すことができるのでノイズの影響を抑えることができる。

[0040] （フィードバック対象周波数の選択）

１段目増幅器３６、および２段目増幅器３８の少なくとも一方は、フィルタとして機能することができる。そして、後述の実施例２に鑑み、特定のノイズのみ抑制すべく、１段目増幅器３６、および２段目増幅器３８の少なくとも一方のフィルタ機能の周波数特性を変更する。

[0041] 図３を参照して、１段目増幅器３６、および２段目増幅器３８をフィルタとして機能させた場合の作用効果を説明する。

[0042] 低周波の付近にノイズ成分を持つピンクノイズの場合は、１段目増幅器３６、および２段目増幅器３８の少なくとも一方をローパスフィルタとして機能させることで低周波領域にのみフィードバックを効かせることができる。図３の（ａ）は、低周波領域にフィードバックをかける場合のフィルタ例を示す。低周波帯に周期性を持つノイズが存在する場合、１段目増幅器３６はフィルタとして機能させず、２段目増幅器３８をローパスフィルタとして機能させる。これにより、比較的低周波な領域だけにフィードバックをかけることができ、低周波なノイズ成分を除去できる。なお、１段目増幅器３６、および２段目増幅器３８の少なくとも一方を、ローパスフィルタとして機能させればよく、１段目増幅器３６をローパスフィルタとして機能させ、２段目増幅器３８はフィルタとして機能させなくてもよい。また、１段目増幅器３６、および２段目増幅器３８の両方をローパスフィルタとして機能させてもよい。

[0043] 図３の（ｂ）は、高周波領域にフィードバックをかける場合のフィルタ例を示す。高周波帯に周期性を持つノイズが存在する場合、１段目増幅器３６をフィルタとして機能させず、２段目増幅器３８をハイパスフィルタとして

機能させる。これにより、比較的高周波な領域だけにフィードバックをかけることができ、低周波なノイズ成分を除去できる。なお、１段目増幅器３６、および２段目増幅器３８の少なくとも一方を、ハイパスフィルタとして機能させればよく、１段目増幅器３６をハイパスフィルタとして機能させ、２段目増幅器３８はフィルタとして機能させなくてもよい。また、１段目増幅器３６、および２段目増幅器３８の両方をハイパスフィルタとして機能させてもよい。

[0044] 図３の（ｃ）は、特定の周波数領域にフィードバックをかける場合のフィルタ例を示す。特定の周波数帯に周期性を持つノイズが存在する場合、１段目増幅器３６をローパスフィルタとして機能させ、２段目増幅器３８をハイパスフィルタして機能させる。これにより、バンドパスフィルタのように特定の周波数領域だけにフィードバックをかけることができ、特定のノイズ成分を除去できる。なお、１段目増幅器３６、および２段目増幅器３８のうち、一方はローパスフィルタとして機能させ、他方はハイパスフィルタとして機能させればよく、１段目増幅器３６をハイパスフィルタとして機能させ、２段目増幅器３８をローパスフィルタして機能させてもよい。

[0045] このように、増幅器をフィルタとして機能させることにより、フィードバックの自由度を拡大することができる。

[0046] （ゲインの選択）

また、１段目増幅器３６、および２段目増幅器３８のゲインは、変更することができる。

[0047] なお、図２では、１段目増幅器３６に基準電圧を入力し、２段目増幅器３８にディザ信号を、入力しているが、この構成に限定されない。すなわち、１段目増幅器３６にディザ信号を入力し、２段目増幅器３８に基準電圧を、入力してもよい。この場合、１段目増幅器３６が、スイッチング回路２４の出力信号とディザ信号との差分を増幅した第１の増幅信号を出力し、２段目増幅器３８が、第１の増幅信号と基準電圧との差分を増幅し、増幅された差分をフィードバック信号として出力する。つまり、１段目増幅器３６は、ス

イッチング回路モジュール２０の出力信号と、基準電圧およびディザ信号の一方と、の差分を増幅した第１の増幅信号を出力すればよい。また、２段目増幅器３８は、第１の増幅信号と、ディザ信号および基準電圧の他方との差分を増幅し、増幅された当該差分をフィードバック信号として出力すればよい。

[0048] フィルタ回路４２は、インダクタおよびコンデンサによって構成され、所望の周波数成分を抽出する。

[0049] デジタルアンプ１にフィルタ回路４２を接続することにより、デジタルアンプ１は、入力されたオーディオ信号を増幅し、スピーカ２００を駆動するためのデジタル信号として出力することができる。

[0050] 〔実施形態２〕

本発明の実施形態２について、以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

[0051] （ＢＴＬ接続）

デジタルアンプを２つ用いてＢＴＬ接続（Bridged Transformer less接続、ブリッジ接続）することによって出力装置を実現した場合について、図４を用いて説明する。図４は、本発明の実施形態１に係るデジタルアンプ１をＢＴＬ接続した出力装置１００ａのブロック図である。

[0052] 図４に示すように、出力装置１００ａは、差動レシーバ１０、１２、デジタルサンプリング１４、ディザ発生回路１６、第１のデジタル信号を増幅するデジタルアンプ（第１のデジタルアンプ）１ａ、フィルタ回路４２ａ、第１のデジタル信号とは逆位相の第２のデジタル信号を増幅するデジタルアンプ（第２のデジタルアンプ）１ｂ、およびフィルタ回路４２ｂを備えている。

[0053] 図４に示すように、出力装置１００ａでは、デジタルアンプ１ａ、およびデジタルアンプ１ｂのそれぞれに対して、デジタルサンプリング１４の出力およびディザ発生回路１６の出力が入力される。また、デジタルアンプ１ａ

の出力側には、フィルタ回路４２ａが接続されている。また、デジタルアンプ１ｂの出力側には、フィルタ回路４２ｂが接続されている。フィルタ回路４２ａおよびフィルタ回路４２ｂの出力側にはスピーカ２００（負荷）が接続されている。出力装置１００ａは、入力されたデジタル信号であるオーディオ信号を増幅して、スピーカ２００から音声出力することができる。

[0054] デジタルサンプリング１４は、フリップフロップを用いており、第１のデジタル信号（Ｑ）と第２のデジタル信号（Ｑの逆位相の信号）を出力する。第１のデジタル信号（Ｑ）は、デジタルアンプ１ａに出力され、第２のデジタル信号（Ｑの逆位相の信号）は、デジタルアンプ１ｂに出力される。例えば、デジタルサンプリング１４は、デジタルアンプ１ａに対して、正相の信号を出力し、デジタルアンプ１ｂに対して、デジタルアンプ１ａに出力した信号とは逆の逆位相の信号を出力することができる。この構成により、デジタルアンプ１ａおよびデジタルアンプ１ｂのそれぞれの出力信号のＤＣ成分を打ち消し合うことができる。

[0055] ディザ発生回路１６は、デジタルアンプ１ａおよびデジタルアンプ１ｂに対して、同相の信号を出力する。この構成により、デジタルアンプ１ａおよびデジタルアンプ１ｂのそれぞれのディザ信号も、出力で打ち消し合うことができる。

[0056] このように、本実施形態に係る出力装置１００ａでは、デジタルアンプ１ａおよびデジタルアンプ１ｂはＢＴＬ接続されている。そのため、出力装置１００ａは、出力電圧が２倍になるデジタルアンプを実現することができる。

[0057] （実施例１）

（ＤＳＤ信号を音源としたフルデジタルアンプ）

ＤＳＤ信号をデジタル信号のまま増幅するフルデジタルアンプを設計する場合、もとのＤＳＤ信号音源には含まれていないデジタルノイズが発生するという問題があった。このデジタルノイズに関し、出力のオフセット電圧を抑制する目的で、直流電圧を印加することで、直流ディザ信号を入力してフ

ィードバックを動作させた。動作の結果、直流ディザ信号の入力が、出力のオフセット電圧の抑制に寄与し、出力信号のノイズが抑制された。

[0058] 本実施例においては、ディザ信号として、直流ディザ信号を入力したが、三角波の信号、ホワイトノイズを入力することにより、デジタルアンプの出力特性を向上させることが期待できる。

[0059] （実施例２）

（増幅器のフィルタ機能）

また、もとのＤＳＤ信号音源には含まれていないデジタルノイズを解析したところ、このデジタルノイズは３０Ｈｚ以下の低周波であることが判明した。これに応じ、音声出力に３０Ｈｚのハイパスフィルタを適応すると、デジタルノイズだけでなく出力信号にも影響が生じてしまい不適であった。

[0060] 一方、デジタルノイズが３０Ｈｚ以下の低周波である場合に、増幅器に、３０Ｈｚのカットオフ周波数を持つローパスフィルタを適応した。この場合、ノイズの原因となる３０Ｈｚ以下の成分を持つオフセット電圧にのみフィードバックをかけることができ、出力信号に影響を及ぼすことなく、ノイズを除去することができた。

[0061] 〔まとめ〕

本発明の態様１に係るデジタルアンプ１，１ａ，１ｂは、デジタル信号のパルス幅を調整するパルス幅調整回路（パルス幅変調器１８）と、上記パルス幅調整回路（パルス幅変調器１８）の出力信号を増幅するスイッチング回路２４と、上記スイッチング回路２４の出力信号に基づいてフィードバック信号を生成するフィードバック信号生成部４０とを備え、上記パルス幅調整回路（パルス幅変調器１８）は、上記フィードバック信号を参照して上記デジタル信号のパルス幅を調整し、上記フィードバック信号生成部４０は、上記スイッチング回路２４の出力信号と基準電圧およびディザ信号の一方との差分を増幅した第１の増幅信号を出力する第１の増幅器（１段目増幅器３６）と、上記第１の増幅信号とディザ信号および基準電圧の他方との差分を増幅し、増幅された当該差分を上記フィードバック信号として出力する第２の

増幅器（２段目増幅器３８）と、を備えている。

[0062] 上記構成によれば、アナログ信号系を最小かつ限定的にして、フィードバック信号やディザ信号を用いたデジタルアンプを実現することができる。

[0063] 本発明の態様２に係るデジタルアンプ１，１ａ，１ｂは、上記態様１において、上記第１の増幅器（１段目増幅器３６）は、上記スイッチング回路２４の出力信号と基準電圧との差分を増幅した第１の増幅信号を出力し、上記第２の増幅器（２段目増幅器３８）は、上記第１の増幅信号とディザ信号との差分を増幅し、増幅された当該差分を上記フィードバック信号として出力してもよい。

[0064] 上記構成によれば、入力のデジタル信号を適切にフィードバックすることができスイッチング回路の出力信号におけるノイズを適切に除去できる。また、上記第１の増幅器の周波数特性を可聴周波数域（～２０ｋＨｚ）とし、ディザ信号を注入する第２の増幅器の周波数特性をディザ信号周波数が十分通過できる帯域（可聴周波数よりも広い帯域）とすることにより、更なる低雑音化が期待できる。

[0065] 本発明の態様３に係るデジタルアンプ１，１ａ，１ｂは、上記態様１または２において、上記ディザ信号を発生するディザ信号発生回路（ディザ発生回路１６）をさらに備え、上記ディザ信号発生回路（ディザ発生回路１６）は三角波またはホワイトノイズを出力してもよい。

[0066] 上記構成によれば、ノイズに応じて異なる特性の信号を出力することができる。

[0067] 本発明の態様４に係るデジタルアンプ１，１ａ，１ｂは、上記態様１～３において、上記ディザ信号の周波数は、上記デジタル信号の標本化周波数の整数倍以外の周波数であってもよい。

[0068] 上記構成によれば、ビート干渉を防ぐことができる。

[0069] 本発明の態様５に係るデジタルアンプ１，１ａ，１ｂは、上記態様１～４において、上記第１の増幅器（１段目増幅器３６）および上記第２の増幅器（２段目増幅器３８）の少なくとも一方は、フィルタとして機能してもよい

。

[0070] 上記構成によれば、特定の周波数の領域だけにフィードバックをかけることができる。

[0071] 本発明の態様６に係るデジタルアンプ１，１ａ，１ｂは、上記態様１～５において、上記第１の増幅器（１段目増幅器３６）および上記第２の増幅器（２段目増幅器３８）は、ローパスフィルタとして機能してもよい。

[0072] 上記構成によれば、比較的低周波な領域だけにフィードバックをかけることができ、低周波なノイズ成分を除去できる。

[0073] 本発明の態様７に係るデジタルアンプ１，１ａ，１ｂは、上記態様１～５において、上記第１の増幅器（１段目増幅器３６）および上記第２の増幅器（２段目増幅器３８）は、ハイパスフィルタとして機能してもよい。

[0074] 上記構成によれば、比較的高周波な領域だけにフィードバックをかけることができ、低周波なノイズ成分を除去できる。

[0075] 本発明の態様８に係るデジタルアンプ１，１ａ，１ｂは、上記態様１～５において、上記第１の増幅器（１段目増幅器３６）および上記第２の増幅器（２段目増幅器３８）のうち、一方はローパスフィルタとして機能し、他方はハイパスフィルタとして機能してもよい。

[0076] 上記構成によれば、特定の周波数領域だけにフィードバックをかけることができ、特定のノイズ成分を除去できる。

[0077] 本発明の態様９に係る出力装置１００ａは、第１のデジタル信号を増幅する第１のデジタルアンプ（デジタルアンプ１ａ）と、上記第１のデジタル信号とは逆位相の第２のデジタル信号を増幅する第２のデジタルアンプ（デジタルアンプ１ｂ）とを備え、上記第１のデジタルアンプ（デジタルアンプ１ａ）は、上記第１のデジタル信号のパルス幅を調整する第１のパルス幅調整回路（パルス幅変調器１８）と、上記第１のパルス幅調整回路（パルス幅変調器１８）の出力信号を増幅する第１のスイッチング回路（スイッチング回路２４）と、上記第１のスイッチング回路（スイッチング回路２４）の出力信号に基づいて第１のフィードバック信号を生成する第１のフィードバック

信号生成部（フィードバック信号生成部４０）とを備え、上記第１のパルス幅調整回路（パルス幅変調器１８）は、上記第１のフィードバック信号を参照して上記第１のデジタル信号のパルス幅を調整し、上記第１のフィードバック信号生成部（フィードバック信号生成部４０）は、上記第１のスイッチング回路（スイッチング回路２４）の出力信号と基準電圧およびディザ信号の一方との差分を増幅した第１の増幅信号を出力する第１の増幅器（１段目増幅器３６）と、上記第１の増幅信号とディザ信号および基準電圧の他方との差分を増幅し、増幅された当該差分を上記第１のフィードバック信号として出力する第２の増幅器（２段目増幅器３８）と、を備え、上記第２のデジタルアンプ（デジタルアンプ１ｂ）は、上記第２のデジタル信号のパルス幅を調整する第２のパルス幅調整回路（パルス幅変調器１８）と、上記第２のパルス幅調整回路（パルス幅変調器１８）の出力信号を増幅する第２のスイッチング回路（スイッチング回路２４）と、上記第２のスイッチング回路（スイッチング回路２４）の出力信号に基づいて第２のフィードバック信号を生成する第２のフィードバック信号生成部（フィードバック信号生成部４０）とを備え、上記第２のパルス幅調整回路（パルス幅変調器１８）は、上記第２のフィードバック信号を参照して上記第２のデジタル信号のパルス幅を調整し、上記第２のフィードバック信号生成部（フィードバック信号生成部４０）は、上記第２のスイッチング回路（スイッチング回路２４）の出力信号と基準電圧およびディザ信号の一方との差分を増幅した第３の増幅信号を出力する第３の増幅器（１段目増幅器３６）と、上記第３の増幅信号とディザ信号および基準電圧の他方との差分を増幅し、増幅された当該差分を上記第２のフィードバック信号として出力する第４の増幅器（２段目増幅器３８）と、を備えている。

[0078] 上記構成によれば、出力装置１００ａは、出力電圧が２倍になるデジタルアンプを実現することができる。

[0079] 本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術

的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

符号の説明

[0080] １，１ａ，１ｂ　デジタルアンプ

１６　ディザ発生回路（ディザ信号発生回路）

１８　パルス幅変調器（パルス幅調整回路）

２４　スイッチング回路

３６　１段目増幅器（第１の増幅器）

３８　２段目増幅器（第２の増幅器）

４０　フィードバック信号生成部

１００，１００ａ　出力装置

請求の範囲

[請求項1] デジタル信号のパルス幅を調整するパルス幅調整回路と、

上記パルス幅調整回路の出力信号を増幅するスイッチング回路と、

上記スイッチング回路の出力信号に基づいてフィードバック信号を生成するフィードバック信号生成部とを備え、

上記パルス幅調整回路は、上記フィードバック信号を参照して上記デジタル信号のパルス幅を調整し、

上記フィードバック信号生成部は、

上記スイッチング回路の出力信号と基準電圧およびディザ信号の一方との差分を増幅した第１の増幅信号を出力する第１の増幅器と、

上記第１の増幅信号とディザ信号および基準電圧の他方との差分を増幅し、増幅された当該差分を上記フィードバック信号として出力する第２の増幅器と、

を備えることを特徴とするデジタルアンプ。

[請求項2] 上記第１の増幅器は、上記スイッチング回路の出力信号と基準電圧との差分を増幅した第１の増幅信号を出力し、

上記第２の増幅器は、上記第１の増幅信号とディザ信号との差分を増幅し、増幅された当該差分を上記フィードバック信号として出力する

ことを特徴とする請求項１に記載のデジタルアンプ。

[請求項3] 上記ディザ信号を発生するディザ信号発生回路をさらに備え、

上記ディザ信号発生回路は三角波またはホワイトノイズを出力することを特徴とする請求項１または２に記載のデジタルアンプ。

[請求項4] 上記ディザ信号の周波数は、上記デジタル信号の標本化周波数の整数倍以外の周波数である

ことを特徴とする請求項１～３の何れか１項に記載のデジタルアンプ。

[請求項5] 上記第１の増幅器および上記第２の増幅器の少なくとも一方は、フ

ィルタとして機能する

ことを特徴とする請求項１～４の何れか１項に記載のデジタルアンプ。

[請求項6] 上記第１の増幅器および上記第２の増幅器は、ローパスフィルタとして機能する

ことを特徴とする請求項１～５の何れか１項に記載のデジタルアンプ。

[請求項7] 上記第１の増幅器および上記第２の増幅器は、ハイパスフィルタとして機能する

ことを特徴とする請求項１～５の何れか１項に記載のデジタルアンプ。

[請求項8] 上記第１の増幅器および上記第２の増幅器のうち、一方はローパスフィルタとして機能し、他方はハイパスフィルタとして機能する

ことを特徴とする請求項１～５の何れか１項に記載のデジタルアンプ。

[請求項9] 第１のデジタル信号を増幅する第１のデジタルアンプと、

上記第１のデジタル信号とは逆位相の第２のデジタル信号を増幅する第２のデジタルアンプと、

を備え、

上記第１のデジタルアンプは、

上記第１のデジタル信号のパルス幅を調整する第１のパルス幅調整回路と、

上記第１のパルス幅調整回路の出力信号を増幅する第１のスイッチング回路と、

上記第１のスイッチング回路の出力信号に基づいて第１のフィードバック信号を生成する第１のフィードバック信号生成部とを備え、

上記第１のパルス幅調整回路は、上記第１のフィードバック信号を参照して上記第１のデジタル信号のパルス幅を調整し、

上記第１のフィードバック信号生成部は、

上記第１のスイッチング回路の出力信号と基準電圧およびディザ信号の一方との差分を増幅した第１の増幅信号を出力する第１の増幅器と、

上記第１の増幅信号とディザ信号および基準電圧の他方との差分を増幅し、増幅された当該差分を上記第１のフィードバック信号として出力する第２の増幅器と、

を備え、

上記第２のデジタルアンプは、

上記第２のデジタル信号のパルス幅を調整する第２のパルス幅調整回路と、

上記第２のパルス幅調整回路の出力信号を増幅する第２のスイッチング回路と、

上記第２のスイッチング回路の出力信号に基づいて第２のフィードバック信号を生成する第２のフィードバック信号生成部とを備え、

上記第２のパルス幅調整回路は、上記第２のフィードバック信号を参照して上記第２のデジタル信号のパルス幅を調整し、

上記第２のフィードバック信号生成部は、


上記第２のスイッチング回路の出力信号と基準電圧およびディザ信号の一方との差分を増幅した第３の増幅信号を出力する第３の増幅器と、

上記第３の増幅信号とディザ信号および基準電圧の他方との差分を増幅し、増幅された当該差分を上記第２のフィードバック信号として出力する第４の増幅器と、

を備えることを特徴とする出力装置。


[図1]

図 1




[図2]

図 2


100:出力装置
1:ﾃﾞｼﾞﾀﾙｱﾝﾌﾟ
出力
42
ﾌｨﾙﾀ回路
34:減衰器
40:ﾌｨｰﾄﾞﾊﾞｯｸ信号生成部
20
32
電流
監視回路
24
ｽｲｯﾁﾝｸﾞ
回路
ｽｲｯﾁﾝｸﾞ回路ﾓｼﾞｭｰﾙ
22
ｹﾞｰﾄ
駆動回路
30:減衰器
38
26
ﾃﾞｯﾄﾞﾀｲﾑ
発生器
28
可変電圧源
18
ﾊﾟﾙｽ幅
変調器
36
基準電圧
1段目増幅器
2段目増幅器
出力信号
14
ﾃﾞｼﾞﾀﾙ
ｻﾝﾌﾟﾘﾝｸﾞ
ﾃﾞｨｻﾞ信号
10
差動
ﾚｼｰﾊﾞ
12
差動
ﾚｼｰﾊﾞ
16
ﾃﾞｨｻﾞ
発生回路
ﾃﾞｼﾞﾀﾙ
信号
ｱﾅﾛｸﾞ
信号


[図3]

図 3


（ａ）
ゲイン
2段目増幅器
1段目増幅器
ローパスフィルタ
フィルタなし
周波数
フィードバック周波数
（ｂ）
ゲイン
1段目増幅器
2段目増幅器
フィルタなし
ハイパスフィルタ
周波数
フィードバック周波数
（ｃ）
ゲイン
ローパスフィルタ
ハイパスフィルタ
周波数
フィードバック周波数

[図4]

図 4


100a:出力装置
200:スピーカ
42a
フィルタ回路
42b
フィルタ回路
1a:デジタルアンプ
AMP P
1b:デジタルアンプ
AMP N
Q
$\overline{Q}$
14
デジタル
サンプリング
16
ディザ
発生回路
10
差動レシーバ
12
差動レシーバ
デジタル
信号
クロック
信号

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2018/023505

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl. H03F3/217(2006.01)i, H03F3/68(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl. H03F3/217, H03F3/68

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2018
Registered utility model specifications of Japan	1996-2018
Published registered utility model applications of Japan	1994-2018

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2010-268211 A (SHARP CORP.) 25 November 2010, fig. 7, 9 (Family: none)	1-9
A	US 2011/0305353 A1 (LANG, Yunping) 15 December 2011, fig. 2, 4 & CN 102281037 A	1-9
A	JP 2007-135177 A (YAMAHA CORP.) 31 May 2007, fig. 11-14 & US 2009/0102557 A1, fig. 11-14 & EP 1703635 A1 & CN 1835395 A	1-9

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
04 September 2018 (04.09.2018)	11 September 2018 (11.09.2018)

Name and mailing address of the ISA/	Authorized officer
Japan Patent Office 3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-8915, Japan	Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2018/023505

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2007/0096811 A1 (KOKKELER, Andre) 03 May 2007, fig. 1 & WO 2005/053152 A1 & CN 1879295 A	1-9

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２０１８／０２３５０５

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　H03F3/217(2006.01)i, H03F3/68(2006.01)i

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　H03F3/217, H03F3/68

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０１８年
日本国実用新案登録公報	１９９６－２０１８年
日本国登録実用新案公報	１９９４－２０１８年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	JP 2010-268211 A (シャープ株式会社) 2010.11.25, 図 7,9 (ファミリーなし)	1-9
A	US 2011/0305353 A1 (LANG, Yunping) 2011.12.15, 図 2,4 & CN 102281037 A	1-9
A	JP 2007-135177 A (ヤマハ株式会社) 2007.05.31, 図 11-14 & US 2009/0102557 A1, FIGUERS 11-14 & EP 1703635 A1 & CN 1835395 A	1-9

☑　Ｃ欄の続きにも文献が列挙されている。　　☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
０４．０９．２０１８	１１．０９．２０１８

国際調査機関の名称及びあて先
日本国特許庁（ＩＳＡ／ＪＰ）
郵便番号１００－８９１５
東京都千代田区霞が関三丁目４番３号

特許庁審査官（権限のある職員）　５Ｗ　８３２１
緒方　寿彦
電話番号　０３－３５８１－１１０１　内線　３５７６

Ｃ（続き）．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	US 2007/0096811 A1 (KOKKELER, Andre) 2007.05.03, 図 1 & WO 2005/053152 A1 & CN 1879295 A	1-9