(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2008년08월07일
(11) 등록번호 10-0850641
(24) 등록일자 2008년07월31일

(51) Int. Cl.
H01L 31/042 (2006.01)
(21) 출원번호 10-2007-0017633
(22) 출원일자 2007년02월21일
심사청구일자 2007년02월21일
(56) 선행기술조사문헌
KR1019980080069 A*
*는 심사관에 의하여 인용된 문헌

(73) 특허권자
고려대학교 산학협력단
서울 성북구 안암동5가1 고려대학교 내
(72) 발명자
옥영우
서울 성북구 안암동 고려대학교 공과대학 신소재공학부
김동환
서울 성북구 안암동 고려대학교 공과대학 신소재공학부
(뒷면에 계속)
(74) 대리인
특허법인아주


전체 청구항 수 : 총 7 항 심사관 : 한상수

(54) 고효율 결정질 실리콘 태양전지 및 그 제조방법

(57) 요 약

투명 전도 산화막의 적용시 투명 전도 산화막과 에미터 실리콘층 사이의 계면결함을 최소화 해줌으로써 개방 회로 전압(Voc)과 단락 회로 전류 밀도(Jsc)의 감소로 인한 효율 저하를 방지할 수 있으며 버퍼층의 사용에 의해 투명 전도 산화막과 얇은 에미터층의 적용이 가능해지게 되는 고효율 실리콘 태양전지가 제공된다. 본 발명에 따른 고효율 실리콘 태양전지는 제1 타입의 결정질 베이스 실리콘 기판; 기판 상에 형성되는 제2 타입 에미터 실리콘 층; 실리콘 층 상에 형성되는 투명 전도 산화막; 실리콘층과 상기 투명 전도 산화막 사이의 계면에 형성되는 버퍼층; 투명 전도 산화막 상에 이격간격을 가지고 형성되는 상부금속전극라인; 및 기판의 이면에 형성되는 하부금속전극라인을 포함한다.

대표도 - 도3



(72) 발명자

강민구

서울 성북구 안암동 고려대학교 공과대학 신소재공학부

탁성주

서울 성북구 안암동 고려대학교 공과대학 신소재공학부

특허청구의 범위

청구항 1

제1 타입의 결정질 베이스 실리콘 기판;

상기 베이스 실리콘 기판 상에 형성되는 제2 타입 실리콘 에미터층;

상기 실리콘 에미터층 상에 형성되는 버퍼층;

상기 버퍼층 상에 형성되는 투명전도산화막;

상기 투명전도산화막 상에 이격간격을 가지고 형성되는 상부금속전극라인; 및

상기 베이스 실리콘 기판의 이면에 형성되는 하부금속전극라인을 포함하는 결정질 실리콘 태양전지.

청구항 2

제 1 항에 있어서,

상기 제1 타입은 p형이고, 제2 타입은 n형인 것을 특징으로 하는 결정질 실리콘 태양전지.

청구항 3

제 1 항에 있어서,

상기 제1 타입은 n형이고, 제2 타입은 p형인 것을 특징으로 하는 결정질 실리콘 태양전지.

청구항 4

제 1 항에 있어서,

상기 버퍼층은 n^+ or p^+ 이 도핑된 비정질 실리콘(n^+ or p^+ doped amorphous silicon), $Si_{1-X}C_X$, 인트린식 비정질 실리콘(intrinsic amorphous silicon) 중 선택되는 하나의 물질로 형성되는 것을 특징으로 하는 결정질 실리콘 태양전지.

청구항 5

제 1 항에 있어서,

상기 버퍼층의 두께는 1~20㎚인 것을 특징으로 하는 결정질 실리콘 태양전지.

청구항 6

제 1 항에 있어서,

상기 투명전도산화막은 ITO, ZnO 및 IZO 중 선택되는 하나의 물질로 형성되는 것을 특징으로 하는 결정질 실리콘 태양전지.

청구항 7

제 1 항에 있어서,

상기 실리콘 에미터층의 두께는 10~1000 ㎚인 것을 특징으로 하는 결정질 실리콘 태양전지.

명 세 서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

<13> 본 발명은 고효율 결정질 실리콘 태양전지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 투명 전도 산화막

을 적용시 발생할 수 있는 산화막과 실리콘 웨이퍼 사이의 계면결함을 버퍼층을 사용함으로 최소화하여 Voc의 감소를 방지함으로 향상된 효율을 얻을 수 있는 고효율 결정질 실리콘 태양전지 및 그의 제조방법에 관한 것이다.

<14> 태양전지(solar cells)는 크게 태양열을 이용하는 태양열 시스템과 태양광을 이용하는 태양 전지로 나눌 수 있다.

<15> 이중 태양광을 이용한 전지는 전기에너지를 빛에너지로 바꾸는 LED나 레이져 다이오드와 반대원리를 가진 것으로, 대부분 대면적의 p-n 접합 다이오드(p-n junction diode)로 이루어져 있다.

<16> 도 1은 태양광을 이용한 태양전지에 대한 전기발생원리를 설명하기 위한 도면이다.

<17> 도 1에 도시된 바와 같이 태양광 전지에는 n-type지역(110)과 p-type지역(120)으로 구성되어 있는데, 이때 n-type지역(110)은 큰 전자밀도(electron density)와 작은 정공밀도(hole density)를가지고 있고, p-type지역(120)은 그와 정반대로 되어 있다.

<18> 이와 같은 구조에 있어서 열적 평형상태(thermal equilibrium)에서는 p-type 반도체와 n-type 반도체의 접합으로 이루어진 다이오드에서는 캐리어(carrier)의 농도 구배에 의한 확산으로 전하(charge)의 불균형이 생기고 이 때문에 전기장(electric field)이 형성되어 더 이상 캐리어의 확산이 일어나지 않게 된다.

<19> 이러한 다이오드에 그 물질의 전도대(conduction band)와 가전자대(valence band) 사이의 에너지 차이인 밴드갭 에너지(band gap energy) 이상의 빛을 가했을 경우, 이 빛에너지를 받아서 전자들은 가전자대에서 전도대로 여기(excited)된다.

<20> 이때 전도대로 여기된 전자들은 자유롭게 이동할 수 있게 되며, 가전자대에는 전자들이 빠져나간 자리에 정공이 생성된다. 이것을 잉여캐리어(excess carrier)라고 하며, 이 잉여캐리어들은 전도대 또는 가전자대 내에서 농도 차이에 의해서 확산하게 된다.

<21> 이때 p-type 영역(120)에서 여기된 전자들과, n-type 영역(110)에서 만들어진 정공을 각각의 소수캐리어(minority carrier)라고 부르며, 기존 접합 전의 p-type 또는 n-type 반도체 내의 캐리어(p-type의 정공, n-type의 전자)는 이와 구분해 주요캐리어(majority carrier)라고 부른다.

<22> 이때 주요캐리어들은 전기장으로 생긴 에너지 장벽(energy barrier) 때문에 흐름의 방해를 받지만 p-type의 소수캐리어인 전자는 n-type 영역(110)쪽으로, n-type의 소수캐리어인 정공은 p-type영역 쪽으로 각각 이동할 수 있다.

<23> 이와 같은 소수캐리어의 확산에 의해 재료 내부의 전기적 중성(charge neutrality)가 깨짐으로써 전압차(potential drop)가 생기고 이때 p-n접합 다이오드의 양극단에 발생된 기전력을 외부 회로에 연결하게 되면 태양전지로 작용하게 된다.

<24> 도 2는 종래의 결정질 실리콘 태양전지를 모식적으로 나타낸 단면도이다.

<25> 도 2에 도시된 바와 같이 종래에는 결정질 실리콘 태양전지를 제조하기 위하여, 단결정(single crystalline) 또는 다결정(poly-crystalline) 실리콘 웨이퍼(200)에 확산을 통해 도펀트 (dopant)를 표면에 주입하여 n형 에미터(210)를 형성함으로써 p-n 형태의 다이오드를 형성한다.

<26> 그 후, 빛이 들어오는 에미터(210) 위에 SiNx와 같은 물질을 이용하여 반사방지막(anti-reflection; 220)을 형성시킨 다음 스크린 프린팅 방법으로 소정 간격 이격되어 있는 상부금속전극(230)라인을 형성한다.

<27> 이후 고온에서 열처리(firing)를 통해 상부금속전극(230) 물질이 반사방지막(220) 확산을 통해 통과하여 에미터(210)와 연결되도록 해줌으로써 태양전지가 완성된다.

<28> 상기와 같은 종래의 결정질 실리콘 태양전지의 제조공정에 있어서 에미터(210)의 두께와 도핑농도는 태양전지의 특성에 가장 큰 영향을 미치는 요소이다.

<29> 도핑농도의 경우 p-n 다이오드 형성을 통해 높은 내부 전계(internal electric field)를 얻기 위하여 도핑 농도를 높게 해주는 것이 좋지만, 이로 인하여 광흡수에 의해 생기는 전자-정공이 오제이 재결합(Auger recombination) 등에 의해 사라질 확률이 높아지는 단점이 생긴다.

<30> 따라서, 내부 전계와 재결합율을 고려하여 최적의 농도를 결정해야 하는데 일반적으로 ~10^{19} 정도의 도핑농도를

가질 때 최적의 상태를 가지는 것으로 여겨지고 있다.

<31> 에미터(210)의 두께는 재결합의 최소화와 베이스층에서의 흡수율을 높이기 위하여 얇은 두께를 가지는 것이 좋지만, 생성된 전자, 정공이 에미터 측면 확산을 통해 메탈전극으로 이동해야 하는데 이때 높은 저항을 갖게 되는 단점이 생기므로 두 가지를 고려하여 최적의 두께를 결정해야 한다.

<32> 또한, 에미터(210)의 두께가 얇아짐에 따라 고온 열처리를 통해 전면 전극으로 형성된 금속이 에미터를 통과하여 베이스에 접촉하여 단락이 될 가능성이 높으므로 그 한계가 존재하게 되며, 일반적으로 태양전지에서는 에미터의 두께는 ~ 0.5㎛ 정도로 형성하고 있다.

<33> 이러한 재결합을 최소화하고 베이스(200)에서 태양광의 흡수를 증가시켜 높은 단락 전류 밀도를 얻기 위해서는 에미터(210)의 두께를 최소화할 필요성이 있다.

<34> 이때 광에 의해 생성된 전자나 정공의 에미터(210)에서의 측면 이동을 최소화하기 위해 투명 전도 산화막을 사용한다면 에미터(210)의 두께를 최소화할 수 있다.

<35> 또한 투명 전도 산화막 사용시 전면 전극 형성을 위한 고온 열처리(firing)가 필요 없게 되어 전극에 의한 단락 위험성이 사라지게 된다.

<36> 그러나 결정질 실리콘과 투명 전도 산화막이 접촉 시 계면에서 상당한 결함이 존재함이 알려져 있어 생성된 전자, 정공이 계면에서 재결합에 의해 사라질 수 있고 페르미 에너지 레벨의 휘어짐 (bending) 현상이 일어나서 태양전지특성이 저하 될 수 있는 가능성이 존재한다.

<37> 도 4는 일반적인 실리콘 결정질 태양전지 p-n 구조에서 표면 재결합률 (Sn, Sp)을 10^7 으로 고정하고 투명 산화전도막을 적용할 경우 에미터 두께 변화에 따른 개방 전압(Voc), 단락전류 밀도 (Jsc) 값의 변화를 보여주는 시뮬레이션 그래프이다.

<38> 도 4의 시뮬레이션 결과에서 보여 지는 바와 같이 에미터의 두께가 얇아 질수록 Jsc는 증가하는 경향을 보여주나 Voc의 경우 급격한 감소를 보여주고 있다.

<39> 이러한 Voc의 감소는 에미터 두께가 얇아질수록 표면 재결합의 효과가 증가로 인한 것임을 Sn, Sp의 값을 변화시킴으로 확인할 수 있다.

<40> 따라서 이상에서 보여주는 결과에 따라 기존 태양전지에 투명전도 산화막을 적용시키는 것에는 어려움이 따르며 에미터 두께가 얇아질수록 더 큰 효율 감소를 보여줄 것으로 예상된다.

발명이 이루고자 하는 기술적 과제

<41> 본 발명이 이루고자 하는 기술적 과제는 에미터의 두께 감소를 실현함과 동시에 에미터층 상에 투명 전도 산화막의 적용시 에미터와 투명전도 산화막 사이의 계면에서 발생할 수 있는 계면결함을 최소화 해줄 수 있는 고효율 결정질 실리콘 태양전지를 제공 하는 데에 있다.

<42> 본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

발명의 구성 및 작용

<43> 상기의 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 고효율 결정질 실리콘 태양전지는 제1 타입의 결정질 베이스 실리콘 기판과, 상기 베이스 실리콘 기판 상에 형성되는 제2 타입 실리콘 에미터층과, 상기 실리콘 에미터층 상에 형성되는 버퍼층과, 상기 버퍼층 상에 형성되는 투명전도산화막과, 상기 투명전도산화막 상에 이격간격을 가지고 형성되는 상부금속전극라인 및 상기 베이스 실리콘 기판의 이면에 형성되는 하부금속전극라인을 포함하는 것을 특징으로 한다.

<44> 기타 실시예들의 구체적인 사항들은 상세한 설명 및 첨부 도면들에 포함되어 있다.

<45> 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명

은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.

<46> 또한, 도면에서 층과 막 또는 영역들의 크기 두께는 명세서의 명확성을 위하여 과장되어 기술된 것이며, 어떤 막 또는 층이 다른 막 또는 층의 "상에" 형성된다라고 기재된 경우, 상기 어떤 막 또는 층이 상기 다른 막 또는 층의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막 또는 층이 개재될 수도 있다.

<47> 도 3은 본 발명의 실시예에 따른 투명 전도 산화막이 적용된 결정질 실리콘 태양전지를 나타낸 단면도이다.

<48> 도 3에 도시된 바와 같이 본 발명의 실시예에 따른 결정질 실리콘 태양전지는 제1 타입 실리콘 베이스 기판(300), 제2 타입 실리콘 에미터층 (310), 버퍼층(320), 투명 전도 산화막(330), 상부 전극(340), 및 하부 전극(350)을 포함한다.

<49> 다만, 상기에서 제1 타입과 제2 타입은 p 또는 n 형을 의미하는 것으로서, 서로 같은 타입일 수는 없으며, 이하에서는 설명의 편의를 위하여 제1 타입을 p타입, 제2 타입을 n타입에 국한하여 설명하도록 한다.

<50> 제1 타입 실리콘 베이스 기판(300)은 결정질(crystalline) p형 실리콘 기판으로서, 단결정(single crystalline)이어도 다결정(poly crystalline) 이어도 무방하다.

<51> 제1 타입 실리콘 베이스 기판(300)은 투명 전도 산화막(330)-버퍼층(320)-제2 타입 에미터 실리콘층(310)을 통해 태양광이 입사되면 광전자효과(photoelectric effect)에 의해 소수캐리어인 전자를 생성시키는 층이다.

<52> 제2 타입 실리콘 에미터층(310)은 상기 제1 타입 실리콘 베이스 기판(300) 상에 형성되며, n형 실리콘 층으로 되어 있다.

<53> 제2 타입 실리콘층(310)은 제1 타입 실리콘 베이스 기판(300) 상에 증착 또는 불순물 주입 내지는 도핑의 방법에 의해 형성될 수 있으며, 그 두께는 10~1000 ㎚의 범위이며 이에 대한 구체적인 증착 내지는 도핑 조건은 종래의 방법에 의한다.

<54> 투명 전도 산화막(330)은 상기 제2 타입 실리콘 에미터층(310) 상에 중간에 버퍼층(320)을 사이에 두고 형성되어 있다.

<55> 투명 전도 산화막(330)은 투명하면서 반사방지효과가 우수하고 전도성이 있는 물질, 구체적으로 ITO, IZO, ZnO와 같은 산화물을 이용하여 형성한다.

<56> 투명 전도 산화막(330)의 경우 일반적으로 종래의 단결정 또는 다결정 실리콘 태양전지에는 사용되고 있지 않으나 화합물 태양전지, 실리콘 이종접합 태양전지, 실리콘 박막 태양전지, 유기물 태양전지 등에서 전극(electrode) 및 반사방지막(anti-reflection layer)으로서 적용되고 있는 물질이다.

<57> 투명 전도 산화막(330)을 태양전지에 도입하게 되면 저항의 증가 없이 에미터, 즉 제2 타입 실리콘층(310)의 두께를 감소시킬 수 있는 장점이 있다.

<58> 그러나, 투명 전도 산화막(330)을 제2 타입 실리콘 층(310)과 접촉하도록 형성하게 되면 산화물인 투명 전도 산화막(330)과 제2 타입 실리콘 에미터층(310)의 계면에 미결합손(dangling bond)과 같은 수많은 계면결합(interface defect)이 존재하여 태양전지의 특성이 저하될 수 있다.

<59> 이러한 계면 결함은 특히 기존 태양전지 셀에 있어서 제2 타입 실리콘층(310)의 두께가 얇을수록 태양전지에 미치는 영향이 커지게 되며, 이로 인하여 태양전지에 투명 전도 산화막(330)을 도입하는 장점을 살리기 어렵게 된다.

<60> 따라서, 투명 전도 산화막(330)과 제2 타입 실리콘층(310) 사이의 계면에 투명 전도 산화막(330)과도 계면결합력이 우수하고 제2 타입 실리콘층(310)과도 계면결합력이 우수한 일종의 버퍼층(buffering layer; 320)을 형성해주게 되면 계면결함을 최소화 시킬 수 있게 된다.

<61> 버퍼층(320)은 상기와 같은 기능을 하는 층으로서 투명 전도 산화막(330)과 제2 타입 실리콘층(310) 사이의 계면에 삽입되어 있는 층으로서 제2 타입 실리콘 층(310)의 표면을 패시베이션(passivation) 해주면서, 투명 전도 산화막(330)과도 좋은 접촉저항을 가지도록 해주어 태양전지 셀의 스택구조의 계면에서 생기는 결함을 최소화 시켜주기 위한 부재이다.

<62> 버퍼층(320)을 형성하기 위한 물질로는 상기의 기능을 만족시킬 수 있는 물질이여야 하는데, 구체적으로 n^+ or p^+ 이 도핑된 비정질 실리콘(n^+ or p^+ doped amorphous silicon), $Si_{1-X}C_X$, 인트린식 비정질 실리콘(intrinsic

amorphous silicon) 중 하나가 사용된다.

<63> 버퍼층(320)의 두께는 1~20nm 정도가 바람직한데, 그 이유는 두께가 1nm 이하인 경우에는 버퍼층(320)으로서의 기능을 수행할 수가 없고, 20 nm이상인 경우엔 전체적인 태양전지 셀 특성을 저하시킬 우려가 있기 때문이다.

<64> 상부금속전극라인(340)은 투명 전도 산화막(330) 상에 소정의 이격간격을 가지고 형성되며, 일반적으로 전기전도도가 우수한 금속, 예컨대 Pt, Au, Ag, Al, Cu, 등을 이용하여 형성된다.

<65> 하부금속전극라인(350)은 제1 타입 실리콘 베이스 기판(300)의 하부에 형성되어 있으며, 그 형성물질은 상부금속전극라인(350)의 것과 유사하다.

<66> 이하에서는 본 발명의 실시예들에 따른 고효율 실리콘 태양전지에 의할 경우 효율의 안정성과 재연성이 매우 우수하다는 것을 구체적인 실험예의 구조를 이용한 시뮬레이션 결과들을 들어 설명한다. 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략한다.

<67> **<실시예>**

<68> 투명 전도 산화막으로서 80 nm두께의 ZnO를 사용하였으며, 버퍼층으로서 n+ 비정질 실리콘 5 nm, 제2 타입 실리콘 에미터층으로서 도핑농도 10^{19}, 두께 10-1000 nm의 n형 실리콘 에미터층을 형성하였고, 베이스 기판으로서 도핑농도 10^{16}, 두께 250㎛의 p형 실리콘 기판을 사용하였고, 후면 전계 효과를 위해 5㎛ p+층을 형성하였다.

<69> 이때 계면상태는 이상적인 계면상태를 가지는 것으로 하였고, 다만 투명 전도 산화막과 비정질 실리콘층에서의 재결합속도(Sn, Sp)를 10^{7}으로 가정하였고, 투명 전도 산화막에 의한 밴드의 휘어짐(bending)이 있는 것으로 가정하였다.

<70> **<비교예>**

<71> 상기 실시예에서 버퍼층을 제거하였고, 투명 전도 산화막과 에미터 실리콘층 사이에 재결합 속도를 동일하게 10^{7}으로 가정하였다.

<72> 표 1은 상기와 같이 제조된 실리콘 태양전지의 개방 회로 전압(Voc), 단락 회로 전류 밀도(Jsc), 충진율(fill factor : FF), 및 효율 (Efficiency)특정을 비교한 결과이다.

<73> 도 4는 상기 비교예에 의해 설계된 실리콘 태양전지의 상기 에미터 실리콘층의 두께에 따른 개방 회로 전압(Voc), 단락 회로 전류 밀도(Jsc)의 변화를 나타내는 그래프이다.

<74> 도 5는 상기 실시예에 의해 설계된 실리콘 태양전지의 상기 에미터 실리콘층의 두께에 따른 개방 회로 전압(Voc), 단락 회로 전류 밀도(Jsc)의 변화를 나타내는 그래프이다.

표 1

<75>

구분	Voc(mV)	Jsc(mA/㎠)	FF(%)	Eff(%)
비교예	571.4	38.17	81.67	17.81
실시예	662.7	39.16	83.75	21.73

<76> 표 1과 도 5를 참조하면, 실시예에 의해 제작된 태양전지의 경우 비교예 보다 개방 회로 전압(Voc)의 증가로 인하여 효율특성이 크게 증가한 것으로 나타나고 있다.

<77> 상기와 같은 결과는 도 4에 나타난 바와 같이 비교예와 같이 일반적으로 에미터 실리콘층을 얇게 하였을 때 기존 셀의 경우 에미터 실리콘층의 두께가 얇아질 수록 단락 회로 전류 밀도(Jsc)는 증가하나, 표면 재결합에 의해 개방회로전압(Voc)의 급격한 감소가 보여지는 결과에 비해, 도 5와 같이 실시예에서 버퍼층을 적용하였을 경우 에미터 실리콘층의 두께가 얇아질 수록 개방 회로 전압(Voc), 단락 회로 전류 밀도(Jsc)가 동시에 증가하는 결과를 보여주는 것이다.

<78> 이상 첨부된 도면 및 표를 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것

을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

발명의 효과

<79> 본 발명의 실시예에 따른 고효율 실리콘 태양전지에 의하면 투명전도산화막의 적용시 투명전도산화막과 에미터 실리콘층 사이의 계면결함을 최소화 해줌으로써 개방 회로 전압(Voc)과 단락 회로 전류 밀도(Jsc)의 감소로 인한 효율 저하를 방지할 수 있다. 또한, 버퍼층의 사용에 의해 투명전도산화막과 얇은 에미터층의 적용이 가능해지게 된다.

도면의 간단한 설명

<1> 도 1은 태양광을 이용한 태양전지에 대한 전기발생원리를 설명하기 위한 도면이다.

<2> 도 2는 종래의 결정질 실리콘 태양전지를 모식적으로 나타낸 단면도이다.

<3> 도 3은 본 발명의 실시예에 따른 버퍼층과 투명 산화막이 적용된 실리콘 태양전지를 나타낸 단면도이다.

<4> 도 4는 상기 비교예에 의해 설계된 실리콘 태양전지의 상기 에미터 실리콘층의 두께에 따른 개방 회로 전압(Voc), 단락 회로 전류 밀도(Jsc)의 변화를 나타내는 그래프이다.

<5> 도 5는 상기 실시예에 의해 설계된 실리콘 태양전지의 상기 에미터 실리콘 층의 두께에 따른 개방 회로 전압(Voc), 단락 회로 전류 밀도(Jsc)의 변화를 나타내는 그래프이다.

<6> <도면의 주요 부분에 대한 부호의 설명>

<7> 300: 제1 타입 결정질 실리콘 베이스 기판

<8> 310: 제2 타입 에미터 실리콘 층

<9> 320: 버퍼층


<10> 330: 투명 전도 산화막

<11> 340: 상면 금속전극 라인


<12> 340: 하면 금속전극 라인

도면


도면1




도면2




도면3



도면4


620
600
580
560
540
520
Voc
40
38
36
34
32
30
Jsc
Voc
Jsc
0.0
0.2
0.4
0.6
0.8
1.0
Emitter thickmess(㎛)

도면5


664
662
660
658
656
Voc
38.0
37.8
37.6
37.4
37.2
Jsc
Voc
Jsc
0.0
0.2
0.4
0.6
0.8
1.0
Emitter thickmess(㎛)