



(12) 发明专利

(10) 授权公告号 CN 110710104 B

(45) 授权公告日 2023. 09. 22

(21) 申请号 201880034687.7

(22) 申请日 2018.03.26

(65) 同一申请的已公布的文献号
申请公布号 CN 110710104 A

(43) 申请公布日 2020.01.17

(30) 优先权数据
62/477,014 2017.03.27 US
62/477,009 2017.03.27 US

(85) PCT国际申请进入国家阶段日
2019.11.26

(86) PCT国际申请的申请数据
PCT/US2018/024333 2018.03.26

(87) PCT国际申请的公布数据
W02018/183189 EN 2018.10.04

(73) 专利权人 波导公司
地址 美国马萨诸塞州

(72) 发明人 A·阿列克谢耶夫

(74) 专利代理机构 南京苏创专利代理事务所
(普通合伙) 32273

专利代理师 常晓慧

(51) Int.Cl.

H03F 1/56 (2006.01)

H03F 3/193 (2006.01)

H03F 3/217 (2006.01)

(56) 对比文件

CN 104242907 A, 2014.12.24

CN 1783715 A, 2006.06.07

US 2002180547 A1, 2002.12.05

US 2008267280 A1, 2008.10.30

US 2011057654 A1, 2011.03.10

US 6087853 A, 2000.07.11

US 2006273831 A1, 2006.12.07

GB 0323873 D0, 2003.11.12

US 2008030186 A1, 2008.02.07

CN 105227149 A, 2016.01.06

CN 103314524 A, 2013.09.18

US 2013176140 A1, 2013.07.11

US 2010105448 A1, 2010.04.29

审查员 李红梅


权利要求书3页 说明书11页 附图10页

(54) 发明名称

集成式开关模式功率放大器

(57) 摘要

用于减小集成式开关模式功率放大器 (PA) 的输出阻抗的可变性的系统和方法分配无源电阻器和放大器的MOSFET开关之间的输出阻抗,所述无源电阻器可以是芯片内的。所述PA可以具有单端配置或具有两个以相反相位工作的单端结构的差分配置。在一种实施方式中,MOSFET开关的尺寸大于传统PA中实施的MOSFET开关的尺寸,但是该尺寸对于以期望的频率操作PA仍然是可接受的。另外,一种校准方法可以用来确保MOSFET开关具有受控的且校准的导通电阻,从而提供PA的稳定输出功率水平,并确保NMR测量的一致性和可重复性。



CN 110710104 B

1. 用于调整向功率放大器PA的RF载波输入信号的占空比的电路,所述电路包括:
数字延迟线,包括多个数字延迟元件,用于接收输入信号;
时间数字转换器,用于测量产生期望占空比所需的数字延迟元件的数量;
用于选择产生期望的占空比所需的数字延迟线的延迟元件的数量并从中接收输出信号的电路,所述输出信号具有调整的占空比;以及
具有控制寄存器的处理器,所述控制寄存器用于使能所述电路的高功率模式或低功率模式,其中,当期望占空比具有介于25%和50%之间的值时,所述控制寄存器选择高功率模式,当期望占空比具有介于5%和25%之间的值时,选择低功率模式。
2. 根据权利要求1所述的电路,其中,所述控制寄存器具有用于使能所述低功率模式的值1和用于使能所述高功率模式的值0。
3. 根据权利要求1所述的电路,进一步包括具有用于旁路所述数字延迟线的寄存器的处理器。
4. 根据权利要求1所述的电路,其中,所述数字延迟线包括多个延迟元件。
5. 根据权利要求1所述的电路,其中,每个延迟元件包括一个输入和三个输出。
6. 根据权利要求5所述的电路,其中,所述输出中的第一个耦合至连续的延迟元件的输入;所述输出中的第二个耦合至多工器的输入;所述输出中的第三个耦合至时间数字转换器的输入。
7. 根据权利要求1所述的电路,进一步包括处理器,配置为基于所述时间数字转换器的测量来确定生成期望占空比所需的延迟元件的数量。
8. 根据权利要求7所述的电路,其中,所述处理器在集成所述数字延迟线和时间数字转换器的芯片上实施。
9. 根据权利要求7所述的电路,其中,所述处理器在集成所述数字延迟线和时间数字转换器的芯片外实施,且所述电路进一步包括用于允许所述处理器和所述芯片之间的信号通信的通信模块。
10. 一种核磁共振NMR设备,包括:
NMR线圈,配置为包围样品;
耦合到NMR线圈的集成式开关模式功率放大器PA;和
用于调整向功率放大器PA的输入信号的占空比的电路;
其中所述电路包括:(i)具有多个延迟元件的数字延迟线,(ii)用于测量生成期望占空比所需的延迟元件的数量的时间数字转换器;(iii)用于选择产生期望的占空比所需的数字延迟线的延迟元件的数量并从中接收输出信号的电路,所述输出信号具有调整的占空比;以及(iv)具有控制寄存器的处理器,所述控制寄存器用于使能所述电路的高功率模式或低功率模式,其中,当期望占空比具有介于25%和50%之间的值时,所述控制寄存器选择高功率模式,当期望占空比具有介于5%和25%之间的值时,选择低功率模式。
11. 根据权利要求10所述的核磁共振NMR设备,其中,所述控制寄存器具有用于使能所述低功率模式的值1和用于使能所述高功率模式的值0。
12. 根据权利要求10所述的核磁共振NMR设备,其中,所述电路进一步包括具有寄存器的处理器,所述寄存器用于旁路所述数字延迟线。
13. 根据权利要求10所述的核磁共振NMR设备,其中,所述数字延迟线包括多个延迟元

件。

14. 根据权利要求10所述的核磁共振NMR设备,其中,每个延迟元件包括一个输入和三个输出。

15. 根据权利要求14所述的核磁共振NMR设备,其中,所述输出中的第一个耦合至连续的延迟元件的输入;所述输出中的第二个耦合至多工器的输入;所述输出中的第三个耦合至时间数字转换器的输入。

16. 根据权利要求10所述的核磁共振NMR设备,其中所述电路进一步包括处理器,配置为基于所述时间数字转换器的测量来确定生成期望占空比所需的延迟元件的数量。

17. 根据权利要求16所述的核磁共振NMR设备,其中,所述处理器在集成所述数字延迟线和时间数字转换器的芯片上实施。

18. 根据权利要求16所述的核磁共振NMR设备,其中,所述处理器在集成所述数字延迟线和时间数字转换器的芯片外实施,且所述电路进一步包括用于允许所述处理器和所述芯片之间的信号通信的通信模块。

19. 用于减小集成式开关模式功率放大器PA的输出阻抗的可变性的电路,所述电路包括:

PA驱动器,其包括PMOS器件和NMOS器件;

用于促进PA驱动器的激活和停用的预驱动器;和

耦合到PA驱动器的无源电阻器,以便在PA驱动器和无源电阻器之间分配输出阻抗;以

及

校准电路,用于校准所述PA驱动器的导通电阻以便提供稳定的输出功率电平,所述校准电路包括所述PA驱动器的复制电路和负载电阻器。

20. 根据权利要求19所述的电路,其中,芯片内的无源电阻器具有与温度或电压无关的阻抗。

21. 根据权利要求19所述的电路,其中,所述校准电路还包括用于产生参考电压的芯片内分压器。

22. 根据权利要求21所述的电路,其中,所述校准电路还包括比较器,用于将所述参考电压与所述复制电路和负载电阻器的输出电压进行比较。

23. 根据权利要求19所述的电路,其中,所述无源电阻器是芯片内的。

24. 根据权利要求19所述的电路,其中,所述无源电阻器是芯片外的。

25. 一种核磁共振NMR设备,包括:

NMR线圈,配置为包围样品;

耦合到NMR线圈的集成式开关模式功率放大器PA;和

用于减小PA的输出阻抗的可变性的电路;

其中所述电路包括(i) PA驱动器,其包括PMOS器件和NMOS器件,(ii) 用于促进PA驱动器的激活和停用的预驱动器;(iii) 芯片内的无源电阻器,其耦合到PA驱动器,用于在PA驱动器和无源电阻器之间分配输出阻抗,以及(iv) 校准电路,用于校准所述PA驱动器的导通电阻以便提供稳定的输出功率电平,所述校准电路包括所述PA驱动器的复制电路和负载电阻器。

26. 根据权利要求25所述的核磁共振NMR设备,其中,芯片内的无源电阻器具有与温度

或电压无关的阻抗。

27. 根据权利要求25所述的核磁共振NMR设备,其中,所述校准电路还包括用于产生参考电压的芯片内分压器。

28. 根据权利要求27所述的核磁共振NMR设备,其中,所述校准电路还包括比较器,用于将所述参考电压与所述复制电路和负载电阻器的输出电压进行比较。

29. 一种用于减小集成式开关模式功率放大器PA的输出阻抗的可变性的方法,所述方法包括:

提供具有PMOS器件和NMOS器件的PA驱动器;

提供用于促进PA驱动器的激活和停用的预驱动器;

提供校准电路,用于校准所述PA驱动器的导通电阻,所述校准电路包括所述PA驱动器的复制电路和负载电阻器;

调整PMOS器件和NMOS器件的条带的数量,以提供所需的阻抗。

集成式开关模式功率放大器

[0001] 相关申请的交叉引用

[0002] 本申请要求于2017年3月27日提交的美国临时专利申请号62/477,009和62/477,014的优先权和权益。

技术领域

[0003] 本发明的领域总体上涉及核磁共振(NMR)设备,并且特别地涉及管理这种设备中的输出阻抗和/或功率水平。

背景技术

[0004] 核磁共振(NMR)是一种众所周知的分析技术,已在许多领域中使用,例如光谱学、生物传感和医学成像。通常,NMR设备包括收发器电路,将信号发送到测试样品并从中接收回波信号。例如,参照图1,传统NMR系统100的基本组件包括围绕被分析的样品104的NMR线圈102,用于在样品104和线圈102之间产生静磁场 B_0 的磁体106,耦合到NMR线圈102的双工器108,以及用于控制各种组件的操作的控制器110。通常,双工器108包括用于将RF信号传输到NMR线圈102的发射器(Tx)部分和用于从样品104经由NMR线圈102接收回波信号的接收器(Rx)部分。

[0005] NMR线圈102和收发器108通常称为“NMR探针”,其在传统NMR系统中利用大型电磁体或超导永磁体工作。NMR探针通常包含在阻抗为 $50\ \Omega$ 的环境中,因为探针和NMR仪器之间需要较长的互连线。

[0006] 双工器108传送的RF信号始于RF频率源115和脉冲序列发生器117。调制器电路120根据脉冲序列发生器117提供的脉冲序列,调制来自RF频率源115的RF信号。调制的RF信号被功率放大器122放大。

[0007] 在NMR测量过程中,具有拉莫尔频率 ω_0 的调制的RF信号通过双工器108传送到线圈102;线圈102产生RF磁场 B_1 (通常垂直于静磁场 B_0),该磁场共振地激励样品104内的核自旋。在持续时间 Δt 之后,RF激励信号停止,控制器110使双工器108接收来自样品104的回波信号。通过停止RF激励,样品104内的核自旋以拉莫尔频率 ω_0 绕 B_0 -轴进动。核自旋通过自旋间相互作用缓慢失去相位相干性,在净磁矩的进动中,其在宏观平均中表现为指数弛豫(exponential relaxation)或阻尼信号。该NMR信号弛豫可以由线圈102检测。因为自旋间相互作用是所测试的样品104的材料所特有的,所以弛豫信号的特征时间(通常称为 T_2)是材料特定的。

[0008] 双工器108将代表NMR探针的信号输出的接收到的回波信号引导到包括前置放大器(例如,低噪声放大器125)和可编程增益放大器127的放大框。最终,该信号由模数转换器(ADC)130转换为数字形式以进行处理。但是,由前置放大器125接收到的“原始”NMR信号的频率对于ADC 130而言过高,且因此通过与RF频率源115所提供的信号进行比较而“下变频”。混频器135将以拉莫尔频率振荡的放大的NMR信号与来自RF频率源的参考信号相结合,以产生以较低的“相对拉莫尔频率”振荡的新信号。在由低通滤波器137滤波之后,该信号缓

慢变化以至足以由ADC 130处理,但是仍然保留了接收到的回波信号的基本频率特性。

[0009] 因此,通过测量上述拉莫尔频率 ω_0 (例如,用于光谱学)和特征时间 T_2 (例如,用于弛豫),NMR技术可以用作许多领域的分析工具,包括但不限于化学成分分析、医学成像和生物传感。

[0010] 已经致力于使传统的NMR系统小型化。例如,包括功率放大器(PA) 122的整个NMR电子器件可以集成在单个半导体器件上。小型化的众多优势包括低成本、便携性以及紧密围绕小型样品的微线圈提高了信号质量。另外,减小磁体106的尺寸允许使用比常规系统中的小得多的功率来激励(或极化)样品104。

[0011] 图2A描绘了在小型化的NMR系统中实施的传统D类PA 200;PA 200的输入信号 V_S 通常为具有在地电位(V_{SSPA})和PA电源电压(V_{DDPA})之间的低幅度和高幅度的方波信号。输入信号用于以交替的方式闭合和断开开关202、204,用于将输出负载206连接至 V_{DDPA} 或 V_{SSPA} 。传递到负载206的功率取决于放大器200的输出阻抗、输入信号幅度 V_S 和负载阻抗 R_L 。在如图2中所示的单端PA中,传递的功率可以表示为:

$$[0012] \quad P_L = \frac{1}{2} \frac{|V_S|^2 R_L}{(R_{Out} + R_L)^2} \text{ 等式 (1)}$$

[0013] 当输入开关双极性方波信号的占空比不是50%时,以PA提供的基本频率的总平均功率可以计算为:

$$[0014] \quad P_{Av} \cong \frac{\left(\frac{4}{\pi} \times V_{DDPA} \times \sin(\pi \times \text{占空比}) \right)^2}{2 \times (2R_{OUT} + R_L)} \text{ 等式 (2)}$$

[0015] 其中占空比是波形的正占空比,用0至0.5范围内的小数表示。因此,总平均功率是电源电压 V_{DDPA} 、输入方波信号的占空比、PA的输出阻抗和负载 R_L 的阻抗的直接函数。

[0016] 传统的D类PA通常传递范围为从瓦到千瓦的功率。功率可以通过改变电源电压 V_{DDPA} 来调节,同时将开关波形的占空比保持在50%(占空比=0.5)对应于基波的最大总平均功率。另外,输出阻抗 R_{OUT} 和负载阻抗 R_L 通常保持恒定,以确保PA和负载电阻器206之间的阻抗匹配。

[0017] 已经开发了D类放大器技术的最新发展,将PA集成在半导体器件上并生成适用于NMR测量的激励信号,特别是在低场时域NMR弛豫中。但是,通过调节电源电压 V_{DDPA} 来控制集成式D类PA的可用功率是不期望的。这是因为这样的调节通常需要实施额外的功率域和专用于PA输出驱动器的相关引脚;这引入了额外的系统复杂性。

[0018] 替代地,可以通过改变如图2B和等式(2)所示的PA开关波形的占空比来调节总可用功率。在这种情况下,占空比控制框插入图1中的RF信号源115和调制器120之间。

[0019] 已经致力于使用模拟占空比控制电路来调节输入到集成式PA的信号的占空比。但是,当环境条件(例如,制造工艺、电源电压和工作温度(PVT))变化时,传统方法往往会遭受高度可变性和不良的精度控制。因此,需要一种通过调整开关输入信号的占空比来可靠且准确地控制PA的总可用功率的方法。所述方法应当理想地考虑由各种环境条件(例如,PVT)引起的影响,从而确保在NMR测量期间能够重复稳定的功率水平。

[0020] 此外,传统的D类PA通常具有在某种程度上有限的带宽(通常远小于1 MHz)。但是,为了进行NMR测量,PA需要宽的带宽(例如,在10 MHz至60 MHz之间)。此外,由于传统的D类

放大器的输出阻抗是固定的,因此对于固定的电源电压 V_{DDPA} ,可用的功率设置也是固定的。换句话说,放大器的功率和输出阻抗是不可分离的。由于此限制,很难调整放大器的可用功率以优化NMR测量的激励参数(例如磁化翻转角和NMR激励脉冲间隔)。在NMR应用中实施传统D类放大器的另一个挑战是,难以实现阻抗匹配(与经典音频或功率应用相比)以优化功率传输(如上述等式(1)所示)并保持PA功率水平具有准确性和一致性以进行可重复的NMR测量。

[0021] 已经提出了解决这些困难的各种策略,通常涉及使用用于PA的分立组件,并且假设开关202、204的导通电阻可忽略不计。这样就可以通过外部精密电阻来设置PA的输出阻抗。当将PA和其他NMR电子器件集成到单个半导体器件上时——产生集成式“开关模式”功率放大器——开关器件202、204通常使用MOSFET来实施,其栅极由具有方波的输入RF信号控制,所述方波的幅值为 $V_{DDPA} - V_{SSPA}$ 。

[0022] 在典型的NMR应用中,PA驱动 $50\ \Omega$ 负载阻抗。这意味着对于差分D类PA的情况,每个PA驱动器的输出阻抗均为 $25\ \Omega$,以实现传递给负载的最佳无反射功率。然而,MOS器件的导通电阻随制造工艺、电源电压和温度而变化。此外,对于跨器件的大电压而言,高度非线性行为使实施具有 $25\ \Omega$ 恒定导通电阻的基本MOSFET开关极具挑战性。

[0023] 因此,需要一种减小集成式开关模式功率放大器的输出阻抗的可变性的方法,以便在NMR测量期间可重复地保持一致的功率水平。

发明内容

[0024] 本发明的实施例提供了一种通过无源电阻器和放大器的MOSFET开关之间分配输出阻抗来减小集成式开关模式功率放大器的输出阻抗的可变性的方法,所述无源电阻器可以是芯片内的。所述PA可以具有单端配置或具有两个以相反相位工作的单端结构的差分配置。在一种实施方式中,MOSFET开关的尺寸大于传统PA中实施的MOSFET开关的尺寸,但是该尺寸对于以期望的频率操作PA仍然是可接受的。另外,一种校准方法可以用来确保MOSFET开关具有受控的且校准的导通电阻,从而提供PA的稳定输出功率水平,并确保NMR测量的一致性和可重复性。

[0025] 在各种实施例中,D类PA驱动器传感器的复制电路用于监视匹配的复制开关器件的输出阻抗;然后,软件(和/或硬件)实现的状态机算法可以用来自动调整PA的输出阻抗,以实现由一对外部匹配的精密电阻器设置的目标值。芯片内电阻器的实施可以有利地消除对外部电阻器组件的需要,并且同时减少MOSFET开关器件两端的电压摆幅,从而提高其线性度。

[0026] 本发明的另一个实施例提供了一种使用全数字PVT传感器电路来精确地设置PA开关波形的占空比的方法。在各种实施例中,全数字PVT传感器电路使用数字延迟线测量周期性参考信号的脉冲宽度,随后执行芯片外数字计算以对数字延迟线进行编程以延迟所述周期性参考信号,从而,当经由逻辑“与”运算将延迟的周期性参考信号与原始(未延迟的)参考信号组合时,得到的信号符合所需的占空比。在一个实施方式中,PA为D类PA,其可以具有单端配置或具有两个以相反相位工作的单端结构的差分配置。

[0027] 因此,在第一方面,本发明涉及用于减小集成式开关模式PA的输出阻抗的可变性的电路。在各个实施例中,所述电路包括PA驱动器;用于促进PA驱动器的激活和停用的预驱

动器;耦合到PA驱动器的无源电阻器,用于在PA驱动器和无源电阻器之间分配输出阻抗。PA驱动器可以包括PMOS设备和NMOS器件或由上述器件组成。通常,芯片内无源电阻器的阻抗基本上不依赖于温度或电压。

[0028] 在各种实施例中,电路还包括用于校准PA驱动器的导通电阻以便提供稳定的输出功率水平的校准电路。校准电路可以包括PA驱动器的复制电路和负载电阻,并且可以进一步包括用于产生参考电压的芯片内分压器。在一些实施例中,校准电路还包括比较器,用于将参考电压与复制电路和负载电阻的输出电压进行比较。无源电阻器可以是芯片内的或芯片外的。

[0029] 在另一方面,本发明涉及一种NMR设备,包括配置用于包围样品的NMR线圈、耦合到NMR线圈的集成式开关模式PA,以及用于降低PA的输出阻抗的可变性的电路。在各种实施例中,所述电路包括(i)PA驱动器,(ii)用于促进PA驱动器的激活和停用的预驱动器;(iii)芯片内无源电阻器,其耦合到PA驱动器,用于在PA驱动器和无源电阻器之间分配输出阻抗。所述电路可以包括上述特征中的一个或多个。

[0030] 本发明的另一方面涉及一种降低集成式开关模式PA的输出阻抗的可变性的方法。在各种实施例中,所述方法包括提供具有至少一个MOS器件的PA驱动器;提供用于促进激活和停用PA驱动器的预驱动器;以及调整MOS器件的条带(stripe)数量,以提供所需的阻抗。

[0031] 在另一方面,本发明涉及用于调节到PA的RF载波输入信号的占空比的电路。在各个实施例中,所述电路包括数字延迟线,所述数字延迟线包括多个数字延迟元件,用于接收输入信号;时间数字转换器,用于测量产生期望占空比所需的数字延迟元件的数量;以及用于选择产生期望占空比所需的数字延迟线的延迟元件的数量并从中接收输出信号的电路,所述输出信号具有调整的占空比。在一些实施例中,所述电路还包括具有控制寄存器的处理器,用于使能电路的高功率模式或低功率模式。例如,控制寄存器可以具有用于使能低功率模式的值1和用于使能高功率模式的值0。当所需占空比的数值介于25%和50%之间时,控制寄存器可以选择高功率模式,而当所需占空比的数值介于5%和25%之间时,控制寄存器可以选择低功率模式。

[0032] 在各种实施例中,所述电路还包括具有用于旁路数字延迟线的寄存器的处理器。数字延迟线可以包括多个延迟元件。每个延迟元件可以包括一个输入和三个输出。例如,输出中的第一个可以耦合至连续的延迟元件的输入;输出中的第二个可以耦合至多路复用器的输入;以及输出中的第三个可以耦合至时间数字转换器的输入。

[0033] 在一些实施例中,所述电路还包括处理器,所述处理器配置用于基于时间数字转换器的测量来确定用于生成期望占空比所需的延迟元件的数量。所述处理器可以实施为在集成了数字延迟线和时间数字转换器的芯片上,也可以实施为在集成了数字延迟线和时间数字转换器的芯片外;在后一种情况下,所述电路可以进一步包括通信模块,用于允许处理器和芯片之间的信号通信。

[0034] 本发明的又一方面涉及一种NMR设备,包括配置为包围样品的NMR线圈;耦合至NMR线圈的集成式开关模式PA;以及用于调整到功率放大器(PA)的输入信号的占空比的电路。在各种实施例中,所述电路包括(i)具有多个延迟元件的数字延迟线,和(ii)用于测量生成期望占空比所需的多个延迟元件的时间数字转换器。所述电路可以包括上述特征中的一个或多个。

[0035] 通常,如本文所用,术语“基本上”是指 $\pm 10\%$,在一些实施例中,为 $\pm 5\%$ 。另外,说明书中提及的“一个示例”、“示例”、“一个实施例”或“一实施例”表示与描述该实例有关的特定特征、结构或特性包括在本技术的至少一个实例中。因此,本说明书中在各个地方出现的短语“在一个示例中”、“在示例中”、“一个实施例”或“实施例”不一定都指代相同的示例。此外,特定特征、结构、程序、步骤或特性可以以任何合适的方式组合在本技术的一个或多个示例中。本文提供的标题仅是为了方便,并不旨在限制或解释所要求保护的技术的范围或含义。

附图说明

[0036] 在附图中,相同的附图标记在不同视图中通常指代相同的部分。而且,附图不一定按比例绘制,而是通常将重点放在说明本发明的原理上。在以下描述中,参考以下附图描述本发明的各种实施例,其中:

[0037] 图1示意性地示出了传统的NMR装置。

[0038] 图2A示意性地示出了传统的D类功率放大器。

[0039] 图2B为示出占空比的定义的时间图。

[0040] 图3A示意性地示出了根据本发明的各种实施例的包括耦合至NMR探针的示例性D类PA接口的电路。

[0041] 图3B示意性地示出了用于调节导通电阻的示例性电路。

[0042] 图4示意性地示出了根据本发明的各种实施例的校准电路。

[0043] 图5为示出用于校准PA输出阻抗的代表性方法的流程图。

[0044] 图6A示意性地示出了图6B所示的占空比控制器之间的关系以及NMR系统的其他组件。

[0045] 图6B示意性地示出了用于占空比控制的示例性电路。

[0046] 图6C示意性地示出了至图6B所示的占空比控制器的正交相位输入的产生。

[0047] 图7示意性地更详细地示出了根据本发明的实施例的时间数字转换器。

[0048] 图8为时间图。

具体实施方式

[0049] 首先参照图3A,描绘了根据本发明的各种实施例的耦合至NMR探针302的示例性差分D类PA接口300。所述PA实施为CMOS(互补金属氧化物半导体)专用集成电路(ASIC)芯片的一部分。NMR探针302包括线圈102和电容器CM_P、CM_M、CT。电容器CT与线圈102的电感结合产生并联谐振电路303。电容器CM_P和CM_M提供匹配网络,在PA的输出处以激励频率将并联谐振电路303的阻抗转换为无源差分阻抗R_T。PA 300实施为分立芯片或更大的专用集成电路(ASIC)的一部分,所述更大的专用集成电路包括一对预驱动器304、306,每个预驱动器耦合到输出驱动器P型和N型MOSFET器件308、310,器件308、310与具有电阻R_D的芯片内电阻器312串联连接,并用作PA电路。预驱动器304、306分别接收脉冲序列、其反相信号和载波信号,并且包括逻辑与非门和或非门。在典型的开关模式功率放大器中,选择PMOS器件308和NMOS器件310的尺寸以产生期望的PA输出功率用于在目标频率下操作。由于器件308、310的寄生电容,在这样的PA提供的功率量与它的带宽之间存在基本的折衷,随着PA尺寸的增大

以增加输出PA功率而减小PA带宽,反之亦然。

[0050] 在CMOS制造过程中,导通电阻(R_{ON})——即,MOSFET的漏极/源极路径两端的电阻,其栅极端子配置为以强反向线性状态操作MOSFET——是许多参数的函数,例如电源电压、工作温度、制造参数(包括光刻、化学蚀刻和电子迁移率等)的变化。结果,使用MOSFET器件308、310作为图3A所示配置的开关的开关模式功率放大器将在输出功率和带宽上呈现高达30%的大变化,这是由于从电路300的一个实例到另一实例以及在环境条件的整个范围内MOSFET导通电阻的变化。为了使这种变化最小化,如下文进一步描述的,一种校准方法用于调整PMOS器件308和NMOS器件310的导通电阻,并将其保持在适合于特定应用的恒定值。

[0051] 因为器件308、310分别与电阻器312串联连接,器件308、310的目标导通电阻为 R_{ON} Ω 以便提供组合的差分PA输出阻抗 $R_T=2 \times (R_{ON}+R_D)$ 。在典型的NMR仪器中,NMR探针302向PA施加50 Ω 的无源负载,预计PA将具有相同值的输出阻抗。这促进了从PA到探针302的最佳功率传输,并避免了可能损坏PA的电反射。不失一般性,可以选择其他接口阻抗值;例如,较小的接口阻抗值将产生PA较大的功率传输。在这种情况下,电阻器312的值减小,并且适当地调整匹配电容器 CM_P 、 CM_M 的值,以满足功率匹配条件和较低的接口阻抗。

[0052] 图3B示出了用于通过改变驱动PA的输出的输出MOSFET器件308、310的总宽度来调节导通电阻的电路。在一个实施例中,PA输出器件配置为多个MOSFET器件(“条带”)的并联连接,每个MOSFET器件的宽度等于MOSFET器件的总期望宽度除以所选择的并联器件的数量。不失一般性,在图3B所示的实施例中,并联MOSFET器件的数量表示为N条带。在一些实施例中,PMOSFET器件中的条带数量可以与NMOSFET器件中的条带数量不同,以适应P型和N型MOSFET的不同变化。与图3A中所示的传统D类PA不同,图3B中所示的输出MOSFET的栅极端子可以使用所示的条带选择逻辑电路320、322单独地进行控制。特别地,通过在数字控制信号选择P条带和选择N条带中将适当数量的位数驱动为高来选择期望的条带数量,所述数字控制信号为宽度N条带位数的数字信号。选择N条带的数值,使得当选择了输出MOSFET器件的所有条带时,对于最坏情况下的制造变化,MOSFET器件的导通电阻小于目标 R_{ON} 值,导致在所选制造工艺中典型MOSFET的最低导通电阻、最低的期望工作温度和最高的工作电源电压。

[0053] 芯片内电阻器312的电阻 R_D 通常不显著取决于温度和电压,但是由于制造工艺的变化,可以在 $\pm 15\%$ 的范围内变化。因此,PA的总单端输出阻抗 $R_{ON}+R_D$ 可以在 $\pm 30\%$ 的范围内变化;这需要采用校准方法来提供稳定的PA输出功率水平,以确保NMR测量期间的一致性和可重复性。

[0054] 图4示出了根据本发明的各种实施例的校准电路400。校准电路400利用像PA电路300一样集成在同一芯片上的传感器来精确地测量PA的开关MOSFET器件的DC导通电阻。在各种实施例中,使用具有PMOSFET和NMOSFET开关404、406的PA驱动器复制电路402来测量导通电阻,所述PMOSFET和NMOSFET开关404、406具有芯片内电阻器 R_D 并分别加载有外部电阻器408、410;电阻器408、410中的每一个精确地具有 R_{CAL} 的阻抗。器件404、406具有与图3A所示的器件308、310相同的总宽度和长度,并且具有相同数量的条带(N条带)。在各种实施例中,所述校准方法实施用于产生参考电压的芯片内电压参考412和比较器414,用于将参考电压与由从 V_{DDPA} 到 V_{SSPA} 的电阻分压器产生的感测PMOSFET或NMOSFET 404、406的输出电压进行比较。电阻分压器可以由具有精确的阻抗 R_{CAL} 的电阻器408、410,与校准电路的PMOSFET和

NMOSFET传感器的漏极端子串联连接的电阻 R_D ，以及MOSFET器件404、406的导通电阻形成。

[0055] 在各种实施例中，比较器414的判定值存储在控制寄存器组416之一中，数字接口418能够访问该控制寄存器组。(所有的这些组件可以驻留在图3A所示的ASIC 300上。)另外，有限状态机可以用来调节复制半驱动器402的相应的导通电阻，直到感测PMOSFET或NMOSFET的输出电压超过与导通电阻的目标值相对应的阈值电压为止。对于PMOSFET传感器电路，比较器阈值电压选择为 $(2/3) \times V_{DDPA}$ ，其中 V_{DDPA} 为PA电源电压。对于NMOSFET传感器电路，比较器阈值电压选择为 $(1/3) \times V_{DDPA}$ 。有限状态机可以以硬件和/或软件在芯片300上或外部实施。在一些实施例中，可以使用由三个相同的电阻器(从 V_{DDPA} 到 V_{SSPA} 串联连接)形成的电阻分压器串，在芯片上内部产生阈值电压。给定生成的阈值电压，当任一MOSFET传感器满足以下条件时，比较器输出将改变： $R_{ON} + R_D = (R_{CAL}/2)$ 。

[0056] 在各种实施例中，PA半复制阻抗传感器402由两个控制寄存器(例如，由波导公司(WaveGuide Corporation)提供的WG1000型中的CENSN和CENSP)控制。向这些寄存器中的任一个写入逻辑1可以使能一个或两个感测器件404、406。另外，两个寄存器(例如，CDSN和CDSP)可以用于将MOS传感器器件404、406的栅极驱动至校准方法所需的适当值。在一些实施例中，寄存器(例如，SELCALREF)用于选择感测PMOSFET和NMOSFET器件中的哪一个以及哪些参考电压连接至判定比较器414的输入。例如，写入逻辑0可以选择来自感测PMOS 404和 $(2/3) \times V_{DDPA}$ 参考电压的输出，而写入逻辑1可以选择来自感测NMOS 406和 $(1/3) \times V_{DDPA}$ 参考电压的输出。

[0057] 图5示出了代表性的流程图500，示出了用于校准PA输出阻抗的校准电路400的操作。在优选的实施例中，在每次NMR实验之前、在所谓的“循环延迟”期间或在芯片加电之后，对PA的输出阻抗进行校准。尽管没有为流程图500的步骤指定特定的算法更新速率，但是可以预期，基于低通滤波器中的电容器的建立时间常数，确定有限状态机中的最小进动时间间隔，所述低通滤波器用于消除在不同比较阈值之间切换期间在判定比较器414的输入处产生的高频噪声。

[0058] 参照图3B、4和5，在第一步骤502中，电路400被使能。电路400的NMOSFET支路406被停用，比较器参考412设置为 $(2/3) \times V_{DDPA}$ 参考电压(步骤504)。此时，没有对PMOSFET感测电路404的条带进行选择(步骤506)。如果比较器414的输出为低，则在PMOSFET感测电路404中使能另外的条带(步骤508)。如果比较器414的输出为高并且刚刚进入过程500，则存在错误情况，其中PMOSFET器件的任一个目标 R_{ON} 值太大，无法通过选择校准传感器PMOSFET 404的甚至单个条带来实现或者对于目标 R_{ON} 值来说选择的比较器阈值不正确；否则，将当前的条带数量写入寄存器组416(步骤510)。此时，电路400的PMOSFET支路404停用并且NMOSFET支路406启用，且比较器参考412设置为 $(1/3) \times V_{DDPA}$ 参考电压(步骤512)。NMOS感测电路的所有15个条带被选择(步骤514)。如果现在比较器414的输出为低，则针对NMOS感测电路选择的条带的数量逐渐减少，直到比较器输出为高(步骤516)。再一次，如果比较器输出为高，并且刚刚进入过程500，则存在错误情况，其中NMOSFET器件的任一个目标 R_{ON} 值太小(即，无法通过选择校准感测NMOSFET 406的所有条带来实现)或针对目标 R_{ON} 值选择的比较器阈值不正确；否则，将当前的条带数量写入寄存器组416(步骤518)，并且过程结束。这样就确定并设定了导通电阻的目标值，NMR电路就可以工作了。

[0059] 校准方法500可以在控制器110中实施。控制器110可以以硬件、软件或两者的组合

来实施。对于其中控制器的功能作为一个或多个软件程序提供的实施例,所述程序可以用许多高级语言中的任何一种来编写,例如PYTHON、PASCAL、JAVA、C、C++、C#、BASIC、各种脚本语言和/或HTML。另外,软件可以用指向驻留在目标计算机上的微处理器的汇编语言来实现;例如,如果软件配置为在IBM PC或PC克隆上运行,则可以用Intel 80x86汇编语言实现。所述软件可以实施在制品上,包括但不限于软盘、闪存盘、硬盘、光盘、磁带、PROM、EPROM、EEPROM、现场可编程门阵列或CD-ROM。使用硬件电路的实施例可以使用例如一个或多个FPGA、CPLD或ASIC处理器来实施。控制器110可以以硬件、软件或两者的组合来实施。对于其中功能作为一个或多个软件程序提供的实施例,所述程序可以用许多高级语言中的任何一种来编写,例如PYTHON、PASCAL、JAVA、C、C++、C#、BASIC、各种脚本语言和/或HTML。另外,软件可以用指向驻留在靶计算机上的微处理器的汇编语言来实现;例如,如果软件配置为在IBM PC或PC克隆上运行,则可以用Intel 80x86汇编语言实现。所述软件可以实施在制品上,包括但不限于软盘、闪存盘、硬盘、光盘、磁带、PROM、EPROM、EEPROM、现场可编程门阵列或CD-ROM。使用硬件电路的实施例可以使用例如一个或多个FPGA、CPLD或ASIC处理器来实施。

[0060] 本文描述的方法可能特别适合在低场NMR系统中实施,其中,多个收发器集成在同一半导体基底上,因此可以一次执行多个同时的NMR测量。上述单个复制半电路可用于独立校准所有芯片内PA,而无需提供大量外部电阻器来匹配每个独立PA的阻抗。

[0061] 另外,本文描述的方法可能适合在低场NMR系统中实施,其中,NMR线圈像NMR收发器一样集成在同一硅基底上,或者在单独的硅基底上但封装在同一封装中。在这种情况下,本文所述的校准技术可以向NMR线圈提供精确而稳定的功率传输,而无需直接访问和配置PA与NMR线圈之间的接口。

[0062] 另一个好处是,该技术还可以使D类PA与阻抗明显较低的NMR探针一起使用。在较低的绝对阻抗值下精确控制输出阻抗的能力很重要,因为PA输出阻抗的相同绝对变化可能会导致传输的输出功率的较大相对变化。在微NMR中,理想的是从 $50\ \Omega$ 系统转变为低阻抗系统,以便针对相同电源电压 V_{DDPA} 增大总可用PA和传输功率。

[0063] 在各种实施例中,参照图6A和图6B,可以实施占空比控制(DCC)电路600以可靠且准确地设置PA开关波形的占空比,从而控制PA的总可用功率。DCC电路600包括两个主要组件:时间数字转换器逻辑(TDC逻辑)框602和数字延迟线(DDL)604。框602和DDL 604一起形成时间数字转换器(TDC)。DDL 604包括串联连接的N个数字延迟元件605,其中每个延迟元件的输出连接到下一个延迟元件的输入,并且还连接到TDC逻辑框602的其中一个输入。选择延迟元件的总数N和通过DDL的每个单独的延迟元件605的延迟 T_d 以确保在所有PVT条件下,DDL将提供TX载波周期的 $1/4$ 的精确测量(以 T_d 为单位),其分辨率为占空比编程的期望精度所需要的。TDC是一种传感器,用于测量DDL 604中的延迟元件605的数量,需要这些延迟元件将输入TX载波信号TXRF_IN的上升沿以50%的占空比延迟TX载波信号的周期的 $1/4$ (对应于图1中所示的RF频率源115的输出且在图6A中标记为TXRF_IN)。

[0064] 表示为DNUMTXCK的该延迟元件的数量代表以 T_d 为单位的TX载波周期的 $1/4$ 的测量值,并用于计算延迟线元件605的所需的数量,用于产生以特定占空比作为DNUMTXCK的一部分的DCC_OUT(在图6A中表示为TXRF_OUT信号)信号。该信号提供给调制器120作为占空比受控的RF频率源。DNUMTXCK的值始终小于或等于延迟元件的总数N。

[0065] 参照图6A-6C和7,对DCC_OUT信号的占空比进行编程涉及如图8中所示的两个顺序操作。首先,包括DDL 604和TDC逻辑框602的TDC电路测量精确地跨越TX载波时钟周期的1/4所需的延迟 T_d 的TX载波周期,表示为最接近的整数 $DNUMTXCK$ 。其次,通过在DDL 604中选择所需数量的延迟 T_d (即 $DNUMDCC$)对DCC_OUT的目标占空比进行编程,用于表示在延迟信号DELAYED_REF与信号UNDELAYED_REF经由逻辑“与”运算组合后的信号DCC_OUT的期望占空比,如图6B所示。

[0066] 在各种实施例中,为了降低测量TX载波信号的周期所需的DDL 604和TDC逻辑框602的长度,DCC电路600使用持续时间恰好是TXRF_IN的周期的1/4的输入时钟脉冲。该时钟脉冲对应于TXRF_IN信号的25%占空比,且可以通过对输入时钟TXRF_IN的正交相位执行逻辑运算来生成。特别地,时钟信号TXRF_IN的正交分量TX_CLK0、TX_CLK90、TX_CLK180和TX_CLK270由放置在RF频率源115的输出处的框TX_CKGEN(如图6C所示)产生。然后将正交分量TX_CLK0、TX_CLK90、TX_CLK180和TX_CLK270提供给25%占空比发生器(DCG)606,该DCG 606生成输入信号TXRF_IN的正交相位的25%占空比波形。然后,多工器608用于在具有50%和25%占空比的TXRF_IN的正交相位之间进行选择。

[0067] DCC电路600可以具有对应于输出信号DCC_OUT的50%和25%占空比的高功率模式和低功率模式。这些模式可通过内部配置和/或控制寄存器620访问。具体而言,当与多工器608选择信号SDCC对应的内部寄存器被写入高时,通过选择具有25%占空比的信号TXRF_IN的正交分量之一传播到调制器120的输入,从而启用低功耗模式。或者,当将信号SDCC驱动为低时,信号RF_CLKIN的50%占空比正交分量之一将传播到调制器120的输入。

[0068] 第二多工器615在占空比编程的第一操作期间采用。它用于选择具有90度正交相位的RF_CLKIN信号的单个25%占空比时钟脉冲,以执行TDC测量。在第一操作(TDC测量)期间的信号和逻辑操作序列在图8中示出。在TDC测量之前,信号SEL_DCC_CK、DCC_MEASURE、DCC_MEASURE_START、DCC_CK_IN、DCC_CAPTURE,在图6A中也标记为控制信号,通过复位所有相关配置寄存器将其驱动为低,这些寄存器用于通过数字接口控制这些信号。为了启动TDC测量,通过写入相关的控制寄存器以选择多工器615的DCC_CKIN输入以将其传播到DDL 604和TDC逻辑602,将信号SEL_DCC_CK驱动为高。当通过写入相应的内部寄存器将信号DCC_MEASURE断言为高时,占空比控制/脉冲生成框610在信号CK_PH0_DC25的第二检测上升沿将信号DCC_MEASURE_START驱动为高。然后,信号DCC_MEASURE_START的上升沿使能信号CK_PH0_DC25传播到框610的输出DCC_CK_IN到DDL 604和TDC逻辑框602。因此,在信号CK_PH0_DC25的第三检测上升沿将DCC_CAPTURE信号驱动为高,以在捕获寄存器707(参见图7)中捕获TDC测量结果TDCOUT,作为长度为M位的数字字DELLENGTH,其中M等于或小于DDL的长度N。此时,通过在框620中写入相应的控制寄存器,将信号SEL_DCC_CK驱动为低。这停用DCC脉冲生成框610,并完成DCC编程序列中的第一操作。应当注意,操作顺序中各步骤之间的时序可能不是关键的,因此可以根据应用要求进行设置。

[0069] 信号DELLENGTH是温度编码测量值,精确地是TXRF_IN载波周期的1/4,其非零最低有效位数与数字 $DNUMTXCK$ 相对应。在一些实施例中,可以通过将1写入框620的DCC_BPS_SELECT寄存器并选择旁路输入到多工器627来旁路DCC电路600。DCC_BPS_SELECT寄存器的默认状态可以设置为0。

[0070] 框620与接口框630通信,实施芯片外通信协议和物理层。接口框630又与处理器框

640通信。处理器框640包括常规的中央处理单元、存储器和控制寄存器,并且可以在芯片上实施,集成DCC电路600的各种部分,或在芯片外作为外部器件实施。

[0071] 在占空比编程序列的第二操作中,TDC 602输出TDCOUT的低M位被写入寄存器框620作为信号DELLENGTH,并通过接口630转发给处理器框640。处理器框640先验地提供有关于所需占空比值(DCTARGET)的信息,存储在内部存储设备中。基于存储的值和信号DELLENGTH提供的信息,处理器框640计算生成信号DELAYED_REF所需的延迟元件数量。通过对信号DELAYED_REF和UNDELAYED_REF进行逻辑与运算,该信号又用于生成具有目标占空比的输出信号DCC_OUT。所需的延迟元件数量经过二进制编码,并通过接口630写入寄存器框620作为长度S的信号SELDELAY。然后,多工器625解码二进制信号SELDELAY,并选择适当的延迟线元件的输出以生成信号DELAYED_REF。多工器625的输出DCC_OUT为TXRF_OUT,即具有目标占空比值的DCC控制器600的载波信号。DCC控制器600产生占空比大于零且小于或等于50%的TXRF_OUT载波信号。对于需要较低晃动和低相位噪声的应用,通过在寄存器DCC_BPS_SELECT中写入1来旁路DDL和与门628,如图6B中所示,获得“干净的”50%或25%占空比波形。

[0072] 在各种实施例中,对于具有在0%和25%之间的值的目标占空比,信号SDCC被驱动为高以选择25%占空比正交相位之一以传播到多工器615的输出、DDL 604、多工器625以及与门628。对于DCTARGET值,DDL的所需的选择的延迟元件的数量DNUMDCC表示为:

$$[0073] \quad DNUMDCC = \text{floor} \left(DNUMTXCK \cdot \left(1 - 4 \cdot \left(\frac{DCTARGET}{100} \right) \right) \right) \quad \text{等式(3)}$$

[0074] 对于具有介于25%和50%之间的值的目标占空比,信号DCC被驱动为低以选择50%占空比正交相位之一,以传播到多工器615的输出、DDL 604、多工器625和与门628。针对数量DNUMDCC的相应计算表示为:

$$[0075] \quad DNUMDCC = \text{floor} \left(DNUMTXCK \cdot \left(1 - 4 \cdot \frac{DCTARGET - 0.25}{100} \right) \right) \quad \text{等式(4)}。$$

[0076] 图7更详细地示出了TDC 602和支持电路。DDL 604中的每个延迟元件605可具有一个输入和两个输出;从输入到任何输出的延迟可以匹配。在一个实施例中,输出之一连接到DDL链604中的连续延迟元件的输入,并且连接到多工器625的输入之一,所说多工器625用于选择DLL输出之一以生成具有所需占空比的TX载波信号。第二输出定向到TDC触发器703的链之一的D输入,所述TDC触发器703共同提供TDC 602的输出的低24位。触发器703在信号CLKREFB的上升沿计时,信号CLKREFB本身是信号UNDELAYED_REF的反相。这样,每个触发器703的每个输入在信号UNDELAYED_REF的下降沿被捕获。当信号UNDELAYED_REF传播通过延迟元件605时,它会达到在某些触发器上发生建立高电平时间违规的情况,其中捕获延迟元件605的输出的所有下游触发器将捕获逻辑值低,而所有上游触发器将捕获逻辑值高。然后,在所有触发器703中捕获的逻辑值形成长度为N的数字信号TDCOUT。

[0077] 最小支持的占空比可能取决于TX载波的周期;但是,该周期通常受任何工作条件下最短的受控脉冲宽度限制。此限制是由两个PA驱动器的信号路径中的不匹配以及降低DCC电路600的精度度的上拉和下拉驱动器的传播延迟的任何变化设置的。因此,该限制导致


在较低的TX载波频率下对占空比范围的控制降低。因此,尽管占空比控制对于NMR应用(或任何合适的应用)而言是最佳的,但实施此功能可能会导致在较高的频率下确定TX载波所需占空比时精度降低,或者在较低的频率下占空比的控制范围减小。这可以通过选择较小的单位延迟Td和/或较大的DDL延迟元件数量N来缓解。

[0078] 在各种实施例中,可能需要更少量的功率用于以较低的TX载波频率激励样品。具有25%占空比且低于控制范围的低功率模式的可用性可以满足此要求。在较高的频率下,需要更大的功率,并且几乎仅使用具有50%占空比的TX载波。

[0079] 综上所述,本发明的各种实施例提供了一种全数字芯片内占空比控制机制,用于精确设置PA开关波形的占空比,这样可确保功率控制具有可预测的精度。

[0080] 处理器框640的中央处理单元可以是通用处理器,并且在一些实施例中,可以在控制器110中实施。替代地,处理器框640的中央处理单元可以利用多种其他技术中的任何一种,包括专用硬件、微型计算机、小型计算机、大型计算机、编程微处理器、微控制器、外围集成电路元件、CSIC(客户专用集成电路)、ASIC(专用集成电路)、逻辑电路、数字信号处理器、可编程逻辑器件,例如FPGA(现场可编程门阵列)、PLD(可编程逻辑器件)、PLA(可编程逻辑阵列)、RFID处理器、智能芯片或能够实现本发明的过程的步骤的任何其他器件或设备的装置。

[0081] 本文使用的术语和表达用作描述的术语而非限制,并且在使用这些术语和表达时,无意排除所示和所述特征的任何等同物或其部分。另外,已经描述了本发明的某些实施例,对于本领域普通技术人员显而易见的是,在不脱离本发明的精神和范围的情况下,可以使用包含本文公开的概念的其他实施例。因此,所描述的实施例在所有方面都应视为仅是说明性的而非限制性的。



(现有技术)

图1





图 2A
(现有技术)



$$DC = T_{per}/T_{pw}$$

图 2B




图3A




图3B




图4




图5




图 6A



图 6C




图6B




图7




图8